DE4400033C1 - Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode - Google Patents
Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer KondensatorelektrodeInfo
- Publication number
- DE4400033C1 DE4400033C1 DE4400033A DE4400033A DE4400033C1 DE 4400033 C1 DE4400033 C1 DE 4400033C1 DE 4400033 A DE4400033 A DE 4400033A DE 4400033 A DE4400033 A DE 4400033A DE 4400033 C1 DE4400033 C1 DE 4400033C1
- Authority
- DE
- Germany
- Prior art keywords
- film
- insulation film
- etching
- forming
- temporary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halblei
terstruktur, bestehend wenigstens aus einem Transistor und einer Kon
densatorelektrode.
Im Zuge der Entwicklung von Halbleitern werden mehr und mehr Elemente
auf einem Chip untergebracht, um einen möglichst hohen Integrations
grad zu erzielen. Insbesondere bei DRAM Zellen (Dynamic Random Access
Memory Zellen) wurden verschiedene Zellenstrukturen vorgeschlagen, um
die Größe eines Elements zu minimieren.
Für Zwecke der Hochintegration besteht vorzugsweise eine Speicherzelle
aus einem Transistor und einem Kondensator, um die beanspruchte Flä
che auf einem Chip möglichst gering zu halten.
Bei einer Speicherzelle aus einem Transistor und einem Kondensator wird
eine Signalladung im Speicherknoten des Kondensators gespeichert, wel
cher mit dem Transistor (Schalttransistor) verbunden ist. Wird im Falle
der Hochintegration die Größe der Speicherzelle verringert, so verringert
sich auch die Anzahl der Ladungen, die im Speicherknoten gespeichert
werden kann, da sich auch die Größe des Kondensators entsprechend ver
kleinert.
Um ein gewünschtes Signal ohne Störung übertragen zu können, muß also
der Kondensatorspeicherknoten einer Speicherzelle einen Oberflächenbe
reich aufweisen, der größer ist als ein bestimmter, vorgegebener Wert, um
die erforderliche Kondensatorkapazität zur Übertragung eines Signals si
cherzustellen.
Daher muß ein Kondensatorspeicherknoten auch dann einen relativ gro
ßen Flächenbereich aufweisen, wenn er sich nur in einem begrenzten Be
reich auf einem Halbleitersubstrat zwecks Verringerung der Größe einer
Speicherzelle befindet.
Eine der verschiedenen Möglichkeiten zur Erhöhung des Oberflächenbe
reichs eines Kondensatorspeicherknotens besteht darin, einen Stapel
kondensator vorzusehen. Hierbei handelt es sich um eine Kondensator
struktur, die sich insbesondere für die Hoch- und Höchstintegration
eignet, und in der praktisch so gut wie keine Fehler auftreten können. Eine
Speicherzelle mit Stapelkondensator weist darüber hinaus den Vorteil
auf, daß sie relativ einfach hergestellt werden kann und sich daher zur
Massenproduktion eignet.
Die Fig. 1(a) bis 1(g) zeigen einen herkömmlichen Stapelkondensator,
vorgeschlagen durch H. Ogawa et al. in US-PS 5,164,337, um zu einer er
höhten Kondensatorkapazität zu kommen.
Ein Verfahren zur Herstellung eines solchen Stapelkondensators wird
nachfolgend näher beschrieben.
Gemäß Fig. 1(a) wird zunächst auf einem P-Siliziumsubstrat 1 ein
Schalttransistor 50 erzeugt der als Source und Drain arbeitende N-Ver
unreinigungsbereiche 19 und ein Gate 2 aufweist. Auf den so hergestellten
Schalttransistor 50 und auf die restliche Substratoberfläche wird dann
ein Mehrschicht-Isolationsfilm aufgebracht, und zwar bestehend aus ei
nem ersten Oxidfilm 3, der unten liegt, einem mittleren Nitridfilm 4 und ei
nem zweiten Oxidfilm 5 auf dem Nitridfilm 4.
Sodann wird gemäß Fig. 1(b) mit Hilfe eines Photoätzprozesses eine Kon
taktöffnung 18 in dem Mehrschicht-Isolationsfilm 3, 4, 5 erzeugt, um den
Schalttransistor 50 mit einem später noch zu bildenden Kondensator
speicherknoten verbinden zu können. Nach Bildung der Kontaktöffnung
18 wird eine erste Leiterschicht 6 auf die gesamte Oberfläche der so erhal
tenen Struktur aufgebracht, also auf den zweiten Oxidfilm 5 und in die
Kontaktöffnung 18 hinein.
Danach wird gemäß Fig. 1(c) ein Mehrschichtfilm 80 auf der freiliegenden
Oberfläche der so erhaltenen Struktur gebildet. Dies erfolgt durch Auf
bringen von mehr als zwei Schichten. Dabei wird zunächst auf der ersten
Leiterschicht 6 ein Isolationsfilm 7 aufgebracht, z. B. ein erster NSG-Film
bzw. nicht dotierter Silicatglasfilm. Auf diesen kommt ein PSG bzw. Phos
phosilicatglasfilm 8 zu liegen, auf den seinerseits ein zweiter NSG Film 9
aufgebracht wird. Dabei weisen die Filme 7, 8 und 9 unterschiedliche Naß
ätzeigenschaften auf. Sodann wird der Mehrschichtfilm 80 das erste Mal
anisotrop geätzt, um ein gewünschtes Muster zu erhalten.
Wie die Fig. 1(d) erkennen läßt, wird der auf diese Weise strukturierte
Mehrschichtfilm 80 ein zweites Mal anisotrop geätzt, und zwar für zwei Mi
nuten in einer NH₄ : HF=20 : 1 Lösung, um einen gewünschten Aufbau zu
erhalten, und zwar in Abhängigkeit der Differenz des Ätzgrades der ver
schiedenen Teile des Mehrschichtfilms 80.
Schließlich wird gemäß Fig. 1(e) eine zweite Leiterschicht 10 auf die ge
samte Oberfläche der resultierenden Struktur aufgebracht und durch ein
anisotropes Ätzverfahren zurückgeätzt, so daß die zweite Leiterschicht 10
nur an den Seiten der Filme 7, 8 und 9 verbleibt. Die erste Leiterschicht 6
wird dabei ebenfalls bereichsweise entfernt, wonach der zweite Oxidfilm 5
freiliegt, und zwar außerhalb der durch die Schichten 7, 8, 9 und 10 gebil
deten Struktur, wie die Fig. 1(f) erkennen läßt.
Sodann werden die Filme 7, 8 und 9 und der zweite Oxidfilm 5 entfernt, der
unterhalb der ersten Leiterschicht 6 liegt, und zwar durch ein Naßätzver
fahren. Ein Kondensatorspeicherknoten 11 besteht somit aus der ersten
Leiterschicht 6 und der zweiten Leiterschicht 10, wie die Fig. 1(g) erken
nen läßt.
Durch Bildung dielektrischer Filme und nicht dargestellter Plattenpole
kann dann die Bildung eines kastenförmigen Halbleiter-Speicherzellen
kondensators vervollständigt werden.
Bei der zuvor beschriebenen Technologie kommt ein Naßätzprozeß zum
Einsatz, wobei die unterschiedlichen Ätzgeschwindigkeiten der Kompo
nenten des Mehrschichtfilms ausgenutzt werden. Problematisch ist hier
jedoch eine präzise Steuerung der Ätzrate beim Naßätzen. Besteht darüber
hinaus der Kondensatorspeicherknoten aus noch mehr übereinanderge
stapelten Schichten, so wird die mechanische Stärke der Säule schwächer
und schwächer, die aus der ersten Leitungsschicht besteht und sich in der
Kontaktöffnung 18 befindet, um den Schalttransistor mit dem Kondensa
torspeicherknoten zu verbinden. Mit einer geringeren Betriebszuverläs
sigkeit des Gesamtsystems muß daher gerechnet werden.
Aus der US 5,142,639 geht eine weitere Halbleiterspeichereinrichtung mit
einer eine Stapelstruktur aufweisenden Kondensatorzelle hervor. Hier
wird zunächst ein Transistor auf der Oberfläche eines Halbleitersubstrats
gebildet. Darauf kommt ein erster Isolationsfilm zu liegen. Auf diesen er
sten Isolationsfilm wird ein zweiter Isolationsfilm aufgebracht, auf den
wiederum ein erster Isolationsfilm zu liegen kommt, usw. Sodann wird in
die aus den ersten und zweiten Isolationsfilmen bestehende Stapelstruk
tur eine Kontaktöffnung eingebracht, die bis herab zur Source-/Draindif
fusionsschicht des zuvor erwähnten Transistors reicht. Anschließend
werden nur die zweiten Isolationsfilme ausgehend vom inneren Rand der
Kontaktöffnung bereichsweise entfernt, wobei jedoch die äußeren Ränder
stehenbleiben. Sodann wird ein Leiterfilm auf die Oberfläche des gesam
ten Innenbereichs der so erhaltenen Struktur aufgebracht, um eine untere
Kondensatorelektrode zu erhalten. Diese untere Kondensatorelektrode
wird mit einem Isolationsfilm bedeckt, auf den anschließend eine obere
Kondensatorelektrode aufgebracht wird.
Ein weiteres Verfahren zur Herstellung eines BOX-strukturierten Stapel
kondensators einer Halbleitervorrichtung ist aus der DE 40 31 411 A1 be
kannt. Auch hier wird zunächst auf einem Halbleitersubstrat ein Transis
tor hergestellt, der anschließend von einem ersten Isolationsfilm abge
deckt wird. In diesen ersten Isolationsfilm wird eine Öffnung zur Freile
gung eines Abschnitts des Sourcebereichs des genannten Transistors ein
gebracht. Sodann wird auf die so erhaltene Struktur eine zweite leitende
Schicht aufgebracht. Im Bereich oberhalb des Sourcebereichs kommt auf
der zweiten leitenden Schicht ein Isolationsschichtenmuster eines Sattel
typs zu liegen. Auf die so erhaltene Struktur wird eine dritte leitende
Schicht aufgebracht. Sodann wird die dritte leitende Schicht im Bereich
oberhalb des Sourcebereichs weggeätzt. Anschließend wird das Isola
tionsschichtmuster des Satteltyps entfernt. Dadurch wird eine erste Kon
densatorelektrode erhalten. Auf dieser kommt ein dielektrischer Film zu
liegen, auf dem wiederum eine vierte leitende Schicht als zweite Kondensa
torelektrode aufgebracht wird.
Nicht zuletzt ist aus der EP 0 480 411 A1 ein Stapelkondensator-DRAM be
kannt. Es handelt sich hier um einen Stapelkondensator mit Deltazelle
(SDC). Oberhalb eines Halbleitersubstrats und zu beiden Seiten eines ak
tiven Bereichs werden Abstandsstücke mit gekrümmter Oberfläche gebil
det. Auf die so erhaltene Struktur wird eine Polysiliziumschicht aufge
bracht, die mit einem aktiven Bereich in Kontakt steht. In den durch die
Polysiliziumschicht gebildeten Hohlraum wird ein Oxid eingebracht. Die
ses schließt mit der oberen Horizontalfläche der Polysiliziumschicht ab
und wird von einer weiteren Polysiliziumschicht abgedeckt, die mit der
zuerst genannten in Kontakt steht, und zwar an den Seitenbereichen des
Oxids. Anschließend erfolgt eine seitliche Begrenzung der beiden Polysili
ziumschichten. Danach wird das Oxid durch einen Naßätzvorgang ent
fernt. An den Wänden des auf diese Weise erhaltenen Hohlraums wird eine
dielektrische Schicht aus einem Nitrid niedergeschlagen. Sodann wird der
verbleibende Hohlraum mit weiterem Polysilizium ausgefüllt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit
dem eine Halbleiterstruktur, wenigstens bestehend aus einem Transistor
und einer Kondensatorelektrode für einen Kondensator mit erhöhter Spei
cherkapazität geschaffen werden kann, das sich einfach und zuverlässig
durchführen läßt.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patent
anspruchs 1 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind
den Unteransprüchen zu entnehmen.
Hergestellt wird die Halbleiterstruktur nach der Erfindung dadurch, daß
zunächst auf einem Halbleitersubstrat ein Transistor gebildet wird. Auf
die gesamte freiliegende Oberfläche des den Transistor enthaltenden
Halbleitersubstrats wird dann ein Isolationsfilm aufgebracht, in den
durch selektives Ätzen eine Kontaktöffnung eingebracht wird, die einen
abgerundeten oberen Kantenbereich aufweist. Dann werden der Reihe
nach auf die freiliegende Oberfläche der so erhaltenen Struktur eine erste
leitende Schicht, ein Ätzstoppfilm und ein temporärer Film niedergeschla
gen. Danach werden der temporäre Film und der Ätzstoppfilm unter Verwendung
einer mittig zur Kontaktöffnung liegenden Photeresistmaske selektiv geätzt, um
die erste leitende Schicht freizulegen. Seitenwände werden an der Seite des tem
porären Films und des Ätzstoppfilms hergestellt, und zwar durch Bildung eines
Isolationsfilms auf der gesamten freiliegenden Oberfläche der so erhaltenen
Struktur sowie durch Rückätzen dieses Isolationsfilms. Sodann wird der erste lei
tende Film unter Verwendung des temporären Films und der Seitenwände des
temporären Films als Maske durch Ätzen strukturiert. Auf die gesamte freiliegen
de Oberfläche der so erhaltenen Struktur wird ein weiterer Isolationsfilm aufge
bracht, der anschließend selektiv geätzt wird, um den temporären Film im Bereich
oberhalb der Kontaktöffnung freizulegen. Danach werden der temporäre Film und
die Seitenwände des temporären Films entfernt. Eine zweite leitende Schicht wird
auf der gesamten Oberfläche der so erhaltenen Struktur erzeugt und so zurückge
ätzt, daß sie nur zwischen dem ersten leitenden Film bzw. dem Ätzstoppfilm und
dem weiteren Isolationsfilm verbleibt. Danach erfolgt die Bildung eines Konden
satorspeicherknotens aus der ersten leitenden Schicht und der zweiten leitenden
Schicht durch Entfernung des weiteren Isolationsfilms.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung nä
her beschrieben. Es zeigen:
Fig. 1(a) bis 1(g) Strukturquerschnitte bei der konventionellen Herstel
lung eines Kondensators eines Halbleiterspeichers;
Fig. 2(a) bis 2(k) Prozeßschritte zur Herstellung eines Kondensators
einer Halbleiterspeichereinrichtung in Übereinstimmung mit einem er
sten Ausführungsbeispiel der Erfindung;
Fig. 3 einen Querschnitt durch einen Kondensator, der in Übereinstim
mung mit dem ersten Ausführungsbeispiel des erfindungsgemäßen Ver
fahrens hergestellt worden ist;
Fig. 4 ein Herstellungsverfahren für einen Kondensator einer Halbleiter
speichereinrichtung nach einem zweiten Ausführungsbeispiel der Erfin
dung; und
Fig. 5(a) bis 5(e) Prozeßschritte zur Erläuterung des Herstellungsver
fahrens eines Kondensators eines Halbleiterspeichers in Übereinstim
mung mit einem dritten Ausführungsbeispiel der Erfindung.
Im nachfolgenden werden bevorzugte Ausführungsbeispiele der Erfin
dung unter Bezugnahme auf die Zeichnung näher erläutert.
Die Fig. 3 zeigt einen Querschnitt durch einen Kondensator, der durch
ein Verfahren in Übereinstimmung mit einem ersten Ausführungsbeispiel
der Erfindung hergestellt worden ist. Der Kondensator nach Fig. 3 befin
det sich in einer Halbleiterspeicherzelle, die auch einen Schalttransistor
aufweist. Der Schalttransistor enthält eine Gateelektrode 21 sowie einen
Source- und Drainbereich 22, welcher in einem aktiven Bereich eines
Halbleitersubstrats 100 liegt, das in den aktiven Bereich und in einen
Feldbereich unterteilt ist. Auf der Oberfläche des Schalttransistors befin
det sich ein Oxidfilm 23 als erster Isolationsfilm. In diesen Oxidfilm 23 ist
eine Kontaktöffnung eingebracht, über die der Schalttransistor mit einem
später noch herzustellenden Kondensator verbunden ist. Dabei liegt die
Kontaktöffnung oberhalb des Source- bzw. Drainbereichs 22.
Über diese Kontaktöffnung ist der Kondensatorspeicherknoten mit dem
Sourcebereich (oder dem Drainbereich) 22 des Schalttransistors verbun
den, wie bereits erwähnt. Dieser Kondensatorspeicherknoten enthält
übereinandergestapelte Schichten, und zwar eine erste Leitungsschicht
26 und eine zweite Leitungsschicht 34.
Die erste Leitungsschicht 26 des Stapelspeicherknotens befindet sich an
der inneren Oberfläche der Kontaktöffnung, am Boden der Kontaktöff
nung, erstreckt sich über den oberen Teil der Kontaktöffnung hinaus und
kommt schließlich oberhalb des ersten Isolationsfilms 23 zu liegen.
Die zweite Leitungsschicht 34 des Stapelspeicherknotens befindet sich
auf demjenigen Teil der ersten Leitungsschicht 26, der oberhalb des ersten
Isolationsfilms 23 zu liegen kommt. Dabei ist die zweite Leitungsschicht
34 nach innen umgebogen, also zur Kontaktöffnung hin.
Auf der gesamten Oberfläche des oben beschriebenen Stapelspeicherkno
tens befindet sich ein dielektrischer Film 36, während sich auf der gesam
ten Oberfläche des dielektrischen Films 36 eine Kondensatorplatte 37
(elektrisch leitende Schicht) befindet.
Wie oben beschrieben, weist der Halbleiterspeicherkondensator
einen Speicherknoten aus übereinandergestapelten oberen und unteren leitenden
Filmen auf und besitzt eine gute Abdeckeigenschaft bezüglich des un
teren leitenden Films, der sich entlang der Rundungen des oberen Teils der
Kontaktöffnung erstreckt, die dazu dient, den Schalttransistor mit dem
Kondensator zu verbinden. Dabei wird für diese Verbindung auch der ab
gerundete Teil am oberen Rand der Kontaktöffnung ausgenutzt. Der Kon
densatorspeicherknoten weist darüber hinaus einen sehr großen Oberflä
chenbereich auf, so daß er mit einer sehr großen Kondensatorkapazität
ausgestattet ist.
Nachfolgend wird ein Verfahren zur Herstellung eines Kondensators in ei
ner Halbleiterspeichereinrichtung in Übereinstimmung mit einem ersten
Ausführungsbeispiel der Erfindung unter Bezugnahme auf die Fig.
2(a) bis 2(k) näher beschrieben.
Zunächst wird entsprechend Fig. 2(a) ein Schalttransistor mit einer Ga
teelektrode 21 sowie Source- und Drainbereichen 22 auf einem Halbleitersub
strat 100 hergestellt, das in einen aktiven Bereich und in einen Feldbe
reich unterteilt ist. Danach wird beispielsweise ein Oxidfilm 23 als erster
Isolationsfilm auf die gesamte Oberfläche der so erhaltenen Struktur nie
dergeschlagen, auf dem ein Nitridfilm 24 mit einer Dicke von 100 bis 200
nm als zweiter Isolationsfilm aufgebracht wird. Dieser
zweite Isolationsfilm 24 weist eine größere selektive Ätzrate auf als der
Oxidfilm 23 bzw. erste Isolationsfilm. Die Filmbildung erfolgt unter Ver
wendung von SiH₄ Gas oder NH₃ Gas mit einem LPCVD Verfahren (Low
Pressure Chemical Vapor Deposition Verfahren) oder mit einem PECVD
Verfahren (Plasma Enhanced Chemical Vapor Deposition Verfahren). Da
nach wird der Nitridfilm 24 unter Anwendung eines Photoätzprozesses in
gewünschter Weise strukturiert. In ihn wird eine Öffnung oberhalb des
Source- bzw. Drainbereichs 22 eingebracht.
Nachdem gemäß Fig. 2(b) z. B. ein Siliziumfilm oder ein Nitridfilm mit ei
ner Dicke von 100 bis 200 nm als dritter Isolationsfilm
auf den Oxidfilm 23 aufgebracht wurde, auf welchem auch das Nitridfilm
muster 24 liegt, erfolgt ein Rückätzvorgang in Form eines anisotropen
Trockenätzens zwecks Bildung von Seitenwänden 25 an der Seite des Ni
tridfilmmusters 24. Das Rückätzen erfolgt unter Verwendung von Cl oder F
enthaltender Gase, z. B. unter Verwendung von Cl₂ oder CF₄.
Es sei darauf hingewiesen, daß die Seitenwände 25 am Rand der Öffnung
im Film 24 liegen, die sich oberhalb des Source- bzw. Drainbereichs 22 be
findet.
Als nächstes erfolgt gemäß Fig. 2(c) ein selektives Trockenätzen unter
Verwendung des Nitridfilmmusters 24 und der Seitenwände 25 als Maske.
Dabei wird der unterhalb des Nitridfilmmusters 24 und der Seitenwände
25 bzw. zwischen den Seitenwänden 25 liegende Bereich des Oxidfilms 23
weggeätzt, um eine Kontaktöffnung zu erhalten, die den Sourcebereich
oder Drainbereich 22 des Schalttransistors freilegt. Das Trockenätzen
kann z. B. unter Verwendung von CHF₃ Gas erfolgen. Sodann werden
nacheinander auf der freiliegenden Oberfläche der so erhaltenen Struktur
eine erste Leitungsschicht 26, ein Ätzstoppfilm 27 und ein weiterer und
nur zeitweise vorhandener Film 28 gebildet.
Die erste Leitungsschicht 26 ist ein Siliziumfilm, beispielsweise ein
amorpher Siliziumfilm oder ein polykristalliner Siliziumfilm, gebildet mit
einem LPCVD Verfahren unter Verwendung eines Mischgases von SiH₄
und PH₃ bei einer Temperatur im Bereich zwischen 540°C bis 620°C. Die
Dicke der ersten Leitungsschicht 26 beträgt etwa 50 bis 150 nm.
Der Ätzstoppfilm 27 ist ein organischer Isolationsfilm, beispiels
weise ein Polyimidfilm, ein PIQ Film aus Polyimid-Isoindochinazolin-Dion
(polyimide isoindroquinazoline-dione) oder ein Nitridfilm, der bezogen auf
das Trockenätzen eine größere selektive Ätzeigenschaft aufweist als der
Siliziumfilm bzw. die erste Leiterschicht 26. Dabei wird der Ätzstoppfilm
27 mit einer Dicke von etwa 50 bis 200 nm hergestellt. Der
temporäre Film 28 besteht aus Materialien, die bezüglich des Naßätzens
eine größere selektive Ätzeigenschaft aufweisen als der Ätzstoppfilm 27.
Beispielsweise kann der temporäre Film 28 ein Oxidfilm mit einer Dicke
von 100 bis 200 nm sein, der mit einem LPCVD Verfahren
oder mit einem PECVD Verfahren hergestellt wird, und zwar unter Verwen
dung von SiH₄ Gas oder O₂ Gas.
Es sei darauf hingewiesen, daß die erste Leiterschicht 26 auch auf der Sei
tenwand 25 des Nitridfilmmusters 24 oberhalb der Kontaktöffnung liegt,
so daß sich verbesserte Abdeckeigenschaften der ersten Leiterschicht 26
im Bereich der Kontaktöffnung ergeben.
In einem nächsten Schritt werden entsprechend Fig. 2(d) der temporäre
Film 28 und der Ätzstoppfilm 27 weggeätzt, und zwar unter Verwendung
eines Photoresistmusters 29 als Maske, die zuvor unter Verwendung eines
allgemein bekannten Photoätzprozesses hergestellt worden ist, so daß
schließlich die erste Leiterschicht 26 freigelegt wird. Das Ätzen der Filme
27 und 28 erfolgt durch einen Plasmaätzvorgang oder durch ein O₂ Sput
terätzverfahren, usw., unter Verwendung von CHF₃, CF₄ oder O₂. Dabei
liegt die Photoresistmaske 29 mittig zur Kontaktöffnung und erstreckt
sich seitlich noch zum geringen Teil über den Film 24 hinweg.
Sodann wird gemäß Fig. 2(e) das restliche Photoresistmuster 29 ent
fernt. Danach wird ein Oxidfilm aus demselben Material wie der temporäre
Film 28 mit einer Dicke von 100 bis 250 nm auf die ge
samte Oberfläche der so erhaltenen Struktur niedergeschlagen. In einem
nachfolgenden Schritt werden Seitenwände 30 an der Seite des temporä
ren Films 28 und der Ätzstoppschicht 27 gebildet, und zwar durch einen
Rückätzvorgang unter Anwendung eines anisotropen Trockenätzverfah
rens. Nachfolgend wird die freiliegende erste Leiterschicht 26 struktu
riert, und zwar unter Verwendung des temporären Films 28 und der Sei
tenwände 30 als Maske. Dabei wird die erste Leiterschicht 26 im Außenbe
reich entfernt, und zwar durch selektives Ätzen unter Verwendung z. B.
des Gases Cl₂. Im Außenbereich liegt dann der Nitridfilm 24 frei.
Da die Breite der ersten Leiterschicht 26 so weit vergrößert ist wie die Brei
te der Seitenwand 30 des temporären Films 28, vergrößert sich auch die
Kapazität des Kondensators entsprechend.
Wie die Fig. 2(f) erkennen läßt, wird nur auf die gesamte freiliegende
Oberfläche der so erhaltenen Struktur ein vierter Isolationsfilm 31 mit ei
ner Dicke von 100 bis 200 nm aufgebracht. Dieser vierte
Isolationsfilm 31 ist ein organischer Isolationsfilm aus Polyimid, und der
gleichen, oder ein Nitridfilm, und weist bezüglich des Naßätzens eine grö
ßere selektive Ätzeigenschaft auf als der durch den temporären Film 28
und die Seitenwände 30 gebildete Oxidfilm, und bezüglich des Trockenät
zens eine größere Ätzeigenschaft als der erste Leiterfilm 26.
Danach wird auf den vierten Isolationsfilm 31 eine Photoresistschicht 32
aufgebracht und durch ein herkömmliches Photoätzverfahren struktu
riert, und zwar unter Verwendung einer nicht näher bezeichneten Maske.
Dadurch entsteht das in Fig. 2(f) gezeigte Photoresistmuster 32 mit einer
Öffnung oberhalb des Bereichs 22. Unter Verwendung dieses Photoresist
musters 32 als Maske wird dann der vierte Isolationsfilm 31 selektiv ge
ätzt, um die Oberfläche des temporären Films 28 oberhalb der Kontaktöff
nung freizulegen.
Nach Entfernung des als Maske verwendeten Photoresistmusters 32 wer
den jetzt der temporäre Film 28 und die Seitenwände 30 des temporären
Films 28 entfernt, und zwar durch ein Naßätzverfahren unter Verwendung
einer wäßrigen und HF enthaltenden Lösung, um einen Innenraum 33 zu
erhalten (Fig. 2g).
Auf die gesamte Oberfläche der so erhaltenen Struktur wird jetzt eine zwei
te Leiterschicht 34 mit einer Dicke zwischen 50 bis 100 nm
aufgebracht, und zwar durch Niederschlagen eines leitfähigen Silizium
films mittels eines LPCVD Verfahrens im Temperaturbereich zwischen
540°C bis 620°C. Dabei legt sich die zweite Leiterschicht 34 an der gesam
ten Innenwand des Innenraums 33 an, insbesondere auch an der Untersei
te des nach oben abstehenden vierten Isolationsfilms 31. Auch die Bö
schung im Bereich der Kontaktöffnung wird durch die zweite Leiterschicht
34 abgedeckt, die ausgezeichnete Abdeckeigenschaften aufweist, so daß
sich ein relativ großer Kondensatorpolbereich ergibt (Fig. 2h).
Als nächstes wird entsprechend Fig. 2(i) die zweite Leiterschicht 34 so
zurückgeätzt, daß sie bzw. der leitfähige Siliziumfilm nur noch im Bereich
zwischen der ersten Leiterschicht 26 und dem vierten Isolationsfilm 31
verbleibt. Die zweite Leiterschicht 34 weist somit einen unteren Arm 34a
auf, der zum Teil auf dem Film 27 und zum Teil auf der Schicht 26 liegt, so
wie einen oberen Arm 34b, der an der Unterseite des vierten Isolationsfilms
31 liegt, also im Abstand oberhalb des unteren Arms 34a. Beide Arme 34a,
34b bilden einen Raum, der zur Kontaktöffnung hin offen ist. Der Ätz
stoppfilm 27 verhindert dabei, daß mit dem Ätzen der zweiten Leiter
schicht 34 gleichzeitig auch die erste Leiterschicht 26 geätzt wird.
Sodann wird gemäß Fig. 2(j) der Ätzstoppfilm 27 durch selektives Ätzen
weggeätzt, und zwar unter Verwendung der zweiten Leiterschicht 34 als
Maske, um die erste Leiterschicht 26 freizulegen. Danach wird der vierte
Isolationsfilm 31 durch Naßätzen entfernt.
Als nächstes wird entsprechend der Fig. 2(k) der zweite Isolationsfilm 24
unterhalb der ersten Leiterschicht 26 durch einen Naßätzprozeß entfernt,
um einen Stapelkondensator-Speicherknoten 35 zu erhalten, der aus der
ersten Leiterschicht 26 und der zweiten Leiterschicht 34 besteht.
Ein Kondensator eines Halbleiterspeichers gemäß Fig. 3 wird dann da
durch erhalten, daß zunächst auf der Oberfläche des Speicherknotens ein
dielektrischer Kondensatorfilm 36 aufgebracht wird, der z. B. als Stapel
film aus einem Siliziumnitridfilm und einem Oxidfilm besteht. Auf diesem
dielektrischen Film 36 kommt dann ein Kondensatorplattenpol 37 zu lie
gen, der durch Niederschlagen eines leitfähigen Siliziumfilms mittels ei
nes LPCVD Verfahrens bei Temperaturen zwischen 540°C bis 620°C herge
stellt wird. Die Dicke des Kondensatorplattenpols 37 kann z. B. 200 nm
betragen. Dabei füllt der Kondensatorplattenpol 37 den gesamten
Innenraum 33 des Kondensatorknotens 35 aus.
Es sei darauf hingewiesen, daß der dielektrische Film 36 auf der gesamten
freiliegenden Oberfläche der Struktur nach Fig. 2(k) zu liegen kommt, wie
auch die dick gezeichnete Linie in Fig. 3 erkennen läßt. Insbesondere ver
läuft der Film 36 oberhalb der Schicht 23, an den äußeren Seitenwänden
der Stützen 25, unterhalb der Schicht 26 und an deren Seitenwand, auf
der Oberfläche der gesamten Struktur 34 sowie auf der Innenseite der
Schicht 26 in die Kontaktöffnung hinein. Auf dem Film 36 kommt der Kon
densatorplattenpol 37 zu liegen.
Die Fig. 4 zeigt ein zweites Ausführungsbeispiel der vorliegenden Erfin
dung, das bis zum Schritt nach Fig. 2(i) in derselben Weise wie das erste
Ausführungsbeispiel gemäß Fig. 2 hergestellt wird. Allerdings wird jetzt
der Ätzstoppfilm 27 vollständig entfernt, ohne daß irgendein Rest von ihm
stehen bleibt, und zwar durch ein geeignetes Naßätzverfahren, um auf die
se Weise den Oberflächenbereich des Speicherknotens noch weiter zu ver
größern. Zu diesem Zweck wird also auch der nach dem Entfernen des Ätz
stoppfilms 27 erhaltene Bereich ausgenutzt. Dieser Bereich liegt zwischen
der Leiterschicht 26 und dem unteren Arm der Leiterschicht 34, deren obe
rer Arm im Abstand zum unteren Arm liegt und ebenfalls zur Kontaktöff
nung weist. Die weiteren Herstellungsschritte entsprechen dann denjeni
gen, die bereits unter den Fig. 2(k) und 3 beschrieben worden sind.
Ein drittes Ausführungsbeispiel der Erfindung wird nachfolgend unter Be
zugnahme auf die Fig. 5 näher beschrieben.
Zunächst wird gemäß Fig. 5(a) ein Schalttransistor mit einem Gatepol 21
und Source- und Drainbereichen 22 in einem aktiven Bereich eines Halb
leitersubstrats 100 gebildet, das in den aktiven Bereich und einen Feldbe
reich unterteilt ist. Auf der gesamten freiliegenden Oberfläche der so er
haltenen Struktur wird dann ein Oxidfilm als erster Isolationsfilm 23
gebildet. Dieser Oxidfilm 23 wird danach selektiv geätzt, um eine Kontakt
öffnung 38 zu erhalten, durch die der Sourcebereich oder Drainbereich 22
des Schalttransistors freigelegt wird.
Gemäß Fig. 5(b) werden dann die oberen Teile der Kontaktöffnung 38 ab
gerundet, und zwar durch Sputterätzen 39 des Oxidfilms 23 im Bereich
des oberen Teils der Kontaktöffnung 38 unter Verwendung eines Inertga
ses, z. B. unter Verwendung von Ar+. Hierdurch wird es möglich, auf die
Bildung des Nitridfilmmusters 24 und der Seitenwände 25 oberhalb des
ersten Isolationsfilms 23 gemäß Ausführungsbeispiel nach Fig. 2 zu ver
zichten. Trotzdem ist eine Abrundung der oberen Kanten der Kontaktöff
nung 38 möglich, was zu verbesserten Abdeckeigenschaften der ersten
Leiterschicht 26 führt.
Zur Abrundung des oberen Teils der Kontaktöffnung 38 braucht nicht un
bedingt ein Sputterätzverfahren unter Einsatz von Ar+ Ionen verwendet zu
werden. Vielmehr ist es auch möglich, ein isotropes Naßätzverfahren mit
einer HF enthaltenden Lösung oder ein isotropes Ätzverfahren mit F Ionen
anzuwenden.
In einem nachfolgenden Schritt werden auf die gesamte freiliegende Ober
fläche der so erhaltenen Struktur nacheinander eine erste Leiterschicht
26, ein Ätzstoppfilm 27 und ein temporärer Film 28 aufgebracht. Sodann
folgen ein selektives Ätzen des temporären Films 28 und des Ätzstoppfilms
27 unter Verwendung eines nicht dargestellten Photoresistmusters als
Maske mittels eines Photoätzprozesses, um die erste Leiterschicht 26 im
Abstand von der Kontaktöffnung 38 freizulegen. Danach werden Seiten
wände 30 an der Seite des temporären Films 28 und der Seite des Ätzstopp
films 27 gebildet, wobei diese Seitenwände 30 auch auf dem ersten Leiter
26 zu liegen kommen. Unter Verwendung des temporären Films 28 und der
Seitenwände 30 als Maske wird dann die erste Leiterschicht 26 im Außen
bereich geätzt bzw. entfernt. Dadurch wird die erste Isolationsschicht 23
im Außenbereich freigelegt. Die oben erwähnte erste Leiterschicht 26, der
Ätzstoppfilm 27 und der temporäre Film 28 sind aus denselben Materialien
wie die entsprechenden Filme beim ersten Ausführungsbeispiel herge
stellt und auch in derselben Weise wie die entsprechenden Filme beim er
sten Ausführungsbeispiel gebildet, was auch für die jeweils angewandten
Ätzverfahren zutrifft. Hinsichtlich Materialaufbau und Herstellungsver
fahren bezüglich dieser Filme 26, 27 und 28 wird also auf das erste Aus
führungsbeispiel verwiesen.
Als nächstes wird entsprechend der Fig. 5(d) auf die gesamte freiliegende
Oberfläche der so erhaltenen Struktur ein Isolationsfilm 31 aufgebracht.
Auf diesem Isolationsfilm 31 kommt ein Photoresistmuster 32 zu liegen,
das eine zentrale Öffnung oberhalb der Kontaktöffnung 38 aufweist. Unter
Verwendung dieses Photoresistmusters 32 als Maske wird der Isolations
film 31 oberhalb der Kontaktöffnung 38 bereichsweise weggeätzt. Dadurch
wird der temporäre Film 28 freigelegt.
Gemäß Fig. 5(e) wird dann zunächst das Photoresistmuster 32 entfernt.
Anschließend werden der temporäre Film 28 und die Seitenwände 30
durch ein Naßätzverfahren unter Verwendung einer HF enthaltenden
wäßrigen Lösung entfernt, um einen Innenraum 33 zu erhalten.
Die weiteren Schritte entsprechen denjenigen Schritten des ersten Aus
führungsbeispiels und werden zwecks Vermeidung von Wiederholungen
nicht nochmals beschrieben.
Darüber hinaus bestehen die erste Leiterschicht 26, der Ätzstoppfilm 27,
der temporäre Film 28 und der Isolationsfilm 31 aus denselben Materialien
wie die entsprechenden Filme beim ersten Ausführungsbeispiel und wer
den auch in derselben Weise wie diese hergestellt, was auch für die jeweili
gen Ätzverfahren zutrifft, so daß auch diesbezüglich auf das erste Ausfüh
rungsbeispiel verwiesen wird.
Die Fläche des Speicherknotens läßt sich darüber hinaus noch durch den
Raum vergrößern, der durch die Entfernung des Ätzstoppfilms entsteht,
der im Innenraum des Speicherknotens vorhanden ist. Hier ist insbeson
dere derjenige Teil des Ätzstoppfilms gemeint, der zwischen der ersten und
der zweiten leitenden Schicht zu liegen kommt. Durch die Entfernung die
ses Teils des Ätzstoppfilms läßt sich die Kondensatorkapazität noch weiter
erhöhen.
Vorteilhaft ist darüber hinaus auch, daß die Strukturierung auf dem Isola
tionsfilm in selbstausrichtender Weise erfolgen kann, ohne daß es erfor
derlich ist, den oberen und den unteren leitenden Film als Photoresist
maskenersatz verwenden zu müssen.
Claims (14)
1. Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens be
stehend aus einem Transistor und einer Kondensatorelektrode, mit fol
genden Schritten:
- - Bildung eines Transistors auf einem Halbleitersubstrat (100);
- - Bildung eines Isolationsfilms auf der Oberfläche des den Transistor tragenden Halbleitersubstrats (100);
- - Bildung einer Kontaktöffnung mit abgerundetem oberen Rand- bzw. Kantenbereich durch selektives Ätzen des Isolationsfilms;
- - aufeinanderfolgendes Aufbringen einer ersten Leitungsschicht (26), eines Ätzstoppfilms (27) und eines temporären Films (28) auf die gesamte Oberfläche der resultierenden Struktur;
- - selektives Ätzen des temporären Films (28) und des Ätzstoppfilms (27) unter Verwendung einer mittig zur Kontaktöffnung liegenden Photo resistmaske (29) zur Freilegung der ersten Leitungsschicht (26);
- - Bildung von Seitenwänden (30) des temporären Films (28) an der Sei te des temporären Films (28) und der Seite des Ätzstoppfilms (27) durch Aufbringen eines Isolationsfilms auf die gesamte Oberfläche der resultie renden Struktur sowie durch Zurückätzen dieses Isolationsfilms,
- - Strukturieren der ersten Leitungsschicht (26) unter Verwendung des temporären Films (28) und der Seitenwände (30) des temporären Films (28) als Maske;
- - Aufbringen eines weiteren Isolationsfilms (31) und selektives Ätzen dieses Isolationsfilms (31) zur partiellen Freilegung des temporären Films (28) im Bereich oberhalb der Kontaktöffnung;
- - Entfernen des temporären Films (28) und der Seitenwände (30);
- - Bildung einer zweiten Leitungsschicht (34) auf der gesamten oberen Fläche der so erhaltenen Struktur;
- - Rückätzen der zweiten Leitungsschicht (34) derart, daß diese nur noch im Bereich zwischen der ersten Leitungsschicht (26) bzw. dem Ätz stoppfilm (27) und dem weiteren Isolationsfilm (31) verbleibt; und
- - Bildung eines Kondensatorspeicherknotens (35) aus der ersten Lei tungsschicht und der zweiten Leitungsschicht (34) durch Entfernen des weiteren Isolationsfilms (31).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der
Schritt zur Bildung der Kontaktöffnung mit der im oberen Bereich abge
rundeten Kante durch selektives Ätzen des Isolationsfilms auf der Oberflä
che des den Transistor tragenden Halbleitersubstrats folgende Schritte
umfaßt:
- - Bildung eines ersten Isolationsfilms (23) auf der gesamten Oberflä che des den Transistor tragenden Halbleitersubstrats (100);
- - Bildung eines zweiten Isolationsfilms auf dem ersten Isolationsfilm (23);
- - Bildung eines zweiten Isolationsfilmmusters (24) durch selektives Ätzen des zweiten Isolationsfilms;
- - Bildung von Seitenwänden (25) eines dritten Isolationsfilms an den Seiten des zweiten Isolationsfilmmusters (24) sowie Zurückätzen des drit ten Isolationsfilms auf dem ersten Isolationsfilm (23), auf dem das zweite Isolationsfilmmuster (24) gebildet wurde;
- - selektives Ätzen des ersten Isolationsfilms (23) unter Verwendung des zweiten Isolationsfilmmusters (24) und der Seitenwände (25) des drit ten Isolationsfilms als Maske.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der
zweite Isolationsfilm (24) aus einem Material hergestellt wird, das gegenü
ber dem ersten Isolationsfilm (23) ein größeres selektives Ätzverhältnis
aufweist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ätz
stoppfilm (27) aus einem Material hergestellt wird, das bezüglich des
Trockenätzens eine höhere Ätzselektivität als die erste Leitungsschicht
(26) aufweist.
5. Verfahren nach Anspruch dadurch gekennzeichnet, daß der
Ätzstoppfilm (27) ein organischer Isolationsfilm ist, hergestellt aus einem
Polyamid oder aus PIQ, oder dergleichen, oder ein Nitridfilm ist.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der tem
poräre Film (28) aus einem Material hergestellt ist, das bezüglich des Naß
ätzens ätzselektiver ist als der Ätzstoppfilm (27).
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Sei
tenwände (30) des temporären Films (28) aus demselben Material wie der
temporäre Film (28) hergestellt werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der wei
tere Isolationsfilm (31) aus einem Material hergestellt ist, dessen Ätzselek
tivität bezogen auf das Naßätzen über derjenigen des temporären Films
(28) und der Seitenwände (30) des temporären Films (28) liegt, während
seine Ätzselektivität bezogen auf das Trockenätzen über derjenigen der er
sten Leitungsschicht (26) liegt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der
Isolationsfilm (31) ein organischer Isolationsfilm ist, hergestellt aus einem
Polyimid, oder dergleichen, oder ein Nitridfilm ist.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der
Schritt zur Bildung der Kontaktöffnung mit der im oberen Bereich abge
rundeten Kante durch selektives Ätzen des Isolationsfilms auf der Oberflä
che des den Transistor tragenden Halbleitersubstrats folgende Schritte
umfaßt:
- - Bildung eines Isolationsfilms (23) auf der gesamten Oberfläche des den Transistor tragenden Halbleitersubstrats (100);
- - Bildung wenigstens einer Kontaktöffnung in einem vorbestimmten Teil des Isolationsfilms (23) durch selektives Ätzen dieses Isolationsfilms (23); und
- - Ätzen des oberen Randes der Kontaktöffnung unter Anwendung eines Sputterätzverfahrens mit inerten Ionen.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der
Schritt zur Bildung der Kontaktöffnung mit dem abgerundeten oberen
Kantenbereich durch selektives Ätzen des Isolationsfilms auf der Oberflä
che des den Transistor tragenden Halbleitersubstrats folgende Schritte
umfaßt:
- - Bildung eines Isolationsfilms (23) auf der gesamten Oberfläche des den Transistor tragenden Halbleitersubstrats (100);
- - Bildung einer Kontaktöffnung in einem vorbestimmten Teil des Isola tionsfilms (23); und
- - Naßätzendes Isolationsfilms (23).
12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der
Schritt zur Bildung der Kontaktöffnung mit ihrer abgerundeten oberen
Kante durch selektives Ätzen des Isolationsfilms auf der Oberfläche des
den Transistor tragenden Halbleitersubstrats folgende Schritte umfaßt:
- - Bildung eines Isolationsfilms auf der Oberfläche des den Transistor tragenden Halbleitersubstrats;
- - Bildung einer Kontaktöffnung in einem vorbestimmten Teil des Isola tionsfilms durch selektives Ätzen; und
- - anisotropes Trockenätzen des Isolationsfilms.
13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste
Leitungsschicht (26) durch den Ätzstoppfilm (27) geschützt wird, wenn die
zweite Leitungsschicht (34) zurückgeätzt wird.
14. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ätz
stoppfilm (27) unter Verwendung der zweiten Leitungsschicht (34) als
Maske geätzt wird, nachdem die zweite Leitungsschicht (34) zurückgeätzt
worden ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/174,228 US5449635A (en) | 1993-12-28 | 1993-12-28 | Method of fabricating a semiconductor memory |
DE4400033A DE4400033C1 (de) | 1993-12-28 | 1994-01-03 | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/174,228 US5449635A (en) | 1993-12-28 | 1993-12-28 | Method of fabricating a semiconductor memory |
DE4400033A DE4400033C1 (de) | 1993-12-28 | 1994-01-03 | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4400033C1 true DE4400033C1 (de) | 1995-06-29 |
Family
ID=25932841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4400033A Expired - Fee Related DE4400033C1 (de) | 1993-12-28 | 1994-01-03 | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode |
Country Status (2)
Country | Link |
---|---|
US (1) | US5449635A (de) |
DE (1) | DE4400033C1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0136533B1 (ko) * | 1994-06-09 | 1998-09-15 | 문정환 | 불휘발성 반도체 메모리 소자 및 그의 제조방법 |
CN1044948C (zh) * | 1994-06-22 | 1999-09-01 | 现代电子产业株式会社 | 用于制造半导体器件叠层电容器的方法 |
KR0154161B1 (ko) * | 1994-06-30 | 1998-10-15 | 김주용 | 반도체소자의 캐패시터 제조방법 |
KR960009188A (ko) * | 1994-08-10 | 1996-03-22 | 김주용 | 반도체소자의 전하보존전극 제조방법 |
KR0146202B1 (ko) * | 1995-06-12 | 1998-11-02 | 김광호 | 액정 디스플레이 패널 박막 트랜지스터의 액티브 영역의 엘디디 구조를 형성하는 제조 방법 |
US5536673A (en) * | 1995-07-26 | 1996-07-16 | United Microelectronics Corporation | Method for making dynamic random access memory (DRAM) cells having large capacitor electrode plates for increased capacitance |
JPH1098163A (ja) * | 1996-09-24 | 1998-04-14 | Oki Electric Ind Co Ltd | 半導体記憶装置のキャパシタ構造及びその形成方法 |
GB2321779A (en) * | 1996-08-16 | 1998-08-05 | United Microelectronics Corp | Semiconductor memory device having a capacitor |
GB2321772A (en) * | 1996-08-16 | 1998-08-05 | United Microelectronics Corp | A method of fabricating a semiconductor memory device |
US5876614A (en) * | 1997-04-18 | 1999-03-02 | Storage Technology Corporation | Method of wet etching aluminum oxide to minimize undercutting |
KR100454631B1 (ko) * | 1997-06-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의저장전극제조방법 |
DE19842704C2 (de) * | 1998-09-17 | 2002-03-28 | Infineon Technologies Ag | Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform |
US6207524B1 (en) * | 1998-09-29 | 2001-03-27 | Siemens Aktiengesellschaft | Memory cell with a stacked capacitor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4031411A1 (de) * | 1990-06-02 | 1991-12-19 | Samsung Electronics Co Ltd | Verfahren zur herstellung eines halbleiters |
EP0480411A1 (de) * | 1990-10-10 | 1992-04-15 | Micron Technology, Inc. | DRAM mit gestapeltem Kondensator |
US5142639A (en) * | 1990-05-18 | 1992-08-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a stacked capacitor cell structure |
US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02312269A (ja) * | 1989-05-26 | 1990-12-27 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
US5314835A (en) * | 1989-06-20 | 1994-05-24 | Sharp Kabushiki Kaisha | Semiconductor memory device |
JP2894740B2 (ja) * | 1989-09-25 | 1999-05-24 | 日本電気株式会社 | Mos型半導体装置 |
JP2886280B2 (ja) * | 1990-06-29 | 1999-04-26 | 宮城沖電気株式会社 | 半導体記憶装置の製造方法 |
US5219780A (en) * | 1991-03-14 | 1993-06-15 | Gold Star Electron Co., Ltd. | Method for fabricating a semiconductor memory cell |
-
1993
- 1993-12-28 US US08/174,228 patent/US5449635A/en not_active Expired - Lifetime
-
1994
- 1994-01-03 DE DE4400033A patent/DE4400033C1/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
US5142639A (en) * | 1990-05-18 | 1992-08-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a stacked capacitor cell structure |
DE4031411A1 (de) * | 1990-06-02 | 1991-12-19 | Samsung Electronics Co Ltd | Verfahren zur herstellung eines halbleiters |
EP0480411A1 (de) * | 1990-10-10 | 1992-04-15 | Micron Technology, Inc. | DRAM mit gestapeltem Kondensator |
Also Published As
Publication number | Publication date |
---|---|
US5449635A (en) | 1995-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3922456C2 (de) | ||
DE4028488C2 (de) | Verfahren zur Herstellung einer Halbleiterspeichervorrichtung | |
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE4016686C2 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
DE3842474C2 (de) | Verfahren zur Herstellung eines Stapelkondensator-DRAM | |
DE19750918B4 (de) | Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren | |
DE4340419C2 (de) | Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist | |
DE4400033C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
DE4418352A1 (de) | Halbleiterbauelement mit einer Siliziumsäulen-Transistorstruktur mit ringförmig umgebendem Gate sowie Verfahren zu dessen Herstellung | |
DE4424933A1 (de) | Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben | |
DE19860769A1 (de) | Verfahren zur Ausbildung eines selbspositionierenden Kontakts in einem Halbleiterbauelement | |
DE19509198C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur | |
DE4327813C2 (de) | Verfahren zur Herstellung eines DRAM's | |
DE4408565A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE4007582A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE4233486A1 (de) | Grabenkondensator-speicherzelle und verfahren zu deren herstellung | |
DE4406850C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
DE4400034C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
DE4215010C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE4229837C2 (de) | Verfahren zur Herstellung eines Speicherkondensators für eine Halbleiter-Speicherzelle | |
DE19845058A1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE19852763A1 (de) | Verfahren zur Herstellung von Graben-Kondensatoren für DRAM-Zellen | |
DE102005001904A1 (de) | Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE3714338C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |