DE4238079C1 - Flip=flop circuit incorporating fault diagnosis function - uses control logic to allow operation as shift register in fault diagnosis test mode - Google Patents

Description

Die Erfindung betrifft eine Flip-Flop-Schaltung nach dem Oberbegriff des Anspruches 1, 10, oder 12 und ein Verfahren nach dem Oberbegriff des Anspruches 14 oder 15. Die Erfindung betrifft insbesondere Flip- Flop-Schaltungen mit einer Funktion zur Diagnose (Prüfung) einer Kombinationsschaltung.

Mit der höheren Integration der Logikschaltungen ist ihre Diagnose (Prüfung) schwieriger geworden. Um eine Logikschaltung schnell zu prüfen, ist eine Flip-Flop-Schaltung entwickelt worden, die im Normalbetrieb als Flip-Flop und im Diagnosebetrieb als Schieberegister dient.

Fig. 7 zeigt das Blockdiagramm eines Beispiels für die Gesamtstruktur einer integrierten Halbleiterschaltungseinrichtung mit Flip-Flop-Schaltungen, die eine Schiebefunktion aufweisen.

Eine Mehrzahl von Flip-Flop-Schaltungen 10a, 10b, 10c und eine Mehrzahl von Kombinationsschaltungen 20a, 20b, 20c sind auf einem Halbleiterchip CH gebildet. Es sind eine Mehrzahl von Eingangsanschlüssen I11 bis I15, die extern angelegte Signale empfangen, und eine Mehrzahl von Ausgangsanschlüssen O11 bis O14, die Signale nach außen abgeben, auf dem Halbleiterchip CH gebildet. Kombinationsschaltung bedeutet hier eine Logikschaltung, bei der der Ausgangswert zu jedem Zeitpunkt entsprechend dem Eingangswert zu diesem Zeitpunkt definiert ist.

Jede der Flip-Flop-Schaltungen 10a, 10b, 10c weist einen Hauptdaten- Eingangsanschluß D, der Hauptdaten im Normalbetrieb empfängt, einen Diagnosedaten-Eingangsanschluß I, der Diagnosedaten im Diagnosebetrieb empfängt, einen Haupttaktsignal-Eingangsanschluß T, der ein Haupttaktsignal im Normalbetrieb empfängt, einen Schiebetaktsignal A, der ein Schiebetaktsignal im Diagnosebetrieb empfängt, und einen Datenausgangsanschluß Q, der Hauptdaten und Diagnosedaten ausgibt, auf. Jede der Kombinationsschaltungen 20a, 20b, 20c weist Dateneingangsanschlüsse i1, i2, die Daten empfangen, und Datenausgangsanschlüsse o1, o2, die Daten ausgeben, auf.

Fig. 8 zeigt die detaillierte Struktur der Flip-Flop-Schaltungen 10a, 10b und 10c. Die in Fig. 8 dargestellte Flip-Flop-Schaltung ist z. B. von S. Funatsu, N. Wakatsuki und T. Arima in "Test Generation Systems in Japan", Proc. 12th Design Automation Conf., S. 114-122 (1975) beschrieben worden.

Die in Fig. 8 gezeigte Flip-Flop-Schaltung weist eine erste Latch- Schaltung L1, eine zweite Latch-Schaltung L2, UND-Gatter G1, G2, ODER-Gatter G3, G4 und einen Inverter G5 auf.

Ein erster Eingangsanschluß des UND-Gatters G1 ist mit dem Hauptdaten-Eingangsanschluß D und der zweite Eingangsanschluß mit dem Haupttaktsignal-Eingangsanschluß T verbunden. Ein erster Eingangsanschluß des UND-Gatters G2 ist mit dem Diagnosedaten- Eingangsanschluß I und der zweite Eingangsanschluß mit dem Schiebetaktsignal-Eingangsanschluß A verbunden. Das Ausgangssignal des UND-Gatters G1 und das Ausgangssignal des UND-Gatters G2 werden an den ersten bzw. zweiten Eingangsanschluß des ODER-Gatters G3 angelegt. Ein erster Eingangsanschluß des ODER-Gatters G4 ist mit dem Haupttaktsignal-Eingangsanschluß T und der zweite Eingangsanschluß mit dem Schiebetaktsignal-Eingangsanschluß A verbunden.

Das Ausgangssignal des ODER-Gatters G3 wird an den Dateneingangsanschluß D1 der ersten Latch-Schaltung L1 und das Ausgangssignal des ODER-Gatters G4 an den Taktsignal- Eingangsanschluß T1 der ersten Latch-Schaltung L1 angelegt. Der Datenausgangsanschluß Q1 der ersten Latch-Schaltung L1 ist mit dem Dateneingangsanschluß D2 der zweiten Latch-Schaltung L2 verbunden. Das Ausgangssignal des ODER-Gatters G4 wird über den Inverter G5 an den Taktsignal-Eingangsanschluß T2 der zweiten Latch-Schaltung L2 angelegt. Der Datenausgangsanschluß Q2 der zweiten Latch-Schaltung L2 ist mit dem Datenausgangsanschluß Q verbunden.

Die erste Latch-Schaltung L1 ist eine D-Latch-Schaltung mit aktiv- hohem Pegel. Genauer gesagt werden Daten, die an den Dateneingangsanschluß D1 angelegt sind, vom Datenausgangsanschluß Q1 ausgegeben, wenn das Potential des Taktsignal-Eingangsanschlusses T1 hoch wird, und die Daten werden in der Latch-Schaltung gehalten, wenn das Potential des Taktsignal-Eingangsanschlusses T1 niedrig ist. Auch die zweite Latch-Schaltung L2 ist eine D-Latch-Schaltung mit aktiv-hohem hohem Pegel.

Unter Bezugnahme auf das Logikzustandsdiagramm der Fig. 9 wird nun der Betrieb der Flip-Flop-Schaltung von Fig. 8 beschrieben.

Im Normalbetrieb ist das Potential des Schiebetaktsignal- Eingangsanschlusses A auf niedrigem Pegel (L) fixiert. Ein dem Schiebetaktsignal-Eingangsanschluß T zugeführtes Haupttaktsignal CLK wird über das ODER-Gatter G4 an den Taktsignal-Eingangsanschluß T1 der ersten Latch-Schaltung L1 angelegt, und ein invertiertes Signal des Haupttaktsignals CLK wird über den Inverter G5 an den Taktsignal-Eingangsanschluß T2 der zweiten Latch-Schaltung L2 angelegt.

Damit werden Daten, die von der ersten Latch-Schaltung L1 zugeführt werden, an die zweite Latch-Schaltung L2 angelegt, und Hauptdaten MD, die dem Hauptdaten-Eingangsanschluß D zugeführt werden, werden über das UND-Gatter GI und das ODER-Gatter G3 an den Dateneingangsanschluß D1 der ersten Latch-Schaltung L1 angelegt. Wie oben beschrieben worden ist, dienen die erste und zweite Latch- Schaltung L1, L2 als Flip-Flops.

Im Schiebebetrieb ist das Potential des Haupttaktsignal- Eingangsanschlusses D auf niedrigem Pegel (L) fixiert, und ein Schiebetaktsignal SCLK1 wird an den Schiebetaktsignal- Eingangsanschluß A angelegt. Das Schiebetaktsignal SCLK1 wird über das ODER-Gatter G4 an den Taktsignal-Eingangsanschluß T1 der ersten Latch-Schaltung L1 und ein invertiertes Signal des Schiebetaktsignals SCLK1 über den Inverter G5 an den Taktsignal- Eingangsanschluß T2 der zweiten Latch-Schaltung L2 angelegt.

Entsprechend werden Daten von der ersten Latch-Schaltung L1 an die zweite Latch-Schaltung L2 angelegt, und Diagnosedaten (Testdaten) TD, die dem Diagnosedaten-Eingangsanschluß I zugeführt werden, werden über das UND-Gatter G2 und das ODER-Gatter G3 an den Dateneingangsanschluß D1 der ersten Latch-Schaltung L1 angelegt. Wie oben beschrieben worden ist, dienen die erste und zweite Latch- Schaltung L1, L2 als Schieberegister.

Im folgenden wird nun ein Diagnoseverfahren für eine Kombinationsschaltung, die in der integrierten Halbleiterschaltungseinrichtung von Fig. 7 gebildet ist, beschrieben. Als Beispiel wird der Betrieb der Kombinationsschaltung 20b bei der Diagnose beschrieben.

Zuerst wird das Potential des Eingangsanschlusses I14 auf einen niedrigen Pegel gesetzt, um die Potentiale der Haupttaktsignal- Eingangsanschlüsse T der Flip-Flop-Schaltungen 10a, 10b, 10c auf einen niedrigen Pegel zu setzen. Ferner wird das Schiebetaktsignal SCLK1 dem Eingangsanschluß I15 zugeführt, um an die Schiebetaktsignal-Eingangsanschlüsse A der Flip-Flop-Schaltungen 10a, 10b, 10c angelegt zu werden. Dann führen die Flip-Flop- Schaltungen 10a, 10b, 10c den Schiebebetrieb aus.

Der Schiebebetrieb bewirkt, daß die Diagnosedaten TD des Eingangsanschlusses I13 über die Flip-Flop-Schaltung 10a in der zweiten Latch-Schaltung L2 der Flip-Flop-Schaltung 10b eingestellt werden, wodurch die Diagnosedaten TD vom Datenausgangsanschluß Q der Flip-Flop-Schaltung 10b ausgegeben und dem Dateneingangsanschluß i2 der Kombinationsschaltung 20b zugeführt werden.

Als nächstes wird das Potential des Eingangsanschlusses I15 auf einen niedrigen Pegel gesetzt, um die Potentiale der Schiebetaktsignal-Eingangsanschlüsse A der Flip-Flop-Schaltungen 10a, 10b, 10c auf einen niedrigen Pegel zu setzen. Ferner wird das Haupttaktsignal CLK an den Eingangsanschluß I14 angelegt, um den Haupttaktsignal-Eingangsanschlüssen T der Flip-Flop-Schaltungen 10a, 10b, 10c zugeführt zu werden. Die Flip-Flop-Schaltungen 10a, 10b, 10c führen dann den Normalbetrieb aus.

Der Normalbetrieb bewirkt, daß die vom Datenausgangsanschluß o2 der Kombinationsschaltung 20b ausgegebenen Daten in die erste Latch- Schaltung L1 der Flip-Flop-Schaltung 10c übernommen werden.

Schließlich werden die in der ersten Latch-Schaltung L1 in der Flip- Flop-Schaltung 10c gehaltenen Daten durch den Schiebevorgang zur zweiten Latch-Schaltung L2 in der Flip-Flop-Schaltung 10c verschoben und vom Ausgangsanschluß O13 ausgegeben.

Auf diese Weise werden die Diagnosedaten für die Kombinationsschaltung 20b eingestellt, und von der Kombinationsschaltung 20b gelieferte Daten werden beobachtet. Die Kombinationsschaltungen 20a, 20c können in gleicher Weise untersucht werden.

Wie oben beschrieben worden ist, ist es bei einer integrierten Halbleiterschaltungseinrichtung mit der Flip-Flop-Schaltung von Fig. 8 notwendig, das Potential des Haupttaktsignal-Eingangsanschlusses T der jeweiligen Flip-Flop-Schaltungen im Schiebebetrieb über den Eingangsanschluß I14 auf einen niedrigen Pegel zu setzen. Bei der Struktur, bei der Daten von einer Kombinationsschaltung ausgegeben werden, wenn ein Taktsignal an den Haupttaktsignal-Eingangsanschluß der jeweiligen Flip-Flop-Schaltung angelegt wird, kann der Betrieb der ersten und zweiten Latch-Schaltung L1, L2 der jeweiligen Flip- Flop-Schaltung nicht extern gesteuert werden. Daher können die Kombinationsschaltungen bei einer solchen Struktur nicht geprüft werden.

Wenn in jeder Flip-Flop-Schaltung ein Einstell-/Rückstellsignal- Eingangsanschluß gebildet ist, dem ein Einstell-/Rückstellsignal von einer Kombinationsschaltung zugeführt wird, kann jede Flip-Flop- Schaltung unabhängig vom Schiebebetrieb im Schiebebetrieb eingestellt oder zurückgestellt werden. Aus diesem Grund ist in einer Flip-Flop-Schaltung kein Einstell-/Rückstellsignal- Eingangsanschluß gebildet.

Wenn im Schiebebetrieb der Zeitpunkt des Anstiegs des Schiebetaktsignals SCLK1, das dem Taktsignal-Eingangsanschluß T1 der ersten Latch-Schaltung L1 zugeführt wird, früher als der Zeitpunkt des Abfalls des invertierten Signals /SCLK1 wird, das dem Taktsignal-Eingangsanschluß T2 der zweiten Latch-Schaltung L2 zugeführt wird, werden die erste und zweite Latch-Schaltung L1, L2 für eine bestimmte Zeitspanne gleichzeitig aktiv.

Damit werden die Daten nach der Änderung, die dem Dateneingangsanschluß D1 der ersten Latch-Schaltung zugeführt werden, über die erste und zweite Latch-Schaltung L1, L2 zum Datenausgangsanschluß Q2 der zweiten Latch-Schaltung L2 übertragen, bevor die zweite Latch-Schaltung L2 die Daten vor der Änderung hält. Das wird als phasengleiche Übertragung bezeichnet. Bei der Flip- Flop-Schaltung von Fig. 8 tritt das Problem auf, daß die Abstimmung des Taktsignalanstiegs, um eine phasengleiche Übertragung zu vermeiden und einen Schiebebetrieb sicherzustellen, schwierig auszuführen ist.

Aufgabe der Erfindung ist es, eine Flip-Flop-Schaltung zu schaffen, die den Entwurf einer Logikschaltung mit einfacher Diagnose ermöglicht. Ferner ist es Aufgabe der Erfindung, eine Flip-Flop- Schaltung zu schaffen, die eine einfache Diagnose einer Kombinationsschaltung selbst bei einer Struktur, bei der Daten an einen Haupttaktsignal-Eingangsanschluß als ein Haupttaktsignal angelegt werden, und eine einfache Abstimmung des Taktsignalanstiegs ermöglicht. Außerdem soll eine Flip-Flop-Schaltung mit einer kleinen Anzahl von Anschlüssen geschaffen werden, die eine einfache Diagnose einer Kombinationsschaltung ermöglicht und einen Einstell- /Rückstellbetrieb sicherstellt.

Die Aufgabe wird gelöst durch die in Anspruch 1, 10 oder 12 gekennzeichnete Schaltung. Das Verfahren ist in Anspruch 14 oder 15 gekennzeichnet. Eine erfindungsgemäße Flip-Flop-Schaltung weist einen ersten Datenanschluß, der Hauptdaten im Normalbetrieb und Diagnosebetrieb empfängt, einen zweiten Datenanschluß, der Diagnosedaten im Schiebebetrieb empfängt, eine erste und eine zweite Latch-Schaltung, die in Reihe geschaltet sind und eine Einstell- /Rückstellfunktion haben, einen ersten Taktsignalanschluß, der im Normalbetrieb ein Haupttaktsignal empfängt, einen zweiten Taktsignalanschluß, der im Diagnosebetrieb ein Diagnosetaktsignal empfängt, einen Einstell-/Rückstellanschluß, der ein Einstell- /Rückstellsignal empfängt, einen dritten Taktsignalanschluß, der im Schiebebetrieb ein erstes Schiebetaktsignal empfängt, einen vierten Taktsignalanschluß, der im Schiebebetrieb ein zweites Schiebetaktsignal empfängt, und eine Steuerschaltung auf.

Die Steuerschaltung steuert die erste und zweite Latch-Schaltung im Normalbetrieb so, daß die erste und zweite Latch-Schaltung auf ein Haupttaktsignal reagieren, um nacheinander Hauptdaten zu halten und auszugeben, oder so, daß die erste und zweite Latch-Schaltung auf ein Einstell-/Rückstellsignal reagieren, um eingestellt/rückgestellt zu werden.

Die Steuerschaltung steuert die erste und zweite Latch-Schaltung im Diagnosebetrieb so, daß die erste Latch-Schaltung auf ein Diagnosetaktsignal reagiert, um Hauptdaten zu halten und auszugeben, oder auf ein Einstell-/Rückstellsignal reagiert, und die zweite Latch-Schaltung einen Datenhaltezustand aufrechterhält.

Die Steuerschaltung steuert die erste und zweite Latch-Schaltung im Schiebebetrieb so, daß die erste Latch-Schaltung auf ein erstes Schiebetaktsignal reagiert, um Diagnosedaten zu halten und auszugeben, und die zweite Latch-Schaltung auf ein zweites Schiebetaktsignal reagiert, um das Ausgangssignal der ersten Latch- Schaltung zu halten und auszugeben.

Die Flip-Flop-Schaltung kann ferner einen Steueranschluß aufweisen, der ein Steuersignal empfängt. Im Diagnosebetrieb legt die Steuerschaltung ein Diagnosetaktsignal an die erste Latch-Schaltung an, wenn das Steuersignal im ersten Zustand ist, und legt ein Einstell-/Rückstellsignal an die erste Latch-Schaltung an, wenn das Steuersignal im zweiten Zustand ist.

Die erste und die zweite Latch-Schaltung reagieren beide auf ein Taktsignal, um die angelegten Daten zu halten und auszugeben.

Die Steuerschaltung reagiert im Normalbetrieb auf ein Haupttaktsignal, um Hauptdaten und ein Taktsignal an die erste Latch-Schaltung und ein Taktsignal an die zweite Latch-Schaltung anzulegen. Die Steuerschaltung reagiert im Diagnosebetrieb auf ein Diagnosetaktsignal, um Hauptdaten und ein Taktsignal oder ein Einstell-/Rückstellsignal an die erste Latch-Schaltung anzulegen. Die Steuerschaltung reagiert im Schiebebetrieb auf ein erstes Schiebetaktsignal, um Diagnosedaten und ein Taktsignal an die erste Latch-Schaltung anzulegen, und auf ein zweites Schiebetaktsignal, um ein Taktsignal an die zweite Latch-Schaltung anzulegen.

Genauer gesagt reagiert die Steuerschaltung im Diagnosebetrieb auf ein Diagnosetaktsignal, um Hauptdaten und ein Taktsignal an die erste Latch-Schaltung anzulegen, wenn das Steuersignal im ersten Zustand ist, und legt ein Einstell-/Rückstellsignal an die erste Latch-Schaltung an, wenn das Steuersignal im zweiten Zustand ist.

In der Flip-Flop-Schaltung bilden die erste und zweite Latch- Schaltung im Normalbetrieb ein Master-Slave Flip-Flop. In Abhängigkeit von einem Haupttaktsignal wird das Ausgangssignal der ersten Latch-Schaltung an die zweite Latch-Schaltung angelegt und dort gehalten, und Hauptdaten werden an die erste Latch-Schaltung angelegt und darin gehalten.

Im Diagnosebetrieb werden in Abhängigkeit von einem Diagnosetaktsignal Hauptdaten an die erste Latch-Schaltung angelegt und darin gehalten, wenn das Steuersignal im ersten Zustand ist. Weil zu diesem Zeitpunkt kein Taktsignal an die zweite Latch- Schaltung angelegt wird, werden die Daten in der zweiten Latch- Schaltung darin gehalten. Wenn das Steuersignal im zweiten Zustand ist, wird ein Einstell-/Rückstellsignal in Abhängigkeit vom Steuersignal an die erste Latch-Schaltung angelegt, wodurch die erste Latch-Schaltung eingestellt oder rückgestellt wird.

Im Schiebebetrieb wird in Abhängigkeit von einem zweiten Schiebetaktsignal das Ausgangssignal der ersten Latch-Schaltung an die zweite Latch-Schaltung angelegt und darin gehalten. Diagnosedaten werden in Abhängigkeit von einem ersten Schiebetaktsignal an die erste Latch-Schaltung angelegt und darin gehalten. Weil zu diesem Zeitpunkt keine Einstell-/Rückstellsignale an die erste und zweite Latch-Schaltung angelegt werden, können die erste und zweite Latch-Schaltung nicht eingestellt oder zurückgestellt werden.

Wie oben beschrieben worden ist, kann im Diagnosebetrieb die Diagnose selbst bei einer Struktur ausgeführt werden, bei der Daten als ein Haupttaktsignal von anderen Schaltungen an den ersten Taktsignalanschluß der Flip-Flop-Schaltung angelegt werden, weil die erste Latch-Schaltung in Abhängigkeit von einem Diagnosetaktsignal gesteuert wird.

Ferner können die erste und zweite Latch-Schaltung im Schiebebetrieb nicht eingestellt oder zurückgestellt werden, weil die Einstell- /Rückstellsignale der ersten und zweiten Latch-Schaltung im Schiebebetrieb nicht zugeführt werden.

Darüber hinaus kann der Schiebebetrieb sichergestellt werden, weil im Schiebebetrieb die erste Latch-Schaltung in Abhängigkeit von einem ersten Schiebetaktsignal und die zweite Latch-Schaltung in Abhängigkeit von einem zweiten Schiebetaktsignal gesteuert wird.

Wenn kein Steueranschluß zum Empfangen eines Steuersignals gebildet ist, werden im Diagnosebetrieb in Abhängigkeit von einem Diagnosetaktsignal Hauptdaten sowie ein Taktsignal und ein Einstell- /Rückstellsignal an die erste Latch-Schaltung angelegt. Gleichzeitig werden weder ein Taktsignal noch ein Einstell-/Rückstellsignal an die zweite Latch-Schaltung angelegt, so daß die Daten in der zweiten Latch-Schaltung darin gehalten werden.

In Übereinstimmung mit dieser Erfindung kann eine Flip-Flop- Schaltung mit einer Einstell-/Rückstellfunktion erhalten werden, bei der die Diagnose einer Kombinationsschaltung selbst bei einer Struktur ausgeführt werden kann, bei der Daten von anderen Schaltungen, die einem ersten Taktsignalanschluß zugeführt werden, als ein Haupttaktsignal angelegt werden. Außerdem kann die Einstellung des Taktsignalanstiegs auf einfache Weise ausgeführt werden, um einen Schiebebetrieb sicherzustellen.

Insbesondere kann man eine Flip-Flop-Schaltung mit einer kleinen Anzahl von Anschlüssen erhalten, wenn kein Steueranschluß zum Empfangen eines Steuersignals gebildet ist, die einen Einstell- /Rückstellbetrieb sicherstellen kann.

Folglich kann unter Verwendung einer erfindungsgemäßen Flip-Flop- Schaltung eine Logikschaltung entworfen werden, deren Gesamtdiagnose auf einfache Weise ausgeführt werden kann.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 das Blockschaltbild eines Beispiels für eine integrierte Halbleiterschaltungseinrichtung mit Flip-Flop-Schaltungen nach einer ersten Ausführungsform;

Fig. 2 ein Blockdiagramm der Anschlußanordnung der Flip-Flop-Schaltung nach der ersten Ausführungsform;

Fig. 3 ein schematisches Schaltbild der Struktur der Flip-Flop-Schaltung nach der ersten Ausführungsform;

Fig. 4 ein Logikzustandsdiagramm, das den Betrieb der Flip-Flop-Schaltung von Fig. 3 darstellt;

Fig. 5 ein schematisches Schaltbild der Struktur der Flip-Flop-Schaltung nach einer zweiten Ausführungsform;

Fig. 6 ein Logikzustandsdiagramm, das den Betrieb der Flip-Flop-Schaltung von Fig. 5 darstellt;

Fig. 7 das Blockschaltbild eines Beispiels für eine integrierte Halbleiterschaltungseinrichtung mit Flip-Flop-Schaltungen;

Fig. 8 das schematische Schaltbild eines Beispiels für die Struktur der Flip-Flop-Schaltung; und

Fig. 9 ein Logikzustandsdiagramm, das den Betrieb der Flip-Flop-Schaltung von Fig. 8 darstellt.

1) Erste Ausführungsform

Fig. 1 zeigt das Blockschaltbild eines Beispiels für die Gesamtstruktur einer integrierten Halbleiterschaltungseinrichtung mit Flip-Flop-Schaltungen nach einer ersten Ausführungsform der vorliegenden Erfindung.

Eine Mehrzahl von Flip-Flop-Schaltungen 1a, 1b, 1c, eine Mehrzahl von Kombinationsschaltungen 2a, 2b, 2c, eine System-Einstell- Kombinationsschaltung 3 und eine System-Rückstell- Kombinationsschaltung 4 sind auf einem Halbleiterchip CH gebildet. Ferner sind Eingangsanschlüsse I1 bis I8 und Ausgangsanschlüsse O1 bis O4 auf dem Halbleiterchip CH gebildet.

Jede der Flip-Flop-Schaltungen 1a, 1b, 1c weist einen Hauptdaten- Eingangsanschluß D, einen Diagnosetaktsignal-Eingangsanschluß C, einen Diagnosedaten-Eingangsanschluß I und einen Haupttaktsignal- Eingangsanschluß T auf. Jede der Flip-Flop-Schaltungen 1a, 1b, 1c weist ferner einen Eingangsanschluß X für ein Systemeinstell- /rückstell-Steuersignal, einen Eingangsanschluß A für ein Schiebetaktsignal erster Phase, einen Rückstellsignal- Eingangsanschluß R, einen Eingangsanschluß B für ein Schiebetaktsignal zweiter Phase, einen Datenausgangsanschluß Q und einen Einstellsignal-Eingangsanschluß S auf.

Jede der Haupt-Kombinationsschaltungen 2a, 2b, 2c weist Dateneingangsanschlüsse i1, i2 und Datenausgangsanschlüsse o1, o2, o3 auf.

Die Eingangsanschlüsse I2, I3, I4 sind jeweils mit dem Hauptdaten- Eingangsanschluß D, dem Diagnosedaten-Eingangsanschluß I und dem Haupttaktsignal-Eingangsanschluß T der Flip-Flop-Schaltung 1a verbunden. Der Datenausgangsanschluß Q der Flip-Flop-Schaltung 1a ist mit dem Dateneingangsanschluß i2 der Haupt-Kombinationsschaltung 2a und dem Diagnosedaten-Eingangsanschluß I der Flip-Flop-Schaltung 1b verbunden. Die Datenausgangsanschlüsse o2, o3 der Haupt-Kombinationsschaltung 2a sind mit dem Hauptdaten- Eingangsanschluß D bzw. dem Haupttaktsignal-Eingangsanschluß T der Flip-Flop-Schaltung 1b verbunden.

Der Datenausgangsanschluß Q der Flip-Flop-Schaltung 1b ist mit dem Dateneingangsanschluß i2 der Haupt-Kombinationsschaltung 2b und dem Diagnosedaten-Eingangsanschluß I der Flip-Flop-Schaltung 1c verbunden. Die Datenausgangsanschlüsse o2, o3 der Haupt-Kombinationsschaltung 2b sind mit dem Hauptdaten- Eingangsanschluß D bzw. dem Haupttaktsignal-Eingangsanschluß T der Flip-Flop-Schaltung 1c verbunden.

Der Datenausgangsanschluß Q der Flip-Flop-Schaltung 1c ist mit dem Dateneingangsanschluß i2 der Haupt-Kombinationsschaltung 2c und dem Ausgangsanschluß o3 verbunden. Die Datenausgangsanschlüsse o1, o2, o3 der Haupt-Kombinationsschaltung 2c sind mit den Ausgangsanschlüssen O1, O2 bzw. O4 verbunden.

Der Eingangsanschluß I5 ist mit den Diagnosetaktsignal- Eingangsanschlüssen C der Flip-Flop-Schaltungen 1a, 1b, 1c über eine Diagnosetaktsignalleitung verbunden. Der Eingangsanschluß I6 ist mit den Eingangsanschlüssen X für das Systemeinstell-/rückstell- Steuersignal der Flip-Flop-Schaltungen 1a, 1b, 1c über eine System- Einstell/Rückstell-Steuersignalleitung verbunden. Der Eingangsanschluß I7 ist mit den Eingangsanschlüssen A für das Schiebetaktsignal erster Phase der Flip-Flop-Schaltungen 1a, 1b, 1c über eine erste Schiebetaktsignalleitung verbunden. Der Eingangsanschluß I8 ist mit den Eingangsanschlüssen B für das Schiebetaktsignal zweiter Phase der Flip-Flop-Schaltungen 1a, 1b, 1c über eine zweite Schiebetaktsignalleitung verbunden.

Die Ausgangssignale der System-Einstell-Kombinationsschaltungen 3 werden jeweils an die System-Einstell-Eingangsanschlüsse S der Flip- Flop-Schaltungen 1a, 1b, 1c angelegt. Die Ausgangssignale der System-Rückstell-Kombinationsschaltungen 4 werden jeweils an die System-Rückstell-Eingangsanschlüsse R der Flip-Flop-Schaltungen 1a, 1b, 1c angelegt.

Fig. 2 zeigt die Anschlußanordnung einer Flip-Flop-Schaltung, die in der integrierten Halbleiterschaltungseinrichtung nach Fig. 1 benutzt wird. Die Anschlüsse 31, 32, 33, 34 sind mit dem Hauptdaten- Eingangsanschluß D, dem Diagnosetaktsignal-Eingangsanschluß C, dem Diagnosedaten-Eingangsanschluß I bzw. dem Haupttaktsignal- Eingangsanschluß T verbunden. Die Anschlüsse 35, 36, 37, 38 sind mit dem Eingangsanschluß X für das Systemeinstell-/rückstell- Steuersignal, dem Eingangsanschluß A für das Schiebetaktsignal erster Phase, dem Rückstellsignal-Eingangsanschluß R bzw. dem Eingangsanschluß B für das Schiebetaktsignal zweiter Phase verbunden. Ein Anschluß 39 ist mit dem Datenausgangsanschluß Q und ein Anschluß 40 mit dem Einstellsignal-Eingangsanschluß S verbunden.

Fig. 3 zeigt ein schematisches Schaltbild der detaillierten Struktur der Flip-Flop-Schaltung nach der ersten Ausführungsform. Die in Fig. 3 dargestellte Flip-Flop-Schaltung weist die erste Latch- Schaltung L1, die zweite Latch-Schaltung L2, UND-Gatter G11, G12, G13, ODER-Gatter G14, G15, G16, G17, G18, G19, G20 und Inverter G21, G22, G23, G24 auf.

Der Hauptdaten-Eingangsanschluß D ist mit einem Eingangsanschluß des UND-Gatters G11 und der Diagnosedaten-Eingangsanschluß I mit einem ersten Eingangsanschluß des UND-Gatters G12 verbunden. Der Haupttaktsignal-Eingangsanschluß T ist über den Inverter G21 mit einem ersten Eingangsanschluß des UND-Gatters G13 und der Diagnosetaktsignal-Eingangsanschluß C mit dem zweiten Eingangsanschluß des UND-Gatters G13 verbunden. Der Ausgangsanschluß des UND-Gatters G13 ist mit dem zweiten Eingangsanschluß des UND- Gatters G11, einem ersten Eingangsanschluß des ODER-Gatters G16 und einem ersten Eingangsanschluß des ODER-Gatters G19 verbunden.

Der Eingangsanschluß X für ein Systemeinstell-/rückstell- Steuersignal ist über den Inverter G22 mit einem ersten Eingangsanschluß des UND-Gatters G14 und einem ersten Eingangsanschluß des ODER-Gatters G17 verbunden. Der Eingangsanschluß A für das Schiebetaktsignal erster Phase ist mit dem zweiten Eingangsanschluß des UND-Gatters G12 und dem zweiten Eingangsanschluß des ODER-Gatters G16 verbunden. Der Eingangsanschluß B für das Schiebetaktsignal zweiter Phase ist über den Inverter G23 mit einem ersten Eingangsanschluß des ODER-Gatters G18, dem zweiten Eingangsanschluß des ODER-Gatters G19 und einem ersten Eingangsanschluß des ODER-Gatters G20 verbunden.

Der Ausgangsanschluß des UND-Gatters G11 und der Ausgangsanschluß des UND-Gatters G12 sind mit einem ersten bzw. dem zweiten Eingangsanschluß des ODER-Gatters G15 verbunden. Der Ausgangsanschluß des ODER-Gatters G15 ist mit dem Pateneingangsanschluß D1 der ersten Latch-Schaltung L1 verbunden. Der Ausgangsanschluß des ODER-Gatters G16 ist mit dem Taktsignal- Eingangsanschluß T1 der ersten Latch-Schaltung L1 verbunden.

Der Einstellsignal-Eingangsanschluß S ist mit dem zweiten Eingangsanschluß des ODER-Gatters G14 und der Rückstellsignal- Eingangsanschluß R mit dem zweiten Eingangsanschluß des ODER-Gatters G17 verbunden. Der Ausgangsanschluß des UND-Gatters G14 ist mit dem Einstellanschluß S1 der ersten Latch-Schaltung L1 und dem zweiten Eingangsanschluß des ODER-Gatters G18 verbunden. Der Ausgangsanschluß des ODER-Gatters G17 ist mit dem Rückstellanschluß R1 der ersten Latch-Schaltung L1 und dem zweiten Eingangsanschluß des ODER-Gatters G20 verbunden.

Der Datenausgangsanschluß Q1 der ersten Latch-Schaltung L1 ist mit dem Dateneingangsanschluß D2 der zweiten Latch-Schaltung L2 verbunden. Der Ausgangsanschluß des ODER-Gatters G19 ist über den Inverter G24 mit dem Taktsignal-Eingangsanschluß T2 der zweiten Latch-Schaltung L2 verbunden. Der Ausgangsanschluß des ODER-Gatters G18 ist mit dem Einstellanschluß S2 und der Ausgangsanschluß des ODER-Gatters G20 mit dem Rückstellanschluß R2 der zweiten Latch- Schaltung L2 verbunden. Der Datenausgangsanschluß Q2 der zweiten Latch-Schaltung L2 ist mit dem Datenausgangsanschluß Q verbunden. Die erste und die zweite Latch-Schaltung L1, L2 sind wie die erste und zweite Latch-Schaltung L1, L2 von Fig. 8 D-Latch-Schaltungen mit aktiv-hohem Pegel.

Unter Bezugnahme auf das Logikzustandsdiagramm von Fig. 4 wird nun der Betrieb der Flip-Flop-Schaltung von Fig. 3 beschrieben. In der Flip-Flop-Schaltung sind ein Normalbetrieb, ein Diagnosebetrieb und ein Schiebebetrieb möglich. Die Bestimmung des jeweiligen Betriebs erfolgt entsprechend den Signalwerten des Eingangsanschlusses A für das Schiebetaktsignal erster Phase, des Eingangsanschlusses B für das Schiebetaktsignal zweiter Phase, des Diagnosetaktsignal- Eingangsanschlusses C und des Eingangsanschlusses X für das Systemeinstell-/rückstell-Steuersignal.

a) Normalbetrieb

Das Potential des Eingangsanschlusses A für das Schiebetaktsignal erster Phase wird auf einen niedrigen Pegel (L) und die Potentiale des Eingangsanschlusses B für das Schiebetaktsignal zweiter Phase, des Diagnosetaktsignal-Eingangsanschlusses C und des Eingangsanschlusses X für das Systemeinstell-/rückstell-Steuersignal werden auf einen hohen Pegel (H) gesetzt.

Das invertierte Signal /CLK des Haupttaktsignals CLK, das dem Haupttaktsignal-Eingangsanschluß T zugeführt wird, wird über den Inverter G21, das UND-Gatter G13 und das ODER-Gatter G16 an den Taktsignal-Eingangsanschluß T1 der ersten Latch-Schaltung L1, und ein Signal mit derselben Phase wie das Haupttaktsignal CLK wird über das ODER-Gatter G19 und den Inverter G24 an den Taktsignal- Eingangsanschluß T2 der zweiten Latch-Schaltung L2 angelegt.

Folglich wird das Ausgangssignal der ersten Latch-Schaltung L1 an die zweite Latch-Schaltung L2 angelegt und dort gehalten, und die dem Hauptdaten-Eingangsanschluß D zugeführten Hauptdaten MD werden über das UND-Gatter G11 und das ODER-Gatter G15 an den Dateneingangsanschluß D1 der ersten Latch-Schaltung angelegt und darin gehalten. Wie oben beschrieben worden ist, dienen die erste und die zweite Latch-Schaltung L1, L2 als ein Master-Slave-Flip- Flop.

Wenn ein Einstellsignal ST mit niedrigem Pegel an den Einstellsignal-Eingangsanschluß S angelegt wird, wird das Einstellsignal über das ODER-Gatter G14 dem Einstellanschluß S1 der ersten Latch-Schaltung L1 und ferner über das ODER-Gatter G18 dem Einstellanschluß S2 der zweiten Latch-Schaltung L2 zugeführt, wodurch die erste und die zweite Latch-Schaltung L1, L2 eingestellt werden.

Wenn ein Rückstellsignal RST mit niedrigem Pegel an den Rückstellsignal-Eingangsanschluß R angelegt wird, wird das Rückstellsignal RST über das ODER-Gatter G17 dem Rückstellanschluß R1 der ersten Latch-Schaltung L1 und ferner über das ODER-Gatter G20 dem Rückstellanschluß R2 der zweiten Latch-Schaltung L2 zugeführt, wodurch die erste und die zweite Latch-Schaltung L1, L2 zurückgestellt werden.

b) Diagnosebetrieb

Bei der Diagnose einer Haupt-Kombinationsschaltung werden die Potentiale des Eingangsanschlusses A für das Schiebetaktsignal erster Phase, des Eingangsanschlusses B für das Schiebetaktsignal zweiter Phase und Eingangsanschlusses X für das Systemeinstell- /rückstell-Steuersignal auf einen niedrigen Pegel gesetzt, und ein Diagnosetaktsignal TCLK wird dem Diagnosetaktsignal-Eingangsanschluß c zugeführt.

Wenn das Potential des Haupttaktsignal-Eingangsanschlusses T auf niedrigem Pegel liegt, wird das Diagnosetaktsignal TCLK über das UND-Gatter G13 und das ODER-Gatter G16 dem Taktsignal- Eingangsanschluß T1 der ersten Latch-Schaltung L1 zugeführt, wodurch die dem Hauptdaten-Eingangsanschluß D zugeführten Hauptdaten MD über das UND-Gatter G11 und das ODER-Gatter G15 an den Dateneingangsanschluß D1 der ersten Latch-Schaltung L1 angelegt und darin gehalten werden.

Weil das Potential des Taktsignal-Eingangsanschlusses T2 der zweiten Latch-Schaltung L2 auf einem niedrigen Pegel fixiert ist, werden zu diesem Zeitpunkt Daten in der zweiten Latch-Schaltung L2 gehalten. Weil die Potentiale des Einstellanschlusses S1 und des Rückstellanschlusses R1 der ersten Latch-Schaltung L1 und die Potentiale des Einstellanschlusses S2 und des Rückstellanschlusses R2 der zweiten Latch-Schaltung L2 auf niedrigem Pegel liegen, werden die erste und zweite Latch-Schaltung L1, L2 ferner weder eingestellt noch zurückgestellt.

Wenn das Potential des Haupttaktsignal-Eingangsanschlusses T auf hohem Pegel ist, wird das Potential des Taktsignal- Eingangsanschlusses T1 der ersten Latch-Schaltung L1 niedrig. Daher werden die dem Hauptdaten-Eingangsanschluß D zugeführten Hauptdaten nicht in die erste Latch-Schaltung L1 übernommen, und die Daten in der ersten Latch-Schaltung L1 werden darin gehalten.

Bei der Diagnose einer System-Einstell-/Rückstell- Kombinationsschaltung werden die Potentiale des Eingangsanschlusses A für das Schiebetaktsignal erster Phase, des Eingangsanschlusses B für das Schiebetaktsignal zweiter Phase und des Diagnosetaktsignal- Eingangsanschlusses C auf einen niedrigen Pegel gesetzt, und das System-Einstell-/Rückstell-Steuersignal S/R auf hohem Pegel wird dem Eingangsanschluß X für das System-Einstell-/Rückstell-Steuersignal zugeführt.

Wenn das Einstellsignal ST auf niedrigem Pegel dem Einstellsignal- Eingangsanschluß S zugeführt wird, wird das Einstellsignal ST über das ODER-Gatter G14 an den Einstellanschluß S1 der ersten Latch- Schaltung L1 angelegt, und die erste Latch-Schaltung L1 wird eingestellt.

Wenn das Rückstellsignal RST auf niedrigem Pegel dem Rückstellsignal-Eingangsanschluß R zugeführt wird, wird das Rückstellsignal RST über das ODER-Gatter G17 an den Rückstellanschluß R1 der ersten Latch-Schaltung L1 angelegt, und die erste Latch-Schaltung L1 wird zurückgestellt.

Weil das Potential des Taktsignal-Eingangsanschlusses T2 der zweiten Latch-Schaltung L2 gleichzeitig auf einem niedrigen Pegel liegt, werden die Daten in der zweiten Latch-Schaltung L2 darin gehalten. Weil ferner die Potentiale des Einstellanschlusses S2 und des Rückstellanschlusses R2 der zweiten Latch-Schaltung L2 auf hohem Pegel liegen, wird die zweite Latch-Schaltung L2 weder eingestellt noch zurückgestellt.

c) Schiebebetrieb

Die Potentiale des Diagnosetaktsignal-Eingangsanschlusses C und des Eingangsanschlusses X für das Systemeinstell-/rückstell-Steuersignal werden auf niedrigen Pegel gesetzt, das Schiebetaktsignal SCLK1 erster Phase wird dem Eingangsanschlusses A für das Schiebetaktsignal erster Phase und das Schiebetaktsignal SCLK2 zweiter Phase wird dem Eingangsanschlusses B für das Schiebetaktsignal zweiter Phase zugeführt.

Das Schiebetaktsignal SCLK1 erster Phase wird über das ODER-Gatter G16 an den Taktsignal-Eingangsanschluß T1 der ersten Latch-Schaltung L1 und das Schiebetaktsignal SCLK2 zweiter Phase über den Inverter G23, das ODER-Gatter G19 und den Inverter G24 an den Taktsignal- Eingangsanschluß T2 der zweiten Latch-Schaltung L2 angelegt.

In Abhängigkeit vom Schiebetaktsignal SCLK2 zweiter Phase werden die von der ersten Latch-Schaltung L1 zugeführten Daten an die zweite Latch-Schaltung L2 angelegt und darin gehalten. In Abhängigkeit vom Schiebetaktsignal SCLK1 erster Phase werden die dem Diagnosedaten- Eingangsanschluß I zugeführten Diagnosedaten TD über das UND-Gatter G12 und das ODER-Gatter G15 an die erste Latch-Schaltung L1 angelegt und darin gehalten.

Wie oben beschrieben worden ist bilden die erste Latch-Schaltung L1 und die zweite Latch-Schaltung L2 ein Schieberegister zwischen dem Hauptdaten-Eingangsanschluß D und dem Datenausgangsanschluß Q.

Weil gleichzeitig die Potentiale des Einstellanschlusses S1 und des Rückstellanschlusses R1 der ersten Latch-Schaltung L1 und die Potentiale des Einstellanschlusses S2 und des Rückstellanschlusses R2 der zweiten Latch-Schaltung L2 auf hohem Pegel liegen, werden die erste und die zweite Latch-Schaltung L1, L2 weder eingestellt noch zurückgestellt.

Nun wird das Diagnoseverfahren für die in Fig. 1 gezeigte integrierte Halbleiterschaltungseinrichtung beschrieben. Vor der Diagnose der Haupt-Kombinationsschaltungen 2a, 2b, 2c, der System- Einstell-Kombinationsschaltung 3 und der System-Rückstell- Kombinationsschaltung 4 sind der Eingangs- und Ausgangszustand einer jeden Schaltung für jeden Zeitpunkt unter der Voraussetzung vorher berechnet worden, daß sie normal arbeiten.

Als Beispiel wird der Betrieb beschrieben, in dem die Haupt-Kombinationsschaltung 2b untersucht wird.

• a) Zuerst werden die Potentiale der Eingangsanschlüsse I5, I6 auf einen niedrigen Pegel gesetzt, das Schiebetaktsignal SCLK1 erster Phase wird an den Eingangsanschluß I7 angelegt und das Schiebetaktsignal SCLK2 zweiter Phase wird an den Eingangsanschluß I8 angelegt. Die Flip-Flop-Schaltungen 1a, 1b, 1c führen dann einen Schiebebetrieb aus.
  Der Schiebebetrieb bewirkt, daß die dem Eingangsanschluß I3 zugeführten Diagnosedaten TD über die Flip-Flop-Schaltung 1a in der Latch-Schaltung L2 in der Flip-Flop-Schaltung 1b eingestellt werden. Die Diagnosedaten werden vom Datenausgangsanschluß Q der Flip-Flop- Schaltung 1b abgegeben und dem Eingangsanschluß i2 der Haupt-Kombinationsschaltung 2b zugeführt.
  Während des Schiebebetriebs werden weder ein Einstellsignal noch ein Rückstellsignal an die erste und zweite Latch-Schaltung L1, L2 in der Flip-Flop-Schaltung 1b angelegt, weil das Potential des Eingangsanschlusses X für das Systemeinstell-/rückstell-Steuersignal der Flip-Flop-Schaltung 1b auf einem niedrigen Pegel fixiert ist.
• b) Als nächstes werden die Potentiale der Eingangsanschlüsse I6, I7, I8 auf einen niedrigen Pegel gesetzt, und das Diagnosetaktsignal TCLK wird an den Eingangsanschluß I5 angelegt. Die Flip-Flop- Schaltungen 1a, 1b, 1c führen dann einen Diagnosebetrieb aus.
  Wenn das Potential des Haupttaktsignal-Eingangsanschlusses T der Flip-Flop-Schaltung 1c auf niedrigem Pegel liegt, werden die vom Datenausgangsanschluß o2 der Haupt-Kombinationsschaltung 2b abgegebenen Daten in die erste Latch-Schaltung L1 in der Flip-Flop- Schaltung 1c übernommen.
  Gleichzeitig werden die Daten in den Latch-Schaltungen L2 in den Flip-Flop-Schaltungen 1a, 1b, 1c darin gehalten, weil die Potentiale der Eingangsanschlüsse B für das Schiebetaktsignal zweiter Phase der Flip-Flop-Schaltungen 1a, 1b, 1c auf niedrigem Pegel liegen.
  Wenn das Potential des Haupttaktsignal-Eingangsanschlusses T der Flip-Flop-Schaltung 1c auf hohem Pegel liegt, werden die vom Datenausgangsanschluß o2 der Haupt-Kombinationsschaltung 2b abgegebenen Daten nicht in die erste Latch-Schaltung L1 in der Flip- Flop-Schaltung 1c übernommen.
• c) Schließlich werden die Potentiale der Eingangsanschlüsse I5, I6 auf einen niedrigen Pegel gesetzt, und das Schiebetaktsignal SCLK1 erster Phase und das Schiebetaktsignal SCLK2 zweiter Phase werden an die Eingangsanschlüsse I7 bzw. I8 angelegt. Die Flip-Flop- Schaltungen 1a, 1b, 1c führen dann einen Schiebebetrieb aus.
  Der Schiebebetrieb bewirkt, daß die in der ersten Latch-Schaltung L1 in der Flip-Flop-Schaltung 1c gehaltenen Daten über die zweite Latch-Schaltung L2 in der Flip-Flop-Schaltung 1c an den Ausgangsanschluß o3 angelegt werden.
  Wie oben beschrieben worden ist, werden Diagnosedaten für die Haupt-Kombinationsschaltung 2b eingestellt, und die von der Haupt-Kombinationsschaltung 2b ausgegebenen Daten können beobachtet werden. Die Diagnose der anderen Haupt-Kombinationsschaltungen 2a, 2c kann ebenfalls auf dieselbe Weise erfolgen.

Im folgenden wird nun der Betrieb beschrieben, in dem die System- Einstell-Kombinationsschaltung 3 geprüft wird.

• a) Zuerst wird "0" als Diagnosewert TD über den Eingangsanschluß I3 in der ersten Latch-Schaltung L1 der jeweiligen Flip-Flop- Schaltungen 1a, 1b, 1c eingestellt.
• b) Als nächstes werden die Potentiale der Eingangsanschlüsse I5, I7, I8 auf einen niedrigen Pegel gesetzt, und das System-Einstell- /Rückstell-Steuersignal S/R wird an den Eingangsanschluß I3 angelegt. Die Flip-Flop-Schaltungen 1a, 1b, 1c führen dann einen Diagnosebetrieb aus.
  Der Diagnosebetrieb bewirkt, daß die von der System-Einstell- Kombinationsschaltung 3 abgegebenen Einstellsignale ST auf niedrigem Pegel an die Einstellanschlüsse S der Flip-Flop-Schaltungen 1a, 1b, 1c angelegt werden. Wenn die System-Einstell-Kombinationsschaltung 3 normal arbeitet, wird der Diagnosewert "0" in der ersten Latch- Schaltung L1 in jedem der Flip-Flop-Schaltungen 1a, 1b, 1c auf "1" eingestellt.
  Weil die Potentiale der Eingangsanschlüsse B für das Schiebetaktsignal zweiter Phase der Flip-Flop-Schaltungen 1a, 1b, 1c auf einem niedrigen Pegel liegen, werden zu diesem Zeitpunkt die Daten in den zweiten Latch-Schaltungen L2 in den Flip-Flop- Schaltungen 1a, 1b, 1c darin gehalten.
• c) Schließlich werden die in den ersten Latch-Schaltungen L1 der Flip-Flop-Schaltungen 1a, 1b, 1c gehaltenen Daten durch den Schiebebetrieb nacheinander vom Ausgangsanschluß O3 abgegeben und beobachtet.

Nun wird der Betrieb beschrieben, in dem die System-Rückstell- Kombinationsschaltung 4 geprüft wird.

• a) Zuerst wird "1" als Diagnosewert TD über den Eingangsanschluß I3 in den ersten Latch-Schaltungen L1 der Flip-Flop-Schaltungen 1a, 1b, 1c über einen Schiebevorgang eingestellt.
• b) Als nächstes wird das von der System-Rückstell- Kombinationsschaltung 4 ausgegebene Rückstellsignal RTS auf niedrigem Pegel an die Rückstellanschlüsse R der Flip-Flop- Schaltungen 1a, 1b, 1c durch den Diagnosebetrieb angelegt.
  Wenn die System-Rückstell-Kombinationsschaltung 4 normal arbeitet, wird der Diagnosewert "1" in den ersten Latch-Schaltungen L1 der Flip-Flop-Schaltungen 1a, 1b, 1c auf "0" zurückgestellt. Zu diesem Zeitpunkt werden die Daten in den zweiten Latch-Schaltungen L2 der Flip-Flop-Schaltungen 1a, 1b, 1c darin gehalten.
• c) Schließlich werden die in den ersten Latch-Schaltungen L1 der Flip-Flop-Schaltungen 1a, 1b, 1c gehaltenen Daten durch einen Schiebebetrieb nacheinander vom Ausgangsanschluß O3 abgegeben und beobachtet.
  Entsprechend der in Fig. 3 gezeigten Flip-Flop-Schaltung tritt keine phasengleiche Übertragung auf, weil die Daten in der zweiten Latch- Schaltung L2 im Diagnosebetrieb gehalten werden. Ferner kann der Schiebebetrieb sichergestellt werden, ohne den Taktsignalanstieg zu betrachten, weil das Taktsignal für den Schiebebetrieb aus Zwei- Phasen-Taktsignalen gebildet wird.

2) Zweite Ausführungsform

Fig. 5 zeigt ein schematisches Schaltbild der Struktur einer Flip- Flop-Schaltung nach einer zweiten Ausführungsform der vorliegenden Erfindung.

Die in Fig. 5 dargestellte Flip-Flop-Schaltung unterscheidet sich von der Flip-Flop-Schaltung in Fig. 3 dahingehend, daß der Eingangsanschluß X für das Systemeinstell-/rückstell-Steuersignal, der das Systemeinstell-/rückstell-Steuersignal S/R empfängt, und der Inverter G22 nicht gebildet sind, und daß der Diagnosetaktsignal- Eingangsanschluß C über ein Verzögerungselement DL1 und den Inverter G25 mit einer System-Einstell/Rückstell-Steuersignalleitung verbunden ist. Die System-Einstell/Rückstell-Steuersignalleitung ist mit einem ersten Eingangsanschluß des ODER-Gatters G14 und einem ersten Eingangsanschluß des ODER-Gatters G17 verbunden.

Das Verzögerungselement DL1 besteht z. B. aus einer Mehrzahl von Invertern, die in Reihe geschaltet sind. Der restliche Teil dieser Struktur stimmt mit dem in Fig. 3 gezeigten überein.

Unter Bezugnahme auf das Logikzustandsdiagramm in Fig. 6 wird der Betrieb der in Fig. 5 gezeigten Flip-Flop-Schaltung beschrieben. Der Normal- und Schiebebetrieb der in Fig. 5 gezeigten Flip-Flop- Schaltung stimmt mit denen für die in Fig. 3 dargestellten Flip- Flop-Schaltung überein. Daher wird nur der Diagnosebetrieb beschrieben.

Die Potentiale des Eingangsanschlusses A für das Schiebetaktsignal erster Phase und des Eingangsanschlusses B für das Schiebetaktsignal zweiter Phase werden auf einen niedrigen Pegel gesetzt, und dem Diagnosetaktsignal-Eingangsanschluß C wird ein Diagnosetaktsignal TCLK mit hohem Pegel zugeführt.

Damit wird das Potential des Taktsignal-Eingangsanschlusses T2 der zweiten Latch-Schaltung L2 auf einem niedrigen Pegel fixiert, und die Potentiale des Einstellanschlusses S2 und des Rückstellanschlusses R2 der zweiten Latch-Schaltung L2 werden auf einem hohen Pegel fixiert. Folglich werden die Daten in der zweiten Latch-Schaltung L2 gehalten.

Wenn das Potential des Haupttaktsignal-Eingangsanschlusses T auf niedrigem Pegel liegt, wird das Diagnosetaktsignal TCLK über das UND-Gatter G13 und das ODER-Gatter G16 dem Taktsignal- Eingangsanschluß T1 der ersten Latch-Schaltung L1 zugeführt, wodurch die dem Hauptdaten-Eingangsanschluß D zugeführten Hauptdaten MD über das UND-Gatter G11 und das ODER-Gatter G15 an den Dateneingangsanschluß D1 der ersten Latch-Schaltung L1 angelegt und darin gehalten werden.

Wenn das Potential des Einstellsignal-Eingangsanschlusses S eine vorbestimmte Zeitspanne, nachdem das Diagnosetaktsignal TCLK eingegeben worden ist, auf niedrigem Pegel liegt, wird ein invertiertes Signal des Diagnosetaktsignals TCLK über das ODER- Gatter G14 an den Einstellanschluß S1 der ersten Latch-Schaltung L1 als Einstellsignal ST auf niedrigem Pegel angelegt. Die Latch- Schaltung L1 wird dann eingestellt.

Wenn das Potential des Rückstellsignal-Eingangsanschlusses R eine vorbestimmte Zeitspanne, nachdem das Diagnosetaktsignal TCLK eingegeben worden ist, auf niedrigem Pegel liegt, wird ein invertiertes Signal des Diagnosetaktsignals TCLK über das ODER- Gatter G17 an den Einstellanschluß R1 der ersten Latch-Schaltung L1 als Rückstellsignal RST auf niedrigem Pegel angelegt. Die erste Latch-Schaltung L1 wird dann zurückgestellt.

Wenn das Potential am Haupttaktsignal-Eingangsanschluß T auf hohem Pegel liegt, wird das Potential des Taktsignal-Eingangsanschlusses T1 der ersten Latch-Schaltung L1 auf niedrigen Pegel gesetzt. Entsprechend werden die Hauptdaten MD am Hauptdaten-Eingangsanschluß D nicht an den Dateneingangsanschluß T1 der ersten Latch-Schaltung angelegt.

Wenn das Potential des Einstellsignal-Eingangsanschlusses S eine vorbestimmte Zeitspanne, nachdem das Diagnosetaktsignal TCLK eingegeben worden ist, auf niedrigem Pegel liegt, wird das invertierte Signal des Diagnosetaktsignals TCLK über das ODER-Gatter G14 an den Einstellanschluß S1 der ersten Latch-Schaltung L1 als Einstellsignal ST auf niedrigem Pegel angelegt. Die Latch-Schaltung L1 wird dann eingestellt.

Wenn das Potential des Rückstellsignal-Eingangsanschlusses R eine vorbestimmte Zeitspanne, nachdem das Diagnosetaktsignal TCLK eingegeben worden ist, auf niedrigem Pegel liegt, wird ein invertiertes Signal des Diagnosetaktsignals TCLK über das ODER- Gatter G17 an den Einstellanschluß R1 der ersten Latch-Schaltung L1 als Rückstellsignal RST auf niedrigem Pegel angelegt. Die erste Latch-Schaltung L1 wird dann zurückgestellt.

In der Flip-Flop-Schaltung, die in Fig. 5 dargestellt ist und das Verzögerungselement DL1 verwendet, kann der Einstell- und Rückstellbetrieb der ersten Latch-Schaltung L1 durch das Diagnosetaktsignal TCLK sicherer gesteuert werden, wobei die Anzahl der Anschlüsse vermindert wird.

Die Diagnose der Haupt-Kombinationsschaltungen 2a, 2b, 2c, der System-Einstell-Kombinationsschaltung 3 und der System-Rückstell- Kombinationsschaltung 4 kann auch durch den Schiebe- und Diagnosebetrieb der Flip-Flop-Schaltungen ausgeführt werden, wenn die in Fig. 5 gezeigten Flip-Flop-Schaltungen als die Flip-Flop- Schaltungen 1a, 1b, 1c der integrierten Halbleiterschaltungseinrichtungen der Fig. 1 benutzt werden.

Die erste und zweite Latch-Schaltung L1, L2 in den Flip-Flop- Schaltungen der Fig. 3 und 5 bilden ein Flip-Flop, das von einer positiven Flanke getriggert wird. Die erste und zweite Latch- Schaltung L1, L2 können jedoch auch ein Flip-Flop bilden, das von einer negativen Flanke getriggert wird.

Ferner sind die Flip-Flop-Schaltungen der Fig. 3 und 5 auch auf andere integrierte Halbleiterschaltungseinrichtungen verschiedener Struktur anwendbar und nicht auf die in Fig. 1 gezeigte integrierte Halbleiterschaltungseinrichtung beschränkt.

Darüber hinaus können der Einstellsignal-Eingangsanschluß S und der Rückstellsignal-Eingangsanschluß R von den Flip-Flop-Schaltungen der Fig. 3 und 5 entfernt werden.

Claims (14)

1. Flip-Flop-Schaltung, gekennzeichnet durch
einen ersten Datenanschluß (D) zum Empfangen von Hauptdaten (MD) im Normalbetrieb und Diagnosebetrieb,
einen zweiten Datenanschluß (I) zum Empfangen von Diagnosedaten (TD) im Schiebebetrieb,
eine erste und eine zweite Latch-Einrichtung (L1, L2), die in Reihe geschaltet sind und eine Einstell-/Rückstellfunktion aufweisen,
einen ersten Taktsignalanschluß (T) zum Empfangen eines Haupttaktsignals (CLK) im Normalbetrieb,
einen zweiten Taktsignalanschluß (C) zum Empfangen eines Diagnosetaktsignals (TCLK) im Diagnosebetrieb,
einen Einstell-/Rückstellanschluß (S, R) zum Empfangen eines Einstell-/Rückstellsignals (ST, RST),
einen dritten Taktsignalanschluß (A) zum Empfangen eines ersten Schiebetaktsignals (SCLK1) im Schiebebetrieb,
einen vierten Taktsignalanschluß (B) zum Empfangen eines zweiten Schiebetaktsignals (SCLK2) im Schiebebetrieb, und
eine Steuereinrichtung (G11-G25) zum Steuern der ersten und zweiten Latch-Einrichtung (L1, L2) so, daß im Normalbetrieb die erste und zweite Latch-Einrichtung (L1, L2) auf das Haupttaktsignal (CLK) reagieren, um nacheinander die Hauptdaten (MD) zu halten und auszugeben, oder auf das Einstell-/Rückstellsignal (S, R) reagieren, um eingestellt/rückgestellt zu werden,
daß im Diagnosebetrieb die erste Latch-Einrichtung (L1) auf das Diagnosetaktsignal (TCLK) reagiert, um die Hauptdaten (MD) zu halten und auszugeben, oder auf das Einstell-/Rückstellsignal (S, R) reagiert, um eingestellt/rückgestellt zu werden, und die zweite Latch-Einrichtung (L2) den Datenhaltezustand aufrechterhält,
und daß im Schiebebetrieb die erste Latch-Einrichtung (L1) auf das erstes Schiebetaktsignal (SCLK1) reagiert, um die Diagnosedaten (TD) zu halten und auszugeben, und die zweite Latch-Einrichtung (L2) auf das zweite Schiebetaktsignal (SCLK2) reagiert, um das Ausgangssignal der ersten Latch-Einrichtung (L1) zu halten und auszugeben.

2. Flip-Flop-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinrichtung (G11-G24) im Diagnosebetrieb das Diagnosetaktsignal (TCLK) an die erste Latch-Einrichtung (L1) anlegt, wenn das Steuersignal (S/R) einen ersten Zustand aufweist, und das Einstell-/Rückstellsignal (S, R) an die erste Latch- Einrichtung (L1) anlegt, wenn das Steuersignal (S/R) einen zweiten Zustand aufweist.

3. Flip-Flop-Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuereinrichtung (G11-G25) den Normalbetrieb, den Diagnosebetrieb und den Schiebebetrieb entsprechend den Signalen identifiziert, die dem zweiten Taktsignalanschluß (C), dem dritten Taktsignalanschluß (A) und dem vierten Taktsignalanschluß (B) zugeführt werden.

4. Flip-Flop-Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
jede der ersten und zweiten Latch-Einrichtungen (L1, L2) die angelegten Daten in Abhängigkeit von einem Taktsignal hält und ausgibt, und
die Steuereinrichtung eine Logikeinrichtung (G11-G25) aufweist, die im Normalbetrieb auf das Haupttaktsignal (CLK) reagiert, um die Hauptdaten (MD) und ein Taktsignal an die erste Latch-Einrichtung (L1) und ein Taktsignal an die zweite Latch-Einrichtung (L2) anzulegen, die im Diagnosebetrieb vom Diagnosetaktsignal (TCLK) abhängig ist, um die Hauptdaten (MD) und ein Taktsignal oder das Einstell-/Rückstellsignal (ST, RST) an die erste Latch-Einrichtung (L1) anzulegen, und die im Schiebebetrieb auf das erste Schiebetaktsignal (SCLK1), um die Diagnosedaten (TD) und ein Taktsignal an die erste Latch-Einrichtung (L1) anzulegen, und auf das zweite Schiebetaktsignal (SCLK2), um ein Taktsignal an die zweite Latch-Einrichtung (L2) anzulegen, reagiert.

5. Flip-Flop-Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
jede der ersten und zweiten Latch-Einrichtungen (L1, L2) die angelegten Daten in Abhängigkeit von einem Taktsignal hält und ausgibt, und
die Steuereinrichtung eine Logikeinrichtung (G11-G25) aufweist, die im Normalbetrieb vom Haupttaktsignal (CLK) abhängig ist, um die Hauptdaten (MD) und ein Taktsignal an die erste Latch-Einrichtung (L1) und ein Taktsignal an die zweite Latch-Einrichtung (L2) anzulegen, die im Diagnosebetrieb vom Diagnosetaktsignal (TCLK) abhängig ist, um die Hauptdaten (MD) und ein Taktsignal an die erste Latch-Einrichtung (L1) anzulegen, wenn das Steuersignal im ersten Zustand ist, und das Einstell-/Rückstellsignal (ST, RST) an die erste Latch-Einrichtung (L1) anzulegen, wenn das Steuersignal im zweiten Zustand ist, und die im Schiebebetrieb vom ersten Schiebetaktsignal (SCLK1) abhängig ist, um die Diagnosedaten (TD) und ein Taktsignal an die erste Latch-Einrichtung (L1) anzulegen, und vom zweiten Schiebetaktsignal (SCLK2) abhängig ist, um ein Taktsignal an die zweite Latch-Einrichtung (L2) anzulegen.

6. Flip-Flop-Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß
das Einstell-/Rückstellsignal ein Einstellsignal (ST) und ein Rückstellsignal (RST) aufweist, und
der Einstell-/Rückstellanschluß (S, R) einen Einstellanschluß (S) zum Empfangen des Einstellsignals und einen Rückstellanschluß (R) zum Empfangen des Rückstellsignals (R) aufweist.

7. Flip-Flop-Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß jede der ersten und zweiten Latch-Einrichtungen (L1, L2) eine D- Latch-Schaltung aufweist.

8. Flip-Flop-Schaltung, gekennzeichnet durch
einen ersten Datenanschluß (D) zum Empfangen von Hauptdaten (MD),
einen zweiten Datenanschluß (I) zum Empfangen von Diagnosedaten (TD),
eine erste Latch-Einrichtung (L1), die von einem ersten Taktsignal abhängig ist und eine Einstell-/Rückstellfunktion aufweist, zum Halten und Ausgeben der Hauptdaten (MD) oder der Diagnosedaten (TD),
eine zweite Latch-Einrichtung (L2), die von einem zweiten Taktsignal abhängig ist und eine Einstell-/Rückstellfunktion aufweist, zum Halten und Ausgeben des Ausgangssignals der ersten Latch-Einrichtung (L1),
einen ersten Taktsignalanschluß (T) zum Empfangen eines Haupttaktsignals (CLK),
einen zweiten Taktsignalanschluß (C) zum Empfangen eines Diagnosetaktsignals (TCLK),
einen Einstell-/Rückstellanschluß (S, R) zum Empfangen eines Einstell-/Rückstellsignals (ST, RST),
einen dritten Taktsignalanschluß (A) zum Empfangen eines ersten Schiebetaktsignals (SCLK1),
einen vierten Taktsignalanschluß (B) zum Empfangen eines zweiten Schiebetaktsignals (SCLK2), und
eine Logikeinrichtung (G11-G25), die im Normalbetrieb vom Haupttaktsignal (CLK) abhängig ist, um die Hauptdaten (MD) und ein erstes Taktsignal an die erste Latch-Einrichtung (L1) und ein zweites Taktsignal an die zweite Latch-Einrichtung (L2) anzulegen, die im Diagnosebetrieb vom Diagnosetaktsignal (TCLK) abhängig ist, um die Hauptdaten (MD) und ein erstes Taktsignal oder das Einstell- /Rückstellsignal (ST, RST) an die erste Latch-Einrichtung (L1) anzulegen, und die im Schiebebetrieb vom ersten Schiebetaktsignal (SCLK1) abhängig ist, um die Diagnosedaten (TD) und ein erstes Taktsignal an die erste Latch-Einrichtung (L1) anzulegen, und die vom zweiten Schiebetaktsignal (SCLK2) abhängig ist, um ein zweites Taktsignal an die zweite Latch-Einrichtung (L2) anzulegen.

9. Flip-Flop-Schaltung nach Anspruch 8, gekennzeichnet durch einen Steueranschluß (X) zum Empfangen eines Steuersignals (S/R), wobei die Logikeinrichtung (G11-G24) im Diagnosebetrieb auf das Diagnosetaktsignal (TCLK) reagiert, um die Hauptdaten (MD) und ein erstes Taktsignal an die erste Latch-Einrichtung (L1) anzulegen, wenn das Steuersignal (S/R) in einem ersten Zustand ist, und das Einstell-/Rückstellsignal (ST, RST) an die erste Latch-Einrichtung (L1) anzulegen, wenn das Steuersignal (S/R) in einem zweiten Zustand ist.

10. Integrierte Halbleiterschaltungseinrichtung, gekennzeichnet durch
eine Mehrzahl von Flip-Flop-Schaltungen (1a, 1b, 1c), die in Reihe geschaltet sind,
eine Mehrzahl von Kombinationsschaltungen (2a, 2b, 2c, 3, 4),
einen ersten Eingangsanschluß (I3) zum externen Empfangen von Diagnosedaten (TD),
einen zweiten Eingangsanschluß (I5) zum externen Empfangen eines Diagnosetaktsignals (TCLK),
einen dritten Eingangsanschluß (I7) zum externen Empfangen eines ersten Schiebetaktsignals (SCLK1),
einen vierten Eingangsanschluß (I8) zum externen Empfangen eines zweiten Schiebetaktsignals (SCLK2), und
einen Ausgangsanschluß (O3),
wobei jede der Mehrzahl von Flip-Flop-Schaltungen (1a, 1b, 1c) einen ersten Datenanschluß (D) zum Empfangen von Hauptdaten (MD) im Normalbetrieb und Diagnosebetrieb,
einen zweiten Datenanschluß (I) zum Empfangen von Diagnosedaten (TD) im Schiebebetrieb,
eine erste und eine zweite Latch-Einrichtung (L1, L2), die in Reihe geschaltet sind und eine Einstell-/Rückstellfunktion aufweisen,
einen ersten Taktsignalanschluß (T) zum Empfangen eines Haupttaktsignals (CLK) im Normalbetrieb,
einen zweiten Taktsignalanschluß (C) zum Empfangen eines Diagnosetaktsignals (TCLK) im Diagnosebetrieb,
einen Einstell-/Rückstellanschluß (S, R) zum Empfangen eines Einstell-/Rückstellsignals (ST, RST),
einen dritten Taktsignalanschluß (A) zum Empfangen eines ersten Schiebetaktsignals (SCLK1) im Schiebebetrieb,
einen vierten Taktsignalanschluß (B) zum Empfangen eines zweiten Schiebetaktsignals (SCLK2) im Schiebebetrieb, und
eine Steuereinrichtung (G11-G25) zum Steuern der ersten und zweiten Latch-Einrichtung (L1, L2), so daß im Normalbetrieb die ersten und zweite Latch-Einrichtung (L1, L2) auf das Haupttaktsignal (CLK) reagieren, um nacheinander die Hauptdaten (MD) zu halten und auszugeben, oder auf das Einstell-/Rückstellsignal (S, R) zu reagieren, um eingestellt/rückgestellt zu werden,
daß im Diagnosebetrieb die erste Latch-Einrichtung (L1) auf das Diagnosetaktsignal (TCLK) reagiert, um die Hautpdaten (MD) zu halten und auszugeben, oder auf das Einstell-/Rückstellsignal (S, R) reagiert, um eingestellt/rückgestellt zu werden, und die zweite Latch-Einrichtung (L2) den Datenhaltezustand aufrechterhält,
und daß im Schiebebetrieb die erste Latch-Einrichtung (L1) auf das erste Schiebetaktsignal (SCLK1) reagiert, um die Diagnosedaten (TD) zu halten und auszugeben, und die zweite Latch-Einrichtung (L2) das Ausgangssignal der ersten Latch-Einrichtung (L1) hält und ausgibt, aufweist,
wobei der zweite Datenanschluß (I) der Flip-Flop-Schaltung (1a) der ersten Stufe mit dem ersten Eingangsanschluß (I3) verbunden ist, und der zweite Datenanschluß (I) der jeweiligen Flip-Flop-Schaltung der zweiten bis letzten Stufe mit dem Ausgang der zweiten Latch- Einrichtung (L2) der Flip-Flop-Schaltung der vorherigen Stufe verbunden ist,
der zweite Taktsignalanschluß (C) der jeweiligen Flip-Flop-Schaltung mit dem zweiten Eingangsanschluß (I5) verbunden ist, der dritte Taktsignalanschluß (A) der jeweiligen Flip-Flop-Schaltung mit dem dritten Eingangsanschluß (I7) verbunden ist, und der vierte Taktsignalanschluß (B) der jeweiligen Flip-Flop-Schaltung mit dem vierten Eingangsanschluß (I8) verbunden ist, und
der erste Datenanschluß (D) der jeweiligen Flip-Flop-Schaltung Hauptdaten (MD) extern oder von einer der Mehrzahl von Kombinationsschaltungen empfängt, der erste Taktsignalanschluß (T) der jeweiligen Flip-Flop-Schaltung ein Haupttaktsignal (CLK) extern oder von einer der Mehrzahl von Kombinationsschaltungen empfängt, der Einstell-/Rückstellanschluß (S, R) der jeweiligen Flip-Flop- Schaltung ein Einstell-/Rückstellsignal (ST, RST) extern oder von einer der Mehrzahl von Kombinationsschaltungen empfängt, und das Ausgangssignal der zweiten Latch-Einrichtung (L2) der jeweiligen Flip-Flop-Schaltung auch einer der Mehrzahl von Kombinationsschaltungen zugeführt wird.

11. Flip-Flop-Schaltung nach Anspruch 10, gekennzeichnet durch einen fünften Eingangsanschluß (I6) zum externen Empfangen eines Steuersignals (S/R), wobei
jede der Mehrzahl von Flip-Flop-Schaltungen (1a, 1b, 1c) ferner einen Steueranschluß (X) aufweist, der mit dem fünften Eingangsanschluß (I6) verbunden ist, und
die Steuereinrichtung (G11-G24) von jeder der Mehrzahl von Flip- Flop-Schaltungen (1a, 1b, 1c) im Diagnosebetrieb das Diagnosetaktsignal (TCLK) an die erste Latch-Einrichtung (L1) anlegt, wenn das Steuersignal (S/R) in einem ersten Zustand ist, und das Einstell-/Rückstellsignal (ST, RST) an die erste Latch- Einrichtung (L1) anlegt, wenn das Steuersignal (S/R) in einem zweiten Zustand ist.

12. Betriebsverfahren für eine Flip-Flop-Schaltung mit einer ersten und einer zweiten Latch-Einrichtung (L1, L2), die in Reihe geschaltet sind, und einer Einstell-/Rückstellfunktion, gekennzeichnet durch die Schritte:
sequentielles Halten und Ausgeben von Hauptdaten (MD) durch die erste und zweite Latch-Einrichtung (L1, L2) in Abhängigkeit vom Haupttaktsignal (CLK) oder Einstellen/Rückstellen der ersten und zweiten Latch-Einrichtung (L1, L2) in Abhängigkeit von einem Einstell-/Rückstellsignal (S, R) im Normalbetrieb,
Halten und Ausgeben der Hauptdaten (MD) durch die erste Latch- Einrichtung (L1) in Abhängigkeit von einem Diagnosetaktsignal (TCLK) oder Einstellen/Rückstellen der ersten Latch-Einrichtung (L1) in Abhängigkeit von einem Einstell-/Rückstellsignal (ST, RST) im Diagnosebetrieb, während die zweite Latch-Einrichtung (L2) einen Datenhaltezustand aufrechterhält, und
Halten und Ausgeben von Diagnosedaten (TD) durch die erste Latch- Einrichtung (L1) in Abhängigkeit von einem ersten Schiebetaktsignal (SCLK1) und Halten und Ausgeben des Ausgangssignals der ersten Latch-Einrichtung (L1) durch die zweite Latch-Einrichtung (L2) im Schiebebetrieb.

13. Betriebsverfahren für eine Flip-Flop-Schaltung mit einer ersten und einer zweiten Latch-Einrichtung (L1, L2), die in Reihe geschaltet sind, und einer Einstell-/Rückstellfunktion, gekennzeichnet durch die Schritte:
Steuern der ersten und zweiten Latch-Einrichtung (L1, L2) im Normalbetrieb so, daß die erste und zweite Latch-Einrichtung (L1, L2) in Abhängigkeit von einem Haupttaktsignal (CLK) nacheinander die Hauptdaten (MD) halten und ausgeben, oder in Abhängigkeit von einem Einstell-/Rückstellsignal (S, R) eingestellt/rückgestellt werden,
Steuern der ersten Latch-Einrichtung (L1) im Diagnosebetrieb so, daß die erste Latch-Einrichtung (L1) in Abhängigkeit von einem Diagnosetaktsignal (TCLK) Hauptdaten (MD) hält und ausgibt oder in Abhängigkeit von einem Einstell-/Rückstellsignal (S, R) eingestellt/rückgestellt wird, und Steuern der zweiten Latch- Einrichtung (L2) im Diagnosebetrieb so, daß die zweite Latch- Einrichtung (L2) einen Datenhaltezustand aufrechterhält, und
Steuern der ersten Latch-Einrichtung (L1) im Schiebebetrieb so, daß die erste Latch-Einrichtung (L1) in Abhängigkeit von einem ersten Schiebetaktsignal (SCLK1) Diagnosedaten (TD) hält und ausgibt, und
Steuern der zweiten Latch-Einrichtung (L2) im Schiebebetrieb so, daß die zweite Latch-Einrichtung (L2) in Abhängigkeit von einem zweiten Schiebetaktsignal (SCLK2) das Ausgangssignal der ersten Latch- Einrichtung (L1) hält und ausgibt.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Schritt des Diagnosebetriebs die Steuerung der ersten Latch- Einrichtung (L1) so, daß die erste Latch-Einrichtung (L1) Hauptdaten (MD) in Abhängigkeit von einem Diagnosetaktsignal (TCLK) hält und ausgibt, wenn ein Steuersignal (S/R) in einem ersten Zustand ist, und daß die erste Latch-Einrichtung (L1) in Abhängigkeit von einem Einstell-/Rückstellsignal (ST, RST) eingestellt/rückgestellt wird, wenn das Steuersignal (S/R) in einem zweiten Zustand ist.