JPH01265608A - フリップフロップ回路 - Google Patents
フリップフロップ回路Info
- Publication number
- JPH01265608A JPH01265608A JP63094135A JP9413588A JPH01265608A JP H01265608 A JPH01265608 A JP H01265608A JP 63094135 A JP63094135 A JP 63094135A JP 9413588 A JP9413588 A JP 9413588A JP H01265608 A JPH01265608 A JP H01265608A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flip
- terminal
- signal
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＬＳＩのテストを容易にする為のフリップフ
ロップ回路に関する。
ロップ回路に関する。
ＩＣの高集積化が進むにつれて、回路規模が増大し機能
が複雑化してきている。その結果、ＩＣのテストが非常
に困難な問題となってきている。
が複雑化してきている。その結果、ＩＣのテストが非常
に困難な問題となってきている。
一般にＩＣの回路は、組み合せ回路と順序回路とに別け
られるが、後者である順序回路すなわち、フリップフロ
ップ回路、ラッチ回路等がテストを防げる要因となって
いる。そこで、そのフリップフロップ回路、ラッチ回路
等の制御性、観測性を高めるべ（して、シフトレジスタ
方式、アクセス方式等の技法、及び、それぞれの特徴を
持つ、フリップフロップ回路、ラッチ回路が考えられて
きたが、それらには元回路に要求される回路制約があっ
た。その代表的な制約の一部を以下に示す。
られるが、後者である順序回路すなわち、フリップフロ
ップ回路、ラッチ回路等がテストを防げる要因となって
いる。そこで、そのフリップフロップ回路、ラッチ回路
等の制御性、観測性を高めるべ（して、シフトレジスタ
方式、アクセス方式等の技法、及び、それぞれの特徴を
持つ、フリップフロップ回路、ラッチ回路が考えられて
きたが、それらには元回路に要求される回路制約があっ
た。その代表的な制約の一部を以下に示す。
１）フリップフロップ回路のクロック信号は、外部クロ
ック入力端子からゲートのみを通るパスによって制御さ
れている。
ック入力端子からゲートのみを通るパスによって制御さ
れている。
２）フリップフロップ回路は、外部クロック入力端子を
オフすれば動作しない。
オフすれば動作しない。
３）ラッチ回路間でデータ転送する場合、相方のクロッ
ク信号は同一クロック信号にしない。
ク信号は同一クロック信号にしない。
４）クロック信号同士のＡＮＤ禁止。
５）ゲートのみからなるループの禁止。
本発明は、ＩＣのテストが容易になる、制御性、観測性
に優れた、元回路に要求される回路制約のない、フリッ
プフロップ回路を提供するものである。
に優れた、元回路に要求される回路制約のない、フリッ
プフロップ回路を提供するものである。
セット・リセットを具備するフリップフロップ回路にお
いて、 ａ）クロックドゲート回路を設け、該クロックドゲート
回路の入力端子に前記フリップフロップ回路の入力信号
を接続し、該クロックドゲート回路の制御端子にアドレ
ス信号を接続し、該クロックトゲ−１・回路の出力端子
を前記フリップフロップ回路の入力゛信号を出力する為
の観測端子に接続して、認意に前記フリップフロップ回
路の入力信号を観測可能にする機能を有し、 ｂ）前記フリップフロップ回路のセット・リセット信号
を制御するセット・リセット制御回路を設け、前記フリ
ップフロップ回路の出力レベルを任意に設定可能とする
機能を有することを特徴とする。
いて、 ａ）クロックドゲート回路を設け、該クロックドゲート
回路の入力端子に前記フリップフロップ回路の入力信号
を接続し、該クロックドゲート回路の制御端子にアドレ
ス信号を接続し、該クロックトゲ−１・回路の出力端子
を前記フリップフロップ回路の入力゛信号を出力する為
の観測端子に接続して、認意に前記フリップフロップ回
路の入力信号を観測可能にする機能を有し、 ｂ）前記フリップフロップ回路のセット・リセット信号
を制御するセット・リセット制御回路を設け、前記フリ
ップフロップ回路の出力レベルを任意に設定可能とする
機能を有することを特徴とする。
上記の構成、及び機能により、フリップフロップ回路の
入力部分の観測が可能であり、出力状態も任意に設定で
きる。
入力部分の観測が可能であり、出力状態も任意に設定で
きる。
第１図は本発明のフリップフロップ回路の実施例である
。第１図において１１は、セレクター回路であり、本発
明の回路のセット・リセット制御回路である。セレクタ
ー回路の制御信号は、アドレス信号２０で行っていて、
この場合ブライマリィセット入力信号２１、プライマリ
イリセット入力信号２２を優先させる。アドレス信号２
０は、アンド回路１２．１４に接続され、プライマリイ
セット入力信号２１、プライマリイリセット入力信号２
２は、それぞれオア回路１３．１５に接続される。セレ
クター回路の制御の選択をするのが、スキャンイン信号
２３で、アンド回路１２、インバーター回路１６へ接続
され、インバーター回路１６によって位相反転した出力
信号がアンド回路１４に接続される。又、アンド回路１
２．１４の出力信号は、それぞれオア回路１３．１５に
接続される。オア回路１３．１５は、プライマリイセッ
ト入力信号２．１、プラざマリイリセット入力信号２２
が必要無い場合、省略する。１７は、クロ 。
。第１図において１１は、セレクター回路であり、本発
明の回路のセット・リセット制御回路である。セレクタ
ー回路の制御信号は、アドレス信号２０で行っていて、
この場合ブライマリィセット入力信号２１、プライマリ
イリセット入力信号２２を優先させる。アドレス信号２
０は、アンド回路１２．１４に接続され、プライマリイ
セット入力信号２１、プライマリイリセット入力信号２
２は、それぞれオア回路１３．１５に接続される。セレ
クター回路の制御の選択をするのが、スキャンイン信号
２３で、アンド回路１２、インバーター回路１６へ接続
され、インバーター回路１６によって位相反転した出力
信号がアンド回路１４に接続される。又、アンド回路１
２．１４の出力信号は、それぞれオア回路１３．１５に
接続される。オア回路１３．１５は、プライマリイセッ
ト入力信号２．１、プラざマリイリセット入力信号２２
が必要無い場合、省略する。１７は、クロ 。
ツクゲート回路であり入力端子は、セット・リセットを
具備するフリップフロップ回路１９の入力信号２４に接
続され、制御端子は、アドレス信号２０に接続される。
具備するフリップフロップ回路１９の入力信号２４に接
続され、制御端子は、アドレス信号２０に接続される。
第１図において、プライマリイセット人力信号２１とプ
ライマリイリセット入力信号２２がオフ状態、すなわち
ロウレベルの時、アドレス信号２０をオン、すなわち、
ハイレベルにすると、スキャンイン信号２３の位相によ
って、フリップフロップ回路１９の出力状態を任意に設
定する事が可能となる。又、アドレス信号２０がオン状
態の場合、クロックドゲート回路１７の出力端子には、
フリップフロップ回路１９の入力信号が出力される。な
お、本発明の回路のセットリセット制御回路であるセレ
クタ回路１１の回路構成は、位相があっていればどの様
な組み合わせでも可能とする。第２図に本発明の回路で
ある第１図に示すフリップフロップ回路のシンボル図を
示す、第３図は本角明のフリップフロップ回路を３つ使
用した場合の応用例である。通常の論理回路のフリップ
フロップを、本発明であるフリップ・フロップ回路に置
き換え、本発明であるフリップフロップ回路−を、アク
セスするのに必要なだけのデコーダー回路３０を設け、
デコーダー回路３０を制御するのに必要なだけの入力端
子３１，３２を用意し接続する。この際、入出力ビン数
の増加を防ぐ為、第３図では標準出力端子を相方向端子
とし兼用して使用している。また、相方向バッファー回
路３９を設けその入力端子３４には、本発明であるフリ
ップフロップ回路３６．３７．３８のＳＯ端子から出力
されるスキャンアウト信号を、バスで連結し接続する。
ライマリイリセット入力信号２２がオフ状態、すなわち
ロウレベルの時、アドレス信号２０をオン、すなわち、
ハイレベルにすると、スキャンイン信号２３の位相によ
って、フリップフロップ回路１９の出力状態を任意に設
定する事が可能となる。又、アドレス信号２０がオン状
態の場合、クロックドゲート回路１７の出力端子には、
フリップフロップ回路１９の入力信号が出力される。な
お、本発明の回路のセットリセット制御回路であるセレ
クタ回路１１の回路構成は、位相があっていればどの様
な組み合わせでも可能とする。第２図に本発明の回路で
ある第１図に示すフリップフロップ回路のシンボル図を
示す、第３図は本角明のフリップフロップ回路を３つ使
用した場合の応用例である。通常の論理回路のフリップ
フロップを、本発明であるフリップ・フロップ回路に置
き換え、本発明であるフリップフロップ回路−を、アク
セスするのに必要なだけのデコーダー回路３０を設け、
デコーダー回路３０を制御するのに必要なだけの入力端
子３１，３２を用意し接続する。この際、入出力ビン数
の増加を防ぐ為、第３図では標準出力端子を相方向端子
とし兼用して使用している。また、相方向バッファー回
路３９を設けその入力端子３４には、本発明であるフリ
ップフロップ回路３６．３７．３８のＳＯ端子から出力
されるスキャンアウト信号を、バスで連結し接続する。
相方向バッファー回路３９の出力端子３５には、本発明
であるフリップフロップ回路３６．３７．３８のＳｌ端
子にそれぞれ接続する。すなわち端子３３は入力端子３
４のスキャンアウト信号を受ける観測端子であると供に
、出力端子３５にスキャンイン信号を送る入力端子でも
ある。端子４０は、デコーダー回路３０の制御部と、相
方向バッファー回路３９の入出力制御切り換え端子であ
る。さて、第３図においてアンド回路４１の出力レベル
をハイレベルにしたい場合、従来なら、フリップフロッ
プ回路３６．３８の出力レベルを設定する為、フリップ
フロップ回路の入力端子の信号の設定を行い、フリップ
フロップ回路のクロック入力端子にパルス信号を入れな
ければならない。この操作はＩＣの高集積化が進むにつ
れ、より困難なものとなる６本発明であるフリップフロ
ップ回路３日、３６によると、まず、入出力制御切り換
え端子を、入力側に切り換え、定まったデコーダー制御
信号をデコーダー制御端子３１．３２からデコーダー回
路３０へ入力する。目的とするフリップフロップ回路へ
のアクセスが出来たらフリップフロップ回路の出力レベ
ルは、スキャンイン入力端子３３により、任意に、設定
可能となる。また、第３図において、インバーター回路
４２の出力レベルを検出したい場合、フリップフロップ
回路の前段で止まっている信号であれば、従来なら、フ
リップフロップ回路のクロック端子にパルス信号を入力
しなければならず、更に伝搬させて、出力端子に出力さ
せなければならない、この操作も回路が複雑になるにつ
れ一層困難になる。本発明であるフリップフロップ回路
３７によれば、アンド回路４１の例同様、フリップフロ
ップ回路３７をアクセスするだけで、インバーター回路
４２の出力レベルは、フリップフロップ回路３７のＳＯ
端子から出力され、相方向バッファー回路３９の入力端
子まで伝搬されてくる。あとは、入出力制御端子４０を
出力側に切り換えれば、容易に検出する事が可能である
。
であるフリップフロップ回路３６．３７．３８のＳｌ端
子にそれぞれ接続する。すなわち端子３３は入力端子３
４のスキャンアウト信号を受ける観測端子であると供に
、出力端子３５にスキャンイン信号を送る入力端子でも
ある。端子４０は、デコーダー回路３０の制御部と、相
方向バッファー回路３９の入出力制御切り換え端子であ
る。さて、第３図においてアンド回路４１の出力レベル
をハイレベルにしたい場合、従来なら、フリップフロッ
プ回路３６．３８の出力レベルを設定する為、フリップ
フロップ回路の入力端子の信号の設定を行い、フリップ
フロップ回路のクロック入力端子にパルス信号を入れな
ければならない。この操作はＩＣの高集積化が進むにつ
れ、より困難なものとなる６本発明であるフリップフロ
ップ回路３日、３６によると、まず、入出力制御切り換
え端子を、入力側に切り換え、定まったデコーダー制御
信号をデコーダー制御端子３１．３２からデコーダー回
路３０へ入力する。目的とするフリップフロップ回路へ
のアクセスが出来たらフリップフロップ回路の出力レベ
ルは、スキャンイン入力端子３３により、任意に、設定
可能となる。また、第３図において、インバーター回路
４２の出力レベルを検出したい場合、フリップフロップ
回路の前段で止まっている信号であれば、従来なら、フ
リップフロップ回路のクロック端子にパルス信号を入力
しなければならず、更に伝搬させて、出力端子に出力さ
せなければならない、この操作も回路が複雑になるにつ
れ一層困難になる。本発明であるフリップフロップ回路
３７によれば、アンド回路４１の例同様、フリップフロ
ップ回路３７をアクセスするだけで、インバーター回路
４２の出力レベルは、フリップフロップ回路３７のＳＯ
端子から出力され、相方向バッファー回路３９の入力端
子まで伝搬されてくる。あとは、入出力制御端子４０を
出力側に切り換えれば、容易に検出する事が可能である
。
以上により本発明は、上記の構成、及び機能により、元
回路に要求する回路制約もなく、ＩＣのテストが容易に
なる制御性、観測性に優れたフリップフロップ回路であ
る事が、わかる。本発明のフリップフロップ回路は、周
辺のデコーダー回路、相方向バッファー回路の加減によ
り、いくつまででも対応し、更に、ラッチ回路にも応用
が可能である。
回路に要求する回路制約もなく、ＩＣのテストが容易に
なる制御性、観測性に優れたフリップフロップ回路であ
る事が、わかる。本発明のフリップフロップ回路は、周
辺のデコーダー回路、相方向バッファー回路の加減によ
り、いくつまででも対応し、更に、ラッチ回路にも応用
が可能である。
ＩＣの高集積化により回路規模が増大し機能が複雑化し
てきている中、鴬故障検出率のテストパターンを作成す
るには、暴大な時間と労力をついやしている０本発明の
回路によれば、信顛性の高い高故障検出率のテストパタ
ーンが、容易に考えられ、工数の削減、テストパターン
長の短縮、テスターのＣＰＵ負荷の軽減にも寄与する。
てきている中、鴬故障検出率のテストパターンを作成す
るには、暴大な時間と労力をついやしている０本発明の
回路によれば、信顛性の高い高故障検出率のテストパタ
ーンが、容易に考えられ、工数の削減、テストパターン
長の短縮、テスターのＣＰＵ負荷の軽減にも寄与する。
又、基回路に何の回路制約も持たずして実現できる。
第１図は、本発明のフリップフロップ回路の実施例を示
す回路図、第２図は、本発明のフリップフロップ回路の
シンボル図、第３図は、本発明のフリップフロップ回路
の応用例を示す回路図、第４図は、従来例を示す回路図
である。 １１・・・・・・セット・リセット制御回路１２．１４
．４１・・・・・・アンド回路１′ １５・・・・・・
オア回路 １６．４２・・・・・・インバーター回路１７・・・・
・・クロックドゲート回路１９・・・・・・セット、リ
セット付フリップフロップ回路 ２０・・・・・・アドレス信号 ２１・・・・・・プライマリイセット入力信号２２・・
・・・・プライマリイリセット入力信号２３・・・・・
・スキャンイン信号 ２４・・・・・・フリップフロップ入力信号３０・・・
・・・デコーダー回路 ３１．３２・・・・・・デコーダー制御端子３３・・・
・・・相方向バッファー人出力端子３４・・・・・・相
方向バッファー入力端子３５・・・・・・相方向バッフ
ァー出力端子３６．３７．３８・・・・・・フリップフ
ロップ回路３９・・・・・・相方向バッファー回路４０
・・・・・・人出力制御切り換え端子４１．４２．４３
．４４．４５・・・・・・入力端子以上 出願人 セイコーエプソン株式会社 代理人弁理士 上柳 雅誉 他１名 第１図 手続補正書（方式） １．事件の表示 昭和６３年 特許層 第 ９４１３
５号２、発明の名称 フリップフロップ回路３、補正
する者 事件との関係 特許出願人 ［株］１６３東京都新宿区西新宿２丁目４番１号（２３
６） セイコーエプソン株式会社代表取締役 中
村 恒 也 ４、代理人 ８１６３東京都新宿区西新宿２丁目４番１号連絡先 酋
３４８−８５３１ 内線３００〜３０２７、補正の内
容 明細書筒１頁３行目「フリップフロップ」とあ
るを「フリップフロップ回路」と補正します。
す回路図、第２図は、本発明のフリップフロップ回路の
シンボル図、第３図は、本発明のフリップフロップ回路
の応用例を示す回路図、第４図は、従来例を示す回路図
である。 １１・・・・・・セット・リセット制御回路１２．１４
．４１・・・・・・アンド回路１′ １５・・・・・・
オア回路 １６．４２・・・・・・インバーター回路１７・・・・
・・クロックドゲート回路１９・・・・・・セット、リ
セット付フリップフロップ回路 ２０・・・・・・アドレス信号 ２１・・・・・・プライマリイセット入力信号２２・・
・・・・プライマリイリセット入力信号２３・・・・・
・スキャンイン信号 ２４・・・・・・フリップフロップ入力信号３０・・・
・・・デコーダー回路 ３１．３２・・・・・・デコーダー制御端子３３・・・
・・・相方向バッファー人出力端子３４・・・・・・相
方向バッファー入力端子３５・・・・・・相方向バッフ
ァー出力端子３６．３７．３８・・・・・・フリップフ
ロップ回路３９・・・・・・相方向バッファー回路４０
・・・・・・人出力制御切り換え端子４１．４２．４３
．４４．４５・・・・・・入力端子以上 出願人 セイコーエプソン株式会社 代理人弁理士 上柳 雅誉 他１名 第１図 手続補正書（方式） １．事件の表示 昭和６３年 特許層 第 ９４１３
５号２、発明の名称 フリップフロップ回路３、補正
する者 事件との関係 特許出願人 ［株］１６３東京都新宿区西新宿２丁目４番１号（２３
６） セイコーエプソン株式会社代表取締役 中
村 恒 也 ４、代理人 ８１６３東京都新宿区西新宿２丁目４番１号連絡先 酋
３４８−８５３１ 内線３００〜３０２７、補正の内
容 明細書筒１頁３行目「フリップフロップ」とあ
るを「フリップフロップ回路」と補正します。
Claims (1)
- 【特許請求の範囲】 セット・リセットを具備するフリップフロップ回路に
おいて、 ａ）クロックドゲート回路を設け、該クロックドゲート
回路の入力端子に前記フリップフロップ回路の入力信号
を接続し、該クロックドゲート回路の制御端子にアドレ
ス信号を接続し、該クロックドゲート回路の出力端子を
前記フリップフロップ回路の入力信号を出力する為の観
測端子に接続して、任意に前記フリップフロップ回路の
入力信号を観測可能にする機能を有し、 ｂ）前記フリップフロップ回路のセット・リセット信号
を制御するセット・リセット制御回路を設け、前記フリ
ップフロップ回路の出力レベルを認意に設定可能とする
機能を有することを特徴とするフリップフロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094135A JPH01265608A (ja) | 1988-04-15 | 1988-04-15 | フリップフロップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094135A JPH01265608A (ja) | 1988-04-15 | 1988-04-15 | フリップフロップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01265608A true JPH01265608A (ja) | 1989-10-23 |
Family
ID=14101956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63094135A Pending JPH01265608A (ja) | 1988-04-15 | 1988-04-15 | フリップフロップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01265608A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5394404A (en) * | 1992-05-19 | 1995-02-28 | Mitsubishi Denki Kabushiki Kaisha | Flip-flop circuit having diagnostic function |
| DE102008060663A1 (de) * | 2008-12-08 | 2010-06-10 | KROHNE Meßtechnik GmbH & Co. KG | Schaltungsanordnung zur Erzeugung kurzer elektrischer Impulse |
-
1988
- 1988-04-15 JP JP63094135A patent/JPH01265608A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5394404A (en) * | 1992-05-19 | 1995-02-28 | Mitsubishi Denki Kabushiki Kaisha | Flip-flop circuit having diagnostic function |
| DE102008060663A1 (de) * | 2008-12-08 | 2010-06-10 | KROHNE Meßtechnik GmbH & Co. KG | Schaltungsanordnung zur Erzeugung kurzer elektrischer Impulse |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10712387B2 (en) | First, second test domains and test mode select control circuitry | |
| USRE41496E1 (en) | Boundary-scan input circuit for a reset pin | |
| US7543207B2 (en) | Full scan solution for latched-based design | |
| CA1218424A (en) | Scannable asynchronous/synchronous cmos latch | |
| JP2513904B2 (ja) | テスト容易化回路 | |
| US5155432A (en) | System for scan testing of logic circuit networks | |
| US5670890A (en) | Switchable pull-ups and pull-downs for IDDQ testing of integrated circuits | |
| US5047710A (en) | System for scan testing of logic circuit networks | |
| US5588006A (en) | Logic circuit having a control signal switching logic function and having a testing arrangement | |
| US5574731A (en) | Set/reset scan flip-flops | |
| US5644251A (en) | Switchable pull-ups and pull-downs for IDDQ testing of integrated circuits | |
| US11307251B1 (en) | Circuit and testing circuit thereof | |
| US7401278B2 (en) | Edge-triggered master + LSSD slave binary latch | |
| US5068881A (en) | Scannable register with delay test capability | |
| EP0590575B1 (en) | Test control circuit for scan path | |
| JPH01265608A (ja) | フリップフロップ回路 | |
| JP2778443B2 (ja) | スキャンパステスト回路の最適化方法 | |
| JP3339479B2 (ja) | クロック制御回路および方法 | |
| JPH02311010A (ja) | フリップフロップ回路 | |
| JP2785506B2 (ja) | スキャン用回路 | |
| US20240192271A1 (en) | Design For Test For Source Synchronous Interfaces | |
| JPH04167612A (ja) | フリップフロップ回路 | |
| JPH01210875A (ja) | プリスケーラのテスト方法 | |
| JPS62226071A (ja) | Ｒｓフリツプフロツプ回路 | |
| JPH04167611A (ja) | フリップフロップ回路 |