DE3235409A1 - Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung - Google Patents

Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung

Info

Publication number
DE3235409A1
DE3235409A1 DE19823235409 DE3235409A DE3235409A1 DE 3235409 A1 DE3235409 A1 DE 3235409A1 DE 19823235409 DE19823235409 DE 19823235409 DE 3235409 A DE3235409 A DE 3235409A DE 3235409 A1 DE3235409 A1 DE 3235409A1
Authority
DE
Germany
Prior art keywords
semiconductor
circuit
conductivity type
integrated
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823235409
Other languages
English (en)
Inventor
Makoto Gunma Furihata
Shizuo Takasaki Gunma Kondo
Setsuo Ogura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3235409A1 publication Critical patent/DE3235409A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0244—I2L structures integrated in combination with analog structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H03K19/01818—Interface arrangements for integrated injection logic (I2L)

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

BESCHREIBUNG
Die Erfindung betrifft eine integrierte Halbleiterschaltungsanordnung mit einer Schaltung aus komplementären Feldeffekttransistoren mit isoliertem Gate und aus einer integrierten Injektionslogik-Schaltung auf dem gleichen Halbleitersubstrat, sowie ein Verfahren zu deren Herstellung.
Integrierte HalbleiterSchaltungsanordnungen (im fοίο
genden als CMISFET-I L ICs bezeichnet) besitzen eine Schaltung mitkomplementären Feldeffekttransistoren mit isoliertem Gate (im folgenden als CMISFET bezeichnet) und eine integrierte Injektionslogik-Schaltung (im folgenden
2
als I L bezeichnet) auf dem gleichen Halbleitersubstrat und sie sind im Stand der Technik bekannt. Beispielsweise ist ein CMISFET-I2L IC in dem US-Patent 4 122 481 oder in der japanischen Offenlegungsschrift 52482/1979 beschrieben.
Entsprechend diesen Veröffentlichungen wird ein CMISFET-
I L IC mit einem komplizierten Herstellungsverfahren hergestellt. .Dabei ist versucht worden, die eine CMISFET-Schaltung bildenden Halbleitergebiete und die Halbleitergebiete,
2
die eine I L-Schaltung bilden, soweit wie möglich mit den gleichen Herstellungsschritten zu bilden. Beispielsweise können gemäß der japanischen Offenlegungsschrift Nr. 52482/1979 ein Wannengebiet für ein I2L-Element und ein einen N-Kanal-M0SFET gleichzeitig gebildet werden.
Bei einem CMISFET-I L IC, der mit der oben erwähnten Methode erzielt wird, muß man jedoch Verschlechterungen der elektrischen Kennwerte entweder des CMISFET oder des
2
I L-Elementes in Kauf nehmen.
Bei Untersuchungen, die die Erfinder der vorliegenden Anmeldung durchgeführt haben, um die elektrischen Kenngrößen zu verbessern ohne den Integrationsgrad herabzusetzen, hat sich erwiesen, daß die Dotierstoffkonzentration eine sehr wichtige Rolle für das Emittergebiet der inver-
sen Transistoren spielt, die in dem I L-Element als Treibertransistoren arbeiten, als auch für das Halbleitergebiet (Wannengebiet) in dem aus der Vielzahl der die integrierte Halbleiterschaltung bildenden Elemente die Kanäle der CMISFET gebildet werden. Jeder dieser inversen Transistoren besitzt ein Kollektorgebiet, ein Basisgebiet und ein Emittergebiet, die in dem Halbleitergebiet in einer Aufstellung von der Hauptoberfläche zu dem Inneren des Substrates gebildet sind. Damit ist ein inverser Transistor entgegengesetzt zu einem normalen Transistor gebildet, weshalb er auch so genannt wird.
Wenn bei der gleichzeitigen Bildung der Emitter- und der Wannengebiete die Dotierstoffkonzentration erhöht wird um den Stromverstärkungsfaktor ßi des inversen Transistors
eines I L-Elementes zu erhöhen, so sinkt die Betriebsgeschwindigkeit des CMISFET ab. Wenn also die Dotierstoffkonzentration in dem Wannengebiet hoch ist, so breitet sich die Verarmungsschicht.weniger leicht aus. Die Grenzschichtkapazität wächst daher so an, daß die Schaltvorgänge des CMISFET nicht länger hochfrequenten Signalen folgen können. Um die Arbeitsfrequenz zu erhöhen, muß die Gatebreite des MISFET erhöht werden, um die Stromkapazität zu erhöhen. Daher nehmen die MISFETs eine vergrößerte Fläche ein und der Integrationsgrad nimmt ab. Wenn andererseits die Dotierstoff konzentrationen in diesen Gebieten wegen der Arbeitsfrequenz des CMISFET klein gehalten werden, so wird der Stromverstärkungsfaktor ßi klein, die Arbeitsgeschwindigkeit der
I L-Schaltung nimmt ab und der Leistungsverbrauch steigt an.
Nach der japanischen Offenlegungsschrift 52482/1979 werden weiterhin die Source- und Draingebiete der MISFETS vor der Ausbildung der Gateelektroden gebildet, und sie sind bezüglich der Gateelektroden nicht selbstausgerichtet.
In entsprechender Weise sind auch das Wannengebiet in dem
2
I L und das in dem Wannengebiet gebildete Halbleitergebiet nicht selbst-ausgerichtet. Deswegen muß ein ausreichender Maskierungsspielraum vorgesehen werden. Dementsprechend wird es schwierig, CMISFET-I L ICs mit einer hoben Inte-
323540g
grationsdichte herzustellen.
Weiterhin berücksichtigen das US-Patent Nr. 4 122 oder die japanische Offenlegungsschrift 52482/1979 nur wenig die Beziehung zu der Verbindung zwischen der CMISFET-Schal-
2
tung und der I L-Schaltung.
Die vorliegende Erfindung überwindet die Probleme,
2 die bei den oben erwähnten CMISFET-I L ICs auftreten.
Eine Aufgabe der Erfindung liegt darin, eine verbesserte integrierte Halbleiterschaltungsanordnung anzugeben, die mit hoher Geschwindigkeit arbeitet, die einen hohen Integrationsgrad besitzt und die nur wenig elektrische Leistung verbraucht.
Ein weiteres Ziel der Erfindung liegt darin, ein neues Herstellungsverfahren für diese integrierten Halbleiter-Schaltungsanordnungen anzugeben.
Ein weiteres Ziel der Erfindung liegt darin, eine integrierte Halbleiterschaltungsanordnung anzugeben, die neuartige Schaltungsverbindungen hat.
Diese Aufgabe wird mit einer im Oberbegriff des Patentanspruchs 1 angegebenen integrierten Halbleiterschaltungsanordnung gelöst, die gemäß der Erfindung nach der im kennzichnenden Teil des Patnetanspruchs 1 angegebenen Weise ausgestaltet ist.
Weitere, vorteilhafte Ausgestaltungen der Erfindung sowie ein bevorzugtes Verfahren zur Herstellung der erfindungsgemäßen Halbleiterschaltungsanordnung sind in den Unteransprüchen angegeben.
Die erfindungsgemäße integrierte Halbleiterschaltungs-. anordnung umfaßt ein Halbleitersubstrat, erste und zweite Halbleitergebiete, die in dem Halbleitersubstrat getrennt voneinander gebildet sind, eine Vielzahl von dritten HaIbleitergebieten, die die Elemente der I L-Schaltung bilden, die in dem ersten Halbleitergebiet aufgebaut ist, sowie eine Vielzahl von vierten Halbleitergebieten, die die Elemente der MISFET-Schaltungen bilden, die in dem zweiten Halbleitergebiet aufgebaut sind, wobei das erste Halb- .
— Q _
leitergebiet eine Dotierstoffkonzentration besitzt, die größer als jene des zweiten Halbleitergebietes ist.
Bei der integrierten Halbleiterschaltungsanordnung der vorliegenden Erfindung ist ein Feldoxidfilm mittels selektiver Oxidation gebildet, und das erste und das zweite Halbleitergebiet werden vor der Bildung des Feldoxidfilmes ausgebildet.
Bei einer integrierten Halbleiterschaltungsanordnung nach der vorliegenden Erfindung ist weiterhin der Ausgangsanschluß der MISFET-Schaltung elektrisch an den
Eingangsanschluß der I L-Schaltung angeschlossen.
Im folgenden wird nun die Erfindung anhand der in den Figuren dargestellten Ausführungsbeispiele beschrieben und näher erläutert.
Figur 1 zeigt einen Querschnitt durch eine integrierte Schaltung nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung.
Die Figuren 2A bis 2H zeigen in Querschnitten die Stufen eines Herstellungsprozesses für die integrierte Schaltung der Figur 1,
. Figur 3 zeigt schematisch das Schaltbild des ersten Ausführungsbeispieles,
Figur 4 ist eine Draufsicht auf das Ausführungsbeispiel der Figur 3 und zeigt schematisch das Layout für die Verbindung zwischen der Schaltung I und der Schaltung II,
Figur 5 zeigt eine Draufsicht auf einen Lasttransistor. Figur 6 zeigt in einem Schaltbild ein zweites Ausführungsbeispiel der vorliegenden Erfindung.
Figur 7 zeigt in einem Schaltbild ein drittes Ausführungsbeispiel.
Figur 8 zeigt einen Querschnitt einer integrierten Schaltung nach einem vierten Ausführungsbeispiel der vorliegenden Erfindung, und
Figur 9 zeigt ein Schaltbild, das schematisch das vierte Ausführungsbeispiel darstellt.
Im. folgenden wird die Erfindung unter Bezugnahme auf
die in den Figuren dargestellten konkreten Ausführungsbeispiele beschrieben und erläutert.
Die Figuren 1 bis 5 stellen ein erstes Ausführungsbeispiel der Erfindung dar.
Figur 1 zeigt in einem Schaltbild den Aufbau eines
2
CMISFET-I L IC nach der vorliegenden Erfindung, bei dem das Gebiet X1 den Aufbau der komplementären MISFETs zeigt,
und das Gebiet X- den Aufbau der I L-Elemente.
Wie in der Figur 1 dargestellt ist, verwendet im ünterschied zum Stand der Technik eine integrierte Schaltung nach diesem Ausführungsbeispiel ein Substrat, das durch Aufwachsen einer p-artigen epitaxialen Schicht 2 von niedriger Dotierstoffkonzentration auf ein p-dotiertes Siliziumsubstrat 1 von niedriger Dotierstoffkonzentration hergestellt 15' ist. Das Bezugszeichen 16 bezeichnet eine η -dotierte vergrabene Schicht, die unter dem Wannengebiet ausgebildet ist,
welches die I L-Schaltung bildet, das Bezugszeichen 3 bezeichnet ein in der p-artigen Schicht 2 gebildetes n-artiges Wannengebiet mit niedriger Dotierstoffkonzentration, mit 4 ist ein zweites, η-artiges Wannengebiet bezeichnet, dessen Dotierstoffkonzentration kleiner ist als jene des ersten
2 η-artigen Wannengebietes 3. Ein I L-Element besteht aus einem p-artigen Injektorgebiet 5, einem p-artigen Basisgebiet 6 für einen inversen npn-Transistor, aus einem η -artigen Kollektorgebiet 7 für den inversen npn-Transistor, aus einem η -dotierten Emitterkontaktgebiet 8, das in dem ersten η-artigen Wannengebiet 3 gebildet ist, und aus einem η-artigen Wannengebiet 3 als Emittergebiet des inversen npn-Transistors. Ein p-Kanal-MISFET besteht aus ρ artigen Source und Draingebieten 9, die in dem zweiten, η-dotierten Wannengebiet 4 gebildet sind, aus einem Gateisolationsfilm 11 und aus einer als Gateelektrode dienenden polykristallinen Siliziumschicht 14. Ein n-Kanal-MISFET besteht aus η -artigen Source- und Draingebieten 10, di in der p~-artigen Schicht, in der kein Wannengebiet ge-
• ■ - 11 -
bildet ist, ausgebildet sind, aus einem Gateisolationsfilm 12 und aus einer als Gateelektrode dienenden polykristallinen Siliziumschicht 15.
Die Figuren 2A bis 2H zeigen in Diagrammen das Herstellungsverfahren für eine integrierte Schaltung der Figur 1. Komplementäre MISFETs sind in dem Gebiet X, gebildet, -I2L-Elemente sind in dem Gebiet X2 gebildet.
Entsprechend der Figur 2A wird zunächst n-artiger Dotierstoff, wie z.B. Arsen-Dotierstoff selektiv mittels einer Diffusionstechnik oder einer Ionenimplantationstechnik selektiv in einen vorgegebenen Anteil eines p-artigen Siliziumsubstrats 1 eingeführt, und p-dotiertes Silizium wird mittels Epitaxialwachstums auf dem Substrat abgeschieden, so daß :sich eine p~-artige Schicht 2 mit einer Dotierstoffkonzentration N = 10 Atome/cm bildet. Gleichzeitig wird eine η -artige vergrabene Schicht aufgrund der Diffusion der n-Störstellen gebildet.
Entsprechend der Figur 2B wird in der ρ -artigen Schicht 2 ein η-artiges Wannengebiet 4 selektiv gebildet, um die p-Kanal-MISFETs herzustellen. Um das η-artige Wannengebiet 4 selektiv ausbilden zu können, wird als erstes ein Oxidfilm 30 mit einer Dicke von 500 Ä (50 nm) mittels thermischer Oxidation auf der gesamten Oberfläche der p-artigen epitaxialen Schicht 2 gebildet, und ein Si^N,-Film 31 wird darauf mit einer Dicke von 1500 8 (15O nm) mittels chemischen Abscheidens aus der Gasphase (CVD-Verfahren) abgeschieden. Sodann werden auf dem Anteil, in dem das η-artige Wannengebiet gebildet werden soll, der Oxidfilm 30 und der Si^N.-Film 31 selektiv mittels Plasmaätzung unter Verwendung eines (nicht dargestellten) Photoresistfilmes als Maske entfernt, so daß die Oberfläche der p-artigen epitaxialen Schicht 2 freigelegt wird. Bei diesem Schritt werden die Masken zur Bildung aller η-artigen Wannengebiete fertiggestellt, so daß die Stellungen aller Wannengebiete durch die Masken festgelegt sind. Daraufhin wird ein
*··"■■■·· 3235403
Fenster zur Bildung von η-artigen Wannengebieten, die die
2
I L-Schaltung mit niedriger Konzentration bilden, mit einer geeigneten Maske, wie z.B. einem in der Figur 2B dargestellten dicken Photoresistfilm 32 bedeckt, und es werden n-artige Störstellen wie z.B. Phosphorionen implan-
16 3 —
tiert (N = 10 Atome/cm ), um das η -artige Wannengebiet von niedriger Dotierstoffkonzentration zu bilden. Wenn auch die Dotierstoffkonzentration niedrig ist, so sollte das Wannengebiet 4 vorzugsweise doch mit Ionenimplantation hergestellt werden, da es dann möglich ist, die Konzentration genau zu steuern.
Sodann wird entsprechend der Figur 2C das η-artige Wannengebiet 3 von niedriger Konzentration gebildet. Nach dem Entfernen des Photoresistfilms 32 wird das η-artige Wannengebiet 4 mit einem dicken Photoresistfilm 33 bedeckt, und es wird η-artiger Dotierstoff wie z.B. Phosphorionen (N = Atome/cm ) implantiert, um das η-artige Wannengebiet 3 von niedriger Konzentration zu bilden. Das Wannengebiet 3 sollte vorzugsweise mittels der Ionenimplantationstechnik hergestellt werden, da es dann möglich ist, die Dotierstoffkonzentration genau zu steuern.
Sodann wird entsprechend der Figur 2D ein Feldoxidfilm gebildet. Nachdem aufeinanderfolgend der Photoresistfilm 33, der Si3N4-FiIm 31 und der SiO3-FiIm 30 entfernt worden sind, wird mittels thermischer Oxidation auf den freigelegten Oberflächen der expitaxialen Schicht 2 ein Oxidfilm (SiO2-FiIm) 34 mit einer Dicke von 500 S (50 nm) gebildet, und anschließend wird ein Si3N4-FiIm 35 mit einer Dicke von 1500 8 . (150 nm) mittels eines CVD-Verfahrens gebildet. Der Si3N4-FiIm 35 wird dann selektiv mittels Plasmaätzung entfernt, wobei der (nicht dargestellte) Photoresistfilm als Maske dient, so daß der SiO--FiIm 34 teilweise freigelegt wird. Um zu verhindern, daß sich bei diesen Bedingungen eine Inversionsschicht unter dem Feldoxidfilm bildet, werden p-Störstellen wie z.B.
Borionen implantiert, wobei der Photoresistfilm noch vor-
handen ist. Sodann wird der Photoresistfilm entfernt und mittels thermischer Oxidation wird ein Feldoxidfilm (SiO„-FiIm) 17 mit einer Dicke von 9000 8 (900 nm) gebildet, wobei der für Sauerstoff undurchlässige Si-N.-Film 35 als Maske verwendet wird.
Sodann werden entsprechend der Figur 2E die Gateisolationsfilme und die Gateelektroden der MISFETs gebildet. Nach der Entfernung des SiO2-FiImS 34 und des Si3N4-FiImS wird ein Gateisolationsfilm (SiO2-FiIm) mit einer Dicke von 500 8 (50 nm) auf der gesamten freigelegten Oberfläche der epitaxialen Schicht 2 gebildet. Sodann wird eine polykristalline Siliziumschicht mit einer Dicke von 3500 8 (350 nm) auf der gesamten Oberfläche des Substrates mittels eines CVD-Verfahrens abgeschieden. Mittels Diffusion werden Phosphorstörstellen in die polykristalline Siliziumschicht eingeführt, um den Flächenwiderstand auf einen solchen Wert herabzusetzen, so daß sie als Gateelektroden Verwendung finden kann. Zur Fertigstellung der Gateelektroden werden die polykristalline Siliziumschicht und der Gateisolationsfilm selektiv mittels einer Plasmaätzung unter Verwendung des Photoresistfilms als Maske entfernt und damit werden Gateisolationsfilme 11, 12 und Gateelektroden 14, 15 der MISFETs fertiggestellt. Gleichzeitig wird die
2 Oberfläche der expitaxialen Schicht 2 auf der I L-Seite freigelegt.
Sodann wird eintsprechend der Figur 2F ein p-artiges Halbleitergebiet gebildet. Um zu verhindern, daß die freigelegte expitaxiale Schicht 2 kontaminiert wird, wird zunächst auf der Oberfläche der epitaxialen Schicht 2 ein SiO2-FiIm 25 mit einer Dicke von 100 bis 300 8 (10 bis 30 nm) mittels thermischer Oxidation gebildet, und ebenso auf den Oberflächen der polykristallinen Siliziumschichten 14, 15. Sodann wird ein SiO2-FiIm 36 mit einer Dicke von 1500 8 (150 nm) mittels eines CVD-Verfahrens gebildet, und der SiO2-FiIm 36 wird unter Verwendung eines (nicht dargestellten) Photoresistfilmes als Maske selektiv mittels Plasmaätzung
entfernt, so daß die Maske für die Bildung der p-artigen Gebiete fertiggestellt wird. Für die Bildung der Maske benötigt die Bearbeitung mit Photoresist keine so große Präzision. Ds bedeutet, daß die Maske leicht verschoben werden kann, vorausgesetzt, daß deren Enden 36a, 36b und 36c sichauf dem Feldoxidfilm 17 befinden. Sodann werden p-Fremdstoffe, wie z.B. Borionen in diejenigen Oberflächen der η-artigen Wannengebiete 3, 4 implantiert (oder diffundiert), die nicht von der polykristallinen Silziumschicht 14, dem Feldoxidfilm 17 und der Maske 36 bedeckt sind, um partige Gebiete 5 und 6 zu bilden, die als Injektor und als
2 +
Basis des I L dienen und um die ρ -artigen Source- und Draingebiete 9 der p-Kanal-MISFETs zu bilden. Wie man anhand der Figur 2F sehen kann, ist das p-artige Gebiet 5 durch den Feldoxidfilm 17 selbst ausgerichtet,und die p-artigen Source- und Draingebiete 9 sind durch den Feldoxidfilm 17 und durch das polykristalline Silizium 14 selbst ausgerichtet.
Sodann werden entsprechend der Figur 2G η-artige HaIbleitergebiete selektiv in der epitaxialen Schicht 2 und in dem η-artigen Wannengebiet 3 gebildet. Zuerste wird der SiO2 -FiIm 36 entfernt und ein neuer SiO2 -FiIm 37 wird mit einer Dicke von 1500 S (150 nm) mittels eines CVD-Verfahrens gebildet. Unter Verwendung eines (nicht dargestellten) Photoresistfilmes als Maske wird sodann der SiO2-FiIm 37 selektiv mittels Plasmaätzung entfernt, um die Maske für die Bildung der η-artigen Gebiete zu bilden. Bei der Bildung der Maske 37 muß, wie bei der Bildung der Maske 36, das Belichten und Entwickeln des Photoresists nicht mit hoher Präzision durchgeführt werden. Sodann werden η-Störsteilen wie z.B. Phosphorionen in die Oberfläche der expitaxialen Schicht 2 dort, wo die polykristalline Siliziumschicht 15 und der Feldoxidfilm 17 nicht gebildet worden sind, sowie in diejenige Oberfläche des Wannengebietes 3, an der weder die Maske 37 noch der Feldoxidfilm 17 gebildet worden sind,
2 implantiert, um das Emitterkontaktgebiet 8 der I L-Schaltung und die η -artigen Source- und Draingehiete 10 der n-Kanal-MISFETs zu bilden.
Sodann wird entsprechend der Figur 2H ein n-artiges Kollektorgebiet gebildet. Dementsprechend wird nach Entfernung des SiO2-Filmes 37 ein neuer SiO3-FiIm 38 mit einer Dicke von 1500 8 (150 nm) mittels eines CVD-Verfahrens gebildet. Der Si02-Film 38 wird sodann selektiv mittels Plasmaätzung unter Verwendung eines (nicht dargestellten) Photoresistfilmes als Maske selektiv entfernt um die Maske zur Bildung des η-artigen Kollektorgebietes bereitzustellen. Sodann werden η-artige Störstellen, wie z.B. Phosphorionen mittels Implantation fc>der Diffusion) eingebracht, um einen η-artigen Kollektor 7 zu bilden.
Obgleich dies nicht dargestellt ist, wird nach der Entfernung des SiO2-FiImS 38 ein SiO2-FiIm 18 auf der gesamten Oberfläche des Substrates mit einer Dicke von 15OO A (150 nm) als Zwischenschicht-Isolationsfilm mit einem CVD-Verfahren gebildet. Nach der Bildung von Kontaktlöchern in dem SiO3-FiIm 18 wird Aluminium darauf mit einer Dicke von 8000 8 (800 nm) durch Aufdampfen im Vakuum abgeschieden.
Die Aluminiumschicht wird mit einem Muster der gewünschten Form versehen zur Bildung von Aluminiumelektroden 19 bsi 24, die mit jedem Gebiet in 0hm1sehen Kontakt stehen.
2
Damit wird der CMISFET-I L IC mit dem Aufbau der Figur 1 vervollständigt.
Gemäß diesem Aufbau wird eine p~-artige Siliziumschicht
mit niedriger Störstellenkonzentration als Substrat verwen-2
det, und die I L-Schaltung und die p-Kanal-MISFETs werden in den η-artigen Wannengebieten gebildet, die voneinander getrennt in dem Substrat gebildet sind. Daher kann die Störstellenkonzentration für jedes der Wannengebiete gesteuert werden. Indem die Störstellenkonzentration in dem
2
η-artigen Wannengebiet 3 der I L-Seite größer als die Störstellenkonzentration in dem Wanngebiet 4 gemacht wird,
32354Oi
kann dadurch der inverse Stromverstärkungsfaktor ßi
2 des inversen Transistors in der I L-Schaltung ver-
2 größert werden, so daß man eine I L-Schaltung erhält, die mit hoher Geschwindigkeit arbeitet und die einen reduzierten Verbrauch an elektrischer Leistung zeigt.
Dadurch, daß die Störstellenkonzentration "in dem n-artigen Wannengebiet auf der Seite der p-Kanal-MISFETs niedrig ist, wird weiterhin eine Betriebsart von hoher Geschwindigkeit ermöglichst, selbst wenn die Gatebreite der MISFET reduziert wird. Dementsprechend kann die Chipgröße reduziert werden und dennoch ein Hochgeschwindigkeitsbetrieb möglich sein.
Wie man anhand des im Zusammenhang mit den Figuren 2A bis 2H erläuterten Herstellungsverfahrens für die integrierten Schaltungen erkennen kann, werden die Wannengebiete 3, 4 in der epitaxialen Schicht 2 gebildet, bevor der Feldoxidfilm 17 mittels selektiver Oxidation gebildet
2
wird. Daher kann in dem die I L-Schaltung bildenden Wannen-
2
gebiet 4 in den I L-Elementen ein Feldoxidfilm gebildet werden, um die Bildung von parasitären Transistoren zu verhindern. Die Oberfläche des Wannengebietes 3 unter einem solchen dicken Feldoxidfilm kann nur mit Schwierigkeiten invertiert werden. Daher kann ein großer Bereich von Versorgungsspannungen eingesetzt werden und man erhält eine höhere Freiheit für das Layout der Leiterbahnen. Weiterhin kann die Oberfläche des Wannengebietes 4 nur schwierig invertiert werden. Demzufolge ergeben sich die oben erwähnten Vorteile.
Bei der Bildung der CMISFETs ermöglichst der Einsatz der Silizium-Gate-Bearbeitungstechnik weiterhin, daß man
einen CMISFET-I2L IC mit hoher Dichte erhält. ·
Um einen CMISFET-I L IC zu erzielen, der eine komplementäre MISFET-Schaltung von hoher Arbeitsgeschwindigkeit
2 und hoher Integration sowie eine I L-Schaltung von hoher Arbeitsgeschwindigkeit und geringem Leistungsverbrauch enthält, wobei diese Schaltungen auf dem gleichen Substrat
3235401
gebildet sind, sollte gemäß der vorliegenden Erfindung
1. die komplementäre MISFET-Schaltung, die mit einer
2
höheren Geschwindigkeit als die I L-Schaltung arbeitet, auf der Eingangsstufe der integrierten Schaltung angeordnet 2
sein, die I L-Schaltung an der Ausgangsstufe, und
2. der Ausgang der komplementären MISFET-Schaltung sollte
direkt an den Eingang der I L-Schaltung angekoppelt sein, ohne daß eine Interface-Schaltung zwischengesetzt ist.
Figur 3 zeigt ein Schaltbild für die Schaltung eines CMISFET-I L IC, bei dessen Konstruktion die oben, genannten Gesichtspunkte berücksichtigt sind.
Bei der Figur 3 ist die Schaltung I eine Hochgeschwindigkeitsschaltung, die aus einer komplementären MISFET-Schaltung besteht, die Schaltung II arbeitet mit 2 einer geringeren Geschwindigkeit als die aus einer I L-Schaltung bestehenden Schaltung I, und die Schaltung III
2
dient zur Vorspannung der I L-Schaltung. Bei der Figur 3 bezeichnet das Symbol QM MISFETs, insbesondere bezeichnen QM11 und Qv12-) p-Kanal-MISFETs, QM-i2 und ^m22 bezeicnnen n-Kanal-MISFETs. Das Zeichen QT bezeichnet Transistoren,
2
die die I L-Schaltung bilden. Im einzelnen bezeichnen und Qj3-J laterale Transistoren und Q112 und °-i32
bezeichnen inverse Transistoren.
Eingangssignale V_N einer externen Quelle werden zuerst von der Schaltung I angenommen. Die Schaltung I umfaßt beispielsweise eine Eingangsschutzschaltung, die aus einem Eingangsschutzwiderstand R und einer Eingangsschutzdiode D besteht, und ferner umfaßt die Schaltung I einen aus MISFETs QM1-i und QM12 bestehenden Inverter der ersten Stufe, eine daran angeschlossene (nicht dargestellte) Signalverarbeitungsschaltung und einen aus MISFETs °-M21 und °-M22 t)estehen<^en letztstufigen Inverter, der das Ausgangssignal der Signalverarbeitungsschaltung zu der
2
I L-Schaltung übermittelt. Daher durchläuft das Eingangssiganl V1n die Eingangsschutzschaltung und den erststufigen Inverter und wird in geeigneter Weise mit hoher Geschwin-
- """ "" "-' 3235401
digkeit in der Signalverarbeitungsschaltung verarbeitet, und das Verarbeitungsergebnis wird von dem letztstufigen Inverter in der Schaltung I vorgebracht.
Der Ausgangsanschluß des letztstufigen Inverters ist direkt mit dem Eingangsanschluß der Schaltung II verbunden, ohne daß ein Interface zwischengeschaltet ist.
Daher wird das Ausgangssignal der komplementären MISFET-
2 Schaltung (Schaltung I) direkt der I L-Schaltung (Schaltung II) zugeführt.
Die Schaltung II besteht beispielsweise aus-einem aus Transistoren Q111 und Q112 bestehenden erststufigen Inverter, aus einer (nicht dargestellten) an ihn angeschlossenen Signalverarbeitungsschaltung, einem letztstufigen, aus Transistoren Q-J-^1 und Q1--3ο bestehenden Inverter, der das Ausgangssignal der Signalverarbeitungsschaltung zu eine externen Einheit überträgt, und aus einem Lastwiederstand Q-. Das Ausgangssignal der Schaltung I durchläuft daher den erststufigen Inverter der Schaltung II, es wird durch die Signalverarbeitungsschaltung in geeigneter Weise verarbeitet, und das Verarbeitungsergebnis wird über den letztstufigen Inverter und über den Lasttransistor QT zu
Ju
einer externen Einheit übermittelt.
Die Figur 4 zeigt in einer Draufsicht schematisch das
Layout für den Anschluß zwischen der Schaltung I und der Schaltung II der Figur 3, wobei die Querschnitte entlang der strichpunktierten Linien X1, X2 die gleichen Flächen bezeichnen, die in der Figur 1· mit X- und X2 bezeichnet sind, Weiterhin sind die zu der Figur 1 gleichen Teile mit den gleichen Bezugszeichen versehen.
Wegen der nachfolgend angegebenen Gründe ist somit die aus komplementären MISFETs bestehende Schaltung auf der Eingangsseite der integrierten Schaltung, die die
2
I L-Elemente umfassende Schaltung II an der Ausgangsseite der integrierten Schaltung angeordnet. Die komplementäre MISFET-Schaltung arbeitet mit Geschwindigkeiten, die höher
-"- : 323540p
2
sind als bei der I L-Schaltung, und die Geschwindigkeit der integrierten Schaltung kann insgesamt erhöht werden, wenn sie an der Eingangsseite angeordnet wird. Weiterhin kann, anders als die komplementäre MISFET-Schaltung, die I L-Schaltung stromgesteuert werden. Durch Anordnen der I L-Schaltung an der Ausgangsseite kann daher die Zahl der erzielbaren Ausgangsverzweigungen (Ausgangslastfaktor) erhöht werden, andere integrierte Schaltungen können direkt angesteuert werden, und die Leistung der integrierten Schaltung kann verbessert werden.
Weiterhin ist die Schaltung I aus den nachfolgenden Gründen direkt an die Schaltung II ohne eine Interface-Schaltung angeschlossen.
Wenn die Versorgungsspannung Vcc 5 Volt ist, so produziert die komplementäre MISFET-Schaltung einen Ausgangsstrom über einen Bereich von 10 bis 50 yA und eine Ausgangsspannung über einen Bereich von 0 Volt bis etwa 5 Volt.
2
Die I L-Schaltung erlaubt auf der anderen Seite das Einführen von Strom über einen Bereich von 10 bsi 500 yA und eine Spannung von 1 bis 15 Volt. Wenn die beiden Schaltungen ohne eine Interface-Schaltung direkt miteinander gekoppelt sind, so ist die Wirkungsweise wie nachfolgend beschrieben. Ist der MISFET QM21 im Ein-Zustand, der MISFET QM22 dagegen nicht, d.h. ist ein Hochpegelsignal (etwa 5 Volt) an den Gate-Verbindungspunkt G angelegt, so fließt elektrischer
2 Strom von der Versorgungsspannungsquelle Vrc zu der I L-Schaltung über den MISFET QM2i ' so daß das Potential an der Basis des inversen Transistors Q1-I2 ansteigt und er eingeschaltet wird. Daher nimmt der Ausgang OUT des
2
erststufigen Inverters der I L-Schaltung einen tiefen Pegel {vcn etwa 0 Volt) an. Der Strom fließt nämlich durch den mit dem Pfeil Q) angedeuteten Weg. An den Emitter
2 des Transistors Q111 wird über die I L-Vorspannungsschaltung III ein Potential angelegt, das nahezu gleich Vcc ist. Wenn daher der MISFET QM21 eingeschaltet wird, so steigt augenblicklich das Basispotential des Transistors
■-'■ '" - -' '-'"" 323540
Q19 an und ein Teil des von dem' Transistor QM2i zu der I L-Schaltung fließenden Stromes fließt ebenfalls von dem Kollektor zu der Basis des Transistors Q111, fließt jedoch nicht zu dessen Emitter. Der in der anderen Richtung fließende Strom ist so klein, daß er vernachlässigt werden kann. Dies ist der hohen Dotierstoffkonzentration in dem Wannengebiet 3 zuzuschreiben. Wenn der MISFET QM22 eingeschaltet ist (der MISFET QM2·] ist aus), d.h. wenn das Signal sich auf tiefem Signalpegel (etwa 0 Volt) befindet, so erreicht die Basis des Transistors Q1-I2 nanezu das Massepotential, so daß er ausgeschaltet ist, und der
Ausgang des. erstestufigen Inverters in der I L-Schaltung nimmt einen hohen Signalpegel an. Der Strom fließt nämlich durch die mit den Pfeilen Q bezeichneten Wege. In diesem 2
Fall kann der von der I L-Schaltung durch die komplementäre MISFET-Schaltung aufgenommene Strom absorbiert werden, indem das Verhältnis W/L der Gatebreite zu der Gatelänge des MISFET QM22 geeignet eingestellt wird. Aus diesen Gründen kann die komplementäre MISFET-Schaltung direkt an die I L-Schaltung ohne Verwendung einer Interface-Schaltung angeschlossen werden.
Gemäß dem oben erwähnten Ausführungsbeispiel können die folgenden Wirkungen erzielt werden. (1) Die I L-Elemente und die p-Kanal-MISFETs sind jeweils in unterschiedlichen Halbleitergebieten angeordnet, d.h. in unterschiedlichen Wannengebieten, die in unterschiedlichen Verfahrensshritten hergestellt sind. Daher kann die Dotierstoffkonzentration für jedes Wannengebiet unabhängig eingestellt werden. Dies ermöglicht es, die Dotierstoff-
konzentration für das Wannengebiet, in dem die I L-Schaltung aufgebaut wird, etwas zu erhöhen und die Dotierstoffkonzentration in dem Wannengebiet, in dem die p-Kanal-MISFETs aufgebaut werden, etwas zu erniedrigen. Demzufolge ist es
2
möglich, eine I L-Schaltung,die bei hoher Geschwindigkeit arbeitet, und wenig elektrische Leistung verbraucht, und eine komplementäre MISFET-Schaltung zu bilden, die mit
323540
höheren Geschwindigkeiten arbeitet und die auf dem gleichen Halbleitersubstrat hochintegriert ist. Man erhält damit
2
einen CMISFET-I L IC, der eine hohe Arbeitsgeschwindigkeit, einen geringen Leistungsverbrauch und einen hohen Integrationsgrad besitzt.
(2) Das Wannengebiet und das Halbleitersubstrat sind in Sperrichtung gegeneinander vorgespannt oder sie liegen auf dem gleichen Potential, so daß kein Isolationsgebiet benötigt wird, um diese Gebiete zu isolieren und zu trennen.
Das bedeutet, daß der Integrationsgrad entsprechend erhöht werden kann.
(3) Das η-artige Wannengebiet für die Bildung der I L-
Schaltung, die p-dotierte epitaxiale Schicht für die Bildung der n-Kanal-MISFETs und das p-dotierte Substrat können auf dem gleichen Potential (Massepotential) gehalten werden um zu verhindern, daß sich parasitäre bipolare Transistoren aufbauen. Damit kann die Zuverlässigkeit der integrierten Schaltung verbessert werden. Da weiterhin der Abstand zwischen den Halbleitergebieten nicht erhöht werden muß um die Bildung von parasitären bipolaren Transistoren zu verhindern, kann eine integrierte Schaltung leicht konstruiert werden, wobei ein erhöhter Integrationsgrad beibehalten wird.
(4) Da die komplementäre MISFET-Schaltung direkt an die 2
I L-Schaltung ohne eine Interface-Schaltung angekoppelt ist, kann die Chipfläche reduziert werden um die Konstruktion zu vereinfachen.
(5) Eine komplementäre MISFET-Schaltung arbeitet schneller
als eine I L-Schaltung. Indem die komplementäre MISFET-Schaltung auf der Eingagsseite angeordnet wird, wird demzufolge die Betriebsgeschwindigkeit der integrierten Schal-
tung insgesamt erhöht. Indem die I L-Schaltung an der Ausgangsseite angeordnet ist, kann man weiterhin eine erhöhte Zahl von AusgangsVerzweigungen (eine erhöhte Ausgangslast) erzielen, sodurch es möglich ist, andere Elemente direkt anzusteuern.
(6) Die Ausgangskenndaten der integrierten Schaltung werden
.:".-": -■·■ --■ -'-:' 323540
stark verbessert, indem die letzte Ausgangsstufe der I umschaltung entsprechend den Figuren 3 bis 5 mit einem Lasttransistor QT versehen wird, der einem Hochziehwiderstand
JLJ
entspricht. Die Bereitstellung eines Lasttransistors CL (a) beseitigt die Notwendigkeit für das Anbringen eines externen Hochziehwiderstandes für die integrierte Schaltung und ermöglicht damit, daß die integrierte Schaltung direkt an andere Transistoren und integrierte Schaltungen angekoppelt wird,
(b) trägt dazu bei, die Fähigkeit zu Ansteuern anderer integrierter Schaltungen zu erhöhen (trägt dazu bei, die Zahl der Verzweigungsmöglichkeiten zu erhöhen), und (c) trägt dazu bei, den Fehler zu eliminieren, daß dann, wenn ein externer Hochziehwiderstand eingesetzt wird, dieser Widerstand beieinem Anwachsen der Versorgungsspannung Vc_, erhöht werden muß, was zu einer Erhöhung des Verbrauchs an elektrischer Leistung durchdiesen Widerstand führt.
Entsprechend dem in Figur 5 schematisch dargestellten
Layout kann der Lasttransistor Q- leicht dadurch gebildet +
werden, indem man ein ρ -artiges Gebiet 40 simultan mit der Bildung eines anderen ρ -artigen Gebietes 6 in dem n-artigen
2
Wannengebiet 3, in dem die I L-Schaltung gebildet wird, vorsieht, d.h. der Lasttransistor Q1. kann als lateraler pnp-Transistor gebildet werden, der aus dem Gebiet 40 und dem Injektorgebiet 5 besteht, ohne daß die Herstellungsbedingungen oder das Herstellungsverfahren geändert werden und ohne daß besondere Forderungen an den Aufbau gestellt werden.
(7) Entsprechend der Figur 3 kann ein erhöhter Strom in den Transitor Q112 der ersten Stufe der I L-Schaltung eintreten (der Strom fließt von den MISFETs Q^2-]' Qm entsprechend den Pfeilen (p ), so daß die Arbeitsgeschwindigkeit des Transistors Q112 erhöht wird, und der Frequenzabfall reduziert ist, wenn Signale von der komple-2
mentären MISFET-Schaltung zu der I L-Schaltung übertragen werden. %
3235408
Die vorliegende Erfindung ist keinesfalls auf das oben beschriebene Ausführungsbeispiel beschränkt.
Figur 6 zeigt in einem Schaltbild ein anderes Ausführungsbeispiel der vorliegenden Erfindung, bei dem die dem ersten Ausführungsbeispiel gleichen Teile mit den gleichen Bezugszeichen versehen sind.
Bei diesem Ausführungsbeispiel wird kein lateraler Transistor Q1-J1 (der Injektor bezüglich des Transistors Q719), der indem ersten Ausführungsbeispiel eingesetzt
wurde, in der ersten Stufe der I L-Schaltung verwendet.
Der Aufbau der anderen Teile ist der gleiche wie bei dem ersten Ausführungsbeispiel.
Die frühere Betriebsweise, bei der die komplementäre
2
MISFET-Schaltung I an die I L-Schaltung II der integrierten Schaltung angeschlossen ist, wird nachfolgend beschrieben. Wenn der p-Kanal-MISFET QM2i eingeschaltet ist (der n-Kanal-MISFET QM22 ist ausgeschaltet), so fließt Strom von der Versorgungsspannungsquelle V-,- zu der I L-Schaltung II über den MISFET QM21, so daß das Basispotential des inversen Transistors QH2 ansteigt. Daher wird der Transistor QH2 eingeschaltet und der aus dem Transistor QH2 bestehende erststufige Inverter erzeugt ein Ausgangssignal von tiefem Pegel. Der Strom fließt von der Versorgungsspannungsquelle VCC zur Masse über den MISFET QM21 und den Transistor QH2. Wenn umgekehrt der MISFET QM22 eingeschaltet ist (der MISFET QM21 ist ausgeschaltet), so fließt ein Entladungsstrom von der Basis des Transistors QI12 zur Masse über den MISFET QM22, und das Patential an der Basis des Transistors QI12 erreicht beinahe das Massepotential. Demzufolge wird der Transistor QI12 abgeschaltet und der Inverter der ersten Stufe erzeugt ein Ausgangssignal von hohem Pegel. In diesem Fall fließt daher nur ein Entladungsstrom von dem Transistor QH2 zur Masse über den MISFET QM22, es fließt kein Dauerstrom.
Dieses Ausführungsbeispiel ermöglicht es, daß die gleichen Wirkungen (1) bis (6) erzielt werden, die man
.::.■■=" :--: ·-■ ■■•■■:-· 3235401
mit dem ersten Ausführungsbeispiel erreicht. Wenn der MISFET QM22 abgeschaltet ist, so fließt kein Dauerstrom durch die
2
erste Stufe der I L-Schaltung, wodurch der Leistungsverbrauch weiter reduziert wird.
Die Fig. 7 zeigt in einem Schaltbild ein weiteres Äusführungsbeispiel der vorliegenden Erfindung, bei dem die gleichen Teile wie bei dem ersten Ausführungsbeispeil mit den gleichen Bezugszeichen versehen sind.
Dieses Ausführungsbeispiel verwendet nicht den bei dem ersten Ausführungsbeispiel verwendeten p-Kanal-MISFET QM21 im Inverter der letzten Stufe der komplementären MISFET-Schaltung. In allen anderen Gesichtspunkten ist der Aufbau jedoch der gleiche wie bei dem ersten Ausführungsbeispiel. Die Arbeitsweise in demjenigen Teil, in dem die komplementäre MISFET-Schaltung I an die I L-Schaltung II der integrierten Schaltung angeschlossen ist, wird nun erläutert. Wenn der p-Kanal-MISFET QM22 aus ist, so wird kein Stromweg von dem lateralen Transistor QH1 zu der komplementären MISFET-Schaltung I gebildet, der Transistor QIH ist im Sättigungszustand. Daher steigt das Basispotential des Transistors QH2 so an, daß er abgeschaltet wird und der erststufige Inverter ein Ausgangssignal von tiefem Pegel erzeugt. Der Strom läuft von der VersorungsSpannungsquelle VCC zur Masse über die
2
I L-Vorspannungsschaltung III und Transistoren QH 1 und QH Wenn der n-Kanal-MISFET QM22 eingeschaltet ist, so arbeitet die Schaltung in der gleichen Weise wie bei dem ersten Ausführungsbeispiel. Dieses Ausführungsbeispiel ermöglicht weiter, daß man die gleichen Wirkungen (1) bis (6) des ersten Ausführungsbeispieles erreicht.
Die.Erfindung kann weiter in verschiedenen anderen Weisen zusätzlich zu den oben erwähnten Ausführungsbeispielen abgewandelt werden. Bei den oben erwähnten Ausführungsbeispielen kann beispielsweise die η -dotierte vergrabene Schicht 16 weggelassen werden. In diesem Fall können die η-dotierten Wannengebiete 3 und 4 in dem ρ -dotierten Siliziumsubstrat 1 ohne Bildung der p-artigen epitaxialen Schicht 2 gebildet werden. Weiterhin kann das η-artige Wannengebiet von hoher
Dotierstoffkonzentration, in dem die I L-Schaltung aufgebaut wird, in der folgenden Weise gebildet werden. Ionen werden simultan mit der Bildung des η-artigen Wannengebietes 4, in dem p-Kanal-MISFETs gebildet werden sollen, implantiert, und Ionen werden erneut in das Wannengebiet 3 implantiert, während das Wannengebiet 4 mit einer Maske bedeckt wird. Die erwähnte Reihenfolge kann auch umgekehrt sein. Weiterhin können die Leitfähigkeitstypen der Halbleitergebeite entgegengesetzt sein.
2 Die Fig. 8 zeigt einen komplementären MISFET-I L-IC nach einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Bei diesem Ausführungsbeispiel wird anders als
2 bei den vorhergehenden Ausführungsbeispielen die I L-Schaltung in einer epitaxialen Schicht gebildet, die auf dem Substrat aufgewachsen ist, und die n-Kanal-MISFETs werden in der'epitaxialen Schicht gebildet, um die lokale Dotierstoffkonzentration in der epitaxialen Schicht dort
2
zu erhöhen, wo die I L-Schaltung gebildet wird. Das bedeutet, daß man epitaxiale Schichten als Halbleitergebiete verwendet, die isoliert und getrennt sind, und die den Wannengebieten der vorhergehenden Ausführungsbeispiel entsprechen, und daß die Dotierstoffkonzentrationen verändert sind.
Gemäß dem Ausführungsbeispiel der Fig. 8 ist eine P -artige epitaxiale Schicht 52 von niedriger Dotierstoffkonzentration auf einem n~-artigen Siliziumsubstrat von hoher Dotierstoffkonzentration aufgewachsen. Die p"-artige epitaxiale Schicht 52 ist durch ein η-artiges Isolationsgebiet 62 in ein Gebiet X1, in dem die komplementären
MISFETs gebildet werden und in ein Gebiet X2, in dem die 2
I L-Schaltung gebildet wird, aufgeteilt. P-artige Störstellen, wie z.B. Borionen werden in einem Teil 53 der ρ -artigen epitaxialen Schicht, die in dem Gebiet X2 eine niedrige Dotierstoffkonzentration hat, implantiert um die Dotierstoffkonzentration zu erhöhen. Ein η -artiges Injektorgebiet 58 und ein Inversertransistor, der aus einem η -artigen Basisgebiet 59, einer Emitterelektrodenziehschicht 60 und einem Emittergebiet 52 besteht, werden
2 in dem Gebiet 53 gebildet.-.und bilden damit die I L-Schaltung.
.''."ϊ"'-' -■ '"'·'·" 32354Oi
In der epitaxialen Schicht mit niedriger Dotierstoffkonzentration werden werden in dem Gebiet X1 für die Bildung einer komplementären MISFET-Schaltung N-Kanal-MISFETs gebildet/ die aus η -artigen Source- und Draingebieten 56, einem Gate-Isolationsfilm 66 und einer als Gateelektrode dienenden polykristallinen Siliziumschicht 67 bestehen, und in dem n-artigen Wanngebiet 54 werden p-Kanal-MISFETs gebildet, die aus ρ artigen Source- und Draingebieten 57, einem Gate-Isolationsfilm 63 und einer als Gateelektrode dienenden polykristallinen Siliziumschicht 64 bestehen.
Bei diesem Ausführungsbeispiel ist weiterhin möglich, eine komplementäre MISFET-Schaltung zu bilden, die mit hohen Geschwindigkeiten arbeitet und die hoch integriert werden kann, und auf dem gleichen Substrat wie bei dem ersten Ausführungs-
beispeil eine I L-Schaltung zu bilden, die mit hohen Geschwindigkeiten arbeitet und einen reduzierten Betrag an elektrischer Leistung verbraucht. Um diese Vorteile in ausreichendem Umfang zu erzielen sollten die in Fig. 8 dargestellten Verbindungen vorgesehen werden.
In der Fig. 9 bezeichnen die Symbole QH1
Transistoren, die den Transistoren QH1 der Fig. 3
entsprechen, und die einen dazu entgegengesetzten Leitfähigkeitstype haben. Daher ist die Beziehung des Potentials umgekehrt im Vergleich zu der Fig. 3. Das bedeutet, daß der Kollektor (die epitaxiale Schicht 52) des inversen Transistors Q1T2 ein Potential von 0,7 V hat, das über die I L-Vorspannungsschaltung III zugeführt, und daß die Basis des lateralen Transistors QH1 in dem gleichen Gebiet (in der epitaxialen Schicht 52) ein Potential von 0.7 V besitzt,
2
das durch die I L-Vorspannüngsschaltung III zugeführt wird.
Das Injektorgebiet, das der Emitter des lateralen Transistors QlTT ist, ist geerdet. Das Potential der ρ -artigen epitaxialen Schicht ist in dem Gebiet X1, in dem die komplementäre MISFET-Schaltung gebildet ist, auf Massepotential. Daher ist die p-artige epitaxiale Schicht 52 durch das η -artige Halbleitersubstrat 51 und durch die η-artige Isolationsschicht 62 isoliert, wie das die Fig. 8 zeigt.
■ 3235405
Im folgenden wird die Betriebsweise für den Teil beschrieben,
2 in dem die komplementäre. MISFET-Schaltung I an die I L-Schaltung II in der integrierten Schaltung angeschlossen ist. Wenn der p-Kanal-MISFET QM21 eingeschaltet ist (der MISFET QM22 ist ausgeschaltet), so steigt das Potential des Transistors QIT2 über 0,7 V anr der Transistor Q1T2 wird abge-
2 schaltet und der erststufige Inverter der I L-Schaltung II erzeugt ein Ausgangssignal von hohem Pegel. Wenn der n-Kanal-MISFET QM22 im Ein-Zustand ist (der MISFET QM22 ist im Aus-Zustand), so erreicht die Basis des Transistors QIT2 nahezu das Massepotential, d.h. der Transistor QlTlF wird eingeschaltet und der erststufige Inverter produziert ein Ausgangssignal mit niedrigem Pegel. Der Strom läuft von der
2 —
I L-Schaltung II über die Transistoren QH2 und QM22 nach Masse. Dieses Ausführungsbeispiel ermöglicht, daß man die in den obigen Ausführungsbeispäelen erwähnten Wirkungen (1), (4), (5) und (6) erreicht.
Leerseite

Claims (11)

  1. STREHL SCHuBICL-HOFF SCHULZ
    WIDENMAYERSTRASSI·; 17, D-8000 MUN(MUCN 22
    Hitachi, Ltd.
    DEA-25802 23. September 1982
    Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
    PATENTANSPRÜCHE
    G' Integrierte Halbleiterschaltungsanordnung mit einem Halbleitersubstrat (1, 51), ersten (3, 53) und zweiten (4, 54) Halbleitergebieten, die in dem Halbleitersubstrat getrennt voneinander gebildet sind, einer Anzahl von dritten Halbleitergebieten (5, 6, 8), die
    2
    die Elemente einer I L-Schaltung bilden, -die in dem ersten Halbleitergebiet (3, 53) angeordnet ist, und einer Anzahl von vierten Halbleitergebieten (9, 57), die die Elemente einer MISFET-Schaltung bilden, die sich in dem zweiten Halbleitergebiet (4, 54) befindet, dadurch gekennzeichnet, daß das erste Halbleitergebiet
    (3, 53) eine Dotierstoffkonzentration besitzt, die größer ist als diejenige des zweiten Halbleitergebietes (4, 54).
  2. 2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet/ daß eine Anzahl von fünften Halbleitergebieten (1o, 56) in einem Teil des Halbleitersubstrates (1) getrennt von dem ersten (3, 53) und zweiten (4, 54) Halbleitergebieten gebildet sind, wobei die fünften Halbleitergebiete (10, 56) als Source und als Drain von MISFETs mit einem Kanal des zweiten Leitungstyps verwendet werden, und daß die vierten Halbleitergebiete (9, 57) als Source und Drain von MISFETs mit Kanälen des ersten Leitungstyps verwendet werden, der entgegengesetzt ist zu dem zweiten Leitungstyp.
  3. 3. Integrierte Halbleiterschaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Gateelektroden (15, 67; 14, 64) von MISFETs mit einem Kanal des ersten Leitungstyps und MISFETs mit einem Kanal des zweiten Leitungstyps aus polykristallinem Silizium bestehen.
  4. 4. Integrierte Halbleiterschaltungsanordnung mit einer ersten Schaltung (I), die eine integrierte Injektionslogikschaltung ist, mit einer zweiten Schaltung (II), die aus komplementären Feldeffekttransistoren mit isoliertem Gate besteht, die beide in demselben Halbleitersubstrat (1) angeordnet sind, dadurch gekennzeichnet, daß ein erstes Halbleitergebiet (3) des zweiten Leitungstypes, das für die Bildung eines Injektorgebietes (5) des ersten Leitungstyps in dem Halbeitersubstrat
    gebildet ist, und das Basisgebiet (6).eines einen Teil der ersten Schaltung bildenden inversen Transistors eine Dotierstoffkonzentration besitzen, die größer ist als die Dotierstoffkonzentration eines zweiten Halbleitergebietes (4) des zweiten Leitungstypes, das in dem Halbleitersubstrat (1) gebildet ist, um Feldeffekttransistoren mit isoliertem Gate aufzubauen, die Source- und Draingebiete (9, 57) des ersten Leitungstyps besitzten und die einen Teil der zweiten Schaltung (II) bilden.
  5. 5. Integrierte Halbleiterschaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das erste (3, 53) und das zweite (4, 54) Halbleitergebiet Wannengebiete sind, die durch Einbringen von Störstellen in das Substrat (1) durch die Oberfläche des Substrates gebildet sind.
  6. 6. Integrierte Halbleiterschaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß das Halbleitersubstrat aus einem Halbleitersubstrat (1) eines ersten Leitungstypes und einer epitaxialen Schicht (2, 52) des ersten Leitungstypes besteht, die auf dem Halbleitersubstrat (1) gebildet ist.
  7. 7. Integrierte Halbleiterschaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp der p-Leitfähigkeitstyp ist.
  8. 8. Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung nach einem der Ansprüche 1 bis 7, gekennzeichnet durch die folgenden Verfahrensschritte:
    (a) Bilden eines Substrates (1) aus einem Halbleiter des ersten Leitungstyps,
    (b) Ausbilden von ersten (3, 53) und zweiten (4, 54) Halbleitergebieten in dem Halbleiter, wobei die ersten und die zweiten Halbleitergebiete voneinander getrennt sind und den zweiten Leitungstyp besitzen, der dem ersten Leitungstyp entgegengesetzt ist,
    (c) selektives Oxidieren des Halbleiters des ersten Leitungstyps nach der Ausführung des Verfahrensschrittes (b),
    (d) Bilden einer Anzahl von dritten Halbleitergebieten (5,
    6, 8) des ersten Leitungstyps in dem ersten Halbleitergebiet
    (3, 53) für die Bildung von Elementen der I L-Schaltung und
    (e) Bilden einer Anzahl von vierten Halbleitergebieten (9, 57) des ersten Leitfähigkeitstyps in dem zweiten Halbleitergebiet (4, 54) zur Bildung der Elemente einer MISFET-Schaltung.
  9. 9. Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß das erste Halbleitergebiet (3, 53) gebildet wird indem Störstellen des zweiten Leitungstyp in den Halbleiter des ersten Leitungstyps derart eingebracht werden, so daß die Störstellenkonzentration darin größer wird als die Störstellenkonzentration in dem· zweiten Halbleitergebiet (4, 54) .
  10. 10. Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Störstellen durch Ionenimplantation eingebracht werden.
  11. 11. Integrierte Halbleiterschaltungsanordnung mit einer
    2
    ersten Schaltung (I) die aus I L-Elementen besteht, und mit einer zweiten Schaltung (II), die aus MISFETs besteht, wobei die beiden Schaltungen (1,11) in dem gleichen Halbleiter-Substrat angeordnet sind, dadurch gekennzeichnet, daß die zweite Schaltung (II) sich an der Eingangsseite und die erste Schaltung (I) sich an der Ausgangsseite der integrierten Halbleiterschaltungsanordnung befinden, und daß der Ausgang der zweiten Schaltung (II) direkt in die
    erste Schaltung (I) eingegeben wird.
DE19823235409 1981-09-24 1982-09-24 Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung Withdrawn DE3235409A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56149433A JPS5851561A (ja) 1981-09-24 1981-09-24 半導体集積回路装置

Publications (1)

Publication Number Publication Date
DE3235409A1 true DE3235409A1 (de) 1983-04-14

Family

ID=15474999

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823235409 Withdrawn DE3235409A1 (de) 1981-09-24 1982-09-24 Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung

Country Status (8)

Country Link
JP (1) JPS5851561A (de)
DE (1) DE3235409A1 (de)
FR (2) FR2514200A1 (de)
GB (3) GB2107117B (de)
HK (2) HK69187A (de)
IT (1) IT1153730B (de)
MY (1) MY8700644A (de)
SG (1) SG40887G (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5955052A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体集積回路装置の製造方法
JPS60253261A (ja) * 1984-05-29 1985-12-13 Clarion Co Ltd Ｉｉｌ素子を含む集積回路
JPH0387403A (ja) * 1989-08-31 1991-04-12 Mitsubishi Electric Corp 融雪装置
JP2550736B2 (ja) * 1990-02-14 1996-11-06 三菱電機株式会社 融雪装置
KR920015363A (ko) * 1991-01-22 1992-08-26 김광호 Ttl 입력 버퍼회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1901186A1 (de) * 1968-01-11 1969-10-23 Tektronix Inc Integrierte Schaltung und Verfahren zu deren Herstellung
DE2219696B2 (de) * 1971-04-28 1978-04-06 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Verfahren zum Herstellen einer monolithisch integrierten Halbleiteranordnung
US4122481A (en) * 1976-06-23 1978-10-24 Hitachi, Ltd. Semiconductor IC structure including isolated devices in a single substrate and method for fabricating same
GB2037076A (en) * 1978-11-29 1980-07-02 Hitachi Ltd Nonvolatile semiconductor memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52117086A (en) * 1976-03-29 1977-10-01 Sharp Corp Semiconductor device for touch type switch
US4258379A (en) * 1978-09-25 1981-03-24 Hitachi, Ltd. IIL With in and outdiffused emitter pocket
JPS5611661A (en) * 1979-07-09 1981-02-05 Sankyo Seiki Mfg Co Ltd Magnetic card reader of normal card containing type
JPS56116661A (en) * 1980-02-20 1981-09-12 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1901186A1 (de) * 1968-01-11 1969-10-23 Tektronix Inc Integrierte Schaltung und Verfahren zu deren Herstellung
DE2219696B2 (de) * 1971-04-28 1978-04-06 International Business Machines Corp., Armonk, N.Y. (V.St.A.) Verfahren zum Herstellen einer monolithisch integrierten Halbleiteranordnung
US4122481A (en) * 1976-06-23 1978-10-24 Hitachi, Ltd. Semiconductor IC structure including isolated devices in a single substrate and method for fabricating same
GB2037076A (en) * 1978-11-29 1980-07-02 Hitachi Ltd Nonvolatile semiconductor memory

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-Z: IBM Technical Disclosure Bulletin, Bd.18, No.5, Okt. 1975, S.1401, 1402 *
US-Z: IBM Technical Disclosure Bulletin, Bd.24, No.1B, Juni 1981, S.466-470 *

Also Published As

Publication number Publication date
FR2514200A1 (fr) 1983-04-08
GB2154061A (en) 1985-08-29
GB8502453D0 (en) 1985-03-06
HK69187A (en) 1987-10-02
GB2154060B (en) 1986-05-14
IT8223326A0 (it) 1982-09-17
GB2107117B (en) 1986-04-09
MY8700644A (en) 1987-12-31
FR2514200B1 (de) 1984-07-27
IT1153730B (it) 1987-01-14
GB2107117A (en) 1983-04-20
GB2154061B (en) 1986-04-09
SG40887G (en) 1987-07-17
GB2154060A (en) 1985-08-29
HK69887A (en) 1987-10-02
FR2533367A1 (fr) 1984-03-23
FR2533367B1 (fr) 1986-01-24
GB8502454D0 (en) 1985-03-06
JPS5851561A (ja) 1983-03-26

Similar Documents

Publication Publication Date Title
EP0227970B1 (de) Verfahren zum gleichzeitigen Herstellen von selbstjustierten bipolaren Transistoren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat
DE2021824C3 (de) Monolithische Halbleiterschaltung
DE68919636T2 (de) Ununterbrochene Matrix, deren Plattengrösse programmierbar ist.
DE4123436C2 (de) Halbleitervorrichtung mit einem BiCMOS-Element und zugehöriges Herstellungsverfahren
DE2212168C2 (de) Monolithisch integrierte Halbleiteranordnung
DE69836981T2 (de) VERFAHREN ZUM BETRIEB EINES SILIZIUM-OXID-ISOLATOR (SOI)-HALBLEITERs MIT SELEKTIV ANGESCHLOSSENEM BEREICH
DE3813665C2 (de) Halbleiterbauelement mit umgekehrt T-förmiger Gatestruktur
DE4233236A1 (de) Halbleitereinrichtung und herstellungsverfahren dafuer
DE69133300T2 (de) Feldeffektanordnung mit einem Kanal aus polykristallinem Silizium
DE3204039A1 (de) Halbleiterspeicheranordnung und verfahren zu ihrer herstellung
DE2443171C2 (de) Integrierte Schaltung
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3530897A1 (de) Integrierte halbleiterschaltung
DE4139490A1 (de) Bicmos-vorrichtung und verfahren zur herstellung derselben
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE69017348T2 (de) Thyristor und Verfahren zu dessen Herstellung.
DE2262297A1 (de) Monolithisch integrierbare, digitale grundschaltung
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE2356301A1 (de) Monolithisch integrierte, binaere logische schaltung
DE3329224C2 (de) Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung
DE3855775T2 (de) Integrierte Schaltung mit kombinierten komplementären bipolaren und MOS-Transistoren auf gemeinsamem Substrat und Verfahren zu ihrer Herstellung
DE2655917A1 (de) Integrierte schaltung
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8141 Disposal/no request for examination