DE2930424A1

DE2930424A1 - Spannungsbestimmungsschaltung

Info

Publication number: DE2930424A1
Application number: DE19792930424
Authority: DE
Inventors: Mitsuo Higuchi; Kohichi Maeda; Kazuhisa Nakamura
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1978-07-31
Filing date: 1979-07-26
Publication date: 1980-02-14
Also published as: DE2930424B2; US4321489A; DE2930424C3; JPH0137699B2; JPS55149871A

Description

Spannungsbestimmungsschaltung Priorität: 31. Juli 1978 Japan 93501/78

Die Erfindung betrifft eine Spannungsbeetimmungsschaltung zum Bestimmen, ob eine Spannung einen hohen oder einen niedrigen Spannungspegel aufweist.

Bei einer bestimmten Art einer Halbleiterspeichervorrichtung, beispielsweise einer Speichervorrichtung, die als Speicherelement MOS-Feldeffekttransistoren mit einer gleitenden Gateelektrode und einer Steuergateelektrode verwendet, soll, wenn eine Information in die Vorrichtung geschrieben wird, d.h. bei einem Programmbetrieb, eine Spannung, beispielsweise etwa +25 V, an ein Steuergate des MOS-Feldeffekttransistors angelegt werden. Wenn die Information von der Vorrichtung gelesen wird, soll eine Spannung von beispielsweise etwa +5 V an das Steuergate des MOS-PeIaeffekttransistors angelegt werden. Bei einer solchen Halbleiterspeichervorrichtung ist es notwendig zu bestimmen, ob die zugeführte Spannung einen niedrigen Spannungspegel, beispielsweise 5 V, oder einen hohen Spannungspegel, beispielsweise 25 V, hat, und eine Programmschaltung oder eine Auslese-Schaltung so zu steuern, daß die Programmschaltung oder die Ausleseschaltung in einem Betriebszustand oder einem Nichtbetriebszustand gehalten wird. Wenn eine Spannung mit diesen zwei unterschiedlichen Werten bestimmt wird, hat die niedrige Spannung einen Wert von etwa 5 V, weshalb ein üblicher MOS-Feldeffekttransistors in den leitfähigen Zustand trotz der niedrigen Spannung gebracht wird, d.h. etwa 5 V wird angelegt, so daß eine besondere Ausbildung für die Spannungsbestimmungsschaltung erforderlich ist.

Wenn eine Spannungsbestimmungsschaltung unter Verwendung eines MOS-FET (Metall-Oxyd-Halbleiter-Feldeffekttransistor) gebildet wird, wird üblicherweise eine Reihenschaltung eines Verarmungs-MOS-FET und eines Anreicherungs-MOS-FET, d.h. eine Anreicherungs/Verarmungs-Inverterschaltung,

030007/0800

-Z-h 2930A24

angewendet. Bei dieser "bekannten Spannungsbestimmungsschaltung soll der Strom in dem als Treiber verwendeten Anreicherungs-MOS-FET so ausgewählt werden, daß er geringer als der Strom in dem Verarmungs-MOS-FET ist, so daß, wenn die angelegte Spannung einen niedrigen Spannungswert, beispielsweise 5 V, hat, der Anreicherungs-MOS-FET in dem Ein-Zustand gehalten wird, während der Spannungspegel an einem Verbindungspunkt zwischen den beiden MOS-FET auf einem relativ hohen Pegel gehalten wird. Wenn die zugeführte Spannung einen hohen Spannungswert hat, beispielsweise 25 V, wird der Anreicherungs-MOS-FET in den vollständigen Ein-Zustand gebracht und der Spannungspegel an dem Verbindungspunkt zwischen den beiden MOS-FET wird auf einem ausreichend niedrigen Pegel gehalten. Der zugeführte Spannungspegel wird deshalb unter Verwendung der Spannungspegeldifferenz an dem Verbindungspunkt der beiden MOS-FET bestimmt.

Bei der oben erwähnten bekannten Spannungsbestimmungsschaltung soll das Verhältnis der Abmessungen des Anreicherungs-MOS-FET zu dem Verarmungs-MOS-FET genau festgelegt werden, so daß die Ausbildung der Schaltung und die Bildung der Elemente aufwendig sind.

Die Aufgabe der Erfindung besteht darin, die Nachteile

der bekannten Spannungsbestimmungsschaltung zu vermeiden und eine neue Spannungsbestimmungsschaltung zu schaffen, die leicht hergestellt werden kann. 30

Die neue Spannungsbestimmungsschaltung soll darüber hinaus zuverlässig eine Spannungsbestimmung ausführen können.

Darüber hinaus soll die neue Spannungsbestimmungsschaltung einen einfachen Aufbau und geringe Abmessungen aufweisen.

030007/0800

2930A24

Die oben erwähnte Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind
Fig. 1 ein Schaltbild eines Beispiels einer bekannten Spannungsbestimmungsschaltung,

Fig. 2 ein Schaltbild einer Ausführungsform einer SpannungsbeStimmungsschaltung nach der Erfindung und Fig. 3 und 4- Schaltbilder von Schaltungen, die an die Spannungsbestimmungsschaltung nach der Erfindung angeschlossen sind.

In einer integrierten Halbleitervorrichtung oder in einer elektronischen Schaltung werden zuweilen zwei positive oder negative Spannungen mit unterschiedlichen Spannungswerten verwendet. In einer Halbleiterspeichervorrichtung, die als Speicherelemente Doppelgate-MOS-FET mit einer gleitenden Gateelektrode und einer Steuergateelektrode verwendet, wenn die Information in die Vorrichtung, d.h. in den Programmzustand, geschrieben wird, wird beispielsweise eine Spannung von etwa +25 T an das Steuergate des MOS-FET angelegt, und wenn die Information von der Vorrichtung ausgelesen wird, wird eine Spannung von beispielsweise etwa +5 V an das Steuergate des MOS-FET angelegt.

Bei der oben erwähnten Halbleiterspeichervorrichtung oder der elektronischen Schaltung ist es notwendig zu bestimmen, ob die angelegte Spannung einen niedrigen Spannungspegel oder einen hohen Spannungspegel hat, und den Steuerkreis in der Halbleiterspeichervorrichtung oder den Steuerkreis in der elektronischen Schaltung in solcher Weise zu steuern, daß die Steuerschaltung im Betriebs- oder Nichtbetriebszustand gehalten wird. In einer Halbleiterspeichervorrichtung, die Doppelgate-MOS-FET

030007/0800 _(ti _fö)

verwendet, ist es beispielsweise notwendig zu bestimmen, ob die angelegte Spannung +25 V oder +5 V ist, und den Schreibkreis der Speicherelemente, d.h. den Programmkreis oder den Auslesekreis, im Betriebszustand oder Nichtbetriebszustand zu halten. Das Verfahren zum selektiven Halten des gewünschten Kreises im Nichtbetriebszustand ist notwendig, um eine Fehlfunktion des Kreises zu verhindern, und ist zum Zwecke der Verringerung der Verlustleistung der Halbleitervorrichtung und auch zum Zwecke der Verringerung der Abmessungen der elektrischen Spannungsquellenschaltung wirksam.

Für die Spannungsbestimmungsschaltung zum Bestimmen, ob die angelegte Spannung hoch oder niedrig ist, wenn die angelegte Spannung unterschiedliche Spannungswerte hat, falls die Spannungsbestimmungsschaltung durch MOS-FET (Metall-Oxyd-Halbleiter-Feldeffekttransistor)-Kreise gebildet ist, wird üblicherweise eine Schaltung verwendet, die durch eine Serienschaltung einer gewünschten Anzahl von Invertern gebildet ist, die Verarmungs-MOS-FET, die als Last verwendet werden, und Anreicherungs-MOS-FET, die als Treiber verwendet werden, aufweisen.

Fig. 1 zeigt eine solche bekannte Spannungsbestimmungsschaltung. In Fig. Λ bezeichnen Q1 bis Q6 MOS-FET, Vcc bezeichnet eine zu bestimmende Spannung, die sich beispielsweise von 5V bis 25 V ändert. Gemäß Fig. 1 sind Q1, Q3 und Q5 Verarmungs-MOS-FET und Q2, Q4 und Q6 Anreicherungs-MOS-FET. Die in Fig. 1 dargestellte Spannungsbestimmungsschaltung ist aus drei Stufeninvertern, die in Reihe geschaltet sind, gebildet. In der dargestellten Schaltung wird, wenn die Spannung Vpp an den FET Q2 angelegt wird, der FET Q2 in den Ein-Zustand gebracht, auch wenn die Spannung Vpp 5 V beträgt. Deshalb soll ein Strom, der in dem MOS-FET Q2 fließt, kleiner ausgewählt werden als der Strom in dem MOS-FET Q1. Obwohl

030007/0800

der MOS-FET Q2 in den Ein-Zustand gebracht wird, auch wenn die Spannung Vpp sich auf einem niedrigen Pegel befindet, ist das Potential an dem Verbindungspunkt "a" des MOS-FET Q1 und Q2 relativ hoch, so daß der Treiber-MOS-FET Q4- in der nächsten Stufe in den Ein-Zustand gebracht wird und der Spannungspegel des Verbindungspunkts "b" der MOS-FET Q3 und Q4- abfällt. Der Treiber-MOS-FET Q6 in der nächsten Stufe wird deshalb in den Aus-Zustand gebracht und der Spannungspegel an dem Verbindungspunkt "c" der MOS-FET QJ? und Q6, d.h. am Ausgangsanschluß, wird auf den Pegel hoher Spannung "H" gebracht. Wenn die Spannung Vpp auf dem Pegel hoher Spannung "H" ist, beispielsweise 2f? V, wird der MOS-FET Q2 in den vollständigen Ein-Zustand gebracht, wird der MOS-FET Q4- in den Aus-Zustand gebracht, wird der MOS-FET Q6 in den Ein-Zustand gebracht und wird der Spannungspegel an dem Ausgangsanschluß "c" auf den Pegel niedriger Spannung "L" gebracht, so daß der Spannungspegel Vpp bestimmt werden kann.

In der in Fig. 1 dargestellten Schaltung sollen jedoch die Abmessungen jedes der MOS-FET, die den Inverterkreis bilden, insbesondere das Verhältnis der Gatelänge zur Gatebreite, genau festgelegt sein und deshalb sind der Entwurf der Schaltung und die Bildung der MOS-FET schwierig. In der in Fig. 1 dargestellten Schaltung ist des weiteren der Wert des Spannungspegels "H", der an dem Ausgangsanschluß "c" auftritt, niedriger als die Spannung Vcc, und zwar auch im maximalen Zustand, und dieser Spannungspegel "H" ist nicht ausreichend hoch für eine Vereinfachung und Miniaturisierung einer in Fig. 1 nicht gezeigten anschließenden Schaltung.

Statt der in Fig. 1 gezeigten bekannten Schaltung ist gemäß der Erfindung eine Spannungsbestimmungsschaltung vorgesehen, die leicht entworfen und gebildet werden kann, die zuverlässig die Bestimmung der Schaltung ausführen

Π 3 0007/0800 COPY

kann und die einen ausreichenden Spannungspegel am Ausgangsanschluß erzeugen kann.

Fig. 2 erläutert die Spannungsbestimmungsschaltung nach der Erfindung. In Fig. 2 bezeichnen T1, T2, T31 bis T3n, T4-, T5 und T6 MOS-FET. Von diesen MOS-FET sind T1 und T5 Verarmungs-MOS-FET und diese Transistoren bilden eine Last eines Inverterkreises. T31 bis T3n sind Anreicherungs-MOS-FET, die als Lastelementengruppe verwendet werden, und T2, T4- und T6 sind Anreicherungs-MOS-FET, die als Treiber der Inverterschaltung verwendet werden.

In den MOS-FET T31 bis T3n, die als Lastelementengruppe verwendet werden, sind ein Gate und ein Drain jedes der MOS-FET kurzgeschlossen und diese MOS-FET sind in Reihe geschaltet. Der Wert der Summe der Schwellwertspannungen (Vth) dieser MOS-FET T31 bis T3n (η χ Vth) ist höher als der niedrige Pegel der elektrischen Quellenspannung Vpp ausgewählt und deshalb werden die MOS-FET T3I bis T3n im Aus-Zustand gehalten, wenn die elektrische Quelle Vpp sich auf einem niedrigen Pegel befindet.

Das Verhältnis der Abmessungen der MOS-FET T1 und T2 ist in geeigneter Weise so ausgewählt, daß es gleich wie bei der in Fig. 1 dargestellten bekannten Schaltung ist, so daß der Spannungspegel an dem Verbindungspunkt "d" der MOS-FET T1 und T2 auf einem relativ hohen Pegel gehalten wird, wenn der FET T2 in dem Ein-Zustand durch einen niedrigen Pegel der Spannung Vpp und die nächste Stufe MOS-FET T4 in den Ein-Zustand gebracht werden. In der in Fig. 2 dargestellten Schaltung muß Jedoch der Ein-Zustand des MOS-FET T4- nicht vollständig sein, weshalb ^eiⁿ weiter Bereich für die Änderung des Potentials am Punkt "d" erhalten werden kann. Die MOS-FET T5 und T6 formen des weiteren einen Inverter zum jeweiligen Zuführen

Π30007/0800

/fO

der Ausgangsspannung B und der Ausgangsspannung A, wobei die Spannung A die entgegengesetzte Polarität zu der Ausgangsspannung B hat.

In der Spannungsbestimmungsschaltung nach der Erfindung, wie sie in Pig. 2 dargestellt ist, werden, wenn angenommen wird, daß die Schwellwertspannung jedes der MOS-FET T31 bis T3n 2,0 bis 2,5 V ist, daß der Wert von η "M-" ist und daß sich die zu bestimmende Spannungsquelle Vpp auf dem Pegel "L", beispielsweise 5 V, befindet, die MOS-FET T31 bis T3n im Aus-Zustand gehalten. Andererseits wird der MOS-FET T2 im Ein-Zustand gehalten, jedoch ist das Potential an dem Verbindungspunkt "d" des MOS-FET T1, der als Last verwendet wird, und des MOS-FET T2 relativ hoch, so daß die nächste Stufe MOS-FET T4- in den Ein-Zustand gebracht wird.

Da die MOS-FET T31 bis T3n in den Aus-Zustand gebracht sind, selbst wenn sich der MOS-FET T4 im unvollständigen Ein-Zustand befindet, befindet sich das Potential des Verbindungspunkts der MOS-FET T31 bis T3n und des MOS-FET T4- auf einem ausreichend niedrigen Pegel, so daß die Ausgangsstufe MOS-FET T6 in den Ein-Zustand gebracht wird. Der Ausgangspegel B ist deshalb der Pegel "L" und der Ausgangspegel A ist der Pegel "H" (Vcc im Maximum).

Wenn der Spannungspegel Vpp der Pegel "H", z.B. 25 V, ist, wird der MOS-FET T2 in den vollständigen Ein-Zustand gebracht und das Potential an dem Verbindungspunkt "d" des MOS-FET T1, der als Last verwendet wird, und des MOS-FET T2 wird auf den Pegel ¹¹L" gebracht, so daß der MOS-FET T4- in den Aus-Zustand gebracht wird.

Wenn sich andererseits die Spannungsquelle Vpp auf dem Pegel "H" befindet, werden die MOS-FET T31 bis T3n auch im Ein-Zustand gehalten und der Spannungspegel "H",

Π30007/0800

der die Summe der Schwellwertpegel der MOS-FET T31 bis T3n (η χ Vth) von der Spannung Vpp subtrahiert, erscheint an dem Verbindungspunkt "e" der MOS-FET T31 bis T3n und des MOS-FET T4. Der Pegel "H" erscheint deshalb als Ausgangsspannung B und der Pegel "L" erscheint deshalb als Ausgangsspannung A.

In der Spannungsbestimmungsschaltung gemäß der Erfindung ist der Inverterkreis, der durch die MOS-FET T5 und T6 gebildet ist, nicht immer notwendig. Wenn nur bestimmt wird, ob die Spannung sich auf dem Pegel "H" oder "L" befindet, kann der Pegel der zu bestimmenden Spannung durch den Spannungspegel, der an dem Verbindungspunkt "e" der MOS-FET TJ1 bis T3n und des MOS-FET T4- auftritt, abgeschätzt werden. Durch Abgabe des Spannungspegels am Verbindungspunkt "e" zu einem Steuerkreis einer Anzeigevorrichtung kann deshalb die Anzeigevorrichtung nur angetrieben werden, wenn der Spannungspegel an dem Verbindungspunkt "e" auf dem Pegel "H" gehalten wird, d.h.

die zu bestimmende Spannung wird auf dem Pegel "H" gehalten.

Wenn der durch die MOS-FET T5 und T6 gebildete Inverterkreis so verwendet wird, wie dies in Fig. 2 gezeigt ist, können Ausgangsgrößen mit entgegengesetzter Polarität gleichzeitig an dem Verbindungspunkt "f" des als Last verwendeten MOS-FET T5 und des als Treiber verwendeten MOS-FET T6 und an dem Verbindungspunkt "e" erhalten werden. Wenn die Ausgangsgröße B an dem Verbindungspunkt "e" sich auf dem Spannungspegel "L" befindet, bedeutet dies, daß die Ausgangsgröße A an dem Verbindungspunkt "f" auf dem Spannungspegel "H" gehalten wird. Wenn die Ausgangsgröße B an dem Verbindungspunkt "e" auf dem Spannungspegel "H" gehalten wird, wird die Ausgangsgröße A an dem Verbindungspunkt "f¹¹ auf dem Spannungspegel "L" gehalten. Unter Verwendung dieser beiden Ausgangsgrößen mit entgegengesetzter Polarität kann die Arbeitsweise der Kreise gesteuert

Ö3Ö007/G8Ö0

werden, die reziprok in einer integrierten Halbleitervorrichtung oder in einer elektronischen Schaltung betätigt werden. In der Halbleiterspeichervorrichtung werden beispielsweise ein Schreibkreis, d.h. ein Programmkreis, und ein Auslesekreis zum Steuern von Speicherelementen verwendet. Der Programmkreis und der Auslesekreis sind über einen geeigneten Pufferkreis mit einem Dekodierer verbunden, der an die oben erwähnten Speicherelemente angeschaltet ist. Bei dieser Schaltungsanordnung werden der Programmkreis und der Auslesekreis reziprok betätigt, d.h. der eine Kreis wird betätigt, während es nicht notwendig ist, den anderen Kreis zu betätigen. Es ist des weiteren ausreichend, daß der andere Kreis zuverlässig in den Nichtbetriebszustand gebracht werden kann. Wenn deshalb ein Inverterkreis jeweils in einen Teil des Programmkreises und des Auslesekreises eingesetzt wird und wenn die Ausgangsgrößen A und B in der Spannung;sbestimmungr>nchnltunp; nnch <.\or Erfindung zugeführt werden, um Anschlüsse der Inverterkreise zu steuern, können der Programmkreis und der Auslesekreis einfach geschaltet werden. Das bedeutet, daß, wie in Fig. 5 gezeigt ist, ein Inverterkreis, der durch einen als Last verwendeten Verarmungs-MOS-FET T7 und einen Anreicherungs-MOS-FET T8, die in Reihe geschaltet sind, gebildet ist und als Treiber verwendet wird, mit einem Programmkreis 1 verbunden ist und daß die Ausgangsgröße A in dem Spannungsbestimmungskreis, der in Fig. 2 gezeigt ist, mit einem Gate des MOS-FET T8 verbunden ist. Wie in Fig. 4 gezeigt ist, ist ein Inverterkreis, der durch einen als Last verwendeten Verarmungs-MOS-FET T9 und einen Anreicherungs-MOS-FET T10, die in Reihe geschaltet sind, gebildet ist und der als Treiber verwendet wird, mit einem Auslesekreis 2 verbunden und die Ausgangsgröße B in der Spannungsbestimmungsschaltung, die in Fig. 2 gezeigt ist, ist mit einem Gate des MOS-FET T10 verbunden.

030007/0800

Unter Verwendung des oben erwähnten Aufbaus wird, wenn der Spannungspegel "H", d.h. "beispielsweise eine Schreibspannung von 25 V, als zu "bestimmende Spannung Vpp zugeführt wird, der Ausgangsanschluß B auf den Spannungspegel "H" gebracht, so daß der mit dem Ausgangsanschluß B verbundene MOS-FET T10 in den Ein-Zustand gebracht wird und der innere Spannungspegel in dem Ausiesekreis 2 auf Null fällt. Deshalb wird der Betrieb des Auslesekreises angehalten. Wenn sich andererseits der Ausgangsanschluß A auf dem Spannungspegel "L" befindet, wird deshalb der MOS-FET T8, der mit dem Ausgangsanschluß A verbunden ist, in den Aus-Zustand gebracht und ein innerer Spannungspegel in dem Programmkreis 1 fällt nicht auf Null ab und die vorbestimmte Programmoperation kann ausgeführt werden.

Wenn der Spannungspegel "L", d.h. beispielsweise eine Auslesespannung von 5 V", als zu bestimmende Spannung Vpp zugeführt wird, wird der Ausgangsanschluß B auf die Spannung "L" gebracht, so daß der mit dem Ausgangsanschluß B verbundene MOS-FET T10 in den Aus-Zustand gebracht wird, und deshalb kann die Operation des Auslesekreises ausgeführt werden. Da andererseits der Ausgangsanschluß A sich auf dem Spannungszustand "H" befindet, wird deshalb der mit dem Ausgangsanschluß A verbundene MOS-FET T8 in den Ein-Zustand gebracht und ein innerer Spannungspegel in dem Programmkreis 1 fällt auf Null ab und deshalb wird die Operation des Programmkreises 1 angehalten.

Die Spannungsbestimmungsschaltung nach der Erfindung ergibt die folgenden Vorteile.

(a) Die MOS-FET, die unter Berücksichtigung des Abmessungsverhältnisses entworfen werden sollen, sind nur MOS-FET T1 und T2, die als Anfangsstufe verwendet werden^und das Abmessungsverhältnis muß nicht notwendigerweise in bezug auf die anderen MOS-FET T3I bis T3n und T4-berücksichtigt werden. Das Abmessungsverhältnis soll

030007/nRGO

in bezug auf die MOS-FET T5 und T6 berücksichtigt werden, jedoch können diese MOS-FET leicht gebildet werden, da eine große Amplitude der elektrischen Spannung von dem Verbindungspunkt "e" zugeführt werden kann.

(b) Obwohl die Spannung Vpp einem Gate des MOS-FET T2 und einem Drain und einem Gate des MOS-FET T3I zugeführt wird, kann der Gatestrom der M08-FKT vernachlässigt werden. Da des weiteren die MOS-FET T3I bis T3n im Aus-Zustand gehalten werden, wenn die elektrische Quelle Vpp sich auf dem Spannungspegel "L" befindet_}und obwohl diese MOS-FET T3I bis T3n im Ein-Zustand gehalten werden, wenn sich die elektrische Quelle Vpp auf dem Spannungspegel "H" befindet, wird der MOS-FET T4 im Aus-Zustand gehalten und die Spannungsquelle Vpp wird nur an den Ausgangsanschluß B angelegt. Wenn deshalb die Eingangsimpedanz einer (in Fig. 2 nicht dargestellten) nachfolgenden Schaltung hoch ist, fließt der Strom nicht in der Spannungsbestimmungsschaltung, weshalb die Spannung Vpp bestimmt werden kann, ohne daß der Strom von der Spannungsquelle Vpp abgenommen wird.

(c) Der maximale Ausgangspegel "H" in der in Fig. 1 dargestellten bekannten Schaltung ist niedriger als die Spannung Vcc, während jedoch in der Spannungsbestimmungsschaltung nach der Erfindung der maximale Ausgangspegel ^ΜΗ^Μ nahe der Spannung Vpp liegt. Wenn beispielsweise die Spannung Vpp 25 V ist, die Schwellwertspannung jedes der MOS-FET T3I bis T3n 2,5 V ist und der Wert von "n" "4" ist, kann eine Ausgangsspannung von etwa 25 - 2,5 x 4» an dem Ausgangsanschluß erhalten werden. Dies dient dem Zweck der Vereinfachung und Miniaturisierung der Ausbildung der nachfolgenden Schaltung, die in Fig. 2 nicht dargestellt ist. Ein maximaler Ausgangspegel "H" kann durch Vergrößerung oder Verringerung der Anzahl der MOS-FET T3I bis T3n, die in Reihe geschaltet sind, eingestellt werden.

030007/0800

2930-24

Gemäß der Beschreibung der Erfindung werden die MOS-FET T3I bis T3n, die in Reihe geschaltet sind, als Lastelementengruppe verwendet. Die vorliegende Erfindung ist jedoch nicht auf den Aufbau unter Einschluß der MOS-FET T31 bis T3n beschränkt und eine vorbestimmte Anzahl von PN-Ubergangs-Dioden, die in Reihe geschaltet sind, kann auch als Lastelementengruppe verwendet werden.

In diesem Fall, d.h. wenn die PN-Ubergangs-Dioden als Lastelementengruppe verwendet werden, wird der Zustand, in den alle in Reihe geschalteten FN-Übergangs-Dioden im leitfähigen Zustand gebracht sind, als Ein-Zustand der Lastelementengruppe verwendet und der Zustand, in den alle in Reihe geschalteten PN-Übergangs-Dioden im nichtleitfähigen Zustand gebracht sind, wird als Aus-Zustand der Lastelementengruppe verwendet. Die Anzahl der in Reihe geschalteten FN-Ubergangs-Dioden wird deshalb in der Weise ausgewählt, daß, wenn die zu bestimmtende Spannung Vpp einen ausreichenden Wert hat, um alle in Reihe geschalteten PN-Ubergangs-Dioden in leitfähigen Zustand, d.h. beispielsweise 25 V, zu bringen, die durch die PN-Übergangs-Dioden gebildete Lastelementengruppe in dem Ein-Zustand angeordnet ist und daß, wenn die zu bestimmende Spannung Vpp einen Wert hat, um alle in Reihe geschalteten PN-Ubergangs-Dioden in den nichtleitfähigen Zustand, d.h. beispielsweise 5 V, zu bringen, die durch die PN-Ubergangs-Dioden gebildete Lastelementengruppe im Aus-Zustand angeordnet ist.

030007/0800

Zus ammenfas sung

Es wird eine Spannungsbestimmungsschaltung offenbart, die zwei Spannungspegel, d.h. einen Pegel hoher Spannung und einen Pegel niederer Spannung, bestimmt. Die Spannungsbestimmungsschaltung gemäß der Erfindung enthält eine Lastelementengruppe, die einen ersten Anschluß und einen zweiten Anschluß aufweist, und einen Transistor, der zwischen den zweiten Anschluß der

Lastelementengruppe und Erde geschaltet ist. Die Summe der Schwellwertspannungen der Lastelementengruppe hat einen Wert höher als der zu bestimmende niedrige Spannungspegel und niedriger als der zu bestimmende hohe Spannungspegel. Die Lastelementengruppe wird im Aus-Zustand, wenn der niedrige Spannungspegel daran angelegt wird, und im Ein-Zustand, wenn der hohe Spannungspegel daran angelegt wird, gehalten. Die zu bestimmende Spannung wird dem ersten Anschluß der Lastelementengruppe zugeführt, und wenn die zu bestimmende Spannung einen hohen Spannungspegel aufweist, wird eine niedrige Spannung einem Steueranschluß des Transistors zugeführt. Wenn die zu bestimmende Spannung einen niedrigen Spannungspegel hat, wird eine hohe Spannung an den Steueranschluß des Transistors angelegt, so daß die zu bestimmende Spannung

durch eine Spannung an einem Verbindungspunkt zwischen dem zweiten Anschluß der Lastelementengruppe und dem Transistor abgeschätzt wird.

030007/0800

Leerseite

Claims

REINLANDER & BERNHARDT

6/585 Orthstraße 12

D-8000 München

FUJITSU LIMITED

No.1015, Kamikodanaka Nakahara-ku, Kawasaki-shi Kanagawa 211, Japan

Patentansprüche

Spannungsbestimmungsschaltung, die zwei Spannungen, d.h. einen Pegel mit hoher Spannung und einen Pegel mit niederer Spannung, bestimmt, gekennzeichnet durch eine Lastelementengruppe, die einen ersten Anschluß und einen zweiten Anschluß aufweist, und durch einen Transistor, der zwischen den zweiten Anschluß der Lastelementengruppe und Erde geschaltet ist, und dadurch gekennzeichnet, daß die Summe der Schwellwertspannungen der Lastelementengruppe einen Wert höher als der zu bestimmende niedrige Spannungspegel und niedriger als der zu bestimmende hohe Spannungspegel hat, wobei die Lastelementengruppe im Aus-Zustand, wenn der niedrige Spannungspegel daran angelegt wird, und im Ein-Zustand, wenn der hohe Spannungspegel daran angelegt wird, gehalten wird, daß die zu bestimmende Spannung an den ersten Anschluß der Lastelementengruppe angelegt wird, daß,wenn die zu bestimmende Spannung einen hohen Spannungspegel hat, eine niedrige Spannung an einen Steueranschluß des Transistors angelegt wird, und daß, wenn die zu bestimmende Spannung einen niedrigen Spannungspegel hat, eine hohe Spannung an den Steueranschluß des Transistors angelegt wird, so daß die zu bestimmende Spannung durch eine Spannung an einem Verbindungspunkt zwischen dem zweiten Anschluß der Lastelementengruppe und dem Transistor abgeschätzt wird.

030007/0800

2. Spannungsbestimmungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Lastelementengruppe durch mehrere in Reihe geschaltete Anreicherungs-MOS-FET gebildet ist.

3. Spannungsbestimmungsschaltung nach Anspruch 2,

dadurch gekennzeichnet, daß ein Gate und ein Drain Jedes der Anreicherungs-MOS-FET kurzgeschlossen ist.

^. Spannungsbestimmungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Lastelementengruppe durch mehrere in Reihe geschaltete PN-Übergangs-Dioden gebildet ist.

5· Spannungsbestimmungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der zwischen die Lastelementengruppe und Erde geschaltete Transistor durch einen Anreicherungs-MOS-FET gebildet ist.

6. Spannungsbestimmungschaltung, die zwei Spannungen, d.h. einen Pegel hoher Spannung und einen Pegel niederer Spannung bestimmt, gekennzeichnet durch

(a) eine Lastelementengruppe, die einen ersten Anschluß zum Anlegen einer zu bestimmenden Spannung aufweist, wobei die Summe der Schwellwertspannungen der Lastelementengruppe einen Wert höher als der zu bestimmende niedrige Spannungspegel und niedriger als die zu bestimmende hohe Spannung hat und wobei die Lastelementengruppe im Aus-Zustand, wenn die Spannung mit niedrigem Pegel daran angelegt wird, und im Ein-Zustand, wenn die Spannung mit hohem Pegel daran angelegt wird, gehalten wird,

(b) einen ersten Inverter, der durch einen ersten Transistor gebildet ist, der zwischen den zweiten Anschluß der Lastelementengruppe und Erde geschaltet ist, und

030007/0800

(c) einen zweiten Inverter, der durch eine Reihenschaltung eines zweiten Transistors und eines dritten Transistors gebildet ist, wobei die zu bestimmende Spannung einem Eingangsanschluß des dritten Transistors zugeführt wird und wobei der zweite Inverter eine niedrige Ausgangsspannung abgibt, wenn die zu bestimmende Spannung einen hohen Spannungspegel aufweist, und einen hohen Spannungspegel abgibt, wenn die zu bestimmende Spannung einen niedrigen Spannungspegel aufweist, um den ersten Inverter zu steuern, so daß der Pegel der zu bestimmenden Spannung durch eine Spannung an dem Verbindungspunkt zwischen dem zweiten Anschluß der Lastelementengruppe und dem ersten Transistor abgeschätzt wird.

7· Spannungsbestimmungsschaltung nach Anspruch 6, dadurch gekennzeichnet, daß der zweite Inverter durch einen als Last verwendeten Verarmungs-MOS-FET und einen als Treiber verwendeten Anreicherungs-MOS-FET gebildet ist.

8. Spannungsbestimmungsschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die zu bestimmende Spannung einem Gate eines Anreicherungs-MOS-FET des zweiten Inverters zugeführt wird.

9· Spannungsbestimmungsschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Ausgangsgröße des zweiten Inverters einem Gate des ersten Transistors des ersten Inverters zugeführt wird.

10. Spannungsbestimmungsschaltung nach Anspruch 6, gekennzeichnet durch einen dritten Inverter, der mit dem Ausgang des ersten Inverters verbunden ist und der einen vierten und einen fünften Transistor enthält, wobei der fünfte Transistor durch die Ausgangsgröße des ersten Inverters so gesteuert ist, daß die Ausgangsgröße des ersten Inverters und die inverse Ausgangsgröße des dritten Inverters zugeführt werden.

030007/0800