DE2645014C3 - Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat - Google Patents

Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat

Info

Publication number
DE2645014C3
DE2645014C3 DE2645014A DE2645014A DE2645014C3 DE 2645014 C3 DE2645014 C3 DE 2645014C3 DE 2645014 A DE2645014 A DE 2645014A DE 2645014 A DE2645014 A DE 2645014A DE 2645014 C3 DE2645014 C3 DE 2645014C3
Authority
DE
Germany
Prior art keywords
layer
silicon
substrate
polycrystalline silicon
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2645014A
Other languages
German (de)
English (en)
Other versions
DE2645014A1 (de
DE2645014B2 (de
Inventor
Leslie William Sunnyvale Calif. Morgan (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE2645014A1 publication Critical patent/DE2645014A1/de
Publication of DE2645014B2 publication Critical patent/DE2645014B2/de
Application granted granted Critical
Publication of DE2645014C3 publication Critical patent/DE2645014C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H10P50/263—

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)
DE2645014A 1975-10-29 1976-10-06 Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat Expired DE2645014C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US62685975A 1975-10-29 1975-10-29

Publications (3)

Publication Number Publication Date
DE2645014A1 DE2645014A1 (de) 1977-05-12
DE2645014B2 DE2645014B2 (de) 1979-06-07
DE2645014C3 true DE2645014C3 (de) 1980-02-28

Family

ID=24512170

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2645014A Expired DE2645014C3 (de) 1975-10-29 1976-10-06 Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat

Country Status (4)

Country Link
JP (1) JPS6020908B2 (show.php)
DE (1) DE2645014C3 (show.php)
FR (1) FR2330146A1 (show.php)
GB (1) GB1540450A (show.php)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1089299B (it) 1977-01-26 1985-06-18 Mostek Corp Procedimento per fabbricare un dispositivo semiconduttore
JPS5419372A (en) * 1977-07-14 1979-02-14 Nec Corp Production of semiconductor memory
JPS54109785A (en) * 1978-02-16 1979-08-28 Nec Corp Semiconductor device
US4288256A (en) * 1977-12-23 1981-09-08 International Business Machines Corporation Method of making FET containing stacked gates
JPS5550667A (en) * 1978-10-09 1980-04-12 Fujitsu Ltd Method of fabricating double gate mos-type integrated circuit
JPS55105373A (en) * 1978-12-04 1980-08-12 Mostek Corp Metal oxide semiconductor transistor and method of fabricating same
US4240196A (en) * 1978-12-29 1980-12-23 Bell Telephone Laboratories, Incorporated Fabrication of two-level polysilicon devices
DE3037744A1 (de) * 1980-10-06 1982-05-19 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten zwei-transistor-speicherzelle in mos-technik
FR2468185A1 (fr) * 1980-10-17 1981-04-30 Intel Corp Procede de fabrication d'une matrice de memoire electriquement programmable a haute densite
JPS5787176A (en) * 1980-11-20 1982-05-31 Seiko Epson Corp Fabrication of semiconductor device
JPS57106171A (en) * 1980-12-24 1982-07-01 Fujitsu Ltd Manufacture of semiconductor device
US4490900A (en) * 1982-01-29 1985-01-01 Seeq Technology, Inc. Method of fabricating an MOS memory array having electrically-programmable and electrically-erasable storage devices incorporated therein
IT1218344B (it) * 1983-03-31 1990-04-12 Ates Componenti Elettron Processo per l'autoallineamento di un doppio strato di silicio policristallino,in un dispositivo a circuito integrato,mediante un' operazione di ossidazione
JPS60187852A (ja) * 1984-03-07 1985-09-25 Shimadzu Corp Νｍｒ　ｃｔ装置における静磁場発生装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719866A (en) * 1970-12-03 1973-03-06 Ncr Semiconductor memory device
DE2139631C3 (de) * 1971-08-07 1979-05-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
GB1360770A (en) * 1972-05-30 1974-07-24 Westinghouse Electric Corp N-channel mos transistor
JPS5024084A (show.php) * 1973-07-05 1975-03-14

Also Published As

Publication number Publication date
DE2645014A1 (de) 1977-05-12
JPS5259585A (en) 1977-05-17
FR2330146B1 (show.php) 1982-08-27
DE2645014B2 (de) 1979-06-07
GB1540450A (en) 1979-02-14
JPS6020908B2 (ja) 1985-05-24
FR2330146A1 (fr) 1977-05-27

Similar Documents

Publication Publication Date Title
DE2745857C2 (show.php)
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2229457A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE69505348T2 (de) Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
DE2928923C2 (show.php)
DE2729973C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69030409T2 (de) Herstellungsverfahren für eine selbstjustierte diffundierte Verbindungsstruktur
DE69226223T2 (de) Kontaktausrichtung für Festwertspeicher
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1789024A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2454705A1 (de) Ladungskopplungsanordnung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2926334C2 (show.php)
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
DE2453279C3 (de) Halbleiteranordnung
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE2617482A1 (de) Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen
DE69017798T2 (de) Dünnfilm-MOS-Transistor, bei dem die Kanalzone mit der Source verbunden ist, und Verfahren zur Herstellung.
DE69033593T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone
DE2048737A1 (de) Verfahren zur Herstellung integrierter Transistoren

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee