DE2645014A1 - Verfahren zur herstellung einer integrierten mos-schaltungsstruktur mit doppelten schichten aus polykristallinem silizium auf einem silizium-substrat - Google Patents

Verfahren zur herstellung einer integrierten mos-schaltungsstruktur mit doppelten schichten aus polykristallinem silizium auf einem silizium-substrat

Info

Publication number
DE2645014A1
DE2645014A1 DE19762645014 DE2645014A DE2645014A1 DE 2645014 A1 DE2645014 A1 DE 2645014A1 DE 19762645014 DE19762645014 DE 19762645014 DE 2645014 A DE2645014 A DE 2645014A DE 2645014 A1 DE2645014 A1 DE 2645014A1
Authority
DE
Germany
Prior art keywords
layer
silicon
polycrystalline silicon
substrate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762645014
Other languages
English (en)
Other versions
DE2645014B2 (de
DE2645014C3 (de
Inventor
William Leslie Morgan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE2645014A1 publication Critical patent/DE2645014A1/de
Publication of DE2645014B2 publication Critical patent/DE2645014B2/de
Application granted granted Critical
Publication of DE2645014C3 publication Critical patent/DE2645014C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)

Description

ξ£:(ο3Öl) 41268
PATENTANWÄLTE ZENZ & ΉELBER. · D 430CUESStN. 1" ·. AIVi RÜHRSTEIN 1 ■ TEL.: (θί Öl) 4126 Seite ■..";. 3 I
Intel Corporation 3065 Bowers Avenue, Santa Clara, Kalifornien, V.St.A.
Verfahren zur Herstellung einer integrierten MOS—Schaltungs— Struktur mit doppelten Schichten aus polykristallinem Silizium
auf einem Silizium-Substrat
Die vorliegende Erfindung bezieht sich auf die Herstellung von integrierten MOS-Schaltungsstrukturen, in denen doppelte, polykristalline Silizium-Schichten verwendet werden.
In manchen integrierten MOS (=Metalloxid-Halbleiter)-Schaltungen werden doppelte, polykristalline Silizium-Schichten zur Ausbildung zahlreicher Schaltungsstrukturen verwendet. Eine erste, untere Schicht aus polykristallinem Silizium wird dabei auf einem Silizium-Substrat durch eine Oxidschicht von einer oberen, zweiten Schicht aus polykristallinem Silizium isoliert. Aus diesen Schichten werden mit Hilfe photolithographischer Verfahren Speicherbausteine mit auf schwimmendem Potential befindlichen Gate-Elektroden, Kondensatoren, Zwischenverbindungen usw. ausgebildet. Derartige Verfahren werden zur Zeit zur Herstellung handelsüblicher ladungsgekoppelter Anordnungen und programmierbarer Festwertspeicher verwendet.
In manchen dieser doppelten, polykristallinen integrierten Schaltungsanordnungen ist es wünschenswert, einen aus der oberen Schicht gebildeten Teil auf einen aus der unteren Schicht gebildeten Teil auszurichten. Wenn beispielsweise die oberen und unteren Schichten Gate-Elektroden in FeId-
709819/0623
26450U
effektbauelementen definieren sollen, kommt es auf die Ausrichtung der Gate-Elektroden an. Die Ausrichtung läßt sich nur schwer mit bekannten Herstellungsverfahren erzielen. Eine bekannte Struktur wird unter Bezugnahme auf Fig. 1 beschrieben, um ein Verfahren zu erläutern, bei dem das Ausrichtungsproblem in bekannter Weise angegangen ist·
Die vorliegende Erfindung wird zur Herstellung von integrierten MOS-Schaltungen mit doppelten, polykristallinen Silizium-Schichten verwendet. Hierbei wird eine erste Schicht aus polykristallinem Silizium auf ein Substrat aufgebracht, worauf eine zweite Schicht aus polykristallinem Silizium über der ersten Schicht hergestellt wird. Das erfindungsgemäße Verfahren erlaubt die Ausbildung einer Schaltungsstruktur in der ersten Silizium-Schicht mit genauer Ausfluchtung auf eine Schaltungsstruktur in der zweiten Silizium-Schicht. Eine Struktur wird zunächst in der zweiten Silizium-Schicht ausgebildet, unddiese Struktur als Maske für das Ätzen der ersten Silizium-Schicht verwendet. Dadurch ist die in der ersten Silizium-Schicht ausgebildete Struktur auf die Struktur der zweiten Silizium—Schicht optimal ausgerichtet.
Fig. 1 ist ein seitlicher Querschnitt durch ein MOS-Bauelement mit schwimmender Gate-Elektrode und Doppelschichtstruktur aus polykristallinen! Silizium. Die Figur erläutert ein bei früheren Verfahren für doppelte polykristalline Silizium-Schichten auftretendes Problem, wobei die Struktur der einen Silizium-Schicht nicht auf die Struktur der zweiten Silizium-Schicht ausgerichtet ist.
Figuren 2-7 erläutern die verschiedenen Schritte des erfindungsgemäßen Verfahrens, insbesondere die Herstellung eines Speicherelements.
Fig. 2 ist eine Schnittansicht eines Substrats mit einer ersten Schicht aus polykristallinem Silizium.
709819/0623
-V-
Fig. 3 zeigt das Substrat der Fig. 2 mit einer zweiten Schicht aus polykristallinem Silizium, die über der
ersten Schicht ausgebildet wurde.
Fig. 4 zeigt das Substrat der Fig. 3 mit einer ersten
Struktur, die auf photolithographischem Wege in der
zweiten Silizium-Schicht ausgebildet wurde.
Fig. 5 zeigt das Substrat der Fig. 4, wobei die erste
Silizium—Schicht an den Stellen abgeätzt ist, an denen die erste Struktur der zweiten Schicht als Maske verwendet wird.
Fig. 6 zeigt das Substrat der Fig. 5 mit einer Öffnung durch eine Gate-Oxidschicht und mit einer durch die Öffnung im Substrat ausgebildete Dotierungsvertiefung.
Fig. 7 zeigt schließlich das Substrat der Fig. 6 mit im Substrat gebildeten Source- und Drain—Zonen.
Im folgenden wird ein Verfahren zur Herstellung integrierter MOS-Schaltungen und -Bauteile aus doppelschichtigem polykristallinem Silizium beschrieben. Mit dem erfindungsgemäßen Verfahren lassen sich aufeinander ausgerichtete polykristalline Silizium-Strukturen aus einer ersten und zweiten Silizium-Schicht herstellen. Wenn es sich bei den Strukturen beispielsweise um die oberen
und unteren Gate-Elektroden von Feldeffektbauelementen handelt, können Source- und Drain—Zonen im Substrat in Ausrichtung mit den beiden Gate-Elektroden hergestellt werden. Das erfindungsgemäße Verfahren wird im Zusammenhang mit der Herstellung eines Speicherelements mit einer auf schwimmendem (freien) Potential befindlichen Gate-Elektrode beschrieben, wobei die Strukturen der ersten und der zweiten Schicht Gate-Elektroden bilden. Jedoch ist es dem Fachmann ohne weiteres klar, daß das beschriebene Verfahren auch zur Ausbildung anderer inte-
709819/0823
26A50H
grierter Schaltungen und Schaltungselemente, beispielsweise Kondensatoren, Verbindungsleitungen und dergleichen, verwendet werden kann. Das Verfahren wird unter Bezugnahme auf zwei Schichten aus polykristallinem Silizium beschrieben, doch kann es auch zur Herstellung integrierter Schaltungen mit mehr als zwei Schichten aus polykristallinem Silizium verwendet werden.
Wie aus der folgenden Beschreibung des erfindungsgemäßen Verfahrens ersichtlich, sind viele an sich bekannte Einzelheiten weggelassen worden, um die Darstellung nicht übermäßig zu komplizieren. Andere angeführte Einzelheiten sind nicht zwangsläufig zur Durchführung des erfindungsgemäßen Verfahrens notwendig und sind nur angegeben, um die Erläuterung der vorliegenden Erfindung zu erleichtern.
Fig. 1 zeigt ein bekanntes MOS-Bauelement mit schwimmendem Gate aus doppelschichtigem, polykristallinem Silizium auf einem Substrat 10 mit P-Dotierung. An der Oberseite des Substrats 10 wurde Ionenimplantation durchgeführt, um die Wirts-Zone 11 der schwimmenden Gate-Elektrode zu schaffen. Ein Gateoxid 14 ist zwischen der Oberfläche des Substrats und der schwimmenden Gate-Elektrode 16 angeordnet. Diese Gate-Elektrode besteht aus polykristallinem Silizium. Bei der Herstellung dieser Anordnung werden eine Oxidschicht und eine Schicht aus polykristallinem Silizium auf der Oberseite des Substrats niedergeschlagen. Gate-Elektrode 16 und Oxidschicht 14 werden dann mit bekannten photolithographischen Verfahren aus diesen Schichten gebildet. Die Zonen 21 mit leichter N—Dotierung werden dann zur Gate-Elektrode und Oxidschicht ausgerichtet ausgebildet. Danach werden eine weitere Oxidschicht und eine Schicht aus polykristallinem Silizium auf der schwimmenden Gate—Elektrode niedergeschlagen und derart abgeätzt, daß die Oxidschicht 18 und das obere Gate 20 oder St^uergate 20 entstehen. Nach der Ausbildung des Steuergates 20 werden mit dem Steuergate
70981 9/0623
-3- 26450U
20 fluchtende N-leitende Zonen 22 innerhalb der Zonen 21 geschaffen.
Im Idealfall sind die beiden Gate-Elektroden 16 und 20 miteinander ausgefluchtet, so daß Gebiete mit N-Dotierung auf beide Gate—Elektroden ausgerichtet gebildet werden können. Dies läßt sich jedoch wegen der Äusrichtungstoleranz bei der Ausrichtung der Maske für das Gate 20 auf Gate 16 schwer erreichen. Da Gate 20 dann nicht mit Gate 16 fluchtet, muß zweimal dotiert v/erden, um die Source- und Drain-Zonen des Bauelements zu schaffen. Außerdem ist die Fläche des Gates 20 größer als die des Gates 16, wodurch die Gesamtfläche des Bauelements erhöht wird.
Wenn das in Fig. 1 dargestellte Bauelement mit dem erfindungsgemäßen Verfahren hergestellt wird, ist das Steuer— gate auf die schwimmende Gate-Elektrode ausgerichtet, so daß zur Herstellung der Source— und Drain-Zonen nur ein einziger Dotierungsschritt erforderlich ist. Außerdem ist die für das Bauelement benötigte Fläche verkleinert, so daß eine höhere Packungsdichte möglich wird.
Fig. 2 zeigt ein Substrat 25, das bei dem beschriebenen Ausführungsbeispiel aus Silizium mit P-Dotierung besteht. Auf der Oberseite des Silizium-Substrats 25 läßt man eine Schicht 27 aus Silizium-Oxid aufwachsen; auf der Oberseite dieser Oxidschicht 27 wird eine erste oder untere Schicht 29 aus polykristallinem Silizium ausgebildet. In dem dargestellten Ausführungsbeispiel ist die Schicht 29 stark N-dotiert, beispielsweise mit Phosphor; dies wird in einem üblichen Diffusionsprozeß erreicht. Eine zweite Oxidschicht 31 wird auf der freiliegenden Fläche der ersten Schicht 29 aus polykristallinem Silizium aufgewachsen. Die Oxidschichten 27 und 31 können beispielsweise Dicken von 500-1000 A* haben, während die erste Silizium-Schicht 29 eine Dicke zwischen 4500 und 6000 8 haben kann. Das Substrat und die auf ihm an-
709819/0623
gebrachten, in Fig. 2 dargestellten Schichten entsprechen dem Substrat 10 der Fig. 1 und der Oxidschicht sowie der polykristallinen Silizium-Schicht, die zur Herstellung des Gateoxids 14 und der schwimmenden Gate-Elektrode 16 der Fig. 1 verwendet werden.
Fig. 3 zeigt das Substrat der Fig. 2 nach Ausbildung einer zweiten Schicht 33 aus polykristallinem Silizium auf der Oberfläche der Oxidschicht 31; danach bringt man eine Oxidschicht 35 auf die Oberseite der Silizium-Schicht 33. Diese Schichten können in herkömmlicher Weise gebildet werden. Die Ausbildung dieser Schichten auf Oxidschichten 31 stellt eine Abweichung vom bekannten, unter Bezugnahme auf Fig. 1 beschriebenen Verfahren dar, bei dem die schwimmende Gate-Elektrode 16 vor der Bildung der zweiten polykristallinen Schicht vollkommen geätzt wird. Figuren 2-7 zeigen nur einen Querschnitt durch das Bauelement. Die erste Schicht 29 aus polykristallinen! Silizium kann in anderen Gebieten (z.B. zwischen den Bauelementen) des Substrats 25 abgedeckt und geätzt werden, und deshalb braucht Schicht 29 sich nicht aber das gleiche Gebiet wie Schicht 33 zu erstrecken. Figuren 2-7 stellen hauptsächlich die Gate-Zone der schwimmenden Gate-Elektrode dar. Wo die erste Schicht 29 aus Silizium geätzt worden ist, kann eine Oxidation notwendig werden, um die geätzten Zonen zu isolieren. Die Schicht 31 der Fig. 3 kann deshalb an den Stellen aus einem anderen Oxid bestehen, an denen die Schicht 31 der Fig. 3 neu gezüchtet wurde.
Nach Ausbildung der Oxidschicht 35 wird in dieser Schicht eine Maske 35a (Fig. 4) gebildet. Die Maske entspricht einem bestimmten Muster und läßt sich wieder mit bekannten photolithographischen Verfahren herstellen. Nach Ausbildung der Maske wird die polykristalline Schicht 33 mit bekannten Silizium-Ätzmitteln geätzt, so daß sich das in Fig. 4 dargestellte obere Gate 33 ergibt.
Nach Herstellung des oberen Gates 33a werden die frei-
709819/0623
liegenden Abschnitte der Oxidschicht 31 und der Maske 35a mit bekannten Ätzmitteln für Oxide entfernt. Dann findet eine Ätzung an der ersten Schicht aus polykristallinem Silizium statt, um das untere Gate 29a wie in Fig. 5 dargestellt auszubilden. Bei dieser Ätzung wirkt das obere Gate 33a als Maske, die gewährleistet, daß das untere Gate 29a in der in Fig. 5 dargestellten Weise mit dem oberen Gate fluchtet.
Bei dem bevorzugten Ausführungsbeispiel wird ein selektives Ätzmittel zum Ätzen der Silizium-Schicht 29 verwendet. Das Ätzmittel wirkt unterschiedlich zwischen den dotierten und undotierten polykristallinen Silizium-Zonen und entfernt nur das dotierte Silizium, während die oberen Gates 33a praktisch nicht angegriffen werden. Die sich ergebende, in Fig. 5 dargestellte Struktur besteht aus dem unteren Gate.29a, dem
-oxid
oberen Gate 33a und dem dazwischen gelegenen Gate/31a. Das Ätzmittel für die dargestellte Gateanordnung besteht aus Flußsäure, Salpetersäure und Essigsäure. Dieses Ätzmittel hat die gewünschte Selektivität und ätzt nur das mit Phosphor dotierte polykristalline Silizium.
In der dargestellten Anordnung ist die untere Schicht aus polykristallinem Silizium dotiert und die obere Schicht undbtiert, doch können auch andere Kombinationen aus dotierten und undotierten Schichten verwendet werden. In diesen Fällen wird zuerst die obere Schicht geätzt, um eine polykristalline Silizium-Struktur zu definieren; diese Struktur wird dann als Maske für das Ätzen der unteren Schicht verwendet. Beispielsweise kann die untere Schicht undotiert sein, während die obere Silizium-Schicht eine Bor-Dotierung (P-Dotierung) aufweist. Dann kann man heißes KOH als Ätzmittel für die selektive Entfernung der undotierten, unteren Schicht aus polykristallinem Silizium verwenden. Dieses Ätzmittel beeinflußt das dotierte Silizium der oberen Schicht nicht in merklicher Weise. Dieses Ätzmittel kann auch ver-
709819/0623
wendet werden, wenn die untere Schicht eine leichte P— Dotierung aufweist, während die obere Schicht stark dotiert ist.
In manchen Strukturen kann man in der unteren Schicht eine P—Dotierung und in der oberen Schicht eine N—Dotierung oder überhaupt keine Dotierung verwenden. Die untere Schicht kann mit einem aus CrO.,, Flußsäure und Wasser bestehenden Ätzmittel (SIRTL) geätzt werden.
Das vorgeschlagene Verfahren läßt sich auch ohne ein Ätzmittel, das zwischen dotierten und undotierten Abschnitten aus polykristallinem Silizium unterscheidet, verwenden. In diesem Fall wird die in Fig. 3 dargestellte Oxidschicht 35 dicker als Oxidschicht 31 ausgebildet, wobei die Dicke 3000 A1 erreichen kann. Die dickere Oxidschicht wird dann zu einer Maske gemacht, beispielsweise zur Maske 35a der Fig. 4. Anschließend wird die obere Silizium-Schicht in der üblichen Weise geätzt, um das in Fig. 4 dargestellte Gate 33a zu erhalten. Anschließend werden die freiliegenden Abschnitte der Oxidschicht 31 in einem bekannten Verfahrensschritt zum Oxidabätzen entfernt. Da jedoch die Maske 35a dicker als Schicht 31 ist, läßt das Ätzmittel eine Maske 35a auf dem Gate 33a. Dann wird die untere Silizium-Schicht mit einem Ätzmittel für Silizium geätzt. Bei dieser Ätzung schützt Maske 35a die obere Fläche des Gates 33a, während die Seiten des oberen Gatters 33a als Abdeckung dienen. Beim Ätzen der unteren Schicht findet eine zusätzliche Hinterschneidung unter der Maske 35a statt, doch sind die sich ergebenden Gates aufeinander ausgerichtet. Die Hinterschneidung läßt sich in bekannter Weise durch Plasma-Ätzung reduzieren.
Wenn die in Sg.5 dargestellte Struktur als Speicherelement mit auf schwimmendem Potential befindlicher Gate-Elektrode ausgebildet werden soll, wird eine Öffnung 38 durch Oxid-
709819/0623
■β y «"w
schicht 27 neben den Gates 29a und 33a angebracht. Anschließend wird durch Implantation von Bor-Ionen durch Öffnung 38 eine Vertiefung ausgebildet. In einem Oxidationstreiberschritt werden dann die in der Vertiefung enthaltenen Dotierstoffe bzw. Fremdatome über die Peripherie der Öffnung 38 hinausdiffundiert, so daß sich in Fig. 6 dargestellte Vertiefung 40 mit P-Dotierung ergibt. Bei diesem Oxidationstreiberschritt wird das in Fig. 6 dargestellte Oxid 42 gebildet.
Nach der Ausbildung der Vertiefung 40 mit P-Dotierung " werden mit Abstand voneinander zwei Öffnungen 44 neben den Gates 29a und 33a durch die Oxidschicht 27 geätzt. Ein N-Dotierstoff, beispielsweise Phosphor, wird dann zur Bildung der Source-Zone 45 und der Drain-Zone 46 verwendet. Bekannte MOS-Herstellungsverfahren können zur Ausbildung der Öffnungen 38 und 44, der p—leitenden Vertiefung 40 der Source-Zone 45 und der Drain-Zone 46 verwendet werden.
Bei dem in Fig. 6 und 7 dargestellten Ausführungsbeispiel wird eine Vertiefung 40 mit p-Dotierung verwendet, doch ist dies nicht für die Herstellung des Speicherelements notwendig, wenn entweder das Substrat 25 stärker dotiert ist oder wenn Ionen-Implantation an der Oberseite des Substrats durchgeführt wurde, um eine Aufnahme- bzw. Wirtsstoff zone herzustellen. Bei der in Fig. 1 dargestellten Struktur wird dagegen keine Vertiefung mit P-Dotierung verwendet, sondern Ionen-Implantation wird an der Oberseite des Substrats durchgeführt (Zone 11).
Die Verwendung des erfindungsgemäßen Verfahrens zur Herstellung der in Fig. 7 dargestellten Struktur ergibt Vorteile gegenüber der bekannten, in Fig. 1 dargestellten Anordnung. Das Betriebsverhalten des in Fig. 1 dargestellten Bauelements hängt nicht von der Maskenausfluchtung bei der Herstellung des oberen Gates ab. Bessere
7098 19/0623
Betriebswerte ergeben sich damit aus der Ausfluchtung, die sich mit dem erfindungsgemäßen Verfahren erzielen läßt. Außerdem kann die Größe der Strukturen mit dem erfindungsgemäßen Verfahren verringert werden, da das obere Gate nicht größer als das untere ist. Zur Korrektur von Maskiertoleranzen macht man dagegen das obere Gate der in Fig. dargestellten Struktur größer als das untere Gate.
Mehrere der in Fig. 7 dargestellten Strukturen werden in einem programmierbaren Festwertspeicher (PROM) verwendet, der selbst ein Teil eines Ein-Chip-Digitalrechners ist. Hierbei werden die Vertiefungen mit P-Dotierung in der Art der Vertiefung 40 nicht verwendet, sondern es wird Ionen-Implantation im Aufnahmegebiet durchgeführt.
709819/0623
Leerseite

Claims (8)

PATENTANWÄLTE ZENZ & HELEsFR · D 43OO ESSEN 1 · AM RUHRSTElN 1 · TEL.: (02 01) 4126 87 Seite ~ ... 26450H entansprüche
1. Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium—Substrat, bei dem zuerst eine Schicht aus polykristallinem Silizium auf dem Substrat, danach eine Isolierschicht auf der ersten Silizium-Schicht und eine zweite Schicht aus polykristallinem Silizium auf der Isolierschicht gebildet werden, dadurch gekennzeichnet,
—en daß wenigstens eine der beiden Siliziumschicht dotiert wird, daß die zweite Siliziumschicht sowie die Isolierschicht unter Ausbildung .eines» bestimmten Strukturmusters geätzt werden, und daß danach die erste Siliziumschicht und die Struktur mit einem selektiven Ätzmittel behandelt werden, das nur die erste Siliziumschicht ätzt, wobei die Struktur als Maske dient.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat mit einer ersten Oxidschicht versehen wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
daß die erste polykristalline Siliziumschicht mit Phosphor dotiert wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Isolierschicht aus einer zweiten Oxidschicht besteht.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die zweite Schicht aus polykristallinem Silizium mit Bor dotiert wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die integrierte MOS-Schaltungsstruktur ein Speicherelement mit auf
709819/0623
schwimmendem Potential befindlicher Gate-Elektrode ist, dadurch gekennzeichnet, daß die erste polykristalline Siliziumschicht dotiert wird, daß eine Gatemaske auf der zweiten Siliziumschicht ausgebildet wird, daß die Ätzung der zweiten Siliziumschicht so durchgeführt wird, daß eine obere Gate-Elektrode entsteht, daß die dabei freigelegten Bereiche der zweiten Oxidschicht entfernt werden und daß die erste Siliziumschicht unter Bildung einer unteren Gate-Elektrode mit dem selektiven Ätzmittel behandelt wird, wobei die obere Gate-Elektrode als Maske verwendet wird, so daß die untere Gate-Elektrode auf die obere Gate-Elektrode ausgerichtet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß eine Source-Zone und eine Drain-Zone im Substrat neben den Gate-Elektroden ausgebildet werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Source- und Drain-Zonen N-dotiert werden.
7098 19/0623
DE2645014A 1975-10-29 1976-10-06 Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat Expired DE2645014C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US62685975A 1975-10-29 1975-10-29

Publications (3)

Publication Number Publication Date
DE2645014A1 true DE2645014A1 (de) 1977-05-12
DE2645014B2 DE2645014B2 (de) 1979-06-07
DE2645014C3 DE2645014C3 (de) 1980-02-28

Family

ID=24512170

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2645014A Expired DE2645014C3 (de) 1975-10-29 1976-10-06 Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat

Country Status (4)

Country Link
JP (1) JPS6020908B2 (de)
DE (1) DE2645014C3 (de)
FR (1) FR2330146A1 (de)
GB (1) GB1540450A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2802048A1 (de) 1977-01-26 1978-07-27 Mostek Corp Verfahren zur herstellung einer halbleitereinrichtung

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5419372A (en) * 1977-07-14 1979-02-14 Nec Corp Production of semiconductor memory
JPS54109785A (en) * 1978-02-16 1979-08-28 Nec Corp Semiconductor device
US4288256A (en) * 1977-12-23 1981-09-08 International Business Machines Corporation Method of making FET containing stacked gates
JPS5550667A (en) * 1978-10-09 1980-04-12 Fujitsu Ltd Method of fabricating double gate mos-type integrated circuit
JPS55105373A (en) * 1978-12-04 1980-08-12 Mostek Corp Metal oxide semiconductor transistor and method of fabricating same
US4240196A (en) * 1978-12-29 1980-12-23 Bell Telephone Laboratories, Incorporated Fabrication of two-level polysilicon devices
DE3037744A1 (de) * 1980-10-06 1982-05-19 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten zwei-transistor-speicherzelle in mos-technik
FR2468185A1 (fr) * 1980-10-17 1981-04-30 Intel Corp Procede de fabrication d'une matrice de memoire electriquement programmable a haute densite
JPS5787176A (en) * 1980-11-20 1982-05-31 Seiko Epson Corp Fabrication of semiconductor device
JPS57106171A (en) * 1980-12-24 1982-07-01 Fujitsu Ltd Manufacture of semiconductor device
US4490900A (en) * 1982-01-29 1985-01-01 Seeq Technology, Inc. Method of fabricating an MOS memory array having electrically-programmable and electrically-erasable storage devices incorporated therein
IT1218344B (it) * 1983-03-31 1990-04-12 Ates Componenti Elettron Processo per l'autoallineamento di un doppio strato di silicio policristallino,in un dispositivo a circuito integrato,mediante un' operazione di ossidazione
JPS60187852A (ja) * 1984-03-07 1985-09-25 Shimadzu Corp Νｍｒ　ｃｔ装置における静磁場発生装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719866A (en) * 1970-12-03 1973-03-06 Ncr Semiconductor memory device
DE2139631C3 (de) * 1971-08-07 1979-05-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
GB1360770A (en) * 1972-05-30 1974-07-24 Westinghouse Electric Corp N-channel mos transistor
JPS5024084A (de) * 1973-07-05 1975-03-14

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2802048A1 (de) 1977-01-26 1978-07-27 Mostek Corp Verfahren zur herstellung einer halbleitereinrichtung

Also Published As

Publication number Publication date
DE2645014B2 (de) 1979-06-07
FR2330146A1 (fr) 1977-05-27
DE2645014C3 (de) 1980-02-28
FR2330146B1 (de) 1982-08-27
GB1540450A (en) 1979-02-14
JPS6020908B2 (ja) 1985-05-24
JPS5259585A (en) 1977-05-17

Similar Documents

Publication Publication Date Title
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE2661098C2 (de)
DE3628488C2 (de) Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen
EP0755067B1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2645014A1 (de) Verfahren zur herstellung einer integrierten mos-schaltungsstruktur mit doppelten schichten aus polykristallinem silizium auf einem silizium-substrat
DE69018690T2 (de) Verfahren zur Herstellung einer EPROM-Zellen-Matrize.
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE69030409T2 (de) Herstellungsverfahren für eine selbstjustierte diffundierte Verbindungsstruktur
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2454705A1 (de) Ladungskopplungsanordnung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE19540124C2 (de) Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE2450230A1 (de) Verfahren zur herstellung von feldeffekttransistoren
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE3411960C2 (de)
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee