DE2615441A1 - Verfahren zur herstellung einer integrierten schaltung aus monokristallinem silizium - Google Patents

Verfahren zur herstellung einer integrierten schaltung aus monokristallinem silizium

Info

Publication number
DE2615441A1
DE2615441A1 DE19762615441 DE2615441A DE2615441A1 DE 2615441 A1 DE2615441 A1 DE 2615441A1 DE 19762615441 DE19762615441 DE 19762615441 DE 2615441 A DE2615441 A DE 2615441A DE 2615441 A1 DE2615441 A1 DE 2615441A1
Authority
DE
Germany
Prior art keywords
layer
silicon
oxide
substrate
gate insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762615441
Other languages
English (en)
Inventor
William G Oldham
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE2615441A1 publication Critical patent/DE2615441A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

PATENTANWÄLTE ZENZ & HELBER · D 43OO ESStN 1 · AM RÜHRSTEIN 1 · TEL.: (02 01) 4126 Seite -Y- I
Intel Corporation 3065 Bowers Avenue, Santa Clara, Kalifornien, V.St.A.
Verfahren zur Herstellung einer integrierten Schaltung aus monokristallinem Silizium
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Feldeffekttransistoren enthaltenden integrierten Schaltung aus monokristallineni Silizium mit einem au.f einem Substrat aus monokristallinem Silizium gebildeten Gate-Isölator und einem in der integrierten Schaltung verwendeten Feldisolator. Die Feldeffekttransistoren, die in die integrierte Schaltung einbezogen sind, sind in der Regel MIS- oder MOS-Bauelemente.
Bei der nachfolgenden Beschreibung der Erfindung wird der Ausdruck "MOS-Bauelement" in weitestem Sinne gebraucht; er bezieht sich auf Bauelemente mit (1) einem Halbleiterkörper (z.B. Substrat), beispielsweise einem monokristallinen SiIiziumscheibchen oder einem Silizium-auf-Saphir-Substrat oder epitaktisch auf einem Siliziumsubstrat gezüchtetem Silizium, wobei das Silizium in jedem Falle einen besonderen Leitfähigkeitstyp hat; (2) einem Isolator, z.B. einem Siliziumoxyd oder Siliziumnitrid oder einer Kombination dieser Verbindungen auf der Oberfläche des Halbleiterkörper, das bzw. die Bestandteile des Gates bildet? und (3) einem Sateleiter, der
aus einem Material wie Aluminium, polykristallinen! Silizium, Molybdän oder Wolfram gebildet ist. Der unter dem Gate-Oxyd liegende Abschnitt einer Halbleiterzone wird gewöhnlich als "Kanal" bezeichnet, der von einer Source- und einer Drain-Zone begrenzt ist, wobei die beiden zuletzt genannten Zonen einen Leitungstyp entgegengesetzt zu demjenigen des Substrats haben. Für die Zwecke der vorliegenden Beschreibung sind die Source- und Drain-Zonen zur Bildung eines MOS-Bauelements nicht erforderlich. Der Ausdruck "MOS-Bauelement" umfaßt beispielsweise auch ein ladungsgekoppeltes Bauelement, dem weder Source- noch Drain-Zonen zugeordnet sind. Auch der Ausdruck "Gate-Isolator" oder "Gate-Oxyd" wird im folgenden als allgemeiner Ausdruck verstanden, der nicht nur eine einzige Isolier- oder Oxydschicht, sondern auch Mehrfachschichtstrukturen umfaßt. Derartige Gate-Isolatoren oder -Oxyde können in verschiedenen Stufen des Herstellungsverfahrens diejenige Zens das Kslbleitermaterials überlappen, in der Source- oder Di;«:.iiTi-Zoneri gebildet werden sollen, während sie in anderen Verfahrensstufen die Halbleiteroberfläche zwischen den Sourceunc Drain-Zonen nur überbrücken.
In den vergangenen zehn Jahren hat die Herstellung und Verwendung von MOS-Bauelementen sowie die zugehörige Technologie eine rasche und weitgehende Expansion erfahren. Bei MOS-Bauelementen wurden anfänglich Gate-Strukturen mit metallischen Gate-Leitern (z.B. aus Aluminium) verwendet, die auf einer auf der Substratoberfläche gezüchteten Siliziumoxyddünnschicht gebildet wurden. Die Source- und Drain-Zonen wurden in derartigen Bauelementen im Substrat neben dem Gate-Oxyd gebildet. Eine dicke Oxydschicht, die allgemein als Feldisolator oder Feldoxyd bezeichnet wird, wurde außerhalb der Source- und Drain-Bereiche in Zonen niedergeschlagen, die den aktiven Bereich des MOS-Bauelements umgeben. In der MOS-Technologie wurden bereits frühzeitig auch andere Materialien als Aluminium für den Gate-Leiter verwendet. Ss hat sich als zweckmäßig erwiesen, ein Material zu verwenden, das der bei car
η η I <"? / Λ Λ :if ·
3fj4 ί / US ί «
Diffusion der Source- und Drain-Zonen verwendeten Temperatur standhält, wodurch eine Selbstausrichtung des Gates zwischen diesen Zonen ermöglicht wird. Erwünscht ist außerdem ein Material, das zu niedrigeren Schwellenspannungen als Aluminium führt. Sowohl Molybdän als auch polykristallines Silizium wurden'in diesem Zusammenhang verwendet, wobei polykristallinen! Silizium wegen dessen Kompatibilität mit anderen, bei MOS- Bauelementen verwendeten Materialien und wegen der umfassenden industriellen Erfahrung bei der Verarbeitung und Behandlung von Silizium der Vorzug gegeben wurde.
Unabhängig von dem besonderen verwendeten Gate-Material entspricht es bei der Herstellung von MOS-Bauelementen herkömmlicher Praxis, das Gate-Oxyd in einer spaten Stufe des Herstellungsverfahrens, in jedera Falle nach der Bildung des Feldoxyds niederzuschlagen. Derartige bekannte Methoden sind in den Figuren la bis Ie und 2a bis 2e veranschaulicht, die den Aufbau eines MOS-Bauelements eisaor integrierten Schaltung in bestimmten Stufen herkömmlicher Herstellungsverfahren zeigen.
Die Figuren la bis lh zeigea ein© üms liGEkcamlichen Herstsllungsfolgen beim Aufbau eines MQS=Silisiurabayslements mit isolierter· Gate-Elektrode. Bei diese® bekannten Verfahren wird gemäß Fig. la zunächst eine dicke Oxydsehichfe 12 aufgebaut, dis das Feldoxyd bildet. Die nächsten Verfahrensschritte bei bekannten Verfahren umfassen Photoraaskierung uad Atzen ^a Entfernen des Oxyds in derjenigen. ZoRe9 in eier das MOS-Bau element auszubilden ist (Pig« IbK Sin Diffusionsschi-itt führt zur Dotierung eines SiiisiuEig®t©s und aur Bildung der Source- und Drain~Z©nsja5 s© daß eine Ausrichtung stattfindet (Fig. If)0 Di© VerfshrensschrittQ au Fertigstellung des Bauelements sind in den Figuren Ig bis Ii dargestellt.
Aus dem zuvor beschriebenen bekannten Staiae® der Technik Qr=
gibt sich, daß ein dünnes Gate-Oxyd in der Regel dadurch gebildet wird, daß die Dünnschicht nach der Bildung der dicken Oxydschicht in der zuvor beschriebenen Weise neu gezüchtet wird. Eine alternative Lösungsmöglichkeit besteht an sich darin, zunächst eine dicke Oxydschicht über der gesamten Scheibe aufzubauen und die dicke Oxydschicht in dem zum Aufbau des MOS-Bauelements vorgesehenen Bereich durch Ätzen dünner zu machen. Die praktische Schwierigkeit einer Steuerung bai der Ätzung des Gate-Oxyds auf die vorgesehene genaue Dicke sowie die vermutlich schlechte Qualität der ursprünglich thermisch gezüchteten Oxydschicht haben dazu geführt, daß der anhand Fig. 1 erläuterten Methode für kommerzielle Zwecke der Vorzug gegeben wurde. Derartige bekannte Herstellungsmethoden sind in dem Buch S*MOS Integrated Circuits"·, herausgegeben von VJi 1 Harn M. Penney und publiziert von VonNostrand Rheinliold Company, 197 2, Seiten 145 bis 155 beschrieben.
Obwohl das ssih&ad Fig» 1 beschriebene '/erfahren an sich für anneh:r.k?.r -gehalten wurde, hat man sich in den letzten Jahren ständig i-sniüht« -/erbesserte Methoden zur Herstellung von MCS---IZV-;.Λ -^5^ts:i mii größeren Dichten τιηύ höherer Zuverlässigkeit j Ausbsuts \JL.i Geschwindigkeit ζϊ2 entwickeln. Die anhand von Pig«, 1 erlSi^ierfcs Methode führte zu eines Bauelement mit beträchtlichem topologischers Stufen, durch die einerseits die srcleliaren Dichter: feagrsnst und andererseits Ausbeuteverlnsie und ZirrerläSEigksitsproisleHie hervorgerufen werden. Eins Mc ςΐ I zrJk^l^ E^r Verbs es skiing u&s anhand von Fig. 1 erläutsrten iekanr-ten K-sthcde ist in. Fig* 2 gezeigt und im einzelnen in "Electronics^? 20. Dezember 1371 und in der von F3 ZOir-siici anläßlich ues IEES international Electron DsvicsE iiSÄclng ins Oktober 19S9 vorgelegten Arbeit "The MOS x JrQ-r:sssir genauer-
Prir.aip-Iell r'ird bsi dsr bekannten Ms-ihod® geffiäB Fig. 2 die Höhe der iopologischsn Stufen dadurch rsdusiert, daß die
609847/0874
Dicke des Feldoxyds beibehalten wird, während die Höhe des Oxyds über der Siliziumoberfläche in der Nähe der aktiven Zone des Bauelements reduziert wird. Hierbei wird eine Schicht 13 aus Siliziumnitrid (Fig. 2a) durch Photofabrikationsschritte zu einer Maske geformt, welche die Oberfläche der aktiven Zone des monokristallinen Siliziumsubstrats (Fig. 2b) überzieht. Es folgt ein Oxydationsschritt zur Bildung des dicken Feldoxyds, wobei die Siliziumnitridmaske eine ins Gewicht fallende Oxydation der aktiven Zone des monokristallinen Siliziums verhindert. Die Verwendung einer Siliziumnitridmaske führt zu der in Fig. 2c dargestellten Topologie, bei der die Höhendifferenz zwischen der Oberseite des Feldoxyds und der Oberseite des monokristallinen Siliziums beträchtlich verringert werden konnte. Außerdem hat die Stufe einen solchen Verlauf, daß die Kontinuität der nachfolgenden Verbindungsmetallisierung erleichtert wird. Nach der Bildung des Feldoxyds wird die Siliziumnitridschicht erneut photomaskiert und geätzt, wobei sie auch während der Bildung der Source- und Drain-Zonen mit Hilfe eines Diffusionsschritts (Fig. 2d) als Maske wirkt. Danach folgt ein erneuta: Oxydationsschritt zum Schutz der Source- und Drain-Zonen. In dieser Verfahrensstufe wird das die Gate-Elektrode überdeckende Siliziumnitrid entfernt, das Gate-Oxyd 16b aufgewachsen und mit einer Schicht aus Siliziumnitrid überzogen. Daher erfolgt die Bildung des Gate-Oxyds bei diesem bekannten Verfahren als einer der letzten Verfahrensschritte beim Aufbau des MOS-Bauelements. Neben den Vorteilen dieses Verfahrens hat es auch gegenüber dem zunächst anhand Fig. 1 beschriebenen Verfahren Nachteile. Spätere Verbesserungen des zuletzt beschriebenen Verfahrens sind in einem Artikel mit dem Titel "Another Self-Aligning MOS Process Has Interconnecting Advantage", Electronics magazine, 3. Januar 197 2, Seite 89 beschrieben.
Das anhand von Fig. 2 erläuterte Verfahren hat ebenso wie
7/0874
die später verbesserten Verfahren den Nachteil, daß das Gate-Oxyd erst gezüchtet wird, nachdem das Silizium mit Siliziumnitrid für eine beträchtliche Zeitspanne in Kon-' takt gestanden hat und das Substrat einer Reihe von Behandlungsschritten bei hohen Temperaturen ausgesetzt worden ist. Die Bildung des Gate-Oxyds in einer solchen (späten) Verfahrensstufe führt zu einer weniger befriedigenden Gate-Struktur. Ein weiterer Nachteil besteht darin, daß bei fehlerhafter Bildung des Gate-Oxyds in einer so späten Verfahrensstufe die vorhergehenden und weniger kritischen Herstellungsschritte vergeudet sind, da das sich ergebende Bauelement mit defekter Gate-Oxydschicht als integrierte Schaltung unbrauchbar ist. Darüberhinaus ist es außerordentlich schwierig, wenn nicht sogar unmöglich, die Güte der gezüchteten Oxydschicht zu überwachen, wenn das Oxyd in einer so späten Verfahrensstufe gebildet wird. Diese fehlende Überwachungs- und Kontrollmöglichkeit für die Gate-Oxydschicht macht es erforderlich, daß eine Gate-Oxydschicht verwendet wird, die wesentlich dicker ist, als an sich für die Zwecke des Bauelements erforderlich wäre, damit mit großer Wahrscheinlichkeit gewährleistet ist, daß das Gate-Oxyd die gewünschte Funktion angemessen erfüllt, Daher wurden Gate-Oxyde mit einer Dicke von angenähert 1000 R in der Regel industriell verwendet. Häufig wäre jedoch eine dünnere Oxydschicht erwünscht, um die zur Dicke des Gate-Oxyds direkt proportionale Schwellenspannung des MOS-Bauelements herabzusetzen.
Einer der Gründe, daß die Gate-Oxydschicht zu einer so späten Stufe des bekannten Herstellungsverfahrens gemäß Fig. 2 gebildet wurde, liegt darin, daß eine frühere Bildung des Gate-Oxyds unterhalb des Siliziumnitrids nach Auffassung der Fachleute notwendigerweise dazu führen würde, laß das Siliziumnitrid die Qualität des Siliziitsäcscyd verschlechtern würdse Dihsr vji'.rcis das Silisiumoxyd—Gate nach dSEü Stande der ^'B-Al.ij: cruno&~,"isl±ch erst dann ge-
609847/08 7 4
bildet, wenn zuvor einige Behandlungsschritte beendet und das Nitrid entfernt worden sind.
Es ist Aufgabe der Erfindung, ein Verfahren der eingangs angegebenen Art zur Verfügung zu stellen, das die Vorteile der zuvor beschriebenen beiden bekannten Verfahren, also die automatische Ausrichtung gemäß in Fig. 1 veranschaulichtem Verfahren und die günstigere topologische Stufung gemäß Verfahren nach Fig. 2 vereinigt und darübarbiaaus eine bessere Ausbeute, extrem hohe Dichten und eine besonders einfache überwachung der Gate-Oxydschicht ermöglicht.
Bei dem erfindungsgemäßen Verfahren sur Herstellung einer Feldeffekttransistoren enthaltenden integrierten Schaltung aus monokristallinem Silizium mit einem auf einem Substrat aus monokristallinera Silicium gebildeten Gate-Isoletor und einem in der integrierten Schaltung verwendeten Feldisolator wird erfindungsfQiaäß sur "Leoimei dieser Aufgabe so vorgegangen, daß der Ga fce-Is©la ·":>?,:? ^wZ ugt-ϊ S'Ästrfri -7or der Herstellung des Feldisolators gebildet; ur_il imf ^:~"~ Substrat während aller nachfolgenden Behandlung^schritt® sui* Herstellung der integrierten Schaltung erhalten wird, so daß er unbeschädigt bleibt und zu einem Bestandteil des fertigen MOS-Bauelements wird. Da das Gate-Oxyd im Verlauf des ersten grundsätzlichen Verfahrensschritts, also vor der Bildung des Feldoxyds auf-einer frischen und nicht durch vorhergehende Verfahrensschritte beeinträchtigtes, Oberfläche des monokristallinen Siliziumscheibchens erfolgt, sind alls Voraussetzungen für eine hohe Güte und Gleichmäßigkeit der Gate-Oxydschicht sowie der darunterliegenden Substratob®'?=· fläche erfüllt. In der erfindungsgemäß vorgesehenen Herstellungsstufe des Gate-Oxyds läßt sich dieses noch einwandfrei untersuchen und ausmessen5 wodurch bereits vor der aufwendigen Weiterbehandlung die Gewähr dafür gegeben ist, daß die Qualität der Qxydschicht allen Ansprüchen
609847/087
genügt. Sollte sich bei dieser Prüfung zeigen, daß die Oxydschicht nicht den Erfordernissen entspricht, so kann die Oxydschicht ohne Schwierigkeiten entfernt und neugezüchtet werden, ohne daß dabei ein größerer Arbeitsverlust auftritt. Die Züchtung des Gate-Oxyds zu dieser frühen Stufe des Verfahrens erweist sich als wesentlich einfacher und leichter als die Züchtung des Gate-Oxyds nach vorhergehendem Ablauf verschiedener Verfahrensschritte. Darüberhinaus entfallen bei der frühzeitigen Züchtung des Oxydgates die herkömmlichen Verfahrensschritte der Entfernung des Siliziumnitrids und des Wiederaufwachsens des Gate-Oxyds. Da das die gesamte Scheibe überziehende Gate-Oxyd einer genauen überwachung und Prüfung ohne weitares zugänglich ist, wird es mit Hilfe des erfinäungsgamäiisn Verfahrens ferner möglich, die Gate-Oxydschicht dünner au machen als bisher, also auf eine Dicke beispielsweise zwischen 700 und 350 i? zu bringen. Wie oben erwähnt, wird hieriurcl^ ain beträchtlicher Vorteil für den Betrieb des IiC-S-Hiusls&Givis erzielt«
Die siiL"i::dungsgesiSen Verfahrensschritte lassen sich auch mi^ /.-.."' "--^r:sh^-£:::3i5ii-Iiritten sur 2ildt:^g van Siliziumnitrid {oder ands-5,1 Z-ii^-U=I-Iz skier schichten.) sruf dem Gate-Oxyd kombinieren, indes ax-3 Xa skier schicht auf dem Gate-Oxyd niedergeschlagen wir! und sei der nachfolgenden Bildung der dlcker-sn 7 2iZ,°S.c-y>rraBch±£l:Jz die äassie^ssaieht zur Verhinderung einer weitsran Oxy^a-IsR des Gat-s-Isolators verwendet wird.
Beispiele ries ^rfinöirigsgasISen Verfahrens werden im folgenden anhand ds:: Zs-Ichrraiig nälier erläutert. Es zeigen:
Fig.s Iz us Ii Querschnittanslehnen eines MOS-Bauelements in vsrschieden-sn Stufen eines bekannten Herstellungsverfahrens ;
Figo 2a ids 2e Querschnittansichtsn auf ein MOS-Bauelement ia verschiedenen Stufen eines anderen bekannten Her stsl l^ir.^s Verfahrens t
609847/0^7
261
Fig. 3a bis 3e Querschnittsansichten eines MOS-Bauelements in verschiedenen Stufen der Herstellung nach einem Beispiel der vorliegenden Erfindung;
Fig. 4a bis 4e Querschnittsansichten eines MOS-Bauelements in verschiedenen Herstellungsstufen eines anderen Beispiels des erfindungsgemäßen Verfahrens;
Fig. 5 eine Schnittansicht durch eine integrierte Schaltungseinheit mit einem Feldeffekttransistor und einem Kondensator, die in einem Substrat entsprechend der Darstellung in Fig. 3e gebildet sind; und
Fig. 6 eine Schnittansicht durch einen Feldeffekttransistor, der in einem Substrat nach dem erfindungsgemäßen Verfahren entsprechend Fig. 3e oder 4e hergestellt ist.
In der folgenden Beschreibung umfaßt der Ausdruck "Halbleitersubstrat" allgemein einen monokristallinen Halbleiterkörper oder ein monokristallines Halbleiterscheibchen oder eine auf einer geeigneten Unterlage angeordnete Schicht aus monokristallinem Halbleitermaterial (z.B. eine epitaktisch aufgewachsene Schicht) oder eine Schicht aus monokristallinem Halbleitermaterial, die auf einer Spinell- oder Saphirunterlage angebracht ist, oder verschiedene andere vergleichbare Anordnungen.
Es ist zu beachten, daß sich die einzelnen Verfahrensschritte nach der Erfindung nach verschiedenen Methoden durchführen lassen. Die speziellen Einzelheiten oder Bedingungen zur Durchführung eines besonderen VerfahrensSchrittes stellen daher keinen Bestandteil der vorliegenden Erfindung dar, zumal sie natürlich zum bekannten Stande der Technik gehören. Daher werden im folgenden Teil der Beschreibung Einzelheiten eines speziellen VerfahrensSchrittes nur oberflächlich behandelt.
Zwei Beispiele der Erfindung werden anhand der Figuren 3 und 4 erläutert. Bei keinem der Beispiele wird die zur Kanalzone zu machende Oberfläche zu irgendeinem Zeitpunkt während des Herstellungsprozesses nach der anfänglichen
6098Α7/087Λ
Reinigung freigelegt. In Fig. 3a weist ein monokristallines Siliziumsubstrat 30a des P-Leitungstyps eine Oberfläche auf, welche zunächst vorbereitet und gereinigt wird und durch eine Folge von Verfahrensschritten, einschließlich Waschen mit einem säurehaltigen Mittel, Abkühlen und Trocknen behandelt wird. Nach der anfänglichen Vorbehandlung der Oberfläche 31 besteht der erste, am Substrat 30a durchgeführte grundsätzliche Verfahrensschritt in der Bildung der Gate-Oxydschicht 32a, welche die Gesamtoberfläche des Substrats 30a überzieht. Wenn die Gate-Oxydschicht 32a die Gesamtoberfläche überzieht, ist es möglich, deren Ausbildung und Qualität genau zu überwachen und zu messen. Vorzugsweise ist die Gate-Oxydschicht 32a eine Dünnschicht aus thermisch aufgewachsenen Siliziumoxyd hoher Qualität. Nach dem Stande der Technik hatten die Gate-Oxydschichten in der Regel eine Dicke von IGQO R, und sie bestanden aus Siliziumoxyd. Mit Hilfe des erfindungsgemäßen Verfahrens kann eine geeignete Dicke des Gate-Oxyds im Bereich von 20C bis 1000 R gewählt werden. Bei dem erfindungsgemäßen Verfahren kann das Gate-Oxyd in einer trockenen oder nassen Umgebungsatmosphäre bei Temperaturen im Bereich von etwa 900° C bis 1250° C thermisch aufgewachsen werden, oder es kann durch herkömmliche Oxydniederschlagung gebildet werden. Ferner kann das Siliziumoxyd mit anderen Gate-Isolatoren aur Bildung eines vollständigen Gate-Materials kombiniert werden.
Nach dem Niederschlagen der Gate-Oxydschicht 32a wird eine Siliziumnitri.dseiiicivt 34a auf der Oxydschicht 32a niedergeschlagen (Fig. 3b). In typischer Verfahrensweise kann diese Schicht durch Reduzierung von Siliziumwasserstoff (Silane) in einer AmmoniakatinoSphäre bei etwa 950 C gebildet werden. Die Nitridschicht 34a kann eine angenäherte Dicke von 1000 S haben. Nach dem Niederschlagen der Nitridschicht 34a wird eine sehr dün-ie izoB* 2üO bis 400 R) SiIi- ziumoxyd-Maskierschicht i^oBe EIO^J 36a thermisch auf der
h 0 S 8 h ,- ι υ b i
Nitridschicht 34a mit Hilfe bekannter Mittel, z.B. durch Dampfoxydation bei 1075° C über 90 Minuten thermisch aufgewachsen werden. Die Maskier-Oxydschicht 36a wird durch geeignete Photofabrikationsschritte selektiv entfernt, wobei bestimmte Teile der Siliziumnitridschicht 34a freigelegt werden. Die freigelegten Teile der Silisiumnitridschicht werden durch Ätzung entfernt, wodurch entsprechende Teile der Gate-Oxydschicht 32a freigelegt werden; diese werden sodann ebenfalls durch Ätzen in der Regel mit eine© anderen Ätzmittel als das zuvor zur Entfernung der Siliziumnitricl·= schicht verwendete Ätzmittel entfernt. Derartige Ätzschritte und die zugehörigen Ätzmittel gehören zum Stande der Technik und werden industriell
Die sich in dieser Verfahrensstufe ergebende Struktur ist in Fig. 3c gezeigt. Die freigelegt© Oberfläche 38a ist diejenige Fläche, auf der das dicke Psldoxyd zu bilden ist« Eine Oberfläch© 40a; die äen Kanal-9 Gate-, Source- und Drain-Zonen des laiaslsas-nts 3b®Eacabsrt ist9 liegt unter der Gate-Oxydschicht 32a unu de^ Hv^ri'dsc'r? sfoi 34a ynd wird von diesen Schichten geschütsio
Als nächstes wird das Substrat eier S3I-Jf3 3c dotiert. Dies kann dadurch geschehen, daß die freigelegte Oberfläche 38a einer Borionenimplantation bei einer Dosis von angenähert
13 2
5 χ 10 Ionen/cm mit einer spitzen Xaplantationsenergie von 50 keV unterworfen wird. .Selbstverständlich sind die genauen Parameter der Ioneninplantation in das Substrat 30a kein wesentlicher Bestandteil der Erfindung, und die Diffusionszonen 42a gemäß Fig. 3d können ira Halbleitersubstrat 30a mit Hilfe beliebiger bekannter Mittel gebildet werden, die mit dem beschriebenen Verfahren kompatibel si:*cl
Der nächste Verfahrensschritt besteht in der Bildung einer dicken Feldoxydschicht 44a auf der freigelegten Oberseite
609847/0874
des Substrats. Die dicke Oxydschicht 44a kann eine Stärke von angenähert 1200 R (1,2 um) oder mehr haben und durch Dampfoxydation thermisch aufgewachsen werden. Eine typische Verfahrensweise besteht in der Oxydation bei 1075° C über eine Zeit von 3 1/2 Stunden. Die Nitridschicht 34a verhindert weitgehend eine weitere Oxydation desjenigen Bereichs des Halbleitersubstrats 30a, der unter der Nitridschicht 34a liegt. Ein wesentlicher Teil der Feldoxydschicht 44a liegt unterhalb der Oberfläche 40a des Substrats 30a. Dadurch werden die Höhendifferenz und die Stufengradienten an der Oberfläche der fertigen integrierten Schaltung minimaiisiert. Es ist außerdem zu beachten, daß die Feldoxydschicht 44a dazu neigt, seitlich unter die Nitridschicht 34a zu oxydieren und dadurch die Nitridschicht an deren Rändern leicht aufwärts zu biegen. Das Ausmaß der Aufwärtsbiegung der Nitridschicht 34a ist zur Veranschaulichung in Fig. 3d stark übertrieben dargestellt»
Der nächste "/erfahr ens schritt ist die Entfernung durch Ablösung mit Hilfe geeigneter bekannter Ätzmittel der Nitridschiclit 34a und -2iner dünnen Cxydschicht 35a, die sich gertShr.li.^:» : i:J dsr iiiiridschicht wäiir^zid -des OxydationsVerfahrens bildete iio sich danach erg-bande Struktur ist in Fig. 3e dargestellt. JSs ':t su sehen, daß das Feldoxyd und das Gate-Oxyd gebildet sio,ds ohne im vorausgegangenen Verfc/.reR dls Dlisrflacha 40s des HaLblaitersubstrats 30a zu irgendeines; SeitpurJct freigelegt zu haben. Die sich ergebende Struktur "San weiteren bekannten Verfahrensschritten zur Gewinnung sinss oder .τ,-shrerer MOS-Bauelemente unterzogen werden, voi-si diese weiteren Yerf ahrens schritte denjenigen in dsn FL-Pi7J1STi 1 ocer 2 entsprechen können.
"c-iTEugsweiss wird eine Struktur entsprechend Fig. 3e zur Herstellung von Suizid—Gate—Sausleisentsn benutzt. In einen solchen Falls können entsprechend der Darstellung in Fig. sine ci-2~ rr.-Bh^sir-i i;-lii'isr:ce DiffiiaiiLissonen 50 in der
Γ* <^ O ·'
U ~^ Ö U
Oberfläche 40a gebildet werden, wobei die durch !implantation gewonnenen Zonen 42a als Feld-Begrenzungs- bzw. Stoppzonen dienen und ein oder mehrere polykristalline Siliziumleiter 52, 54 und 56, der oder die etwa auf Oxydschichten 32a und 44a angeordnet sind, als Gate 52, Verbindungsleiter 54 oder als Teil eines Kondensators 56 verwendet werden.
Eine andere Struktur, die nach dem beschriebenen Verfahren hergestellt werden kann, ist in Fig. 6 gezeigt. Beginnend mit der Struktur nach Fig. 3e (in einigen Fällen derjenigen nach Fig. 4e) wird eine polykristalline Schicht 58 auf der Oberfläche von Schichten 31a und 44a niedergeschlagen. Nach Maskierung und Ätzung bleibt ein Teil der polykristallinen Schicht 58 zurück, der isoliert über dem Substrat angeordnet ist und eine Gate-Struktur bildet. Teile der Oxydschicht 32a werden ebenfalls maskiert und geätzt, um Fenster auszubilden, durch die Dotierstoffe zur Herstellungvon Diffusionszonen 60 und zur Dotierung des restlichen Teils der polykristallinen Schicht 58 eindiffundiert werden. Zusätzliches Oxydmaterial überspannt den oberen Teil der Struktur und bildet eine dicke Oxydschicht 62. Nach geeignetem Maskieren und Ätzen entstehen Öffnungen in der Oxydschicht 62, in die metallisches Kontaktmaterial 64 eingebracht wird.
In Fig. 4 ist ein zweites Beispiel der erfindungsgemäßen Herstellung eines selbstausgerichteten n-Kanal-MOS-Bauelements mit dicker Feldoxydschicht dargestellt. Wie zuvor im Zusammenhang mit dem Beispiel gemäß Fig. 3 erläutert wurde, findet auch hier ein p-leitendes monokristallines Siliziumsubstrat 30b Verwendung, auf dem eine Siliziumoxyddünnschicht 32b hoher Güte gebildet wird. Eine polykristalline Siliziumsperrschicht (silicon barrier layer) 33 wird sodann in bekannter Weise auf der Oxydschicht 32b niedergeschlagen. Danach wird eine Siliziumnitrid-Dünnschicht 34b auf der polykristallinen Schicht 33 gebildet, wodurch sich die in Fig. 4a gezeigte Schicht ergibt. Die Bildung der polykristallinen Silizium-
609847/087^
schicht 33 zwischen der Oxydschicht 32b und der Nitridschicht 34b kann bei gewissen Verfahrensfolgen oder Prozessparametern zweckmäßig sein, um die Einführung verschiedener Fehler und Verunreinigungen bzw. Storstoffe in die Oxydschicht 32b aus der Nitridschicht 34b zu verhindern. Bekanntlich sind verschiedene Betriebsparameter der hergestellten MOS-Bauelemente, z.B. die Schwellenspannung, extrem stark von der Qualität der Gate-Oxydschicht abhängig. Aus diesem Grunde ist verständlich, daß die Anordnung der polykristallinen Siliziumschicht 33 zwischen der Nitridschicht 34b und der Oxydschicht 32b zu einer Barriere bzw. Sperrschicht führt, die einen guten Schutz der Oxydschicht 32b vor Verunreinigungen und anderen Fehlern aus der Nitridschicht 34b während des Herstellungsverfahrens bietet.
Ear nächste Verfahrensschr-itt ist das Niederschlagen oder die Bildung (durch Cc-iydation) einer dünnen Oxydmaskierschicht 36b auf der freiliegenden Oberfläche der Nitridschicht 34b (Fig. 4b). Wie zuvor beschrieben, wird die Oxydschicht 36b durch Photofabrikationsschritte in die gewünschte musterartige Form gebracht (Fig. 4c). Unter Verwendung der Maskieroxydschicht 36b werden entsprechende Bereichs der Nitridschicht 34fc entfernt, worauf entsprechende Bereiche der polykristallinen Schicht 33 und der Oxydschicht 32b nacheinander entfernt werden. Hierfür geeignete Ätzmittel sind bekannt. Die sich danach ergebende Struktur ist in Fig. 4c dargestellt; im Bereich ihrer Oberfläche 38b ist das Substrat 30b freigelegt. Die freigelegte Γ-feerfläche 38b des Substrats 3Gb wird sodann einer Ionenimplantation, z.B. einer Borionenimplantation unterworfen, wodurch eine stark dotierte p-Zone 42b im oberer. Teil des Substrats 30b nahe der Oberfläche 38b geschaffen wird. Wie oben erwähnt, kann eine Dosierung von
13 2
5 χ 10 Ionen/cm bei etwa SG keV Spltssneiiergie bei der Dotierung der Zonen 42b Ie Substrat 30b verwendet werden.
609847/0874
Nach der Implantation der dotierten Peldzonen 42b wird eine dicke Feldoxydschicht 44b auf der freigelegten Oberfläche 38b aufgewachsen. Ein leichtes seitliches Einwachsen der Oxydschicht 44b entsprechend Fig. 4d ruft ein Anheben der Randbereiche der polykristallinen Schicht 33 und der Nitridschicht 34b hervor. Der durch das Seiten- und Aufwärtswachstutn der Oxydschicht 44b hervorgerufene geneigte Verlauf dient später zur Bildung einer Übergangsstufe an der Oberfläche des Bauelements. Auf diese Weise sind später auf der Oberseite gebildete Passivierungs- und Metallisierungsschichten einer wesentlich geringeren Gefahr einer Verdünnung oder Bruchbildung ausgesetzt.
Nach der Bildung der Feldoxydschicht 44b kann die Nitridschicht 34b unter Verwendung eines geeigneten Ätzmittels entfernt werden, um die polykristalline Siliziurasehicht 33 freizulegen. Die polykristallin© Schicht 33 kann Bestandteil des Gates sein oder auch entfernt werden; in jedem Falle wird jedoch, sizie stisätslieifte Schicht au^pdlykristallin@ra Slliziura ©nf s^:? "sßa^ic!:D?'ii£cfee iaisasrgs= schlagen und mit Hilfe von Phefcoiabriisaü.vr'issetiffi^.ten zn einer das Gate-Oxyd 40b überziehenden Gateschicht ger-rf^nrks Weitere Photofabrikationsschritte Cs0Bo Maskieren unü Ätzen) werden sodann zur Ausbildung ir©n öffnungen 46 in der Oxydschicht 32b und zur Ausarbeitung der polykristallinen Schicht 18b (Figo 4@), die einen Teil der ursprünglichen polykristallinen. Sperrschicht 33 Cgeaeigt in. dsn Figuren 4a bis 4d) bildet, ausgeführt.
In alternativer Verfahrensweise kann die Hltridschicht 34b in einem späteren Verhandlungsschritt entfernt cd©:: iifoerhauptnicht entfernt werden, also zusammenhängender Bestandteil des Bauelements bleiben. Nach Entfernung der Nitridschicht 34b werden Dotierstoffe in die öffnungen 46 und in die polykristalline Schicht 18b eindiffundiert, um die Source-, Drain- ursä Gate-Leiter-Zonen des MOS-Bau-
609847/087^
elements zu bilden. Daran können sich die Passivierungs- und Metallisierungsschritte anschließen, um in bekannter Weise die Herstellung des Bauelements im Substrat 30b zu beenden. Es ergibt sich ein MOS-Bauelement mit einer dicken Feldoxydschicht 44b, einer Diffusionsstopzone 42b, einem selbstausgerichteten Gate 18b und Source-Drain-Zonen 48.
Wie oben bei einem Beispiel erwähnt, bleibt die Nitridschicht 34b in dem Bauelement, und die polykristalline Siliziumschicht, die als Gate dient, wird darüber gebildet. Dieses Beispiel wird vorzugsweise dann verwendet, wenn keine polykristalline Silizitsmsperrschicht vorhanden ist; jedoch kann die Nitridschicht 34b über der polykristallinen Sperrschicht 33 belassen werden, und in diesem Falle %'Lru das polycristalline Silisiurogate 18b darüber ausgebildet. Sei einer solchen Struktur bildet die polykristalline Siliz-iirase.errschicht zusammen unit dem Gate-Oxyd und cisr SiLizi^irnitridschiclit die Gate-Isolatorstruktur des
,-„v.-zh ": .r.i i'ssi 3-sIspi^l gemäß Fig. 4 ist die Oberfläche 4"b ds-i ;s_2„ iiv vrsiifostrafcs 30b eü ksinain Zeitpunkt im "erlaufe css 7erf&hrsrä3 der Unigebungsafcmosphäre _ausgesstst« Bas Tar fahr en ganisS Fig. 4 unterscheidet sich von deifjfenigsn nach Fig. 3 darin, daß eine zusätzliche poly- >risfe:,lins Silisiii^sperrschicht 33 gabildet wird, welche äis O::vagjhicli-i 32b gege:i Vsrunrainigungen oder Fehler aas dar ZTitridschi-ht 34b schützt. Bei diesem Verfahren yzÖnn'Bzi -f.is C^'li^St und «fis Eigenschaften dar Oxydschicht 32b cj-i-::?-" kcntrsiliert ιζκί über dsn gesaiaten FabrikationsvsiTl-s^f ar-"?.l'i'-52i v;srden, so daß ein MOS-Bau el em ent mit den gevUn-r-iht-ar:. vorgegebenen Parametern, z.B. Schwellenspan— nurigen und Binarpsgeln gewonrien werden kann« Iirs vorstehenden wurde slso ein Tsrfahren zur Herstellung eines selbstäusgarlchtetsn, m±t einens dicken Feldoxyd versehenen HaIb-IeiterJbauals7isr.t3 J^siebsü, bei ds^ iis SiliziUHioxyd
6098 4 7/087 4
261544
Gate-Grenzschicht zu keinem Zeitpunkt freigelegt wird. Die erst nach der Bildung des Gate-Oxyds erfolgende Züchtung des Feldoxyds erleichtert die selektive Felddotierung und steht im Einklang mit der automatischen Selbst-Ausrichtung des Gates bezüglich der Source- und Drain-Zonen, ohne daß dabei die Anzahl der wesentlichen Verfahrensschritte erhöht wird.
609847/0874

Claims (1)

  1. PATENTANWÄLTE ZENZ & HELBER · D 4300 ESSEN 1 · AM RUHRSTEIN 1 TEL.: (O2O1) 4126 87 Seite _ 18 -
    Patentansprüche
    Iy Verfahren zur Herstellung einer Feldeffekttransistoren enthaltenden integrierten Schaltung aus monokristallinem Silizium mit einem auf einem Substrat aus monokristallinem Silizium gebildeten Gate-Isolator und einem in der integrierten Schaltung verwendeten Feldisolator, dadurch gekennzeichnet , daß der Gate-Isolator auf dem Substrat vor der Herstellung des Feldisolators gebildet und auf dem Substrat während aller nachfolgenden Behandlungsschritte zur Herstellung der integrierten Schaltung erhalten wird.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Gate-Isolator und der Feldisolator aus Siliziumoxyd bestehen, das auf der Oberfläche des monokristallinen Siliziumsubstrats gebildet wird.
    3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Gate-Isolator in Form einer Schicht aus Siliziumoxyd mit einer Dicke von weniger als 1000 8. gebildet wird.
    4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Gate-Isolator als Schicht aus Siliziumoxyd mit einer Dicke von weniger als 850 A gebildet wird.
    5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Gate-Isolator über ix wesentlicher der gesamten Oberfläche des
    7/, 609847/0874
    Z/bu.
    Substrats gebildet und vor der Durchführung der nachfolgenden Herstellungsschritte zunächst kontrolliert und ausgemessen wird.
    6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zunächst eine Gate-Isolatorschicht aus Siliziumoxyd in einer Dicke zwischen etwa 200 und 1000 R auf der Oberfläche des Substrats aus monokristallinem Silizium aufgebaut, danach eine Oxyd-Maskierschicht über dem Siliziumoxyd niedergeschlagen wird, um dessen weiter® Oxydation zu verhindern, daß danach ein Teil der Gate-Iso-= latorschicht und der Maskierschicht bis zur Freilegung dar Oberfläche des Siliziumsubstrats entfernt wird, daß in das freigelegte Siliziumsubstrat zusätzliche Dotierstoffe eingeführt werden, daß die freiliegende Substratoberfläche sur Bildung einer an die Gate-^Xsolatsrschicht angrenzenden dicken Oxydschicht oxydiert wird, wobei die Oxyd-Maskierschicht ein Weiterosrfdisren des· Gafce-Isolatorschicht und des darunterliegenden Sili^iissj Torliindsrt, und daß die Gate-Isolator schicht während "Γ:^·: η?.£ζ.-±^!-Ί<?ϊΐά<£Ά f erfahr sks-= schritte zur Bildung der intsg^isrtan 3 cb~ Idling o-^eränöart gehalten wird.
    7ο Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Oxyd-Maskiermaterial von der Gate-Isolatorschicht nach der Bildung der dicken Oxydschicht auf dsra Substrat entferai wird.
    8ο Verfahren nach Anspruch 7, dadurch gekennzeichnet, eine Schicht aus polykristaHinein Silizium nach den» Entfernen der Oxyd-Maskierschicht von der Gate-Isolatorschi^ht auf letzterer niedergeschlagen wird.
    So Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß sine Schicht aus polykristallinem Silizium über der Oxyd-Ma skier schicht und der Gaifee-Isolatorschicht niedergeschlagen
    609847/0874
    10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Oxyd-Maskierschicht direkt auf der Gate-Isolatorschicht gebildet wird.
    11. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß eine Barrieren- bzw. Sperrschicht aus polykristallinen! Silizium direkt auf der Gate-Isolatorschicht gebildet wird und daß die Schicht aus Oxyd-Maskiermaterial auf der Sperrschicht aus polykristallinen! Silizium niedergeschlagen wird.
    12. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Oxyd-Maskiermaterial Siliziumnitrid ist.
DE19762615441 1975-05-05 1976-04-09 Verfahren zur herstellung einer integrierten schaltung aus monokristallinem silizium Pending DE2615441A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US57503375A 1975-05-05 1975-05-05

Publications (1)

Publication Number Publication Date
DE2615441A1 true DE2615441A1 (de) 1976-11-18

Family

ID=24298658

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762615441 Pending DE2615441A1 (de) 1975-05-05 1976-04-09 Verfahren zur herstellung einer integrierten schaltung aus monokristallinem silizium

Country Status (4)

Country Link
JP (1) JPS51142982A (de)
DE (1) DE2615441A1 (de)
FR (1) FR2310634A1 (de)
NL (1) NL7604708A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0023528A1 (de) * 1978-12-04 1981-02-11 Mostek Corporation Doppelt diffundierte Transistor-Struktur und Verfahren zu deren Herstellung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1089299B (it) * 1977-01-26 1985-06-18 Mostek Corp Procedimento per fabbricare un dispositivo semiconduttore
JPS55143047A (en) * 1979-04-25 1980-11-08 Nec Corp Insulating separation method for semiconductor device
JPS5961069A (ja) * 1982-09-30 1984-04-07 Toshiba Corp 半導体装置の製造方法
JPS5976472A (ja) * 1982-10-26 1984-05-01 Toshiba Corp 半導体装置の製造方法
US4508757A (en) * 1982-12-20 1985-04-02 International Business Machines Corporation Method of manufacturing a minimum bird's beak recessed oxide isolation structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58190B2 (ja) * 1972-01-27 1983-01-05 日本電気株式会社 ゼツエンゲ−トガタデンカイコウカトランジスタ
IT999786B (it) * 1973-01-15 1976-03-10 Fairchild Camera Instr Co Procedimento per la fabbricazione di transistori a semiconduttore di ossido metallico e prodotto ottenuto con il procedimento
JPS5918872B2 (ja) * 1973-12-07 1984-05-01 日本電気株式会社 絶縁ゲ−ト型電界効果半導体装置の製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0023528A1 (de) * 1978-12-04 1981-02-11 Mostek Corporation Doppelt diffundierte Transistor-Struktur und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
NL7604708A (nl) 1976-11-09
FR2310634A1 (fr) 1976-12-03
JPS51142982A (en) 1976-12-08

Similar Documents

Publication Publication Date Title
DE3019850C2 (de)
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE3311635C2 (de)
DE2745857C2 (de)
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3150222A1 (de) &#34;verfahren zum herstellen einer halbleitervorrichtung&#34;
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE2922018A1 (de) Verfahren zur herstellung von vlsi-schaltungen
EP0005166B1 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE19749345A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE2922014A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2922016A1 (de) Vlsi-schaltungen
DE19642746A1 (de) Halbleitereinrichtung und ihr Herstellungsverfahren
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE3424181A1 (de) Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen
EP0066730A2 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
EP0159617A1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE2615441A1 (de) Verfahren zur herstellung einer integrierten schaltung aus monokristallinem silizium
DE2932928A1 (de) Verfahren zur herstellung von vlsi-schaltungen