JPS5961069A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の弯する技術分野〕 この発明は半導体装置の製造方法に係り、特に改良され
たゲート絶縁膜を有するＭＯ８型集積回路を提供するも
のである。

〔従来技術とその問題点〕

従来、半導体としてシリコン（Ｓｔ）を用いた半導体装
置特にｎ回路（ＩＣ）にできる■Ｓ型の半導体装置では
゛寄生チャネル″による絶縁不良をなくし、かつ″寄生
界１ｉｉ”を小さくするために、隣接する素子間ｃ以下
、フィールド領域と称す）には比較的厚い絶縁膜を設け
ている。これは半２鉢体基板上に素子を形成する場合に
フィールド領域と素子領域と素子領域を分離するだめの
ものである。

かかる製造方法の一つとして、例えば１９７０年発行の
フィリップス・リサーチレポートの第２５巻１１１−１
３２百に記載されている°゛選択１波化法”がある。

その製造方法は以下の通り（第１区（ａ）〜（ｅ））で
ある。即ち半導体基板を１００ＯＡ程度ｒｔ化し、この
酸化膜１２上に耐酸化性被膜となる窒化硅素（Ｓｉ３Ｎ
４）膜１４を気相成長させる。このあと写真蝕刻工程を
経て、Ｓｉ３Ｎ４膜１４のパターニングを行なったあと
このパターニングしたＳｉ３Ｎ４１１１４をマスクとし
て例えばポロン（Ｂ）をイオン注入１５Ｌ半導体巷板１
１の内部にｐ型層１６ｆｆ：形成する（第１図（ａ））
。この状態で水蒸気を含む酸化性界囲気中において比較
的肉厚の１１１．化＋！＠１７をフィ−ルド／、Ｈ（遼
域に形成する（　＃、ｒＳ　１図（ｂ））。

？＼らに、この方法でＰｖ１０Ｓトランジスタを製作す
る場合にはに子′（”、ｔｔ域上の５ｔ３Ｎ４１１ａ　
１４及びその下の５ｉＵ２１．’ＩＹ′ｔｈ１２を除去
（第１図（Ｃ））する。

しかる後ｉ４　ｒ便化を行ってゲート絶縁膜となる酸化
膜１５を形成し、次いでこの酸化膜１５の上に金）ｒ４
Ｌ：ｌｂを蒸着形成する（第１図（ｄ））。その後酸化
膜】５及び金属層１３ｂ（Ｌ−パターニングし、これを
マスクとして拡散しソース１８ａ及びドレイン１８ｂを
形成する（第１図（ｅ））。なおパターニングした仮の
・θ１喝ハ４１３ｂは、第１図（ｅ）に示すように配録
１．９ａ及びゲート屈撓１９ｂとなる。

しかしこのような方法では、ゲート絶縁膜１５を形成す
るまでに、３回の高温酸化工程を必要とするため、製造
に“決する時間などが相当長くなる。

−また＋Ｆ６温酸化中にアルカリ金属や、取金用等の不
純物が混入し／こりし、素子の動作安定性に問題がでて
くるので出来るだけ筒温酸化工程を減らすことが好まし
い。

なお上記選択弱化工程で、最初の酸化膜をゲート絶縁膜
どして利用しない理由は以下に示す２点のだめである。

１）水蒸気雰囲気中でフィールド酸化を行うと、耐酸化
性筬膜として用いたＳ　ｉ　３Ｎ４膜と水蒸気中のｆＩ
２０とが反応してアンモニアが生成され、このアンモニ
アがＳｔ基板と反応して、５ＩＪＪ’　４反と酸化（Ｓ
ｉ０２）　ｆｌｕとの界面にＳｉ、Ｈ，Ｎ、Ｏの混合化
合物ができる。この化合物中には磁子や正札の捕獲中心
が多数あるため、ゲート絶縁膜にこれを利用するとＭＯ
Ｓ　トランジスタの電気的特性が不安定になるばかりで
なく、ゲート耐圧も低くなる。

２）フィールド形成時に約１０００　’Ｏの水蒸気雰囲
気中で酸化を行うと、　　Ｓｔ基板とｊ′票化（Ｓｉ０
２）膜には１×１０　個／７程度の界面準位ができる。

これは通當のゲート酸化膜に用いる乾燥酸素による酸化
膜の界面準位密度Ｉ　Ｘ　１０”　’個／ｄより約１桁
大きい。この界面準位増加の影響はＳ　ｉ　３Ｎ４膜下
の下地５ｉ０２．膜にも及ぶため、　　ＭＯＳ　）ラン
ジスタのゲート閾値電圧が高くなって実用的でなくなる
。

〔発明の目的〕

本発明は上、ｌ己点に鑑みなされたもので、再酸化によ
るゲート絶−家膜の形成工程を省略し、しかもフィール
ドと素子１」１（域をセルファラインに出来、かつゲー
ト１１）化ｊ膜欠陥の少いＮＫ）Ｓ型集積回路を製造す
る方法を提供するものである。

〔冗明の概２ン〕 即し本発明はゲー　トメ１色縁膜、ゲート′「に極材料
物質層、耐ｉ′ｊ々化性被膜の三層構造を８１基板上に
形成し、写ｓ’ｃ　１１！１１刻工程により、フィール
ド−ヒのマスク層をＩ＞’ｒ：　ｋ　したあとで、塩酸
を含む水蒸気雰囲気中で１賛化を行いフィールドを形成
する。

〔発明の効果〕

ここで塩１１υを含む水蒸気中で酸化を行う叩出は、１
彼化速度を落すことなく上記第２点の界面準位密度をＩ
＋、！；　＜　、１甲えることが出来るためである。

−ｆｌこ、上記第１点の問題に対しても、　５ｊ３Ｎ４
膜の下にゲー）・物′１り１層（多結晶シリコン）があ
るため、Ｓｌ　　成板と酸化（Ｓｉ０２）膜との界面に
はＳｉ、Ｈ。

Ｎ、Ｏの混合化合物ができない。したがってへｌＤｓト
ランジスタの′１１ｉ気的特性は安定である。かがる製
造方法を採用することによって″選択ｍ化法″の下地酸
化膜をゲート絶縁膜として利用することが出来るように
なり、製造に般する時間は大＋１’ｌＲに短才宿される
。きらにフィールドを形成したあとＳ　ｒ　３Ｎ４１漠
を除去してから、再び第２の多結Ａ１１ンリコンコン膜
を堆積すれば第１のゲート導電物質と容易に導通状態に
なり、ゲー）　４極は２層の導電物質をパターニングす
ることで出来る。

〔発明の火が１１し１］〕 次に、本発明の一実施例を第２図（ａ）〜（（１）を参
照して具体的に説明する。この第２図（ｌｉ９ｆ成断面
Ｍを示すもので、例えば厚さ：３００　（、＋ｚｍ）で
比抵抗１０〔Ωｍ〕のＰ型Ｓｉ基板２１を用意する。次
に該基板２１を・酸素′ｑ囲気で約１０００　’Ｏの温
度に加熱して基板２１上に厚さｆｌ、　１　（ｉｒｍ　
）のＳｉＯ２膜２２全２２する。次いでゲートＣｄ極と
なる多結晶Ｓｉ層２３を設ける。このゲート物質は篩温
でも安定でしかもフィールド酸化時の横方向からの（１
ν化を極力押えるために、酸化速度の遅い２ｎ電材刺を
用いるのが望ましい。さらにシラン（Ｓ＋Ｈ４）ガスと
アンモニア（ＮＨ３）ガスとの混合ガスを導入する一般
的な方法で多結晶Ｓｔ膜２３上に厚さ０．１（）ｔｍ）
のＳｉ３Ｎ４膜２４を形成する。このＳｉ３Ｎ４膜２４
は耐酸化性被膜となる。次いで写真１独刻法でパターニ
ングを行なったあと、プラズマエツチング法によりＳ　
ｉ　３Ｎ４膜２４を選択的に除去する。この後、約１５
０　（ＫｅＶ）のエネルギーを泡するボロン（１３）イ
オンを１０　原子／　ｃｎＩ　）ｄ度注入２５する。こ
のようにしてボロンイオンを注入すると、　　５ｉ０２
膜２２を介してＳｉ本体２１ａ　Ａ−而より少し離れた
部分に高不純物濃度（Ｐ＋）層２６が形成される（＠２
図（ａ）　）　。なおＳ　ｉ　３Ｎ４膜２４の下の本体
２１には、ボロンイオンは注入されない。このような状
態で前記本体２１を塩酸を含む水蒸気雰囲気中で酸化し
て厚さ約１．２〔μｍ〕のフィールドｔ■１域となるＳ
　ｉＯ２膜２７を形成する（第２図（ｂ）　）。このと
き、Ｓｉ３Ｎ４膜２４のある部分は酸化きれない。次に
Ｓｉ３Ｎ４膜２４を熱リン酸中で除去したあと、再び気
相成長法にて第２の多結晶Ｓｉ　２３ｂを堆積する（第
２図（Ｃ））。この第２の多結晶Ｓｉ　２１ｂは配線の
だめのものでおる。こうした状態で配線２６）ａとゲー
ト、祇極２９ｂの部分写４゛（蝕刻法にて残し、下地の
酸化膜２２を除去したあと、本体と進導屯型（ｎ型）の
不純物例えばり／ω）或いは砒素（Ａｓ）を拡散する。

このようにして形成ぐれたｎ型の・領域は、夫々ソース
領域２８ａ１　　ドレイン領域２８ｂとなる（第２図（
ｄ））。このように夫々のｎ型半専体領域が形成された
後、ソース領域２８ａ及びドレイン領域２８ｂから、図
示していないが夫々Ｉｔｉ、極ｒ取り出す。

このような製造方法によれば、再酸化によるゲート絶縁
膜の形成工程が省略でき、商繭酬化工程も２回で済む。

またフィールドと素子狽域をセルノアラインに出来ろだ
め集積度も相当向上する。

またに来方法ではゲー）を極形成の際、マスク付せ余裕
を見込んで第３図に示すようにゲート′Ｉ４を極３０と
フィールド領域の重なり部分を必要としていた。さらに
、配線材料のゲート領域への突き抜は防止のために、グ
ー２１極へのコン・タクトもフィールド領域に設けるの
が通例であった。しかし、本発明によればゲート長方向
だけでなくゲ−１−１１Ｖ、ｉ方向にもヒルファライン
になるため、マスク？−やせ余裕を必彎とせず、しかも
ゲート成極３０に過当ｌ物’ｉ’（（例えば高融点金属
もしくＶよそれらの金ル４硅化物）を選ぶことによって
褐４図に示すよう（・こ、ゲート、ＩＬ極３０上からコ
ンタクト３１を取り１ｊ１ずことが口丁能になり、Ｉｖ
］Ｏ８）ランジスタの占Ｍ　７ｆ＋ｉ精は相当小Δくな
る。このことはＩＶＸ）Ｓバラクタに関してもぎえる。

〔発明の他の′友細例〕

なお」二記天流側において、ゲート・ｄ惨と配線材料ン
ζ多結晶Ｓｉ−に用い１いるが、多結晶Ｓｉの代りに高
１詩で゛ゲ′）ｉな物質１Ｖｌｏｓｉ２などの化合物も
しくＱよそれらの多Ｊ＊　Ｊ：４造膜を用いてもよい。

′また、ゲート誦縁膜に熱を冥化膜　を用いているが、
　ＣＶＤによる５ｉＯ２１ｉ！Ｊ　５４３Ｎ＋膜やそれ
らの多層構造を用いてもよい。さらに耐酸化性被膜とし
てはＳｉ３Ｎ４の代りにｋｅｚＯａをＪ−１１いてもよ
い。

【図面の簡単な説明】

第１図＜ａ）〜（ｅ）は従来の半導体装置を製造する工
程を示す上桟１ｔ；Ｉ？面図、第２図（ａ）　−（ｄ）
は本発明一実施例の半導体装置を製造する工程を不す二
［程断面図、第３図は従来の八ＩＯ８）ランンスタの平
面図、・４４４図は本発明による〜Ｋ）Ｓ　）う／ジス
タの平面図である。 ２１・−Ｓｉ本体、２２　・Ｔ　地ｒｌＩ化ＩＩＩ　′
ｎゲートｊ１．）化膜、２３ａ　　・ゲートｉ極となる
多結晶Ｓｉｉ喝、２３ｂ・・配線用多結晶ＳＩ膜、２４
・・・Ｓｉ、３Ｎ４１漠、２７・・・フィールド領域と
なるＳ　ｉＯ、！’４．２８　ａ・・ソース領域、２８
ｂ・・・ドレイン領域、２（１ａ　　配線、２９ｂ・・
・ゲート領域。 第　　１　　図　　　　　　　　　　第　　２　　図（
ａン　　　　　　　　　　　　　　　　　　　　　　　
　　　（ａン第　３ｒ￥１　　　　　　　　　第　４１
乙１ １　七〜２に

Claims (1)

【特許請求の範囲】
1. 半導体基板上に絶縁膜層、多結晶シリコン層、耐酸化性
   被膜層の三層構造を順次形成し、前記耐酸化性被膜層の
   一部を除去した後酸化処理を施して半導体基板に一部埋
   設した酸化膜を形成し、耐酸化性被膜層を除去したのち
   第二の多結晶シリコン層を堆積し、ドーピングを行なっ
   て一部除去する工程を含むことを特徴とする半導体装置
   の製造方法。