DE2265333A1 - Verfahren und vorrichtung zum auswerten eines digitalsignals - Google Patents

Description

DIPL. ING KLAUS BEHN DIPL. PHYS. ROBERT MÜNZHUBER

PATENTANWÄLTE

WIDENMAYERSTRASSE 6 D - ΘΟΟΟ MÜNCHEN TEL (089) 22 25 30 - 29 51 92

28. Februar 1977 A 4677 Mü/ib

Firma MARTIN MARIETTA CORPORATION, 1800 K Street, N. W., Washington, D.C. 20606, USA

Verfahren und Vorrichung zum Auswerten eines Digitalsignals

Ausscheidung aus Patent ... (Patentanmeldung P 22 51 557.7-3-4·)

nachtrag'ioh gelindert

709834/0 377

Telegrammadresse: Patentsenior

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Auswerten eines digitalen Signals, das mit vorgegebener Bitrate während nacheinanderfolgender Zeitabschnitte übertragen wird. Der Anwendungsbereich des Verfahrens und der Vorrichtung nach der Erfindung ist zwar ganz allgemein die Übermittlung und die Kontrolle von Daten, es hat sich jedoch gezeigt, daß die Erfindung insbesondere für Teilnehmer-Rufsysteme brauchbar ist, und die Erfindung wird deshalb auch nachfolgend zur besseren Erläxterung anhand eines derartigen Systems beschrieben.

Die bekannten Rufsysteme beinhalten im allgemeinen die selektive Übertragung von Teilnehmer-Kennsignalen über elektromagnetische Wellen von einer Vielzahl von über das Rufgebiet verteilten Übertragern über Sichtli-

709834/0377

nlen-Frequenzen. Jeder der Teilnehmer ist üblicherweise mit einem tragbaren Empfänger ausgerüstet, der bei Empfang und Entschlüsselung des betreffenden Teilnehmer-Kennsignals ein hörbares Zeichen abgibt.

Alle diese bekannten Systeme sind mit einem Interferenzproblem behaftet, weil die Eigenschaft der Sichtlinien-Fortpflanzung dieser elektromagnetischen Wellen die Verwendung einer Vielzahl von über das Rufgebiet verteilter Übermittler erfordert, um so eine vollständige Uberdeckung des fraglichen Gebietes zu erreichen und weil alle diese tragbaren Empfänger auf die gleiche Trägerfrequenz abgestimmt sein müssen, um über das gesamte Rufgebiet einen Empfang sicherzustellen. Diese bekannten Rufsysteme sind deshalb mit den unerwünschten Alternativen der Grenzbereiche zwischen benachbarten Übertragern, innerhalb welcher der Teilnehmer nicht erreichbar ist, und mit Interferenzen behaftet infolge der Überlappung der Fortpflanzungsspuren benachbarter Übertrager.

709834/0377

- ψ-

Bei den bekannten Vielfach-Übertragungssystemen, des oben erwähnten Typs wird im allgemeinen eine Analogsteuerung erforderlich. Die Verwendung einer Analogsteuerung ist jedoch schwierig infolge der sich ändernden Umgebungsbedingungen. Darüberhinaus erfordert die Verwendung einer Analogsteuerung eine beträchtliche zusätzliche Energie in jedem Empfänger und bei dem Überfluß an auszuwertenden Daten, beispielsweise wenn vom Empfänger aus alle Übertrager sichtbar sind.·

Bei der Erfindung soll deshalb die Digitaltechnik Anwendung finden, durch welche die physikalische GröV>se und das Gewicht der tragbaren Empfänger vermindert und die Lebenszeit der Energiequellen der Empfänger erhöht werden kann.

Weiterhin soll mit der Erfindung ein neues Verfahren und eine neue Vorrichtung geschaffen werden,'mit

_ 4 _ 709834/0377

deren Hilfe es möglich ist, den Energieverbrauch zu senken und die physikalische Größe und das Gewicht der Energiequellen für die Empfänger zu erniedrigen.

Diese Ziele werden erfindungsgemäß im wesentlichen dadurch erreicht, daß die Übertrager im Sequenzbetrieb betrieben und die Empfänger synchronisiert werden. Da die Empfänger bei Abwesen-heit einer Datenübertragung nicht arbeiten, wird die Möglichkeit der Dekodierung von Rauschsignalen im wesentlichen ausgeschaltet. Darüberhinaus vermindert die vom Empfänger vorgenommene Auswahl des Übertragers als Funktion der Charakteristik des empfangenen Signals beträchtlich die Möglichkeit einer Dekodierung von Rauschdaten anderer, schwacher Übertrager oder eines nahen Übertragers, der mit Rauschstörungen behaftete oder andere unerwünschte Signale aussendet.

Weiterhin soll mit der Erfindung das Auftreten von Dekodierfehlern vermindert, und es sollen ein neues Ver-

- 5 709834/0377

fahren und eine neue Vorrichtung geschaffen werden, die ein Datensignal nur während Zeitintervalle empfängt, die als eine Punktion der Empfangscharakteristik des empfangenen Signals ausgewählt werden.

Die Digitaltechnik für die Übertragung von Datensignalen ist insbesondere dadurch vorteilhaft, daß eine extrem große Zahl von Daten von einer Stelle zur anderen in kurzen Zeitintervallen übertragen werden kann, und zwar bei einem Mindestaufwand bezüglich der Ausrüstung, wie etwa äußerst exakten Frequenzgeneratoren und Frequenzmischern sowie hochwertigen Dekodierern. Beispielsweise kann ein Zehn-Binär-Bits enthaltendes Digitalwort über 1 000 unterschiedliche Nachrichten darstellen.

Selbstverständlich wird bei der Verwendung der Digitaltechnik der Verlust eines Binär-Bits in einem bestimmten Signal zu einer fehlerhaften Auswertung des Signals führen. Bei der vorbekannten Digital-Datenübertragung, wo eine Vielzahl von Adressen- oder Datensignalen übermittelt und durch Abzählen oder Vergleichen der Bits dekodiert werden, etwa mit einem UND-Gatter, wird beispielsweise der Verlust eines einzigen Impulses infolge einer Interferenz oder einer anderen Übertragungsschwierigkeit zu einer fehlerhaften Information am Empfangsende des Systems führen.

709834/0377

Da das Verfahren und die Vorrichtung nach der Erfindung sich besonders gut für Teilnehmer-Rufsysteme eignen und auch anhand derartiger Systeme beschrieben werden, ist es ein weiteres Ziel der Erfindung, die Nachteile der bekannten Rufsysteme zu überwinden
und ein neues Rufverfahren und eine neue Rufvorrichtung zu schaffen.

Ferner sollen ein neues Verfahren und ein neues Rufsystem geschaffen werden, bei denen die Empfangsenergie durch die Auswahl von einem Zeitabschnitt aus einer Vielzahl von Zeitabschnitten
innerhalb eines vorgegebenen Rufdatenrahmens für die Teilnehmer-Adressen-Auswertung gespeichert wird.

709834/0377

Weitere Merkmale, Einzelheiten und Vorteile der Erfindung ergeben sich aus folgender Beschreibung eines Ausführungsbeispiels und anhand der Zeichnung. Auf der Zeichnung zeigen:

Fig. 1 Zur Erläuterung der allgemeinen Funktion ein
Blockschaltbild einer grundlegenden Ausführungsform des Systems nach der Erfindung in
Anwendung auf ein Rufsystem;

Fig. 2 ein Zeitdiagramm zur Darstellung des Kodeformats;

Fig. 3 ein Funktions-Blockdiagramm eines der tragbaren Empfänger von Fig. Ij

Fig. 4 ein Funktions-Blockdiagramm des Zeitgabe-Wiedergewinnungskreises von Fig. 5J

Fig. 5 ein mehr ins Einzelne gehendes Funktions-Blockdiagramm des synchronisierenden und dekodierenden logischen Kreises von Fig. 3i

Fig. 6 ein mehr ins Einzelne gehendes Funktions-Blockdiagramm des Synchronisations-Detektors von
Fig. 5;

Fig. 7 ein mehr ins Einzelne gehendes Funktions-Blockdiagramm des Auf/Ab-Zählers von Fig. 5J

Fig. 8 ein mehr ins "Einzelne gehendes Funktions-Blockdiagramm des Matrix-Adressengenerators von Fig. 5;

Fig. 9 ein mehr ins Einzelne gehendes Funktions-Blockdiagramm der Adressen-Matrix von Fig. 5;

Fig.10 ein mehr ins Einzelne gehendes Funktions-Blockdiagramm des Adressenauswerters von Fig. 5J

Fig.11 ein mehr ins Einzelne gehendes Funktions-Blockdiagramm des Adressen-Aufnahmekreises von Fig. 5J

Fig.12 ein mehr ins Einzelne gehendes Funktions-Blockdiagramm des RufIndikators von Fig. 5J

Fig.15 ein mehr ins Einzelne gehendes Funktions-Blockdiagramm des Zeitgabesignal-Generators von Fig. 5; und

709834/0377

Fig. 14 ein mehr ins Einzelne gehendes Funktions-Blockdiagramm des im Empfänger vorgesehenen An/Auslogischen Kreises von Fig. 5.

Die folgende Beschreibung der bevorzugten Ausführungsform der Erfindung in der Ausbildung als Rufsystem ist zum erleichterten Verständnis folgendermaßen gegliedert:

Beschreibung des Grundsystems (Fig. 1)

II Datenformat (Fig. 2)

III Empfänger (Fig. 3 bis 14)

A Zeit-Wiedergewinnungskreis (Fig. 4)

B Synchronisierender und dekodierende logischer Kreis (Fig. 5)

1. Synchron-Detektor (Fig. 6)

2. Auf/Ab-Zähler (Fig. 7)

3. Matrix-Adressengenerator (Fig. 8)

4. Adressen-Matrix (Fig. 9)

5. Adressen-Auswerter (Fig. 10)

6. Adressen-Aufnahme (Fig. 11)

7. Rufindikator (Fig. 12)

8. Zeitsignal-Generator (Fig. 13)

9. logischer An/Aus-Kreis des Empfängers (Fig. 14)

- 10 709834/0377

Grundsystem:

In Fig. 1 ist ein grundsätzliches Rufsystem nach der Erfindung dargestellt. Die Zentralstation 50 kann, wenn die Kapazität des Systems es fordert, einen nicht dargestellten Digitalrechner für allgemeine Zwecke enthalten. Die Zentralstation 50 kann über irgendein geeignetes Schaltsystem erreichbar sein, etwa das dargestellte allgemeine Telefonnetz 52, um über die vorhandenen Telefonleitungen und Vermittlungen des Telefonsystems 52 Teilnehmer-Kennsignale zu empfangen. In Beantwortung des empfangenen Teilnehmer-Kennsignals erzeugt die Zentralstation 50 Rufsignale zur Übertragung auf einen oder mehrere einer Vielzahl von Übertragern 54, die über das Rufgebiet verteilt sind.

Die von zumindest einem der Übertrager 5^ ausgesendeten Rufsignale werden von tragbaren Empfängern 56 aufgenommen, die von den einzelnen Teilnehmern mitgeführt werden. Der Empfang des einem bestimmten Teilnehmer zugeordneten Adressensignals durch dessen tragbaren Empfänger 56 gibt dem Teilnehmer eine Anzeige, daß ein Anruf empfangen worden ist. Der Teilnehmer kann dann den Zweck des Anrufs durch Aufsuchen eines Telefons und Wählen einer bestimmten Nummer zum Empfang einer Nachricht oder direktes Anwählen der Person, welche den Ruf verursacht hat (wenn dem Teilnehmer diese Information bekannt ist) feststellen.

709834/0377

II. Datenformat:

Das bei der bevorzugten Ausführungsform des Rufsystems verwendete Datenformat ist in Fig. 2 dargestellt. Wie vorher anhand von Fig. 1 beschrieben worden ist, verursacht die wählende Person ein Teilnehmer-Kennsignal für die Übertragung auf die Zentralstation 50 über das Telefonsystem 52. Diese Teilnehmer-Kennsignale werden in Binärform umgesetzt und in der Zentralstation 50 in Wartereihe gespeichert, und zwar für eine nachfolgende Dekodierung und Kombination mit Synchronisationssignalen zum Zweck der Bildung eines Rufsignals, das beispielsweise ein 30-Teilnehmeradressen-Nachrichtenwort enthält zur wiederholten Übertragung in einer vorbestimmten Zahl von Zeitabschnitten während eines Haupt-Datenrahmens. Die Wiederholung des gleichen Nachrichtenwortes ist selbstverständlich im Falle eines einzelnen Übertragungssystems nicht erforderlich, aber kann bei Wunsch erfolgen.

Bei dem Beispiel von Fig. 2 enthält jeder Hauptrahmen 58, wie ersichtlich, 8 Zeitabschnitte 60 von jeweils einer Sekunde, die mit T₁ - T,- bezeichnet sind. Das identische

709834/0377 " ¹² -

Nachrichtenwort 62 kann während jedes der 8 Zeitabschnitte eines bestimmten Hauptrahmens von einem anderen Übertrager übertragen werden oder von einer Gruppe von Übertragern, wie später noch im einzelnen beschrieben werden wild Somit kann die Zahl an Übertragern 54 der Fig. 1 zumindest gleich der Zahl von Zeitabschnitten sein, die im Hauptrahmen untergebracht sind und ein bestimmter der Übertrager 54 kann ein Nachrichtenwort 62 während eines oder während mehrerer Zeitabschnitte 60 im Hauptrahmen 58 übertragen. Die Zahl von Zeitabschnitten 60 kann selbstverständlich die Zahl an Übertragern im System überschreiten, wo eine Vergrößerung des Rufgebietes geplant ist. ·

Gemäß Fig. 2 stellt jedes Nachrichtenwort 62 eine Serien-Impulsfolge dar, vorzugsweise beginnend mit einer Gruppe von 12 binären Bits, beispielsweise 12 binären ZERO-Büs, die bei 64 angedeutet sind, gefolgt von Synchronisations-Aufnahmesignalen 66 und diese wiederum gefolgt von 30 verschiedenen Adressen oder Adressenwörtern Al bis A30, die voneinander durch identische Synchronisations-Haltesignale 68 aus jeweils 4 binären Bits getrennt sind. Das Synchronisations-Haltesignal 66 enthält vorzugsweise 4 identische 4-Bits-Muster, die durch ein binäres 32-Bit-Signal voneinander getrennt sind, beispielsweise dem binären 32-ZEROS-Signal in der Darstellung von Fig. 3. Die vier identischen 4-Bit-Synchronisationsmuster

709834/0377

(bezeichnet mit SA) sind entsprechend einer vorgegebenen Binärkode kodiert, beispielsweise 1101, wie auf der Zeichnung dargestellt. Somit kann das Synchronisations-Haltesignal dargestellt werden als SA, O's, SA, Os, SA, Ös, SA, wobei SA den gewählten 4-Bit-Kode bestimmt und ds die ^2 binären ZERO-Signale.

Jedes der Adressenworte A1-A30 enthält vorzugsweise eine J>\ Bit Bose-Chaudhuri kodierte Adressenbestimmung und einen Paritätsbit. Benachbarte Adressenwörter der J>0 Adressenwörter Al-A^O.sind voneinander durch das Synchronisations-Haltesignal 68 (bzeichnet mit SB) getrennt, das vorzugsweise ein serienkodiertes 4-Bit-Signal ist, das sich vom Synchronisationskode SA unterscheidet. Jedes der während eines der Zeitabschnitte T. - T^ übertragenen Nachrichtenwörter 62 enthält 1 200 binäre Bits.

Die ursprünglich 12 binären ZERO-Bits, welche mit 64 in Fig. 2 bezeichnet sind, sind grundsätzlich nicht erforderlich aber können dazu dienen, bei der Bit-Synchronisation der Empfänger mitzuhelfen, wie später im einzelnen beschrieben wird. Diese 12 binären ZERO-Bits erbringen eine gewisse Zeitspanne zwischen dem Einschalten eines Übertragers und der Übertragung des Synchronisations-Haltesignals 66, wobei diese Zeitspanne

709834/0377

nützlich sein kann. Die ursprünglichen 12 Binärbits müssen selbstverständlich nicht alle binäre ZERO-Bits sein, sondern können irgendeinen vorbestimmten Kode darstellen. Eine Vereinfachung der Logik ist jedoch möglich durch Verwendung von ZERO-Bits bei dem beschriebenen Ausführungsbeispiel, und die Verwendung dieser ZERO-Bits kann dann wünschenswert sein, wenn beispielsweise die Nachrichtenverbindung zwischen der Zentralstation 50 und den Übertragern ^ von Fig. 1 eine sämtliche Richtungen umfassende Übertragung von elektromagnetischer Energie bei Radiofrequenzen ist.

Die Synctrronisations-Haltesignale von Fig. 2 können bei der Übertragung durch die Übertrager 5^ von Fig. 1 von den einzelnen Rufempfängern 56 dazu verwendet werden, die Bit-Fehlerrate des Rufsignals vor der Entschlüsselung der nachfolgenden Adressenwörter festzustellen, wie nachfolgend im einzelnen beschrieben werden wird. Das 4-Bit-Synchronisations-Haltesignal SB kann allein dem Rufsystem zugeordnet werden, das in einem bestimmten Rufbereich arbeitet und kann dazu verwendet werden, sowohl zur Unterstützung in der Bestimmung der Bit-Fehlerrate als auch der Sicherung einer geeigneten Begrenzung jedes Adressensignals. Wenn Signale von einem tragbaren Empfänger, der einem bestimmten Rufgebiet zugeordnet ist, von einem Rufsystem in einem benachbarten Rufgebiet empfangen werden, dann

- 15 709834/0377

wird das dem System des benachbarten Bereiches zugeordnete Synchronisations-Haltesignal SB vom Empfänger nicht angenommen. Eine Verwechslung falscher Synchronisationen und mögliche Falschrufe des Empfängers durch Signale eines falschen Systems werden somit beträchtlich vermindert.

Wie bereits vorher erwähnt, enthält jedes der Adressenwörter Al bis A30 32 Bit-Positionen. Die ersten 31 Bit-Positionen können den anzurufenden Teilnehmer identifizieren, und der letzte Bit kann als Paritätsbit eingesetzt werden. Alle 32 Bits können jedoch als die Teilnehmeradresse Verwendung finden. Der bevorzugte Kode ist ein hochredundanter Bose-Chaudhuri 31-16-3 Kode, beispielsweise werden 31 Totalbits zum Kodieren einer l6-Bit-Nachricht verwendet mit einer 7-Bit (2x3+1)-Differenz zwischen jeder Nachricht. Die Verwendung diese Kodes mit einem geradzahligen Paritätsbit erhöht die Bit-Differenz zwischen den Koden auf ein Minimum von 8 Bits zwischen benachbarten einzelnen Adressen, während dem System ermöglicht wird, über 65 500 Teilnehmer zu bedienen.

Zusätzlich zu der extrem hohen Teilnehmer-Adressen-Kapazität, welche der Bose-Chaudhuri-31-l6-3-Kode ermöglicht, erhöht dieser Kode die Möglichkeit des Empfangs der richtigen Adresse beträchtlich , während gleichzeitig die Gefahr des Empfangs einer Adresse, die für einen anderen Teilnehmer be-

- 16 -

709834/0377

stimmt ist, wesentlich erniedrigt wird, selbst bei einem sehr hohen Umgebungs-Geräuschpegel. Wenn beispielsweise beim Dekodieren einer Adresse für einen bestimmten Teilnehmer zwei Bits als Fehler toleriert werden, so ist die Wahrscheinlichkeit,daß ein Empfänger diese Adresse empfängt, größer als 99*99$· Da bei diesem Beispiel nur zwei fehlerhafte Bits toleriert werden,besteht beim Dekodieren der Adresse zumindest ein 6-Bit-Unterschied zwischen der Adresse des Teilnehmers und irgendeiner anderen übertragen-en Adresse.

Wenn die extrem hohe Teilnehmerkapazität des oben erwähnten Kodes nicht nötig ist, dann kannein Bose-Chaudhuri-31-H-5-Kode verwendet werden. Die Verwendung dieses Kodes begrenzt die Zahl an zulässigen Anschlüssen auf 2 047, erhöht jedoch die Zahl der Differenzen zwischen zwei kodierten Adressen auf zumindest 12 Bits, womit die Gefahr falscher Anrufe weiter vermindert wird. Wenn andererseits eine noch höhere Kapazität erforderlich sein sollte, dann kann ein Bose-Chaudhuri-31-21-2-Kode verwendet werden. Dieser Kode gewährleistet eine Teilnehmerkapazität von über 2 Mill. Teilnehmern mit einer Differenz zwischen zwei beliebigen Adressen von einem Minimum von nur 6 Bits. Diese verringerte Minimum-Bit-Differenz von 6 Bits erhöht die Gefahr von falschen Anrufen, wobei jedoch die Erhöhung sehr gering ist im Vergleich mit der beträchtlichen

- 17 709834/0377

Steigerung der Kapazität des Systems.

Unabhängig davon, welcher der erwähnten Kode Verwendung findet, kann das in Fig. 2 gezeigte Datenformat beibehalten bleiben. DarUberhinaus ist es nicht erforderlich, daß die Zentralstation eine Bit-Kapazität von J>1 hat zum Speichern der ankommenden Adressen und von Adressengruppen, weil die hochredundanten Bose-Chaudhuri-kodierten Adressen auf einfache Weise aus Adressensignalen erzeugt werden können,die weniger als J)I Bits aufweisen, beispielsweise aus einem l6-Bit-Adressensignal, wenn der bevorzugte Bose-Chaudhuri-31-l6-3-Kode Anwendung findet.

- 18 -

709834/0377

III. Empfänger:

Eine Ausführungsform eines tragbaren Empfängers 54 von Fig. 1 ist im einzelnen in Fig. 3 dargestellt. Gemäß Fig. weist der tragbare Empfänger 54 der Erfindung eine Antenne 500 auf, einen FM-Radioempfänger 502, einen Zeit-Wiedergewinnungs-Kreis 504 und einen logischen Synchronisationsund Entschlüsselungskreis 506.

Die Antenne 500 kann eine übliche^ntenne sein, die vorzugsweise im Gehäuse des Empfängers wenig Platz beanspruchen soll. Beispielsweise kann die Antenne 500 eine übliche Ferrit-Antenne sein, welche auf die gewünschte Wellenlänge abgestimmt ist.

Der FM-Radioempfänger 502 kann ebenfalls ein üblicher Empfänger sein, vorzugsweise ein sehr kleiner, frequenzmodulierter Radioempfänger für die Aufnahme von Radiofrequenz-Rufsignalen, welche von der Antenne 500 aufgenommen werden, und der das Radiofrequenz-Trägersignal moduliert.

Das Radio-Rufsignal, welches von der Antenne 500 aufgenommen wird, wird auf ein übliches Kristall-Bandpassfilter

- 19 -

709834/0377

510 gegeben, welches auf die Mittelfrequenz abgestimmt ist, mit der das Radio-Rufsignal übermittelt wird. Das Ausgangssignal des Kristallfilters 510 wird durch einen üblichen
Radiofrequenzverstärker 512 verstärkt und auf eine übliche Mischstufe 514 gegeben. Auf diese Mischstufe 514 wird außerdem das Ausgangssignal eines üblichen Oszillators 516 gegeben, und der Zwischenfrequenzausgang (IF) der Mischstufe 51k wird durch einen üblichen IF-Verstärker 518 verstärkt und
auf einen üblichen FM-Detektor bzw. Diskriminator 520 gegeben.

Ein Datenausgangssignal des Detektors 520 wird dann auf den Zeitgabe- und Datenwiedergewinnungskreis 504 über eine Eingangsklemme 503 gegeben und das Ausgangssignal des Zeitgabe- und Datenwiedergewinnungskreises 504 über eine gemeinsame Ausgangsklemme 505 auf den logischen Synchronisationsund Entschlüsselungskreis 5O6. Eine Vielzahl von Signalen
des logischen Synchronisations- und Entschlüsselungskreises 506 wird auf den Zeitgabe- und Datenwiedergewinnungskreis' 504 über eine gemeinsame Klemme 507 gegeben, wie nachfolgend noch erklärt werden wird.

Der FM-Radioempfänger 502 arbeitet in üblicher Weise, d.h. stellt Änderungen in der Frequenz, der aufgenommenen

709834/0377

- 20 -

Radiosignale innerhalb des gewünschten Frequenzbandes fest, und zwar bezüglich einer vorgegebenen Mittelfrequenz. Da bei der bevorzugten Ausführungsform der Erfindung die Rufsignale als durch Frequenzverschiebung verschlüsselte Signale übermittelt werden, enthält das Ausgangssignal des Detektors 520 des FM-Radioempfängers 502 eine Vielzahl von Impulsen, die jedesmal dann eine Änderung im Signalpegel erfahren, wenn eine Verschiebung in der Frequenz des Eingangssignals auftritt, welches auf den Detektor 520 gegeben wird. Diese Ausgangsimpulse haben vorzugsweise die Form üblicher Spaltphasensignael und enthalten das auf die Ausgangsklemme 503 gegebene SPDATA-Signal.

Der Zeitgabe- und Datenwiedergewinnungskreis 504 setzt die SPDATA-Signale des Detektors 502 in ein Digitalformat ohne Rückkehr zum Wert Null (NRZ) um und erbringt eine Wiedergewinnung der Zeitsignale aus diesen Signalen. Dieses NRZDATA-Signal und die erzeugten Zeitsignale werden dann auf den Synchronisations- und Entschlüsselungskreis 506 gegeben, der eine Auswertung vornimmt, wie später im einzelnen in Verbindung mit Fig. 19 beschrieben werden wird.

A_-1 Zeitgabe-Wiedergewinnungs-Kreis

Der Zeitgabe-Wiedergewinnungs-Kreis 50*l· der Fig. 5 ist

709834/0377

- 21 -

im einzelnen in dem Funktions-Blockschaltbild der Fig. 4 dargestellt. Gemäß Fig. 4 wird das Spaltphasen-Datensignal SPDATA der Ausgangsklemme 503 des Detektors 520 der Fig. 3 auf einen üblichen Pulsumsetzgenerator 522 im Zeitgabe- und Datenwiedergewinnungskreis 504 gegeben. Das Ausgangssignal des Pulsumsetzgenerators 522 wird auf die eine der beiden Eingangsklemmen des UND-Gatters 524 gegeben und das Ausgangssignal des UND-Gatters 524 auf die Rückstelle-Eingangsklemme R eines üblichen bistabilen Multivibrators oder Flip-Flop-Kreises 526.

Die falsche Ausgangsklemme Q, des Flip-Flop-Kreises wird mit der Anregungs-Steuereingangsklemme D des Flip-Flop-Kreises 556 verbunden und mit den Eingangsklemmen für einen Analogdateneingang erster und zweiter analoger Schalter 528 und 530. Das Ausgangssignal der analogen Schalter 528 und 530 wird über Widerstände 532 und 534 auf die Steuereingangsklemme eines üblichen spannungsgesteuerten Oszillators 536 (VCO) gegeben. Die Steuereingangsklemme des Oszillators 536 kann über den Kondensator 538 geerdet werden.

Das Ausgangssignal des VCO 536 wird auf einen Zähler 540 mit Teiler 8 gegeben, auf einen Zähler 542 mit Tüler 7, über einen Inverter 5^3 auf eine der vier Eingangsklemmen und UND-Gatter 544 bis 550, und schließlich über einen Inverter 551 auf eine von drei Eingangsklemmen des UND-Gatters 56O.

709834/0377

- 22 -

Das Ausgangssignal des Zählers 542 wird auf die Zeit-Eingangsklemme C eines üblichen bi-stabilen Multivibrators oder Flip-Flop-Kreises 552 gegeben,und der falsche Ausgang Q, des Flip-Flop-Kreises 552 wird mit der Erreger-Steuereingangsklemme D dieses Kreises 552 verbunden. Das Ausgangs signal der falschen Ausgangsklemme Q des Flip-Flop-Kreises 552 wird auf die eine der Eingangsklemmen aller UND-Gatter 544 bis 550 gegeben und das Ausgangssignal der tatsächlichen Ausgangsklemme Q, des Flip-Flop-Kreises 552 auf die eine von zwei Eingangsklemmen des ODER-Gatters 554. Das Ausgangssignal des ODER-Gatters 554 wird auf die andere Eingans sklemme des UND-Gatters 524 gegeben.

Das Dl-Ausgangssignal der ersten Stufe des Zählers wird auf die eine Eingangsklemme des UND-Gatters 548 gegeben und über einen Inverter 547 auf eine Eingangsklemme der UND-Gatter 546. Das D2-Signal der zweiten Stufe des Zählers 542 wird auf die eine Eingangsklemme des UND-Gatters 550, über einen Inverter 556 auf die eine Eingangsklemme des UND-Gatters 548 und auf eine Eingangsklemme des zwei Eingangsklemmen aufweisenden UND-Gatters 558 gegeben.

Das D3-Ausgangssignal des Zählers 542 wird auf die andere Eingangsklemme des UND-Gatters 558 gegeben, auf die

- 23 109834/0377

eine Eingangsklemme des UND-Gatters 544, auf die eine Eingangsklemme des drei Eingangsklemmen aufweisenden UND-Gatters und über einen Inverter 562 auf die eine Eingangsklemme des UND-Gatters 550. Das D4-Ausgangssignal des Zählers 542 wird über einen Inverter 564 auf die eine Eingangsklemme jedes UND-Gatters 544, 546 und 56O gegeben.

Die Zeitgabe-Ausgangssignale CLl bis CL4 der UND-Gatter 544 bis 550 werden auf die Samraelausgangsklemme 505 gegeben zusammen mit dem SPDATA-Signal des Detektors 520 der Fig. und dem Ausgangssignal BUZZ des Zählers 540 mit Teiler 8. Zusätzlich wird das Zeitsignal CL2 des UND-Gatters 546 auf die eine Eingangsklemme des zwei Eingangsklemmen aufweisenden UND-Gatters 566 gegeben.

Gemäß Fig. 4 wird das NULL-Signal der Sammelklemme 502 des Synchronisations- und Entschlüsselungskreirces 506 der Fig. j5 auf die eine Eingangsklemme eines drei Eingangsklemmen aufweisenden UND-Gatters 568 gegeben, auf die andere Eingangsklemme des ODER-Gatters 554, auf die eine Eingangsklemme des zwei Eingangsklemmen aufweisenden UND-Gatters 570, auf die eine Eingangsklemme des zwei Eingangsklemmen aufweisenden UND-Gatters 56l, und schließlcih über einen Inverter 572 auf die andere Eingangsklemme des UND-Gatters 566.

- 24 709834/0377

Das Ausgangssignal des UND-Gatters wird über einen Inverter 563 auf die andere Eingangsklemme des UND-Gatters 561 gegeben und das Ausgangssignal des UND-Gatters 56I auf die eine Eingangsklemme des zwei Eingangsklemmen aufweisenden ODER-Gatters 574. Das Ausgangssignal des UND-Gatters wird auf die andere Eingangsklemme des ODER-Gatters 574 und das Ausgangssignal des ODER-Gatters 574 auf die Zeit-Eingangsklemme C des Flip-Flop-Kreises 526.

Ein RCV-Signal wird von dem Synchronisations- und Dekodierkreis 506 der Fig. J auf die Sammel-Eingangsklemme 507 des Zeit-Wiedergewtnungs-Kreises 504 gegeben und auf die andere Eingangsklemme des UND-Gatters 570 und auf die Gatter-Eingangsklemme des Analogschalters 5JO. Das Ausgangssigna] des UND-Gatters 570 wird auf die Gatter-Eingangsklemme des Analogschalters 528 gegeben.

Ein PlC-Signal wird von dem logischen Synchronisationsund Dekodierkreis 506 der Fig. 3 ebenfalls auf die Sammeleingangsklemme 507 gegeben und gelangt zur Eingangsklemme des UND-Gatters 568. Das Ausgangssignal des UND-Gatters wird auf die andere Eingangsklemme des UND-Gatters 568 gegeben. Das Ausgangssignal des UND-Gatters 568 wird auf die Rückstell-Eingangsklemme R des Flip-Flop-Kreises 552 gegeben.

- 25 -

709834/0377

Während des Betriebs wird das vom Detektor 520 des Radioempfängers 502 der Fig. 3 empfangene Spaltphasen-Datensignal SPDATA auf den Übergangsimpulsgenerator 522 der Fig. 4 gegeben, um jedesmal dann einen Ausgangsimpuls zu erzeugen, wenn das Signal SPDATA seinen Signalpegel ändert.

Die Impulse des Übergangsimpulsgenerators 522 haben somit eine Wiederholungsfolge etwa der doppelten Bitfolge des aufgeprägten Datensignals; da die Bitfolge des Spaltphasen-Datensignals bei etwa 1 200 Bits pro Sekunde liegt, beträgt die Wiederholungsfolge des vom Übergangsimpulsgenerators erzeugten Signals etwa 2 400 Bits pro Sekunde. Es ist jedoch festzustellen, daß zwar die Frequenz des Signals des Übergangsimpulserzeugers 522 etwa 2 400 Impulse pro Sekunde betragen soll, jedoch einige Impulse verloren gehen, weil das SPDATA-Signal in Form eines Datensignals ohne Rückkehr zum Wert 0 vorliegt.

Das Ausgangssignal des spannungsgesteuerten Oszillators 536 muß bezüglich seiner Phase mit dem ankommenden Spaltphasen-Datensignal synchronisiert werden, um sicher zu stellen, daß die Zeitsignale CLl-Cl4 bezüglich ihrer Phase und ihrer Bit-Rate mit dem ankommenden SPDATA-Signal synchronisiert sind. Um eine geeignete Synchronisierung des spannungs-

- 26 -

709834/0377

gesteuerten Oszillators 536 zu erreichen, wird eine Phasensperrungsschleife verwendet, welche ein auf die Phasendifferenz zwischen dem ankommenden SPDATA-Signal und den Zeitsignalen zur Steuerung des VCO-Kreises 536 bezogenes Signal erzeugt, wie später noch im einzelen erläutert werden wird.

Das Ausgangssignal des Übergangsimpulsgenerators 522 wird durch das UND-Gatter 524 ausgetastet und auf den Rückstelleingang des Flip-Flop-Kreises 526 gegeben, um diesen Kreis jedesmal dann zurückzustellen, wenn das SPDATA-Signal seinen Signalpegel ändert. Da es wünschenswert ist, den spannungsgesteuerten Oszillator 536 schnell in Phasenübereinstimmung mit dem ankommenden Datensignal während 12 Blindbits am Beginn jedes Nachrichtenwortes zu bringen, werden alle Übergangsimpulse ursprünglich durch das UND-Gatter 524 durch den hohen Signalpegel des Signals NULL ausgetastet, welches von der Wort-Synchronisationseinheit des logischen Synchronisations- und Dekodierkreises 506 abgegeben wird, wie nachfolgend noch im einzelnen beschrieben werden wird, und zwar anhand der Fig. 5. Während dieser ursprünglichen 12 Bits und bis das NULL-Signal des logischen Synchronisationsund Dekodierkreises 506 einen niedrigen Signalpegel annimmt, sind beide analogen Schalter 528 und 530 geöffnet (in Bereitstellung).

- 27 709834/0377

Gemäß Fig. 4 wird der Phasendetektor-Flip-Flop-Kreis 526 während dieser anfänglichen schnellen Synchronisationsspanne durch das Ausgangssignal des spannungsgesteuerten Oszillators 536 ausgetastet und durch die Übergangsimpulse des Impulsgenerators 522 zurückgestellt. Das Ausgangssignal der falschen Ausgangsklemme Q~ des Flip-Flop-Kreises 526 wird über die offenen Analogschalter 528 und 530 auf einen Integrator gegeben, der Widerstände 532 und 534 und einen Kondensator 538 enthält. Die über dem Kondensator 538 erzeugte Spannung steuert das Ausgangssignal des VCO-Kreises 536, wobei dieses Ausgangssignal in Phasenübereinstimmung mitjdem SPDATA-Signal bei einer Frequenz von etwa 16,8 KHz gebracht wird.

dem
Da die/Phasendetektor-Flip-Flop-Kreis 526 zugeführte

Phaseninformation eine Frequenz von 2,4 KHz während der Zeitspanne aufweist, wenn das NULL-Signal sich in einem hohen Signalpegel befindet und weil die RC-Zeitkonstante des Integrators genügend klein ist, mit der Folge einer vergrößerten Bandbreite der Phasensperrschleife, wird der spannungsgesteuerte Oszillator schnell auf das ankommende SPDATA-Signal synchronisiert. Dabei besteht jedoch immer noch die Möglichkeit einer Phasen-Unbestimmtheit von + oder - l80°, die beseitigt werden muß, weil das Ausgangssignal des Ubergangsimpulsgenerators 522 nicht zwischen positiven und negativen Übergängen

- 28 709834/0377

unterscheiden kann.

Um die richtige Phase des Zeitsignals festzulegen, wird das Ausgangssignal des VCO-Kreises 536 auf den Zähler 542 mit Teiler 7 gegeben und dessen 2,4 KHz-Ausgangssignal wird dazu verwendet, den Phasenwähl-Flip-Flop-Kreis 552 auszutasten. Wenn der Flip-Flop-Kreis 552 mit der 2,4 KHz Frequenz ausgetastet wird, dann steuert das Ausgangssignal der tatsächlichen Ausgangsklemme Q, den Durchgang der Übergangsimpulse durch das UND-Gatter 524 und kann mit dem ankommenden Spaltphasen-Datensignal entweder in Phase sein oder außer Phase sein. So lange das Synchronisations-Aufnahmemuster SA des ankommenden Nachrichtenwortes des SPDATA-Signals erfolgreich erkannt wird, ändert sich die Phase des Ausgangssignals des Phasenwähl-Flip-Flop-Kreises 552 nicht. Wenn jedoch die Ergänzung bzw. das Complement (beispielsweise 00100 des erläuterten Musters 1101 von Fig. 3) festgestellt wird, dann nimmt das PlC-Signal (Complement-Synchronisations-Muster) einen hohen Signalpegel an und der Flip-Flop-Kreis 552 wird zur richtigen Zeit zurückgestellt, und zwar durch die D2~ und DjJ Signale des Zählers 542 mit Teiler 7. Die Phase des Ausgangssignals des Flip-Flop-Kreises 572 wird somit umgedreht.

Nach Feststellung des Synchronisations-Aufnahmemusters SA bzw. dessen Complements durch den logischen Synchronisations-

709834/0377 - 29 -

und Entschlüsselungskreis 50β nimmt, wie später anhand der Figur 5 im einzelnen erläutert werden wird, das NULL-Signal einen niedrigen Signalpegel an, wodurch die UND-Gatter 561, 568 und 570 geschlossen werden, während das UND-Gatter 566 geöffnet wird. Daraufhin tastet das CL2-Signal den Flip-Flop-Kreis 526 aus. Der Flip-Flop-Kreis 526 wird damit zurückgestellt auf jeden anderen Übergangsimpuls, welcher durch den Flip-Flop-Kreis 552 gewählt wird. Zusätzlich wird der Analog-Schalter 528 geschlossen, und die RC-Zeitkonstante des Integratorkreises wird beträchtlich erhöht, wodurch die Bandbreite der Phasensperrschleife verkleinert wird.

Der Zähler 5^2 mit Teiler 7 erzeugt vier Ausgangssignale Dl bis D4 an den tatsächlichen Ausgangsklemmen seiner Stufen 1 bis 4, Diese Signale werden durch die UND-Gatter 5^4 bis 550 entschlüsselt, um die vier Zeitsignale CLl bis ClA zu erzeugen. Die Zeitsignale CLl bis CL4 werden mit einer Wiederholungsfrequenz von 1 200 KHz erzeugt und sind gegeneinander geringfügig phasenverschoben, so daß vier Zeitsignale entstehen, welche bezüglich der Wiederholungsfrequenz mit der Bit-Frequenz des ankommenden Datenstroms synchronisiert und gegeneinander geringfügig verzögert sind. Beispielsweise ist das Zeitsignal CLl phasenverschoben zum ankommenden Datenstrom, so daß ein CLl-Impuls im ersten Viertel jeder

709834/0377

Bitposition des ankommenden SPDATA-Signals auftritt. Die Signale CL2 bis ClA können alle um einen vorbestimmten Betrag verzögert sein, etwa 50 bis 100 msec, relativ zum Signal CLl und relativ zueinander, beispielsweise in der Reihenfolge, in der sie bezeichnet sind.

Wie später noch im einzelnen beschrieben wird, wird der Empfänger nur während eines einzigen der Zeitabschnitte eingeschaltet, welche den Hauptrahmen darstellen. Beispielsweise kann der Empfänger etwa eine Sekunde lang mit Strom versorgt und 7 Sekunden lang abgeschaltet werden, bezogen auf eine Zeitspanne von 8 Sekunden des Hauptdatenrahmens. Während der Abschaltzeit des Empfängers nimmt das RCV-Signal einen niedrigen Signalpegel an, und die beiden Analogengatter 528 und 530 sind geschlossen. Der Kondensator 5J58 jedoch speichert die über ihm liegende Spannung während der Betriebszeit des Empfängers, und wenn der Empfänger wieder eingeschaltet wird, so wird das VCO-Signal 536 in ungefähre Phasenübereinstimmung mit dem ankommenden SPDATA-Signal sein, was die Synchronisation des Zeit-Wiedergewinnungskreises erleichtert. Da die Frequenz des VCO-Signals 536 während der Zeit, während welcher der Empfänger abgeschaltet ist, nahezu konstant gehalten wird, ist es möglich, die Abschaltzelt des Empfängers mit großer Genauigkeit zeitlich festzulegen, womit es möglich ist, daß der Empfänger zur Aufnahme des Datensignals zu Beginn des gewünschten Zeitabschnitts des nächsten

709834/0377 - 31 -

Hauptdatenrahmens eingeschaltet wird.

B_. Logischer Synchronisations- und Dekodierkreis:

Der logische Synchronisations- und Dekodierkreis 506 der Figur 3, genauer gesagt, es handelt sich um einen eine Logik synchronisierenden und entschlüsselnden Kreis, ist im einzelnen im Funktionsblockdiagramm der Figur 5 dargestellt. Gemäß Figur 5 wird das Spaltphasen-Datensignal SPDATA an der Sammeleingangsklemme 505 des Kreises 506 einem Synchronisationsmuster-Detektor 600 zugeführt und das BUZZ-Signal des Zeit-Wiedergewinnungs-Kreises 504 der Figur 4 einem Rufindikator 602. Das Zeitsignal CLl des Zeit-Wiedergewinnungs-Kreises 504 der Figur 4 wird ebenfalls auf den Synchronisationsmuster-Detektor 600 gegeben, und zwar über die Sammeleingangsklemme 505; die Signale CL3 bis CL4 werden auf den Auf/Ab-Zähler 6O4 gegeben. Die Zeitsignale CLl bis CL4 werden dann auf einen logischen An/Aus-Kreis 6o6 des Empfängers gegeben. Die Signale CLl und CL2 an der Eingangsklemme 505 werden auf einen Matrix-Adressengenerator 6o8 und zusammen mit dem Signal CL4 auf einen Adressenauswerter 610 gegeben. Das Signal CL2 wird auf den Zeitsignalgenerator 612 und die Signale CL2 bis CL4 auf einen Adressen-Annahmekreis 6l4 gegeben.

- 32 -

709834/0377

Ein Signal SA (festgestellt durch Synchronisationsaufnahme) an der Ausgangsklemme 600 A des Synchronisationsmusterdetektors 600 wird auf den Matrix-Adressengenerator gegeben und den Auf/Ab-Zähler 6o4. Ein verzögertes Datensignal DDATA an der Ausgangsklemme 6OO B des Synchronisations-Musterdetektor 6OO wird auf den Adressenauswerter 6IO ge_r geben. Das Synchronisations-Aufnahmemuster-Complement bzw. das Ausgangssignal PlC wird von einer Ausgangsklemme 6OO C des Synchronisationsmuster-Detektor 6OO auf die Sammel-Ausgangsklemme 507 des Synchronisations- und Entschlüsselungskreises gegeben und auf den Zeit-Wiedergewinnungskreis 504 der Figur 4.

Gemäß Figur 5 wird ein Signal NULL (Nullzählung) von einer Ausgangsklemme 6O4 A des Auf/Ab-Zählers 6o4 auf die Sammel-Ausgangsklemme 507, auf den Synchronisations-Muster-Detektor 600 und auf den Matrix-Adressengenerator 608 gegeben. Ein SYNC und ein SYNC-Signal der Sammel-Ausgangsklemme 604 B des Auf/Ab-Zählers 6O4 wird auf den Adressenauswerter 610 und auf die Adressen-Aufnahmeschaltung 6l4 gegeben. Das Signal SYNC der Sammelausgangsklemme βθ4 Β kann ebenfalls auf den logischen An/Aus-Kreis 606 des Empfängers gegeben werden.

Der Matrix-Adressengenerator 608 erzeugt zwei Rahmensignale CL32 und CL36, die über die Sammelausgangsklemme

709834/0377 - 33 -

6O8 A auf den Auf/Ab-Zähler 604 und auf den Adressenauswerter 610 gegeben werden. Das Signal CI/52 des Matrix-Adressengenerators 608 kann ebenfalls auf den Adressen-Aufnahmekreis 6l4 und das Signal CL36 auf den Zeitsignalgenerator 612 gegeben werden. Reihenabtastsignale Rl und R9" werden durch den Matrix-Adressengenerator 60S erzeugt und werden über eine Sammel-Ausgangsklemme 608 B auf eine Adressenmatrix 616 gegeben. Das Reihenabtastsignal R9 kann außerdem auf den Adressen-Aufnahmekreis 614 gegeben werden. Die Reihenabtastsignale Cl bis C4 werden von dem Matrix-Adressengenerator 608 auf die Adressenmatrix 616 gegeben, und zwar über eine Sammel-Ausgangsklemme 608 C.

Die Adressenmatrix 616 erzeugt ein oder mehrere Adressensignale,beispielsweise die Signale ADSl und ADS2, und zwar in Abhängigkeit von der Abtastung der Adressenmatrix durch die Reihen- und Zeilenabtastsignale Rl bis R9" und Cl bis C4. Die Adressensignale ADSl und ADS2 werden auf den Adressenauswerter 610 über eine Ausgangsklemme 6ΐβ Α gegeben. Wenn nur ein einziges Adressensignal vorhanden ist, beispielsweise das Adressensignal ADSl, dann wird ein Signal Ä2 (keine zweite Adresse) über die Ausgangsklemme 6I6 B auf den Adressen-Aufnahmekreis. 6l4 gegeben.

Der Adressenauswerter 610 wertet das ankommende Datensignal DDATA bezüglich der örtlich erzeugten Adressensignale

709834/0377 -34-

ADSl und ADS2 aus und erzeugt Adressenfehlersignale ERRjJA und ERRJ5B, die über die Ausgangsklemme ölO A auf den Adressen-Aufnahmekreis 6l4- gegeben werden. Ein Fehlersignal ERRl kann über die Ausgangsklemme βίο B auf den Auf-Ab-Zähler 6O4 und Signale G und G (Synchronisationserhaitungsabtastung) des Adressenauswerters 610 können über eine Ausgangsklemme 6IO C auf den Auf/Ab-Zähler 604 gegeben werden. Das Ausgangssignal G der Sammel-Ausgangsklemme 610 C kann ebenfalls auf den logischen An/Aus-Kreis 606 des Empfängers gegeben werden.

Der Adressen-Aufnahmekreis 614 wertet das Adressenfehlersignal aus und bestimmt, ob eine annehmbare Adresse empfangen worden ist oder nicht. Ein Signal ADlAC (Adresse angenommen) wird durch den Adressen-Aufnahmekreis erzeugt, und zwar für . die dem Empfänger zugeordneten, angenommenen Adressen, und das Signal wird über eine Ausgangsklemme 6l4 A des Adressen-Aufnahmekreises 6l4 auf den Rufindikator 602 gegeben. Ein Ausgangssignal IRST (Indikator zurückgestellt) des Adressen Aufnahmekreises 6l4 wird über eine Ausgangsklemme 6l4 B auf den Rufindikator 602 gegeben.

Der logische An/Aus-Empfüngerkreis 606 steuert das Einschalten und Abschalten des Empfängers während nacheinander folgender Hauptdatenrahmen. Die Signale RCV (Empfänger eingeschaltet) und RCV (Empfänger abgeschaltet) werden an einer

- 35 709834/0377

Sammel-Ausgangsklemme 6θβ A des logischen An/Aus-Empfängerkreises 6θβ erzeugt. Das RCV-Signal wird auf die Sammel-Ausgangsklemme 507 des logischen Synchronisations- und Dekodierkreises gegeben und auf den Adressen-Aufnahmekreis 6l4. Das RCV-Signal der Sammel-Ausgangsklemme 606 A des logischen An/Aus-Empfängerkreises 6θβ wird auf den Synchronisationsmusterdetektor βΟΟ, den Matrix-Adressengenerator 608 den Adressen-Auswerter und den Rufindikator 602 gegeben. Ein Signal FF 21 (Zeitkreis zurückgestellt) und ein Signal ADREC (Adresse empfangen) werden über eine Ausgangsklemme 606 B des logischen An/Aus-Empfängerkreises 606 auf den Zeitsignalgenerator 612 gegeben. Ein Signal TRANS (Adressenübermittlung), ein Signal FF6 und ein Signal FF8 aus der Sammel-Ausgangsklemme 606 C des logischen An/Aus-Empfängerkreises 606 wird ' auf den Adressen-Aufnahmekreis 6l4 gegeben.

Der Zeitsignalgenerator 612 erzeugt verschiedene Zeitsignale S6,J und Yl bis Y5 an der Ausgangsklemme 612 A, die dann auf den logischen An/Aus-Empfängerkreis 606 gegeben werden. Zusätzliche Zeitsignale Zl und YJ> werden von der Ausgangsklemme 612 B des Zeitsignal-Generators 612 auf den Rufindikator 602 gegeben.

Der die Logik synchronisierende und dekodierende Kreis 506 der Figur 5 kann auch einen Batterie-Prüfkreis 6I8 und

709834/0377

einen Kraft-Rückstellkreis 620 aufweisen. Der Kraft-Rücksfcä.1-kreis 620 erzeugt ein Ausgangssignal POR, wenn der Empfänger ursprünglich eingeschaltet wird. Das Signal POR wird auf den ZeitSignalgenerator 612, den logischen An/Aus-Empfängerkreis 6o6, den Adressen-Aufnahmekreis 614, den Rufindikator 612 und den Batterie-Prüfkreis 6l8 gegeben, um diese Kreise zurückzustellen, wenn zu Beginn die Energie eingeschaltet wird. Der Batterie-Prüfkreis 6l8 prüft die Batteriespannung des Empfängers, wenn die Batterie eingeschaltet wird und erzeugt ein Signal BBAD (Batteriespannung ungenügend), wenn die Ausgangsspannung der Batterie unterhalt» einem vorbestimmten Wert abgesunken ist.

Während des Betrieb wird das Spaltphasen-Datensignal SPDATA, welches vom Diskriminatorkreis 520 des Empfängers von Figur 3 aufgenommen worden ist, in den Synchronisations-Muster-Detektor 600 der Figur 5 eingetastet, und zwar durch das Zeitsignal CLl. Wenn das ursprüngliche 4-Bit-Synchronisations-Aufnähmesignal SA oder dessen Complement PlC durch den Synchronisationsmuster-Detektor 600 aufgenommen worden ist, dann wird der Auf/Ab-Zählerkreis 604 vom Signal SA um die Zählung i erhöht. Das auf den Zeit-Wiedergewinnungs-Kreis 504 der Figur 4 gegebenen Signal PlC wechselt die Phase des Signals CLl, wenn das Complement des Synchronisations-

- 37 709834/0377

Aufnahmesignals aufgenommen wird.

Gemäß Figur 5 zählt der Adressenauswerter 610 daraufhin die Zahl der binären Ziffern EINS in den nachfolgenden 32 Bits des Synchronisations-Aufnahmesignals in Abhängigkeit von den Rahmensignalen C1/5 2 und CLJ>6, welche vom Matrix-Adressengenerator 60S erzeugt werden. Wenn eine oder mehrere binäre Ziffern EINS gezählt werden, dann wird der Auf/Ab-Zähler 60k um die Zählung EINS erniedrigt. Wenn keine binäre Ziffer EINS gezählt worden ist, dann wird der Auf/Ab-Zähler 6O4 um eine Zählung EINS angehoben.

Wenn der Auf-Ab-Zähler 6o4 während des Synchronisat«ion-Aufnahmeteils des ankommenden SPDATA-Signals die Zählung drei erreicht, anzeigend, daß die Bit-Fehlerrate des ankommenden digitalen Datensignals SPDATA unter einem vorbestimmten Wert liegt, dann nimmt das Signal SYNC einen hohen Signalpegel an, welcher dem Adressenteil des Signals SPDATA die Möglichkeit gibt, als DDATA-Signal zum Zweck der nachfolgenden Auswertung in den Adressenauswerter 610 zu gelangen.

Der Adressenteil des Signals DDATA, beispielsweise die 30 in Figur 2 beschriebenen Adressen, ohne das Synchronisations-Erhaltungs-Signal SB, wird dann durch Abtastung der Adressenmatrix 6l6 synchron zu jedem Adressenteil des ankommen-

- 38 709834/0377

den Signals DDATA ausgewertet, wobei der Reihe nach die Differenzen im Signalpegel zwischen entsprechenden Bits der örtlich erzeugten Adressensignale ADSl und ADS2 und der verzögerten Datensignale DDATA des Synchronisationsmuster-Detektors 600 ausgewertet werden. Wenn die Zahl an Unterschieden im Signalpegel zwischen entsprechenden Bits der Adressensignale ADSl und ADS2 und des Signals DDATA kleiner ist als eine vorbestimmte Zahl, wird der Adressenaufnahmekreis öl 4 durch eines der Signale ERR^A und ERRJB in die Lage versetzt, ein Adressenaufnahmesignal zu erzeugen, wenn das Signal RCV einen niedrigen Signalpegel annimmt. Wenn die Adresse angenommen ist, und das Signal RCV einen niedrigen Signalpegel annimmt, dann wird ein hörbares Ruf-Anzeigesignal vom Rufindikator 602 am Ende des Zeitabschnittes erzeugt.

- 39 709834/0377

Der Synchronisations-Erhaltungsteil SB des ankommenden Signals SPDATA wird ebenfalls mit einem dem Empfänger zugeordneten Synchronisations-Aufrechterhaltungssignal verglichen und in der Adressen-Matrix 6l6 gespeichert, beispielsweise die letzten vier Bits des Signals ADSl. Eine Auswertung dieses Synchronisations-Erhaltungsteils SB stellt sicher, daß die Bit-Fehlerrate des ankommenden Datensignals einen vorbestimmten Wert über den Rest des Zeitabschnittes nicht übersteigt. Diese Auswertung sichert außerdem, daß der Empfänger das Signal eines Übertragers im geeigneten Rufsystem empfängt, wenn zwei oder mehr Systeme im gleichen Rufgebiet in Betrieb sind.

Jeder Adressenteil des ankommenden DDATA-Signals enthält zumindest sechs binäre EINS-Signale bei der beschriebenen bevorzugten Ausführungsform der Erfindung, während der J52-Bit-O-Signalteil des Synchronisations-Empfangssignals weniger als sechs Binärziffern EINS enthält. Die Zählung 6 in einem Zähler, der nur auf die Ziffern EINS im Adressenauswerter 610 anspricht, kann somit verursachen, daß eine Adresse anstelle eines O-Signalteils ausgewertet wird. Die Zählung 6 in Koinzidenz mit dem CI/56 Rahmensignal verursacht, daß das Signal G einen hohen Signalpegel annimmt, und daraufhin wird die Aufnahme eines anderen Synchronisations-Aufnahmemusters als des Musters SB den Auf/Ab-Zähler 6O4

709834/0377 - 40 -

erniedrigen und eine Aufnahme irgendeines Synchronisations-Aufrechterhaltungsmusters S den Auf/Ab-Zähler 6o4 erhöhen. Wenn am Ende des Zeitabschnittes das SYNC-Signal sich noch auf einem hohen Signalpegel befindet, anzeigend, daß die Bit-Fehlerrate des SPDATA-Signals über den gesamten Zeitabschnitt angenommen worden ist, so werden die Empfängerkreise abgeschaltet, bis das SPDATA-Signal im gleichen Zeitabschnitt während des nächsten Hauptrahmens auftritt. Zur Abschaltung der Empfängerkreise für das gewünschte Zeitintervall wird das Signal RCV des An/Aus-Logikkreises 6o6 einen niedrigen Signalpegel annehmen, und zwar für eine Zeitspanne von etwa 6,72 Sekunden (wenn der Datenrahmen aus acht Zeitabschnitten von jeweils einer Sekunde besteht) in Abhängigkeit zum Signal S 6,7 des ZeitSignalgenerators 612. Der logische An/Aus-Empfängerkreis 6o6 schaltet daraufhin die Empfängerkreise sofort wieder ein, und zwar bevor das Datensignal SPDATA im gewählten Zeitabschnitt während des nächsten Hauptdatenrahmens ankommt.

Wie bereits erwähnt, erzeugt der Rufindikator 602 ein hörbares Alarmsignal, wenn eine Adresse erfolgreich während eines bestimmten Zeitabschnittes ausgewertet worden ist. Wenn zwei unterschiedliche Adressen dem Empfänger zugeordnet worden sind, wobei beispielsweise jede Adresse anzeigt, daß ein anderer Anrufer oder eine andere Gruppe von Anrufern eine Verbindung mit dem Teilnehmer wünscht, dann werden zwei unterschiedliche Hörtöne durch den Rufindikäor 602 eräugt. Das

- 41 70983 4/0377

Signal BUZZ des Zeit-Wiedergewinnungs-Kreises, welches anzeigt, daß der Empfänger angeschaltet ist, kann beispielsweise ein 2,1 kh-Signal sein und auf einen hörbaren Indikator gegeben werden, etwa einem elektromagnetischen Wandler, womit ein Dauerton in Abhängigkeit von der Aufnahme eines der beiden Adressen-Signale ADSl, zugeordnet dem Empfänger, erzeugt wird, wähieid ein pulsierender Ton in Abhängigkeit von der Aufnahme des anderen Adressensignals ADS2, zugeordnet diesem Empfänger, erzeugt wird.

l_. Synchronisations-Muster-Detektor;

Der Synchronisations-Muster-Detektor der Figur 5 ist im einzelnen in dem Funktionsblock-Schaltbild der Figur 6 dargestellt. Gemäß Figur 6 wird das Spaltphasen-Datensignal SPDATA der Sammel-Ausgangsklemme 505 des Zeit-Wiedergewinnungs-Kreises 504 der Figur 4 über einen oder mehrere Formungsverstärker 622 auf den Dateneingang eines Vier-Bit-Schieberegisters 624 gegeben. Das CLl-Zeitsignal der Sammel-Eingangsklemme 505 des Zeitwiedergewinnungskrefees 504 der Fig. 4 wird auf den Zeiteingang C des Schieberegisters 624 gegeben. Das RCV-Signal der Ausgangsklemme 6o6A des logischen An/Aus-Empfängerkreises 6o6 der Figur 5 wird auf die Rückstelleingangsklemme des Schieberegisters 6?4 gegeben.

- 42 70983 4/0377

Wenn das Vier-Bit-Synchronisations-Aufnahme-Muster SA durch 1101 darstellbar ist, dann werden die Ausgangssignale Ql, Q2 und Q4 der tatsächlichen Ausgangsklemme der ersten, zweiten und vierten Stufe des Schieberegisters 624 auf drei Eingangsklemmen eines vier Eingangsklemmen aufweisenden UND-Gatters 626 gegeben und das Ausgangssignal Q3 der falschen Ausgangsklemme der dritten Stufe des Schieberegisters 624 auf die vierte Eingangsklemme des UND-Gatters 626. Das Signal Pl (Muster erkannt) des UND-Kreises 626 wird auf eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden ODER-Gatters 628 gegeben und das Ausgangssignal SA (Synchronisations-Aufnahme-Muster erkannt) des ODER-Gatters 628 auf die Ausgangskl,emme 600A des Synchronisations-Musterdetektors 600 und weiter auf den Auf/Ab-Zähler 604 und den Matrix-Adressengenerator 6O8 der Figur 5·

Die Signale ÖT, Q2* und Q4~ der falschen Ausgangsklemme der ersten, zweiten und vierten Stufe des Schieberegisters 624 werden auf die drei Eingangsklemmen eines Vier Eingangsklemmen aufweisenden UND-Gatters 63O gegeben und das Signal Q3 der tatsächlichen Ausgangsklemme der dritten Stufe des Schieberegisters 624 auf die vierte Eingangsklemme des UND-Gatters 630. Das Ausgangssignal PlC (Synchronisationsmuster-Komplement erkannt) des UND-Gatters 630 wird auf die Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 632 gegeben und auf die Ausgangsklemme 6OOC des Synchronisations-Musterdetektors 6OO. Das NULL-Signal der

709S3Ü/0377 - 43 -

Ausgangsklemme 6o4A des Auf/Ab-Zählers 6θ4 der Figur 5 wird auf die andere Eingangsklemme des UND-Gatters 6j>2, und das Ausgangssignal des UND-Gatters 632 wird auf die andere Eingangsklemme des ODER-Gatters 628 gegeben.

Während des Betriebs stellt gemäß Fig. 6 das

Signal RCY das Schieberegister.624 zurück, wenn der Empfänger zum ersten Mal abgeschaltet wird. Das Signal SPDATA wird durch den Formungsverstärker 622 geformt und in das Schieberegister 624 durch das Zeitsignal CLl eingetastet.

Wenn das UND-Gatter 626 das Vier-Bit-Synchronisations-Aufnahmemuster SA aufnimmt, dann nimmt das Signal SA einen hohen Signalpegel an, und zwar für die Dauer vom einen CLl-Zeitimpuls bis zum nächsten CLl-Zeitimpuls. Wenn die Zählung im Auf/Ab-Zähler 6O4 der Figur 5 Null ist und das Komplement des Vier-Bit-Synchronisatlons-Aufnahmemusters SA vom UND-Gatter 6j5O empfangen wird, dann nimmt das Ausgangssignal SA einen hohen Signalpegel an und das Signal PlC ebenfalls einen hohen Signalpegel, wobei die Phase des CLl-Zeitsignals geändert wird, wie bereits weiter oben beschrieben worden ist. Wenn entweder das Synchronisations-Auf nahmemuster oder dessen Komplement von den UND-Gattern 626 und 630 empfangen wird, dann erhöht das einen hohen Signalpegel aufweisende Signal SA den Auf/Ab-Zähler 6θ4, wie später noch anhand der Figur 7 beschrieben werden wird, und daraufhin wird das UND-Gatter 632 geschlossen und nur ein erfolgreicher Empfang des Synchronisations»Aufnahmemusters SA durch das UND-Gatter 626 wird ein Ausgangssignal SA mit

709834/0377 -44-

hohem Signal erzeugen können.

Das Ausgangssignal Ql der tatsächlichen Ausgangsklemme der ersten Stufe des Schieberegisters 624 erscheint an der Ausgangsklemme 600B als Ausgangssignal DDATA. Das Signal DDATA wird durch den Adressenauswerter 6IO ausgewertet, wie später in Verbindung mit Figur 10 erläutert werden wird.

2_. Auf/Ab-Zähler:

Der Auf/Ab-Zähler 6o4 des die Logik synchronisierenden und entschlüsselnden Kreises der Figur 5 ist im einzelnen in dem Funktibnsblock-Schaltbild der Figur 7 dargestellt. Gemäß Figur 7 wird das Signal CLj5 der Sammel-Eingangsklemme 505 des die Logik synchronisierenden und dekodierenden Kreises 500 der Figur 5 auf eine Eingangsklemme eines sechs Eingangsklemmen aufweisenden UND-Gatters 6j54, auf eine Eingangsklemme des fünf Eingangsklemmen aufweisenden UND-Gatters 636, auf eine Eingangsklemme eines vier Eingangsklemmen-aufweisenden UND-Gatters 638 und auf eine Eingangsklemme der fünf Eingangsklemmen aufweisenden UND-Gatter 640 bis 644 gegeben. Das CL4-Zeitsignal der Sammel-Eingangsklemme 505 des die Logik synchronisierenden und dekodierenden Kreises 505 der Figur 5 kann außerdem auf die eine Eingangsklemme der vier, Jeweils zwei Eingangsklemmen aufweisenden UND-Gatter 646 bis 652 gegeben werden.

- 45 709834/0377

2261333

Gemäß Figur 7 wird das dekodierte Signal SA der Ausgangsklemme 600A des Synchronisationsmuster-Detektors 600 der Figur 20 auf die eine Eingangsklemme des UND-Gatters 636 gegeben und über einen Inverter 641 auf die eine Eingangsklemme des UND-Gatters 640. Das Ausgangssignal ERRl der Ausgangsklemme 6IOB des Adressenauswerters 610 der Figur 5 wird jeweils auf eine Eingangsklemme der UND-Gatter 642 und 644 und über einen Inverter 654 auf jeweils eine Eingangsklemme der UND-Gatter 6}4 und 638 gegeben.

Das Ausgangssignal G (erstes Audressensignal empfangen) der Ausgangsklemme 6IOC des Adressenauswerters 610 der Figuren 5 und 10 wird auf die eine Eingangsklemme des UND-Gatters 642 gegeben und das Signal (T der Ausgangsklemme 6IOC auf eine Eingangsklemme der UND-Gatter 636 und 640. Das Rahmensignal CL32 der Ausgangsklemme 608A des Matrix-Adressengenerators 608 der Figuren 5 ^und 8 wird auf jeweils eine Eingangsklemme der UND-Gatter 648 und 6^4 gegeben und das Ausgangssignal CL36 der Sammel-Ausgangsklemme 608A des Matrix-Adressengenerators 608 auf jeweils eine Eingangsklemme der UND-Gatter 646 und 636 bis 642.

Das Ausgangssignal des UND-Gatters 6^4 wird auf eine Eingangsklemme des drei Eingangsklemmen aufweisenden ODER-Gatters 656 gegeben und AusgangsSignaIe des ODER-Gatters 656 auf die "Auf"-Eingangsklemme eines üblichen zweistufigen Auf/Ab-Zählers 659.

709834/0377 -46-

Das Ausgangssignal des UND-Gatters 636 wird auf die zweite Eingangsklemme des ODER-Gatters 656 gegeben und das Ausgangssignal des UND-Gatters 638 auf eine Eingangsklemme des zwei Eingangsklemmen aufweisenden UND-Gatters 658; das Ausgangssignal des Gatters 658 wird auf die dritte Eingangsklemme des ODER-Kreises 656 gegeben.

Das Ausgangssignal des UND-Gatters 640 wird

auf eine Eingangsklemme eines drei Eingangski eminen aufweisenden ODER-Gatters 660 gegeben und das Ausgangssignal des UND-Gatters 642 auf die zweite Eingangsklemme dieses ODER-Gatters 66O. Das Ausgangssignal des UND-Gatters 644 wird über einen Inverter 662 auf die Zeit-Eingangsklemme C eines üblichen bistabilen Multivibrators oder Flip-Flop-Kreises 664 auf die dritte Eingangsklemme des ODER-Kreises 66O gegeben. Das Ausgangssignal des ODER-Kreises 66O wird auf die "Ab"-Eingangsklemme des Auf/ Ab-Zählers 659 gegeben.

Die Ausgangssignale ÖX und Q2 des falschen Ausgangs der ersten und zweiten Stufe des Auf/Ab-Zählers 659 werden auf die Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 666 gegeben. Die Ausgangssignale Ql und Q2 der tatsächlichen Ausgangsklemmen der ersten und zweiten Stufe des Auf/Ab-Zählers 659 werden auf die Eingangsklemmen eines zwei Eingangsklemmen aufweisenden UND-Gatters 668 gegeben. Das Signal NULL des UND-Gatters 666 wird auf die zweite Eingags-

- 47 709834/0377

klemme des UND-Gatters 65O, auf die Ausgangsklemme 6O4A, und schließlich über einen Inverter 670 auf die eine Eingangsklemme der UND-Gatter 6^4 und 640 - 644 gegeben. Das Ausgangssignal DREI des UND-Gatters 668 wird auf die andere Eingangsklemme des UND-Gatters 652 und über einen Inverter 672 auf die Eingangsklemme der UND-Gatter 6^4 und 636 gegeben und außerdem auf die andere Eingangsklemme des UND-Gatters 658.

Das Ausgangssignal des UND-Gatters 652 wird auf die Anregungs-Eingangsklemme S eines bistabilen Multivibrators oder Flip-Flop-Kreises 674 gegeben und das Ausgangssignal des UND-Gatters 65O auf die Rückstell -Eingangsklemme R dieses Flip-Flop-Kreises 674. Das Ausgangssignal SYNC des tatsächlichen Ausgangs des Flip-Flop-Kreises 674 wird auf die Sammel-Ausgangsklemme 6O4B gegeben und weiter auf die Eingangsklemme des UND-Gatters 638. Das Ausgangssignal SYNC der falschen Ausgangsklemme Q des Flip-Flop-Kreises 674 wird auf die Sammel-Ausgangsklemme 604B gegeben und weiter auf die Eingangsklemme der UND-Gatter 634 und 644.

Das Ausgangssignal des UND-Gatters 646 wird auf die Anregungs-Eingangsklemme S des Flip-Flop-Kreises 664 gegeben und das Ausgangssignal des UND-Gatters 648 auf die Rückstell-Eingangsklemme R dieses Flip-Flop-Kreises 664. Die Anregungs-Steuerklemme D des Flip-Flop-Kreises 664 wird geerdet, und das Ausgangssignal ADGT (Adressengatter) der tat-

709834/0377

sächlichen Ausgangsklemme Q des Flip-Flop-rKreises 664 wird auf eine andere Eingangsklemme des UND-Gatters 644 gegeben.

Während des Betriebs wird gemäß Fig. 7 das Signal RCV den Auf/Ab-Zähler 659 im Auf/Ab-Zählerkreis 604 auf den Wert Null zurückstellen, und zwar durch Löschen des Auf/Ab-Zählers 659. Das Signal NULL des auf den Zähler 659 ansprechenden UND-Gatters 666 nimmt einen hohen Signalpegel an und schließt damit die UND-Gatter 634 und 640 - 644. Wenn das UND-Gatter 668 geschlossen ist, dann nimmt das Signal DREI einen niedrigen Signalpegel an unc(öffnet damit die UND-Gatter 634 und 636. Da das UND-Gatter 634 ebenfalls durch

ist

das Signal NULL geschlossen^ befindet sich nur das UND-Gatter 636 in Bereitschaft, wenn die Zählung im Auf/Ab-Zähler 659 Null ist.

Wenn das erste Vier-Bit-Synchronisations-Aufnahmemuster SA oder dessen Komplement durch den Synchronisations-Muster-Detektor 600 empfangen wird, dann nimmt das Signal SA einen hohen Signalpegel an und wird über das UND-Gatter 636 durch das CL3-Zeitsignal und das CL36-Rahmensignal ausgetastet. Das Ausgangssignal des UND-Gatters 636 nimmt einen hohen Signalpegel an und wird auf die "Auf"-Eingangsklemme eines Auf/Ab-Zählers 659 über das ODER-Gatter 656 gegeben, um den Auf/Ab-Zähler um die Zählung eins anzuheben.

- 49 -709834/0377

Das Signal NULL des UND-Gatters 666 nimmt daraufhin einen niedrigen Signalpegel an und die UND-Gatter 640 - 644 und 6^4 werden alle geöffnet, so daß der Zähler 659 entweder angehoben oder abgesenkt werden kann.

Vor Erreichen der Zählung drei und Anregung des Flip-Flop-Kreises 674 kann der Auf/Ab-Zähler 659 durch die erfolgreiche Aufnahme des Vier-Bit-SA-Teils des Synchronisations-Aufnahmesignals oder durch die Aufnahme des 32-Bit-O-Teils des Synchronisations-Aufnahmesignals angehoben werden. Nachdem der Flip-Flop-Kreis 674 aufgrund der erfolgreichen Aufnahme des Synchronisations-Aufnahmesignals angeregt worden ist, wird das Synchronisations-Aufnahme-Muster SB den Auf/Ab-Zähler 659 entweder anheben oder absenken. Die Tabelle II zeigt mögliche Kombinationen der Signalbedingungen, welche eine Anhebung des Auf/Ab/Zählers 659 bewirken.

TABELLE II

Datenbezeichnung Signalkombination Signalfunktion

(hoher Signalpegel)

UND-Gatter 634

ZERO	zähle nicht null
THREE	zähle nicht drei
CL 32	Ende der 32-Bit-O-
	Signal oder Adresse
SYNC"	Flip-Flop-Kreis ange
	regt
CL 3	Zeit (3. Phase)
ERRl	weniger als 1 Fehler
	in jedem 32-Bit-O-
	Signalteil des Syn-
	chroniations-Aufnähme
	signals oder SB-Mu
	sters gezählt

709834/0377 - 50 -

UND-Gatter 636

THRI SA

CL36

CL3

zähle nicht drei Synchronisations-Aufnahmemuster dekodiert Ende des Vier-Bit-Musters SA oder SB

Synchronisations-Aufnahmesignal noch bei der Auswertung Zeit (3. Phase)

UND-Gatter 658

SYNC CI/36

errT

CL';
THRI

Flip-Flop-Kreis angeregt Ende des Vier-Bit-Musters SA oder SB

weniger als 1 Fehler gezählt Zeit (3. Phase) zähle nicht drei

Aus der obigen Tabelle II ergibt sich, daß das Signal DREI verhindet, daß der Zähler 659 außerhalb einer Zählung drei angehoben wird. Außerdem kann das Signal ERRl anzeigen, daß weniger als 1 Binärziffer NULL im 32 Bit-O-Signal-Teil des Synchronisations-Erhaltungssignals auftritt oder daß weniger als ein einziger Fehler während der Auswertung des Synchronisations-Erhaltungs-Musters SB festgestellt worden ist. Die Rahmensignale CL32 und CL36 unterscheiden jedoch zwischen diesen beiden Möglichkeiten, wobei das UND-Gatter 634 auf die Erkennung des Synchronisations-Aufrechterhaltungssignales SB anspricht.

Wenn sich die Zählung des Auf/Ab-Zählers 659 auf dem Wert eins oder auf einem h&Bren Wert befindet, dann kann der Zähler 659 durch die geöffneten UND-Kreise 640 - 642 erniedrigt werden. Die Tabelle III zeigt die verschiedenen Kombinationsmöglichkeiten von Signalbedingungen, welche den Auf/Ab-

Zähler 659 absenken.

709834/0377

TABELLE III

Gatter-Bezei chnung

Signal-Kombination Signal-Funktion (hoher Signalpegel)

UND-Gatter 640

ZERO SA

CL3

Synchronisations-Aufnähme Signal wird noch ausgewertet

zähle nicht null Synchronisations-Aufnahme-Muster nicht ent_T schlüsselt

Ende des Vier-Bit-Mustere SA oder SB
Zeit

UND-Gatter 642

ZERO ERRl

CL36 CL3

erstes Adressensignal empfangen
zähle nicht null ein oder mehr Fehler gezählt

Ende des Vier-Bit-Musterr SA oder SB
Zeit

UND-Gatter 644

ZERO SYNC ADGT

ERRl

zähle nicht null Flip-Flop-Kreis angeregt Adressengatter (noch für 32 Bits zwischen benachbarten Vier-Bit-Synchronisations-Mustern) ein oder mehr Fehler gezählt
Zeit

Aus der obigen Tabelle III ergibt sich, daß ein fehlerhaftes Vier-Bit-Synchronisations-Aufnahmemuster SA den Auf/Ab-Zähler 659 über das UND-Gatter 640 absenkt und daß eine oder mehrere Binärziffern EINS im 32-Bit-O-Teil des Synchronisatic aufnahmeSignaIs den Auf/Ab-Zähler 659 über das UND-Gatter 644 absenken. Nachdem das erste Adressensignal empfangen worden ist,

- 52 -

709334/0377

— ■)!.. —

ssr

nimmt das Signal G einen hohen Signalpegel anTina eine erfolgreiche Aufnahme des Vier-Bit-Synchronisations-Erhaltungssignals SB, angezeigt durch einen hohen Signalpegel des ERRl-Signals, senkt den Zähler 659 über das UND-Gatter 642 ab.

Wenn der Auf/Ab-Zähler 659 die Zählung drei nicht erreicht und den Flip-Flop-Kreis 674 während des 112-Bit-Synchronisations-Aufnahmeteils des ankommenden SPDATA-Signals anregt, dann werden die während der restlichen Zeit des Zeitabschnittes ankommenden Adressen nicht dekodiert. Die Zählung drei kann erreicht werden durch den Auf/Ab-Zähler während des il2-Bit-Synchronisations~Aufnahmeteils des ankommenden SPDATA-Signals auf folgende Weise:

TABELLE IV

Synchronisations-AufnahmerSignal SA 32 0's SA 32 O's SA 32 O¹S SA

Zählung im Auf/ Ab-Zähler 659

1	2	3	3
O	O	1	2
1	2	1	2
1	O	1	' 2
O	O	O	O
O	O	1	2
1	O	O	O
1	O	t-H	O
1	O	1	2
1	2	1	O
1	2	1	2

3	3	3
3	3	3
3	3	3
3	3	3
1	2	3
1	2	3
1	2	3
t-l	2	3
1	2	3
1	2	3
1	2	3

- 53 -

709834/0377

Selbstverständlich kann der Synchronisations-Flip-Flop-Kreis 674 nachfolgend zurückgestellt werden, bevor das Ende des Zeitabschnittes erreicht ist, wenn die Bit-Fehlermenge des ankommenden SPDATA-Signals übermäßig ist, wie dies angezeigt wird durch die unvollständige Aufnahme einer genügenden Zahl nacheinanderfolgender Synchronisationssignale nach Rückstellung des Flip-Flop-Kreises 674 am Ende eines Zeitabschnittes. In diesem Fall wird das SPDATA-Signal in den nachfolgenden Zeitabschnitten ausgewertet, bis die Bit-Fehlermenge des SPDATA-Signals sich innerhalb der gewünschten Toleranzen befindet. Wenn die Bit-Fehlermenge des SPDATA-Signals sich innerhalb der gewünschten Toleranz befindet, dann wird sich der Flip-Flop-Kreis 674 auch noch am Ende des Zeitabschnittes im Anregungszustand befinden, und der Empfänger wird für eine vorbestimmte Zeitspanne abgeschaltet und dann unmittelbar vor Ankunft des SPDATA-Signals des gleichen Zeitabschnittes des nächsten Haupt-Datenrahmens wieder eingeschaltet.

2j Matrix-Adressengenerator;

Der Matrix-Adressen-Generator 606 des die Logik synchronisierenden und dekodierenden Kreises von Fig. 5 ist im einzelnen im Funktionsblock-Schaltbild der Fig. 8 dargestellt.

Gemäß Fig. 8 wird das CLl-Zeitsignal der Sammel-Ausgangsklemme 505 des Zeit-Wiedergewinnungs-Kreises von

- 54 709834/0377

Fig. 4 auf die Zeit-Eingangsklemme C eines üblichen zweistufigen Ringzählers 680 gegeben und das CL2-Zeitsignal von der Sammel-Ausgangsklemme 505 des Zeit-Wiedergewinnungs-Kreises von Fig. 4 auf die eine Eingangsklemme eines drei Eingangsklemmen aufweisenden UND-Gatters 682.

- 55 -

709834/0377

Das SA-Signal der Ausgangsklemme 600A des Synchronisations-Musterdetektors 600 der Fig. 6 wird auf die andere Eingangsklemme des UND-Gatters 682 gegeben und das Signal NULL der Ausgangsklemme 6OOA des Auf/Ab-Zählers 6o4 der Figur 7 auf die andere Eingangsklemme des UND-Gatters 682. Das Ausgangssignal des UND-Gatters 682 wird auf die Rückstelle-Eingangsklemme R des Ringzählers 680 gegeben und auf eine Rückstell-Eingangsklemme R eines geeigneten üblichen fünfstufigen Torsions-Ringzählers 684.

Die Ausgangssignale Ql, qT, Q2 und Q2~ der zwei Stufen des Ringzählers 68O werden auf einen geeigneten Gatterkreis 686 gegeben, um aufeinanderfolgende Zeilentastsignale Cl bis C4 zu erhalten, die an der Ausgangsklemme 608C des Matrix-Adressen-Generators 608 erscheinen. Das Signal Cl des Gatterkreises 686 wird außerdem auf die Zeit-Eingangsklemme C des Torsions-Ringzählers 684 gegeben und das Signal C4 des Gatterkreises 686 auf die eine Eingangsklemme von jeweils zwei Eingangsklemmen aufweisenden UND-Gattern 688 und 69O.

Die Ausgangssignale RI-R9 der 1-9-Ausgangsklemmen des Torsions-Ringzählers 684 werden über eine Vielzahl von NAND-Gattern 692 ausgetastet und die Reihen-Tastsignale rX bis R~9~ der NAND-Gatter werden auf die Sammel-Ausgangsklemme 608B des Matrix-Adressengenerators 608 aufgeprägt

709834/0377

- 56 -

- 56--

und dann auf den Adressen-Matrixkreis 6l6 und den Adressen-Aufnahmekreis der Fig. 5 weitergeleitet.

Gemäß Fig. 8 wird das Signal R8 des Torsions-Ring-Zählers 684 auf die zweite Eingangsklemme des UND-Gatters 688 gegeben und das Signal R9 des Torsions-Ringzählers auf die zweite Eingangsklemme des UND-Gatters 69O. Das Rahmensignal Cl/52 und das Rahmensignal CLj56 der Ausgangsklemme des UND-Gatters 688 und des UND-Gatters 690 werden an der Sammel-Ausgangsklemme 608A des Matrix-Adressengenerators 608 erscheinen und auf den Adressenauswerter 610, den Auf/Ab-Zähler 6o4 und den Zeitsignal-Generator 612 der Fig. 5 weitergeleitet.

Während des Betriebs wird der zweistufige Zähler du.:Oh das CLl-Zeitsignal mit einer Tastrate von 1 200 Bit pro Sekunde ausgetastet und erzeugt die aufeinanderfolgenden Zeilen-Tastsignale Cl-C4 einmal während der vier Bits des Zeitsignals. Das Signal Cl tastet den Torsions-Ringzähler 684 aus, und die Reihen-Tastsignale RI-R9 werden dabei einmal während der neun Zeilentastsignale erzeugt. Da beide Ringzähler 680 und 684 zum gleichen Zeitpunkt gestartet werden, und zwar wenn das erste Synchronisations-Empfangsmuster ankommt, sind die Zeilentastsignale und die Reihen-Tastsignale mit den ankommenden ]52-Bit-Mustern synchronisiert, welche zwischen den Synchronisations-Aufnahme-Signalen

- 57 709834/0377

und den Synchronisations-Erhaltungs-Signalen auftreten,

Das Zeilen-Tastsignal C4 und das Reihen-Tastsignal Re sind genau am Ende des 32-Bit-Musters in Koinzidenz. Diese beiden Signale erzeugen somit das CL32-Signal genau J>2 Impulse nach dem Empfang des SA-Musters. Die Signale R9 und C4 sind in Koinzidenz genau zum Zeitpunkt des J>6. Impulses im Datensignal nach der Aufnahme des SA-Signals. Das in Abhängigkeit von den Signalen C4 und R9 erzeugte Signal CI/36 tritt damit genau zu Beginn des 32-Bit-O-Musters und der nachfolgend empfangenen Adressenmuster auf.

4. Adressen-Matrix:

Die Adressen-Matrix 616 des die Logik synchronisierenden und dekodierenden Kreises 506 von Fig. 5 ist im einzelnen im Funktions-Blockschaltbild der Fig. 9 dargestellt.

Gemäß Fig. 9 werden die Reihen-Tastsignale RT-R9 der Ausgangsklemme 608B des Adressen-Matrix-Generators 608 der Fig. 5 auf die Rl¹ - R9'-Eingangsklemmen einer 9X4 -Adressen-Matrix gegeben, wie sie bei 694A und 694b dargestellt sind. Wenn mehr als zwei Adressen einem bestimmten Empfänger zugeordnet werden sollen, dann können zusätzliche Adressen-Matrixkreise vorgesehen werden.

- 58 -

709834/0377

Jeder der Adressen-Matrixkreise 694 kann durch eine übliche Durchschlags-Diodenmatrix dargestellt werden, wobei alle Ausgangsleitungen Cl'-C4' mit jeder der Reihen-Eingangs, leitungen Rl'-R9' über Dioden und einen Schmelzeinsatz verbunden sind. Die dem Empfänger zugeordnete Adresse kann in der Matrix mittels Durchbrennen bestimmter, in Reihe mit den Dioden liegender Schmelzeinsätze dauernd gespeichert werden, so daß bestimmte Reihen und Zeilen abgeschaltet sind und durch die Eingangssignale RT - R9" während der Abtastung der Adressen-Matrix nicht geerdet werden können. Wenn also eine bestimmte Zeilen-Aus-gangsleitung in Abhängigkeit von dem Zeilen-Tast-Signal Cl - C4 ausgelesen wird, dann werden diejenigen Reihen-Zeilen-Verbindungen beim Auslesen ein Binärsignal EINS abgeben, die geöffnet sind. Die Cl¹ - CV-Ausgangsklemmen der Adressen-Matrix 694A werden mit einer Eingangsklemme der 4,2 Eingangsklemmen aufweisenden UND-Gatter 696 - 699 verbunden und außerdem über zugeordnete Widerstände 700 - 703 mit einer Quelle positiven Potentials.

Die Cl - C4 Zeilen-Tastsignale der Ausgangsklemme 608c des Matrix-Adressengenerators 608 der Fig. 5 werden auf die andere Eingangsklemme der UND-Gatter 696 - 699 gegeben. Die Ausgangssignale der UND-Gatter 696 - 699 werden auf eine Eingangsklemme eines vier Eingangsklemmen aufweisenden ODER-Gatters 704 gegeben und das Ausgangssignal des ODER-Gatters 704 auf die Ausgangsklemme 616A,

709834/0377

- 59 -

und zwar als Adressensignal ADSl.

Der das zweite örtliche Adressensignal erzeugende Kreis, wobei die Adressen-Matrix 694B Verwendung findet, kann gleich demjenigen sein, der in Verbindung mit der Adressen-Matrix 69^A erläutert worden ist und wird deshalb nicht mehr besonders beschrieben. Das zweite Adressensignal ADS2 kann dazu verwendet werden, an den Sammel-Ausgangsklemmen 616A der Adressen-Matrix aufzutreten und wird dann auf den Adressen-Auswerter 610 der Fig· 5 gegeben.

Das Ausgangssignal Ä2~, welches anzeigt, daß die zweite Adressen-Matrix 69^B nicht in Benutzung ist, wird auf die Ausgangsklemme 61 dB der Adressen-Matrix 6l6 gegeben. Das Signal A2 wird vom Adressen-Aufnahmekreis 6l6 der Fig. 5 in einer V/eise verarbeitet, wie nachfolgend in Verbindung mit Fig. 11 noch im einzelnen beschrieben werden wird.

^j. Adressen-Auswerter:

Der Adressen-Auswerter 610 des Kreises 506 der Fig. wird im einzelnen anhand des Funktions-Blockschaltbildes der Fig. 10 beschrieben.

- 60 -

7098 3 Λ/0377

Gemäß Fig. 10 werden die Adressen-Signale ADSl und ADS2 der Sammel-Ausgangsklemme 616A der Adressen-Matrix 6l6 der Fig. 9 auf eine Eingangsklemme eines Gatters 706 gegeben, das zwei Eingangsklemmen "ausschließlichoder" (EXOR) aufweist und auf eine Eingangsklemme eines Gatters 708, das ebenfalls zwei Eingangsklemmen EXOR aufweist'. Das DDATA-Signal der Ausgangsklemme 6OOB des Synchronisations-Muster-Detektors 600 der Fig. 6 wird auf die andere Eingangsklemme der EXOR-Gatter 706 und 708, auf eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 710 und auf eine Eingangsklemme eines vier Eingangsklemmen aufweisenden UND-Gatters 712 gegeben.

Das Ausgangssignal des EXOR-Gatters fOß und des EXOR-Gatters 708 wird auf eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 71^ und auf eine Eingangsklemme eines drei Eingangsklemmen aufweisenden UND-Gatters 709 gegeben. Die Ausgangssignale der UND-Gatter 714 und 709 werden auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden ODER-Gatters 716 bzw. auf die Zeit-Eingangsklemme C eines üblichen Fehlerzählers 711 gegeben, etwa eines zweistufigen Binärzählers. Das Ausgangs-Signal des ODER-Gatters 716 wird auf die eine Eingangsklemme eines drei Eingangsklemmen aufweisenden UND-Gatters 718 gegeben und das Ausgangssignal des UND-Gatters 718 auf die Zeit-Eingangsklemme C eines üblichen Fehlerzählers 720, etwa eines zweistufigen Binärzählers.

709834/0377 - ^6l ~

Das Ausgangssignal Ql der tatsächlichen Ausgangsklemme der ersten Stufe des Fehlerzählers 720 wird auf eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 722 gegeben und auf eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden ODER-Gatters 724. Das Ausgangssignal Q2 des tatsächlichen Ausgangs der zweiten Stufe des Fehlerzählers 720 wird auf die andere Eingangsklemme des UND-Gatters 722 und auf die andere Eingangsklemme des ODER-Gatters 724 gegeben und das Ausgangssignal ERRl des ODER-Gatters 724 auf die Ausgangsklemme 610B des Adressenauswerters 610 und weiter auf den Auf/Ab-Zähler 6O4 der Fig. 7. Das Ausgangssignal des UND-Gatters 722 wird über einen Inverter 726 auf die Eingangsklemme des UND-Gatters 718 und über einen weiteren Inverter 728 auf die Sammel-Ausgangsklemme 610A als Adressen-Fehlersignal gegeben.

Die Ausgangssignale Ql und Q2 des tatsächlichen Ausgangs der ersten und der zweiten Stufe des Fehlerzählers 711 werden auf die Eingangsklemmen eines zwei Eingangsklemmen aufweisenden UND-Gatters 713 gegeben. Das Ausgangssignal ERR3B des UND-Gatters 713 wird über einen Inverter 715 auf die Eingangsklemme des UND-Gatters 709 gegeben und über einen Inverter 717 auf die Sammel-Ausgangsklemme 6l0A des Adressen-Auswerters 610, und zwar als ERRJiB -Adressen-Fehlersignal, welches schließlich dann auf den Adressen-Aufnahmekreis 6l4 der Fig. 5 gegeben wird.

709834/0377

Das SYNC-Signal der Sammel-Ausgangsklemme 6o4B des Auf/Ab-Zählers 6O4 der Pig. 5 und 7 wird auf die andere Eingangskiemme des UND-Gatters 714, auf eine zweite Eingangsklemme des UND-Gatters 712 und auf die eine Eingangsklemme eines vier Eingangsklemmen aufweisenden UND-Gatters 730 gegeben. Das SYNC-Signal der Sammel-Ausgangsklemme 6o4B wird auf die andere Eingangsklemme des UND-Gatters 710 und auf die Rückstell-Eingangsklemme R eines üblichen bistabilen Multivibrators oder Flip-Flop-Kreises 732 gegeben. Das Ausgangssignal des UND-Gatters 710 wird auf die andere Eingangsklemme des ODER-Gatters 716 gegeben.

Die Rahmensignale CL32 und CL36 der Sammel-Ausgangsklemme 6O8A des Matrix-Adressengenerators 608 der Fig. 5 und 8 werden jeweils auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 734 sowie auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 736 gegeben. Das CL32-Rahmensignal kann außerdem auf die Eingangsklemme des UND-Gatters 730 gegeben werden, und zwar von der Klemme 608A des Matrix-Adressengenerators 608 der Fig. 8.

Gemäß Fig. 10 wird das Ausgangssignal des UND-Gatters 736 auf die Eingangsklemme des drei Eingangsklemmen aufweisenden ODER-Gatters 738 gegeben und das Ausgangssignal des UND-

- 63 -

709834/0377

Gatters 73^ auf die zweite Eingangsklemme des ODER-Gatters 738. Das Ausgangssignal des ODER-Gatters 738 wird auf die RUckstell-Eingangsklemme R der Fehlerzähler 7II und 720 gegeben und auf eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 740. Das Ausgangssignal des UND-Gatters 740 wird auf die Rücksteli-Eingangsklemme R eines üblichen dreistufigen Zählers 742 gegeben und die Ausgangssignale der falschen Ausgangsklemme der ersten Stufe und die tatsächlichen Ausgangsklemmen der zweiten und der dritten Stufe des Zählers 742 werden jeweils an die Eingangsklemme eines drei Eingangsklemmen aufweisenden UND-Gatters 744 angeschlossen. Das Ausgangssignal des UND-Gatters 744 wird auf die Eingangsklemme des UND-Gatters 730 gegeben und über einen Inverter 746 auf die Eingangsklemme des UND-Gatters 712; das Ausgangssignal des Gatters 712 wird auf den Zeitän-' gang C des Zählers 742 gegeben. Das Ausgangssignal des UND-Gatters 730 wird auf die Anregungs-Eingangsklemme S des Flip-Flop-Kreises 732 gegeben,und die Ausgangssignale G und G des tatsächlichen und des falschen Ausgangs des Flip-Flop-Kreises 732 erscheinen an der Sammel-Ausgangsklemme 6IOC des Adressen-Auswerters 610, worauf sie dann auf den Auf/ Ab-Zähler 6o4 der Fig. 7 und auf den An/Aus-logischen-Empfängerkreis 6θβ der Fig. 5 gegeben werden. Das Signal G wird auf die zweite Eingangsklemme des UND-Gatters 740 der Fig. 10 gegeben.

Das Zeitsignal CLl des Sammel-Eingangs 505 des

709334/0377

- 64 -

logischen Synchronisations- und Dekodierkreises 506 der Fig. 5 wird auf eine Eingangsklemme des UND-Gatters 730 gegeben und das Signal CL2 der Klemme 505 auf die eine Eingangsklemme der UND-Gatter 509, 712 und 718. Das Zeitsignal ClA der Eingangsklemme 505 wird auf die eine Eingangsklemme der UND-Gatter 734 und 736 gegeben. Das Signal RCV der Sammel-Ausgangsklemme 606A des logischen An/Aus-Empfängerkreises 606 der Fig. 5 und 14 wird auf die dritte Eingangsklemme des ODER-Gatters 738 gegeben.

Während des Betriebs werden gemäß Fig. 10 die Signale ADSl und ADS2 der Adressen-Matrix 616 der Reihe nach auf die EXOR-Gatter 706 und 708 gegeben, wo sie bezüglich des verzögerten Datensignals des synchronen Musterdetektors 600 ausgewertet werden. Der Signalpegel jedes Bits des Signals DDATA wird mit dem Signalpegel des entsprechenden Bits der logisch erzeugten Adressensignale ADSl und ADS2 verglichen und jedesmal dann, wenn eine Differenz im Signalpegel zwischen den Bits des Signals DDATA und der örtlich erzeugten Adressensignale ADSl und ADS2 auftritt, wird das Ausgangssignal des EXOR-Gatters und des EXOR-Gatters 706 und 708, welches damit verbunden ist, einen hohen Signalpegel annehmen.

- 65 709834/0377

Wenn sich das Signal SYNC auf einem hohen Signalpegel befindet, anzeigend, daß der Auf/Ab-Zähler 6o4 erfolgreich bis auf den Wert j$ gezählt hat, d.h. eine Synchronisation vorliegt, wobei die erwähnte Zählung während des Synchronisations-Empfangs-Teils des DDATA-Signales erfolgt, wird das Ausgangssignal des EXOR-Gatters 706 über das ODER-Gatter 716 auf den UND-Kreis 718 gegeben. Das Ausgangssignal des EXOR-Gatters 708 wird auf das UND-Gatter 709 gegeben, unabhängig von der Bedingung des Auf/Ab-Zählers

Solange die Zählung im Fehlerzähler 711 und die Zählung im Fehlerzähler 720 unter dem Wert 3 liegt, werden die UND-Gatter 709 und 718 geöffnet sein,und die von den EXQR-Gattern 706 und 708 erzeugten Fehlersignale werden über die UND-Gatter 718 und 709 durch das Zeitsignal CL2 ausgetastet, und diese Fehlersignale werden dann durch die Fehlerzähler 720 und 711 gezählt. Wenn die Zählung im Fehlerzähler 711 und diejenige im Fehlerzähler 720 den Wert 3 erreicht, dann werden die Ausgangssignale der UND-Gatter 713 und 722 einen hohen Signalpegel annehmen und die UND-Gatter 708 und 718 schließen; außerdem werden die Signale ERR3B und ERR^A einen niedrigen Signalpegel annehmen, anzeigend, daß drei oder mehr Unterschiede zwischen den empfangenen und den örtlich erzeugten Adressen bestehen. Die Signale ERR3Ä" und ERRjJB

709834/0377 "⁶⁶"

werden durch den Adressen-Aufnahmekreis 614 der Fig. 5 am Ende jedes Adressenteils des Nachrichtenwortes überprüft, um festzustellen, ob oder ob nicht eine dem jeweiligen Empfänger zugeordnete Adresse erfolgreich ausgewertet worden ist, wie nachfolgend noch im einzelnen beschrieben werden wird.

Die Ausgangssignale Ql und Q2 des Fehlerzählers werden außerdem auf das ODER-Gatter 724 gegeben. Wenn während des ursprünglichen Synchronisations-Aufnahmeteils des Nachrichtenwortes das Signal SYNC einen hohen Signalpegel aufweist, anzeigend, daß der Auf/Ab-Zähler 604 der Fig. 7 noch nicht bis zur Zählung 3 gelangt ist, dann wird das Signal DDATA über das UND-Gatter 710, das ODER-Gatter 716 und das UND-Gatter 718 auf den Fehlerzähler 720 gegeben. Der Fehlerzähler 720 wird unmittelbar nach Empfang des ersten Synchronisations-Empfangsmuster SA zurückgestellt und daraufhin zählt er die Zahl der Ziffern EINS in dem 32-Bit-O-Teil des Synchronisations-Aufnahmemusters. Wenn eine oder mehrere Ziffern EINS in diesen Teil des Synchronisations-Auf nahmesignals gezählt worden sind, dann nimmt das ERRl-Signal des ODER-Kreises 724 einen hohen Signalpegel an und die Zählung im Auf/Ab-Zähler 6o4 wird um die Zählung 1 erniedrigt, wie bereits vorher erläutert worden ist.

709834/0377

Das Signal DDATA wird außerdem über das UND-Gatter 712 auf einen dreistufigen Zähler 742 gegeben. Der dreistufige Zähler 742 zählt die Zahl der Ziffern EINS in demjenigen Teil des Signals DDATA, der sich zwischen dem Synchronisations-Aufnahmeteil und dem Synchronisations-Erhaltungsten, also zwischen den Mustern SA und SB befindet; wenn eine Zählung 6 erreicht ist, dann nimmt das Ausgangssignal des UND-Gatters 744 einen hohen Signalpegel an, anzeigend, daß der erste Adressenteil des DDATA-Signals empfangen worden ist. Daraufhin werden die Synchronisations-Erhaltungsteile SB des ankommenden Datensignals mit einem örtlich erzeugten Synchronisations-Erhaltungssignal verglichen, welches dem besonderen Empfänger zugeordnet ist (die letzten vier Bits des örtlich erzeugten Adressensignals ADSl), und daraufhin zeigt das ERRl-Signal durch einen hohen bzw. einen niedrigen Signalpegel an, ob eine erfolgreiche oder ob keine erfolgreiche Entschlüsselung des Synchronisations-Erhaltungsteils des ankommenden SPDATA-Signals vorgenommen worden ist.

Wie bereits oben in Verbindung mit Fig. 2 beschrieben worden ist, enthält das ankommende Signal vorzugsweise einen Datenstrom folgenden Musters:

S_A 32 O¹S S_A 32 O's S_A 32 O's S_A Μ_χ S_ß M₃ S_ß

709834/0377

- 68 -

wobei S = 1101 oder irgendein anderes geeignetes Vier-Bit-Muster;

32 0¹S= 32 nachfolgende NULL-Signale; Sg = irgendein Vier-Bit-Musterj und

M₁, M₂, M, M^₀ = irgendein 32-Bit-Muster ohne alle NULL-Signale, wenn das Muster ein 31» l6, 5 BCH-Code mit gerader Parität ist.

Die Kennung des binären Zählsignals EINS im Datenstrom nach erfolgter Synchronisation ist folgende: Synchronisation kann erreicht werden am Ende des zweiten, dritten und vierten S -Musters, je nach der Pehlerrate des Datenstroms. Eine Zählung der Ziffern EINS in den 32-Bit-Intervallen erlaubt eine Peststellung des Ortes des Signals im Datenstrom. Dies ist deshalb möglich, weil das 32-O-Signalmuster keine Ziffern EINS enthält und alle

M-Muster (M,, M₂, M-, ^"3? ^ zumindest 8 Binär-Ziffern

EINS enthalten. Diese Bedlgung wird durch die Verwendung der BGH-Code (Bose-Chaudhuri) mit gerader Parität gewährleistet.

Der gesamte Datenstrom besteht alternierend aus 4-Bit-Wörtern und 32-Bit-Wörtern, und die 4-Bit-Wörter werden stets für die Synchronisation herangezogen.

- 69 709834/0377

Die ersten drei, und zwar nur die ersten drei 32-Bit-Wörter werden für die Synchronisation verwendet. Die anderen 50 der 32-Bit-Wörter (M,, Mp etc.) werden für die Adressen verwendet. Die Datentechnik ist jedoch nicht auf die Verwendung exakter Muster oder Folgen begrenzt.

6. Adressen-Aufnahmekreis:

Der Adressen-Aufnahmekreis 6l4 des die Logik synchronisierenden und entschlüsselnden Kreises 506 der Fig. 5 ist im einzelnen im Funktions-Blockschaltbild der Fig. 11 dargestellt.

Gemäß Fig. 11 werden die Signale ERR3A und ERR^B der Ausgangsklemme 610A des Adressenauswerters 610 der Fig. 5 und 10 auf die eine Eingangsklemme des vier Eingangsklemmen aufweisenden UND-Gatters 750 und auf eine Eingangsklemme eines vier Eingangsklemmen aufweisenden UND-Gatters 752 gegeben. Das CL32-Rahmensignal der Ausgangsklemme 608A des Matrix-Adressengenerators 6o8 der Fig. 5 und 8 wird auf die zweite Eingangsklemme des UND-Gatters 750 und auf die zweite Eingangsklemme des UND-Gatters 752 gegeben. Das SYNC-Signal der Ausgangsklemme 6o4B des Auf/Ab-Zählers 6O4 der Fig. 5 und 7 wird auf eine Eingangsklemme der UND-Gatter 750 und 752 gegeben und das CI/3-Zeitsignal der Eingangsklemme 505 des Synchronisations- und Entschlüsselungs-Loglkkreises 506 der Fig. 5 auf die vierte Eingangsklemme

709834/0377

- 7 0 -

der UND-Gatter 750 und 752 und weiter auf eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters

Das Ausgangssignal des UND-Gatters 750 wird auf die Anregungs-Eingangsklemme S eines geeigneten bistabilen Multivibrators oder Flip-Flop-Kreises 756 gegeben und das Ausgangssignal der UND-Gatters 752 auf die Anregungs-Eingangsklemme S eines bistabilen Multivibrators oder Flip-Flop-Kreises 758. Das Ausgangssignal der tatsächlichen Ausgangsklemme Q, des Flip-Flop-Kreises 756 wird auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 76Ο gegeben und das Ausgangssignal der tatsächlichen Ausgangsklemme Q des Flip-Flop-Kreises 758 auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 762. Das "Adresse Nr. 1 angenommen"-Ausgangssignal ADlAC des UND-Gatters 760 und das "Adresse Nr. 2 angenommen"-Ausgangssignal AD2AC des UND-Gatters 762 werden auf eine Sammel-Ausgangsklemme 6l4A und auf den Rufindikator 602 der Fig. 5 gegeben.

Das RCV-Signal der Ausgangsklemme 6OOA des logischen An/Aus-Empfängerkreises 606 der Fig. 5 und 14 wird auf die eine Eingangsklemme eines drei Eingangsklemmen aufweisenden UND-Gatters 764 gegeben und auf eine Eingangsklemme eines drei Eingangsklemmen aufweisenden UND-Gatters 766. Das SYNC-Signal des Sammel-Ausgangs 6O4A des Auf/Ab-

709834/0377 _ _?1 _

Zählers 6o4 der Fig. 5 und 7 wird auf die andere Eingangsklemme jedes der UND-Gatter 764 und 766 gegeben. Das FF6-Signal der Sammel-Ausgangsklemme 606C des An/Aus-Empfänger-Logikkreises 606 der Fig. 5 wird auf die dritte Eingangsklemme jedes UND-Gatters 764 und 766 gegeben.

Gemäß Fig. 11 wird das FF8-Signal über die Sammel-Ausgangsklemme 606C des logischen An/Aus/Empfängerkreises 606 der Fig. 5 auf die andere Eingangsklemme des UND-Gatters 754 gegeben und auf die eine Eingangsklemme eines drei Eingangsklemmen aufweisenden UND-Gatters 768. Das Ausgangssignal Ä2* der Adressen-Matrix 616 der Fig. 9 wird über die Eingangsklemme 616B auf die eine Eingangsklemme des drei Eingangsklemmen aufweisenden UND-Gatters 770 gegeben und das CL2 und CL4-Zeitsignal des Zeit-Wiedergewinnungs-Kreises der Fig. 4 über die Sammel-Eingangsklemme 505 auf die UND-Gatter 768 und 770. Das R9-Slgnal der Ausgangsklemme 608B des Matrix-Adressengenerators 608 der Fig. 8 wird auf die dritte Eingangsklemme des UND-Gatters 770 gegeben.

Das Ausgangssignal des UND-Gatters 764 wird auf die Eingangsklemme eines drei Eingangsklemmen aufweisenden ODER-Gatters 772 und das Ausgangssignal des UND-Gatters 754 auf die zweite Eingangsklemme des ODER-Gatters 772 und schließlich eine Ausgangsklemme 6l4B des Adressen-

709834/0377 - 72 -

Aufnahmekreises 6l4 als "indikator zurückgestellt"-Ausgangssignal IRST gegeben. Das Ausgangssignal des ODER-Gatters 772 wird auf die Rückstell-Eingangsklemme R des Flip-Flop-Kreises 756 gegeben und das Ausgangssignal der falschen Ausgangsklemme Q des Flip-Flop-Kreises 756 auf die dritte Eingangsklemme des UND-Gatters 768.

Die Ausgangssignale der UND-Gatter 766, 768 und 770 werden jeweils auf eine Eingangsklemme eines vier Eingangsklemmen aufweisenden ODER-Gatters 774 gegeben und das Ausgangssignal des ODER-Gatters 774 auf die Rückstell-Eingangsklemme R des Flip-Flop-Kreises 758. Das POR-Ausgangssignal der Ausgangsklemme 620A des Kreises 620 der Fig. 5 wird auf jeweils eine Eingangsklemme der ODER-Gatter 772 und 774 gegeben und das "Adressenübermittlung"-Signal TRANS vom logischen An/Aus-Empfängerkreis 606 der Fig. 5 über die Klemme 606C auf die andere Eingangsklemme der UND-Gatter 760 und 762.

Im Betrieb werden gemäß Fig. 11 die Adressen-FehlerSignale ERRJ5A und ERRJ5B des Adressenauswerters 610 der Fig. 10 durch die UND-Gatter 750 und 752 am Ende jedes" Adressenteils des ankommenden Datensignals DDATA untersucht, d.h. dann, wenn das Rahmensignal CL^2 einen hohen Signalpegel annimmt und wenn der Auf/Ab-Zähler 6o4 die Zählung 5 erreicht hat, was einer Synchronisations-Bedingung entspricht. Wenn eines der Adressen-Fehlersignale

709834/0377 ' ^7J> '

ERRjJA oder ERR^B sich auf einem hohen Signalpegel befindet, anzeigend, daß weniger als drei Fehler zwischen dem logisch erzeugten und dem empfangenen Adressensignal existieren, dann nimmt das Ausgangssignal des jeweiligen UND-Gatters 750 und 752 einen hohen Signalpegel an, und zwar für die Dauer des CL3-Zeitsignals, wodurch der dazugehörige Flip-Flop-Kreis 756 oder 758 angeregt wird.

Das Adressen-Übergangssignal TRANS des logischen An/Aus-Empfängerkreises 606 der Fig. 5 nimmt einen hohen Signalpegel am Ende jedes Zeitabschnittes an, in welchem das ankommende Datensignal ausgewertet worden ist. Wenn das Signal TRANS einen hohen Signalpegel annimmt und wenn einer der Flip-Flop^Kreise 756 oder 758 angeregt worden ist, dann nimmt auch das entsprechende ADlAC oder AD2AC-Ausgangssignal der UND-Gatter 7βθ bzw. 762 einen hohen Signalpegel an, anzeigend, daß eines der dem Empfänger zugeordneten Adressensignale erfolgreich während des jeweiligen Zeitabschnittes entschlüsselt worden ist. Das einen hohen Signalpegel aufweisende Signal wird auf den Rufindikator 602 der Fig. 5 gegeben, welcher ein hörbares Alarmzeichen abgibt, anzeigend, daß die eine oder die andere der dem Empfänger zugeordneten Adressen empfangen und erfolgreich ausgewertet worden ist.

709834/0377

Das POR-Signal (Energie im Ruhezustand) des Kreises 620 der Fig. 5 stellt zunächst den Flip-Flop-Kreis 756 und den Flip-Flop-Kreis 758 zurück, wenn der Empfänger angeschaltet wird. Wenn die Bit-Fehlermenge des ankommenden Datensignals SPDATA nach dem Empfang des ersten Adressenteils des Nachrichtensignals übermäßig hoch wird, d.h. wenn das SYNC-Signal einen hohen Signalpegel annimmt, dann werden daraufhin die UND-Gatter 764 und 766 einen hohen Signalpegel annehmen und den Flip-Flop-Kreis 756 bzw. 758 zurückstellen, und zwar über die ODER-Gatter 772 und 774. Die Anzeige eines Rufes durch den Rufindikator 602 der Fig. 5 wird somit verhindert, wenn die Bit-Fehlermenge des ankommenden Datensignals zu irgendwelchem Zeitpunkt während der Entschlüsselung der Adressensignale in einem bestimmten Zeitabschnitt einen bestimmten Wert überschreitet.

Die Signale FF8 und CLJ5, welche vom logischen An/ Aus-Empfängerkreis 606 der Fig. 5 und dem Zeit-Wiedergewinnungs-Kreis der Fig. 4 auf das UND-Gatter 754 bzw. 756 und 758 am Beginn jedes neuen Zeitabschnittes bzw. jedes Daten-Unterrahmens zurück. Wenn jedoch beide der dem speziellen Empfänger zugeordneten Adressen aufgenommen und erfolgreich während des gleichen Zeitabschnittes

- 75 -

709834/0377

ausgewertet worden sind, dann schließt das Ausgangssignal der falschen Ausgangsklemme des Flip-Flop-Kreises 756 das UND-Gatter 768, womit verhindert wird, daß der Flip-Flop-Kreis 758 zurückgestellt wird, bis beide Adressen aufgenommen worden sind und getrennt voneinander Rufanzeigen ausgelöst haben, wie nachfolgend im einzelnen in Verbindung mit Fig. 12 beschrieben werden wird.

!. Rufindikator

Der Rufindikator 602 der Synchronisations- und EntschlUsselungslogik 506 der Fig. 5 ist im einzelnen im Funktionsblockschaltbild der Fig. 12 dargestellt. Gemäß Fig. 12 werden die beiden "Adressenaufnahme"-Signale ADlAC und AD2AG der Ausgangsklemme 6l4A des Adressen-Aufnahmekreises 6l4 der Fig. 5 und 11 auf die Anregungs-Eingangsklemmen S des bistabilen Multivibrators oder Flip-Flop-Kreises 776 bzw. 778 gegeben. Das Ausgangssignal der tatsächlichen Ausgangsklemme Q des Flip-Flop-Kreises 776 wird auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 78Ο gegeben und das Ausgangssignal der tatsächlichen Ausgangsklemme Q des Flip-Flop-Kreises 778 auf die eine Eingangsklemme eines drei Eingangsklemmen aufweisenden UND-Gatters 782. Die Ausgangssignale der UND-Gatter 780 und 782 werden auf zwei Eingangsklemmen eines drei Eingangsklemmen aufweisenden ODER-Gatters 78k gegeben und das Ausgangssignal des ODER-

- 76 709834/0377

Gatters 784 auf die eine Eingangskiemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 786· Das Ausgangssignal des UND-Gatters 786 wird über einen Inverter 788 auf einen üblichen elektromagnetischen Wandler 790 gegeben.

Das RCV-Signal der Ausgangsklemme 6OÖA des logischen An/Aus-Empfängerkreises βθβ der Fig. 5 wird auf die zweite Eingangsklemme des UND-Gatters 78Ο gegeben und auf eine Eingangsklemme des UND-Gatters 782. Ein Y3-Zeitsignal der Ausgangsklemme 612B des Zeitsignal-Generators 612 der Fig. 5 und 15 wird auf die eine Eingangsklemme des UND-Gatters 782 gegeben und das Zl-Zeitsignal der Sammelklemme 612B des Zeitsignalgenerators 612 auf die Rucksteil-Eingangsklemme R des bistabilen Multivibrators oder Flip-Flop-Kreises 792.

Das POR-Signal (Energie in Rückstellung) der Ausgangsklemme 62OA des Kreises 620 der Fig. 5 wird auf die eine Eingangsklemme eines drei Eingangsklemmen aufweisenden ODER-Gatters 794 gegeben und auf den Anregungs-Eingang S des Flip-Flop-Kreises 792. Das "indikator zurückgestellt"-Signal IRST der Ausgangsklemme 614B des Adressen-Aufnahmekreises 6l4 der Fig. 11 wird auf die zweite Eingangsklemme des ODER-Gatters 794 gegeben und das Ausgangssignal dieses ODER-Gatters 794 auf die Rückstellp-Eingangsklemme R der

- 77 '-709834/0377

Flip-Flop-Kreise 776 und 778.

Das Ausgangssignal der tatsächlichen Ausgangsklemme Q des Flip-Flop-Kreises 792 wird auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 796 gegeben und das Ausgangssignal der falschen Ausgangsklemme Q des Flip-Flop-Kreises 792 über die Ausgangsklemme 602A des Rufindikators auf den logischen An/Aus-Empfängerkreis 606 der Fig. 5, und zwar als FF7-Signal. Das "Batterie schlecht"-Ausgangssignal BBAD der Ausgangsklemme 618A des Batterie-Testkreises 6I8 der Fig. 5 wird über einen Inverter 798 auf die andere Eingangsklemme des UND-Gatters 796 gegeben und das Ausgangssignal des UND-Gatters 796 auf die dritte Eingangsklemme des ODER-Gatters 784.

Gemäß Fig. 12 wird ein manuell betätigbarer Rückstellschalter 800 zwischen Erde und die Eingangsklemme eines üblichen Inverters 802 eingesetzt, und zwar über einen Widerstand 8o4 parallel zu einem Kondensator 806. Die Eingangsklemme des Inverters 802 wird außerdem an eine Quelle mit positivem Gleichstrompotential gelegt, und zwar über einen Widerstand 808. Das Ausgangssignal des Inverters 802 wird auf die dritte Eingangsklemme des ODER-Gatters 794 gegeben.

Im Betrieb werden die Signale ADlAC und AD2AC am Ende eines erfolgreich empfangenen Zeitabschnittes vom Adressen-

- 78 709834/0377

Aufnahmekreis 6l4 der Fig. 11 auf den Rufindikator 602 gegeben und werden durch die Flip-Flop-Kreise 776 und 778 gespeichert. Wenn beide dem Empfänger zugeordneten Adressen während des gleichen Zeitabschnittes empfangen worden sind, dann werden die Adressen-Aufnahmesignale ADlAC und AD2AC zu unterschiedlichen Zeiten, wie vorher erläutert worden ist, übertragen, um dem angerufenen Teilnehmer kenntlich zu machen, daß durch den tragbaren Empfänger zwei Adressen empfangen worden sind.

Wenn das ADIAC-Signal den Flip-Flop-Kreis 776 anregt, wenn das UND-Gatter 78Ο geöffnet ist, und wenn schließlich der Empfänger am Ende des Zeitabschnittes abgeschaltet ist, d.h. das RCV-Signal einen hohen Signalpegel annimmt, dann nimmt das Ausgangssignal des UND-Gatters 78Ο einen hohen Signalpegel an und öffnet damit das UND-Gatter 786 über das ODER-Gatter 784, womit das Dauerton-Signal BUZZ des Zeit-Wiedergewinnungskreises der Fig. 4 über den Inverter 788 auf den elektromagnetischen Wandler 790 gegeben wird.

Wenn der Flip-Flop-Kreis 778 durch das AD2AC-Signal angeregt wird, dann wird das UND-Gatter 782 geöffnet.

- 79 -

709834/0377

Wenn der Empfänger am Endes des Zeitabschnittes ausgeschaltet wird, dann wird das Y3-Signal über das UND-Gatter 782 ausgetastet, womit eine Reihe von Impulsen an dessen Ausgangsklemme erzeugt werden, und zwar mit einer Wiederholungsfrequenz von etwa 4,16 Hertz. Diese Impulsreihen an der Ausgangsklemme des UND-Gatters 782 werden über das ODER-Gatter 784 auf das UND-Gatter 786 gegeben und tasten ein unterbrochenes BUZZ-Signal durch das UND-Gatter 786 und den Inverter 788 in den Wandler 790 ein. Ein vom Wandler 79O abgegebener hörbarer Dauerton zeigt an, daß die erste dem Empfänger zugeordnete Adresse empfangen worden ist, ein unterbrochen-er oder modulierter Ton dagegen, daß die zweite Adresse empfangen worden ist.

Wenn der Empfänger zum erstenmal eingeschaltet wird, dann wird der Flip-Flop-Kreis 792 durch das POR-Signal des Kreises 620 der Fig. 19 angeregt und wird etwa 0,96 Sekunden später durch das Zl-Signal des Zeitsignalgenerators 612 der Fig. 19 zurückgestellt. Während dieser Zeit wird die Batterie geprüft, und wenn die Batterie in Ordnung ist, d.h., wenn sich das BBAD-Signal auf einem niedrigen Signalpegel befindet, dann nimmt das Ausgangssignal des UND-Gatters 796 einen hohen Signalpegel an und tastet das BUZZ-Signal durch das UND-gatter 786 in den Wandler 790 ein, und zwar etwa 1 Sekunde lang.

Wenn eine Adresse empfangen und erfolgreich entschlüsselt worden ist und der Wandler 790 einen Ton abgegeben

- 80 709834/0377

SÄ

hat, dann kann der Teilnehmer manuell die Flip-Flop-Kreise 776 und 778 zurückstellen, um den Wandler 790 abzuschalten, was durch manuelles Niederdrücken des Rückstellschalters 800 bewirkt werden kann, womit dann eine sofortige Erdung des Inverters 8θ2 erfolgt. Auf diese Weise wird ein positiver Impuls an der Ausgangsklemme des Inverters 8θ2 erzeugt und

ODER-durch das\Gatter 794 auf die Rückstell-Eingangsklemme

beider Flip-Flop-Kreise 776 und 778 gegeben. Qj, Zeitsignal-Generator;

Der Zeitsignal-Generator 612 des Synchronisationsund Entschlüsselungs-Logikkreises 506 der Fig. 5 ist im einzelnen in dem Funktionsblockschaltbild der Fig. 13 dargestellt.

Gemäß Fig. 1J> wird das CI/56-Rahmensignal der Klemme 608A des Matrix-Adressengenerators 608 der Fig. 8, welches Signal am Beginn jedes Synchronisations-Aufnahme- und Synchronisations-Erhaltungs-.Musters auftritt, wenn der Empfänger in der richtigen Weise synchronisiert ist, auf die Zeit-Eingangsklemme C eines üblichen sechsstufigen Binärzählers 8IO gegeben. Die Ausgangssignale Yl - Y5 der Ausgangskiemmander ersten bis fünften Stufen des Zählers 8IO werden auf eine Sammel-Ausgangsklemme 612A des Zeitsignalgenerators 612 gegeben und von dort auf den logischen An/Aus-Empfängerkreis

- -81 709834/0377

der Fig. 5· Das Y3-Signal des tatsächlichen Ausgangs der dritten Stufe des Binärzählers 810 wird auf die Sammel-Ausgangsklemme 612B und weiter auf den Rufindikator 602 der Fig. 12 gegeben.

Das Y5-Ausgangssignal des tatsächlichen Ausgangs der fünften Stufe des Binärzählers 810 wird über einen Inverter 811 auf die Zeiteingangsklemme C eines üblichen Zählers 812 mit Teiler 8 gegeben. Die Ausgangssignale Zl, Z2 und ZjJ der tatsächlichen Ausgangsklemme der ersten bis dritten Stufen des Zählers 812 werden auf drei Eingangsklemmen eines vier Eingangsklemmen aufweisenden UND-Gatters 8l4 gegeben. Das Ausgangssignal S6,7 des UND-Gatters 814 wird über die Sammel-Ausgangsklemme 612A des logischen An/Aus-Empfängerkreises der Fig. 5 und das Signal Zl der ersten Stufe des Zählers auf die Sammel-Ausgangsklemme 612B und weiter auf den Rufindikator 602 der Fig. 12 gegeben.

Das Signal POR der Ausgangsklemme 620A des

'Energie in Rückstellung-Kreises 620 der Fig, 5 wird auf die eine Eingangsklemme eines drei Eingangsklemmen aufweisenden ODER-Gatters 816 gegeben und die Signale FF21 und ADREC der Ausgangsklemme 606B des logischen An/Aus-Empfänger-Kreises der Fig. 5 auf die anderen zwei Eingangsklemmen des ODER-Gatters 816. Das Ausgangssignal des ODER-Gatters 816 wird auf die RUckstell-Eingangsklemme R der Zähler 8IO und 812 gegeben. Das

- 82 709834/0377

Zeitsignal CL2 der Sammel-Eingangsklemme 505 des Synchronisations- und Entschlüsselungs-Logikkreises 506 der Fig. 5 wird auf die vierte Eingangsklemme des UND-Gatters 8l4 gegeben.

Beim Betrieb werden gemäß Fig. I3 sowohl der Zähler 810 als auch der Zähler 812 ursprünglich durch das Signal POR des Kreises 620 der Fig. 5 zurückgestellt, und zwar durch das "Adresse empfangen"-Signal ADREC des logischen An/Aus-Empfängerkreises der Fig. 5 und durch das Zeitrückstellungssignal FF21 des logischen An/Aus-Empfängerkreises der Fig. 5. Der Zähler 8IO wird somit zurückgestellt, nachdem der Synchronisationsempfangsteil eines ankommenden Datensignals empfangen worden ist und wird daraufhin durch das Übermittlungssignal CI/36 des Zeit-Wiedergewinnungs-Kreises der Fig. 4 am Beginn jedes Synchronisationsempfangs- und Synchronisationserhaltungssignales SA und SB ausgetastet. Der Zähler 8IO zählt somit die Zahl der empfangenen Adressensignale.

Das Y3-Signal des Zählers 810 erzeugt das unterbrochene Signal für den zweiten Adressenton im Rufindikator der Fig. 12 und die Signale Yl - Y5 werden auf den logischen An/ Aus-Empfängerkreis 606 der Fig. 14 gegeben, um die Signale 29 DEC und 30 DEC zu erzeugen, die anzeigen, daß die 29. bzw. j50. Adressen empfangen worden sind, wie später in Verbindung mit Fig. 14 noch näher erläutert werden wird.

709834/0377

Das Signal Ϋ5 des Zählers 810 wird dazu

verwendet, den Zähler 812 zu betätigen. Die Ausgangssignale des Zählers mit Teiler 8 werden durch das UND-Gatter 8l4 entschlüsselt, um den Impuls S6,7 (6,27 Sekunden "Empfänger ausgeschaltet?) zu erzeugen, der dazu verwendet wird, den Empfänger abzuschalten, nachdem das DDATA-Signal in einem gewählten Zeitabschnitt der Reihe nach entschlüsselt worden ist. Das Signal Zl des Zählers 812 mit Teiler 8 schafft das 0,96 Sekunden offene Tor für den Batterie-Prüfkreis des Rufindikators 602, wie bereits vorab in Verbindung mit Fig.12 ' beschrieben worden ist.

8_. Logischer An/Aus-Empfängerkreis:

Der logische An/Aus-Empfängerkreis 606 des Synchronisations- und Entschlüsselungs-Logikkreises 506 der Fig. 5 ist im einzelnen in Fig. 14 dargestellt. Gemäß Fig. 14 wird das Signal G, anzeigend, daß eine erste Adresse empfangen worden ist, von der Ausgangsklemme 6IOC des Adressenauswerters 610 der Fig. 10 auf den Zeiteingang C eines bistabilen Multivibrators oder Flip-Flop-Kreises 8I8 geführt. Die Anregungs-Steuerklemme D des Flip-Flop-Kreises ist mit einem positiven Gleichspannungspotential verbunden, und das Signal CI/5 der Eingangsklemme 505 des Synchronisationsund Entschlüsselungs-Logikkreises wird auf die Rückstell-Eingangsklemme R des Flip-Flop-Kreises 818 gegeben.

- 84 709834/0377

- Wr-

Das ADREC-Ausgangssignal (Adresse empfangen) der tatsächlichen Ausgangsklemme des Flip-Flop-Kreises 8l8 wird auf die Anregungs-Eingangsklemme S eines bistabilen Multivibrators oder Flip-Flop-Kreises 820 und auf die Sammel-Ausgangsklemme 606B des logischen An/Aus-Empfängerkreises 606 gegeben und weitergeleitet auf den Zeitsignalgenerator 612 der Fig. 15. Das Ausgangssignal FP6 der tatsächlichen Ausgangsklemme des Flip-Flop-Kreises 820 zeigt an, daß der Empfänger sich im Synchronzustand befindet und daß eine erste Adresse empfangen worden ist. Dieses FF6-Signal wird auf die Eingangsklemme eines·drei Eingangsklemmen aufweisenden UND-Gatters 822 und über die Sammel-Ausgangsklemme 606C des logischen An/Aus-Empfängerkreises 606 auf den Adressenaufnahmekreis 614 der Fig. 11 gegeben. Das Übergangssignal TRANS des UND-Gatters 822 wird auf die Anregungs-Eingangsklemme S eines bistabilen Multivibrators oder Flip-Flop-Kreises 824 gegeben und über die Sammel-Ausgangsklemme 606C auf den Adressenaufnahmekreis 6l4 der Fig. 11 gegeben.

Das Ausgangssignal der tatsächlichen Ausgangsklemme Q, des Flip-Flop-Kreises 824 wird auf die eine Eingangsklemme eines drei Eingangsklemmen aufweisenden UND-Gatters 826 gegeben und das Ausgangssignal des UND-Gatters 826 auf die Anregungs-Eingangsklemme S eines bistabilen Multivibrators oder Flip-Flop-Kreises 828. Das "Empfänger angeschaltet"-Ausgangs-

- 85 -. 709834/0377

signal RCV der falschen Ausgangsklemme Q des Flip-Flop-Kreises 828 wird auf die Sammel-Ausgangsklemme 606A gegeben.

Das RCV-Signal wird außerdem auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 83O gegeben und das Ausgangssignal des UND-Gatters 830 auf die Zeit-Eingangsklemme C eines bistabilen Multivibrators oder Flip-Flop-Kreises 832 und weiter über einen Inverter 834 auf sowohl die Zeit-Eingangsklemme C eines bistabilen Multivibrators oder Flip-Flop-Kreises 836 als auch auf die Sammel-Ausgangsklemme 606A, und zwar als Ausgangssignal RCV (Empfänger abgeschaltet).

Die Anregungs-Steuereingangsklemme D des Flip-Flop-Kreises 832 und diejenige des Kreises 836 werden mit einem positiven Gleichspannungspotential verbunden,und die Anregungs-Eingangsklemme S des Flip-Flop-Kreises 832 und des Kreises 836 werden geerdet. Die Ausgangssignale FF8 und FF21 der tatsächlichen Ausgangsklemme Q der Flip-Flop-Kreise 832 und 836 werden über die dazugehörigen Ausgangsklemmen 606C und 606B auf den Adressenaufnahmekreis 614 der Fig. 11 gegeben und auf den Zeitsignalgenerator 612 der Fig. 13. Das Signal CL4 der Sammel-Ausgangsklemme 505 des Zeit-Wiedergewinnungs-Kreises 504 der Fig. 3 wird auf die Rückstell-Eingangsklemme R der beiden Flip-Flop-Kreise 832 und 836 gegeben.

- 86 709834/0377

Das Yl-Zeitsignal der Ausgangsklemme 612A

des Zeitsignalgenerators 612 der Fig. 13 wird auf die eine Eingangsklemme eines fünf Eingangskiemrnen aufweisenden UND-Gatters 838 gegeben und über einen Inverter 840 auf die eine Eingangsklemme eines fünf Eingangsklemmen aufweisenden UND-Gatters 842. Das Y2-Zeitsignal der Sammel-Ausgangsklemme 612A des Zeitsignalgenerators 612 wird auf die zweite Eingangsklemme des UND-Gatters 842 gegeben und über einen Inverter 844 auf die zweite Eingangsklemme des UND-Gatters 838. Die Signale Y3-Y5 werden in ähnlicher Weise von der Sammelklemme 612A des Zeitsignalgenerators 612 auf die übrigen Eingangsklemmen der UND-Gatter 838 und 842 gegeben.

Das 29DEC-Ausgangssignal (29 Adressen entschlüsselt) des UND-Gatters 838 wird auf die eine Eingangsklemme des UND-Gatters 822 gegeben und das 30DEC-Ausgangssignal (30 Adressen entschlüsselt) des UND-Gatters 842 auf die Eingangsklemme des UND-Gatters 826. Das Zeitsignal CL2 der Sammelausgangsklemme 505 des Zeit-Wiedergewinnungs-Kreises der Fig. 4 wird auf die eine Eingangsklemme jedes der UND-Gatter 822 und 826 gegeben.

Das Zeitsignal CLl der Sammel-Eingangsklemme 505 wird auf die eine Eingangsklemme eines zwei Eingangsklemmen aufweisenden UND-Gatters 846 gegeben und das Ausgangssignal des UND-Gatters 846 auf die Rückstell-Eingangsklemme R des Flip-Flop-Kreises 820. Das Signal SYNG der Ausgangsklemme 6Ο4Γ

709834/0377

- Rv -

des Auf/Ab-Zählers 6o4 der Fig. 7 wird auf die andere Eingangsklemme des UND-Gatters 846 gegeben.

Das Signal POR der Ausgarigsklemme 62ΟΛ des "Energie in Rückstellung"-Kreises 620 der Fig. 5 wird auf die Eingangsklemme eines zwei Eingangsklemmen aufweisenden ODER-Oatters 848 gegeben und das Ausgangssignal des ODER-Gatters 848 auf die Rückstell-Eingangsklemme R der Flip-Flop-Kreise 828 und 824. Das FF?-Signal, es handelt sich dabei um einen 0,96 Sekunden negativ laufenden Impuls während der Durchführung der Batterieprüfung, wird von der Ausgangsklemme 602A des Rufindikators 602 der Fig. 12 auf die zweite Eingangsklemme des UND-Gatters 8^0 gegeben.

Im Betrieb wird gemäß Fig. 14 das Signal G

des Adressenauswerters 6IO der Fig. 24 den Fllp-Flop-Kreis anregen, wenn ein erstes Adressensigrial empfangen worden ist. Das ADREC-Signal (Adresse empfangen) betätigt den Flip-Flop-Kreis 820, und das FF6-Signal des FLLp-Flop-Kreises 820 offre t das UND-Gatter 822 für den Rest des Zeitabschnittes, bis der Flip-Flop-Kreis 820 durch den Synchronisationsverlust zurückgestellt wird, was durch das Signal SYNG angezeigt wird.

Wenn das UND-Gatter 838 eine Zählung von 29

entschlüsselt, anzeigend, daß alle Adressen empfangen worden sind, dann nimmt das Übermittlungssigiial TRANS einen hohen

- 88 7 0 0 Π 3 U i0 3 7 7

- -88- -

Signalpegel an und löst den Flip-Flop-Kreis 824 aus, wodurch das UND-Gatter 826 geöffnet wird. Wenn das UND-Gatter 842 eine Zählung 30 entschlüsselt, anzeigend, daß die erfolgreich entschlüsselten Adressensignale auf den Rufindikator 602 übermittelt worden sind, wie vorher beschrieben worden ist, dann nimmt das Ausgangssignal des UND-Gatters 826 einen hohen Signalpegel an und löst den Flip-Flop-Kreis 828 aus, womit ein "Empfänger abgeschaltet"-Signal RCV durch das UND-Gatter 830 und den Inverter 8j54 mit hohem Signalpegel geleitet wird.

Das RCV-Signal verbleibt auf seinem hohen Signalpegel, bis das Signal S6,7 des Zeitsignalgenerators 612 der Fig. IjJ den Flip-Flop-Kreis 828 zurückstellt, was etwa 6,72 Sekunden später geschieht. Das RGV-Signal ist selbstverständlich während dieser 6,72 Sekunden auf einem niedrigen Signalpegel und kann dazu dienen, die Stromzuführung zum Empfängerkreis 502 der Fig. 3 während dieser 6,72 Sekunden auf irgendeine geeignete Weise zu unterbrechen.

Das RCV-Signal regt den Flip-Flop-Kreis 836 an, wenn der Empfänger abgeschaltet ist, d.h., wenn das RCV-Signal einen hohen Signalpegel annimmt. Ungefähr 6,72 Sekunden später löst das RCV-Signal den Flip-Flop-Kreis 832 aus.

- 89 709334/0377

Kurz nach der Anregung werden die Flip-Flop-Kreise 8^6 und 832 durch den CL4-Zeitimpuls zurückgestellt, und es wird somit ein sehr kurzer Impuls FF21 erzeugt, welcher dem Zeitsignalgenerator 612 der Fig. 1J> als Rückstellsignal zugeführt wird, wenn der Empfänger zuerst abgeschaltet wird. Ein kurz dauernder Impuls (das FF8-Signal) wird somit ungefähr 6,72 Sekunden später auf den Adressen-Aufnahmekreis 6l4 der Fig. 11 gelangen und das Signal IRST (Rufindikator zurückgestellt) erzeugen. Das FF7-Signal verzögert das RCV-Signal bis nach der 0,96 Sekunden dauernden Batterieprüfung, womit die Versorgung des Empfängers mit Energie verzögert wird. Durch diese Verzögerung wird eine Modulation des VCO-Signals im Zeit-Wiedergewinnungs-Kreis 504 der Fig. 4 verhindert, und zwar von jedem Signal während der Batterieprüfung.

Vorteile der Erfindung

Das Verfahren und die Vorrichtung nach der Erfindung in Anwendung auf ein Rufsystem ergeben sich aus der obigen ausführlichen Beschreibung. Bei dieser Ausführungsform vermeidet die Erfindung das Problem des Verzögerungsausgleiches, wie er bei der gleichzeitigen Übertragung des Rufsignals durch eine Vielzahl von Übertragern eines

- 90 -

709834/0377

Rufgebietes auftritt, und zwar durch einen Polgebetrieb der Transmitter derart, daß diese in voneinander getrennten Zeitabschnitten senden.

Das Auftreten von Verzögerungsproblemen in Systemen mit einer großen Anzahl von Übertragern wird dadurch vermieden, daß diejenigen Übertrager, die im gleichen Zeitabschnitt senden, räumlich voneinander getrennt werden, womit dann bezüglich der Überlappung der Portpflanzungsmuster keine Schwierigkeiten mehr auftreten. Die Anzahl an Übertragern in einem Rufgebiet kann somit beträchtlich gesteigert werden, um den Ausfall der Empfänger in Blindzonen zu vermeiden, ohne daß jedoch zwischen den Übertragern Interferenzen auftreten. Auch Frequenz-Versetzungsprobleme werden vermieden, weil jeder der Übertrager ohne Interferenzerscheinungen auf der gleichen Trägerfrequenz ausstrahlen können.

Durch die Verwendung modularer Einheiten kann das beschriebene Rufsystem bei Veränderung des Bedürfnisses erweitert werden. Das System arbeitet außerdem mit "Endezu-Ende"-Wählbetrieb und mit NNX-Coden. Die Notwendigkeit und die Kosten von Anpassungselementen zum Verbinden des Rufsystems mit dem existierenden Telefonsystem und mit bereits vorhandenen anderen Rufsystemen wird ebenfalls vermieden, und die Betriebsweise ist fehlersicher.

- 91 709834/0377

Durch die Verwendung üblicher Kleinstrechner kann das beschriebene System für die Steuerung einer Vielzahl von Teilnehmer-Rufsystemen innerhalb eines einzigen Rufsystemes verwendet werden, für die Steuerung der Rufsysteme in verschiedenen Rufgebieten und für die Verbindung mit existierenden Tonsystemen.

Durch die Verwendung der Digitaltechnik werden analoge Geräuschprobleme vermieden, und die physikalische Größe der Ausrüstung wird beträchtlich vermindert; die tragbaren Empfänger beispielsweise können auf etwa die Größe einer Zigarettenschachtel verkleinert werden. Die Kapazität des Systems ist beträchtlich über diejenige der bekannten Systeme erhöht; die Kapazität eines einzigen Kanals beträgt 60 000 Adressen bei einer Anrufrate von 3» 75 pro Sekunde und einer Bitrate von 1 200 Bits je Sekunde in der Stimm-Bandbreite. Einzeladressen oder Doppeladressen können jedem Empfänger zugeordnet werden.

Durch die Verwendung eines hohen Bose-Chaudhuri-Codes und die besondere Adressenauswertung wird die Wahrscheinlichkeit der Entschlüsselung bei einem 8-Bit-Trennabschnitt zwischen unmittelbar benachbarten Adressen und zwei oder weniger Fehlerbits einen Wahrscheinlichkeitswert von 0,996 für die Annahme annehmen, gegenüber der Wahrschein-

- 92 709834/0377

lichkeit der Annahme einer anderen Adresse von 3 χ 10~ bei einer Bit-Fehlerrate von 0,01. Für eine Bit-Fehlerrate von 0,001 jedoch wird das Verhältnis von Annahme zu fehlerhafter Annahme bei 0,999995 zu 3 χ 10 ^ liegen.

Die Wahrscheinlichkeit der Erzielung einer Synchronisation innerhalb einer vollen Sekunde des Datensignals, beispielsweise eines Hauptrahmens, beträgt bei einer Bit-Fehlerrate von 0,01 etwa 0,9*1-2 gegenüber der Wahrscheinlichkeit einer fehlerhaften Synchronisation von 10~ . -Bei einer Bit-Fehlerrate von 0,001 ist das Verhältnis zwischen der Wahrscheinlichkeit richtiger Synchronisation und falscher Synchronisation mit 0,9995

-"52

zu 10 ^ anzunehmen.

Die obigen Ausführungen erläutern die Wirksamkeit und die Brauchbarkeit des Verfahrens und der Vorrichtung nach der Erfindung in Anwendung auf ein Teilnehmer-Rufsystem. Die Erfindung hat 'jedoch eine Vielzahl anderer Anwendungsmöglichkeiten in der Datenübertragung und in der Steuerung entfernter Einrichtungen. Die Erfindung kann somit auch in anderen Ausführungsformen verkörpert werden, ohne vom Erfindungsgedanken abzuweichen. Die vorstehend erläuterten Ausführungsbeispiele sind deshalb tatsächlich nur Beispiele und keineswegs einschränkend.

709834/0377

Claims (6)

1. PATENTANSPRÜCHE

   ί 1, Verfahren zum Auswerten eines digitalen Signals, das mit vorgegebener Bitrate während nacheinanderfolgender Zeitabschnitte übertragen wird, dadurch gekennzeichnet, daß das übertragene digitale Signal (62) empfangen, die Bit-Fehlerrate zwischen dem übertragenen und dem empfangenen digitalen Signal festgestellt, zumindest einer der Zeitabschnitte (T-]) in Abhängigkeit von der Bit-Fehlerraten-Feststellung ausgewählt und das im ausgewählten Zeitabschnitt empfangene Digitalsignal (62) ausgewertet wird.
2. 2. Verfahren nach Anspruch 1, wobei das digitale Signal einen digitalen Adressenteil und einen digitalen Synchronisationsteil enthält, dadurch gekennzeichnet, daß die Bit-Fehlerrate in Abhängigkeit vom Synchronisationsteil (SA,SB) festgestellt und der Adressenteil (A^-A,q) im ausgewählten Zeitabschnitt (T^) ausgewertet wird.
3. 3. Empfänger zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch eine Einrichtung (56) zum Empfangen eines digitalen Signals, welches mit vorgegebener Bitrate während nacheinanderf olgender Zeitabschnitte (60) übertragen wird, durch Schaltkreise (600,604) zum Auswerten der Bit-Fehlerrate zwischen dem übertragenen und dem empfangenen digitalen Signal, durch Wählkreise (606) zum Auswählen zumindest eines Zeitabschnittes in Abhängigkeit von der ausgewerteten Bit-Fehlerrate und durch Schaltkreise (610,614) zum Auswerten des im ausgewählten Zeitabschnitt

   709834/0377

   empfangenen digitalen Signals.
4. 4. Empfänger zur Durchführung des Verfahrens nach Anspruch 2, gekennzeichnet durch eine Einrichtung (56) zum Empfangen des übertragenen digitalen Signals, durch Schaltkreise (600, 604,606), welche auf den Synchronisationsteil des empfangenen digitalen Signals ansprechen und in zumindest einem der Zeitabschnitte diejenige Bit-Fehlerrate des empfangenen digitalen Signals feststellen, welche über einem vorbestimmten Wert liegt, durch Schaltkreise (610) zum Auswerten des Adressenteils (A1-A30) des digitalen Signals, welches in einem bestimmten Zeitabschnitt (T₁) empfangen wird, der entsprechend der festgestellten überschüssigen Bit-Fehlerrate ausgewählt ist, durch einen Detektor (600) zum Feststellen des Synchronisationsteils des digitalen Signals, durch einen Auf-Ab-Zähler (604,659), der ein Ausgangssignal abgibt, durch Schaltkreise (604,606,660), welche mit dem Detektor verbunden sind und das Ausgangssignal des Auf-Ab-Zählers in Abhängigkeit vom festgestellten Synchronisationsteil des digitalen Signals ändern, durch einen Generator (674) zum Erzeugen eines Signals in Abhängigkeit vom Ausgangssignal des Zählers und durch Wählkreise (606) zum Auswählen eines bestimmten Zeitabschnitts (T.) in Abhängigkeit vom Generatorsignal.
5. 5. Empfänger nach Anspruch 4, gekennzeichnet durch Schaltkreise (606,612), welche vom Generatorsignal getätigt sind und dem Empfänger für einen Zeitabschnitt außer Betrieb setzen, der dem Zeitabschnitt des Empfangs nachfolgt.
6. 6. Verfahren nach Anspruch 1 zum Dekodieren eines digitalen

   70933 4/0377

   Signals, dadurch gekennzeichnet, daß das übertragene digitale Signal empfangen, ein bestimmtes Signal in Abhängigkeit von der Bit-Fehlerrate zwischen dem übertragenen und empfangenen digitalen Signal über einem vorbestimmten Wert in zumindest einem der Zeitabschnitte erzeugt und das während eines in Abhängigkeit vom erzeugten bestimmten Signal ausgewählten Zeitabschnitt empfangene digitale Signal ausgewertet wird.