-
Die
vorliegende Erfindung betrifft eine Halbleitervorrichtung sowie
ein Verfahren zum Herstellen derselben und insbesondere eine Halbleitervorrichtung
mit einem Bipolartransistor und Verfahren zum Herstellen derselben.
-
In
Halbleitervorrichtungen verwendete Transistoren können grob
in Metall-Oxid-Halbleiter-Feldeffekttransistoren
(MOSFET) und Bipolartransistoren eingeteilt werden. MOSFETs umfassen
n-Kanal-MOSFETs, p-Kanal-MOSFETs und Komplementär-MOSFETs (CMOSFET's), welche die obigen
beiden verwenden. Andererseits umfassen Bipolartransistoren npn-Übergangstyp-Transistoren
und pnp-Übergangstyp-Transistoren.
Ein Bipolartransistor ist in der Lage, im Vergleich mit einem MOSFET mit
hoher Geschwindigkeit zu arbeiten, da der Bipolartransistor selbst
mit hoher Geschwindigkeit arbeitet. Weiterhin ist der Transferleitwert
eines Bipolartransistors groß,
und die Fähigkeit,
eine kapazitive Last anzusteuern, ist beträchtlich.
-
DE 26 17 521 A1 beschreibt
eine integrierte Halbleiterschaltung mit einem vertikalen Basistyp-Epitaxialtransistor,
wobei die Schaltung folgende Einrichtungen und Merkmale enthält: ein
Halbleitersubstrat, eine erste Halbleiterzone eines ersten Leitfähigkeitstyps,
die in einem festgelegten Flächenbereich
des Substrats ausgebildet ist, eine erste Epitaxialschicht eines
zweiten Leitfähigkeitstyps,
die auf dem genannten Substrat ausgebildet ist und mit einer ersten
Halbleiterzone, einer zweiten Halbleiterzone des ersten Leitfähigkeitstyps,
die in der ersten Epitaxialschicht von einer Fläche derselben ausgebildet sind
und bis zur ersten Halbleiterschicht reichen, und eine erste isolierte
Zone des zweiten Leitfähigkeitstyps
bildet, in dem ein Teil der ersten Epitaxialschicht vorn restlichen
Abschnitt dieser Schicht in Verbindung mit der ersten Halbleiterschicht
isoliert wird, eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps,
die in einem Flächenbereich
der ersten Epitaxialschicht, und zwar nicht in dem genannten bestimmten
Flächenbereich
ausgebildet ist, in welchem die zweite Halbleiterschicht vorgesehen
ist, eine zweite Epitaxialschicht des ersten Leitfähigkeitstyps,
die aus der ersten Epitaxialschicht und der zweiten und dritten
Halbleiterzone ausgebildet ist, eine vierte Halbleiterzone vom zweiten
Leitfähigkeitstyp,
die von einer Fläche
derselben ausgehend in der zweiten Epitaxialschicht ausgebildet
ist und bis zur ersten Epitaxialschicht reicht und eine zweite isolierte
Zone des ersten Leitfähigkeitstyps
zusammen mit der ersten Epitaxialschicht dadurch bildet, indem ein
Teil der zweiten Epitaxialschicht vom restlichen Abschnitt derselben
in Zusammenwirken mit der ersten Epitaxialschicht isoliert wird,
der der zweiten Halbleiterzone entspricht, eine fünfte Zone
des zweiten Leitfähigkeitstyps,
die in einem Flächenbereich der
zweiten isolierten Zone ausgebildet ist, eine sechste Halbleiterzone
des zweiten Leitfähigkeitstyps,
die in demjenigen Flächenbereich
der zweiten Epitaxialschicht ausgebildet ist, der außerhalb
der zweiten isolierten Zone fällt
und der dritten Halbleiterzone entspricht, eine siebte Halbleiterzone
des ersten Leitfähigkeitstyps,
die in der sechsten Halbleiterzone ausgebildet ist, und eine achte
Halbleiterzone des zweiten Leitfähigkeitstyps,
die in demjenigen Abschnitt der zweiten Epitaxialschicht ausgebildet
ist und von der Fläche
derselben ausgeht, der in die zweite isolierte Zone fällt bzw.
in dieser gelegen ist und die erste Epitaxialschicht erreicht, so
dass dadurch ein Emitter, eine Basis und ein Kollektor des Vertikaltransistors
durch die fünfte
Zone, die zweite isolierte Zone und die erste isolierte Zone gebildet werden.
-
DE 696 25 007 T2 beschreibt
ein Halbleiterelement-Herstellungsverfahren, welches aufweist: einen
ersten Schritt zum Bilden eines Isolationsfilms auf einer Halbleiterbasis
und dann Bilden einer ersten Öffnung
im Isolationsfilm, um eine Justier marke bereitzustellen, und im
gleichen Zeitpunkt Bilden einer zweiten Öffnung im Isolationsfilm über einen
Bereich, wo eine erste eingebettete Diffusionsschicht gebildet werden
soll; einen zweiten Schritt zum Bilden auf der Halbleiterbasis einer
Dotiermaskenschicht, die den Isolationsfilm überdeckt, und dann unter Verwendung
der Justiermarke als eine Ausrichtungsreferenz Bilden einer dritten Öffnung der
Dotiermaskenschicht durch ein Lithografieverfahren über einem
Bereich, wo eine zweite eingebettete Diffusionsschicht gebildet
werden soll; einen dritten Schritt zum Dotieren einer Verunreinigung
zum Bilden der zweiten eingebetteten Diffusionsschicht in die Halbleiterbasis über die
dritte Öffnung
und über
den Isolationsfilm; und einen vierten Schritt zum Entfernen der Dotiermaskenschicht
und dann zum Bilden der ersten eingebetteten Diffusionsschicht durch
Dotieren einer Verunreinigung in die Halbleiterbasis über die zweite Öffnung.
-
Unter
den obigen Bipolartransistoren ist ein Longitudinal-pnp-Übergangstyp-Bipolartransistor
mit hoher Steh- bzw. Haltespannung im Querschnitt in 1A als
ein Beispiel des einschlägigen
Standes der Technik gezeigt. Eine n-Typ-Epitaxieschicht 20 ist auf
einem p-Typ-Halbleitersubstrat 1 gebildet und mit einem
Isolierfilm 40 bedeckt. In einem Bereich, in welchem Elemente
elektrisch durch eine vergrabene p+-Typ-Schicht 11 (Buried
Layer) und eine p+-Typ-Isolierschicht 23 isoliert
sind, ist eine n–-Typ-Tasche 2 von
einem Bereich nahe einer Zwischenfläche zwischen dem p-Typ-Halbleitersubstrat 1 und
der n-Typ-Epitaxieschicht 20 bis
zu dem p-Typ-Halbleitersubstrat 1 vorgesehen. Eine vergrabene p+-Typ-Schicht 20 ist auf der n–-Typ-Tasche 2 angeordnet
und mit einer p-Typ-Wanne 21 verbunden, welche von der
Oberfläche
der n-Typ-Epitaxieschicht 20 bis zu der vergrabenen p+-Typ-Schicht 10 reicht. Eine n+-Typ-Pfropfen-Basis 24 und
eine n-Typ-Basis 25 sind in der p-Typ-Wanne 21 vorgesehen
und mit einer Basis-Abnahmeelektrode B von dem Öffnungsteil eines Isolierfilmes 40 verbunden.
Auch ist ein p+-Typ-Emitter 26 in
der n-Typ-Basis 25 ausgebildet und mit einer Emitter-Abnahmeelektrode
E verbunden. Andererseits ist ein p+-Typ-Stöpsel 22 in
der p-Typ-Wanne 21 ausgebildet, um mit der vergrabenen
p+-Typ-Schicht 10 verbunden zu
sein, und ein p+-Typ-Kollektor 27 ist
in dem p+-Typ-Stöpsel 22 vorgesehen
und mit einer Kollektor-Abnahmeelektrode C verbunden.
-
Bei
dem obigen Longitudinal-pnp-Übergangstyp-Bipolartransistor
mit hoher Stehspannung liegt in einem praktischen Gebrauch die Spannung einer
Stromquelle an der n–-Typ-Tasche 2,
eine Massespannung ist dem p-Typ-Halbleitersubstrat 1 zugeführt, und
eine Spannung zwischen Masse und der Spannung der Stromquelle ist
der vergrabenen p+-Typ-Schicht 10 aufgeprägt, welche
den Kollektorbereich bildet. Für
eine Verwendung mit hoher Spannung der Stromquelle ist es erforderlich,
die Durchbruchsstehspannung bei den Übergängen zwischen der n–-Typ-Tasche 2 und
der vergrabenen p+-Typ-Schicht 10,
dem p-Typ-Halbleitersubstrat und der vergrabenen p+-Typ-Schicht 10 sowie
der n–-Typ-Tasche 2 und
dem p-Typ-Halbleitersubstrat 1 hoch einzustellen.
-
Hier
sind die relativen Konzentrationen der leitenden Fremdstoffe von
jeder Schicht in 1B gezeigt. Die vergrabene p+-Typ-Schicht 10, die den Kollektorbereich
bildet, ist ein Bereich, in dem der meiste Kollektorstrom fließt, und
er ist gewöhnlich
so gestaltet, daß er
hohe Konzentrationen an leitenden p-Typ-Fremdstoffen enthält, um den
Kollektorwiderstand abzusenken. Da weiterhin bei einem pn-Übergang
die Durchbruchsstehspannung umso höher ist, je niedriger die Konzentrationen
der leitenden Fremdstoffe von jeder der p-Seite oder der n-Seite ist,
wird die n–-Typ-Tasche 2 so
gestaltet, daß sie
leitende n-Typ-Fremdstoffe bei geringen Konzentrationen enthält.
-
Weiterhin ändert sich
die Stehspannung zwischen dem p-Typ-Halbleitersubstrat 1 und
der vergrabenen p+-Typ-Schicht 2 entsprechend
der Gesamtmenge an leitenden Fremdstoffen, die in der zwischen diesen
ausgebildeten n–-Typ-Tasche 2 enthalten
sind. Je kleiner die Gesamtmenge an leitenden Fremdstoffen ist,
desto einfacher tritt ein Durchgriff auf und läßt die Stehspannung nach. Demgemäß ist es
für die
n–-Typ-Tasche 2 erforderlich,
die Gesamtmenge an leitenden Fremdstoffen anzuheben, während leitende
Fremdstoffe bei niedrigen Konzentrationen enthalten sind. Daher
ist es notwendig, die n–-Typ-Tasche 2 so
zu gestalten, daß sie
eine große
Tiefe hat. Um beispielsweise eine Stehspannung eines Niveaus von
100 V zu erhalten, ist es erforderlich, die Spitzenkonzentration
der n–-Typ-Tasche 2 auf
etwa 1 × 1016 Ladungsträger cm–3 und
die Tiefe größer als
7 bis 9 μm
einzustellen.
-
Ein
Verfahren zum Herstellen des obigen Longitudinal-pnp-Übergangstyp-Bipolartransistors mit
hoher Stehspannung wird im folgenden erläutert. Zunächst wird, wie in 2A gezeigt
ist, eine n–-Typ-Tasche 2 durch Ionenimplantation
von leitenden n-Typ-Fremdstoffen in das p-Typ-Halbleitersubstrat 1 gebildet.
-
Sodann
werden, wie in 2B gezeigt ist, leitende Fremdstoffe
in die n–-Typ-Tasche 2 diffundiert,
um wenigstens eine Tiefe von 14 bis 16 μm von der Oberfläche des
p-Typ-Halbleitersubstrates 1 zu erreichen, indem ein Wärmeprozeß bei hoher
Temperatur für
eine lange Zeit, beispielsweise bei 1200°C für 100 Stunden, angewandt wird.
Als ein Ergebnis kann die Tiefe der n--Typ-Tasche 2 größer als
7 bis 9 μm
zu der Zeit sein, wenn eine vergrabene p+-Typ-Schicht
bei einem späteren
Prozeß erzeugt wird.
-
Sodann
wird, wie in 2C gezeigt ist, eine vergrabene
p+-Typ-Schicht 10 in der n–-Typ-Tasche 2 gebildet,
und eine vergrabene p+-Typ-Schicht 11 zur Elementisolation
wird in einem Elementisolierbereich durch Ionenimplantation von
leitenden p–-Typ-Fremdstoffen
und Diffusion durch einen Wärmeprozeß erzeugt.
-
Anschließend wird,
wie in 2D gezeigt ist, eine n-Typ-Epitaxieschicht 20 durch
epitaxiales Wachstum auf der oberen Schicht des p-Typ-Halbleitersubstrates 1 erzeugt.
-
Sodann
wird, wie in 2E gezeigt ist, eine p-Typ-Wanne 21 gebildet,
die die vergrabene p+-Typ-Schicht 10 von
der Oberfläche
der n-Typ-Epitaxieschicht 20 erreicht. Weiterhin werden
ein p+-Typ-Stöpsel 22, der die vergrabene
p+-Typ-Schicht 10 in
der p-Typ-Wanne 21 erreicht, und eine p+-Typ-Isolierschicht 23,
die die vergrabene p+-Typ-Schicht 11 in
dem Elementisolierbereich erreicht, jeweils durch Ionenimplantation
von leitenden p-Typ-Fremdstoffen und Diffusion durch einen Wärmeprozeß gebildet.
-
Die
folgenden Schritte umfassen beipielsweise das Bilden einer n+-Typ-Propfenbasis 24 und einer
n-Typ-Basis 25 in der p-Typ-Wanne 21, das Bilden
eines p+-Typ-Emitters 26 in
der n-Typ-Basis 25, das Bilden eines p+-Typ-Kollektors 27 in
dem p+-Stöpsel 22, das Bilden
einer Basis-Abnahmeelektrode B, einer Emitter-Abnahmeelektrode E und einer Kollektor-Abnahmeelektrode
C, die jeweils mit diesen Zonen verbunden sind, um dadurch einen
Longitudinal-pnp-Übergangstyp-Bipolartransistor
mit einer hohen Stehspannung zu schaffen, wie dies in 1A gezeigt
ist.
-
Bei
dem obigen Herstellungsverfahren eines Longitudinal-pnp-Übergangstyp-Bipolartransistors mit
hoher Stehspannung der einschlägigen
Technik ist jedoch ein Hochtemperatur-Langwärmeprozeß von beispielsweise 1200°C und 100
Stunden erforderlich, um die n-Typ-Tasche 2 mit leitenden
Fremdstoffen bei niedrigen Konzentrationen und großer Tiefe
zu bilden. Als ein Ergebnis ist die Produktivität beträchtlich niedrig aufgrund der
langen Zeitdauer für einen
Abschluß und
von schwachem Prozeßverhalten
eines Diffusionsreaktors.
-
Um
die obige lange Prozeßzeit
für den
Wärmeprozeß zu verkürzen, kann
die Methode der Anhebung der Temperatur des Wärmeprozesses in Betracht gezogen
werden; jedoch deformiert ein gewöhnliches Quarzreaktor-Kernrohr
leicht aufgrund eines Hochtemperaturprozesses, so daß es oft
ausgetauscht werden muß und
die Produktivität
dadurch vermindert. Auch kann der Einsatz eines carbonisierten Siliciums
(SiC) als Reaktor-Kernrohr, das kaum deformiert, in Betracht gezogen
werden; es hat in Wirklichkeit jedoch einen Nachteil, daß es schwierig ist,
ein Rohr mit großem
Durchmesser herzustellen.
-
Es
ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung
mit einer Isolierschicht (Diffusionsschicht) mit großer Tiefe
zu schaffen, welche mit verbesserter Produktivität erzeugt werden kann, sowie
ein Verfahren zum Herstellen dieser Halbleitervorrichtung anzugeben.
-
Diese
Aufgabe wird durch eine Halbleitervorrichtung mit Merkmalen des
Patentanspruches 1 bzw. durch ein Verfahren mit den Merkmalen des
Patentanspruches 4 erfindungsgemäß gelöst.
-
Vorteilhafte
Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
-
Zur
Lösung
obiger Aufgabe hat gemäß einem
ersten Aspekt der vorliegenden Erfindung eine Halbleitervorrichtung
ein Halbleitersubstrat eines ersten Leitungstyps, eine erste Diffusionsschicht
eines zweiten Leitungstyps, die in dem Halbleitersubstrat ausgebildet
ist, eine erste Halbleiterschicht, die auf dem Halbleitersubstrat
ausgebildet ist, eine zweite Diffusionsschicht des zweiten Leitungstyps,
die in der ersten Halbleiterschicht ausgebildet und mit der ersten
Diffusionsschicht verbunden ist, und eine zweite Halbleiterschicht,
die auf der ersten Halbleiterschicht ausgebildet ist, wobei die
zweite Halbleiterschicht elektrisch von dem Halbleitersubstrat durch
die erste Diffusionsschicht und die zweite Diffusionsschicht isoliert
ist.
-
Bei
der obigen erfindungsgemäßen Halbleitervorrichtung
können
eine erste Diffusionsschicht und eine zweite Diffusionsschicht des
zweiten Leitungstyps, ausgebildet in dem Halbleitersubstrat des ersten
Leitungstyps und der ersten Halbleiterschicht, als Isolierschichten
wirken, die das Halbleitersubstrat und die zweite Halbleiterschicht
isolieren. Dies nutzt die Tatsache aus, daß ein invers vorgespannter pn-Übergang
einen hohen Widerstand hat. Da es möglich ist, eine Isolierschicht
mit großer
Tiefe bei der einschlägigen
Technik zu bilden, indem diese in eine erste Diffusionsschicht und
eine zweite Diffusionsschicht getrennt wird, können die jeweiligen ersten
und zweiten Diffusionsschichten flach gestaltet werden. Da die ersten
und zweiten Diffusionsschichten in kürzerer Zeit als bei einem Isolierschicht-Erzeugungsprozeß in der
einschlägigen
Technik gebildet werden können,
wird es möglich,
die Zeit des Herstellungsprozesses zum Erzeugen der Isolierschicht
zu verkürzen,
was die Produktivität
verbessert. Da kein Bedarf besteht, die Wärmebehandlungstemperatur anzuheben,
tritt das Problem eines sich leicht deformierenden Reaktor-Kernrohres
nicht auf.
-
In
der Halbleitervorrichtung der vorliegenden Erfindung ist die erste
Halbleiterschicht vorzugsweise eine Stapelschicht einer Vielzahl
von Halbleiterschichten, und die zweite Diffusionsschicht umfaßt eine
Vielzahl von Diffusionsschichten des zweiten Leitungstyps, die in
jeder Schicht der Vielzahl von Halbleiterschichten ausgebildet sind.
Als ein Ergebnis kann jede der Diffusionsschichten, die die zweite Diffusionsschicht
aufweist, noch flacher gestaltet werden, die Größe der Wärmebehandlung zum Erzeugen
einer Isolierschicht aus den ersten und zweiten Diffusionsschichten
kann reduziert werden, und daher kann die Temperatur der Wärmebehandlung abgesenkt
werden, und die Verarbeitungszeit kann weiter verkürzt werden.
-
Vorzugsweise
wird bei der obigen Halbleitervorrichtung der vorliegenden Erfindung
ein Bipolartransistor gebildet, der aufweist: eine vergrabene Schicht
des ersten Leitungstyps, die als ein Kollektorbereich wirkt, der
bei einer oberen Schicht der zweiten Diffusionsschicht ausgebildet
ist, eine Wanne des ersten Leitungstyps, die bei einer oberen Schicht
der vergrabenen Schicht ausgebildet und mit der vergrabenen Schicht
verbunden ist, einen Basisbereich des zweiten Leitungstyps, der
in der Wanne ausgebildet ist, und einen Emitterbereich des ersten
Leitungstyps, der in dem Basisbereich ausgebildet ist. Ein Bipolartransistor
kann gestaltet werden mit einem Kollektorbereich, einem Basisbereich
und einem Emitterbereich.
-
Vorzugsweise
ist in der obigen Halbleitervorrichtung der vorliegenden Erfindung
ein Feldeffekttransistor ausgebildet, der aufweist: einen Gateisolierfilm,
der auf einer oberen Schicht der zweiten Halbleiterschicht ausgebildet
ist, eine Gateelektrode, die bei einer oberen Schicht des Gate-Isolierfilmes ausgebildet
ist, und Source- sowie Drainbereiche, die in der zweiten Halbleiterschicht
auf zwei Seitenteilen der Gateelektrode vorgesehen sind.
-
Gemäß einen
zweiten Aspekt der vorliegenden Erfindung ist ein Verfahren zum
Herstellen einer Halbleitervorrichtung vorgesehen, umfassend die
folgenden Schritte: Bilden einer ersten Diffusionsschicht eines
zweiten Leitungstyps in einem Halbleitersubstrat eines ersten Leitungstyps,
Bilden einer ersten Halbleiterschicht auf dem Halbleitersubstrat, Bilden
einer zweiten Diffusionsschicht des zweiten Leitungstyps in der
ersten Halbleiterschicht, um die erste Diffusionsschicht anzuschließen, und
Bilden einer zweiten Halbleiterschicht bei einer oberen Schicht
der ersten Halbleiterschicht, wobei die erste Diffusionsschicht
und die zweite Diffusionsschicht zu Isolierschichten des Halbleitersubstrats
und der zweiten Halbleiterschicht gemacht sind.
-
Gemäß dem obigen
Verfahren zum Herstellen einer Halbleiterschicht der vorliegenden
Erfindung ist es möglich,
die ersten und zweiten Diffusionsschichten flach zu gestalten, da
eine Isolierschicht mit großer
Tiefe durch Auftrennen von dieser in erste und zweite Diffusionsschichten
gestaltet werden kann. Die ersten und zweiten Diffusionsschichten
können
in einer kürzeren
Zeit als bei einem Herstellungsprozeß der einschlägigen Technik
hergestellt werden, so daß die
Zeit für
den Herstellungsprozeß zum
Erzeugen einer Isolierschicht kurzgemacht werden kann, was die Produktivität verbessert.
Da es nicht erforderlich ist, die Temperatur des Wärmeprozesses
anzuheben, tritt das Problem eines leichten Deformierens des Reaktor-Kernrohres
nicht auf.
-
Vorzugsweise
wird bei dem erfindungsgemäßen Verfahren
zum Herstellen einer Halbleitervorrichtung in den Schritten des
Erzeugens der ersten Halbleiterschicht und des Erzeugen der zweiten
Diffusionsschicht eine Stapelschicht einer Vielzahl von Halbleiterschichten
als die erste Halbleiterschicht gebildet und eine Vielzahl von Diffusionsschichten
des zweiten Leitungstyps werden in jeder Schicht der Vielzahl von
Halbleiterschichten als die zweite Diffusionsschicht gebildet, indem
zwei- oder mehrmals die Schritte des Bildens einer Halbleiterschicht
und des Bildens einer Diffusionsschicht des zweiten Leitungstyps
in der Halbleiterschicht wiederholt werden. Als ein Ergebnis können die
Diffusionsschichten mit der zweiten Diffusionsschicht weiter flacher
gestaltet werden, so daß der
Umfang des Wärmeprozesses zum
Erzeugen einer Isolierschicht mit den ersten und zweiten Diffusionsschichten
reduziert werden kann, die Temperatur des Wärmeprozesses abgesenkt werden
kann und die Verarbeitungszeit außerdem verkürzt werden kann.
-
Vorzugsweise
umfaßt
das Verfahren zum Herstellen der obigen Halbleitervorrichtung der
vorliegenden Erfindung außerdem
zwischen dem Schritt des Bildens der zweiten Diffusionsschicht und
vor dem Schritt des Bildens der zweiten Halbleiterschicht einen
Schritt des Bildens einer vergrabenen Schicht der ersten Leitungsschicht,
die einen Kollektorbereich ergibt, und hat außerdem nach dem Schritt des Bildens
der zweiten Halbleiterschicht einen Schritt des Bildens einer Wanne
des ersten Leitungstyps, die mit der vergrabenen Schicht des ersten
Leitungstyps verbunden ist, einen Schritt des Bildens eines Basisbereiches
des zweiten Leitungstyps in der Wanne und einen Schritt des Bildens
eines Emitterbereiches des ersten Leitungstyps in dem Basisbereich,
um dadurch einen Bipolartransistor herzustellen. Als ein Ergebnis
ist es möglich,
einen Bipolartransistor zu erzeugen, der einen Kollektorbereich,
einen Basisbereich und einen Emitterbereich in der zweiten Halbleiterschicht
hat.
-
Vorzugsweise
umfaßt
das Verfahren zum Herstellen der obigen Halbleitervorrichtung gemäß der vorliegenden
Erfindung nach dem Schritt des Bildens der zweiten Halbleiterschicht
einen Schritt des Erzeugens eines Gate-Isolierfilmes bei einer oberen Schicht
der zweiten Halbleiterschicht, einen Schritt des Erzeugens einer
Gateelektrode bei einer oberen Schicht des Gate-Isolierfilmes und
einen Schritt des Erzeugens von Source- und Drainbereichen in der zweiten
Halbleiterschicht auf den beiden Seitenteilen der Gateelektrode,
um dadurch einen Feldeffekttransistor herzustellen. Als ein Ergebnis
ist es möglich, einen
Feldeffekttransistor zu fertigen, der einen Gate-Isolierfilm, eine
Gateelektrode und Source- sowie Drainbereiche in der zweiten Halbleiterschicht hat.
-
Nachfolgend
wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
-
1A eine
Schnittdarstellung einer Halbleitervorrichtung gemäß der einschlägigen Technik
und 1B eine Darstellung, die ein Profil von relativen Fremdstoffkonzentrationen
in einer Diffusionsschicht der in 1A dargestellten
Halbleitervorrichtung zeigt,
-
2A bis 2E Schnittdarstellungen,
die Schritte eines Verfahrens zum Herstellen einer Halbleitervorrichtung
gemäß der einschlägigen Technik veranschaulichen,
wobei 2A das Verfahren bis zur Bildung
einer n–-Typ-Tasche
zeigt, 2B das Verfahren bis zu einem
Diffusionsprozeß der n–-Typ-Tasche zeigt, 2C das
Verfahren bis zum Bilden einer vergrabenen p+-Typ-Schicht
zeigt, 2D das Verfahren bis zum Bilden
einer n-Typ-Epitaxieschicht zeigt und 2E das
Verfahren bis zum Bilden eines p+-Typ-Stöpsels und
einer p+-Typ-Isolierschicht zeigt,
-
3A eine
Schnittdarstellung einer Halbleitervorrichtung gemäß einem
ersten Ausführungsbeispiel
der vorliegenden Erfindung und 3B eine Darstellung,
die ein Profil von relativen Fremdstoffkonzentrationen in einer
Diffusionsschicht der in 3A dargestellten
Halbleitervorrichtung zeigt,
-
4A bis 4F Schnittdarstellungen,
die die Schritte eines Verfahrens zum Herstellen einer Halbleitervorrichtung
gemäß einem
ersten Ausführungsbeispiel
der vorliegenden Erfindung darstellen, wobei 4A das
Verfahren bis zum Bilden einer ersten n–-Typ-Tasche zeigt, 4B das
Verfahren bis zum Bilden einer ersten n-Typ-Epitaxieschicht zeigt, 4C das
Verfahren bis zum Bilden einer zweiten n–-Typ-Tasche
zeigt, 4D das Verfahren bis zum Bilden
einer vergrabenen p+-Typ-Schicht zeigt, 4E das
Verfahren bis zum Bilden einer zweiten n-Typ-Epitaxieschicht zeigt
und 4F das Verfahren bis zum Bilden eines p+-Typ-Stöpsels
und einer p+-Typ-Isolierschicht zeigt,
-
5 eine
Schnittdarstellung einer Halbleitervorrichtung gemäß einem
zweiten Ausführungsbeispiel
der vorliegenden Erfindung, und
-
6 eine
Schnittdarstellung einer Halbleitervorrichtung gemäß einem
dritten Ausführungsbeispiel
der vorliegenden Erfindung.
-
Im
folgenden werden bevorzugte Ausführungsbeispiele
anhand der begleitenden Zeichnungen beschrieben.
-
Erstes Ausführungsbeispiel
-
3A ist
eine Schnittdarstellung einer Halbleitervorrichtung mit einem Longitudinal-pnp-Übergangstyp-Bipolartransistor
mit hoher Steh- bzw. Haltespannung des vorliegenden Ausführungsbeispiels.
Eine erste n-Typ-Epitaxieschicht (erste Halbleiterschicht) 3 und
eine zweite n-Typ-Epitaxieschicht (zweite Halbleiterschicht) 20 sind
auf einem p-Typ-Halbleitersubstrat 1 gebildet und gestapelt
und mit einem Isolierfilm 40 bedeckt. In einem Bereich,
wo Elemente elektrisch durch eine vergrabene p+-Typ-Schicht 11 und
eine p+-Typ-Isolierschicht 23 isoliert
sind, ist eine erste n–-Typ-Tasche 2 von
nahe einer Zwischenfläche
zwischen dem p-Typ-Halbleitersubstrat 1 und einer ersten n-Typ-Epitaxieschicht 3 bis
zu dem p-Typ-Halbleitersubstrat 1 gebildet. Eine zweite
n–-Typ-Tasche 4 ist
in der ersten n-Typ-Epitaxieschicht 3 gebildet. Die erste n–-Typ-Tasche 2 und
die zweite n–-Typ-Tasche 4 sind verbunden,
indem sie einen überlappenden
Bereich miteinander haben.
-
Auch
ist eine vergrabene p+-Typ-Schicht 10 bei
einer oberen Schicht der zweiten n–-Typ-Tasche 4 gebildet
und mit einer p–-Typ-Wanne 21 verbunden, die
von der Oberflache der zweiten n–-Typ-Epitaxieschicht 20 bis
zu der vergrabenen p+-Typ-Schicht 10 reicht. Eine
n+-Typ-Propfenbasis 24 und eine n–-Typ-Basis 25 sind
in der p-Typ-Wanne 21 gebildet und mit einer Basis-Abnahmeelektrode
B von einem Öffnungsteil
des Isolierfilmes 40 verbunden. Auch ist ein p+-Typ-Emitter 26 in
der n-Typ-Basis 25 vorgesehen und mit einer Emitter- Abnahmeelektrode
E verbunden. Andererseits ist ein p+-Typ-Stöpsel 22 vorgesehen,
um mit der vergrabenen p+-Typ-Schicht 10 in
der p-Typ-Wanne 21 verbunden zu sein. Ein p+-Typ-Kollektor 27 ist
in dem p+-Typ-Stöpsel 22 vorgesehen
und mit einer Kollektor-Abnahmeelektrode C verbunden.
-
In
der Halbleitervorrichtung mit dem obigen Longitudinal-pnp-Übergangstyp-Bipolartransistor
mit hoher Stehspannung gemäß der vorliegenden
Erfindung können
die erste n–-Typ-Tasche 2 und
die zweite n–-Typ-Tasche 4,
die in dem p-Typ-Halbleitersubstrat 1 und
der ersten n-Typ-Epitaxieschicht 3 ausgebildet sind, als
Isolierschichten wirken, um das p-Typ-Halbleitersubstrat 1 und
die zweite n-Typ-Epitaxieschicht 20 zu isolieren. Dies
nutzt die Tatsache aus, daß ein
invers vorgespannter pn-Übergang
einen hohen Widerstand hat. Beispielsweise liegt bei einem Gebrauch
eine Spannung von einer Strom- bzw. Spannungsquelle an der ersten
n–-Typ-Tasche 2 und
der zweiten n–-Typ-Tasche 4,
eine Massespannung ist dem p-Typ-Halbleitersubstrat 1 zugeführt, und
eine Spannung von der Massespannung zu der Spannung der Strom- bzw.
Spannungsquelle beaufschlagt die vergrabene p+-Typ-Schicht 10.
-
Hier
sind relative Konzentrationen der leitenden Fremdstoffe in den jeweiligen
Schichten in 3B gezeigt. Die vergrabene p+-Typ-Schicht 10, die einen Kollektorbereich
bildet, ist ein Bereich, wo der meiste Kollektorstrom fließt, und
er ist gewöhnlich so
erzeugt, daß er
leitende p-Typ-Fremdstoffe mit hohen Konzentrationen enthält, um den
Kollektorwiderstand abzusenken. Auch ist bei einem pn-Übergang die
Durchbruchs-Steh- bzw. Haltespannung umso höher, je niedriger die Konzentrationen
der leitenden Fremdstoffe von jeder einen Seite der p-Seite oder der
n-Seite sind. Daher sind die erste n–-Typ-Tasche 2 und
die zweite n–-Typ-Tasche 4 gestaltet,
um leitende n–-Typ-Fremdstoffe
mit niedrigen Konzentrationen zu enthalten.
-
Auch ändert sich
die Steh- bzw. Haltespannung zwischen dem p-Typ-Halbleitersubstrat 1 und der
vergrabenen p+-Typ-Schicht 10 gemäß einer
Gesamtmenge an leitenden Fremdstoffen, die in der ersten n–-Typ-Tasche 2 und
der zweiten n–-Typ-Tasche 4 enthalten
sind, die zwischen diesen ausgebildet sind. Die Isolierschichten
aus der ersten n–-Typ-Tasche 2 und
der zweiten n–-Typ-Tasche 4 haben
große
Tiefen, wobei die Gesamtmenge der leitenden Fremdstoffe, die in
der ersten n–-Typ-Tasche 2 und
der zweiten n–-Typ-Tasche 4 enthalten
sind, größer als
ein ausreichender Wert gemacht werden kann, und somit kann eine Durchgreif-Steh-
bzw. Haltespannung verbessert werden. Beispielsweise kann durch
Einstellen einer Spitzenkonzentration auf etwa 1 × 1016 Ladungsträger cm–3 und
der Tiefe der ersten n–-Typ-Tasche 2 auf
mehr als 7 bis 9 μm
eine Steh- bzw. Haltespannung des 100 V-Niveaus erhalten werden.
-
Ein
Verfahren zum Herstellen einer Halbleitervorrichtung des obigen
ersten Ausführungsbeispiels
wird im folgenden erläutert.
Zunächst
wird, wie in 4A gezeigt ist, eine erste n–-Typ-Tasche 2 durch
Ionenimplantation von leitenden n-Typ-Fremdstoffen in das p–-Typ-Halbleitersubstrat 1 und
durch Diffusion durch einen Wärmeprozeß erzeugt.
-
Sodann
wird, wie in 4B gezeigt ist, eine erste n-Typ-Epitaxieschicht
(erste Halbleiterschicht) 3 durch epitaxiales Wachstum
auf der oberen Schicht des p-Typ-Halbleitersubstrates 1 gebildet.
-
Anschließend werden,
wie in 4C gezeigt ist, leitende n-Typ-Fremdstoffe
in der ersten n-Typ-Epitaxieschicht 3 implantiert, und
die leitenden Fremdstoffe werden durch einen Wärmeprozeß zum Diffundieren gebracht,
um eine zweite n--Typ-Tasche 4 so
zu erzeugen, daß diese
mit der ersten n–-Typ-Tasche 2 verbunden
ist. Wenn zu dieser Zeit die Filmdicke der ersten n-Typ-Epitaxieschicht 3 zu
7 μm angenommen
wird, können
die leitenden Fremdstoffe durch einen Wärmeprozeß bei beispielsweise 1200°C und während etwa
20 Stunden diffundiert werden.
-
Sodann
wird, wie in 4D gezeigt ist, eine vergrabene
p+-Typ-Schicht 10 in der zweiten n–-Typ-Tasche 4 gebildet,
und eine vergrabene p+-Typ-Schicht 11 zum
Isolieren von Elementen wird in einem Element-Isolierbereich durch
Ionenimplantation von leitenden p-Typ-Fremdstoffen und Diffusion
durch einen Wärmeprozeß gebildet.
-
Anschließend wird,
wie in 4E gezeigt ist, eine zweite
n–-Typ-Epitaxieschicht 20 auf
der ersten n-Typ-Epitaxieschicht 3 durch epitaxiales Wachstum erzeugt.
-
Sodann
werden, wie in 4F gezeigt ist, leitende p-Typ-Fremdstoffe
implantiert und durch einen Wärmeprozeß diffundiert,
um eine p-Typ-Wanne 21 zu erzeugen, die von der Oberfläche der
zweiten n-Typ-Epitaxieschicht 20 bis zu der vergrabenen p+-Typ-Schicht 10 reicht, und um
weiterhin einen p+-Typ- Stöpsel 22,
der bis zu der vergrabenen p+-Typ-Schicht 10 reicht,
in der p-Typ-Wanne 21 und eine
p+-Typ-Isolierschicht 23, die bis
zu der vergrabenen p+-Typ-Schicht 11 reicht,
in dem Elementisolierbereich zu erzeugen. Bei diesem Wärmeprozeß diffundieren
die in den vergrabenen p+-Typ-Schichten 10 und 11 usw.
enthaltenen Fremdstoffe auch in die zweite n-Typ-Epitaxieschicht 20 und
bilden die in 4F gezeigten Diffusionsschichten.
-
Die
nachfolgenden Schritte umfassen beispielsweise ein Bilden einer
n+-Typ-Pfropfenbasis 24 und
einer n-Typ-Basis 25 in der p-Typ-Wanne 21, ein Bilden
eines p+-Typ-Kollektors 27 in dem p+-Typ-Stöpsel 22,
ein Bilden eines Isolierfilmes 40 aus Siliciumdioxid, in
dem beispielsweise ein chemisches Dampfabscheidungs-(CVD-)Verfahren
verwendet wird, ein Diffundieren und Aktivieren der Fremdstoffe
durch einen Wärmeprozeß und sodann ein
Erzeugen eines p+-Typ-Emitters 26 in der n-Typ-Basis 25,
ein selektives Vorsehen eines Basisbereiches, eines Emitterbereiches
und eines Kollektorbereiches in dem Isolierfilm 40 und
ein Erzeugen einer Basis-Abnahmeelektrode B, einer Emitter-Abnahmeelektrode
E bzw. einer Kollektor-Abnahmeelektrode C, die jeweils mit den entsprechenden
Bereichen verbunden sind. Als ein Ergebnis wird der Longitudinal-pnp-Übergangstyp-Bipolartransistor
mit hoher Steh- bzw. Haltespannung, wie dieser in 3A gezeigt
ist, erzeugt. Eine gewünschte
Halbleitervorrichtung kann hergestellt werden, indem obere Schicht-Zwischenverbindungen
usw. geschaffen werden.
-
Die
obige Halbleitervorrichtung mit dem Longitudinal-pnp-Übergangstyp-Bipolartransistor
mit hoher Steh- bzw. Haltespannung des ersten Ausführungsbeispiels
kann hergestellt werden durch Trennen der Diffusionsschicht der
einschlägigen
Technik, die eine große
Tiefe hat, in zwei Teile, d. h., die erste n–-Typ-Tasche 2 und
die zweite n–-Tasche 4.
Daher wird es möglich,
die jeweilige erste n–-Typ-Tasche 2 und
zweite n–-Typ-Tasche 4 flacher
zu gestalten. Die erste n–-Typ-Tasche 2 und
die zweite n–-Typ-Tasche 4 können in
einer kürzeren
Zeit als bei dem Verfahren zum Herstellen von Diffusionsschichten
der einschlägigen
Technik erzeugt werden, so daß die
Zeit für
den Herstellungsprozeß verkürzt und
die Produktivität verbessert
werden kann. Da es nicht erforderlich ist, die Temperatur des Wärmeprozesses
anzuheben, tritt kein Problem eines leichten Deformierens des Reaktor-Kernrohres
auf.
-
Zweites Ausführungsbeispiel
-
5 ist
eine Schnittdarstellung einer Halbleitervorrichtung mit einem Longitudinal-pnp-Übergangstyp-Bipolartransistor
mit hoher Steh- bzw. Haltespannung nach dem zweiten Ausführungsbeispiel. Diese
Halbleitervorrichtung ist im wesentlichen die gleiche wie die eine
in dem ersten Ausführungsbeispiel.
Verschiedene Punkte liegen darin, daß die erste Halbleiterschicht,
die bei der oberen Schicht des p-Typ-Halbleitersubstrates 1 gebildet
ist, eine Stapelschicht einer ersten n-Typ-Epitaxieschicht 3 an
der unteren Seite und einer ersten n-Typ-Epitaxieschicht 5 an der
oberen Seite ist, daß eine
unterseitige zweite n–-Typ-Tasche 4 in der unterseitigen
n-Typ-Epitaxieschicht 3 gebildet ist, daß eine oberseitige
zweite n–-Typ-Tasche 6 in
der oberseitigen ersten n-Typ-Epitaxieschicht 5 gebildet
ist, und daß die
erste n–-Typ-Tasche 2,
die unterseitige zweite n–-Typ-Tasche 4 und
die oberseitige zweite n–-Typ-Tasche 6 durch
sich überlappende
Bereiche verbunden sind.
-
In
der obigen Halbleitervorrichtung des zweiten Ausführungsbeispiels
können
in der gleichen Weise wie in dem ersten Ausführungsbeispiel die erste n–-Typ-Tasche 2,
die unterseitige zweite n–-Typ-Tasche 4 und
die obere zweite n–-Typ-Tasche 6 als Isolierschichten
zum Isolieren des p-Typ-Halbleitersubstrates 1 und der
zweiten n-Typ-Epitaxieschicht 20 wirken.
-
In
einem Verfahren zum Herstellen der Halbleitervorrichtung des zweiten
Ausführungsbeispiels wird
die untere erste n-Typ-Epitaxieschicht 3 auf dem p-Typ-Halbleitersubstrat 1 gebildet,
dann wird die unterseitige zweite n–-Typ-Tasche 4 durch
Ionenimplantation von leitenden Fremdstoffen und Diffusion durch
einen Wärmeprozeß erzeugt,
eine obere erste n-Typ-Epitaxieschicht 5 wird auf der unterseitigen zweiten
n–-Typ-Tasche 4 gebildet
und eine oberseitige zweite n–-Typ-Tasche 6 wird
durch Ionenimplantation von leitenden Fremdstoffen und Diffusion
durch einen Wärmeprozeß erzeugt.
Der Rest des Vefahrens ist im wesentlichen der gleiche wie in dem
ersten Ausführungsbeispiel.
-
Gemäß dem obigen
Verfahren zum Herstellen einer Halbleitervorrichtung des zweiten
Ausführungsbeispiels
kann in dem Wärmeprozeß zur Diffusion
der unterseitigen zweiten n–-Typ-Tasche 4 und der
oberseitigen zweiten n–-Typ-Tasche 6, wenn die Dicke der
unterseitigen ersten n-Typ-Epitaxieschicht 3 eine Größe von 5 μm und diejenige
der oberseitigen ersten n-Typ-Epitaxieschicht 5 eine Größe von 5 μm hat, eine
Diffusion durch einen kurzen Wärmeprozeß von 1200°C und für etwa 6
bis 7 Stunden ausgeführt
werden. In diesem Fall kann bei dem Prozeß zum Herstellen der oberseitigen
ersten n-Typ-Epitaxieschicht 5 die Menge an Fremdstoffen
gewählt
werden, um eine Oberflächenkonzentration
von 1 × 1016 Ladungsträger cm–3 zu
erzielen, und die Zeit für
eine Diffusion kann auf etwa 30 Minuten bei 1000°C eingestellt werden.
-
Drittes Ausführungsbeispiel
-
6 ist
eine Schnittdarstellung einer Halbleitervorrichtung mit einem Feldeffekt-MOS-Transistor
mit hoher Steh- bzw. Haltespannung eines dritten Ausführungsbeispiels.
In dieser Halbleitervorrichtung sind eine erste n-Typ-Epitaxieschicht (erste
Halbleiterschicht) 3 und eine zweite n-Typ-Epitaxieschicht (zweite
Halbleiterschicht) 20 auf der oberen Schicht eines p-Typ-Halbleitersubstrates 1 gebildet
und gestapelt sowie mit einem Isolierfilm 40 bedeckt. In
dem Bereich, in welchem Elemente elektrisch durch die vergrabene
p+-Typ-Schicht 11,
eine p+-Typ-Isolierschicht 23 und
einen Elementisolations-Isolierfilm 41 isoliert sind, ist
eine erste n–-Typ-Tasche 2 von
nahe einer Zwischenfläche
zwischen dem p-Typ-Halbleitersubstrat 1 und der ersten
n-Typ-Epitaxieschicht 3 bis zu dem p-Typ-Halbleitersubstrat 1 gebildet.
Eine zweite n–-Typ-Tasche 4 ist
in der ersten n-Typ-Epitaxieschicht 3 vorgesehen. Die erste
n–-Typ-Tasche 2 und
die zweite n–-Typ-Tasche 4 sind
verbunden, indem sie überlappende
Bereiche haben.
-
Auch
ist eine vergrabene p+-Typ-Schicht 10 bei
der oberen Schicht der zweiten n–-Typ-Tasche 4 vorgesehen
und mit der p-Typ-Wanne 21 verbunden, die von der Oberfläche der
zweiten n-Typ-Epitaxieschicht 20 bis zu der vergrabenen
p+-Typ-Schicht 10 reicht.
Eine Gateelektrode G ist auf der p-Typ-Wanne 21 über einen
Gate-Isolierfilm 42 vorgesehen. Ein Sourcebereich aus einer
p+-Typ-Diffusionsschicht 28 und
einer n+-Typ-Diffusionsschicht 29 ist
in der p-Typ-Wanne 21 auf einer Seite der Gateelektrode
G ausgebildet und mit der Sourceelektrode S verbunden. Auch ist
eine n-Typ-Diffusionsschicht 30 in der zweiten n-Typ-Epitaxieschicht 20 auf
der anderen Seite der Gateelektrode G ausgebildet, und eine n+-Typ-Diffusionsschicht 31 ist darin
vorgesehen und mit einer Drainelektrode D verbunden. Gemäß den obigen
Erläuterungen
wird ein Feldeffekttransistor gestaltet, wobei der Bereich der p-Typ-Wanne 21, der
unterhalb des Gate-Isolierfilmes 42 liegt, einen Kanalbildungsbereich
liefert.
-
Die
Halbleitervorrichtung des obigen dritten Ausführungsbeispiels kann in der
gleichen Weise wie in dem ersten Ausführungsbeispiel mit Ausnahme
für die
Gateelektrode G und die Source- und Drainbereiche hergestellt werden.
Die erste n–-Typ-Tasche 2 und
die zweite n–-Typ-Tasche 4 können in
einer kürzeren
Zeit als in dem Prozeß zum
Erzeugen eines Isolierfilmes der einschlägigen Technik gebildet werden.
Daher kann die Zeit des Produktionsprozesses zum Erzeugen der Isolierschicht
verkürzt
werden, und die Produktivität
kann verbessert werden.
-
Die
Halbleitervorrichtung und das Verfahren zum Herstellen derselben
gemäß der vorliegenden Erfindung
sind nicht auf die obigen Ausführungsbeispiele
begrenzt. Während
beispielsweise ein pnp-Übergangstyp
als ein Bipolartransistor erläutert wurde,
kann in gleicher Weise ein npn-Übergangstyp eingesetzt
werden. In diesem Fall kann dieser durch Ersetzen der n-Typ-Fremdstoffe
durch p-Typ-Fremdstoffe und der p-Typ-Fremdstoffe durch n-Typ-Fremdstoffe
erzeugt werden. Auch wird ein n-Typ als die erste Halbleiterschicht
in den Ausführungsbeispielen
angewandt; jedoch kann in gleicher Weise ein p-Typ eingesetzt werden.
Eine Vielzahl von anderen Modifikationen können bei der vorliegenden Erfindung
innerhalb des Bereiches der Patentansprüche vorgenommen werden.
-
Gemäß der vorliegenden
Erfindung können erste
und zweite Diffusionsschichten des zweiten Leitungstyps, die in
dem Halbleitersubstrat und der ersten Halbleiterschicht des ersten
Leitungstyps ausgebildet sind, als Isolierschichten arbeiten, um
das Halbleitersubstrat und eine zweite Halbleiterschicht zu isolieren.
Da eine Isolierschicht der einschlägigen Technik, die eine große Tiefe
hat, durch Auftrennen von dieser in zwei Teile, d. h. die erste
und die zweite Diffusionsschicht gebildet werden kann, können die ersten
und zweiten Diffusionsschichten flach gestaltet werden. Die ersten
und zweiten Diffusionsschichten können in einer kürzeren Zeit
als bei dem Verfahren zum Herstellen einer Isolierschicht nach der
einschlägigen
Technik erzeugt werden, so daß der
Herstellungsprozeß zum
Erzeugen einer Isolierschicht kürzer
sein kann und die Produktivität
verbessert ist.
-
Gemäß dem Verfahren
zum Herstellen einer Halbleitervorrichtung nach der vorliegenden
Erfindung kann eine Isolierschicht mit einer großen Tiefe der einschlägigen Technik
durch Auftrennen von dieser in zwei Teile, d. h. die erste und die
zweite Diffusionsschicht, gebildet werden, so daß die ersten und die zweiten
Diffusionsschichten flach gestaltet werden können. Die ersten und die zweiten
Diffusionsschichten können
in einer kürzeren
Zeit als bei dem Verfahren zum Herstellen einer Isolierschicht der
einschlägigen
Technik gestaltet werden, so daß die
Zeit des Herstellungsprozesses zum Erzeugen der Isolierschicht kürzer gemacht
werden kann und die Produktivität
verbessert ist. Da keine Notwendigkeit besteht, die Temperatur des
Wärmeprozesses
anzuheben, tritt auch kein Problem eines leichten Deformierens des
Reaktor-Kernrohres auf.