DE10206133C1 - Vertikaler Bipolartransistor mit innewohnendem Junction-Feldeffekttransistor (J-FET) - Google Patents

Vertikaler Bipolartransistor mit innewohnendem Junction-Feldeffekttransistor (J-FET)

Info

Publication number
DE10206133C1
DE10206133C1 DE10206133A DE10206133A DE10206133C1 DE 10206133 C1 DE10206133 C1 DE 10206133C1 DE 10206133 A DE10206133 A DE 10206133A DE 10206133 A DE10206133 A DE 10206133A DE 10206133 C1 DE10206133 C1 DE 10206133C1
Authority
DE
Germany
Prior art keywords
bipolar transistor
vertical bipolar
transistor according
region
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10206133A
Other languages
English (en)
Inventor
Peter Nelle
Matthias Stecher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10206133A priority Critical patent/DE10206133C1/de
Priority to US10/367,005 priority patent/US6894367B2/en
Application granted granted Critical
Publication of DE10206133C1 publication Critical patent/DE10206133C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft einen vertikalen Bipolartransistor, bei dem in einer epitaktischen Schicht (2) ein J-FET (14) eingebaut ist, dessen Pinch-off-Spannung kleiner ist als die Kollektor-Emitter-Durchbruchspannung des Bipolartransistors ohne diesen J-FET (14).

Description

Die vorliegende Erfindung betrifft einen vertikalen Bipo­ lartransistor nach dem Oberbegriff des Patentanspruches 1. Ein derartiger Bipolartransistor ist beispielsweise aus der US 4,337,474 bekannt. Allerdings wird dabei ein J-FET (Junc­ tion-Feldeffekttransistor) mit einer Pinch-Off-Spannung, die kleiner ist als die Kollektor-Emitter-Durchbruchspannung des Bipolartransistors, nicht ausdrücklich erwähnt.
In Fig. 3 ist der Aufbau eines herkömmlichen vertikalen NPN- Bipolartransistors in BCD-Technologie (BCD = Bipolar-CMOS- DMOS) gezeigt. Dieser NPN-Bipolartransistor weist auf einem p--dotierten Halbleitersubstrat 1 aus beispielsweise Silizium eine n-dotierte epitaktische Schicht 2 aus ebenfalls bei­ spielsweise Silizium auf. In einem Bereich zwischen dem Halbleitersubstrat 1 und der epitaktischen Schicht 2 befin­ det sich eine n- oder n+-dotierte Buried Layer (vergrabene Schicht), die als Kollektorkontakt wirkt und jedenfalls hö­ her dotiert ist als die epitaktische Schicht 2. Diese Buried Layer 3 ist über ein n-dotiertes Anschlussgebiet 4 mit einer auf einer Oberfläche 5 der epitaktischen Schicht 2 vorgese­ henen Kollektorelektrode 6 verbunden. Die Dotierungskonzent­ ration des Anschlussgebietes 4 liegt zweckmäßigerweise in der gleichen Größenordnung wie die Dotierungskonzentration der Buried Layer 3.
Im Bereich oberhalb der Buried Layer 3 befindet sich im Ab­ stand von dieser in der Oberfläche 5 der epitaktischen Schicht 2 eine p-dotierte Basiszone 7, die über ein p+- dotiertes Basisanschlussgebiet 8 mit einer Basiselektrode 9 kontaktiert ist. In der Basiszone 7 ist noch eine n+-dotierte Emitterzone 10 vorgesehen, welche mit einer Emitterelektrode 11 versehen ist.
Außerdem ist noch eine p-dotierte Isolationswand 11 gezeigt, welche den auf diese Weise gebildeten NPN-Transistor aus der Emitterzone 10, der Basiszone 7 und der Kollektorzone 2, 3, 4 umgibt und zusammen mit dem p--dotierten Halbleitersubstrat eine Isolationswanne bildet, die den Transistor von im Halb­ leitersubstrat 1 bzw. in der epitaktischen Schicht 2 vorge­ sehenen benachbarten Bauelementen elektrisch isoliert.
Die einzelnen Dotierungen aus beispielsweise Bor für p-Leit­ fähigkeit und Phosphor für n-Leitfähigkeit können in übli­ cher Weise in das Halbleitersubstrat 1 bzw. die epitaktische Schicht 2 durch Diffusion und/oder Implantation eingebracht werden.
Bei einem NPN-Bipolartransistor der in Fig. 3 gezeigten Art wird die Kollektor-Emitter-Durchbruchspannung Uce0 im We­ sentlichen durch die Stromverstärkung β (Verhältnis von Aus­ gangsstrom IA an Kollektor zum Eingangsstrom IE an Emitter) und die Kollektor-Basis-Sperrspannung Ucb0 bestimmt:
UCe0 = (1/(1 + β)1/n*Ucb0 (1)
wobei n* ganzzahlig ist, also n* = 2, 3, 4, . . . gilt.
Aus obiger Gleichung (1) ist zu ersehen, dass die Kollektor- Emitter-Durchbruchspannung Uce0 um so näher bei der Kollek­ tor-Basis-Sperrspannung Ucb0 liegt, je kleiner die Stromver­ stärkung β ist. In der Praxis zeigt sich aber, dass bei übli­ chen Stromverstärkungen in der Größenordnung von 100 bis 200 die Kollektor-Emitter-Durchbruchspannung Uce0 mit einem Wert von beispielsweise 18 V deutlich niedriger ist als die Kol­ lektor-Basis-Sperrspannung Ucb0 mit einem Wert von bei­ spielsweise 40 V.
Die Kollektor-Basis-Sperrspannung Ucb0 hängt ihrerseits vom Profil der Dotierung in der Basiszone 7, der Dotierung in der n-dotierten epitaktischen Schicht 2 sowie vom Abstand d (vgl. Fig. 3) zwischen dem Basis-Kollektor-pn-Übergang und der Buried Layer 3 ab. So führen nämlich ein weiches, tief reichendes Profil der Dotierung in der Basiszone 7, eine niedrige Dotierung in der n-dotierten epitaktischen Schicht 2 und ein großer Abstand d zwischen der Basiszone 7 und der Buried Layer 3 dazu, dass sich erst bei einer sehr hohen Kollektor-Basis-Spannung ein kritisches elektrisches Feld aufbaut und ein Avalanche-Durchbruch eintritt. Mit anderen Worten, mit entsprechender Dicke d der epitaktischen Schicht 2 und geeigneter Dotierung der Basiszone 7 und der epitakti­ schen Schicht 2 lassen sich gewünschte hohe Werte von bei­ spielsweise 30 V für die Kollektor-Emitter-Durchbruchspan­ nung Uce0 einstellen.
Nachteilhaft an einem derartigen Vorgehen ist aber, dass die Dicke der epitaktischen Schicht 2 und deren Dotierung insbe­ sondere bei beispielsweise BCD-Technologien durch andere Faktoren als die Kollektor-Emitter-Durchbruchspannung, näm­ lich durch die gewünschte hohe Spannungsfestigkeit und den angestrebten niedrigen spezifischen Einschaltwiderstand Ron von DMOS-Transistoren vorgegeben sind. Mit anderen Worten, es ist nur möglich, über die Tiefe der Basisdiffusion, also das Profil der Basisdotierung, und auf Kosten der Stromver­ stärkung eine sehr geringe Erhöhung der Kollektor-Emitter- Durchbruchspannung Uce0 zu erzielen. Größere Steigerungen der Kollektor-Emitter-Durchbruchspannung Uce0 sind nicht zu erreichen, wenn die gewünschten hohen bzw. niedrigen Werte für Spannungsfestigkeit und spezifischen Einschaltwiderstand Ron eingehalten werden sollen.
Es ist daher Aufgabe der vorliegenden Erfindung, einen ver­ tikalen Bipolartransistor anzugeben, bei dem erhebliche Steigerungen der Kollektor-Emitter-Durchbruchspannung bis zu 30 V und darüber möglich sind, ohne Einschränkungen hin­ sichtlich Spannungsfestigkeit und spezifischem Einschaltwi­ derstand in Kauf nehmen zu müssen.
Diese Aufgabe wird bei einem vertikalen Bipolartransistor der eingangs genannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Der erfindungsgemäße vertikale Bipolartransistor zeichnet sich also zunächst durch ein Gebiet des anderen Leitungstyps aus, das vorzugsweise ausgehend von der Basiszone in die e­ pitaktische Halbleiterschicht im Bereich im Wesentlichen un­ terhalb der Emitterzone hineinragt. Dieses Gebiet kann aus zwei voneinander beabstandeten Zonen bestehen, die im We­ sentlichen seitlich unterhalb der Emitterzone vorgesehen sind. Ist die Emitterzone streifenförmig gestaltet, so lie­ gen die beiden Zonen beidseitig unterhalb dieses "Emitter­ streifens" und erstrecken sich ausgehend von der Basiszone tief in die epitaktische Halbleiterschicht. Auf diese Weise bilden die beiden Zonen einen J-FET (Junction- Feldeffekttransistor) mit der Buried Layer als Drain und den beiden Zonen als Gate.
Wird bei dem so aufgebauten vertikalen Bipolartransistor die Emitter-Kollektor-Spannung hochgefahren ("hochgerampt"), so schnürt (pinched) der J-FET ab, bevor die kritische Kollek­ tor-Emitter-Durchbruchspannung Uce0 des ursprünglichen Bipo­ lartransistors ohne das Gebiet bzw. die beiden Zonen er­ reicht ist. Dies ist der Fall, weil die Pinch-Off-Spannung (Abschnürspannung) des J-FET kleiner ist als die Kollektor- Emitter-Durchbruchspannung Uce0 des Bipolartransistors.
Simulationen und Untersuchungen an Teststrukturen haben ge­ zeigt, dass durch die Erfindung eine Steigerung der Kollek­ tor-Emitter-Durchbruchspannung von etwa 12 V (ohne das Ge­ biet bzw. die beiden Zonen) bis auf etwa 30 V (mit dem Ge­ biet bzw. den beiden Zonen) erreicht werden kann. Das Gebiet bzw. die beiden Zonen sind vorzugsweise so niedrig dotiert, dass sie einen entsprechend hohen Wert der Kollektor- Emitter-Durchbruchspannung von den erwähnten 30 V und dar­ über gewährleisten. Dies ist der Fall, wenn in dem Gebiet bzw. den beiden Zonen eine Dotierungskonzentration vorliegt, die um etwa einen Faktor 10 niedriger ist als die Dotie­ rungskonzentration der Basiszone. Ein geeigneter Wert für die Dotierungskonzentration in dem Gebiet bzw. den beiden Zonen liegt in der Größenordnung von etwa 5 × 1016 Fremdato­ men cm-3.
Das Gebiet bzw. die beiden Zonen können durch Implantation eingebracht werden. Selbstverständlich sind aber auch andere Dotierverfahren möglich, wie beispielsweise eine Diffusion.
Die laterale Ausdehnung und Form des Gebietes ist an sich beliebig. Wichtig ist nur, dass das Gebiet einen J-FET bil­ det. Vorzugsweise liegt es aber in der Gestalt der beiden Zonen vor, die - wie erwähnt - im Bereich unterhalb der E­ mitterzone seitlich von dieser ausgehend von der Basiszone vorgesehen sind und sich tief in die epitaktische Halblei­ terschicht erstrecken. Speziell die laterale Ausdehnung und die Gestalt des Gebietes bzw. der beiden Zonen kann beliebig sein. Von Bedeutung ist lediglich, dass die epitaktische Halbleiterschicht im Bereich unterhalb der Emitterzone, also im Wesentlichen zwischen den beiden, vorzugsweise das Gebiet bildenden Zonen an freien Ladungsträgern ausgeräumt wird, also der J-FET abpincht, bevor die Kollektor-Emitter-Durch­ bruchspannung des Bipolartransistors ohne das Gebiet er­ reicht wird, und dass das Gebiet so niedrig dotiert ist, dass es eine entsprechend hohe Kollektor-Emitter-Durchbruch­ spannung gewährleistet. Mittels der durch den J-FET beding­ ten Abschnürung wird letztlich die Entstehung eines kriti­ schen Feldes, das zum Durchbruch führt, zwischen Kollektor und Emitter verhindert.
Das Gebiet bzw. die beiden Zonen können ausgehend von der Basiszone etwa 0,25 bis 2 µm in die epitaktische Schicht hineinragen. Dabei sind die beiden Zonen um etwa 0,5 bis 5 µm voneinander beabstandet. Diese Werte stellen aber ledig­ lich Beispiele dar. Selbstverständlich sind auch andere Wer­ te für das Gebiet bzw. die beiden Zonen möglich.
Die Basiszone kann eine Eindringtiefe von etwa 0,25 bis 2 µm aufweisen, wobei hier auch andere Werte gewählt werden kön­ nen.
Der eine Leitungstyp ist vorzugsweise der n-Leitungstyp, so dass der vertikale Bipolartransistor ein NPN-Bipolartransi­ stor ist. Anstelle eines vertikalen NPN-Bipolartransistors kann aber auch ein PNP-Bipolartransistor erfindungsgemäß gestaltet sein. In diesem Fall ist der eine Leitungstyp der p-Leitungstyp.
Der Halbleiterkörper und die epitaktische Schicht bestehen vorzugsweise aus Silizium. Anstelle von Silizium können aber auch andere Halbleitermaterialien, wie beispielsweise SiC, AIIIBV usw. gewählt werden.
Ein wesentlicher Vorteil der Erfindung liegt darin, dass mit ihrer Hilfe beispielsweise bei einer gegebenen BCD-Technolo­ gie vertikale Bipolartransistoren, speziell NPN-Transisto­ ren, mit einer deutlich höheren Kollektor-Emitter-Durch­ bruchspannung Uce0 realisiert werden können. Nachteile late­ raler Hochspannungstransistoren wie insbesondere eine Quasi- Sättigung durch einen hohen Kollektorbahnwiderstand, werden auf einfache Weise vermieden. Dies alles wird erreicht, in­ dem letztlich ein vertikaler Bipolartransistor mit einem vertikalen J-FET innerhalb eines Bauelementes zusammenge­ schaltet wird. Dieses Bauelement, also der erfindungsgemäße vertikale Bipolartransistor liegt vorzugsweise - wie oben anhand von Fig. 3 erläutert wurde - in einer Isolationswan­ ne.
Es ist möglich, zur Verbesserung des Randabschlusses des Bauelementes die Basiszone an ihrem Rand "weich" zu gestal­ ten, also geringer zu dotieren.
Bei einer streifenförmigen Gestaltung des vertikalen Bipo­ lartransistors können das Gebiet bzw. die beiden Zonen am Ende des "Emitterstreifens" um etwa 0,25 bis 4 µm über die­ sen hinausragen.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Schnittbild eines Ausführungsbeispiels des erfindungsgemäßen vertikalen Bipolartransistors,
Fig. 2 eine schematische Draufsicht auf den erfindungs­ gemäßen vertikalen Bipolartransistor und
Fig. 3 ein Schnittbild eines bestehenden vertikalen Bi­ polartransistors.
Fig. 3 ist bereits eingangs erläutert worden. In den Figuren werden einander entsprechende Bauteile mit den gleichen Be­ zugszeichen versehen.
Zusätzlich zu dem in Fig. 3 dargestellten und bereits oben erläuterten vertikalen Bipolartransistor weist der erfin­ dungsgemäße vertikale Bipolartransistor p-leitende Zonen 13 als ein Gebiet des anderen Leitungstyps auf, das im Bereich unterhalb der Emitterzone 10 ausgehend von der Basiszone 7 in die n-dotierte epitaktische Schicht 2 hineinreicht und dort einen J-FET 14 bildet.
Die Zonen 13 weisen eine Dotierungskonzentration von bei­ spielsweise 5 × 1016 Fremdatomen cm-3 auf, wenn die Dotie­ rungskonzentration in der Basiszone 7 etwa 5 × 1017 Fremdato­ me cm-3 beträgt. Das heißt, die Dotierungskonzentration die­ ser Zonen 13 ist etwa um eine Größenordnung niedriger als die Dotierungskonzentration der Basiszone 7. Diese Bedingung ist aber nicht zwingend; vielmehr kann der Unterschied in der Dotierungskonzentration zwischen der Basiszone 7 und den Zonen 13 auch kleiner oder größer als eine Größenordnung sein. Von Bedeutung ist lediglich, dass die Dotierungskon­ zentration in den Zonen 13 so niedrig ist, dass ein entspre­ chend hoher Wert der Kollektor-Basis-Durchbruchspannung Ucb0 gewährleistet ist. Auch die laterale Ausdehnung und die Form der Zonen 13 sind in weiten Grenzen beliebig. Von Bedeutung ist aber, dass die n-dotierte epitaktische Halbleiterschicht 2 im Bereich unterhalb der Emitterzone 10, also im Bereich zwischen den beiden Zonen 13, ausgeräumt wird, bevor die Kollektor-Emitter-Durchbruchspannung Uce0 des NPN-Transis­ tors erreicht wird.
Die Eindringtiefe der Basiszone 7 in die epitaktische Halb­ leiterschicht 2 kann zwischen etwa 0,25 und 2 µm liegen. Gleiche Werte können für die Eindringtiefe der Zonen 13 in die epitaktische Halbleiterschicht 2 vorliegen. Das heißt, der Abstand zwischen dem unteren Rand der Basiszone 7 und dem unteren Rand der Zonen 13 kann zwischen 0,25 und 2 µm betragen.
Weiterhin können die beiden Zonen 13 um etwa 0,5 bis 5 µm beabstandet sein.
Bei den obigen Zahlenangaben sind selbstverständlich auch andere Werte möglich. Es handelt sich hierbei lediglich um bevorzugte Größenangaben.
Der Randbereich der Basiszone 7 kann "weich" gestaltet sein, was speziell die Spannungsfestigkeit im Randabschluss stei­ gert. Das heißt, es liegen Bereiche 15 vor, in denen die Do­ tierungskonzentration niedriger als im Rest bzw. in der Mit­ te der Basiszone 7 ist.
Wird bei dem erfindungsgemäßen vertikalen Bipolartransistor die Emitter-Kollektor-Spannung hochgefahren, dann "pinched" der durch die beiden Zonen 13 gebildete J-FET ab, bevor die kritische Kollektor-Emitter-Durchbruchspannung Uce0 des ur­ sprünglichen NPN-Transistors ohne die Zonen 13 erreicht ist. Auf diese Weise lässt sich eine Steigerung der Kollektor- Emitter-Durchbruchspannung Uce0 von etwa 12 V bei Transisto­ ren ohne die Zonen 13 auf etwa 30 V bei Transistoren mit den Zonen 13 erzielen. Die Erfindung schafft so durch einfache Maßnahmen, nämlich speziell die Implantation der Gebiete 13, beträchtliche Vorteile, die mit dem Stand der Technik nicht zu erzielen sind.
Fig. 2 zeigt eine schematische Draufsicht auf einige Elemen­ te des erfindungsgemäßen vertikalen Bipolartransistors, näm­ lich die Basiszone 7, die tief implantierten Zonen 13 und die Emitterzone 10. Aus der Fig. 2 ist zu ersehen, dass am Ende des "Emitterstreifen" der Emitterzone 10 die Zonen 13 um einen gewissen Abstand über die Emitterzone 10 hinausra­ gen. Dieser Abstand kann beispielsweise 0,25 µm bis 4 µm betragen.
Das obige Ausführungsbeispiel zeigt einen vertikalen NPN- Transistor. Wie bereits erwähnt wurde, ist die Erfindung in gleicher Weise auf einen vertikalen PNP-Transistor anwend­ bar.

Claims (14)

1. Vertikaler Bipolartransistor mit
einer hochdotierten Buried Layer (3) des einen Leitungs­ typs,
einer in einer an die Buried Layer (3) angrenzenden Halb­ leiterschicht (2) des einen Leitungstyps im Abstand von der Buried Layer (3) vorgesehenen Basiszone (7) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps,
einer in der Basiszone (7) vorgesehenen Emitterzone (10) des einen Leitungstyps und
wenigstens einem in der Halbleiterschicht (2) im Bereich im Wesentlichen unterhalb der Emitterzone (10) vorgesehenen Gebiet (13) des anderen Leitungstyps, das einen J-FET (14) bildet,
dadurch gekennzeichnet, dass
das Gebiet (13) des anderen Leitungstyps eine Dotierungs­ konzentration aufweist, die um etwa einen Faktor 10 kleiner als die Dotierungskonzentration der Basiszone (7) ist, und
die Pinch-off-Spannung des J-FETs (14) kleiner ist als die Kollektor-Emitter-Durchbruchspannung (Uce0) des Bipo­ lartransistors.
2. Vertikaler Bipolartransistor nach Anspruch 1, dadurch gekennzeichnet, dass das wenigstens eine Gebiet aus zwei Zonen (13) besteht, die seitlich unterhalb der Emitterzone (10) vorgesehen sind.
3. Vertikaler Bipolartransistor nach Anspruch 2, dadurch gekennzeichnet, dass die zwei Zonen (13) beidseitig unterhalb der eine strei­ fenförmige Gestalt aufweisenden Emitterzone (10) vorgesehen sind.
4. Vertikaler Bipolartransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Gebiet (13) mit der Basiszone (10) verbunden ist.
5. Vertikaler Bipolartransistor nach Anspruch 4, dadurch gekennzeichnet, dass das Gebiet (13) ausgehend von der Basiszone (7) in die Halbleiterschicht (2) hineinragt.
6. Vertikaler Bipolartransistor nach Anspruch 5, dadurch gekennzeichnet, dass das Gebiet (13) an die Basiszone (7) angrenzt.
7. Vertikaler Bipolartransistor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Gebiet (13) implantiert ist.
8. Vertikaler Bipolartransistor nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Gebiet (13) des anderen Leitungstyps eine Dotie­ rungskonzentration von etwa 5 × 1016 Fremdatomen cm-3 auf­ weist.
9. Vertikaler Bipolartransistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Gebiet (13) des anderen Leitungstyps eine vertikale Ausdehnung von etwa 0,25 bis 2 µm hat.
10. Vertikaler Bipolartransistor nach Anspruch 3, dadurch gekennzeichnet, dass die beiden Zonen um etwa 0,5 bis 5 µm voneinander beabstandet sind.
11. Vertikaler Bipolartransistor nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Basiszone (7) eine Eindringtiefe von etwa 0,25 bis 2 µm hat.
12. Vertikaler Bipolartransistor nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass bei streifenförmiger Gestalt der Emitterzone (10) und des Gebietes (13) letzteres das Ende der Emitterzone (10) um 0,25 bis 4 µm überragt.
13. Vertikaler Bipolartransistor nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Basiszone (7) in ihrem Randbereich (15) Bereiche aufweist, die schwächer dotiert sind als der Rest der Basis­ zone.
14. Vertikaler Bipolartransistor nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass der eine Leitungstyp der n-Leitungstyp ist.
DE10206133A 2002-02-14 2002-02-14 Vertikaler Bipolartransistor mit innewohnendem Junction-Feldeffekttransistor (J-FET) Expired - Fee Related DE10206133C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10206133A DE10206133C1 (de) 2002-02-14 2002-02-14 Vertikaler Bipolartransistor mit innewohnendem Junction-Feldeffekttransistor (J-FET)
US10/367,005 US6894367B2 (en) 2002-02-14 2003-02-14 Vertical bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10206133A DE10206133C1 (de) 2002-02-14 2002-02-14 Vertikaler Bipolartransistor mit innewohnendem Junction-Feldeffekttransistor (J-FET)

Publications (1)

Publication Number Publication Date
DE10206133C1 true DE10206133C1 (de) 2003-09-25

Family

ID=27674634

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10206133A Expired - Fee Related DE10206133C1 (de) 2002-02-14 2002-02-14 Vertikaler Bipolartransistor mit innewohnendem Junction-Feldeffekttransistor (J-FET)

Country Status (2)

Country Link
US (1) US6894367B2 (de)
DE (1) DE10206133C1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004016992B4 (de) * 2004-04-02 2009-02-05 Prema Semiconductor Gmbh Verfahren zur Herstellung eines Bipolar-Transistors
ITTO20060525A1 (it) * 2006-07-18 2008-01-19 St Microelectronics Srl Dispositivo bipolare integrato di tipo verticale e relativo procedimento per la sua fabbricazione
KR101938909B1 (ko) * 2014-02-21 2019-01-16 매그나칩 반도체 유한회사 수직형 바이폴라 정션 트랜지스터 소자 및 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568873A (en) * 1979-07-04 1981-01-29 Pioneer Electronic Corp Bipolar transistor
US4337474A (en) * 1978-08-31 1982-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPS5848461A (ja) * 1981-09-17 1983-03-22 Fuji Electric Co Ltd 半導体装置
JPS60160164A (ja) * 1983-10-15 1985-08-21 Rohm Co Ltd 半導体装置およびその製造方法
JPS60160165A (ja) * 1984-01-31 1985-08-21 Shindengen Electric Mfg Co Ltd バイポ−ラトランジスタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3920493A (en) * 1971-08-26 1975-11-18 Dionics Inc Method of producing a high voltage PN junction
US4007474A (en) * 1972-12-29 1977-02-08 Sony Corporation Transistor having an emitter with a low impurity concentration portion and a high impurity concentration portion
GB1502165A (en) * 1974-04-10 1978-02-22 Sony Corp Semiconductor devices
US4178190A (en) * 1975-06-30 1979-12-11 Rca Corporation Method of making a bipolar transistor with high-low emitter impurity concentration
US4143392A (en) * 1977-08-30 1979-03-06 Signetics Corporation Composite jfet-bipolar structure
US4151540A (en) * 1977-12-08 1979-04-24 Fairchild Camera And Instrument Corporation High beta, high frequency transistor structure
JPS62119972A (ja) * 1985-11-19 1987-06-01 Fujitsu Ltd 接合型トランジスタ
US5274267A (en) * 1992-01-31 1993-12-28 International Business Machines Corporation Bipolar transistor with low extrinsic base resistance and low noise
EP0645821B1 (de) * 1993-09-27 2001-09-26 STMicroelectronics S.r.l. Rauscharmer bipolarer Transistor
EP0756329B1 (de) * 1995-07-27 2002-01-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Vertikaler PNP-Transistor und Verfahren zur Herstellung
JP3653963B2 (ja) * 1997-12-25 2005-06-02 ソニー株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4337474A (en) * 1978-08-31 1982-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPS568873A (en) * 1979-07-04 1981-01-29 Pioneer Electronic Corp Bipolar transistor
JPS5848461A (ja) * 1981-09-17 1983-03-22 Fuji Electric Co Ltd 半導体装置
JPS60160164A (ja) * 1983-10-15 1985-08-21 Rohm Co Ltd 半導体装置およびその製造方法
JPS60160165A (ja) * 1984-01-31 1985-08-21 Shindengen Electric Mfg Co Ltd バイポ−ラトランジスタ

Also Published As

Publication number Publication date
US20030155631A1 (en) 2003-08-21
US6894367B2 (en) 2005-05-17

Similar Documents

Publication Publication Date Title
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE102008023349B4 (de) Halbleitervorrichtung
DE10004548B4 (de) Trench-IGBT
DE3047738C2 (de) Halbleiteranordnung
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102009038731A1 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102010036501A1 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102008023471A1 (de) Halbleiterbauelement
DE19922187C2 (de) Niederohmiges VDMOS-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013113939A1 (de) Halbleiterbauelement mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE1924726A1 (de) Feldeffektvorrichtung mit steuerbarem pn-UEbergang
DE2939193A1 (de) Statischer induktionstransistor und eine diesen transistor verwendende schaltung
DE102015107103A1 (de) Bipolar-Transistor mit isolierter Gate-Elektrode
DE112004001846B4 (de) LDMOS-Transistor
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE10309400A1 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE102018100237A1 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE19521751A1 (de) MOS-gesteuerter Thyristor
DE10206133C1 (de) Vertikaler Bipolartransistor mit innewohnendem Junction-Feldeffekttransistor (J-FET)
DE60318196T2 (de) Halbleiteranordnungen mit graben-gate
DE102006058228B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee