DE19648082A1 - Verfahren zum Ebnen einer Halbleitereinrichtung - Google Patents

Verfahren zum Ebnen einer Halbleitereinrichtung

Info

Publication number
DE19648082A1
DE19648082A1 DE19648082A DE19648082A DE19648082A1 DE 19648082 A1 DE19648082 A1 DE 19648082A1 DE 19648082 A DE19648082 A DE 19648082A DE 19648082 A DE19648082 A DE 19648082A DE 19648082 A1 DE19648082 A1 DE 19648082A1
Authority
DE
Germany
Prior art keywords
layer
leveling
bpsg
planarization
dopants
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19648082A
Other languages
English (en)
Other versions
DE19648082C2 (de
Inventor
In-Ok Park
Yung-Seok Chung
Eui-Sik Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19648082A1 publication Critical patent/DE19648082A1/de
Application granted granted Critical
Publication of DE19648082C2 publication Critical patent/DE19648082C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die vorliegende Erfindung bezieht sich allgemein auf ein Verfahren zum Ebnen bzw. Einebnen einer Halbleitereinrichtung gemäß dem Patentanspruch 1 und insbesondere auf ein Verfahren, daß dazu geeignet ist, Dotiermittel bzw. Dotierstoffe davon abzuhalten, sich während des Verteilungsverfahrens bzw. des Fließverfahrens für eine abgeschiedene Schicht zur Einebnung abzulagern.
Bei den Halbleitereinrichtungen sind aktive Einrichtungen, wie etwa Transistoren, passive Einrichtungen, wie etwa Widerstände, und eine mehrlagige Verbindungs- bzw. Zwischen­ verbindungsstruktur auf dem Substrat erforderlich. Bei der Herstellung der aktiven Ein­ richtungen und der passiven Einrichtungen kann die Substratoberfläche uneben werden. Aufgrund der großen Steigerung der Dichte und der hohen Integration der Halbleiterein­ richtungen in den vergangenen und gegenwärtigen Jahren ist die Unebenheit der Substrat­ oberfläche auffällig und deshalb hier zu einem Problem geworden. Es ist schwieriger geworden, ein sehr genaues, feines Muster bzw. Schaltstruktur auszubilden. Zusätzlich können Kurzschlüsse bzw. Mängel der Verbindungen oder Zwischenverbindungen und dergleichen auch auftreten. Um diese Probleme im Stand der Technik zu überwinden, ist es erforderlich, die Substratoberfläche eben zu gestalten.
Üblichweise wird eine Schicht aus Isoliermaterial, wie etwa Siliziumoxid, über derartigen unebenen Oberflächen eingesetzt, um die Ausbildung einer feiner strukturierten Schicht auf der Oberfläche einer nicht eingeebneten Schicht zu ermöglichen. Diese Siliziumoxid- bzw. -dioxidschicht neigt jedoch dazu, sich an die darunterliegende Struktur bzw. Topologie anzupassen, was zu der Erzeugung einer nicht ebenen bzw. abgestuften Oberfläche führt. Folglich ist es sehr schwierig, die eher fein bzw. genau strukturierte bzw. mit einem Schaltungsmuster versehene Schicht auf der unebenen Oberfläche unter Verwendung eines allgemeinen lithographischen Verfahrens bzw. Photoprozesses auszubilden.
Folglich wird ein Glasmaterial, wie etwa ein aufschleuderbares Glas (SOG: Spin on Glas) zur Verfügung gestellt, und ein Material, das Bor und/oder Phosphor enthält, wie etwa ein Bor-Phosphorsilikatglas (BPSG), ein Phosphorsilikatglas (PSG) und ein Borsilikatglas (BSG), wird für die Ausbildung einer geebneten Schicht verwendet.
Unter diesen Schichten für die Einebnung bzw. Planarisierung wird eine BPSG-Schicht, die eine Borkonzentration von ca. 3 bis 5 Gew. % und eine Phosphorkonzentration von etwa 3 bis 5 Gew. % hat, auf dem Substrat abgelagert bzw. abgeschieden, das die Halbleiterein­ richtung bei einer niedrigen Temperatur von 400 bis 450°C hat. Dann wird ein thermisches Fließ- bzw. Verteilungsverfahren bei einer Temperatur von 800 bis 850°C durchgeführt, das der Abscheidung unmittelbar folgt, wodurch eine Planarisierung bzw. Einebnung der Oberfläche erhalten wird. Zu dieser Zeit, wenn sich die Borkonzentration in dem BPSG erhöht, wird die Fluß- bzw. Verteilungstemperatur abgesenkt. Der Grad der Einebnung ist auch proportional zu den Bor- und Phosphorkonzentrationen. Zusätzlich spielt das BPSG beim Entfernen der vorhandenen Topologie eine Rolle, z. B. zwischen einer Gate-Elektrode und einer ersten Metallverbindung bzw. -zwischenverbindung.
Bezugnehmend auf Fig. 2 wird ein Verfahren zur Planarisierung bzw. Einebnung nach dem Stand der Technik beschrieben, bei dem eine Gate-Elektrode und eine erste Metall­ verbindung bzw. -zwischenverbindung unter Verwendung von BPSG eingesetzt wird. Eine Gateoxidschicht 3, eine Gate-Elektrode 4 und Kontaktabschnitte 5 werden in bzw. auf dem Siliziumwafer bzw. -scheibe 1 mit einem Feldoxid 2 zur Isolierung bzw. Trennung einer Einrichtung unter Verwendung eines herkömmlichen Verfahrens ausgebildet. Anschließend werden Seitenwandabstandshalter 6 an beiden Seiten der Gate-Elektrode 4 ausgebildet und dann wird eine Zwischenniveau-Isolierschicht 7 wie etwa ein Siliziumdioxid, auf der Siliziumscheibe bzw. dem Siliziumwafer 1 durch ein Verfahren mit chemischer Dampf­ abschaltung (CVD-Verfahren) ausgebildet. Als nächstes wird zum Einebnen der gesamten Oberflächentopologie wegen des Feldoxids 2 und der Gate-Elektrode 4 eine BPSG-Schicht 8 auf der Zwischenniveau-Isolierschicht 7 entweder durch ein chemisches Dampfabschei­ dungsverfahren mit Plasmaverstärkung (PECVD) oder eine chemische Dampfabscheidung bei Atmosphärendruck (APCVD) ausgebildet. Wie oben beschrieben, wird es bevorzugt, daß die Konzentration von Bor und Phosphor, das in der BPSG-Schicht 8 enthalten ist, etwa 3,5 bis 5,0 Gew. % beträgt, um eine noch ebenere Oberfläche zu erzielen.
Der Wafer bzw. die Scheibe 1, auf der die BPSG-Schicht 8 ausgebildet wird, wird in einen Diffusionsofen geladen bzw. eingeschleust, wobei ein Atmosphärendruck und eine Tempe­ ratur von etwa 750 bis 850°C aufrechterhalten werden. Anschließend wird die Temperatur des Diffusionsofens auf etwa 800 bis 850°C angehoben und Stickstoffgas (N₂) wird dem Diffusionsofen zugeführt. Unter den oben aufgezeigten Bedingungen wird ein thermischer Ausheiz- bzw. Glühprozeß für das Fließen bzw. Strömen der abgeschiedenen BPSG-Schicht 8 über 20 bis 60 Minuten eingesetzt, wodurch die BPSG-Schicht 8 eingeebnet bzw. planari­ siert wird. Zum Schluß wird die Temperatur des Diffusionsofens auf ca. 650 bis 800°C abgesenkt und der Wafer 1 wird aus dem Diffusionsofen entnommen.
In Fig. 2 ist es nicht gezeigt, daß eine zweite Isolierschicht anschließend auf der eingeebne­ ten BPSG-Schicht des Wafers 1 ausgebildet wird und vorbestimmte Abschnitte der zweiten Isolierschicht, der BPSG-Schicht und der ersten Isolierschicht geätzt werden, um die darunterliegenden Kontaktbereiche freizulegen, wodurch Kontaktlöcher ausgebildet werden. Danach werden Metallverbindungen bzw. -zwischenverbindungen für die elektrische Kontaktierung mit Kontaktbereichen hergestellt.
Dann diffundieren Bor- und Phosphoratome, die in der BPSG-Schicht durch Dotierung vorhanden sind, wegen der hohen Fließtemperatur während des Fließprozesses aus der Oberfläche nach außen. Aufgrund der oben aufgezeigten Tatsachen, sammeln sich diffun­ dierte Bor- und Phosphoratome an der Oberfläche der BPSG-Schicht 8 an, und dadurch wird deren Oberfläche übersättigt. Anschließend, wenn der Wafer bzw. die Scheibe 1 nach außen aus dem Ofen ausgetragen wird, gehen die an der Oberfläche der BPSG-Schicht 8 angehäuften Atome durch die schnelle Änderung der Oberflächentemperatur und durch die an der Atmosphäre vorhandene Feuchtigkeit schnell in einen Ablagerungs- bzw. Kristall­ zustand über. Diese angesammelten Kristalle erzeugen nicht nur Kristalldefekte bei der Ausbildung einer Struktur bzw. eines Musters, sondern auch Muster bzw. Strukturdefekte, wie etwa eine Graben- bzw. Rillenbildung. Darüber hinaus vermindern sie die Isolations­ eigenschaften der BPSG-Schicht 8.
Folglich ist es eine Aufgabe der vorliegenden Erfindung, den genannten Nachteilen im Stand der Technik wenigstens teilweise Abhilfe zu verschaffen. Es ist insbesondere eine erste Aufgabe der vorliegenden Erfindung ein Verfahren zur Ebnung bzw. Planarisierung einer Halbleitereinrichtung zur Verfügung zu stellen, das dazu in der Lage ist, die Erzeu­ gung von Kristalldefekten zu verhindern, indem Dotierstoffe bzw. -mittel, die in einer BPSG-Schicht für die Planarisierung bzw. Einebnung enthalten sind, daran gehindert werden, sich niederzuschlagen bzw. anzusammeln, wenn ein Wafer bzw. eine Scheibe, auf dem die BPSG-Schicht ausgebildet ist, aus einem Diffusionsofen ausgeladen bzw. entnom­ men wird nachdem der Fließprozeß für die abgeschiedene BPSG-Schicht abgeschlossen worden ist.
Es ist eine andere bevorzugte Aufgabe dieser Erfindung ein Verfahren zur Einebnung bzw. Planarisierung einer Halbleitereinrichtung zur Verfügung zu stellen, das dazu in der Lage ist, die Strukturierung einer Schicht bzw. eines Musters darin zu vereinfachen, die auf der BPSG-Schicht abgeschieden worden ist.
Gemäß der vorliegenden Erfindung weist ein Verfahren zur Planarisierung bzw. Einebnung einer Halbleitereinrichtung die folgenden Schritte auf: Ein Halbleitersubstrat wird zur Verfügung gestellt, auf dem eine strukturierte bzw. mit einem Muster versehene Schicht ausgebildet ist, die eine Topologie bzw. Lagebeziehung der Elemente in einer integrierten Schaltung hat; eine Zwischenniveau-Isolierschicht wird über bzw. auf dem Halbleitersub­ strat ausgebildet; eine Schicht für die Einebnung, die ein Dotiermittel bzw. einen Dotier­ stoff enthält, wird auf der Zwischenniveau-Isolierschicht ausgebildet; das Dotiermittel bzw. der Dotierstoff, der in der Schicht für die Einebnung bzw. Planarisierung enthalten ist, wird aus der Oberfläche insbesondere nach außen diffundiert; und die Schicht für die Einebnung bzw. Planarisierung wird zum Fließen bzw. Verlaufen gebracht.
Weitere vorteilhafte Varianten des erfindungsgemäßen Verfahrens werden durch die Unteransprüche definiert.
Weitere Aufgaben, Vorteile und gegebenenfalls Merkmale gemäß der vorliegenden Erfin­ dung werden aus der folgenden Beschreibung ersichtlich, wobei ein Bezug zu den begleiten­ den Darstellungen herzustellen ist, in denen wenigstens eine bevorzugte Ausführungsform der vorliegenden Erfindung erklärt wird, in denen
Fig. 1A bis 1E querschnittliche Ansichten einer Halbleitereinrichtung sind, wobei ein Verfahren zur Einebnung bzw. Planarisierung der Halbleitereinrich­ tung nach einer Ausführungsform der vorliegenden Erfindung erläu­ tert wird; und
Fig. 2 eine querschnittliche Ansicht einer Halbleitereinrichtung ist, wobei ein Verfahren zur Einebnung der Halbleitereinrichtung gemäß dem Stand der Technik erläutert wird.
Bezugnehmend auf Fig. 1A wird ein Feldoxid 11 auf vorbestimmte Abschnitte eines Siliziumwafers bzw. einer Siliziumscheibe 10 thermisch aufgewachsen. Danach wird das Gateoxid 12 auf dem Wafer 10 bis zu einer Dicke von bis zu ca. 200 Å, insbesondere 100 bis 200 Å, auf dem Wafer 10 abgeschieden, und eine Polysiliziumschicht 13, die Dotier­ mittel bzw. -stoffe enthält, wird dann auf dem Gateoxid durch eine chemische Dampf­ abscheidung abgelagert. Als nächstes wird ein (nicht gezeigtes) Muster bzw. Struktur einer Photomaske auf der Polysiliziumschicht 13 unter Verwendung eines herkömmlichen photo­ lithographischen Verfahrens ausgebildet, und eine Gate-Elektrode 14 wird anschließend ausgebildet, indem die Polysiliziumschicht 13 und das darunterliegende Gateoxid 12 unter Verwendung der Struktur bzw. des Musters der Photomaske strukturiert werden. Mit Verunreinigungen bzw. Dotierstoffen dotierte Bereiche 15 werden an beiden Seiten der Gate-Elektrode 14 in dem Wafer 10 unter Verwendung eines Ionenimplantationsverfahrens ausgebildet. Abstandshalteeinrichtungen 16 werden an beiden Seiten der Gate-Elektrode 14 zur Ausbildung eines Metall-Oxid-Halbleiter-Feldeffekttransistors (MOSFET) zur Verfü­ gung gestellt, der eine leicht dotierte Drain(LDD)-Struktur hat, wobei die Abstandshaltein­ richtungen bzw. Abstandseinrichtungen 16 durch ein isotropes Ätzen der Siliziumdioxid­ schicht ausgebildet werden, die auf der MOSFET-Struktur nach Fig. 1A abgeschieden ist.
Bezugnehmend auf Fig. 1B wird eine Isolierschicht 17, wie etwa eine Siliziumdioxidschicht über bzw. auf der gesamten Oberfläche der sich ergebenden Struktur nach Fig. 1A unter Verwendung einer chemischen Dampfabscheidung ausgebildet. Danach wird eine Oxid­ schicht, die Dotiermittel bzw. Dotierstoffe enthält, z. B. eine BPSG-Schicht 18 auf der Isolierschicht 17 unter einer Abscheidebedingung mit Atmosphärendruck und einem Tempe­ raturbereich von bis zu etwa 450°C, insbesondere ca. 400 bis 450°C unter Verwendung einer APCVD-Method abgeschieden. Es ist möglich, die BPSG-Schicht 18 unter Verwen­ dung einer PECVD-Method bzw. -Verfahrens auszubilden. In diesem Fall enthält die BPSG-Schicht 18 eine hohe Konzentration an Bor- und Phosphorionen. Danach wird der Wafer 10 in eine Reaktorkanuner für eine chemische Dampfabscheidung bei niedrigem Druck (LPCVD) eingesetzt, deren innerer Druck bei etwa 10 bis 100 mTorr gehalten wird, und ein erstes thermisches Ausheizverfahren bzw. Glühverfahren (Hitzebehandlung) wird über näherungsweise 60 Minuten durchgeführt.
Bezugnehmend auf Fig. 1C diffundieren während der ersten thermischen Behandlung bzw. des ersten thermischen Ausheizens Bor- und Phosphorionen, die in der BPSG-Schicht 18 enthalten sind von der Oberfläche der BPSG-Schicht 18 nach außen und dadurch wird die Oberflächenkonzentration der BPSG-Schicht 18 abgesenkt. Diffundierte Bor- und Phos­ phoratome werden über einen Auslaß der Reaktionskammer mittels eines Pumpverfahrens aus der Kammer entfernt.
Anschließend wird die Temperatur der Reaktorkammer auf bis zu ca. 900°C, insbesondere ca. 850 bis 900°C angehoben und das Innere des Reaktors wird unter einer Stickstoff­ atmosphäre gehalten. Unter der oben aufgezeigten Bedingung bzw. Zustand wird ein zweiter thermischer Erhitzungsprozeß bzw. Hitzebehandlung oder Ausheizen über etwa 20 bis 40 Minuten (je nach Temperatur) durchgeführt, wobei höhere Temperaturen eine geringere Zeit erfordern, während geringere Temperaturen eine längere Zeit erfordern. Im Ergebnis verläuft bzw. fließt die BPSG-Schicht 18, wie in Fig. 1D gezeigt, was zu der Einebnung bzw. Planarisierung der Oberfläche der Scheibe bzw. des Wafers 10 führt ohne daß ein Niederschlagen bzw. Kondensieren bzw. Kristallisieren der Dotierstoffe bzw. der Dotierung stattfindet.
Bezugnehmend auf Fig. 1E wird ein N₂O-Gas in die Reaktorkammer eingeführt, um eine Passivierungsschicht 19 über bzw. auf der BPSG-Schicht 18 auszubilden und ein ther­ misches Oxid wird auf der BPSG-Schicht 18 mittels eines Fließ- bzw. Verlaufverfahrens und einer thermischen Oxidation bei der selben Temperatur erzeugt. In dem möglichen Fall, daß sich Dotierstoffe bzw. die Dotierung aus der BPSG-Schicht 18 aufgrund des plötzlichen Temperaturwechsels niederschlägt bzw. kondensiert bzw. kristallisiert, wird die Passivierungsschicht 19 vorgesehen, die aus dem thermischen Oxid hergestellt ist, um die Erzeugung von Kristalldefekten zu verhindern, wenn der Wafer bzw. die Scheibe aus der Reaktorkammer entnommen bzw. ausgeschleust wird.
Nachdem die Passivierungsschicht 10 fertig ausgebildet ist, wird die Temperatur der Reaktionskammer für das LPCVD auf ca. 680 bis 720°C abgesenket und anschließend wird der Wafer 10 aus der Reaktorkammer entladen bzw. ausgebaut. Zu dieser Zeit werden die erste Hitzebehandlung bzw. Glühverfahren, das zweite Glühverfahren bzw. Hitzebehand­ lung und das Verfahren zur Ausbildung der Passivierungsschicht in derselben Reaktions­ kammer ohne Vakuumunterbrechung durchgeführt.
Wie oben beschrieben, vereinfacht die vorliegende Erfindung die Ausbildung eines Musters, das während eines Verfahrens in Folge auf ein Herstellungsverfahren für eine BPSG- Schicht ausgebildet wird, wobei sie jedoch auch eine hervorragende Isoliereigenschaft vorsieht. Andere Merkmale, Vorteile und Ausführungsformen der Erfindung, die hierin offenbart ist, wird den Fachleuten im Stand der Technik, nachdem sie die voranstehenden Offenbarungen gelesen haben, leicht vor Augen erscheinen. In dieser Hinsicht können, während spezifische Ausführungsformen der Erfindung im einzelnen beschrieben worden sind, Abänderungen und Modifikationen dieser Ausführungsformen vorgenommen werden, ohne aus dem Wesen und dem Bereich der Erfindung zu kommen, wie sie beschrieben und beansprucht wird.
Die Erfindung betrifft ein Verfahren zum Planarisieren bzw. Einebnen einer Halbleiterein­ richtung, die in einer integrierten Schaltung verwendet wird. Gemaß dem Verfahren werden eine Zwischenniveau-Isolierschicht und eine Schicht zur Einebnung, die Dotierstoffe bzw. Dotierungen enthält, auf bzw. über einem Halbleitersubstrat ausgebildet, wobei eine mit einer Struktur bzw. einem Muster versehene Schicht, die eine Topologie aufweist, in dieser Reihenfolge ausgebildet werden. Die Dotierstoffe bzw. Dotierungen werden durch einen ersten thermischen Hitzeschritt bzw. Glühschritt diffundiert. Anschließend wird die diffun­ dierte Schicht für die Einebnung durch einen zweiten thermischen Erhitzungsschritt bzw. Glühschritt zum Fließen bzw. Zerfließen gebracht, und ein thermisches Oxid wird darauf ausgebildet.

Claims (12)

1. Verfahren zur Einebnung einer Halbleitereinrichtung, mit den folgenden Schritten:
  • - ein Halbleitersubstrat (10) wird zur Verfügung gestellt, auf dem eine mit einem Muster bzw. einer Struktur versehene Schicht mit einer Topologie ausgebildet wird;
  • - eine Zwischenniveau-Isolierschicht (17) wird auf bzw. über dem Halbleiter­ substrat (10) ausgebildet;
  • - eine Schicht (18) zur Einebnung bzw. Planarisierung, die einen Dotierstoff bzw. Dotierstoffe enthält, wird auf bzw. über der Zwischenniveau-Isolier­ schicht ausgebildet;
  • - der Dotierstoff bzw. die Dotierung, die in der Schicht (18) für die Ein­ ebnung enthalten ist, wird aus der Oberfläche der Schicht herausdiffundiert; und
  • - die Schicht wird zur Einebnung bzw. Planarisierung zum Fließen bzw. Verlaufen gebracht.
2. Verfahren gemäß Anspruch 1, wobei die Schicht (18) für die Einebnung BPSG ist.
3. Verfahren nach einem der Ansprüche 1 oder 2, in dem die Diffusion der Dotier­ stoffe bzw. der Dotierungen durch eine Hitzebehandlung bzw. einen thermischen Glühprozeß durchgeführt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, in dem der Diffusionsschritt über etwa 50-70 Minuten bei einer Temperatur von ca. 650 bis 750°C und einem Druck von ungefahr 10 bis 100 mTorr durchgeführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, in dem der Schritt zum Verlaufen etwa über 25-35 Minuten bei einer Temperatur von etwa 850 bis 900°C durch­ geführt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, in dem sowohl der Diffusionsschritt als auch der Schritt zum Verlaufen in derselben Kammer ohne eine Vakuumunter­ brechung durchgeführt werden.
7. Verfahren nach Anspruch 6, wobei beide Schritte in einer LPCVD-Kammer durch­ geführt werden.
8. Verfahren nach einem der Ansprüche 1 bis 7, das ferner den Schritt umfaßt, daß eine Passivierungsschicht (19) über der verlaufenen Schicht für die Einebnung ausgebildet wird.
9. Verfahren nach Anspruch 8, in dem die Passivierungsschicht (19) mittels eines thermischen Oxidationsverfahrens ausgebildet wird.
10. Verfahren nach Anspruch 8 oder 9, in dem das thermische Oxidationsverfahren unter einer Atmosphäre von N₂O durchgeführt wird.
11. Verfahren nach einem der Ansprüche 8 bis 10, bei dem sowohl der Diffusions­ schritt, der Schritt zum Verlaufen und der Schritt zur Ausbildung der Passivierungs­ schicht (19) in derselben Kammer ohne eine Vakuumunterbrechung durchgeführt werden.
12. Verfahren nach Anspruch 6, in dem sämtliche der Schritte in der LPCVD-Kammer durchgeführt werden.
DE19648082A 1995-11-20 1996-11-20 Verfahren zur Einebnung einer Halbleitereinrichtung Expired - Fee Related DE19648082C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042291A KR100262400B1 (ko) 1995-11-20 1995-11-20 반도체 소자의 평탄화방법

Publications (2)

Publication Number Publication Date
DE19648082A1 true DE19648082A1 (de) 1997-05-22
DE19648082C2 DE19648082C2 (de) 2000-03-23

Family

ID=19434734

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19648082A Expired - Fee Related DE19648082C2 (de) 1995-11-20 1996-11-20 Verfahren zur Einebnung einer Halbleitereinrichtung

Country Status (6)

Country Link
JP (1) JP2799858B2 (de)
KR (1) KR100262400B1 (de)
CN (1) CN1080928C (de)
DE (1) DE19648082C2 (de)
GB (1) GB2307344B (de)
TW (1) TW442872B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100256232B1 (ko) * 1997-06-30 2000-05-15 김영환 반도체소자의층간절연막형성방법
JP3229276B2 (ja) * 1998-12-04 2001-11-19 キヤノン販売株式会社 成膜方法及び半導体装置の製造方法
JP3824469B2 (ja) * 2000-04-03 2006-09-20 シャープ株式会社 固体撮像装置、及びその製造方法
KR100506054B1 (ko) * 2000-12-28 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7226873B2 (en) * 2004-11-22 2007-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of improving via filling uniformity in isolated and dense via-pattern regions
KR20120098095A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체장치 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469954A (ja) * 1990-07-11 1992-03-05 Toshiba Corp 半導体装置の製造方法
US5268333A (en) * 1990-12-19 1993-12-07 Samsung Electronics Co., Ltd. Method of reflowing a semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03237744A (ja) * 1990-02-14 1991-10-23 Matsushita Electron Corp 半導体装置の製造方法
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
KR950006339B1 (ko) * 1991-11-19 1995-06-14 현대전자산업주식회사 표면결정성 석출물 발생방지를 위한 bpsg층 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469954A (ja) * 1990-07-11 1992-03-05 Toshiba Corp 半導体装置の製造方法
US5268333A (en) * 1990-12-19 1993-12-07 Samsung Electronics Co., Ltd. Method of reflowing a semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 3-237744 A. In: Patent Abstracts of Japan *

Also Published As

Publication number Publication date
CN1159076A (zh) 1997-09-10
GB2307344A (en) 1997-05-21
TW442872B (en) 2001-06-23
JPH1092826A (ja) 1998-04-10
DE19648082C2 (de) 2000-03-23
JP2799858B2 (ja) 1998-09-21
GB9624132D0 (en) 1997-01-08
CN1080928C (zh) 2002-03-13
GB2307344B (en) 2000-05-17
KR970030476A (ko) 1997-06-26
KR100262400B1 (ko) 2000-09-01

Similar Documents

Publication Publication Date Title
DE102017117984B4 (de) Herstellung von dotierten bereichen in halbleiter-streifen und mit diesem verfahren hergestellte vorrichtung
DE19737773C2 (de) Verfahren zur Herstellung einer MOSFET-Struktur in einem Siliciumsubstrat unter Verwendung einer selbstjustierenden Quelle zum Dotieren von Gate-/Source-/Drainbereichen
DE69133316T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP0010633B1 (de) Verfahren zur Herstellung sehr schmaler Dosierungsgebiete in einem Halbleiterkörper sowie Verwendung dieses Verfahrens bei der Erzeugung von voneinander isolierten Halbleiterkörperbereichen, Bipolar-Halbleiteranordnungen, integrieten Injektionslogikschaltungen und doppelt diffundierten FET-Halbleiteranordnungen
DE60312467T2 (de) Vorrichtung zum verhindern der seitlichen oxidation in einem transistor unter verwendung einer ultradünnen sauerstoffdiffusionsbarriere
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
DE3317535C2 (de)
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE3129558C2 (de)
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0005166B1 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen
DE10323013A1 (de) Halbleiterbauelement mit PMOS- und NMOS-Transistor und zugehöriges Herstellungsverfahren
DE102004013928A1 (de) Grabenisolation mit dotierter Oxid-Grabenfüllung
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE19526184A1 (de) Verfahren zur Herstellung eines MOS-Transistors
DE3426306C2 (de)
DE1564412C3 (de) Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren
DE112006000811T5 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE19722112A1 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE2617293B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3525550C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit isoliertem Gate und hoher Ansprechgeschwindigkeit in integrierten Schaltungen hoher Dichte
DE19648082C2 (de) Verfahren zur Einebnung einer Halbleitereinrichtung
DE4244115A1 (en) Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions
DE19731857C2 (de) Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603