DE19526204C2 - Nicht-flüchtiger Halbleiterspeicher - Google Patents
Nicht-flüchtiger HalbleiterspeicherInfo
- Publication number
- DE19526204C2 DE19526204C2 DE19526204A DE19526204A DE19526204C2 DE 19526204 C2 DE19526204 C2 DE 19526204C2 DE 19526204 A DE19526204 A DE 19526204A DE 19526204 A DE19526204 A DE 19526204A DE 19526204 C2 DE19526204 C2 DE 19526204C2
- Authority
- DE
- Germany
- Prior art keywords
- output
- erase
- inverter
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
Landscapes
- Read Only Memory (AREA)
Description
Die vorliegende Erfindung bezieht sich auf einen nicht-flüch
tigen Halbleiterspeicher, insbesondere auf einen nicht-flüch
tigen Halbleiterspeicher der ermöglicht, daß darin gespei
cherte Daten in Blockeinheiten gelöscht werden.
Der Flashspeicher bzw. Blitzspeicher stellt einen jener Art
nicht-flüchtiger Halbleiterspeicher dar, die in der Lage sind
elektrisch gelöscht zu werden. Flashspeicher sind nicht in
Bytes sondern jeweils in ihrer Gesamtheit (alle Bits des ge
samten Chips) oder in Blockeinheiten (eine Mehrzahl von
Blöcken die den Chip bilden) löschbar. Da ein einzelner Spei
chertransistor in jedem Flashspeicher ein einzelnes Bit reprä
sentiert, kann der Flashspeicher als kostengünstiger nicht
flüchtiger Speicher dienen.
Die oben umrissenen Flashspeicher werden nun mit Bezug auf
einige der begleitenden Zeichnungen beschrieben. Fig. 17 zeigt
eine schematische Ansicht einer typischen Speichertran
sistoranordnung eines herkömmlichen Flashspeichers.
Es wird auf Fig. 17 Bezug genommen. Der Speichertransistor
weist ein p-Typ Substrat 1, n+-Diffusionszonen 2 und 3, von
denen jede als Source oder Drain wirkt, ein Steuergate 4, ein
schwebendes Gate 5 und isolierende Filme 6 und 7 auf.
Die n+-Diffusionszone 2 wird als Drain und die n+-Diffusions
zone 3 als Source verwendet. Im Speicherzellenfeld wird die
Drain 2 mit einer Bitleitung, die Source 3 mit einer Source
leitung und das Steuergate 4 mit einer Wortleitung verbunden.
Beim Schreiben fängt das schwebende Gate 5 Elektronen ein.
Wird die Netzversorgung abgeschaltet, erhält das schwebende
Gate 5 den Zustand aufrecht, in welchem es sich nach dem
Schreibvorgang befand. Beim Löschen gibt das schwebende Gate 5
die von ihm eingefangenen Elektronen frei. Der Tunneloxidfilm
genannte isolierende Film 6 wird zwischen dem schwebenden
Gate und dem Substrat eingefügt. Der Name des Films 6 wird von
der Tatsache abgeleitet, daß die Elektronen im Inneren des
schwebenden Gates 5 durch Tunneln in Drain 2 oder Source 3
freigegeben werden. Der isolierende Film 7 wird zwischen dem
Gate und dem schwebenden Gate eingefügt und normalerweise
durch einen 20 nm (200 Å) dicken Oxidfilm gebildet.
Es werden nun die Beziehungen zwischen der Gatespannung und
dem Drainstrom im Speichertransistor erläutert. Wie in Fig. 17
dargestellt ist, wird angenommen, daß der Drain 2, der Source
3 und dem Steuergate 4 jeweils die Spannungen VD, VS und VG
zugeführt werden und daß zwischen der Drain 2 und der Source 3
ein Strom ID fließt. Fig. 18 stellt eine Ansicht dar, die die
VG-ID Kennlinie des Speichertransistors zeigt.
Am Speichertransistor werden beim Schreibvorgang eine positive
hohe Spannung an die Drain 2 und das Steuergate 4 angelegt.
Der Source 3 wird ein Erdpotential zugeführt. An diesem Punkt
wird ein Kanal zwischen der Drain 2 und der Source 3 gebildet.
Während es der Kanal ermöglicht, daß durch ihn ein Strom
fließt, werden in einer Verarmungsschicht der Drain 2 heiße
Elektronen erzeugt. Ein durch die dem Steuergate 4 zuge
führte positive Spannung erzeugtes elektrisches Feld bewirkt,
daß das schwebende Gate 5 die heißen Elektronen anzieht und
einfängt. Die im schwebenden Gate 5 eingefangenen Elektronen
verursachen die Aufwärtsverschiebung des Schwellenwertes Vth
des Speichertransistors nach dem Schreibvorgang zu VthP, wie
dies in Fig. 18 gezeigt ist.
Beim Löschvorgang im Speichertransistor wird die Source 3 mit
einer hohen positiven Spannung versorgt. Zu diesem Zeitpunkt
ist das Steuergate 4 an das Erdpotential angeschlossen, die
Drain 2 kann frei schweben. Dies bewirkt, daß sich durch ein
elektrisches Feld zwischen der Source 3 und dem schwebenden
Gate 5 ein Tunnelvorgang ausbildet und dadurch die vom schwe
benden Gate 5 eingefangenen Elektronen in die Source 3 freige
geben werden. Nach dem Löschvorgang verschiebt sich der
Schwellenwert Vth des Speichertransistors abwärts und wird zu
VthE in Fig. 18. Der Flashspeicher gestattet auf diese Weise,
daß Daten gemäß der Zustandsänderung des Schwellenwertes Vth
des Speichertransistors hineingeschrieben und hieraus gelöscht
werden.
Der herkömmliche Flashspeicher, der die oben beschriebene Art
Speichertransistoren aufweist, wird ausführlicher beschrieben.
Fig. 19 stellt ein Blockdiagramm dar, welches eine typische
Struktur eines herkömmlichen Flashspeichers zeigt. Ein entsprechender
Flash-Speicher ist z. B. in Patents Abstracts of Japan, P-1789,
18. August 1994, Vol. 18/No. 445 zur JPG-139 785 (A) gezeigt.
Es wird auf Fig. 19 Bezug genommen. Der Flashspeicher weist
einen Zeilenadressenzwischenspeicher bzw. Zeilenadressenpuffer
RAB, einen Zeilendekodierer RD, einen Spaltenadressenzwischen
speicher CAB, einen Spaltendekodierer CD, Speicherzellenfeldblöcke
MB0-MB7, Löschschaltungen EE0a-EE7a, EE0b-EE7b, Spaltengates
CG0a-CG7a, CG0b-CG7b, Leseverstärker SA0a-SA7a, SA0b-SA7b,
Nächster-Puls Steuerschaltungen NC0a-NC7a, NC0b-NC7b, Aus
gangsumschaltschaltungen OS0-OS7 und
Ein/Ausgabezwischenspeicher IOB0-IOB7 auf.
Die Speicherzellenfeldblöcke MB0-MB7 mit, in einem Feld von 1
Mbit angeordneten, 1K × 1K (1K = 1024) Speicherzellen weisen
1K Wortleitungen und 1K Bitleitungen auf. Die Speicherzellen
feldblöcke MB0-MB7 entsprechen jeweils den Ein/Ausgabedaten
D0-D7. Jeder der Speicherzellenfeldblöcke MB0-MB7 ist weiterhin
in z. B. zwei Blöcke unterteilt. Der Speicherzellenblock MB0
ist zur Anschauung in die Blöcke B0a und B0b unterteilt. Den
Blöcken B0a-B7a, B0b-B7b jeweils entsprechend, sind die Lösch
schaltungen EE0a-EE7a, EE0b-EE7b, die Spaltengates CG0a-CG7b,
die Leseverstärker SA0a-SA7a, SA0b-SA7b und die Nächster-Puls
Steuerschaltungen NC0a-NC7a, NC0b-NC7b vorgesehen. Desweiteren
sind die Ein/Ausgabezwischenspeicher IOB0-IOB7 und die Aus
gangsumschaltschaltungen OS0-OS7 zur jeweiligen Verbindung mit
den Ein/Ausgabedaten D0-D7 vorgesehen.
Es existieren 17 Adreßsignalleitungen. Die Adressensignale
werden über die Leitungen A0-A9 und über den Zeilenadressen
zwischenspeicher RAB in den Zeilendkodierer RD eingegeben. Die
Ausgabe des Zeilendekodierers RD verursacht die Auswahl einer
einzelnen aus einer Mehrzahl von Wortleitungen WL. Die ver
bleibenden sieben Adressensignale A10-A16 werden über den
Spaltenadressenzwischenspeicher CAB in den Spaltendekodierer
CD eingegeben. Die Ausgabe des Spaltendekodierers CD bewirkt
die Leitfähigkeit eines einzelnen der mehrfachen Spaltengates
CG0a-CG7a, CG0b-CG7b gemäß der Ein/Ausgabedaten D0-D7. Die dem
leitenden Spaltengate entsprechende Bitleitung ist dann ausge
wählt.
Beim Schreibvorgang werden die Acht-Bit Eingabedaten D0-D7
über die Ein/Ausgabezwischenspeicher IOB0-IOB7 in die Lesever
stärker SA0a-SA7a, SA0b-SA7b eingegeben, die Leseverstärker
wirken dabei als Schreibschaltungen. Die Daten werden in die
gemäß der Eingabedaten gewählten Speicherzellen geschrieben.
Das heißt, die gewünschten Daten werden in die gewünschten
Speicherzellen dadurch geschrieben, daß eine hohe Spannung an
die Bitleitungen der in Frage kommenden Speicherzellen ange
legt wird, sowie durch das Zuführen einer niedrigen Spannung,
wie z. B. das Erdpotential, an die nicht gewünschten Speicher
zellen. An diesem Punkt wird der ausgewählten Wortleitung eine
hohe Spannung zugeführt und die nicht-gewählten Wortleitungen
werden an das Erdpotential angeschlossen. Als Ergebnis wird
"1" vor dem Schreibvorgang (d. h. nach dem Löschen) und "0"
nach dem Schreibvorgang gespeichert.
Für einen Lesevorgang wird, wie für den Fall des Schreibvor
gangs, eine einzelne Wortleitung, sowie eine einzelne Bitlei
tung für jede der Daten D0-D7 ausgewählt. Die gewählte Wort
leitung entwickelt eine Leseversorgungsspannung VCC
(üblicherweise 5 V) , die den zugehörigen Leseverstärker SA0a-SA7a,
SA0b-SA7b in Betrieb setzt. Wie mit Bezug auf Fig. 18
erläutert wurde, wird, wenn an der Wortleitung die Spannung VCC
(d. h. VG = VCC) anliegt, der Schwellenwert Vth der Speicher
zelle im gelöschten Zustand niedriger als die Versorgungsspan
nung (d. h. VthE < VCC). Dies ermöglicht das Fließen des
Drainstroms ID. Der Schwellenwert Vth der Speicherzelle im
Schreibzustand wird höher als die Versorgungsspannung (d. h.
VthP < VCC). Dies verhindert das Fließen des Drainstroms ID.
Die Leseverstärker SA0a-SA7a, SA0b-SA7b überprüfen jeweils ob
der Drainstrom ID fließt. Das Ergebnis dieser Überprüfung
wird über die Ausgangsumschaltschaltungen OS0-OS7 an die
Ein/Ausgabezwischenspeicher IOB0-IOB7 ausgegeben, wodurch die
Ausgabedaten D0-D7 ausgegeben werden.
Für einen Löschvorgang wird der Source jeder in Frage kommen
der Speicherzelle über die Löschschaltungen EE0a-EE7a,
EE0b-EE7b eine hohe Spannung zugeführt. Eine Mehrzahl von Lösch
schaltungen (in diesem Beispiel 2) sind für jede der
Ein/Ausgabedaten eingerichtet. Die Spaltengates und die Lese-
Verstärker sind in der selben Weise vorgesehen. Jeder Lesever
stärker ist an eine Nächster-Puls Steuerschaltung angeschlos
sen. Die Ausgangssignale N0a-N7a, N0b-N7b der Nächster-Puls
Steuerschaltungen werden an die zugehörigen Löschschaltungen
zurückgeführt. Die Ausgaben S0a-S7a, S0b-S7b der Leseverstär
ker werden in die entsprechenden Ausgangsumschaltschaltungen
eingegeben. Daraufhin werden die Ausgaben der Ausgangsum
schaltschaltungen in die Ein/Ausgabezwischenspeicher eingege
ben. Wenn eine Löschanweisung ausgeführt wird, wird zuerst ein
Löschvorgang durchgeführt. Dem ersten Löschvorgang folgt die
Auswahl eines Löschbestätigungsmodus, in welchem überprüft wird,
ob die fraglichen Daten tatsächlich gelöscht wurden. An diesem
Punkt werden alle für die jeweiligen Daten vorgesehenen Lese
verstärker SAia, SAib (i = 0-7) aktiviert und die Spaltengates
CGia, CGib ausgewählt. Dies bewirkt, daß die Daten aus den
verwendbaren Speicherzellen gelesen werden. Das heißt, für
jede gewählte Wortleitung werden die Spaltengates der betref
fenden Löschschaltungen ausgewählt. In diesem Beispiel werden
zwei Spaltengates für eine gewählte Wortleitung ausgewählt.
Die Daten in den betreffenden Speicherzellen werden mit Hilfe
der entsprechenden Leseverstärker gelesen und in die dazugehö
rigen Nächster-Puls Steuerschaltungen eingegeben.
Die Nächster-Puls Steuerschaltungen werden nun ausführlicher
beschrieben. Fig. 20 stellt ein Schaltbild dar, welches eine
typische Anordnung der Nächster-Puls Steuerschaltung aus Fig.
19 zeigt. Mit Bezugnahme auf Fig. 20 schließt jede Nächster-
Puls Steuerschaltung NOR-Schaltungen G101 und G102 ein.
Der Ausgangsanschluß der NOR Schaltung G101 ist mit einem der
beiden Eingangsanschlüsse der NOR Schaltung G102 verbunden. Der
Ausgangsanschluß der NOR Schaltung G102 ist mit einem der bei
den Eingangsanschlüsse der NOR Schaltung G101 verbunden. Der
andere Eingangsanschluß der NOR Schaltung G101 wird mit einem
Leseverstärker-Ausgangssignal Si versorgt. Dem anderen Ein
gangsanschluß der NOR Schaltung G102 wird ein Löschbestäti
gungstartsignal EBSS zugeführt. In dieser Anordnung bilden die
NOR Schaltungen G101 und G102 eine Flip-Flop Schaltung. Das
Löschbestätigungsstartsignal EBSS stellt einen einmaligen Puls
mit hohem Pegel dar, welcher am Beginn eines Löschbestäti
gungsvorgangs ausgegeben wird. Das Leseverstärkerausgangssi
gnal wird auf High gesteuert, wenn der Dateninhalt des die
Speicherzelle bildenden Transistors "1" ist, und auf Low ge
steuert, wenn der Dateninhalt "0" ist.
Wenn ein Löschbestätigungsvorgang gestartet ist, wird das
Löschbestätigungsstartsignal EBSS mit hohem Pegel eingegeben,
während der Ausgang Ni der Flip-Flop Schaltung auf dem niedri
gen Pegel gehalten wird. In diesem Zustand wird die NOR Schal
tung G101 mit dem Leseverstärkerausgangssignal Si beauf
schlagt, welches vom Leseverstärker in Übereinstimmung mit dem
Dateninhalt der Speicherzelle ausgegeben wird. Wenn, zum Bei
spiel, der Dateninhalt der Speicherzelle "0" ist (d. h. noch zu
löschen), bleibt der Ausgang Ni unverändert (d. h. ein Anzei
chen dafür, daß der Dateninhalt nicht gelöscht wurde). In die
sem Fall wird die Löschschaltung beim nächsten Löschvorgang
zur Löschung des Dateninhalts der Speicherzelle aktiviert.
Wenn der Dateninhalt der Speicherzelle "1" ist (d. h. die
Löschung wird als abgeschlossen beurteilt), wird der Ausgang
Ni auf High gesteuert. In diesem Fall wird die Löschschaltung
beim nächsten Löschvorgang zur Unterdrückung der Löschung in
aktiviert. Das heißt, die Löschschaltung wird in Abhängigkeit
von der Ausgabe Ni der Nächster-Puls Steuerschaltung aktiviert
bzw. inaktiviert.
Die Ausgangsumschaltschaltungen werden nun ausführlicher be
schrieben. Fig. 21 zeigt ein Schaltbild einer typischen Anord
nung der Ausgangsumschaltschaltungen aus Fig. 19. Jede Aus
gangsumschaltschaltung weist, unter Bezugnahme auf Fig. 21,
eine NAND Schaltung G103, einen Inverter G104, PMOS Transisto
ren Q101 und Q102 und NMOS Transistoren Q103 und Q104 auf.
Eine aus den Transistoren Q101 und Q103 zusammengesetzte
Durchlaßschaltung wird mit einem Leseverstärker-Ausgabesignal
Sib (z. B. Ausgabesignal S0b des Leseverstärkers SA0b) und
einem Leseverstärker-Ausgabesignal Sia (z. B. Ausgabesignal S0a
des Leseverstärkers SA0a) beaufschlagt. Das Gate des Transi
stors Q101 wird mit einem Steuersignal EV beaufschlagt und das
Gate des Transistors Q103 mit einem Steuersignal /EV. Das
Steuersignal EV wird während eines Löschbestätigungsvorgangs
auf High und ansonsten auf Low gesteuert. Das Steuersignal /EV
stellt das invertierte Signal des Steuersignals EV dar. (Ein
Schrägstrich "/" bezeichnet im Weiteren ein invertiertes Si
gnal.) Die Leseverstärker-Ausgabesignale Sib und Sia werden in
die NAND Schaltung G103 eingegeben. Der Inverter G104 ist sei
nerseits mit einer aus den Transistoren Q102 und Q104 gebil
deten Durchlaßschaltung verbunden. Das Gate des Transistors
Q102 wird mit dem Steuersignal /EV und das Gate des Transi
stors Q104 mit dem Steuersignal EV beaufschlagt. Ein Ausgangs
signal Oi wird von den beiden Durchlaßschaltungen ausgegeben,
von denen eine aus den Transistoren Q101 und Q103 zusammenge
setzt ist und von denen die andere von den Transistoren Q102
und Q104 gebildet wird.
Die Ausgangsumschaltschaltung der obigen Anordnung funktio
niert folgendermaßen: Eine Mehrzahl (in diesem Beispiel 2)
Leseverstärker sind für jede der Ein/Ausgabedaten D0-D7 vorge
sehen. Die Ausgabesignale dieser Leseverstärker werden in die
entsprechenden Nächster-Puls Steuerschaltungen sowie in die
einzige anwendbare Ausgangsumschaltschaltung eingegeben. Wäh
rend eines Löschbestätigungsvorgangs wird das Steuersignal EV
auf High und das Steuersignal /EV auf Low gesteuert. Dies
schaltet die aus den Transistoren Q102 und Q104 gebildete
Durchlaßschaltung ein und ermöglicht so, daß das Signal der
NAND Schaltung G103 den Ausgabezwischenspeicher über den In
verter G104 erreicht. Das heißt, nur wenn sich die Ausgänge
der mehrfachen Leseverstärker alle auf High befinden, befindet
sich das Ausgangssignal Oi ebenfalls auf High und zeigt die
Vollendung der Datenlöschung an. Weist wenigstens ein Lesever
stärker einen Ausgang mit niedrigem Pegel auf (und zeigt somit
die Beurteilung "ungelöscht" an), dann befindet sich das Aus
gangssignal Oi auf Low. In diesem Fall bleibt das gesamte Chip
ungelöscht und muß beim nächsten Mal gelöscht werden. In den
Nächster-Puls Schaltungen werden die Ausgaben der Leseverstär
ker individuell beurteilt. Die mit jeder als gelöscht beur
teilten Speicherzelle verbundene Löschschaltung bleibt inak
tiv, so daß kein unnötiger Löschvorgang durchgeführt wird.
Der Flashspeicher wird durch eine von zwei Methoden gelöscht:
eine extern gesteuerte Löschmethode, wobei die oben umrissenen
Löschprozeduren extern gesteuert durchgeführt werden, und eine
automatische Chiplöschmethode, bei der alle löschungsbezogenen
Vorgänge im Inneren des Chip gesteuert werden. In der automa
tischen Chiplöschmethode wird der von der Löschbestätigung
gefolgte Löschprozeß innerhalb des Chips wiederholt ausge
führt, bis alle Adressen als gelöscht bestätigt worden sind.
Der herkömmliche Flashspeicher, wenn er so wie oben beschrie
ben zusammengesetzt ist, überprüft während des Löschbestäti
gungsvorgangs die Löschung einer jeden seiner Löschschaltun
gen. Selbst eine einzelne, als ungelöscht beurteilte Lösch
schaltung bewirkt, daß der laufende Löschbestätigungsvorgang
angehalten und ein Löschvorgang wieder aufgenommen wird. Die
einzelnen Adressen werden gelöscht und anschließend als ge
löscht bestätigt. Dies bedeutet, daß selbst wenn eine, mit
einem anderen Löschkreis verbundene Speicherzelle tatsächlich
noch gelöscht werden muß sobald eine vorgegebenen Adresse er
reicht wird, diese Speicherzelle als gelöscht beurteilt wird
und an dieser Stelle unentdeckt bleibt. Nur wenn die anwend
bare Adresse erreicht ist, wird die betreffende Speicherzelle
als ungelöscht beurteilt und ihr ein Löschpuls gegeben. Da un
gelöschte Speicherzellen an verschiedenen Adressen nur unter
Verwendung der anwendbaren Löschschaltungen gelöscht werden,
führt dies zu einer Verlängerung der gesamten Löschzeit.
Es ist daher Aufgabe der vorliegenden Erfindung, einen nicht
flüchtigen Halbleiterspeicher mit der Fähigkeit zur Reduktion
von Löschzeiten anzugeben.
Diese Aufgabe wird gelöst durch einen nicht-flüchtigen
Halbleiterspeicher nach Anspruch 1 oder 13 oder 16.
Ausgestaltungen der Erfindung sind in den Unteransprüchen
angegeben.
Bei der Struktur nach Anspruch 1 wird das Löschbestätigungsfreigabesignal
dann ausgegeben, wenn die Anzahl der gezählten Löschpulse den
oberen Grenzwert für eine erste Löschung erreicht. Als Antwort
auf das so erzeugte Löschbestätigungsfreigabesignal, führen
die mehrfachen Löschbestätigungsschaltungen an den, in den je
weiligen Blöcken gespeicherten Daten Löschbestätigungsvorgänge
aus. Das heißt, bis die Anzahl der gezählten Löschpulse den
oberen Grenzwert für die erste Löschung erreicht hat, werden
ausschließlich Löschvorgänge von den Löschschaltungen durchge
führt und kein Löschbestätigungsvorgang ausgeführt. Da die zur
Ausführung der Löschbestätigungsvorgänge erforderliche Zeit
beseitigt wurde, ist die Löschzeit reduziert.
Bei der Anordnung nach Anspruch 2 wird der obere Grenzwert der ersten
Löschung in Abhängigkeit von dem Pegel der extern zugeführten
hohen Spannung variiert. Dies ermöglicht die Optimierung der
Anzahl der auszuführenden Löschvorgänge entsprechend dem Pegel
der hohen Spannung. Da unnötige Löschpulse nicht erzeugt wer
den, ist die Löschzeit reduziert.
Bei der Anordnung nach Anspruch 13 wird das Löschpulssteuersignal nur dann
ausgegeben, wenn alle Daten in den mehrfachen Blöcken als un
gelöscht beurteilt werden, und die Löschpulse werden als Reak
tion auf das so erzeugtes Löschpulssteuersignal ausgegeben. Das
heißt, Löschbestätigungsvorgänge können fortgesetzt werden,
bis alle Daten aller mehrfachen Blöcke als nicht gelöscht be
urteilt werden. Da unnötige Löschpulse nicht erzeugt werden,
ist die Löschzeit reduziert.
Bei der Struktur nach Anspruch 16 wird das Löschpulssteuersignal ausschließ
lich im Zusammenhang mit der Beurteilung der Löschbestäti
gungsschaltung ausgegeben, die dem am schnellsten löschbaren
Block zugeordnet ist, bis alle Daten im, am schnellsten lösch
baren Block gelöscht sind. Die Beurteilungen aller verbleiben
der Löschbestätigungsschaltungen werden nicht berücksichtigt.
Die Löschpulse werden in Reaktion auf die so erzeugten Lösch
pulssteuersignale ausgegeben. Dies bedeutet, daß der Löschvor
gang nur entsprechend des Ergebnisses des am schnellsten
löschbaren Block durchgeführten Löschbestätigungsvorgangs aus
geführt wird. Da keine unnötigen Löschpulse erzeugt werden,
ist die Löschzeit reduziert.
Weitere Merkmale und Zweckmäßigkeiten von Ausführungsformen der Erfindung ergeben
sich aus der folgenden Beschreibung von Ausführungsbeispielen
anhand der Figuren. Von den Figuren zeigen:
Fig. 1 ein Blockdiagramm, welches die Anordnung eines
Flashspeichers entsprechend einer ersten Ausfüh
rungsform der Erfindung darstellt;
Fig. 2 ein Schaltbild, welches die Anordnung der in Fig.
1 gezeigten Löschpulserzeugerschaltung dar
stellt;
Fig. 3(a),
3(b), 3(c)
und 3(d) Zeitablaufdiagramme zur Erklärung der Funktions
weise der Löschpulserzeugerschaltung aus Fig. 2;
Fig. 4 ein Blockdiagramm, welches die Anordnung eines
ersten Beispiels des in Fig. 1 gezeigten Lösch
pulszählers zeigt;
Fig. 5 ein Schaltbild, welches die Anordnung einer der
in Fig. 4 gezeigten Zählerkomponenten zeigt;
Fig. 6(a),
6(b), 6(c),
6(d) und
6(e) Zeitablaufdiagramme zur Erklärung der Funktionsweise
des Zählers aus Fig. 5;
Fig. 7 ein Schaltbild, welches die Anordnung der in
Fig. 1 gezeigten Löschbestätigungssignalerzeu
gerschaltung veranschaulicht;
Fig. 8(a),
8(b), 8(c)
und 8 (d) Zeitablaufdiagramme zur Erklärung der Funktionsweise
der Löschbestätigungssignalerzeugerschaltung
aus Fig. 7;
Fig. 9 ein Schaltbild zur Darstellung der Anordnung der
in Fig. 1 gezeigten Löschpulssteuerschaltung;
Fig. 10(a),
10(b), 10(c)
und 10(d) Zeitablaufdiagramme zur Erklärung der Funktionsweise
der Löschpulssteuerschaltung aus Fig. 9;
Fig. 11(a) und
11(b) Ansichten zur Erklärung, wie sich die Löschzei
ten im Flashspeicher der Fig. 1 verkürzen;
Fig. 12 Blockdiagramm, welches die Anordnung eines zwei
ten Beispiels eines in Fig. 1 gezeigten Lösch
pulszählers zeigt;
Fig. 13 ein Blockdiagramm, welches die Anordnung eines
Flashspeichers entsprechend einer zweiten Aus
führungsform der Erfindung skizziert;
Fig. 14 ein Schaltbild, in welchem die Anordnung der in
Fig. 13 gezeigten Löschpulserzeugerschaltung
dargestellt ist;
Fig. 15 ein Blockdiagramm, in welchem die Anordnung
eines Flashspeichers entsprechend einer dritten
Ausführungsform der Erfindung angegeben ist;
Fig. 16 ein Blockdiagramm, in welchem die Struktur eines
in Fig. 15 gezeigten Leseverstärkers umrissen
wird;
Fig. 17 eine schematische Ansicht, die eine im herkömm
lichen Flashspeicher typische Speichertransi
storstruktur veranschaulicht;
Fig. 18 eine Ansicht, die die VG-ID Kennlinie des Spei
chertransistors zeigt,
Fig. 19 ein Blockdiagramm, welches eine typische Anord
nung eines herkömmlichen Flashspeichers zeigt;
Fig. 20 ein Schaltbild, welches einen typischen Aufbau
der in Fig. 20 gezeigten Nächster-Puls Steuer
schaltung zeigt; und
Fig. 21 ein Schaltbild, welches eine typische Anordnung
der in Fig. 19 gezeigten Ausgangsumschaltschal
tung zeigt.
Es wird auf Fig. 1 Bezug genommen. Der Flashspeicher weist
einen Zeilenadressenzwischenspeicher RAB, einen Zeilendekodie
rer RD, einen Spaltenadressenzwischenspeicher CAB, einen Spal
tendekodierer CD, Löschschaltungen EC0a-EC7a, EC0b-EC7b;
Speicherzellenfeldblöcke MB0-MB7 , Spaltengates CG0a-CG7a,
CG0b-CG7b; Leseverstärker SA0a-SA7a, SA0b-SA7b; eine Steuer
schaltung CC, eine Löschpulserzeugerschaltung EPG, einen in
ternen Zeitgeber TM, einen Löschpulszähler EPC, eine Löschbe
stätigungssignalerzeugerschaltung EBG, eine Löschpulssteuer
schaltung EPCC, Ausgangsumschaltschaltungen OS0-OS7, und
Ein/Ausgabezwischenspeicher IOB0-IOB7 auf.
Die Speicherzellenfeldblöcke MB0-MB7 sind so eingerichtet, daß
sie jeweils den Ein/Ausgabedaten D0-D7 entsprechen. Die
Speicherzellenfeldblöcke MB0-MB7 sind jeder in zwei weitere
Blöcke B0a-B7a, B0b-B7b unterteilt. Den Blöcken B0a-B7a,
B0b-B7b entsprechend sind jeweils die Löschschaltungen EC0a-EC7a,
EC0b-EC7b; die Spaltengates CG0a-CG7a, CG0b-CG7b; und die Le
severstärker SA0a-SA7a, SA0b-SA7b vorgesehen. Zusätzlich sind
die Ausgangsumschaltschaltungen OS0-OS7 und die
Ein/Ausgabezwischenspeicher IOB0-IOB7, jeweils den
Ein/Ausgabedaten D0-D7 entsprechend, vorgesehen. Obwohl in der
ersten Ausführungsform jeder der Speicherzellenfeldblöcke in
zwei Blöcke unterteilt ist, stellt dies keine Einschränkung
der Erfindung dar. Zur Ausführung der Erfindung kann jeder
Speicherzellenfeldblöcke in jede beliebige Anzahl von Blöcken
unterteilt werden, so lange jeder der geteilten Blöcke mit
einer Löschschaltung, einem Spaltengate und einem Leseverstär
ker versehen ist.
Die Zeilenadressenzwischenspeicher RAB, Zeilendekodierer RD,
Spaltenadressenzwischenspeicher CAB, Speicherzellenfeldblöcke
MB0-MB7, Spaltengates CG0a-CG7a, CG0b-CG7b; Leseverstärker
SA0a-SA7a, SA0b-SA7b; Ausgangsumschaltschaltungen OS0-OS7 und
Ein/Ausgabezwischenspeicher IOB0-IOB7 der Fig. 1 sind struktu
rell und funktionell mit ihren Gegenstücken im herkömmlichen,
in Fig. 19 gezeigten Flashspeicher identisch. Auf die Be
schreibung dieser Teilkomponenten wird im Weitern, soweit sie
überflüssig ist, verzichtet.
Die Steuerschaltung CC wird von Außen mit einem Auto
chiplöschsignal OCE beaufschlagt, welches die automatische
Chiplöschung vorsieht. Als Reaktion auf das erhaltene Auto
chiplöschsignal OCE, versorgt die Steuerschaltung CC die
Löschpulserzeugerschaltung EPG mit einem Löschstartsignal CS,
welches den Start des Löschvorgangs vorsieht. Die Löschpulser
zeugerschaltung EPG wird mit einem Taktsignal CK vorbestimmter
Frequenz vom internen Zeitgeber TM beaufschlagt. Nach Erhalt
des Löschstartsignals CS und des Taktsignals CK sendet die
Löschpulserzeugerschaltung EPG Löschpulse EP an die Löschpuls
steuerschaltung EPCC, den Löschpulszähler EPC, an die Löschbe
stätigungssignalerzeugerschaltung EBG und an die jeweiligen
Löschschaltungen EC0a-EC7a, EC0b-EC7b. Der Löschpulszähler EPC
zählt die erhaltenen Löschpulse EP und überträgt, wenn die An
zahl der gezählten Löschpulse EP eine vorbestimmte Anzahl
(z. B. oberen Grenzwert für eine erste Löschung) überschreitet,
ein Löschbestätigungsfreigabesignal BE bzw. dessen invertier
tes Signal /BE an die Löschpulssteuerschaltung EPCC bzw. an
die Löschbestätigungssignalerzeugerschaltung EBG. Als Antwort
auf den Löschpuls EP und das Löschbestätigungsfreigabesignal
BE gibt die Löschsignalsteuerschaltung EPCC ein Löschpulssteu
ersignal ECS an die Löschpulserzeugerschaltung EPG aus.
Gleichzeitig gibt die Löschpulssteuerschaltung EPCC das inver
tierte Signal /ECS des Löschpulssteuersignals ECS an die
Löschbestätigungssignalerzeugerschaltung EBG aus. Als Antwort
auf den Löschpuls EP, das invertierte Löschbestätigungsfreiga
besignal /BE und das invertierte Löschpulssteuersignal /ECS
sendet die Löschbestätigungssignalerzeugerschaltung EBG ein
Löschbestätigungssignal EBS an die Leseverstärker SA0a-SA7a,
SA0b-SA7b.
Die Löschschaltungen EC0a-EC7a, EC0b-EC7b erhalten die Lese
verstärker-Ausgabesignale S0a-S7a, S0b-S7b jeweils von den
entsprechenden Leseverstärkern SA0a-SA7a, SA0b-SA7b. Als Ant
wort auf die Löschpulse EP und die Leseverstärker- Ausgabesi
gnale Si (i = 1a-7a, 1b-7b) löschen die Löschschaltungen
EC0a-EC7a, EC0b-EC7b die Daten in den entsprechenden Blöcken Bi.
Es folgt eine Beschreibung der Funktionsweise des Flashspei
chers mit obigem Aufbau während der Lösch- und Bestätigungs
vorgänge. Da die Lösch- und Bestätigungsvorgänge aufeinander
folgend an jedem der Speicherzellenfeldblöcke MB0-MB7 ausge
führt werden, werden die Vorgänge einzig an Block MB0 als re
präsentatives Beispiel erläutert. Die anderen Speicherzellen
blöcken MB1-MB7 unterliegen denselben Vorgängen.
Beim Erhalt eines Autochiplöschsignals OCE von außen und nach
der Vollendung des dem augenblicklichen Löschvorgang voraus
gehenden Schreibvorgangs aktiviert die Steuerschaltung CC das
Löschstartsignal CS. Das aktivierte Löschstartsignal wird in
die Löschpulserzeugerschaltung EPG eingegeben. Das Löschstart
signal CS vorausgesetzt, gibt die Löschpulserzeugerschaltung
einen ersten Löschpuls EP an die Löschbestätigungssignalerzeu
gerschaltung EBG, an die Löschpulssteuerschaltung EPCC, den
Löschpulszähler EPC und an zwei Löschschaltungen EC0a und EC0b
aus. Die Löschschaltungen EC0a und EC0b versorgen die Sources
der Speichertransistoren in den Blöcken B0a und B0b zur
Löschung mit den erhaltenen Löschpulsen EP. An dieser Stelle
zählt der Löschpulszähler EPC die erhaltenen Löschpulse EP als
Erzeugung eines einzelnen Pulses.
Nach dem ersten Löschvorgang müßte der herkömmliche Flashspei
cher das Löschbestätigungssignal für den Löschbestätigungsvor
gang an die Leseverstärker SA0a und SA0b geben. Im Gegensatz
dazu erhält, in der ersten Ausführungsform der Erfindung, die
Löschbestätigungserzeugerschaltung EBG vom Löschpulszähler EPC
das invertierte Löschbestätigungsfreigabesignal /BE. Das in
vertierte Löschbestätigungsfreigabesignal /BE gibt einen
Löschbestätigungsvorgang solange nicht frei, bis die Anzahl
der erhaltenen Löschpulse EP eine vorbestimmte Zahl erreicht
hat, und die Löschbestätigungssignalerzeugerschaltung EBG
bleibt inaktiv. Die Löschpulssteuerschaltung EPCC erhält das
Löschbestätigungsfreigabesignal BE vom Löschpulszähler EPC.
Hier ermöglicht das Löschbestätigungsfreigabesignal BE den
Löschbestätigungsvorgang ebenfalls nicht bevor die Anzahl der
erhaltenen Löschpulse eine vorbestimmte Anzahl erreicht hat.
An dieser Stelle gibt die Löschpulssteuerschaltung EPCC das
Löschpulssteuersignal ECS aus und weist so die Löschpulserzeu
gerschaltung EPG an, einen nächsten Löschpuls zu erzeugen.
Wie beschrieben wird der Löschvorgang einer vorbestimmten An
zahl entsprechend mehrfach ausgeführt, ohne daß ein Löschbe
stätigungsvorgang ausgeführt wird. Überschreitet die Anzahl
der von der Löschbestätigungssignalerzeugerschaltung EPG aus
gegebenen Löschpulse EP eine vorbestimmte Anzahl, so geben die
vom Löschpulszähler ausgegebenen Löschbestätigungsfreigabesi
gnale BE,/BE einen Löschbestätigungsvorgang frei. Dies akti
viert die Löschbestätigungssignalerzeugerschaltung EBG, die
das Löschbestätigungssignal an die Leseverstärker SA0a und
SA0b ausgibt. Im Gegenzug aktiviert das Löschbestätigungssi
gnal EBS die Leseverstärker SA0a und SA0b, die den Löschbestä
tigungsvorgang ausführen. Insbesondere bestätigen die Lesever
stärker SA0a und SA0b die Daten in den Blöcken B0a und B0b
über die Spaltengates CG0a und CG0b. Die Ergebnisse der Bestä
tigung werden als Leseverstärker Ausgabesignale S0a und S0b an
die Löschschaltungen EC0a und EC0b und an die Löschpulssteuer
schaltung EPCC ausgegeben. Falls die Bestätigung aufdeckt, daß
wenigstens ein Bit ungelöscht bleibt, gibt die Löschpuls
steuerschaltung EPCC das Löschpulssteuersignal ECS an die
Löschpulserzeugerschaltung EPG aus. Als Antwort auf das erhal
tene Löschpulssteuersignal ECS gibt die Löschpulserzeugerschaltung
EPG einen Löschpuls EP an die Löschschaltungen EC0a
und EC0b aus. Zeigt das Leseverstärker-Ausgabesignal S0a an,
daß die Löschung noch abgeschlossen werden muß, so gibt die
Löschschaltung EC0a den erhaltenen Löschpuls EP zur Löschung
an den Block B0a weiter. Zeigt das Leseverstärker-Ausgabesi
gnal S0a an, daß die Löschung abgeschlossen wurde, gibt die
Löschschaltung EC0a die erhaltenen Löschpulse EP nicht aus und
ein Löschvorgang findet nicht statt. Die Löschschaltung EC0b
funktioniert in der selben Weise wie Löschschaltung EC0a. Wenn
die Ergebnisse der Bestätigung zeigen, daß alle Daten durch
den obigen Prozeß gelöscht wurden, wird der Löschvorgang
beendet.
Die in Fig. 1 gezeigte Löschpulserzeugerschaltung wird nun
ausführlicher beschrieben. Fig. 2 zeigt ein Schaltbild welches
den Aufbau der Löschpulserzeugerschaltung der Fig. 1 zeigt.
Es wird auf Fig. 2 Bezug genommen. Die Löschpulserzeugerschal
tung weist die NAND Schaltungen G1-G3, Inverter G4-G9 und NOR
Schaltungen G10 und G11 auf.
Die NAND Schaltung G1 wird mit einem Taktsignal CK vom inter
nen Zeitgeber TM beaufschlagt. Die NAND Schaltung G1 ist mit
dem Inverter G4 verbunden. Der Inverter G4 ist mit dem Inver
ter G5 und der NOR Schaltung G10 verbunden. Der Inverter G5
ist mit dem Inverter G6 verbunden, welcher seinerseits mit
dem Inverter G7 verbunden ist. Der Inverter G7 ist mit der NOR
Schaltung G10 verbunden, die an den Inverter G8 angeschlossen
ist. Der Inverter G8 ist mit der NAND Schaltung G2 verbunden,
deren Ausgangsanschluß an einen der Eingangsanschlüsse der NAND
Schaltung G3 angeschlossen ist. Der Ausgangsanschluß der NAND
Schaltung G3 ist mit einem Eingangsanschluß der NAND Schaltung
G2 verbunden. Die bedeutet, daß die NAND Schaltungen G2 und G3
eine Halteschaltung bilden. Die NOR-Schaltung G11 wird mit dem
Löschstartsignal CS der Steuerschaltung CC und dem Löschpuls
steuersignal ECS der Löschpulssteuerschaltung EPCC beauf
schlagt. Der Ausgangsanschluß der NOR Schaltung G11 ist mit
dem anderen Eingangsanschluß der NAND Schaltung G3 verbunden.
Der Ausgangsanschluß der NAND Schaltung G2 ist mit dem Inver
ter G9 verbunden. Der Inverter G9 ist seinerseits mit einem
Eingangsanschluß der NAND Schaltung G1 verbunden. Am Ausgangs
anschluß des Inverters G9 werden Löschpulse EP ausgegeben.
Es folgt eine Beschreibung der Funktionsweise der Löschpulser
zeugerschaltung mit obigem Aufbau. Die Fig. 3(a), 3(b), 3(c)
und 3(d) stellen Zeitablaufdiagramme zur Erklärung der Funk
tionsweise der Löschpulserzeugerschaltung aus Fig. 2 dar.
Es wird auf die Fig. 3(a) bis 3(d) Bezug genommen. Das An
steigen des Löschstartsignals CS von Low nach High steuert
einen der Eingangsknoten der aus den NAND Schaltungen G2 und
G3 gebildeten Halteschaltung auf Low (d. h. Ausgabe der NOR
Schaltung G11 auf niedrigem Pegel). Dies steuert den Ausgangs
knoten der Halteschaltung (d. h. Ausgang der NAND Schaltung G2)
auf Low und den Löschpuls EP auf High. An dieser Stelle wech
selt das Taktsignal CK nach Ablauf einer vorbestimmten Zeit
(ca. 10 ms) von High nach Low. Dies steuert den anderen Ein
gangsknoten der Halteschaltung (d. h. den Ausgang des Inverters
G8) auf Low, invertiert hierbei die Ausgabe der Halteschaltung
und steuert den Löschpuls EP auf Low. Der obige Vorgang be
wirkt die Ausgabe eines Löschpulses EP. Gleichermaßen wird,
wenn das Löschpulssteuersignal ECS der Löschpulssteuerschal
tung von Low nach High wechselt (vorausgesetzt, daß die Anzahl
der ausgegebenen Löschpulse EP eine vorbestimmte Anzahl noch
zu erreichen hat) ein Löschpuls EP ausgegeben. Dementsprechend
gibt die Löschpulserzeugerschaltung den ersten, einzelnen
Löschpuls EP in Antwort auf das Löschstartsignal CS aus. Da
nach fährt die Löschpulserzeugerschaltung fort, Löschpulse als
Reaktion auf das Löschpulssteuersignal ECS auszugeben, bis die An
zahl der ausgegebenen Löschpulse EP die vorbestimmte Anzahl
erreicht.
Der in Fig. 1 gezeigte Löschpulszähler wird nun ausführlicher
beschrieben. Fig. 4 stellt ein Blockdiagramm dar, welches den
Aufbau eines ersten Beispiels eines in Fig. 1 enthaltenen
Löschpulszählers zeigt.
Mit Bezugnahme auf Fig. 4 weist der Löschpulszähler Zähler C1-
Cn und einen Inverter G15 auf. Der Zähler C1 wird mit dem
Löschpuls EP sowie mit dem durch den Inverter G15 invertierten
Löschpuls /EP beaufschlagt. Der Zähler C1 teilt den eingegebe
nen Löschpuls EP und sendet sich wechselseitig ergänzende
Signale an den Zähler C2. Der Zähler C2 teilt seinerseits die
eingegebenen, sich ergänzenden Signale und leitet die nochmals
geteilten Signale weiter. Die Zähler C3-Cn funktionieren in
der selben Art und Weise. Zum Schluß werden die Löschbestäti
gungsfreigabesignale BE und /BE als Ergebnis der Teilung der
Löschpulse EP durch einen Faktor 2m ausgegeben.
Der Löschpulszähler der Fig. 4 wird nun ausführlicher be
schrieben. Fig. 5 stellt ein Schaltbild dar, welches den Auf
bau einer der in Fig. 4 gezeigten Zählerkomponenten zeigt. Der
Löschpulszähler der Fig. 4 wird, wie dargestellt, aus N Ein
heiten der in Fig. 5 gezeigten Zähler gebildet. Die N Zähler
komponenten sind in Serie geschaltet.
Unter Bezugnahme auf Fig. 5 weist der Zähler PMOS Transistoren
Q1-Q4, NMOS Transistoren Q5-Q8, Inverter G21 und G22 und NAND
Schaltungen G23 und G24 auf. Ein Eingangssignal IN besteht
entweder aus dem Löschpuls EP oder aus dem Ausgangssignal des
vorhergehenden Zählers. Ein Eingangssignal /IN stellt das in
vertierte Signal des Eingangssignals IN dar. Ein Steuersignal
CEN bestimmt die Aktivierung bzw. Inaktivierung des Zählers.
Insbesondere inaktiviert das Steuersignal CEN den Zähler, wenn
es auf LOW gesteuert wird und aktiviert ihn, wenn es auf High
gesteuert wird.
Das Eingabesignal IN wird an die Gates der NMOS Transistoren
Q5 und Q8 und an die Gates der PMOS Transistoren Q2 und Q3
eingegeben. Das invertierte Eingangssignal /IN wird an die Ga
tes der PMOS Transistoren Q1 und Q4 und an die Gates der NMOS
Transistoren Q6 und Q7 eingegeben. Das Steuersignal CEN wird
in die NAND Schaltungen G23 und G24 eingegeben. Der PMOS Tran
sistoren Q1 und der NMOS Transistor Q5 sind mit dem Inverter
G21, dem PMOS Transistor Q2 und dem NMOS Transistor Q6 verbun
den. Der Inverter G21 ist mit der NAND Schaltung G23, dem PMOS
Transistor Q5 und dem NMOS Transistor Q7 verbunden. Die NAND
Schaltung G23 ist mit dem PMOS Transistor Q2 und dem NMOS
Transistor Q6 verbunden. Der PMOS Transistor Q3 und der NMOS
Transistor Q7 sind mit der NAND Schaltung G24, dem PMOS Tran
sistor Q4 und dem NMOS Transistor Q8 verbunden. Der PMOS
Transistor Q4 und der NMOS Transistor Q8 sind mit dem PMOS Transi
stor Q8 und dem NMOS Transistor Q5 verbunden. Die NAND Schal
tung G24 sendet ein Ausgangssignal OUT und, über den Inverter
G22, das invertierte Signal /OUT des Ausgangssignals OUT aus.
Im Folgenden wird nun die Funktionsweise des Zählers aus Fig.
5 beschrieben. Die Fig. 6(a), 6(b), 6(c), 6(d) und 6(e) stel
len Zeitablaufdiagramme zur Erklärung der Funktionsweise des
Zählers aus Fig. 5 dar.
Unter Bezugnahme auf die Fig. 6(a) bis 6(e) wird der Zähler
aktiviert, wenn das Steuersignal CEN von Low auf High wech
selt. Das heißt, der Zähler gibt die durch die Teilung der
Eingabesignale IN und /IN durch 2 gewonnen Ausgabesignale OUT
und /OUT aus. Dieser Prozeß wird von jeder der Zählerkompo
nenten, die den Löschpulszähler der Fig. 4 bilden, ausgeführt.
Als Ergebnis gibt der Löschpulszähler schließlich die Löschbe
stätigungsfreigabesignale BE und /BE aus, die durch die Tei
lung der Löschpulse EP durch den Faktor 2m gewonnen wurden.
Genauer gesagt wechselt das Löschbestätigungsfreigabesignal
BE, wenn der Löschpuls EP 2n mal ausgegeben wurde, von Low
nach High und das invertierte Löschbestätigungsfreigabesignal
/BE von High nach Low. Dementsprechend ermöglicht das Löschbe
stätigungsfreigabesignal BE einen Löschbestätigungsvorgang
wenn es auf High gesteuert wird, während das invertierte
Löschbestätigungsfreigabesignal /BE einen Löschbestätigungs
vorgang ermöglicht, wenn es auf Low gesteuert wird.
Die in Fig. 1 enthaltene Löschbestätigungssignalerzeugerschal
tung wird nun ausführlicher beschrieben. Fig. 7 zeigt ein
Schaltbild, welches den Aufbau dieser Löschbestätigungssignal
erzeugerschaltung darstellt.
Mit Bezug auf Fig. 7 weist die Löschbestätigungssignalerzeu
gerschaltung Inverter G31-G36, NOR Schaltungen G37 und G38 und
NAND Schaltungen G39 und G40 auf.
Ein Löschpuls EP wird in den Inverter G31 und die NOR Schal
tung G37 eingegeben. Der Inverter G31 ist mit dem Inverter G32
verbunden, welcher seinerseits an den Inverter G33 gekoppelt
ist. Der Inverter G33 ist mit der NOR Schaltung G37 verbunden,
welche an den Inverter G34 gekoppelt ist. Der Inverter G34 ist
mit der NAND Schaltung G39 verbunden. Der Ausgangsanschluß der
NAND Schaltung G39 ist mit einem Eingangsanschluß der NAND
Schaltung G40 verbunden. Der Ausgangsanschluß der NAND Schal
tung G40 ist mit einem Eingangsanschluß der NAND Schaltung G39
verbunden. Der andere Eingangsanschluß der NAND Schaltung G40
wird mit dem invertierten Löschpulssteuersignal /ECS der
Löschpulssteuersignalschaltung EPCC beaufschlagt. In dieser
Anordnung bilden die NAND Schaltungen G39 und G40 eine Hal
teschaltung. Die NOR Schaltung G38 erhält das invertierte
Löschbestätigungsfreigabesignal /BE und das Ausgangssignal der
NAND Schaltung G40. Die NOR Schaltung G38 ist mit dem Inverter
G35 verbunden, welcher seinerseits mit dem Inverter G36 ver
bunden ist.Der Inverter G63 gibt das Löschbestätigungssignal
EBS aus.
Es folgt eine Beschreibung der Funktionsweise der Löschbestä
tigungssignalerzeugerschaltung mit obigem Aufbau. Die Fig.
8(a), 8(b), 8(c) und 8(d) stellen Zeitablaufdiagramme zur Er
klärung der Funktionsweise der Löschbestätigungssignalgenera
torschaltung der Fig. 7 dar.
Es wird auf die Fig. 8(a) bis 8(d) Bezug genommen. Wenn
sich das invertierte Löschbestätigungsfreigabesignal /BE auf
High befindet (d. h. der Löschbestätigungsvorgang ist nicht
freigegeben), bleibt das Löschbestätigungssignal EBS auf Low
und es findet kein Löschbestätigungsvorgang statt. Wenn das
invertierte Löschbestätigungssignal /BE von High nach Low
wechselt und der Löschpuls EP ebenfalls von High nach Low
wechselt, gibt der Inverter G34 einen Puls mit niedrigem Pegel
aus. Der Puls mit niedrigem Pegel wird von der aus den NAND
Schaltungen G39 und G40 zusammengesetzten Halteschaltung ge
halten und das Löschbestätigungssignal EBS wechselt von Low
nach High. Wenn das invertierte Löschpulssteuersignal /ECS von
High nach Low wechselt, um so den nächsten Löschvorgang zu be
stimmen, invertiert die Halteschaltung ihr Ausgangssignal, wo
durch das Löschbestätigungssignal EBS von Low auf den hohen
Pegel gesteuert wird. Als ein Ergebnis wird das Löschbestäti
gungssignal EBS, wenn sich das invertierte Löschbestätigungs
freigabesignal /BE auf Low befindet, als Reaktion auf den
Löschpuls EP und das invertierte Löschpulssteuersignal /ECS
mit hohem Pegel ausgegeben. Dies bewirkt den Ablauf des Lösch
bestätigungsvorgangs.
Die in Fig. 1 gezeigte Löschpulssteuerschaltung wird nun aus
führlicher beschrieben. Fig. 9 zeigt ein Schaltbild, welches
den Aufbau dieser Löschpulssteuerschaltung zeigt.
Unter Bezugnahme auf Fig. 9 weist die Löschpulssteuerschaltung
Inverter G41-G46, G0a-G7b; NOR Schaltungen G47-G49 und eine OR
Schaltung G50 auf.
Ein Löschpuls EP wird in die Inverter G41 und die NOR Schal
tung G47 eingegeben. Der Inverter G41 ist mit dem Inverter G42
verbunden, welcher seinerseits mit dem Inverter G43 verbunden
ist. Der Inverter G43 ist an die NOR Schaltung G47 gekoppelt,
welche mit dem Inverter G44 verbunden ist. Der Inverter G44
ist mit der NOR Schaltung G48 verbunden. Die NOR Schaltung G48
erhält ein Löschbestätigungsfreigabesignal BE. Die NOR Schal
tung G48 ist mit der NOR Schaltung G49 verbunden. Die Inverter
G0a-G7b erhalten von den Leseverstärkern SA0a-SA7a, SA0b-SA7b
die Leserverstärkersignale Si. Die Inverter G0a-G7b sind an
die OR Schaltung G50 angeschlossen. Die OR Schaltung G50 sen
det ein Ergebnisbestätigungssignal BC an die NOR Schaltung
G49. Das Ergebnisbestätigungssignal BC bezeichnet ein Signal,
das mit hohem Pegel ausgegeben wird, wenn wenigstens eines der
Leseverstärker-Ausgabesignale Si anzeigt, daß der Löschvorgang
noch abgeschlossen werden muß (d. h., das Leseverstärker-Ausga
besignal befindet sich auf Low). Das heißt, das Ergebnisbestä
tigungssignal BS wird mit hohem Pegel ausgegeben, wenn nach
der Durchführung des Löschbestätigungsvorgangs, der der Anwen
dung eines Löschpulses folgt, ein weiterer Löschvorgang für
notwendig erachtet wird. Das Signal BS wird mit niedrigem Pe
gel ausgegeben, wenn kein weiterer Löschvorgang benötigt wird.
Die NOR Schaltung G49 ist mit dem Inverter G45 verbunden. Der
Inverter G45 gibt das Löschpulssteuersignal ECS aus und sendet
ebenfalls das invertierte Löschpulssteuersignal /ECS über den
Inverter G46 aus.
Die Funktionsweise der Löschpulssteuerschaltung mit obigem
Aufbau wird nun beschrieben. Die Fig. 10(a), 10(b), 10(c)
und 10(d) stellen Zeitablaufdiagramme zur Erklärung der Funk
tionsweise der Löschpulssteuerschaltung der Fig. 9 dar.
Es wird auf die Fig. 10(a) bis 10(d) Bezug genommen. Befin
det sich das Löschbestätigungsfreigabesignal BE auf Low (d. h.,
der Löschbestätigungsvorgang ist nicht ermöglicht), so verur
sacht das Steuern des Löschpulses EP von seinem hohen Pegel
auf Low die Ausgabe eines Pulses des Löschpulssteuersignals
ECS mit hohem Pegel. Befindet sich das Löschbestätigungsfrei
gabesignal BE auf High (d. h., der Löschbestätigungsvorgang ist
ermöglicht) und zeigt wenigstens eines der Leseverstärker-Aus
gabesignale Si an, daß ein weiterer Löschvorgang benötigt
wird, so wird das Ergebnisbestätigungssignal BC mit hohem Pe
gel ausgegeben. Dies ermöglicht die Ausgabe eines Pulses des
Löschpulssteuersignals ECS mit hohem Pegel. Insbesondere wenn
die Anzahl der vom Löschpulszähler gezählten Löschpulse eine
vorbestimmte Anzahl überstiegen hat und demgemäß das Löschbe
stätigungsfreigabesignal BE einen Löschbestätigungsvorgang er
möglicht, werden die Leseverstärker-Ausgabesignale Si wirksam.
Dort, wo ein weiterer Löschvorgang notwendig ist, wird das in
vertierte Löschpulssteuersignal /ECS ausgegeben, wobei sich
das Löschpulssteuersignal ECS auf High befindet. Dort, wo kein
weiterer Löschvorgang notwendig ist, wird das invertierte
Löschpulssteuersignal /ECS ausgegeben, wobei das Löschpuls
steuersignal ECS auf Low gesteuert ist.
Es folgt eine Beschreibung, wie im Flashspeicher der obigen An
ordnung die Löschzeit reduziert ist. Die Fig. 11(a) und
11(b) zeigen Ansichten zur Erklärung, wie die Reduktion der
Löschzeiten im Flashspeicher der Fig. 1 stattfindet.
Fig. 11(a) zeigt, wie Löschvorgänge im herkömmlichen Flash
speicher typischerweise durchgeführt werden, und Fig. 11(b)
zeigt auf, wie Löschvorgänge im erfindungsgemäßen Flashspei
cher der Fig. 1 durchgeführt werden. Im herkömmlichen Flash
speicher der Fig. 19 findet ein Bestätigungsvorgang BT1 nach
dem ersten Löschvorgang ET1 statt, wie dies in Fig. 11(a) ge
zeigt ist. Danach werden der Lösch- und Bestätigungsvorgang in
gleicher Weise wiederholt. Mit dem Anwachsen der Anzahl der
angewandten Löschpulse wächst gleichzeitig die Anzahl der
Bits, die für die Bestätigung durchlaufen werden müssen. Dies
verlängert die für die Bestätigung erforderliche Zeit.
Für den Flashspeicher aus Fig. 1 wird angenommen, daß die vor
bestimmte Anzahl (d. h., oberer Grenzwert für eine erste
Löschung) beim Zählen der Löschpulse zum Zwecke der Anschauung
auf 2 gesetzt ist. In diesem, in Fig. 11 (b) gezeigten Fall
werden zwei Löschvorgänge ET1 und ET2, gefolgt von einem an
schließenden dritten Löschvorgang ET3 durchgeführt. Zwischen
diesen Löschvorgängen findet kein Bestätigungsvorgang statt.
Der dritte Löschvorgang wird nach Vollendung von einem ersten
Bestätigungsvorgang BT1 gefolgt. Die Lösch- und Bestätigungs
vorgänge werden anschließend wiederholt, bis die vollständige
Löschung erreicht ist. Dies bedeutet, daß der als erste Aus
führungsform der Erfindung verwendete Flashspeicher seine
Löschzeit um einen Betrag, der zwei Bestätigungsvorgängen ent
spricht, verkürzt. Obwohl der Löschpulszähler die Anzahl der
zu zählenden Pulse im obigen Beispiel zu 2 gesetzt hat, stellt
dies keine Einschränkung der Erfindung dar. Alternativ kann
die vorbestimmte Anzahl im Zusammenhang mit dem Pegel der zur
Löschung extern zugeführen hohen Spannung und mit anderen re
levanten Parametern wie gewünscht gesetzt werden.
Ein zweites Beispiel des in Fig. 1 gezeigten Löschpulszählers
wird nun beschrieben. Fig. 12 zeigt ein Blockdiagramm, welches
den Aufbau eines zweiten Beispiels des Löschpulszählers zeigt.
Der Löschpulszähler der Fig. 12 variiert seinen oberen Grenz
wert für eine erste Löschung nur für Löschoperationen entspre
chend dem Pegel einer extern zugeführten hohen Spannung VPP,
so daß der Zähler ein Löschbestätigungsfreigabesignal BE gemäß
dem variierten oberen Grenzwert für eine erste Löschung aus
gibt.
Mit Bezug auf Fig. 12 weist der Löschpulszähler PMOS Tran
sistoren Q11-Q15, NMOS Transistoren Q16-Q22, Inverter G51-G57,
AND Schaltungen G58-G60 und Zähler C1-Cn auf.
Das Gate des NMOS Transistors Q17 wird zum Zeitpunkt eines
Löschvorgangs mit einer extern zugeführten hohen Spannung VPP
beaufschlagt. Ein Anschluß des NMOS Transistors Q17 wird mit
einem Erdpotential beaufschlagt und ein anderer Anschluß des
selben ist sowohl mit einem Anschluß des NMOS Transistors Q16
als auch mit dem Inverter G51 verbunden. Ein anderer Anschluß
des NMOS Transistors Q16 ist mit einem Anschluß des PMOS Tran
sistors Q11 verbunden. Das Gate des NMOS Transistors Q16 ist
mit einem Anschlußpunkt verbunden, der den NMOS Transistor Q16
mit dem PMOS Transistor Q11 verbindet. Ein anderer Anschluß
des PMOS Transistors Q11 wird mit einer Versorgungsspannung
VCC beaufschlagt und das Gate desselben ist an ein Erdpoten
tial angeschlossen. Die Gateweite und andere Parameter des
NMOS Transistors Q17 sind so gewählt, daß der Transistor ein
geschaltet wird wenn der Pegel der hohen Spannung VPP 12.6 V
überschreitet. In dieser Anordnung wird der NMOS Transistor
Q17 eingeschaltet, wenn die hohe Spannung VPP höher als 12,6 V
wird und der NMOS Transistor gibt ein Signal mit hohem Pegel
aus; ist die hohe Spannung niedriger als 12,6 V, gibt der In
verter G51 ein Signal mit niedrigem Pegel aus.
Der PMOS Transistor Q12, die NMOS Transistoren Q18 und Q19 und
der Inverter G53 sind ebenfalls, wie beschrieben angeordnet.
Die Gateweite und andere Parameter des NMOS Transistors Q19
sind so gewählt, daß der Transistor eingeschaltet wird, wenn
der Pegel der hohen Spannung VPP 11,3 V überschreitet. Dement
sprechend gibt der Inverter G53, wenn die hohe Spannung höher
als 11.3 V wird, ein Signal mit hohem Pegel aus; ist das Si
gnal der hohen Spannung VPP niedriger als 11.3 V, gibt der In
verter G53 ein Signal mit niedrigem Pegel aus.
Der Inverter G51 ist mit der AND Schaltung G58 verbunden. Zu
sätzlich ist der Inverter G51, über den Inverter G52 mit den
AND Schaltungen G59 und G60 verbunden. Der Inverter G53 ist
mit den AND Schaltungen G58 und G59 verbunden. Desweiteren ist
der Inverter G53 über den Inverter G54 mit der AND Schaltung
G60 verbunden. Die AND Schaltung G58 ist mit dem Gate des PMOS
Transistors Q20 und über den Inverter G55 mit dem Gate des
PMOS Transistors Q13 verbunden. Die AND Schaltung G59 ist mit
dem Gate des NMOS Transistors Q21 und, über den Inverter G56
mit dem Gate des PMOS Transistors Q14 verbunden. Die AND
Schaltung G60 ist mit dem Gate des NMOS Transistors Q22 und
über den Inverter G57 mit dem Gate des PMOS Transistors Q15
verbunden.
Der Zähler Cn-2 gibt das Löschbestätigungsfreigabesignal BE
über ein aus dem PMOS Transistor Q13 und den NMOS Transistor
Q20 gebildetes Durchlaßtor aus. Der Zähler Cn-1 gibt das
Löschbestätigungsfreigabesignal BE über ein aus dem PMOS
Transistor Q14 und den NMOS Transistor Q21 gebildetes Durch
laßtor aus. Der Zähler Cn gibt das Löschbestätigungsfreigabe
signal BE durch ein aus dem PMOS Transistor Q15 und dem NMOS
Transistor Q22 gebildetes Durchlaßtor aus. Die Zähler C1-Cn
sind in Serie geschaltet.
In der obigen Anordnung werden der PMOS Transistor Q13 und der
NMOS Transistor Q20, wenn VPP < 12,6 V (d.h, die extern zuge
führte hohe Spannung größer als 12,6 V ist), eingeschaltet und
der Zähler Cn-2 gibt das Löschbestätigungsfreigabesignal BE
aus. Ist 12,6 V < VPP < 11,3 V, so werden der PMOS Transistor
Q14 und der NMOS Transistor Q21 eingeschaltet, und der Zähler
Cn-1 gibt das Löschbestätigungsfreigabesignal BE aus. Wenn
11,3 V < VPP sind, so werden der PMOS Transistor Q15 und der
NMOS Transistor Q22 eingeschaltet, und der Zähler Cn gibt das
Löschbestätigungsfreigabesignal BE aus. Der obige Vorgang er
möglicht es die Zählerausgänge in Abhängigkeit von dem Pegel
der hohen Spannung VPP umzuschalten. Dementsprechend ist es
möglich den oberen Grenzwert für eine erste Löschung zu vari
ieren, d. h., die vorbestimmte Anzahl am Löschpulszähler, der
mit dem Löschbestätigungsfreigabesignal BE die Anweisung gibt,
einen Löschbestätigungsvorgang zu ermöglichen.
Angenommen, es werde ein Vier-Zähler Arrangement verwendet,
wobei jeder der Zähler der in Fig. 5 gezeigte teilende Zähler
sei. In diesem Fall wird, wenn VPP < 12,6 V, eine Anzahl von 4
Löschpulsen EP von der Ausgabe des Löschbestätigungsfreigabe
signals BE zur Freigabe eines Löschbestätigungsvorgangs (d. h.,
das Signal BE befindet sich auf High) gefolgt. Ist 12,6 V <
VPP < 11,3 V, so wird eine Anzahl von 8 Löschpulsen EP von der
Ausgabe des Löschbestätigungsfreigabesignal BE zur Freigabe
eines Löschbestätigungsvorgangs gefolgt. Wenn 11,3 V < VPP
ist, wird eine Anzahl von 16 Löschpulsen von einem Löschbestä
tigungsfreigabesignal BE mit hohem Pegel gefolgt.
Im Flashspeicher variiert die Anzahl der zur vollständigen
Löschung der Speicherzellen notwendigen Löschpulse in Ab
hängigkeit vom Pegel der extern zugeführten hohen Spannung
VPP. Genauer gesagt, je höher die Spannung VPP ist, desto
kleiner ist die Anzahl der notwendigen Löschpulse; niedrigere
Pegel der hohen Spannung VPP erfordern die Erzeugung einer hö
heren Anzahl von Löschpulsen für die vollständige Löschung.
Wenn der oben beschriebene Löschpulszähler im Flashspeicher
der Fig. 1 verwendet wird, kann die Anzahl der Ausführung des
ersten Löschvorgangs, ohne daß ein Löschbestätigungsvorgang
eingeschlossen ist, in Abhängigkeit vom Pegel der hohen Span
nung VPP variiert werden. Diese Methode eliminiert demgemäß
überflüssige Löschvorgänge und ermöglicht weitere Verkürzungen
der Löschzeit.
Im oben beschriebenen Beispiel wird eine der drei Zählerausga
ben selektiv, in Zusammenhang mit dem Pegel der hohen Spannung
VPP ausgegeben. Alternativ kann das Löschbestätigungsfreigabe
signal BE entsprechend einer gewünschten vorbestimmten Lösch
pulsanzahl ausgegeben werden. Eine weitere Alternative stellt
die Teilung des Pegels der hohen Spannung VPP in eine Mehrzahl
von Bereichen dar, wobei der obere Grenzwert für eine erste
Löschung in Entsprechung zu diesen variiert wird.
Die zweite Ausführungsform der Erfindung wird nun mit Bezug
auf die begleitenden Zeichnungen beschrieben. Fig. 13 stellt
ein Blockdiagramm dar, welches den Aufbau eines Flashspeichers
in einer zweiten Ausführungsform der Erfindung skizziert. Die
zweite Ausführungsform der Fig. 13 unterscheidet sich von der
ersten Ausführungsform der Fig. 1 in Bezug auf die Änderungen,
die an der Löschbestätigungsfreigabesignalerzeugerschaltung,
an der Löschpulssteuerschaltung und am Löschpulszähler vorge
nommen wurden. Die anderen Teilkomponenten der zweiten Ausfüh
rungsform sind mit ihren Gegenstücken der ersten Ausführungs
form der Fig. 1 identisch. Demgemäß werden diese gemeinsamen
Teile durch gleiche Bezugszeichen gekennzeichnet und auf ihre
Beschreibung wird, sofern überflüssig, verzichtet.
Der Löschpulszähler EPCa zählt die eingegebenen Löschpulse EP,
bis eine vorbestimmte Anzahl (d. h., oberer Grenzwert für eine
erste Löschung) erreicht ist. Wenn die vorbestimmte Anzahl von
der Anzahl der gezählten Löschpulse überschritten wird, gibt
der Löschpulszähler EC Pa das Löschbestätigungsfreigabesignal
BE an die Löschpulssteuerschaltung EPCCa aus. Die Löschpuls
steuerschaltung EPCCa gibt das Löschpulssteuersignal ECS an
die Löschpulserzeugerschaltung EPG als Reaktion auf den Lösch
puls EP und das Löschbestätigungsfreigabesignal BE aus. Als
Antwort auf den Löschpuls EP gibt die Löschbestätigungssignal
erzeugerschaltung EBGa das Löschbestätigungssignal EBS an die
Leseverstärker SA0a-SA7a, SA0b-SA7b aus.
Es folgt eine Beschreibung der Funktionsweise des Flashspei
chers des obigen Aufbaus während der Lösch- und Löschbestäti
gungsvorgänge. Die folgende Beschreibung bezieht sich auf ein
Beispiel, bei welchem der Dateninhalt, bzw. die Daten im
Speicherzellenfeldblock MB0 gelöscht ist, bzw. sind. Der glei
che Vorgang wird für Fälle angewendet, bei denen die Daten in
irgend einem anderen Speicherzellenblock MB0-MB7 gelöscht wer
den.
Zuerst wird das Autochiplöschsignal OCE eingegeben, dies ver
anlaßt die Steuerschaltung CC, das Löschstartsignal CS an die
Löschpulserzeugerschaltung EPG zu senden. Als Reaktion auf das
Löschstartsignal CS und das Taktsignal CK des internen Zeitge
bers TM, gibt die Löschpulserzeugerschaltung EPG einen ersten
Löschpuls an die Löschschaltungen EC0a und EC0b, die Löschbe
stätigungssignalerzeugerschaltung EBGa, die Löschpulssteuer
schaltung EPCCa und an den Löschpulszähler EPCa aus. Bei Er
halt des Löschpulses EP löschen die Löschschaltungen EC0a und
EC0b die Daten in den Blöcken B0a und B0b.
Nach der Löschung werden die Daten in den Blöcken B0a und B0b
über die Spaltengates CG0a und CG0b an die Leseverstärker SA0a
und SA0b für einen Löschbestätigungsvorgang ausgegeben. Die
Leseverstärker SA0a und SA0b geben, als ein Resultat des
Löschbestätigungsvorgangs, Leseverstärker-Ausgabesignale S0a
und S0b an die Löschpulssteuerschaltung EPCCa aus. Von den ge
gebenen Leseverstärker-Ausgabesignalen S0a und S0b ermittelt
die Löschpulssteuerschaltung EPCCa den Löschzustand der Blöcke
B0a und B0b. Nur wenn die Daten in allen Blöcke als gelöscht
beurteilt werden, gibt die Löschpulssteuerschaltung EPCCa das
Löschpulssteuersignal ECS aus. Dementsprechend kann der Lösch
bestätigungsvorgang an den relevanten Adressen fortgesetzt
werden, selbst wenn in den Blöcken B0a und B0b irgendeine un
gelöschte Speicherzelle festgestellt wurde, bis die Daten in
allen Blöcken als gelöscht beurteilt werden.
Die Löschpulserzeugerschaltung EPG gibt dann den nächsten
Löschpuls EP als Reaktion auf das erhaltene Löschpulssteuer
signal ECS aus und der gleiche Vorgang wird wiederholt.
Dementsprechend wird, in der zweiten Ausführungsform, allen
zur Löschung bestimmten Blöcken der nächste Löschpuls nur dann
zugeführt, wenn ihr Dateninhalt als ungelöscht beurteilt wird.
Selbst wenn der Dateninhalt eines Blocks als ungelöscht beur
teilt wird, kann der Löschbestätigungsvorgang an den betref
fenden Adressen fortgesetzt werden. Da unnötige Löschpulse
nicht zur Löschung angewandt werden, wird die Löschzeit ver
kürzt.
Die Löschpulssteuerschaltung EPCCa erhält vom Löschpulszähler
EPCa das Löschbestätigungsfreigabesignal BE. Wie im Flashspei
cher der Fig. 1 stellt das Löschbestätigungsfreigabesignal BE
der zweiten Ausführungsform ein Signal dar, welches mit hohem
Pegel ausgegeben wird, wenn die Anzahl der, von der Löschpuls
erzeugerschaltung EPG ausgegebenen Löschpulse EP die vorbe
stimmte Anzahl überschreitet. Befindet sich das Löschbestäti
gungsfreigabesignal BE auf Low (d. h., die Löschpulsanzahl
übersteigt nicht die vorbestimmte Anzahl), so fährt die Lösch
pulssteuerschaltung EPCCa fort, in der beschriebenen Art und
Weise zu operieren. Wenn das Löschbestätigungsfreigabesignal
BE auf High gesteuert wird (d. h., die Löschpulsanzahl über
steigt die vorbestimmte Anzahl), so stoppt die Löschpuls
steuerschaltung EPCCa ihren Betrieb. An dieser Stelle gibt die
Löschpulssteuerschaltung EPCCa, wenn irgendeiner der Lesever
stärker SA0a und SA0b das, ungelöschte Daten anzeigende Ergeb
nis des Löschbestätigungsvorgangs ausgibt, das Löschpuls
steuersignal ECS aus. Als Reaktion auf das Löschpulssteuer
signal ECS gibt die Löschpulserzeugerschaltung EPG den näch
sten Löschpuls EP zum Löschen aus.
Bis die Löschpulsanzahl den vorbestimmten Grenzwert für eine
erste Löschung während des obigen Prozesses überschreitet,
wird der Löschpuls nur ausgegeben, wenn die Daten in allen be
troffenen Blöcken als ungelöscht beurteilt werden. Wird der
obere Grenzwert für eine erste Löschung überschritten, so wird
der Löschvorgang in Zusammenhang mit dem Ergebnis des Löschbe
stätigungsvorgangs an jedem Block ausgeführt. Damit werden
keine überflüssigen Löschpulse erzeugt und die Löschzeit redu
ziert.
Die in Fig. 13 gezeigte Löschbestätigungsfreigabesignalerzeu
gerschaltung EBGa weist annähernd den gleichen Aufbau auf, wie
die Löschbestätigungsfreigabesignalerzeugerschaltung EBG der
Fig. 1. Sie stellt eine Schaltung dar, die das Löschbestäti
gungssignal EBS als Antwort auf den Löschpuls EP ausgibt. Der
Löschpulszähler EPCa weist einen ähnlichen Aufbau wie der
Löschpulszähler EPC der Fig. 1 auf; der Zähler stellt eine
Schaltung dar, die nur das Löschbestätigungsfreigabesignal BE
ausgibt. In Hinblick auf ihre Ähnlichkeit mit ihren Gegen
stücken der ersten Ausführungsform werden diese Teilkomponen
ten im weiteren nicht weiter erläutert.
Die in Fig. 13 gezeigte Löschpulssteuerschaltung EPCCa wird
nun ausführlicher beschrieben. Fig. 14 zeigt ein Schaltbild,
welches den Aufbau dieser Löschpulserzeugerschaltung dar
stellt.
Unter Bezugnahme auf Fig. 14 weist die Löschpulssteuerschal
tung EPCCa Inverter G61-G68 und NOR Schaltungen G69-G73 auf.
Der Inverter G61 und die NOR Schaltung G69 werden mit dem
Löschpuls EP beaufschlagt. Der Inverter G61 ist mit dem Inver
ter G62 verbunden, welcher seinerseits mit dem Inverter G63
verbunden ist. Der Inverter G63 ist an die NOR Schaltung G69
gekoppelt. Die NOR Schaltung G69 ist mit dem Inverter G64 ver
bunden, welcher seinerseits an den Inverter G65 gekoppelt ist.
Der Inverter G65 ist mit der NOR Schaltung G70 verbunden.
Die NOR Schaltung G71 erhält eine Mehrzahl von Leseverstärker-
Ausgabesignalen Si und das Löschbestätigungsfreigabesignal BE.
Die NOR Schaltung G72 erhält die invertierten Leseverstärker-
Ausgabesignale /Si und das invertierte Löschbestätigungsfrei
gabesignal /BE. Die NOR Schaltung G72 ist mit dem Inverter G68
verbunden. Der Inverter G68 und die NOR Schaltung G71 sind mit
der NOR Schaltung G73 verbunden. Die NOR Schaltung G73 ist mit
dem Inverter G67 verbunden, welcher seinerseits mit der NOR
Schaltung G70 verbunden ist. Die NOR Schaltung G70 ist an den
Inverter G66 gekoppelt. Der Inverter G66 gibt das Löschpuls
steuersignal ECS aus.
Die Löschpulssteuerschaltung mit obigem Aufbau funktioniert
wie folgt: wenn sich das Löschbestätigungsfreigabesignal BE
auf Low befindet (d. h., die Löschpulsanzahl überschreitet den
vorbestimmten Grenzwert für eine erste Löschung nicht) und be
finden sich die Mehrzahl der Leseverstärker-Ausgabesignale Si
alle auf Low (d. h., die Daten in allen Blöcken werden als un
gelöscht beurteilt), so gibt die Löschpulssteuerschaltung das
Löschpulssteuersignal ECS mit hohem Pegel aus. Wenn auf der
anderen Seite die Löschpulsanzahl den oberen Grenzwert für
eine erste Löschung erreicht hat, das Löschbestätigungsfreiga
besignal BE auf High gesteuert wurde und wenn wenigstens eines
der Leseverstärker-Ausgabesignale Si auf Low gesteuert wurde
(d. h., die Daten in wenigstens einem Block werden als unge
löscht beurteilt), so wird ein Puls des Löschpulssteuersignals
mit hohem Pegel ausgegeben. Der obige Ablauf gewährleistet, daß
das Löschpulssteuersignal ECS nur ausgegeben wird, wenn die
Daten in allen Blöcken als ungelöscht beurteilt werden, wobei
die Löschpulsanzahl den oberen Grenzwert für eine erste
Löschung nicht erreicht hat. Der obige Prozeß gewährleistet
weiterhin, daß das Löschpulssteuersignal ECS ausgegeben wird,
wenn die Daten in wenigstens einem der betreffenden Blöcke als
ungelöscht beurteilt werden, wobei die Löschpulsanzahl den
oberen Grenzwert für eine erste Löschung erreicht hat.
Die dritte Ausführungsform der Erfindung wird nun mit Bezug auf
die begleitenden Zeichnungen beschrieben. Fig. 15 zeigt ein
Blockdiagramm, welches die Struktur eines Flashspeichers ge
mäß einer dritten Ausführungsform der Erfindung zeigt. Die
dritte Ausführungsform der Fig. 15 unterscheidet sich vom
Flashspeicher der Fig. 1 in Bezug auf die Änderungen, die an
den Leseverstärkern vorgenommen wurden (d. h., SP0a-SP7b, die
später beschrieben werden). Die anderen Teilkomponenten der
dritten Ausführungsform sind mit ihren Entsprechungen der er
sten Ausführungsform der Fig. 1 identisch. Dementsprechend
werden diese gemeinsamen Teile durch dieselben Bezugszeichen
gekennzeichnet und auf ihre Beschreibung wird, wo überflüssig,
verzichtet.
Im Flashspeicher der Fig. 15 ist jeder der Leseverstärker
SP0a-SP7a, SP0b-SP7b mit einem nicht-flüchtigen Speicher
element versehen. Im Stadium des der Chipherstellung folgen
den Chiptests wird die Löschgeschwindigkeit eines jeden der,
z. B., den Speicherzellenfeldblock MB0 bildenden, Blöcke B0a
und B0b gemessen. Wenn der am schnellsten löschbare Block ge
funden ist, werden Daten nur in das nicht-flüchtige Speicher
element geschrieben, welches diesem Block entspricht. Von den
Leseverstärkern SP0a und SP0b gibt derjenige das Ergebnis des
Löschbestätigungsvorgangs an die Löschpulssteuerschaltung EPCC
aus, der in Bezug auf die Daten im nicht-flüchtigen Speicher
element aktiviert wurde, d. h. der Leseverstärker, der dem am
schnellsten löschbaren Block entspricht. Bis der Dateninhalt
des am schnellsten löschbaren Blocks gelöscht ist, gibt die
Löschpulssteuerschaltung EPCC das Löschpulssteuersignal ECS
ausschließlich in Entsprechung des Ergebnisses des von dem Le
severstärker, der dem am schnellsten löschbaren Block zuge
hört, ausgegebenen Löschbestätigungsvorgangs aus. Normaler
weise sollten die Daten in den verbleibenden Blöcken, bis der
Dateninhalt des am schnellsten löschbaren Blocks gelöscht ist,
niemals vollständig gelöscht werden. Dementsprechend besteht
keine Notwendigkeit in allen Blöcken Löschbestätigungsvorgänge
auszuführen, wenn der Löschvorgang im Zusammenhang mit dem Er
gebnis des Löschbestätigungsvorgangs, welcher ausschließlich
den am schnellsten löschbaren Block in Betracht zieht, fortge
setzt werden kann. Dies reduziert die betroffene Löschzeit.
In der dritten Ausführungsform wird das Löschbestätigungsfrei
gabesignal BE des Löschpulszählers EPC in die Löschpulssteuer
schaltung EPCC eingegeben. Wie im Flashspeicher der Fig. 1
werden, bis die Löschpulsanzahl den oberen Grenzwert für eine
erste Löschung erreicht, nur Löschpulse kontinuierlich ange
wandt, ohne daß dazwischen ein Löschbestätigungsvorgang ausge
führt wird. Wenn die Löschpulsanzahl den oberen Grenzwert für
eine erste Löschung überschritten hat, so wird der Löschvor
gang in Zusammenhang mit dem Ergebnis des Löschbestäti
gungsvorgangs bezüglich des am schnellsten löschbaren Blocks
ausgeführt. Dieses Verfahren reduziert die Löschzeit weiter.
Die in Fig. 15 gezeigten Leseverstärker werden nun ausführli
cher beschrieben. Fig. 16 stellt ein Blockdiagramm dar, wel
ches den Aufbau des in Fig. 15 eingeschlossenen Leseverstär
kers umreißt.
Es wird auf Fig. 16 Bezug genommen. Der Leseverstärker weist
eine Leseverstärkersteuerschaltung SACC, eine Adressendetek
tierschaltung AC, ein nicht-flüchtiges Speicherelement MC,
eine Leseverstärkerschaltung SAC, einen Schalter SW1, ein NOR
Gatter 81 und einen Inverter G82 auf. Die Leseverstärkerschal
tung SAC schließt einen Inverter G83, einen PMOS Transistor
Q31 und einen NMOS Transistor Q32 ein.
Ein Anschluß des Schalters SW1 ist an ein Erdpotential GND an
geschlossen und der andere Anschluß desselben an das nicht-
flüchtige Speicherelement MC. In Zusammenhang mit einem Steu
ersignal der Adressendetektierschaltung AC verbindet der
Schalter SW1 einen Eingabeanschluß der NOR Schaltung G81 mit
entweder dem Erdpotential GND oder dem nicht-flüchtigen Spei
cherelement MC. Die Leseverstärkersteuerschaltung SACC gibt
ein Leseverstärkersteuersignal an die NOR Schaltung G81 aus.
Die NOR Schaltung G81 ist mit dem Inverter G82 verbunden, wel
cher seinerseits mit dem Gate des PMOS Transistors Q31 verbun
den ist. Ein Anschluß des PMOS Transistors Q31 ist an die Ver
sorgungsspannung VCC angeschlossen, ein anderer Anschluß des
selben an den NMOS Transistor Q32. Ein anderer Anschluß des
NMOS Transistors G32 wird mit einem Datensignal von einem
Spaltengate CG beaufschlagt. Der Ausgangsanschluß des Inver
ters G83 ist mit dem Gate des NMOS Transistors Q32 verbunden,
der Eingangsanschluß des Inverters G83 ist an einem anderen
Eingang des NMOS Transistors Q32 angeschlossen.
Der Leseverstärker mit obigem Aufbau funktioniert folgender
maßen: wenn der diesem Leseverstärker entsprechende Block der
am schnellsten löschbare Block ist, so werden Daten in das
nicht-flüchtige Speicherelement MC geschrieben und ein Signal
mit niedrigem Pegel an den Schalter SW1 eingegeben. Im An
fangszustand schaltet der Schalter SW1 zum nicht-flüchtigen
Speicherelement MC, so daß die Signale mit niedrigem Pegel des
nicht-flüchtigen Speicherelements MC die NOR Schaltung G81 be
aufschlagen können. In diesem Zustand sendet die Leseverstär
kersteuerschaltung SACC das Leseverstärkersteuersignal mit
niedrigem Pegel an die NOR Schaltung G81. Dies bewirkt eine
Ausgabe des Inverters G82 mit niedrigem Pegel, wodurch die Le
severstärkerschaltung SAC aktiviert wird. Als Ergebnis davon
werden die durch das Spaltengate CG eingegebenen Daten ver
stärkt und als Leseverstärkersignal Si ausgegeben. In der Zwi
schenzeit wurden keine Daten in die anderen, nicht dem am
schnellsten löschbaren Block entsprechenden, nicht-flüchtigen
Speicherelemente MC geschrieben. Nachfolgend befindet sich
das vom nicht-flüchtigen Speicherelement MC ausgegebene
Signal auf dem hohen Pegel. Deshalb bleibt die Ausgabe des In
verters G82, ungeachtet des Zustands des Leseverstärkersteuer
signals der Leseverstärkersteuerschaltung SACC auf High. Die
Leseverstärkerschaltung SAC wird inaktiviert und das Lesever
stärker-Ausgabesignal Si nicht ausgegeben.
Wurden die Daten im am schnellsten löschbaren Block gelöscht,
d. h., wurde der Löschbestätigungsvorgang bis zur letzten
Adresse abgeschlossen, so weist die Adressendetektierschaltung
AC diesen Zustand nach und bewirkt das Umschalten des Schal
ters SW1 zum Erdpotential. Dementsprechend wird der Lesever
stärker SAC, in Abhängigkeit vom Leseverstärkersteuersignal
der Leseverstärkersteuerschaltung SACC aktiviert bzw. inakti
viert, und der normale Betrieb kann stattfinden.
Wie beschrieben, wird in der dritten Ausführungsform der Er
findung der am schnellsten löschbare Block im Voraus unter
den mehrfach eingerichteten Blöcken ermittelt und die Anord
nung mit dem nicht-flüchtigen Speicherelement dazu benützt,
das so ermittelte Resultat zu speichern. In dieser Anordnung
werden Löschpulse ausschließlich entsprechend des Ergebnisses
des sich auf den am schnellsten löschbaren Block beziehenden
Löschbestätigungsvorgangs ausgegeben, bis der am schnellsten
löschbare Block vollständig gelöscht wurde. Dies verhindert
die Erzeugung überflüssiger Löschpulse und reduziert dadurch
die Löschzeit. Wie in der ersten Ausführungsform werden in der
dritten Ausführungsform Löschvorgänge durchgeführt, bis der
vorbestimmte obere Grenzwert für eine erste Löschung erreicht
ist. Die bedeutet, daß weitere Verkürzungen der Löschzeit ver
fügbar werden.
Obwohl in jeder der oben beschriebenen Ausführungsformen die
Speicherzellenfeldblöcke jeweils weiter in zwei Blöcke unter
teilt wurden, stellt dies keine Einschränkung der Erfindung
dar. Alternativ kann die Erfindung genauso effizient in Fällen
angewendet werden, bei denen die Speicherzellenfeldblöcke je
weils in drei oder mehr Blöcke unterteilt wurden.
Claims (18)
1. Nicht-flüchtiger Halbleiterspeicher, mit entsprechend der
Ein/Ausgabedaten eingerichteten Speicherzellenfeldblöcken
(B0a, B0b, . . . , B7a, B7b), die weiter in eine Mehrzahl von
Blöcken unterteilt sind, wobei die nicht-flüchtige Halbleiter
speichereinrichtung aufweist:
eine Löschpulspulsausgabeeinrichtung (EPG) zur Ausgabe von Löschpulsen (EP);
eine Zähleinrichtung (EPC) zum Zählen der Löschpulse und zur Ausgabe eines Löschbestätigungsfreigabesignals (BE) zur Ermögli chung eines Löschbestätigungsvorgangs, wenn die Anzahl der Löschpulse einen oberen Grenzwert für eine erste Löschung er reicht;
eine Löschbestätigungssignalausgabeeinrichtung (EBG) zur Aus gabe eines Löschbestätigungssignals (EBS) in Entsprechung mit dem Löschbestätigungsfreigabesignal (BE);
eine Mehrzahl von Löschbestätigungseinrichtungen (SA0a, SA0b, . . ., SA7a, SA7b), von denen jeweils eine jeweils einem aus der Mehr zahl von Blöcken entspricht, wobei die Löschbestätigungsein richtungen an den in den jeweiligen Blöcken gespeicherten Da ten Löschbestätigungsvorgänge als Antwort auf das Löschbestä tigungssignal (EBS) ausführen; und
eine Mehrzahl von Löscheinrichtungen (EC0a, EC06, . . . EC7a, EC7b), von denen jeweils eine jeweils einem aus der Mehrzahl von Blöcken entspricht, wobei die Lösch einrichtungen die in den jeweiligen Blöcken gespeicherten Daten als Antwort auf die Löschpulse löschen.
eine Löschpulspulsausgabeeinrichtung (EPG) zur Ausgabe von Löschpulsen (EP);
eine Zähleinrichtung (EPC) zum Zählen der Löschpulse und zur Ausgabe eines Löschbestätigungsfreigabesignals (BE) zur Ermögli chung eines Löschbestätigungsvorgangs, wenn die Anzahl der Löschpulse einen oberen Grenzwert für eine erste Löschung er reicht;
eine Löschbestätigungssignalausgabeeinrichtung (EBG) zur Aus gabe eines Löschbestätigungssignals (EBS) in Entsprechung mit dem Löschbestätigungsfreigabesignal (BE);
eine Mehrzahl von Löschbestätigungseinrichtungen (SA0a, SA0b, . . ., SA7a, SA7b), von denen jeweils eine jeweils einem aus der Mehr zahl von Blöcken entspricht, wobei die Löschbestätigungsein richtungen an den in den jeweiligen Blöcken gespeicherten Da ten Löschbestätigungsvorgänge als Antwort auf das Löschbestä tigungssignal (EBS) ausführen; und
eine Mehrzahl von Löscheinrichtungen (EC0a, EC06, . . . EC7a, EC7b), von denen jeweils eine jeweils einem aus der Mehrzahl von Blöcken entspricht, wobei die Lösch einrichtungen die in den jeweiligen Blöcken gespeicherten Daten als Antwort auf die Löschpulse löschen.
2. Nicht-flüchtiger Halbleiterspeicher nach Anspruch 1,
dadurch gekennzeichnet,
daß die Zähleinrichtung den oberen Grenzwert für eine erste
Löschung gemäß dem Pegel einer, von außen dem Halbleiterspei
cher zugeführten hohen Spannung (Vpp) variiert.
3. Nicht-flüchtiger Halbleiterspeicher nach einem der Ansprü
che 1 oder 2, dadurch gekennzeichnet, daß
die Zähleinrichtung eine Mehrzahl von in Reihe verbundenen
teilenden Zählern (C1-Cn) aufweist, wobei die Zähler die
Löschpulse aufeinanderfolgend teilen, um das Löschbestätigungs
freigabesignal auszugeben.
4. Nicht-flüchtiger Halbleiterspeicher nach einem der Ansprü
che 1 bis 3, dadurch gekennzeichnet, daß die teilenden Zähler
durch die Hälfte teilende Zähler (C1-Cn) aufweisen.
5. Nicht-flüchtiger Halbleiterspeicher nach einem der Ansprü
che 1 bis 4, der weiter aufweist:
eine Löschpulssteuereinrichtung (EPCC) zur Ausgabe eines Lösch pulssteuersignals (ECS) als Antwort auf die Löschpulse (EP), wenn das Löschbestätigungsfreigabesignal (BE) nicht die Ermöglichung eines Löschbestätigungsvorgangs bestimmt, die weiterhin das Löschpulssteuersignal (EC) in Entspre chung mit dem Ergebnis der durch die Bestätigungseinrichtung vorgenommenen Bestätigung ausgibt, wenn die Freigabe eines Löschbestätigungsvorgangs durch das Löschbestätigungsfreigabesignal (BE) bestimmt ist;
wobei die Löschpulsausgabeeinrichtung (EPG) die Löschpulse (EP) als Ant wort auf das Löschpulssteuersignal (ECS) ausgibt.
eine Löschpulssteuereinrichtung (EPCC) zur Ausgabe eines Lösch pulssteuersignals (ECS) als Antwort auf die Löschpulse (EP), wenn das Löschbestätigungsfreigabesignal (BE) nicht die Ermöglichung eines Löschbestätigungsvorgangs bestimmt, die weiterhin das Löschpulssteuersignal (EC) in Entspre chung mit dem Ergebnis der durch die Bestätigungseinrichtung vorgenommenen Bestätigung ausgibt, wenn die Freigabe eines Löschbestätigungsvorgangs durch das Löschbestätigungsfreigabesignal (BE) bestimmt ist;
wobei die Löschpulsausgabeeinrichtung (EPG) die Löschpulse (EP) als Ant wort auf das Löschpulssteuersignal (ECS) ausgibt.
6. Nicht-flüchtiger Halbleiterspeicher nach einem der Ansprü
che 1 bis 5, weiter gekennzeichnet durch:
eine erste NAND Schaltung (G1) zum Empfangen eines vorbe stimmten Taktsignal an einem Eingangsanschluß derselben;
einen ersten Inverter (G4) zum Empfangen der Ausgabe der er sten NAND Schaltung;
einen zweiten Inverter (G5) zum Empfangen der Ausgabe des er sten Inverters;
einen dritten Inverter (G6) zum Empfangen der Ausgabe des zweiten Inverters;
einen vierten Inverter (G7) zum Empfangen der Ausgabe des dritten Inverters;
eine erste NOR Schaltung (G10) zum Empfangen der Ausgabe des ersten Inverters und der Ausgabe des vierten Inverters;
einen fünften Inverter (G8) zum Empfangen der Ausgabe der er sten NOR Schaltung;
eine zweite NAND Schaltung (G2) zum Empfangen der Ausgabe des fünften Inverters an einem Eingangsanschluß derselben;
eine zweite NOR Schaltung (G11) zum Empfangen eines vorbe stimmten Löschstartsignals und des Löschpulssteuersignals;
eine dritte NAND Schaltung (G3) zum Empfangen der Ausgabe der zweiten NAND Schaltung und der Ausgabe der zweiten NOR Schal tung, wobei der Ausgangsanschluß der dritten NAND Schaltung mit dem anderen Eingangsanschluß der zweiten NAND Schaltung verbunden ist; und
einen sechsten Inverter (G9) zum Empfangen der Ausgabe der zweiten NAND Schaltung;
wobei die Ausgabe des sechsten Inverters an den anderen Ein gangsanschluß der ersten NAND Schaltung eingegeben wird und als Löschpuls ausgegeben wird.
eine erste NAND Schaltung (G1) zum Empfangen eines vorbe stimmten Taktsignal an einem Eingangsanschluß derselben;
einen ersten Inverter (G4) zum Empfangen der Ausgabe der er sten NAND Schaltung;
einen zweiten Inverter (G5) zum Empfangen der Ausgabe des er sten Inverters;
einen dritten Inverter (G6) zum Empfangen der Ausgabe des zweiten Inverters;
einen vierten Inverter (G7) zum Empfangen der Ausgabe des dritten Inverters;
eine erste NOR Schaltung (G10) zum Empfangen der Ausgabe des ersten Inverters und der Ausgabe des vierten Inverters;
einen fünften Inverter (G8) zum Empfangen der Ausgabe der er sten NOR Schaltung;
eine zweite NAND Schaltung (G2) zum Empfangen der Ausgabe des fünften Inverters an einem Eingangsanschluß derselben;
eine zweite NOR Schaltung (G11) zum Empfangen eines vorbe stimmten Löschstartsignals und des Löschpulssteuersignals;
eine dritte NAND Schaltung (G3) zum Empfangen der Ausgabe der zweiten NAND Schaltung und der Ausgabe der zweiten NOR Schal tung, wobei der Ausgangsanschluß der dritten NAND Schaltung mit dem anderen Eingangsanschluß der zweiten NAND Schaltung verbunden ist; und
einen sechsten Inverter (G9) zum Empfangen der Ausgabe der zweiten NAND Schaltung;
wobei die Ausgabe des sechsten Inverters an den anderen Ein gangsanschluß der ersten NAND Schaltung eingegeben wird und als Löschpuls ausgegeben wird.
7. Nichtflüchtiger Halbleiterspeicher nach einem der Ansprüche
1 bis 6, dadurch gekennzeichnet, daß die Löschbestätigungs
signalausgabeeinrichtung aufweist:
einen ersten Inverter (G31) zum Empfangen der Löschpulse;
einen zweiten Inverter (G32) zum Empfangen der Ausgabe des ersten Inverters;
einen dritten Inverter (G33) zum Empfangen der Ausgabe des zweiten Inverters;
eine erste NOR Schaltung (G37) zum Empfangen der Ausgabe des dritten Inverters und der Löschpulse;
einen vierten Inverter (G34) zum Empfangen der Ausgabe der ersten NOR Schaltung;
eine erste NAND Schaltung (G39) zum Empfangen der Ausgabe des vierten Inverters an einem Eingangsanschluß derselben;
eine zweite NAND Schaltung (G40) zum Empfangen der Ausgabe der ersten NAND Schaltung und des invertierten Signals der Löschpulssteuerschaltung, wobei der Ausgangsanschluß der zweiten NAND Schaltung mit dem anderen Eingangsanschluß der ersten NAND Schaltung verbunden ist;
eine zweite NOR Schaltung (G38) zum Empfangen des invertierten Signals des Löschbestätigungsfreigabesignals und der Ausgabe der zweiten NAND Schaltung;
einen fünften Inverter (G35) zum Empfangen der Ausgabe der zweiten NOR Schaltung; und
einen sechsten Inverter (G36) zum Empfangen der Ausgabe des fünften Inverters.
einen ersten Inverter (G31) zum Empfangen der Löschpulse;
einen zweiten Inverter (G32) zum Empfangen der Ausgabe des ersten Inverters;
einen dritten Inverter (G33) zum Empfangen der Ausgabe des zweiten Inverters;
eine erste NOR Schaltung (G37) zum Empfangen der Ausgabe des dritten Inverters und der Löschpulse;
einen vierten Inverter (G34) zum Empfangen der Ausgabe der ersten NOR Schaltung;
eine erste NAND Schaltung (G39) zum Empfangen der Ausgabe des vierten Inverters an einem Eingangsanschluß derselben;
eine zweite NAND Schaltung (G40) zum Empfangen der Ausgabe der ersten NAND Schaltung und des invertierten Signals der Löschpulssteuerschaltung, wobei der Ausgangsanschluß der zweiten NAND Schaltung mit dem anderen Eingangsanschluß der ersten NAND Schaltung verbunden ist;
eine zweite NOR Schaltung (G38) zum Empfangen des invertierten Signals des Löschbestätigungsfreigabesignals und der Ausgabe der zweiten NAND Schaltung;
einen fünften Inverter (G35) zum Empfangen der Ausgabe der zweiten NOR Schaltung; und
einen sechsten Inverter (G36) zum Empfangen der Ausgabe des fünften Inverters.
8. Nichtflüchtiger Halbleiterspeicher nach einem der Ansprüche
1 bis 7, dadurch gekennzeichnet, daß die
Löschpulssteuereinrichtung aufweist:
einen ersten Inverter (G41) zum Empfangen der Löschpulse;
einen zweiten Inverter (G42) zum Empfangen der Ausgabe des ersten Inverters;
einen dritten Inverter (G43) zum Empfangen der Ausgabe des zweiten Inverters;
eine erste NOR Schaltung (G47) zum Empfangen der Ausgabe des dritten Inverters und der Löschpulse;
einen vierten Inverter (G44) zum Empfangen der Ausgabe der ersten NOR Schaltung;
eine zweite NOR Schaltung (G48) zum Empfangen der Ausgabe des vierten Inverters und des Löschbestätigungsfreigabesignals;
eine Ergebnisbestätigungssignalausgabeschaltung (G0a-G7b, G50) zur Ausgabe eines Ergebnisbestätigungssignals mit hohem Pegel, wenn eine neue Löschung im Hinblick auf das von der Löschbestätigungseinrichtung erzielte Ergebnis des Löschbestätigungsvorgangs für notwendig erachtet wird, sowie weiterhin zur Ausgabe des Ergebnisbestätigungssignals mit niedrigem Pegel, wenn eine solche neue Löschung als unnötig betrachtet wird;
eine dritte NOR Schaltung (G49) zum Empfangen der Ausgabe der zweiten NOR Schaltung und des Ergebnisbestätigungssignals;
einen fünften Inverter (G45) zum Empfangen der Ausgabe der dritten NOR Schaltung; und
einen sechsten Inverter (G46) zum Empfangen der Ausgabe des fünften Inverters;
wobei der fünfte Inverter das Löschpulssteuersignal und der sechste Inverter das invertierte Signal des Löschpulssteuersignals ausgibt.
einen ersten Inverter (G41) zum Empfangen der Löschpulse;
einen zweiten Inverter (G42) zum Empfangen der Ausgabe des ersten Inverters;
einen dritten Inverter (G43) zum Empfangen der Ausgabe des zweiten Inverters;
eine erste NOR Schaltung (G47) zum Empfangen der Ausgabe des dritten Inverters und der Löschpulse;
einen vierten Inverter (G44) zum Empfangen der Ausgabe der ersten NOR Schaltung;
eine zweite NOR Schaltung (G48) zum Empfangen der Ausgabe des vierten Inverters und des Löschbestätigungsfreigabesignals;
eine Ergebnisbestätigungssignalausgabeschaltung (G0a-G7b, G50) zur Ausgabe eines Ergebnisbestätigungssignals mit hohem Pegel, wenn eine neue Löschung im Hinblick auf das von der Löschbestätigungseinrichtung erzielte Ergebnis des Löschbestätigungsvorgangs für notwendig erachtet wird, sowie weiterhin zur Ausgabe des Ergebnisbestätigungssignals mit niedrigem Pegel, wenn eine solche neue Löschung als unnötig betrachtet wird;
eine dritte NOR Schaltung (G49) zum Empfangen der Ausgabe der zweiten NOR Schaltung und des Ergebnisbestätigungssignals;
einen fünften Inverter (G45) zum Empfangen der Ausgabe der dritten NOR Schaltung; und
einen sechsten Inverter (G46) zum Empfangen der Ausgabe des fünften Inverters;
wobei der fünfte Inverter das Löschpulssteuersignal und der sechste Inverter das invertierte Signal des Löschpulssteuersignals ausgibt.
9. Nicht-flüchtiger Halbleiterspeicher nach einem der
Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die
Zähleinrichtungen aufweisen:
eine Mehrzahl von in Reihe geschalteten teilenden Zählern (C1-Cn);
eine Pegelerkennungseinrichtung (Q11, Q12, Q16-Q19, G51, G53) zur Erkennung des Pegels der hohen Spannung; und
eine Ausgabeeinrichtung (G52, G54-G60, Q13-Q15, Q20-Q22) zum Auswählen einer der Ausgaben der teilenden Zähler entsprechend der von dem Pegelerkennungseinrichtung nachgewiesenen Pegel der hohen Spannung und zur Ausgabe dieser Ausgabe als das Löschbestätigungsfreigabesignal.
eine Mehrzahl von in Reihe geschalteten teilenden Zählern (C1-Cn);
eine Pegelerkennungseinrichtung (Q11, Q12, Q16-Q19, G51, G53) zur Erkennung des Pegels der hohen Spannung; und
eine Ausgabeeinrichtung (G52, G54-G60, Q13-Q15, Q20-Q22) zum Auswählen einer der Ausgaben der teilenden Zähler entsprechend der von dem Pegelerkennungseinrichtung nachgewiesenen Pegel der hohen Spannung und zur Ausgabe dieser Ausgabe als das Löschbestätigungsfreigabesignal.
10. Nicht-flüchtiger Halbleiterspeicher nach Anspruch 9,
dadurch gekennzeichnet, daß die Pegelerkennungseinrichtung
aufweist:
eine erste Pegelerkennungseinrichtung (Q11, Q16, Q17, G51) zur Ausgabe eines ersten Pegelerkennungssignals, wenn der Pegel der hohen Spannung höher als der vorbestimmte Pegel einer ersten Spannung ist; und
eine zweite Pegelerkennungseinrichtung (Q12, Q18, Q19, Q53) zur Ausgabe eines zweiten Pegelerkennungssignals, wenn der Pegel der hohen Spannung kleiner als eine vorbestimmte zweite Spannung ist, die niedriger als die erste Spannung ist.
eine erste Pegelerkennungseinrichtung (Q11, Q16, Q17, G51) zur Ausgabe eines ersten Pegelerkennungssignals, wenn der Pegel der hohen Spannung höher als der vorbestimmte Pegel einer ersten Spannung ist; und
eine zweite Pegelerkennungseinrichtung (Q12, Q18, Q19, Q53) zur Ausgabe eines zweiten Pegelerkennungssignals, wenn der Pegel der hohen Spannung kleiner als eine vorbestimmte zweite Spannung ist, die niedriger als die erste Spannung ist.
11. Nicht-flüchtiger Halbleiterspeicher nach Anspruch 10,
gekennzeichnet durch
die erste Pegelerkennungseinrichtung mit:
einem ersten PMOS Transistor (Q11), bei dem ein Anschluß mit einer Versorgungsspannung beaufschlagt wird und dessen Gate mit einem Erdpotential beaufschlagt wird;
einem ersten NMOS Transistor (Q16), bei dem ein Anschluß an den anderen Anschluß des ersten PMOS Transistors in einer Diodenverbindung angeschlossen ist;
einem zweiten NMOS Transistor (Q17), bei dem ein Anschluß mit dem anderen Anschluß des ersten NMOS Transistors verbunden und ein anderer Anschluß des zweiten NMOS Transistors mit dem Erdpotential beaufschlagt ist, wobei das Gate des zweiten NMOS Transistors mit der hohen Spannung beaufschlagt ist; und
einem ersten Inverter (G51) zum Empfangen des Potentials an einem Verbindungspunkt, der den ersten NMOS Transistor mit dem zweiten NMOS Transistor verbindet;
die zweite Pegelerkennungseinrichtung mit:
einem zweiten PMOS Transistor (Q12), bei dem ein Anschluß mit einer Versorgungsspannung beaufschlagt wird und dessen Gate mit einem Erdpotential beaufschlagt wird;
einem dritten NMOS Transistor (Q18), bei dem ein Anschluß an den anderen Anschluß des zweiten PMOS Transistors in einer Diodenverbindung angeschlossen ist;
einem vierten NMOS Transistor (Q19), bei dem ein Anschluß mit dem anderen Anschluß des dritten NMOS Transistors verbunden und ein anderer Anschluß des vierten NMOS Transistors mit dem Erdpotential beaufschlagt ist, wobei das Gate des vierten NMOS Transistors mit der hohen Spannung beaufschlagt ist; und
einem zweiten Inverter (G53) zum Empfangen des Potentials an einem Verbindungspunkt, der den dritten NMOS Transistor mit dem vierten NMOS Transistor verbindet;
wobei die erste Pegelerkennungseinrichtung ein erstes Pegelerkennungssignal mit hohem Pegel ausgibt, wenn der Pegel der hohen Spannung höher als 12,6 V ist, und die zweite Pegelerkennungseinrichtung ein zweites Pegelerkennungssignal mit hohem Pegel ausgibt, wenn der Pegel der hohen Spannung höher als 11,3 V ist.
einem ersten PMOS Transistor (Q11), bei dem ein Anschluß mit einer Versorgungsspannung beaufschlagt wird und dessen Gate mit einem Erdpotential beaufschlagt wird;
einem ersten NMOS Transistor (Q16), bei dem ein Anschluß an den anderen Anschluß des ersten PMOS Transistors in einer Diodenverbindung angeschlossen ist;
einem zweiten NMOS Transistor (Q17), bei dem ein Anschluß mit dem anderen Anschluß des ersten NMOS Transistors verbunden und ein anderer Anschluß des zweiten NMOS Transistors mit dem Erdpotential beaufschlagt ist, wobei das Gate des zweiten NMOS Transistors mit der hohen Spannung beaufschlagt ist; und
einem ersten Inverter (G51) zum Empfangen des Potentials an einem Verbindungspunkt, der den ersten NMOS Transistor mit dem zweiten NMOS Transistor verbindet;
die zweite Pegelerkennungseinrichtung mit:
einem zweiten PMOS Transistor (Q12), bei dem ein Anschluß mit einer Versorgungsspannung beaufschlagt wird und dessen Gate mit einem Erdpotential beaufschlagt wird;
einem dritten NMOS Transistor (Q18), bei dem ein Anschluß an den anderen Anschluß des zweiten PMOS Transistors in einer Diodenverbindung angeschlossen ist;
einem vierten NMOS Transistor (Q19), bei dem ein Anschluß mit dem anderen Anschluß des dritten NMOS Transistors verbunden und ein anderer Anschluß des vierten NMOS Transistors mit dem Erdpotential beaufschlagt ist, wobei das Gate des vierten NMOS Transistors mit der hohen Spannung beaufschlagt ist; und
einem zweiten Inverter (G53) zum Empfangen des Potentials an einem Verbindungspunkt, der den dritten NMOS Transistor mit dem vierten NMOS Transistor verbindet;
wobei die erste Pegelerkennungseinrichtung ein erstes Pegelerkennungssignal mit hohem Pegel ausgibt, wenn der Pegel der hohen Spannung höher als 12,6 V ist, und die zweite Pegelerkennungseinrichtung ein zweites Pegelerkennungssignal mit hohem Pegel ausgibt, wenn der Pegel der hohen Spannung höher als 11,3 V ist.
12. Nicht-flüchtiger Halbleiterspeicher nach einem der
Ansprüche 10 oder 11, gekennzeichnet durch
die Ausgabeeinrichtung mit:
einem ersten Inverter (G52) zum Empfangen des ersten Pegelerkennungssignals;
einem zweiten Inverter (G54) zum Empfangen des zweiten Pegelerkennungssignals;
einer ersten UND Schaltung (G58) zum Empfangen des ersten Pegelerkennungssignals und des zweiten Pegelerkennungssignals;
einer zweiten UND Schaltung (G59) zum Empfangen der Ausgabe des ersten Inverters und des zweiten Pegelerkennungssignals;
einer dritten UND Schaltung (G60) zum Empfangen der Ausgabe des ersten Inverters und der Ausgabe des zweiten Inverters;
einem ersten Übertragungsgatter (Q13, Q20), das in Antwort auf die Ausgabe der ersten UND Schaltung arbeitet;
einem zweiten Übertragungsgatter (Q14, Q21), das in Antwort auf die Ausgabe der zweiten AND Schaltung arbeitet; und
einem dritten Übertragungsgatter (Q15, Q22), das in Antwort auf die Ausgabe der dritten AND Schaltung arbeitet;
der Mehrzahl teilender Zähler mit:
einem ersten teilenden Zähler (Cn-2);
einem zweiten teilenden Zähler (Cn-1) zum Teilen der Ausgabe des ersten teilenden Zählers; und
einem dritten teilenden Zähler (Cn) zum Teilen der Ausgabe des zweiten teilenden Zählers;
wobei das erste, zweite und dritte Übertragungsgatter die Ausgaben des ersten, zweiten beziehungsweise dritten teilenden Zählers ausgeben.
einem ersten Inverter (G52) zum Empfangen des ersten Pegelerkennungssignals;
einem zweiten Inverter (G54) zum Empfangen des zweiten Pegelerkennungssignals;
einer ersten UND Schaltung (G58) zum Empfangen des ersten Pegelerkennungssignals und des zweiten Pegelerkennungssignals;
einer zweiten UND Schaltung (G59) zum Empfangen der Ausgabe des ersten Inverters und des zweiten Pegelerkennungssignals;
einer dritten UND Schaltung (G60) zum Empfangen der Ausgabe des ersten Inverters und der Ausgabe des zweiten Inverters;
einem ersten Übertragungsgatter (Q13, Q20), das in Antwort auf die Ausgabe der ersten UND Schaltung arbeitet;
einem zweiten Übertragungsgatter (Q14, Q21), das in Antwort auf die Ausgabe der zweiten AND Schaltung arbeitet; und
einem dritten Übertragungsgatter (Q15, Q22), das in Antwort auf die Ausgabe der dritten AND Schaltung arbeitet;
der Mehrzahl teilender Zähler mit:
einem ersten teilenden Zähler (Cn-2);
einem zweiten teilenden Zähler (Cn-1) zum Teilen der Ausgabe des ersten teilenden Zählers; und
einem dritten teilenden Zähler (Cn) zum Teilen der Ausgabe des zweiten teilenden Zählers;
wobei das erste, zweite und dritte Übertragungsgatter die Ausgaben des ersten, zweiten beziehungsweise dritten teilenden Zählers ausgeben.
13. Nicht-flüchtiger Halbleiterspeicher mit entsprechend den
Ein/Ausgabedaten eingerichteten Speicherzellenblöcken (B0a, B0b,
. . ., B7a, B7b), die weiterhin in eine Mehrzahl von Blöcken
unterteilt sind, wobei der nicht-flüchtige Halbleiterspeicher
aufweist:
eine Löschpulsausgabeeinrichtung (EPG) zur Ausgabe von Löschpulsen (EP);
eine Mehrzahl von entsprechend der Mehrzahl der Blöcke eingerichteten Löschbestätigungseinrichtungen (SA0a, SA0b, . . ., SA7a, SA7b), wobei die Löschbestätigungseinrichtungen an den in den entsprechenden Blöcken gespeicherten Daten Löschbestätigungsvorgänge ausführen;
eine Mehrzahl von entsprechend der Mehrzahl der Blöcke eingerichteten Löscheinrichtungen (EC0a, EC0b, . . ., EC7a, EC7b), wobei die Löscheinrichtungen die in den jeweiligen Blöcken gespeicherten Daten als Antwort auf die Löschpulse löschen; und
eine Löschpulssteuereinrichtung (EPCCa) zur Ausgabe eines Löschpulssteuersignals als Antwort auf die Löschpulse, wenn die Löschbestätigungseinrichtungen urteilen, daß alle in der Mehrzahl der Blöcke gespeicherten Daten noch gelöscht werden müssen,
wobei die Löschpulsausgabeeinrichtung (EPG) die Löschpulse als Antwort auf das Löschpulssteuersignal ausgibt.
eine Löschpulsausgabeeinrichtung (EPG) zur Ausgabe von Löschpulsen (EP);
eine Mehrzahl von entsprechend der Mehrzahl der Blöcke eingerichteten Löschbestätigungseinrichtungen (SA0a, SA0b, . . ., SA7a, SA7b), wobei die Löschbestätigungseinrichtungen an den in den entsprechenden Blöcken gespeicherten Daten Löschbestätigungsvorgänge ausführen;
eine Mehrzahl von entsprechend der Mehrzahl der Blöcke eingerichteten Löscheinrichtungen (EC0a, EC0b, . . ., EC7a, EC7b), wobei die Löscheinrichtungen die in den jeweiligen Blöcken gespeicherten Daten als Antwort auf die Löschpulse löschen; und
eine Löschpulssteuereinrichtung (EPCCa) zur Ausgabe eines Löschpulssteuersignals als Antwort auf die Löschpulse, wenn die Löschbestätigungseinrichtungen urteilen, daß alle in der Mehrzahl der Blöcke gespeicherten Daten noch gelöscht werden müssen,
wobei die Löschpulsausgabeeinrichtung (EPG) die Löschpulse als Antwort auf das Löschpulssteuersignal ausgibt.
14. Nicht-flüchtiger Halbleiterspeicher nach Anspruch 13,
weiter aufweisend:
eine Zähleinrichtung (EPCa) zum Zählen der Löschpulse und zur Ausgabe eines Anweisungssignals zur Bestimmung eines normalen Löschvorgangs, wenn die Anzahl der Löschpulse einen oberen Grenzwert für eine erste Löschung erreicht;
wobei die Löschpulssteuereinrichtung ein Löschpulssteuersignal als Antwort auf die Löschpulse ausgibt, wenn die Löschbestätigungseinrichtung urteilt, daß alle Daten in der Mehrzahl der Blöcke noch gelöscht werden müssen und das Anweisungssignal einen normalen Löschvorgang nicht bestimmt,
wobei die Löschpulssteuereinrichtung weiterhin ein Löschpulssteuersignal als Antwort auf die Löschpulse ausgibt, wenn die Löschbestätigungseinrichtungen urteilen, daß die Daten in wenigstens einem aus der Mehrzahl der Blöcke noch gelöscht werden müssen und das Anweisungssignal einen normalen Löschvorgang bestimmt.
eine Zähleinrichtung (EPCa) zum Zählen der Löschpulse und zur Ausgabe eines Anweisungssignals zur Bestimmung eines normalen Löschvorgangs, wenn die Anzahl der Löschpulse einen oberen Grenzwert für eine erste Löschung erreicht;
wobei die Löschpulssteuereinrichtung ein Löschpulssteuersignal als Antwort auf die Löschpulse ausgibt, wenn die Löschbestätigungseinrichtung urteilt, daß alle Daten in der Mehrzahl der Blöcke noch gelöscht werden müssen und das Anweisungssignal einen normalen Löschvorgang nicht bestimmt,
wobei die Löschpulssteuereinrichtung weiterhin ein Löschpulssteuersignal als Antwort auf die Löschpulse ausgibt, wenn die Löschbestätigungseinrichtungen urteilen, daß die Daten in wenigstens einem aus der Mehrzahl der Blöcke noch gelöscht werden müssen und das Anweisungssignal einen normalen Löschvorgang bestimmt.
15. Nicht-flüchtiger Halbleiterspeicher nach einem der
Ansprüche 13 oder 14, dadurch gekennzeichnet, daß die
Löschpulssteuereinrichtung aufweist:
eine erste NOR Schaltung (G71) zum Empfangen eines Ausgangs signals von der Mehrzahl der Löschbestätigungseinrichtungen und des Anweisungssignals der Zähleinrichtungen, wobei das Ausgabe signal das Ergebnis der von der Mehrzahl der Löschbe stätigungseinrichtungen durchgeführten Löschbestätigungsvor gänge anzeigt;
eine zweite NOR Schaltung (G72) zum Empfangen des invertierten Signal des von der Mehrzahl der Löschbestätigungseinrichtun gen ausgegebenen Signals und des invertierten Signals des An weisungssignals der Zähleinrichtung, wobei das Ausgabesignal das Ergebnis der von der Mehrzahl der Löschbestätigungsein richtungen durchgeführten Löschbestätigungsvorgänge anzeigt;
einen ersten Inverter (G68) zum Empfangen der Ausgabe der zweiten NOR Schaltung;
eine dritte NOR Schaltung (G73) zum Empfangen der Ausgabe der ersten NOR Schaltung und der Ausgabe des ersten Inverters;
einen zweiten Inverter (G67) zum Empfangen der Ausgabe der dritten NOR Schaltung;
einen dritten Inverter (G61) zum Empfangen der Löschpulse;
einen vierten Inverter (G62) zum Empfangen der Ausgabe des dritten Inverters;
einen fünften Inverter (G63) zum Empfangen der Ausgabe des vierten Inverters;
eine vierte NOR Schaltung (G69) zum Empfangen der Ausgabe des fünften Inverters und den Löschpulsen;
einen sechsten Inverter (G64) zum Empfangen der Ausgabe der vierten NOR Schaltung;
einen siebten Inverter (G65) zum Empfangen der Ausgabe des sechsten Inverters;
eine fünfte NOR Schaltung (G70) zum Empfangen der Ausgabe des siebten Inverters und der Ausgabe des zweiten Inverters; und
einen achten Inverter (G66) zum Empfangen der Ausgabe der fünften NOR Schaltung.
eine erste NOR Schaltung (G71) zum Empfangen eines Ausgangs signals von der Mehrzahl der Löschbestätigungseinrichtungen und des Anweisungssignals der Zähleinrichtungen, wobei das Ausgabe signal das Ergebnis der von der Mehrzahl der Löschbe stätigungseinrichtungen durchgeführten Löschbestätigungsvor gänge anzeigt;
eine zweite NOR Schaltung (G72) zum Empfangen des invertierten Signal des von der Mehrzahl der Löschbestätigungseinrichtun gen ausgegebenen Signals und des invertierten Signals des An weisungssignals der Zähleinrichtung, wobei das Ausgabesignal das Ergebnis der von der Mehrzahl der Löschbestätigungsein richtungen durchgeführten Löschbestätigungsvorgänge anzeigt;
einen ersten Inverter (G68) zum Empfangen der Ausgabe der zweiten NOR Schaltung;
eine dritte NOR Schaltung (G73) zum Empfangen der Ausgabe der ersten NOR Schaltung und der Ausgabe des ersten Inverters;
einen zweiten Inverter (G67) zum Empfangen der Ausgabe der dritten NOR Schaltung;
einen dritten Inverter (G61) zum Empfangen der Löschpulse;
einen vierten Inverter (G62) zum Empfangen der Ausgabe des dritten Inverters;
einen fünften Inverter (G63) zum Empfangen der Ausgabe des vierten Inverters;
eine vierte NOR Schaltung (G69) zum Empfangen der Ausgabe des fünften Inverters und den Löschpulsen;
einen sechsten Inverter (G64) zum Empfangen der Ausgabe der vierten NOR Schaltung;
einen siebten Inverter (G65) zum Empfangen der Ausgabe des sechsten Inverters;
eine fünfte NOR Schaltung (G70) zum Empfangen der Ausgabe des siebten Inverters und der Ausgabe des zweiten Inverters; und
einen achten Inverter (G66) zum Empfangen der Ausgabe der fünften NOR Schaltung.
16. Nicht-flüchtiger Halbleiterspeicher, mit entsprechend der
Ein/Ausgabedaten eingerichteten Speicherzellenfeldblöcken
(B0a, B0b, . . ., B7a, B7b), die weiter in eine Mehrzahl von
Blöcken unterteilt sind, wobei die nicht-flüchtige Halbleiter
speichereinrichtung aufweist:
eine Löschpulspulsausgabeeinrichtung (EPG) zur Ausgabe von Löschpulsen;
eine Mehrzahl von Löschbestätigungseinrichtungen (SP0a, SP0b, . . ., SP7a, SP7b), von denen jeweils eine jeweils einem aus der Mehr zahl von Blöcken entspricht, wobei die Löschbestätigungsein richtungen an den in den jeweiligen Blöcken gespeicherten Da ten Löschbestätigungsvorgänge ausführen;
eine Mehrzahl von Löscheinrichtungen (EC0a, EC0b, . . ., EC7a, EC7b), von denen jeweils eine jeweils einem aus der Mehrzahl von Blöcken entsprechen, wobei die Löscheinrichtung die in den je weiligen Blöcken gespeicherten Daten als Antwort auf die Löschpulse löscht;
eine Bestimmungseinrichtung (MC) zur Bestimmung des am schnellsten löschbaren Blocks aus der Mehrzahl der Blöcke; und
eine Löschpulssteuereinrichtung (EPCC) zur Ausgabe eines Löschpulssteuersignals bis alle im, durch die Bestimmungsein richtung bestimmten, am schnellsten löschbaren Block gespei cherten Daten gelöscht sind, wobei die Ausgabe des Löschpuls steuersignals ausschließlich im Zusammenhang mit der Beurtei lung der Löschbestätigungseinrichtung beeinflußt wird, die unter der Mehrzahl der Löschbestätigungseinrichtungen ausge wählt wurde und dem am schnellsten löschbaren Block entspricht, wobei die Löschpulsausgabeeinrichtung die Löschpulse als Antwort auf das Löschpulssteuersignal ausgibt.
eine Löschpulspulsausgabeeinrichtung (EPG) zur Ausgabe von Löschpulsen;
eine Mehrzahl von Löschbestätigungseinrichtungen (SP0a, SP0b, . . ., SP7a, SP7b), von denen jeweils eine jeweils einem aus der Mehr zahl von Blöcken entspricht, wobei die Löschbestätigungsein richtungen an den in den jeweiligen Blöcken gespeicherten Da ten Löschbestätigungsvorgänge ausführen;
eine Mehrzahl von Löscheinrichtungen (EC0a, EC0b, . . ., EC7a, EC7b), von denen jeweils eine jeweils einem aus der Mehrzahl von Blöcken entsprechen, wobei die Löscheinrichtung die in den je weiligen Blöcken gespeicherten Daten als Antwort auf die Löschpulse löscht;
eine Bestimmungseinrichtung (MC) zur Bestimmung des am schnellsten löschbaren Blocks aus der Mehrzahl der Blöcke; und
eine Löschpulssteuereinrichtung (EPCC) zur Ausgabe eines Löschpulssteuersignals bis alle im, durch die Bestimmungsein richtung bestimmten, am schnellsten löschbaren Block gespei cherten Daten gelöscht sind, wobei die Ausgabe des Löschpuls steuersignals ausschließlich im Zusammenhang mit der Beurtei lung der Löschbestätigungseinrichtung beeinflußt wird, die unter der Mehrzahl der Löschbestätigungseinrichtungen ausge wählt wurde und dem am schnellsten löschbaren Block entspricht, wobei die Löschpulsausgabeeinrichtung die Löschpulse als Antwort auf das Löschpulssteuersignal ausgibt.
17. Nicht-flüchtiger Halbleiterspeicher nach Anspruch 16, da
durch gekennzeichnet, daß die Bestimmungseinrichtung eine
Mehrzahl von nicht-flüchtigen, jeweils einem aus der Mehrzahl der Blöcke
entsprechenden Speichereinrichtungen (MC) aufweist;
wobei Daten nur zu denjenigen aus der Mehrzahl der nicht flüchtigen Speicherelemente, die dem am schnellsten löschbaren Block entsprechen, geschrieben werden; und
wobei die Löschbestätigungseinrichtungen entsprechend der, in der Mehrzahl der nicht-flüchtigen Speicherelemente gespeicher ten Daten und entsprechend einem vorbestimmten Steuersignal aktiviert werden.
wobei Daten nur zu denjenigen aus der Mehrzahl der nicht flüchtigen Speicherelemente, die dem am schnellsten löschbaren Block entsprechen, geschrieben werden; und
wobei die Löschbestätigungseinrichtungen entsprechend der, in der Mehrzahl der nicht-flüchtigen Speicherelemente gespeicher ten Daten und entsprechend einem vorbestimmten Steuersignal aktiviert werden.
18. Nicht-flüchtiger Halbleiterspeicher nach Anspruch 17, da
durch gekennzeichnet, daß die Löschbestätigungseinrichtungen
aufweisen:
eine Leseverstärkersteuerschaltung (SACC) zur Ausgabe eines Leseverstärkersteuersignals als das vorbestimmte Steuersignal;
eine Adressendetektierschaltung (AC) zum Nachweis der Vollen dung des Löschbestätigungsvorgangs bis zur letzten Adresse;
einen Schalter (SW1) zur Auswahl von entweder einer Ausgabe eines nicht-flüchtigen Speicherelements oder eines Signals mit niedrigem Pegel, gemäß der Ausgabe der Adressendetektierschal tung;
eine NOR Schaltung (G81) zum Empfang des Leseverstärkersteuer signals und der Ausgabe des Schalters;
ein Inverter (G82) zum Empfang der Ausgabe der NOR-Schaltung; und
einen Leseverstärker, der als Antwort auf die Ausgabe des Inver ters betrieben wird.
eine Leseverstärkersteuerschaltung (SACC) zur Ausgabe eines Leseverstärkersteuersignals als das vorbestimmte Steuersignal;
eine Adressendetektierschaltung (AC) zum Nachweis der Vollen dung des Löschbestätigungsvorgangs bis zur letzten Adresse;
einen Schalter (SW1) zur Auswahl von entweder einer Ausgabe eines nicht-flüchtigen Speicherelements oder eines Signals mit niedrigem Pegel, gemäß der Ausgabe der Adressendetektierschal tung;
eine NOR Schaltung (G81) zum Empfang des Leseverstärkersteuer signals und der Ausgabe des Schalters;
ein Inverter (G82) zum Empfang der Ausgabe der NOR-Schaltung; und
einen Leseverstärker, der als Antwort auf die Ausgabe des Inver ters betrieben wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22444994A JP3448365B2 (ja) | 1994-09-20 | 1994-09-20 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19526204A1 DE19526204A1 (de) | 1996-03-21 |
DE19526204C2 true DE19526204C2 (de) | 1997-10-23 |
Family
ID=16813952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19526204A Expired - Fee Related DE19526204C2 (de) | 1994-09-20 | 1995-07-18 | Nicht-flüchtiger Halbleiterspeicher |
Country Status (3)
Country | Link |
---|---|
US (1) | US5583809A (de) |
JP (1) | JP3448365B2 (de) |
DE (1) | DE19526204C2 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2806326B2 (ja) * | 1995-09-27 | 1998-09-30 | 日本電気株式会社 | 不揮発性半導体記憶装置の書込み・消去方法 |
US6028794A (en) * | 1997-01-17 | 2000-02-22 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and erasing method of the same |
US6452836B1 (en) | 2001-03-09 | 2002-09-17 | Micron Technology, Inc. | Non-volatile memory device with erase cycle register |
US6549467B2 (en) | 2001-03-09 | 2003-04-15 | Micron Technology, Inc. | Non-volatile memory device with erase address register |
US6490202B2 (en) | 2001-04-06 | 2002-12-03 | Micron Technology, Inc. | Non-volatile memory device with erase register |
JP2011008838A (ja) * | 2009-06-23 | 2011-01-13 | Toshiba Corp | 不揮発性半導体記憶装置およびその書き込み方法 |
JP5404670B2 (ja) * | 2011-02-10 | 2014-02-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03181095A (ja) * | 1989-12-08 | 1991-08-07 | Hitachi Ltd | 不揮発性半導体記憶装置 |
JP2654596B2 (ja) * | 1989-02-06 | 1997-09-17 | 株式会社日立製作所 | 不揮発性記憶装置 |
JP2709751B2 (ja) * | 1990-06-15 | 1998-02-04 | 三菱電機株式会社 | 不揮発性半導体記憶装置およびそのデータ消去方法 |
JPH0447595A (ja) * | 1990-06-15 | 1992-02-17 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP3408552B2 (ja) * | 1991-02-11 | 2003-05-19 | インテル・コーポレーション | 不揮発性半導体メモリをプログラム及び消去する回路とその方法 |
JPH04351794A (ja) * | 1991-05-29 | 1992-12-07 | Hitachi Ltd | 不揮発性記憶装置 |
US5245572A (en) * | 1991-07-30 | 1993-09-14 | Intel Corporation | Floating gate nonvolatile memory with reading while writing capability |
JPH0574182A (ja) * | 1991-09-10 | 1993-03-26 | Nec Corp | 不揮発性半導体記憶装置 |
JP2917612B2 (ja) * | 1991-09-25 | 1999-07-12 | 信越化学工業株式会社 | ポリシランの製造方法 |
JP2667617B2 (ja) * | 1992-03-05 | 1997-10-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JPH05283708A (ja) * | 1992-04-02 | 1993-10-29 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置,その製造方法および試験方法 |
JPH065087A (ja) * | 1992-06-24 | 1994-01-14 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH06131890A (ja) * | 1992-10-20 | 1994-05-13 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH06139785A (ja) * | 1992-10-27 | 1994-05-20 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP3392165B2 (ja) * | 1993-01-05 | 2003-03-31 | 富士通株式会社 | 半導体記憶装置 |
JPH06259978A (ja) * | 1993-03-03 | 1994-09-16 | Nec Ic Microcomput Syst Ltd | フラッシュ消去型不揮発性メモリ |
JP3496285B2 (ja) * | 1994-08-31 | 2004-02-09 | 富士通株式会社 | フラッシュ・メモリ |
-
1994
- 1994-09-20 JP JP22444994A patent/JP3448365B2/ja not_active Expired - Fee Related
-
1995
- 1995-05-12 US US08/439,743 patent/US5583809A/en not_active Expired - Lifetime
- 1995-07-18 DE DE19526204A patent/DE19526204C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0887894A (ja) | 1996-04-02 |
DE19526204A1 (de) | 1996-03-21 |
US5583809A (en) | 1996-12-10 |
JP3448365B2 (ja) | 2003-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3936676C2 (de) | ||
DE2828855C2 (de) | Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s) | |
DE4119394C2 (de) | Nichtflüchtige Halbleiterspeichereinrichtung und Datenlöschungsverfahren hierfür | |
DE3934303C2 (de) | Adreßdecoder für nichtflüchtige Speicher | |
DE4040492C2 (de) | ||
DE2844955C2 (de) | Permanent-Halbleiterspeicher | |
DE69434550T2 (de) | Nichtflüchtiges Halbleiterspeicherbauelement, welches die Anforderungen an dessen Spannungsfestigkeit verringert | |
DE60303511T2 (de) | Verfahren zum löschen eines flash-speichers unter verwendung eines prä-lösch verfahrensschritts | |
DE4207934A1 (de) | Elektrisch loesch- und programmierbares, nichtfluechtiges speichersystem mit schreib-pruef-einsteller unter verwendung zweier bezugspegel | |
DE4422810A1 (de) | Nichtflüchtige Halbleiterspeichervorrichtung | |
DE4302223A1 (de) | Nicht-flüchtige Halbleiterspeichereinrichtung sowie Herstellungs- und Testverfahren dafür | |
DE69818325T2 (de) | Statische Halbleiterspeicheranordnung mit Zeitgeberschaltung | |
DE19730116C2 (de) | Halbleiterspeicher mit nicht-flüchtigen Zwei-Transistor-Speicherzellen | |
DE19526204C2 (de) | Nicht-flüchtiger Halbleiterspeicher | |
DE2514582C2 (de) | Schaltung zur erzeugung von leseimpulsen | |
EP0046215B1 (de) | Schaltungsanordnung für die Prüfung von Speicherzellen programmierbarer MOS-integrierter Halbleiterspeicher | |
DE4226847C2 (de) | Flash-EEPROM und Verfahren zum Löschen der Speicherzellen von Flash-EEPROMS | |
EP0100772B1 (de) | Elektrisch programmierbare Speichermatrix | |
DE69630228T2 (de) | Flash-speichersystem mit reduzierten störungen und verfahren dazu | |
DE69628963T2 (de) | Verfahren zum Löschen eines nichtflüchtigen Halbleiterspeichers mit redundanten Zellen | |
DE69828669T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung | |
DE69730306T2 (de) | Dateneinschreibschaltung für nichtflüchtigen Halbleiterspeicher | |
EP0658905B1 (de) | Elektronische Speicherschaltung | |
EP0988633B1 (de) | Ansteuerschaltung für nichtflüchtige halbleiter-speicheranordnung | |
DE69930023T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20150203 |