DE69730306T2

DE69730306T2 - Dateneinschreibschaltung für nichtflüchtigen Halbleiterspeicher

Info

Publication number: DE69730306T2
Application number: DE69730306T
Authority: DE
Inventors: Yasuaki 5-8 Hirano
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-12-25
Filing date: 1997-12-23
Publication date: 2005-08-18
Anticipated expiration: 2017-12-24
Also published as: DE69730306D1; US5910918A; EP0851432B1; EP0851432A2; KR19980064051A; EP0851432A3; JPH10188583A; TW342499B; KR100294311B1; JP3401395B2

Description

Hintergrund der Erfindung
(1) Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher, wie etwa einen Flash-Speicher etc., wobei sie insbesondere eine Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher betrifft, der ein virtuell geerdetes Speicherzellenfeld aufweist.
(2) Beschreibung des Standes der Technik
Als ein Typ nichtflüchtiger Halbleiter sind in herkömmlicher weise Flash-Speicher bekannt, in welchen eingeschriebene Daten elektrisch als Ganzes oder zum Teil (in Blöcken als die Einheiten) gelöscht werden können. Dieser Flash-Speicher besteht aus Speicherzellen zum Speichern eines Bits von Daten als eine minimale Einheit, die aus einem MOS-(Metall-Oxid-Halbleiter-)Feldeffekttransistor mit einem Floating-Gate ausgeführt sind (nachstehend einfach als eine "Speicherzelle" bezeichnet), der einen wie in 1 gezeigten Schnittaufbau aufweist.
Veranschaulichend wird beispielsweise die in der Figur gezeigte Speicherzelle durch ein selektives Diffundieren eines n-Typ-Dotiermittels, wie etwa Arsen (Atomsymbol: As) oder der – gleichen, in die Hauptebene eines Halbleitersubstrats S vom p-Typ hergestellt, um die Source S und das Drain D zu bilden, und indem dann Schichten eines Tunneloxidfilms (nicht codiert), eines Floating-Gates FG und eines Zwischenschicht-Isolationsfilms (nicht codiert) und ein Steuer-Gate CG in dieser sequenziellen Reihenfolge auf der Substrat-Hauptfläche in dem Kanalbildungsbereich zwischen der Source S und dem Drain D gebildet werden. In der somit konfigurierten Speicherzelle wird die auftretende Schwellenspannung V_thc der Speicherzelle durch ein Ziehen oder Injizieren von Elektronen bezüglich des Floating-Gates FG variiert, um dadurch Daten zu schreiben oder zu löschen. Nachstehend bedeutet eine Referenz auf einen "Transistor" ein Feldeffekttransistor.
In dem obigen Fall entsprechen Daten "0", die in eine Speicherzelle eingeschrieben sind, dem Zustand, wo die Schwellenspannung V_thc in der Speicherzelle hoch ausgeführt ist (Zustand, wo Elektronen darin injiziert worden sind), und Daten "1" entsprechen dem Zustand, wo die Schwellenspannung V_thc niedrig ausgeführt ist (Zustand, wo Elektronen davon gezogen worden sind). Dementsprechend werden, wenn Daten als Ganzes gelöscht werden, sämtliche der Speicherzellen in den Datenzustand "0" initialisiert. Wenn Daten eingeschrieben werden, werden sämtliche Daten gelöscht und dann Elektronen von selektiven Floating-Gates FG von Speicherzellen gezogen, in welchen Daten "1" geschrieben werden sollen.
Ein Typ einer Speicherzelle ist beispielsweise in "Memory Array Architecture and Decoding Scheme for 3V Only Sector Erasable DINOR Flash Memory" (IEEE, J. Solid-State Circuits, Band 29, Nr. 4, S. 454-460, April 1994) und in "16 Mbit DINOR Flash Memory for 3.3V single power source" (The Journal of the Institute of Electronics, Information and Communication Engineers, ICD95-38, S. 55-62, 1995) offenbart worden. Diese Speicherzelle verwendet einen Typ eines Tunnelstroms, nämlich den Fowler-Nordheim-Strom (bezeichnet als "FN-Strom").
In dieser Speicherzelle werden Elektronen bezüglich des Floating-Gates FG durch die Drain-D-Seite von dem FN-Strom gezogen, um selektiv Daten "1" zu schreiben, während Elektronen über die Source-S-Seite auch von dem FN-Strom injiziert werden, um Daten "1" zu löschen (um die Zelle auf Daten "0" zu initialisieren). Bedingungen der angelegten Spannungen für jeden Betriebsmodus sind in Tabelle 1 gezeigt.
Tabelle 1
Wie in der Tabelle 1 gezeigt, wird, wenn Daten "1" in diese Speicherzelle geschrieben werden, eine negative Spannung V_nw (z.B. -8 V) an das Steuer-Gate CG und eine positive Spannung V_pp (z.B. +4 V) an das Drain D angelegt, wobei die Source S floatet, so dass ein hohes elektrisches Feld von dem Drain D zu dem Floating-Gate FG reicht, um einen FN-Strom zu erzeugen. Somit werden Elektronen von dem Floating-Gate FG zu dem Drain D gezogen, um dadurch die Schwellenspannung V_thc der Speicherzelle auf ungefähr 1,5 V abzusenken, womit Daten "1" geschrieben werden.
Wenn die somit eingeschriebenen Daten "1" gelöscht werden, wird eine positive Spannung V_pe (z.B. +10 V) an das Steuer-Gate CG und eine negative Spannung V_ns (z.B. -8 V) an die Source S angelegt, wobei das Drain D floatet, so dass Elektronen von der Source-S-Seite und dem Substrat in das Floating-Gate durch den FN-Strom injiziert werden, um dadurch die Schwellenspannung V_thc der Speicherzelle, die niedrig ausgeführt worden ist, auf ungefähr 3 V oder darüber zu erhöhen, womit die Zelle auf Daten "0" initialisiert wird.
Weiter wird, wenn die eingeschriebenen Daten aus der Speicherzelle ausgelesen werden, eine Source-Spannung V_cc (z.B. 3 V) an das Steuer-Gate CG angelegt, eine Vorspannung V_bias (z.B. 1 V) an das Drain D und eine Massespannung V_ss (0 V) an die Source S angelegt, und der Drain-Strom I_d, der durch die Speicherzelle fließt, wird erfasst und gelesen. D.h., dass, wenn die Schwellenspannung V_thc der Speicherzelle durch ein Einschreiben von Daten (durch ein Ziehen oder Injizieren von Elektronen) variiert wird, der Drain-Strom I_d, der durch die Speicherzelle fließt, variiert. Deswegen ist es möglich, die eingeschriebe nen Daten durch ein Erfassen des Drain-Stroms I_d, der durch die Speicherzelle fließt, zu erfassen.
Im Allgemeinen ist in einem Flash-Speicher, wie er in 2 gezeigt ist, ein Zellenfeld vom NOR-Typ aus Speicherzellen 00 bis nn gebildet, bei welchen unter Verwendung des zuvor erwähnten FN-Stroms Daten eingeschrieben, ausgelesen und gelöscht werden. Nun werden Dateneinschreib-, -lösch- und -lesebetriebsschritte erläutert werden, indem eine Speicherzelle 00 als ein Element des Zellenfelds vom NOR-Typ, das in 2 gezeigt ist, beispielhaft erläutert wird.
In dieser Figur wird, wenn Daten "1" in eine Speicherzelle 00 eingeschrieben werden, V_nw (-8 V) an eine Wortleitung WL0 angelegt, eine Spannung V_pp (+4 V) an eine Bitleitung BL0 angelegt, wobei eine gemeinsame Source-Leitung SL floatet. Unter dieser Bedingung wird ein hohes elektrisches Feld erzeugt, das sich von dem Drain zu dem Floating-Gate in der Speicherzelle 00 hin ableitet, und Elektronen werden durch den FN-Strom von dem Floating-Gate zu dem Drain hin gezogen, um dadurch die Schwellenspannung der Speicherzelle 00 abzusenken.
Wenn die einzuschreibenden Daten "0" sind, wird eine Massespannung V_ss (0 V) anstelle der zuvor erwähnten V_pp an die Bitleitung BL0 angelegt. In diesem Fall wird das elektrische Feld zwischen dem Floating-Gate und dem Drain in der Speicherzelle 00 niedrig, so dass kein FN-Strom fließen wird. Dementsprechend werden keine Elektronen von dem Floating-Gate gezogen, wodurch seine Schwellenspannung V_thc auf 3 V oder darüber gehalten wird (die initialisierten Daten "0" werden aufrechterhalten).
Als Nächstes wird, wenn die eingeschriebenen Daten gelöscht werden, eine positive hohe Spannung V_pe (+10 V) an sämtliche der Wortleitungen WL0 bis WLn (das Steuer-Gate jeder Speicherzelle) angelegt, eine negative Spannung V_ns (-8 V) an die gemeinsamen Source-Leitungen SL (die Source jeder Speicherzelle) und das Substrat angelegt, wobei sämtliche der Bitleitungen BLO bis BLn (das Drain jeder Speicherzelle) floaten. Bei dieser Einstellung wird in sämtlichen der Speicherzellen einschließlich der Speicherzelle 00 ein hohes elektrisches Feld zwischen der Source oder dem Substrat und dem Floating-Gate erzeugt, so dass Elektronen in jedes Floating-Gate FG injiziert werden. Folglich werden die Schwellenspannungen für sämtliche der Speicherzellen erhöht, so dass jede Speicherzelle zu dem initialisierten Zustand oder dem Zustand der Daten "0" zurückkehrt.
Als Nächstes wird, wenn die Daten aus der Speicherzelle 00 ausgelesen werden (inklusive dem Fall einer Verifikation), eine Lesevorspannung V_bias (ungefähr 1 V) an die Bitleitung BL0, eine Massespannung V_ss (0 V) an die gemeinsame Source-Leitung SL und V_cc (3 V) an die Wortleitung WLO angelegt, um den Drain-Strom I_d zu erfassen. Bei dieser Erfassung werden, wenn der Drain-Strom I_d hoch ist, die Daten aus der Speicherzelle ausgelesen, wenn beurteilt wird, dass sie "1" sind, wohingegen dann, wenn der Drain-Strom I_d niedrig ist, beurteilt wird, dass die Daten "0" sind.
Unter Bezugnahme nun auf 3 wird eine Erläuterung einer herkömmlichen Dateneinschreibschaltung zum Einschreiben von Daten in Speicherzellen ausgeführt werden, die das zuvor erwähnte Zellenfeld vom NOR-Typ ausbilden. Eine herkömmliche Dateneinschreibschaltung 100, die in dieser Figur gezeigt ist, besteht aus einem Transfer-Gate TG zum Auswählen einer Bitleitung BL, die mit dem Drain einer Speicherzelle M verbunden ist, in Übereinstimmung mit einem Spaltenauswahlsignal Y, das von einem nicht veranschaulichten Decoder und einer Verriegelungsschaltung, die mit der Bitleitung BL über dieses Transfer-Gate T verbunden ist, ausgegeben wird. Diese Verriegelungsschaltung L ist ein Flip-Flop, das aus zwei Invertern (nicht codiert) besteht, wobei ihre Eingänge und Ausgänge miteinander kreuzgekoppelt sind. Die Energiequelle für diese Inverter (den Flip-Flop) wird zwischen einer Spannung V_pp (z.B. +4 V) und der Energiequellenspannung V_cc (z.B. +3 V) in Übereinstimmung mit dem Betriebsmodus geschaltet.
Nun wird, wenn Daten "1" in die Speicherzelle M, die in 3 gezeigt ist, eingeschrieben werden, zuerst die Energiespannung V_cc (+3 V) als die Energiequelle für die Inverter, die die Verriegelungsschaltung L bilden, eingestellt, um so Daten "1", die von einem nicht veranschaulichten Datentreiber zugeführt werden, zu verriegeln. Als Nächstes wird, wenn die Energiequelle zu den Invertern auf die Spannung V_pp (+4 V) geändert wird und das Transfer-Gate TG eingeschaltet wird, eine Spannung in Übereinstimmung mit den Daten, die von der Verriegelungsschaltung L verriegelt worden sind, an die Bitleitung BL angelegt.
In diesem Fall sind die Daten, die von der Verriegelungsschaltung L verriegelt worden sind, "1", so dass ein Knoten A des Flip-Flops bei der Spannung V_pp (+4 V) stabilisiert wird. In diesem Zustand überträgt, wenn das Spaltenauswahlsignal Y, das dem Gate des Transfer-Gates TG vorgegeben wird, angehoben wird, dieses Transfer-Gate TG, ohne jedweden Spannungsabfall aufgrund seiner Schwellenspannung zu durchlaufen, die Spannung an dem Knoten A auf die Bitleitung BL. Dementsprechend wird die Spannung V_pp (+4 V) bei dem Knoten A des Flip-Flops, so wie sie ist, an die Bitleitung BL angelegt. Wenn die Daten, die von der Verriegelungsschaltung L verriegelt worden sind, "0" sind, wird das Potenzial an dem Knoten A auf die Massespannung V_ss (0 V) stabilisiert, die wiederum an die Bitleitung BL angelegt wird.
Auf diese Weise wird die Spannung, die an die Bitleitung BL anzulegen ist, in Übereinstimmung mit den Daten ausgewählt, um dadurch die Intensität des elektrischen Felds zwischen dem Floating-Gate und dem Drain in der Speicherzelle zu bestimmen. Folglich werden, wenn dieses elektrische Feld stark ist, Elektronen gezogen, und Daten "1" werden in der Zelle aufgezeichnet werden, wohingegen dann, wenn dieses elektrische Feld schwach ist, keine Extraktion von Elektronen auftreten wird und Daten "0" aufgezeichnet werden (die Anfangsdaten "0" werden aufrechterhalten).
In dem in 2 gezeigten, zuvor erwähnten Zellenfeld vom NOR-Typ sind sämtliche der Source-Anschlüsse von den Speicherzellen 00 bis nn mit der gemeinsamen Source-Leitung SL verbunden, die ihre Verdrahtungsfläche innerhalb des Zellenfelds benötigt. Dies ist ein Hindernis bei einem Verringern der Fläche des Speicherfelds.
Um damit zurechtzukommen, existiert für ein Zellenfeld vom NOR-Typ, das eine derartige gemeinsame Source-Leitung aufweist, eine wie in 4 gezeigte Konfiguration, die als ein virtuell geerdetes Zellenfeld bezeichnet wird, in welchem die zuvor erwähnte gemeinsame Source-Leitung SL eliminiert ist, indem das Drain einer Zelle mit der Source der benachbarten Zelle mit einer gemeinsamen Bitleitung zwischen den benachbarten Speicherzellen verbunden wird. Diese Konfiguration ist für manche EPROMs (löschbare programmierbare ROMs) etc. eingesetzt worden.
Nun wird dieses virtuell geerdete Zellenfeld, das in 4 gezeigt ist, erläutert werden. Wenn ein derartiges virtuell geerdetes Zellenfeld in einem Flash-Speicher eingesetzt wird, muss die Speicherzelle zumindest die folgenden Eigenschaften aufweisen:
D.h., die Daten müssen unter Verwendung einer ersten Spannungsbeziehung zwischen dem Steuer-Gate und entweder dem Drain oder der Source eingeschrieben werden, und die Speicherzelle muss auf eine zweite Spannungsbeziehung zwischen dem Steuer-Gate und dem jeweils anderen des Drains oder der Source außer für den Auslesebetrieb unempfindlich sein. In diesem Fall ist die "Source" hier diejenige, die auf der Grundlage der Spannungsanlegungszustände zu der Zeit eines Datenauslesens definiert ist.
Ein Beispiel einer Speicherzelle, die diese Eigenschaften aufweist, ist im Schnitt in den 5A und 5B gezeigt. Die in den Figuren gezeigte Speicherzelle weist eine niedrige Dotierkonzentration auf der Source-Seite in der Nähe des Kanalbildungsbereichs und eine hohe Dotierkonzentration auf der Drain-Seite in der Nähe dazu auf. In einer Speicherzelle, die einen derartigen Aufbau aufweist, ist als Folge des Unterschieds in der Dotierkonzentration zwischen der Source und dem Drain der gebildete Verarmungsbereich größer, wenn beispielsweise 4 V an die Source angelegt wird, als dann, wenn die gleiche Spannung, d.h. 4 V, an das Drain angelegt wird, wie in 5B gezeigt. Aus diesem Grund tritt ein Überlappungsbereich wegen der Bildung der Verarmungsschicht zwischen dem Floating-Gate und der Source auf, und folglich wird das elektrische Feld dazwischen verringert, um dadurch die Erzeugung des FN-Stroms zu verhindern.
Wie in der gleichen Figur gezeigt, wird auf der Drain-Seite, wo die Dotierkonzentration hoch ist, die Entwicklung des Verarmungsbereichs verhindert. Dementsprechend wird ein Überlappungsbereich zwischen dem Floating-Gate und der Source erzeugt, so dass ein hohes elektrisches Feld dazwischen erzeugt wird, das den FN-Strom herbeiführt. Somit werden in dem Fall der in den 5A und 5B gezeigten Speicherzelle keine Elektronen aus der Source-Seite gezogen. Dies bedeutet, dass die Zelle die Eigenschaft der Unempfindlichkeit gegenüber der Spannungsbeziehung zwischen dem Steuer-Gate und dem Source bezüglich des Schreibbetriebs darstellt. Hier ist es, wenn die Verteilungsbeziehung der Dotierkonzentration in der Source und dem Drain umgekehrt wird, es möglich, eine Zelle zu schaffen, die auf die Spannungsbeziehung zwischen dem Steuer-Gate und dem Drain bezüglich des Schreibbetriebs unempfindlich ist.
Eine andere Speicherzelle, die ähnliche Eigenschaften wie jene in den 5A und 5B gezeigte darstellt, ist in 5C gezeigt. Die Speicherzelle in dieser Figur weist eine hohe Dotierdichte in sowohl der Source als auch dem Drain auf, wobei die Dicke des Gate-Oxidfilms auf der Drain-Seite dünner als jene auf der Source-Seite gebildet ist. Auf diese Weise ist es, indem die Filmdicke des Gate-Oxidfilms zwischen der Source-Seite und der Drain-Seite variiert wird, möglich, nur das elektrische Feld zwischen dem Drain und dem Floating-Gate selektiv zu vergrößern, womit es ermöglicht wird, eine Speicherzelle zu erhalten, die auf die Spannungsbeziehung zwischen dem Steuer-Gate und der Source bezüglich des Schreibbetriebs unempfindlich ist.
Tabelle 2 zeigt die Bedingungen der Anlegungsspannungen an die Speicherzelle in den 5A und 5B in unterschiedlichen Betriebsmodi.
Tabelle 2
Als Nächstes wird eine Beschreibung des Betriebs des Einschreibens von Daten in ein in 4 gezeigtes, virtuell geerdetes Zellenfeld ausgeführt werden, das aus Speicherzellen besteht, die die obigen Eigenschaften aufweisen. Betreffend eines Symbols der in 4 gezeigten Speicherzellen entspricht der Knoten mit einer schrägen Linie der Source (der Bereich mit einer niedrigen Dotierkonzentration) in 5B.
Im Allgemeinen wird in dem Fall eines Flash-Speichers, der den FN-Strom für seinen Einschreibbetrieb verwendet, um die Zeit zum Einschreiben zu verringern, ein so genanntes Multibit-Einschreibverfahren verwendet, welches gleichzeitige Einschreib-Betriebsschritte in eine Mehrzahl von Speicherzellen zulässt, die mit einer einzelnen Wortleitung verbunden sind. Deswegen wird die Spannung jeder der Bitleitungen BL0 bis BLn während eines Einschreibens in Übereinstimmung mit dem Typ von Daten angelegt, die in die Speicherzelle einzuschreiben sind, die mit der Bitleitung verbunden ist.
Jedoch muss in diesem Fall, im Unterschied zu dem Fall des zuvor erwähnten Zellenfelds vom NOR-Typ, die Schreibspannung, die an die Bitleitungen angelegt ist, mit welchen das Drain der Speicherzelle, die mit Daten "0" einzuschreiben ist, verbunden ist, in den Zustand eines Floatens oder auf ungefähr +1 V anstatt auf eine Spannung V_ss (0 V) eingestellt werden, um zu verhindern, dass die benachbarte Zelle mit Daten "1" eingeschrieben wird. Dies wird später detailliert beschrieben werden.
Nun werden unter Bezugnahme auf die Tabelle 1, die die Bedingungen der Anlegungsspannungen in unterschiedlichen Betriebsmodi zeigt, die Schreib-, Lösch- und Lesebetriebsschritte für die Speicherzelle 00, die in 4 gezeigt ist, beschrieben werden. Zuerst wird, wenn Daten "1" in die Speicherzelle 00 eingeschrieben werden, eine negative Spannung V_nw (z.B. -8 V) an die Wortleitung WL0 (das Steuer-Gate in der Speicherzelle) und eine positive Spannung V_PP (z.B. +4 V) an die Bitleitung BL0 (das Drain in der Speicherzelle angelegt. In diesem Augenblick ist an die Source der Speicherzelle 00 oder die Bitleitung BL1 die Spannung V_pp (+4 V) angelegt, wenn die Daten, die in die benachbarte Speicherzelle 01 einzuschreiben sind, "1" sind, wohingegen der floatende Zustand oder ungefähr 1 V für den Fall der Daten "0" eingestellt ist (es sei darauf hingewiesen, dass dies nicht die Spannung V_ss (0 V) ist).
Wenn die Speicherzelle 00 unter derartigen Schreibspannungsbedingungen vorgespannt ist, fließt der zuvor erwähnte FN-Strom zwischen dem Floating-Gate und dem Drain, so dass Elektronen aus dem Floating-Gate zu der Drain-Seite hingezogen werden. Folglich senkt sich die Schwellenspannung V_thc der Speicherzelle 00 ab, und somit werden Daten "1" in die Speicherzelle 00 eingeschrieben. Jedoch kann in diesem Augenblick, wenn die Spannung V_ss (0 V) angelegt wird, ohne dass die Source floatet, eine ausreichende Menge an Elektronen nicht aus dem Floating-Gate gezogen werden, und somit tritt ein Phänomen auf, dass die Daten "1" nicht eingeschrieben werden können.
Nun wird dieses Phänomen unter Bezugnahme auf 6 erläutert werden. 6 zeigt die Abhängigkeit der Schwellenspannung der Speicherzelle von der Zeit zum Einschreiben von Daten "1", wenn die Source-Spannung als ein Parameter genommen wird, wobei die Drain-Spannung auf 4 V eingestellt ist. Wie aus dem Diagramm ersehen werden kann, senkt sich, betreffend die Ein schreibeigenschaften der Speicherzelle, die Schwellenspannung langsamer ab, und somit wird die Zeit zum Einschreiben von Daten "1" länger, wenn die Source-Spannung auf 0 V eingestellt wird, als dann, wenn die Source auf +1 V eingestellt ist oder auf Floating eingestellt ist.
Der Grund für dieses Phänomen liegt darin, dass als Folge eines Extrahierens von Elektronen aus dem Floating-Gate, um die Daten "1" einzuschreiben, das Potenzial des Floating-Gates zunehmen wird und die Schwellenspannung V_thc sich somit absenken wird. Tatsächlich wird, wenn sich die Schwellenspannung V_thc aufgrund der Extraktion von Elektronen aus dem Floating-Gate absenkt, ein Kanal zwischen dem Drain und der Source in dem Speicher gebildet, so dass ein Strom dazwischen fließt. Somit senkt sich das Potenzial an dem Drain unter dem Einfluss der Source-Seite ab. Folglich wird das elektrische Feld zwischen dem Drain und dem Floating-Gate verringert, was verhindert, dass der FN-Strom fließt (die Verringerung der Schwellenspannung V_th wird verhindert), wodurch die Zeit zum Einschreiben von Daten "1" länger wird. Im schlimmsten Fall kann die Schwellenspannung der Speicherzelle nicht auf einen vorgeschriebenen Pegel, der die Unterscheidung der Daten "1" zulässt, abgesenkt werden, oder es wird unmöglich, die Daten "1" normal einzuschreiben.
Im Gegensatz dazu nimmt in dem Fall, wo die Source der Speicherzelle auf Floating eingestellt ist, wenn Elektronen aus dem Floating-Gate gezogen werden und ein Kanal gebildet ist, der es zulässt, dass ein Strom von dem Drain zu der Source fließt, das Source-Potenzial allmählich zu. Mit dieser Zunahme in dem Source-Potenzial senkt sich das Potenzial an dem Steuer-Gate relativ ab, und dies verhindert den Strom von dem Drain zu der Source. Diese Stromverhinderung in Kombination mit einem zusätzlichen Effekt, nämlich dem Rück-Gate-Effekt aufgrund der Zunahme des Source-Potenzials, wird den Kanal in der Speicherzelle blockieren. Wenn der Kanal in der Speicherzelle zumacht, kehrt das Drain-Potenzial zu seinem ursprünglichen Zustand zurück, so das ein hohes elektrisches Feld zwi schen dem Drain und dem Floating-Gate erzeugt wird, was somit das normale Einschreiben der Daten "1" zulässt.
Weiter ist in diesem Fall, wenn die Source mit einer Spannung, z.B. ungefähr +1 V, anstelle eines Einstellens der Source der Speicherzelle auf dem floatenden Zustand vorgespannt wird, der Rück-Gate-Effekt von dem Start des Einschreibbetriebs an effektiv, wodurch effektiv verhindert wird, dass sich ein Kanal bildet. Deswegen ist es möglich, die Verringerung in der Drain-Spannung von dem Beginn des Schreibbetriebs an zu verhindern. Dementsprechend ist es in diesem Fall möglich, die Daten "1" in einer kürzeren Zeit einzuschreiben.
Als Nächstes wird, wenn Daten "0" in die Speicherzelle 00, die in 4 gezeigt ist, eingeschrieben werden (in diesem Fall wird angenommen, dass die Speicherzelle 00 zu initialisieren ist), die Bitleitung BL0 auf den floatenden Zustand (oder auf ungefähr +1 V) eingestellt. Hier wird das Potenzial bei BL1 auf eine Spannung V_pp (+4 V) oder auf den floatenden Zustand (oder ungefähr +1 V) in Übereinstimmung mit den Daten eingestellt, die in die Speicherzelle 01 einzuschreiben sind. Aus dem bereits erwähnten Grund wird eine Anlegung der Massespannung V_ss (0 V) an die Bitleitung verhindert.
In diesem Fall werden, auch wenn, um die Daten "1" in die benachbarte Speicherzelle einzuschreiben, eine Spannung V_pp (+4 V) an die Bitleitung BL1 angelegt wird, mit welcher die Source der Speicherzelle 00 verbunden ist, keine Elektronen von dem Floating-Gate der Speicherzelle 00 zu der Source-(Bitleitungs-BL1-)Seite gezogen, weil die Einschreibeigenschaften der Speicherzelle eingestellt sind, unempfindlich auf die Spannung der Source-Seite zu sein. D.h., dass der Betrieb eines Einschreibens von Daten "0" in die Speicherzelle 00 von dem Schreibbetrieb in die Speicherzelle 01 nicht beeinflusst werden wird.
Als Nächstes werden, wenn Daten aus der Speicherzelle 00 wiedergewonnen werden, grundlegend ähnliche Vorspannbedingungen wie jene in einem herkömmlichen Feld vom NOR-Typ eingestellt.
Spezifisch wird V_cc (+3 V) an die Wortleitung WL0 (Steuer-Gate) , V_bias (+1 V) an die Bitleitung BL0 (Drain) und V_ss (0 V) an die Bitleitung BL1 (Source) angelegt. In diesem Aufbau wird der Drain-Strom I_d erfasst, um so die Daten auszulesen.
Als Nächstes wird, wenn die Daten, die in die Speicherzelle eingeschrieben sind, gelöscht werden, eine positive hohe Spannung V_pe (z.B. +10 V) an sämtliche der Wortleitungen WL0 bis WLn angelegt, und eine negative Spannung V_ns (z.B. -8 V) wird an sämtliche der Bitleitungen BL0 bis 0n und an das Substrat angelegt, so dass die Elektronen als Ganzes in die einzelnen Floating-Gates sämtlicher der Speicherzellen 00 bis nn über den Drain- und Substratbereich durch den FN-Strom injiziert werden. Folglich wird in jeder Speicherzelle die Schwellenspannung auf ungefähr 3 V oder mehr erhöht, was die Initialisierung oder den Zustand der Daten "0" bedeutet.
Jedoch muss, wenn die herkömmliche Schaltung 100, die in 3 gezeigt ist, als die Dateneinschreibschaltung zum Einschreiben von Daten in die Speicherzellen, die das zuvor erwähnte virtuell geerdete Zellenfeld bilden, verwendet wird, die Massespannung V_ss (0 V) an die Bitleitung angelegt werden, um Daten "0" einzuschreiben. Dies führt das oben erwähnte Problem herbei, so dass es unmöglich wird, Daten "1" in die Speicherzellen einzuschreiben, deren Source mit dieser Bitleitung verbunden ist.
Die EP-A-0 547 640 , auf welcher die Oberbegriffe der Ansprüche 1 und 2 beruhen, betrifft eine Halbleiterspeichervorrichtung und offenbart einen EEPROM vom NOR-Typ mit einer Dateneinschreibschaltung, die ein Verriegelungsgatter einschließt.
Die US 5,422,842 ist ein Beispiel eines Dokuments, das eine Offenbarung eines virtuell geerdeten Zellenfelds einschließt.
Zusammenfassung der Erfindung
Die vorliegende Erfindung ist in Anbetracht der obigen Probleme ausgearbeitet worden, und es ist deshalb eine Aufgabe der vorliegenden Erfindung, eine Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher bereitzustellen, die einen stabilen Hochgeschwindigkeitsbetrieb eines Einschreibens von Daten in ein virtuell geerdetes Zellenfeld durchführen kann, das aus Speicherzellen ausgeführt ist, in welchen durch den Fowler-Nordheim-Tunnelstrom Daten eingeschrieben und gelöscht werden können.
Die Erfindung ist ein nichtflüchtiger Halbleiterspeicher, wie in Anspruch 1 offenbart.
Die Erfindung stellt auch einen nichtflüchtigen Halbleiterspeicher bereit, wie in Anspruch 2 offenbart.
In Übereinstimmung mit einem ersten Aspekt schließt eine Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher, der ein virtuell geerdetes Zellenfeld umfasst, das aus Speicherzellen vom Floating-Gate-Typ besteht, in welche Daten auf der Grundlage des Fowler-Nordheim-Tunneleffekts eingeschrieben und gelöscht werden, ein: ein Transfer-Gate, das eine Bitleitung des virtuell geerdeten Zellenfelds auswählt; eine Verriegelungsschaltung, die mit der Bitleitung über das Transfer-Gate verbunden ist, zum Verriegeln der einzuschreibenden Daten; und eine Umschaltschaltung, die zwischen der Bitleitung und einer Programmenergiequelle verbunden ist und in Übereinstimmung mit den Schreibdaten aktiviert wird, die von der Verriegelungsschaltung verriegelt worden sind, um dadurch der Bitleitung die Programmenergiequelle zuzuführen.
In Übereinstimmung mit dem zweiten Aspekt der Erfindung schließt eine Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher, der ein virtuell geerdetes Zellenfeld umfasst, das aus Speicherzellen vom Floating-Gate-Typ besteht, in welche Daten auf der Grundlage des Fowler-Nordheim-Tunneleffekts eingeschrieben und wieder gelöscht werden, ein: ein Transfer-Gate, das eine erste Bitleitung des virtuell geerdeten Zellenfelds auswählt; eine Verriegelungsschaltung, die mit der ersten Bitleitung über das Transfer-Gate zum Verriegeln der einzuschreibenden Daten, die der ersten Bitleitung vorge geben werden, verbunden ist; und eine Umschaltschaltung, die zwischen einer zweiten Bitleitung neben der ersten Bitleitung und einer Programmenergiequelle verbunden ist und in Übereinstimmung mit den einzuschreibenden Daten, die von der Verriegelungsschaltung verriegelt worden sind, aktiviert wird, um dadurch der zweiten Bitleitung neben der ersten Bitleitung die Programmenergiequelle zuzuführen.
In Übereinstimmung mit dem dritten Aspekt der Erfindung schließt eine Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher, der ein virtuell geerdetes Zellenfeld umfasst, das aus Speicherzellen vom Floating-Gate-Typ besteht, in welche Daten auf der Grundlage des Fowler-Nordheim-Tunneleffekts eingeschrieben und gelöscht werden, ein: ein Transfer-Gate, das eine Bitleitung des virtuell geerdeten Zellenfelds auswählt; eine Verriegelungsschaltung, die mit der Bitleitung über das Transfer-Gate verbunden ist, zum Verriegeln der einzuschreibenden Daten, die der Bitleitung vorgegeben sind; und eine Umschaltschaltung, die eine erste oder zweite Programmenergiequelle in Übereinstimmung mit den einzuschreibenden Daten auswählt, die von der Verriegelungsschaltung verriegelt worden sind, um dadurch der Bitleitung die ausgewählte Programmenergiequelle zuzuführen.
In Übereinstimmung mit dem vierten Aspekt der Erfindung schließt eine Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher, der ein virtuell geerdetes Zellenfeld umfasst, das aus Speicherzellen vom Floating-Gate-Typ besteht, in welche auf der Grundlage des Fowler-Nordheim-Tunneleffekts Daten eingeschrieben und gelöscht werden, ein: ein Transfer-Gate, das eine erste Bitleitung des virtuell geerdeten Zellenfelds auswählt; eine Verriegelungsschaltung, die mit der ersten Bitleitung über das Transfer-Gate verbunden ist, zum Verriegeln der einzuschreibenden Daten, die der ersten Bitleitung vorgegeben sind; und eine Umschaltschaltung, die eine erste oder zweite Programmenergiequelle in Übereinstimmung mit den Schreibdaten auswählt, die von der Verriegelungsschaltung verriegelt worden sind, um dadurch einer zweiten Bitleitung neben der ersten Bitleitung die ausgewählte Programmenergiequelle zuzuführen.
In Übereinstimmung mit dem fünften Aspekt der Erfindung weist die Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher das obige erste Merkmal auf und ist dadurch gekennzeichnet, dass das Transfer-Gate aus einem Transistor eines ersten Leitfähigkeitstyps besteht, der mit entweder der Source oder dem Drain davon mit der Bitleitung verbunden ist; die Verriegelungsschaltung aus einem Flip-Flop besteht, von welchem ein erster stabiler Punkt von zweien mit dem jeweils anderen der Source oder dem Drain des Transistors vom ersten Leitfähigkeitstyp verbunden ist; und die Umschaltschaltung aus einem Transistor eines zweiten Leitfähigkeitstyps besteht, von dem die Source und das Drain mit der Programmenergiequelle bzw. der Bitleitung verbunden sind, wobei das Gate mit dem zweiten stabilen Punkt des Flip-Flops verbunden ist.
In Übereinstimmung mit dem sechsten Aspekt der Erfindung weist die Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher das obige zweite Merkmal auf und ist dadurch gekennzeichnet, dass das Transfer-Gate aus einem Transistor eines ersten Leitfähigkeitstyps besteht, der an entweder der Source oder dem Drain davon mit der ersten Bitleitung verbunden ist, die Verriegelungsschaltung aus einem Flip-Flop besteht, von dem ein erster stabiler Punkt von zweien mit dem anderen der Source oder dem Drain des Transistors des ersten Leitfähigkeitstyps verbunden ist; und die Umschaltschaltung aus einem Transistor vom zweiten Leitfähigkeitstyp besteht, von welchem die Source und das Drain mit der Programmenergiequelle bzw. der zweiten Bitleitung neben der ersten Bitleitung verbunden sind, wobei das Gate mit dem zweiten stabilen Punkt des Flip-Flops verbunden ist.
In Übereinstimmung mit dem siebten oder achten Aspekt der vorliegenden Erfindung weist die Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher das obige fünfte oder sechste Merkmal auf, weiter umfassend: einen Transistor zwischen dem Gate des Transistors vom zweiten Leitfähigkeitstyp, der die Umschaltschaltung ausbildet, und dem zweiten stabilen Punkt des Flip-Flops, das die Verriegelungsschaltung ausbildet, wobei der Transistor gegenüber einem Signal ausgeschaltet ist, das einen vorbestimmten Spannungspegel überschreitet, und ist dadurch gekennzeichnet, dass der Selbstanhebungseffekt, der in Übereinstimmung mit dem Übergang der Programmenergiequelle auftritt, der der Source des Transistors vom zweiten Leitfähigkeitstyp vermittelt wird, verwendet wird, um das Potenzial des Gates des Transistors vom zweiten Leitfähigkeitstyp auf einen vorbestimmten Spannungspegel oder höher anzuheben, um dadurch den Transistor vom zweiten Leitfähigkeitstyp abzuschalten.
Die Betriebsweise der somit konfigurierten Erfindung wird unten stehend beschrieben werden.
In Übereinstimmung mit der Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher des erste Aspekts oder des fünften Merkmals der Erfindung werden beispielsweise einzuschreibende Daten, die der Bitleitung vermittelt werden, mit welcher das Drain einer Speicherzelle verbunden ist, der Verriegelungsschaltung (Flip-Flop) über das ausgewählte Transfer-Gate (den Transistor vom ersten Leitfähigkeitstyp) vorgegeben, so dass die Verriegelungsschaltung die einzuschreibenden Daten verriegelt.
Die Umschaltschaltung (der Transistor vom zweiten Leitfähigkeitstyp) wird in Übereinstimmung mit den zu schreibenden Daten, die von der Verriegelungsschaltung verriegelt worden sind, eingeschaltet. In diesem Betriebsschritt wird, wenn die einzuschreibenden Daten beispielsweise "1" sind, die Umschaltschaltung aktiviert, um so der Bitleitung die Programmenergiequelle zuzuführen, wodurch die Menge an Elektronen in dem Floating-Gate der Speicherzelle gesteuert wird, deren Drain mit der Bitleitung verbunden ist, welcher diese Programmenergiequelle zugeführt wird.
Wenn die einzuschreibenden Daten "0" sind, bleibt die Umschaltschaltung ausgeschaltet, wobei die Programmenergiequelle der Bitleitung nicht zugeführt werden wird (in diesem Fall ist die Bitleitung in einen floatenden Zustand relativ zu der Programmenergiequelle eingestellt). Dementsprechend wird in diesem Fall die Menge an Elektronen in dem floatenden Gate der Speicherzelle nicht gesteuert werden. Auf diese Weise wird durch ein Auswählen, ob die Programmenergiequelle auf der Grundlage der einzuschreibenden Daten zugeführt wird oder nicht, die Menge an Elektronen in dem floatenden Gate von der Drain-Seite gesteuert, um so die Schwellenspannung der Speicherzelle einzustellen, womit die Daten in die Speicherzelle eingeschrieben werden.
In Übereinstimmung mit der Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher des zweiten oder sechsten Merkmals der Erfindung wird die Umschaltschaltung (der Transistor vom zweiten Leitfähigkeitstyp) auf der Grundlage der einzuschreibenden Daten in den gleichen Prozeduren wie in der Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher gemäß dem obigen ersten Merkmal aktiviert werden. In diesem Betriebsschritt wird, wenn die einzuschreibenden Daten beispielsweise "1" sind, die Programmenergiequelle der zweiten Bitleitung neben der ersten Bitleitung, oder in diesem Fall der Bitleitung, die mit der Source der Speicherzelle verbunden ist, zugeführt, um dadurch die Menge an Elektronen in dem Floating-Gate der Speicherzelle zu steuern, deren Source mit der zweiten Bitleitung verbunden ist, welcher diese Programmenergiequelle zugeführt wird.
Wenn die einzuschreibenden Daten "0" sind, wird dieser Bitleitung die Programmenergiequelle nicht zugeführt werden. Dementsprechend wird die Menge an Elektronen in dem Floating-Gate der Speicherzelle nicht gesteuert werden. Auf diese Weise wird, indem auf der Grundlage der einzuschreibenden Daten ausgewählt wird, ob die Programmenergiequelle der Bitleitung, mit welcher die Source der Speicherzelle verbunden ist, zugeführt wird, die Menge an Elektronen in dem Floating-Gate von der Source-Seite gesteuert, um so die Schwellenspannung der Speicherzelle einzustellen, womit die Daten in die Speicherzelle eingeschrieben werden.
In Übereinstimmung mit der Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher des dritten Merkmals der Erfindung werden beispielsweise einzuschreibende Daten, die der Bitleitung vermittelt werden, mit welcher das Drain einer Speicherzelle verbunden ist, der Verriegelungsschaltung (Flip-Flop) über das ausgewählte Transfer-Gate vorgegeben, so dass die Verriegelungsschaltung die einzuschreibenden Daten verriegelt. Die Umschaltschaltung wird in Übereinstimmung mit den einzuschreibenden Daten eingeschaltet, die von der Verriegelungsschaltung verriegelt worden sind. In diesem Betriebsschritt lässt es, wenn die einzuschreibenden Daten beispielsweise "1" sind, die Umschaltschaltung zu, der Bitleitung die erste Programmenergiequelle zuzuführen, wodurch die Menge an Elektronen in dem Floating-Gate der Speicherzelle gesteuert werden, deren Drain mit der Bitleitung verbunden ist, welcher diese Programmenergiequelle zugeführt wird.
Wenn die einzuschreibenden Daten "0" sind, führt die Umschaltschaltung der Bitleitung die zweite Programmenergiequelle einer Spannung zu, die verhindert, dass sich ein Kanal in der benachbarten Speicherzelle bildet, und wird die Menge an Elektronen in dem Floating-Gate nicht beeinflussen. Dementsprechend wird das Drain-Potenzial der benachbarten Speicherzelle, deren Source mit der Bitleitung verbunden ist, effektiv aufrechterhalten, um so den Betriebsschritt eines Einschreibens von Daten "1" in die Speicherzelle zu unterstützen, während Daten "0" in die Speicherzelle eingeschrieben werden, deren Drain mit der Bitleitung verbunden ist.
In Übereinstimmung mit der Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher des vierten Merkmals der Erfindung wird die Umschaltschaltung auf der Grundlage der einzuschreibenden Daten in den gleichen Prozeduren wie die Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher gemäß dem obigen dritten Merkmal aktiviert werden. In diesem Betriebsschritt wird, wenn die einzuschreibenden Daten beispielsweise "1" sind, die Programmenergiequelle der zweiten Bitleitung neben der ersten Bitleitung, oder in diesem Fall der Bitleitung, die mit der Source der Speicherzelle verbunden ist, zugeführt, wodurch die Menge an Elektronen in dem Floating-Gate der Speicherzelle gesteuert wird, deren Source mit der zweiten Bitleitung verbunden ist, welcher diese Programmenergiequelle zugeführt wird.
Wenn die einzuschreibenden Daten "0" sind, führt die Umschaltschaltung der zweiten Bitleitung (der benachbarten Bitleitung), mit welcher die Source verbunden ist, die zweite Programmenergiequelle einer Spannung zu, die verhindert, dass sich ein Kanal in der benachbarten Speicherzelle bildet, und die Menge an Elektronen in dem Floating-Gate nicht beeinflussen wird. Dementsprechend wird das Source-Potenzial der benachbarten Speicherzelle, deren Drain mit der benachbarten Bitleitung verbunden ist, effektiv aufrechterhalten, um so den Betrieb eines Einschreibens von Daten "1" in die Speicherzelle zu fördern, während Daten "0" in die Speicherzelle eingeschrieben werden, deren Source mit der benachbarten Bitleitung verbunden ist.
In Übereinstimmung mit der Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher des siebten oder achten Merkmals der Erfindung wird, wenn der zweite stabile Punkt des Flip-Flops auf einem H-Pegel ist, der H-Pegel auf eine vorbestimmte Spannung durch den Transistor begrenzt, der zwischen dem zweiten stabilen Punkt des Flip-Flops und dem Gate des Transistors vom zweiten Leitfähigkeitstyp, der die Umschaltschaltung ausbildet, verbunden ist. Der somit begrenzte H-Pegel wird dem Gate des Transistors vom zweiten Leitfähigkeitstyp vermittelt.
Als Nächstes wird, wenn die Programmenergiespannung erhöht wird, wobei der Selbstanhebungseffekt, der von der Kopplungskapazität zwischen der Source und dem Gate des Transistors vom zweiten Leitfähigkeitstyp herrührt, das Potenzial des Gates auf die vorbestimmte Spannung oder mehr führt, der Transistor vom zweiten Leitfähigkeitstyp vollständig ausgeschaltet. Dementsprechend wird, auch wenn der H-Pegel an dem zweiten stabilen Punkt des Flip-Flops niedriger als die Programmenergie- Quellenspannung ist, der Transistor vom zweiten Leitfähigkeitstyp ausgeschaltet, womit Daten "0" in die Speicherzelle eingeschrieben werden.
Kurze Beschreibung der Zeichnungen
In den Zeichnungen zeigen:
1 eine Schnittansicht eines Aufbaus, die eine Speicherzelle eines Floating-Gate-Typs zeigt;
2 eine Ansicht, die eine Konfiguration eines Zellenfelds vom NOR-Typ zeigt, das aus Speicherzellen vom Floating-Gate-Typ besteht;
3 ein Schaltungsdiagramm, das eine herkömmliche Dateneinschreibschaltung zeigt;
4 eine Ansicht, die eine Konfiguration eines virtuell geerdeten Zellenfelds zeigt, das aus Speicherzellen vom Floating-Gate-Typ besteht;
5A bis 5C Schnittansichten eines Aufbaus, die eine Speicherzelle zeigen, die ein virtuell geerdetes Zellenfeld bildet;
6 ein Diagramm, das die Einschreibeigenschaften einer Speicherzelle vom Floating-Gate-Typ zeigt;
7 ein Schaltungsdiagramm, das Verbindungen von Dateneinschreibschaltungen der ersten Ausführungsform mit einem virtuell geerdeten Zellenfeld zeigt;
8A und 8B Schaltungsdiagramme, die Dateneinschreibschaltungen in Übereinstimmung mit der ersten Ausführungsform zeigen;
9 eine Schnittansicht eines Aufbaus, die eine Speicherzelle zeigt, in welche Daten bei dem Einschreiben durch eine Dateneinschreibschaltung der zweiten Ausführungsform eingeschrieben werden;
10 ein Schaltungsdiagramm, das Verbindungen der Dateneinschreibschaltungen der zweiten Ausführungsform mit einem virtuell geerdeten Zellenfeld zeigt;
11 ein Schaltungsdiagramm, das eine Dateneinschreibschaltung in Übereinstimmung mit der zweiten Ausführungsform zeigt;
12 ein Schaltungsdiagramm, das eine Dateneinschreibschaltung in Übereinstimmung mit der dritten Ausführungsform zeigt;
13A ein Schaltungsdiagramm, das eine Dateneinschreibschaltung in Übereinstimmung mit der vierten Ausführungsform zeigt; und
13B ein Diagramm, das Wellenformen zum Erläutern der Betriebsweise einer Dateneinschreibschaltung in Übereinstimmung mit der vierten Ausführungsform zeigt.
Beschreibung der bevorzugten Ausführungsformen
(Das erste Beispiel)
Unter Bezugnahme auf 7 und 8A und 8B wird eine Beschreibung einer Dateneinschreibschaltung für einen nichtflüchtigen Halbleiterspeicher in Übereinstimmung mit dem ersten Beispiel ausgeführt werden.
Wie in 7 gezeigt, ist eine Dateneinschreibschaltung P dieses Beispiels für jede Bitleitung eines Zellenfelds bereitgestellt, das eine ähnliche Konfiguration des virtuell geerdeten Zellenfelds, das in 4 gezeigt ist, aufweist, so dass Daten gleichzeitig in eine Mehrzahl von Speicherzellen, die mit einer Wortleitung verbunden sind, eingeschrieben werden können. In 7 sind sämtliche der Source-Anschlüsse der Speicherzellen 0n, 1n, ..., nn, die an dem Leitungsende (auf der Seite ganz rechts) angeordnet sind, gemeinsam mit der Mas se über einen Transistor T_PRG vom n-Typ verbunden, der durch ein Einstellen des Signals PRG auf "H" eingeschaltet wird, wenn Daten ausgelesen werden sollen, um dadurch die Source-Anschlüsse der Speicherzellen zu erden.
Der Unterschied der Dateneinschreibschaltung P, die mit jeder Bitleitung dieses virtuell geerdeten Zellenfeldes verbunden ist, gegenüber der herkömmlichen Schaltung 100, die in 3 gezeigt ist, besteht darin, dass die Schaltung P weiter einen Transistor PM vom p-Typ (den Transistor vom zweiten Leitfähigkeitstyp) aufweist, wie in 8A detailliert gezeigt. D.h., dass das Drain eines Transistors PM vom p-Typ mit einer Bitleitung verbunden ist, die von einem Transfer-Gate TG ausgewählt ist, das aus einem Transistor vom n-Typ (einem Transistor vom ersten Leitfähigkeitstyp) ausgeführt ist, während eine Programmenergiequelle V_PROG an die Source des Transistors PM angelegt ist, und das Gate davon ist mit einem Knoten B eines Flip-Flops verbunden, der eine Verriegelungsschaltung L ausbildet.
Die Dateneinschreibschaltung dieses Beispiels wird auf die in den 5A und 5B oder 5C gezeigten, zuvor erwähnten Speicherzellen angewandt, die Einschreibeigenschaften einer Unempfindlichkeit gegenüber der Source-Seite aufweisen. Jedoch kann die Schaltung dieses Beispiels auf jedwede Speicherzellen angewandt werden, solange sie die zuvor erwähnten Eigenschaften aufweist, und der Kern der Erfindung sollte nicht auf den Aufbau der Speicherzelle beschränkt werden.
Nun wird der Betrieb der Dateneinschreibschaltung P unter Bezugnahme auf 8A beschrieben werden. Zunächst wird bei einem Einschreiben von Daten die Energiequelle für eine Verriegelungsschaltung L (Inverter) auf V_cc (z.B. 3V) eingestellt, so dass die Verriegelungsschaltung L die Daten aufnimmt, die von einer nicht veranschaulichten Datentreiberschaltung vermittelt werden. In diesem Fall wird, wenn die einzuschreibenden Daten "1" sind, das Potenzial an einem Knoten A (einer der stabilen Punkte) des Flip-Flops, das die Verriegelungsschaltung L ausbildet, gleich der Spannung V_cc (3 V), und das Potenzial an ei nem Knoten B wird auf die Massespannung V_ss (0 V) stabilisiert, womit die Verriegelungsschaltung die Daten "1" verriegelt.
Andererseits wird in dem Fall, wo die einzuschreibenden Daten "0" sind, das Potenzial an dem Knoten A (einer der stabilen Punkte) des Flip-Flops, das die Verriegelungsschaltung L ausbildet, gleich der Spannung V_ss (0 V), und das Potenzial an dem Knoten B (der andere stabile Punkt) wird gleich der Spannung V_cc (3 V), so dass das Flip-Flop stabilisiert wird und die Verriegelungsschaltung somit die Daten "0" verriegelt. Dann wird die Energiequelle für die Verriegelungsschaltung L von der Spannung V_cc (3 V) auf die Spannung V_pp (4V) geändert, während die Programmenergiequelle V_PROG von der Massespannung V_ss (0 V) auf die Spannung V_pp (4 V) geändert wird.
In dem obigen Fall wird, wenn die Daten, die von der Verriegelungsschaltung L verriegelt sind, "1" sind, die Massespannung V_ss (0 V) dem Gate des Transistors PM vermittelt, so dass der Transistor PM eingeschaltet werden wird. Deswegen wird in diesem Fall die Spannung V_pp (4 V) als die Programmspannung V_PROG an die Bitleitung BL angelegt. Andererseits wird, wenn die Daten, die von der Verriegelungsschaltung L verriegelt sind, "0" sind, die Spannung V_pp (4 V) an das Gate des Transistors PM angelegt. Deswegen wird in diesem Fall der Transistor PM nicht eingeschaltet werden, und die Bitleitung BL wird relativ zu der Programmspannung V_PROG floatend gehalten.
Als Nächstes wird eine weitere Beschreibung eines Beispiels dahingehend ausgeführt werden, dass Daten "1", "1", "0", ..., "0" jeweils in die Speicherzellen 00 bis 0n eingeschrieben werden, die mit der Wortleitung WL0 des virtuell geerdeten Zellenfelds verbunden sind, das in 7 gezeigt ist.
Zunächst veranlasst eine nicht veranschaulichte Datentreiberschaltung die Dateneinschreibschaltungen P, die mit den Bitleitungen BL0 bis BLn verbunden sind, dazu, jeweils die Daten "1", "1", "0", ..., "0" zu verriegeln. Dann wird das Potenzial der Wortleitung WL0 auf eine Spannung V_nw (-8 V) verringert, danach werden die Energiequelle für die Verriegelungsschaltung L und die Programmenergiequelle V_PROG auf die Spannung V_pp (4 V) geändert, um so den Leitungszustand des Transistors PM zu bestimmen.
In diesem Betrieb werden nur die Transistoren für die Dateneinschreibschaltungen P, die mit den Bitleitungen BL0 und BL1 verbunden sind, eingeschaltet, und die anderen Transistoren PM für die anderen Dateneinschreibschaltungen bleiben ausgeschaltet. Folglich wird eine Spannung V_pp (4 V) an die Bitleitungen BL0 und BL1 alleine angelegt, und die anderen Bitleitungen werden floatend eingestellt.
Dementsprechend werden in diesem Fall, betreffend die an jedem Knoten der Speicherzelle 00 angelegte Spannung, sowohl das Drain als auch die Source auf die Spannung V_pp (4 V) eingestellt, und das Steuer-Gate wird auf die Spannung V_nw (-8 V) eingestellt. Wie oben bemerkt, wird in einem derartigen vorgespannten Zustand kein Kanal gebildet, so dass sich die Drain-Spannung nicht absenken wird und somit Elektronen effizient aus dem Floating-Gate zu der Drain-Seite hin gezogen werden. Folglich senkt sich die Schwellenspannung V_thc der Speicherzelle 00 auf ungefähr 1 V ab, wodurch Daten "1" eingeschrieben werden.
Andererseits wird, betreffend die an jedem Knoten der Speicherzelle 01 angelegte Spannung, das Drain auf die Spannung V_pp (4 V) eingestellt, die Source wird gefloated, und das Steuer-Gate wird auf die Spannung V_nw (-8 V) eingestellt. Auch in diesem Fall wird kein Kanal gebildet, so dass sich die Drain-Spannung nicht absenken wird, wie in dem obigen Fall. Deswegen werden Elektronen aus dem Floating-Gate zu der Drain-Seite hin gezogen, womit Daten "1" eingeschrieben werden.
Ferner werden, betreffend die an jedem Knoten der Speicherzellen 02 bis 0n angelegte Spannung, das Drain und die Source gefloatet, und das Steuer-Gate wird auf die Spannung V_nw (-8 V) eingestellt. In diesem Fall werden keine Elektronen von dem Floating-Gate gezogen. Wenn diese Daten "1" in die Speicherzelle 03 (nicht gezeigt) eingeschrieben werden, wird. die Span nung V_pp (4 V) an die Bitleitung BL3 (nicht gezeigt) angelegt. Auch in diesem Fall werden keine Elektronen von dem Floating-Gate der Speicherzelle 02 zu der Source-Seite (Bitleitung BL3) gezogen, so dass kein Risiko besteht, dass Daten "1" irrtümlich in die Speicherzelle 02 eingeschrieben werden.
Folglich werden die Schwellenspannungen der Speicherzellen 00 und 01 auf ungefähr 1 V verringert, und die Schwellenspannungen der anderen Speicherzellen werden auf dem hohen Pegel (Anfangszustand) aufrechterhalten. Auf diese Weise wird das Dateneinschreiben für eine Leitung oder die Speicherzellen 00 bis 0n beendet. Auf die gleiche Weise wird ein Einschreiben für die Speicherzellen auf anderen Leitungen durchgeführt werden.
In der Dateneinschreibschaltung P dieses oben beschriebenen Beispiels wird die Energiequelle für das Flip-Flop, das die Verriegelungsschaltung L ausbildet, von der Spannung V_cc (3 V) auf die Spannung V_pp (4 V) geändert, um den Transistor PM abzuschalten. Aber es ist auch möglich, eine Konfiguration zu verwenden, in welcher die Source-Spannung auf der Spannung V_cc (3 V) festgelegt ist, wie in 8B gezeigt.
Als Nächstes wird der Betrieb einer derartigen Verriegelungsschaltung L, deren Energiequelle auf die Spannung V_cc (3 V) festgelegt ist, beschrieben werden. Wenn die Daten, die von der Verriegelungsschaltung L verriegelt sind, "1" sind, wird die Massespannung V_ss (0 V) an das Gate des Transistors PM angelegt, und V_pp (4 V) wird als die Programmenergiequelle V_PROG an die Bitleitung angelegt, wie in der zuvor erwähnten Schaltung, die in 8A gezeigt ist.
Andererseits wird, wenn die Daten, die von der Verriegelungsschaltung verriegelt sind, "0" sind, die Spannung V_cc (3 V) an das Gate des Transistors PM angelegt. D.h., dass in diesem Fall die Spannung V_cc (3 V) an das Gate des Transistors PM und die Spannung V_pp (4 V) an die Source davon angelegt wird. Hier wird, unter der Annahme, dass die Schwellenspannung V_tp des Transistors PM 0,6 V als ein Beispiel beträgt, der Transistor PM nicht vollständig ausgeschaltet werden, sondern ein bestimmter Strom fließt in die Bitleitung BL0 von der Source-Seite. Daraus resultierend wird das Drain-Potenzial des Transistors PM (das Potenzial der Bitleitung) allmählich zunehmen, ungeachtet der Tatsache, dass versucht wird, die Daten "0" einzuschreiben.
Nichtsdestoweniger wird das Potenzial der Bitleitung während eines Einschreibens der Daten "0" in die Speicherzelle auf niedriger als ungefähr 1 V stabilisiert werden, aufgrund der Tatsache, dass die Bitleitung eine relativ großer Zeitkonstante aufweist, die aus der parasitären Kapazität (ungefähr 10 pF) der Bitleitung und der Tatsache, dass der Schreibpuls so kurz wie 10 μs ist, herrührt, und auch in Anbetracht der Stromtreiberfähigkeit des Transistors PM, der Leckstromkomponente in die Diffusionsschicht der Speicherzelle und anderer Faktoren. Dementsprechend ist es, auch mit einer derartigen Konfiguration, die in 8B gezeigt ist, praktisch möglich, Daten "0" in die Speicherzelle einzuschreiben.
Auf diese Weise kann, wenn die Energiequelle für die Verriegelungsschaltung L festgelegt ist, die Zeit, die für den Übergang der Energiequelle erforderlich wäre, eingespart werden, und der Energieverbrauch kann verringert werden, weil die Spannung der Energiequelle selbst niedrig gehalten wird. Weiter ist es möglich, die Verriegelungsschaltung L aus Niedrigspannungstransistoren zu bilden, so dass die Auslegung kompakt wird.
(Die erste Ausführungsform)
Als Nächstes wird unter Bezugnahme auf die 9-11 eine Dateneinschreibschaltung der ersten Ausführungsform der Erfindung beschrieben werden. Zunächst unterscheidet sich, wie in 9 gezeigt, die Speicherzelle für die Dateneinschreibschaltung dieser Ausführungsform von der zuvor erwähnten Schaltung des ersten Beispiels, das in den 5A bis 5C gezeigt ist, darin, dass die Rollen der Source und des Drains miteinander vertauscht sind oder dass ein Schreiben von der Source-Seite und ein Auslesen von der Drain-Seite durchgeführt werden und die Speicherzelle weiter bezüglich des Einschreibbetriebs Eigenschaften einer Unempfindlichkeit gegenüber der Drain-Spannung aufweist. Weiter kann in diesem Modell, da die Dotierkonzentration auf der Drain-Seite niedrig ist, an welche eine Spannung von 1 V angelegt wird, wenn Daten ausgelesen werden, die Störung (Soft-Einschreiben) während des Auslesebetriebs abgemildert werden.
Wie in 10 gezeigt, ist die Dateneinschreibschaltung PC dieser Ausführungsform für jede Bitleitung eines virtuell geerdeten Zellenfelds bereitgestellt, das aus den somit konfigurierten Speicherzellen M gebildet ist, um ein Dateneinschreiben von der Source-Seite jeder Speicherzelle M durchzuführen. Tatsächlich ist in der Dateneinschreibschaltung PC dieser Ausführungsform, wie detailliert in der Schaltung der 11 gezeigt, ein Transistor PM1 anstelle des Transistors PM in der Schaltung der 8A bereitgestellt, und das Drain dieses Transistors PM1 ist mit der Bitleitung nächstliegend zu der Bitleitung verbunden, mit welcher die Dateneinschreibschaltung PC verbunden ist, oder zu jener, mit welcher die Source der Speicherzelle M verbunden ist.
Unter Verwendung der Dateneinschreibschaltung dieser Ausführungsform, die somit konfiguriert ist, verriegelt, wenn Daten "1" in die Speicherzelle 00 eingeschrieben werden, die in 10 gezeigt ist, am Anfang die Verriegelungsschaltung L, die in 11 der Dateneinschreibschaltung PC gezeigt ist, mit welcher die Bitleitung BL0 verbunden ist, Daten "0". In diesem Fall wird die Massespannung V_ss (0 V) an das Gate des Transistors PM1 angelegt, so dass er eingeschaltet wird. Folglich wird eine Spannung V_pp (4 V) als die Programmenergiequelle V_PROG an die Source der Speicherzelle 00 (Bitleitung BL1) angelegt.
In diesem Augenblick wird sich, wenn das Drain der Speicherzelle 00 (Bitleitung BL0) floatet oder eine Spannung von ungefähr 1 V oder mehr aufweist, kein Kanal in der Speicherzelle 00 bilden, wie oben bemerkt, wobei das Potenzial des Drains bei V_pp (4 V) aufrechterhalten wird. Dementsprechend wird in diesem Fall ein hohes elektrisches Feld zwischen dem Floating-Gate und der Source der Speicherzelle 00 gebildet, so dass Elektronen aus dem Floating-Gate zu der Source hin gezogen werden, womit Daten "1" in die Speicherzelle 00 eingeschrieben werden.
Andererseits werden in dem Fall, wo die Schreibdaten "0" sind, 4 V an das Gate des Transistors PM1, der diese Dateneinschreibschaltung PC ausbildet, angelegt, so dass er deaktiviert wird und somit die Source der Speicherzelle 00 (Bitleitung BL1) in einen floatenden Zustand gesetzt wird. Dementsprechend werden in diesem Fall keine Elektronen aus dem Floating-Gate der Speicherzelle 00 gezogen, und somit werden die Anfangsdaten "0" aufrechterhalten.
(Die zweite Ausführungsform)
Nun wird unter Bezugnahme auf 12 eine Beschreibung einer Dateneinschreibschaltung der zweiten Ausführungsform der Erfindung ausgeführt werden. Eine Dateneinschreibschaltung PD dieser Ausführungsform, die in 12 gezeigt wird, unterscheidet sich von der zuvor erwähnten Dateneinschreibschaltung P des ersten Beispiels, das in 8A gezeigt ist, darin, dass weiterhin ein Transistor NM vom n-Typ bereitgestellt ist. Das Drain dieses Transistors NM ist mit der Bitleitung gemeinsam mit dem Drain des Transistors PM verbunden, und eine Programm-Hemm-Energiequelle V_PROGN von ungefähr 1 V wird an seine Source angelegt, während sein Gate gemeinsam mit dem Gate des Transistors PM mit dem Knoten B eines Flip-Flops verbunden ist, das die Verriegelungsschaltung L ausbildet. Die in dieser Ausführungsform anzugehenden Speicherzellen sind von einem Typ, der in den 5A bis 5C für die Schaltung des ersten Beispiels gezeigt ist (dem Typ, in welchem Daten von der Drain-Seite eingeschrieben werden).
Nachstehend wird eine Beschreibung des Betriebs der Dateneinschreibschaltung PD dieser Ausführungsform ausgeführt werden, fokussiert auf den Unterschied von der Schaltung P des ersten Beispiels, das in 8A gezeigt ist. In dem ersten Beispiel wurde die Bitleitung floatend gesetzt, wenn Daten "0" einzuschreiben waren, aber in dieser Ausführungsform wird die Programm-Hemm-Spannung V_PROGN (ungefähr 1 V) über den Transistor NM an die Bitleitung angelegt, um so zu verhindern, dass die angrenzende Speicherzelle, deren Source mit dieser Bitleitung verbunden ist, einen Kanal zu bilden, womit das Einschreiben von Daten "1" in diese angrenzende Speicherzelle gefördert wird.
Nun wird der Betrieb eines Einschreibens von Daten "1" und "0" in die Speicherzellen 00 bzw. 01 in der Dateneinschreibschaltung PD unter Bezugnahme auf 7 beschrieben werden, in welcher angenommen ist, dass die Dateneinschreibschaltungen P durch Schaltungen PD ersetzt sind.
In diesem Fall verriegeln die Dateneinschreibschaltungen PD, die mit den Bitleitungen BL0 und BL1 verbunden sind, Daten "1" bzw. "0". In diesem Betriebsschritt wird, da die Massespannung (0 V) an beide der Gates der Transistoren PM und NM angelegt ist, die die Dateneinschreibschaltung PD ausbilden, die mit der Bitleitung BL0 verbunden ist, der Transistor PM eingeschaltet, während der Transistor NM ausgeschaltet wird. Folglich wird die Spannung V_pp (4 V) als die Programmspannung V_PROG über den Transistor PM an die Bitleitung BL0 angelegt, womit Daten "1" in die Speicherzelle 00 eingeschrieben werden.
Andererseits wird, da die Spannung V_pp (4 V) an die Gates der Transistoren PM und NM angelegt ist, die die Dateneinschreibschaltung PD ausbilden, die mit der Bitleitung BL1 verbunden ist, der Transistor PM ausgeschaltet, während der Transistor NM eingeschaltet wird. Folglich wird die Programm-Hemm-Spannung V_PROGN (ungefähr 1 V) über den Transistor NM an die Bitleitung BL1 angelegt, womit Daten "0" in der Speicherzelle 01 aufrechterhalten werden (Daten "0" werden in die Speicherzelle 01 eingeschrieben).
In diesem Fall wird, da das Potenzial der Bitleitung BL1, die mit dem Drain der Speicherzelle 01 verbunden ist, in welche Daten "0" eingeschrieben werden, erzwungenermaßen auf der Spannung der Programm-Hemm-Energiequelle (ungefähr 1 V) gehalten wird, die benachbarte Speicherzelle 00, deren Source mit der Bitleitung BL1 verbunden ist, von dem Beginn des Schreibbetriebs an in einem ausgeschalteten Zustand gehalten. Deswegen wird das Einschreiben von Daten "1" in die Speicherzelle 00 gefördert, ohne dass die Drain-Spannung der Speicherzelle 00 abgesenkt wird.
Wenn ein Element, das dem Transistor NM entspricht, der in 12 gezeigt ist, in die Schaltungskonfiguration, die in 11 gezeigt ist, hinzugefügt wird, ist es auch möglich, das Einschreiben von Daten "1" in die Speicherzelle benachbart zu jener, in welche Daten "0" eingeschrieben werden, zu fördern.
{Die dritte Ausführungsform)
Als Nächstes wird unter Bezugnahme auf die 13A und 13B eine Dateneinschreibschaltung PE der dritten Ausführungsform der Erfindung beschrieben werden. Die zuvor erwähnte Schaltung PB, die in 8B gezeigt ist, ist derart konfiguriert, dass es zugelassen ist, dass ein kleiner Strom durch den Transistor PM, wenn Daten "0" eingeschrieben werden, in der Kompensation zum Fixieren der Energiequellenspannung in dem Flip-Flop, das die Verriegelungsschaltung L ausbildet, bei der Spannung V_cc fließt. Andererseits ist in der Schaltung PE dieser Ausführungsform, die in 13A gezeigt ist, auch wenn die Energiequelle für den Flip-Flop, der die Verriegelungsschaltung L ausbildet, auf der Spannung V_cc fixiert ist, der Transistor PM ausgelegt, vollständig während eines Einschreibens von Daten "0" ausgeschaltet zu werden.
Spezifischer weist die Dateneinschreibschaltung PE dieser Ausführungsform, die in 13A angezeigt ist, die Schaltungskonfiguration der 8B auf, in welcher ein Transistor NT mit seinem Gate verbunden mit der Spannung V_cc zwischen dem Gate des Transistors PM und dem Knoten B des Flip-Flops bereitgestellt ist, das die Verriegelungsschaltung L ausbildet, in dem eine Selbstanhebungsschaltung gebildet wird. Auf diese Weise ist die Schaltung so konfiguriert, dass der Transistor PM vollständig ausgeschaltet wird, wenn einzuschreibende Daten "0" sind.
Veranschaulichend tritt in dem Fall, wo Daten "0" in die Speicherzelle 00 eingeschrieben werden, die in 13A gezeigt ist, wenn die Verriegelungsschaltung L Daten "0" verriegelt, die Spannung V_cc (3 V) an dem Knoten B auf. Gleichzeitig wird die Spannung V_cc (3 V) an das Gate des Transistors NT angelegt, weswegen der Transistor NZ gegenüber einem Signal ausgeschaltet wird, das einen vorbestimmten Wert (=(Spannung V_cc) – (Schwellenspannung V_thn des Transistors NT)) überschreitet. Folglich tritt die Spannung (V_cc – V_thn) (die um V_thn von dem Potenzial an den Knoten B abfällt) an dem Gate (Knoten C) des Transistors PM auf. (Dies ist als der Zustand vor einer Anhebung in 13B gezeigt).
Als Nächstes wird die Programmenergiequelle V_PROG von der Massespannung V_ss (0 V) auf die Spannung VPP (4 V) erhöht, das Potenzial an dem Knoten C wird durch eine Kopplungskapazität C_b zwischen dem Gate und der Source des Transistors PM (Selbstanhebungseffekt) auf eine Spannung (=(Spannung V_cc) – (Schwellenspannung V_tnn des Transistors NT) + (Anhebungsspannung V_b : V_b ist eine Spannungszunahme aufgrund der Anhebung und wird durch die Beziehung zwischen der Kopplungskapazität C_b und einer weiteren parasitären Kapazität bestimmt)) angehoben. (Dieser Zustand ist als der Zustand nach Anhebung in den 13A und 13B gezeigt.) Folglich wird die Gate-Spannung relativ zu der Source in dem Transistor PM gleich oder geringer als seine Schwellenspannung, so dass der Transistor PM vollständig ausgeschaltet wird. Dies veranlasst die Bitleitung dazu, bezüglich der Programmenergie-Quellenspannung V_PROG zu floaten, und Daten "0" werden in die Speicherzelle M eingeschrieben.
Wenn Daten "1" in die Speicherzelle M eingeschrieben werden, nimmt die Verriegelungsschaltung L Daten "1" auf, und eine Massespannung V_ss (0 V) tritt an dem Knoten B auf. Gleichzeitig tritt, da die Spannung V_cc (3 V) an das Gate des Transistors NT angelegt ist, die Spannung von 0 V auf der Source-Seite, so wie sie ist, an dem Knoten C auf, womit das Gate des Transistors PM auf die Massespannung V_ss (0 V) gesetzt wird. Dementsprechend ist der Transistor PM in diesem Fall ähnlich zu dem Transistor PM vorgespannt, der die in 8B gezeigte Schaltung ausbildet, wodurch Daten "1" in die Speicherzelle M eingeschrieben werden.
Da in der Dateneinschreibschaltung PE dieser Ausführungsform der Transistor PM vollständig durch die Selbstanhebung ausgeschaltet wird, ist es nicht mehr notwendig, den Pegel der Energiequelle für die Verriegelungsschaltung auf die Spannung V_pp zu ändern, womit die Zeit eingespart wird, die für den Übergang der Energiequelle für die Verriegelungsschaltung L erforderlich ist, und der Energieverbrauch verringert wird. Weiter ist es möglich, die Verriegelungsschaltung L aus Niedrigspannungstransistoren allein zu bilden, so dass die Auslegungsfläche als Ganzes kompakt ausgeführt werden kann, obwohl ein zusätzlicher Transistor NT verglichen mit der in den 13A und 13B gezeigten Konfiguration benötigt wird.
Wie aus der obigen Beschreibung offensichtlich ist, können gemäß der Erfindung die folgenden Effekte erhalten werden.
Gemäß dem fünften Aspekt der Erfindung ist es, da die Schaltung der Erfindung so aufgebaut ist, dass entweder die Programmenergiequelle oder ein floatender Zustand für die Bitleitungen in Übereinstimmung mit dem Zustand des Einschreibens von Daten eingestellt ist, möglich, Daten in eine Speicherzelle als ein Element eines virtuell geerdeten Zellenfelds effektiv einzuschreiben, ohne den Betrieb eines Einschreibens in die benachbarte Speicherzelle zu stören.
Gemäß dem zweiten oder sechsten Aspekt der Erfindung ist es, da die Schaltung der Erfindung so aufgebaut ist, dass entweder die Programmenergiequelle oder ein floatender Zustand für die Bitleitungen in Übereinstimmung mit dem Zustand des Einschreibens von Daten eingestellt ist, möglich, die gleiche Wirkung, wie sie aus dem obigen ersten oder fünften Merkmal der Erfin dung erhalten wird, zu erzielen, auch in dem Fall, wo ein virtuell geerdetes Zellenfeld aus Speicherzellen aufgebaut ist, in welche Daten von der Source-Seite her eingeschrieben werden.
Gemäß dem dritten Merkmal der Erfindung ist es, da die Schaltung der Erfindung so aufgebaut ist, dass entweder die Programmenergiequelle (die erste Programmenergiequelle) oder die Programm-Hemm-Spannung (die zweite Programmenergiequelle) für die Bitleitungen in Übereinstimmung mit dem Zustand des Einschreibens von Daten eingestellt ist, möglich, weiter effektiv Daten in eine Speicherzelle als ein Element eines virtuell geerdeten Zellenfelds einzuschreiben, ohne den Betrieb eines Einschreibens in die benachbarte Zelle von dem Beginn des Schreibbetriebs an zu stören.
Gemäß dem vierten Aspekt der Erfindung ist es, da die Schaltung der Erfindung so aufgebaut ist, dass entweder die Programmenergiequelle oder die Programm-Hemm-Spannung für die Bitleitungen in Übereinstimmung mit dem Zustand des Einschreibens von Daten eingestellt ist, möglich, die gleiche Wirkung, wie sie aus dem dritten Merkmal der Erfindung erhalten wird, zu erzielen, auch in dem Fall, wo ein virtuell geerdetes Zellenfeld aus Speicherzellen aufgebaut ist, in welche Daten von der Source-Seite her eingeschrieben werden.
Gemäß dem siebten oder achten Merkmal der Erfindung ist es, da die Schaltung des fünften oder sechsten Merkmals auf eine derartige Weise modifiziert ist, dass der Transistor zum Zuführen der Programmenergiequelle zu den Bitleitungen den Strom durch den Selbstanhebungseffekt ausschalten wird, möglich, die Verriegelungsschaltung bei einer niedrigen Spannung zu betreiben und somit einen niedrigen Energieverbrauch der elektrischen Energie zu erreichen.
Zusammenfassend ist es gemäß der vorliegenden Erfindung bei dem Betrieb eines Einschreibens von Daten in einen Flash-Speicher, der ein virtuell geerdetes Zellenfeld aufweist, unter Verwendung des FN-Stroms möglich, die Schwellenspannung der Speicherzelle auf einen Pegel zu verschieben, der ein ausreichend stabiles Auslesen zulässt, und ferner ist es möglich, einen Hochgeschwindigkeitsbetrieb eines Dateneinschreibens zu erreichen.

Claims

Nichtflüchtiger Halbleiterspeicher, umfassend ein virtuell geerdetes Zellenfeld, das aus Speicherzellen (M) vom Floating-Gate-Typ besteht, in welchen Daten auf der Grundlage des Fowler-Nordheim-Tunneleffekts geschrieben und gelöscht werden, und eine Datenschreibschaltung (P, PB, PC), wobei die Datenschreibschaltung (P, PB, PC) umfasst ein Transfer-Gate (TG) zum Auswählen einer ersten Bitleitung (BL0) des virtuell geerdeten Zellenfelds; eine Verriegelungsschaltung (L), die mit der ersten Bitleitung (BL0) über das Transfer-Gate (TG) verbunden ist, zum Verriegeln der zu schreibenden Daten, die auf die erste Bitleitung (BL0) gegeben werden; gekennzeichnet durch eine Umschaltschaltung (PM, PM1), die zwischen einer Programmenergiequelle (VPROG) und einer zweiten Bitleitung (BL1) neben der ersten Bitleitung (BL0) verbunden ist und in Übereinstimmung mit den Schreibdaten aktiviert wird, die von der Verriegelungsschaltung (L) verriegelt worden sind, um dadurch der zweiten Bitleitung (BL1) neben der ersten Bitleitung (BL0) die Programmenergiequelle (VPROG) zuzuführen.
Nichtflüchtiger Halbleiterspeicher, umfassend ein virtuell geerdetes Zellenfeld, das aus Speicherzellen (M) vom Floating-Gate-Typ besteht, in welchen Daten auf der Grundlage des Fowler-Nordheim-Tunneleffekts geschrieben und gelöscht werden, und eine Datenschreibschaltung (PD), wobei die Datenschreibschaltung (PD) umfasst ein Transfer-Gate (TG) zum Auswählen einer ersten Bitleitung (BL0) des virtuell geerdeten Zellenfelds; eine Verriegelungsschaltung (L), die mit der ersten Bitleitung (BL0) über das Transfer-Gate (TG) verbunden ist, zum Verriegeln der zu schreibenden Daten, die auf die erste Bitleitung (BL0) gegeben werden; gekennzeichnet durch eine Umschaltschaltung (PM, NM), die eine erste oder zweite Programmenergiequelle (VPROG, VPROGN) in Übereinstimmung mit den einzuschreibenden Daten auswählt, die von der Verriegelungsschaltung (L) verriegelt worden sind, um dadurch der ersten Bitleitung (BL0) oder einer zweiten Bitleitung (BL1) neben der ersten Bitleitung (BL0) die gewählte Programmenergiequelle (VPROG, VPROGN) zuzuführen.
Nichtflüchtiger Halbleiterspeicher nach Anspruch 1, wobei das Transfer-Gate (TG) aus einem Transistor eines ersten Leitfähigkeitstyps besteht, der an entweder der Source oder dem Drain davon mit der ersten Bitleitung (BL0) verbunden ist; die Verriegelungsschaltung (L) aus einem Flip-Flop besteht, von dem ein erster stabiler Punkt von zweien mit jeweils dem anderen der Source oder dem Drain des Transistors (TG) vom ersten Leitfähigkeitstyp verbunden ist; und die Umschaltschaltung (PM, PM1) aus einem Transistor eines zweiten Leitfähigkeitstyps besteht, dessen Source und Drain mit der Programmenergiequelle (VPROG) bzw. der ersten oder zweiten Bitleitung (BL0, BL1) verbunden sind, wobei das Gate mit dem zweiten stabilen Punkt des Flip-Flops verbunden ist.
Nichtflüchtiger Halbleiterspeicher nach Anspruch 3, weiter umfassend: einen Transistor (NT) zwischen dem Gate des Transistors vom zweiten Leitfähigkeitstyp, der die Umschaltschaltung (PM, PM1) ausbildet, und dem zweiten stabilen Punkt des Flip-Flops, das die Verriegelungsschaltung (L) ausbildet, wobei der Transistor (NT) gegenüber einem Signal abgeschaltet wird, das einen vorbestimmten Spannungspegel überschreitet, wobei der Selbstanhebungseffekt, der in Übereinstimmung mit dem Übergang der Programmenergiequelle (VPROG) auftritt, der der Source des Transistors vom zweiten Leitfähigkeitstyp vermittelt wird, verwendet wird, um das Potenzial des Gates des Transistors (NT) vom zweiten Leitfähigkeitstyp auf einen vorbestimmten Spannungspegel oder höher anzuheben, um dadurch den Transistor (NT) vom zweiten Leitfähigkeitstyp abzuschalten.