CN106297871B - 一种自旋力矩转移磁性随机存储器的写电路结构 - Google Patents
一种自旋力矩转移磁性随机存储器的写电路结构 Download PDFInfo
- Publication number
- CN106297871B CN106297871B CN201610598574.2A CN201610598574A CN106297871B CN 106297871 B CN106297871 B CN 106297871B CN 201610598574 A CN201610598574 A CN 201610598574A CN 106297871 B CN106297871 B CN 106297871B
- Authority
- CN
- China
- Prior art keywords
- switching tube
- switch
- control unit
- tunnel junction
- magnetic tunnel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明公开了一种自旋力矩转移磁性随机存储器的写电路结构，包括磁性隧道结，以及源线、位线和字线、第一开关管、第二开关管、控制单元和双稳态电路单元；其中，所述磁性隧道结的自由层与第一开关管的漏极相连，所述磁性隧道结的参考层与第二开关管的源极相连；所述第一开关管的源极接源线，所述第二开关管的漏极接位线；所述双稳态电路单元的第一端连接磁性隧道结自由层、控制单元的输入，第二端连接磁性隧道结的参考层；所述控制单元的输入端分别连接字线、源线或位线，以及所述双稳态电路单元的第一端，控制单元输出端接第一开关管和第二开关管的栅极。本发明写电路结构能够避免重复的写入动作，达到降低MRAM写功耗和芯片动态功耗的目的。
Description
技术领域
本发明涉及非易失存储器技术领域，特别是涉及一种自旋力矩转移磁性随机存储器的写电路结构。
背景技术
自旋力矩转移磁性随机存储器STT-MRAM是一种非易失的存储器，它的存储结构采用MTJ磁性隧道结，如图1所示，中间的称为势垒层，上下分别为自由层和参考层。写数据“0”的时候，电流从参考层流经自由层使MTJ(磁性隧道结)翻转至反平行态；写数据“1”的时候，电流从自由层流经参考层使MTJ(磁性隧道结)翻转至平行态。要使磁性隧道结翻转，必须在磁性隧道结两端维持一定的电压，并在要求的时间内通过比较大的电流，这就是STT-MRAM磁性隧道结的数据写入原理。
如图2所示，传统的STT-MRAM写电路结构包括磁性隧道结和MOS开关管，其中MOS开关管栅极连接字线，MOS开关管源极连接源线，MOS开关管漏极连接磁性隧道结MTJ的自由层，MTJ的参考层连接位线。STT-MRAM利用电流自旋转移力矩效应来改变磁性隧道结MTJ的磁化状态，不同方向的写入电流可以将磁性隧道结设置为平行态或反平行态，分别利用这两种状态存储1或0。由于磁性隧道结的特性，这种写数据的方式要求通过磁性隧道结的电流比较大(约几十个微安)，并持续一定的时间才能有效改变磁性隧道结的状态。这种大电流的写数据方式给MRAM带来很大的写功耗，在实际的内存使用中，每一个比特位经常存在重复写入的问题，即当前存储的数据与即将写入的数据相同。例如在协议传输中，传输完成的标志位或状态位的更新只需要一个或几个比特，为了更新这一个或者某几个位，需要对32位的数据进行再次写入，而大部分数据位的内容与写入之前并没有什么不同，这种冗余的写入操作不但对数据更新和存储没有意义，也极大的增加了芯片的动态功耗。
发明内容
本发明的目的是提供一种自旋力矩转移磁性随机存储器的写电路结构，以解决现有技术在实际应用中，大部分的数据位存在重复写入的问题，通过逻辑开关控制，屏蔽重复的写操作，从而达到降低MRAM写功耗和芯片动态功耗的目的。
为了实现上述目的，本发明技术方案如下：
一种自旋力矩转移磁性随机存储器的写电路结构，包括磁性隧道结，以及源线、位线和字线，所述写电路结构还包括第一开关管、第二开关管、控制单元和双稳态电路单元；
其中，所述磁性隧道结的自由层与第一开关管的漏极相连，所述磁性隧道结的参考层与第二开关管的源极相连；所述第一开关管的源极接源线，所述第二开关管的漏极接位线；
所述双稳态电路单元的第一端连接磁性隧道结自由层、控制单元的输入，第二端连接磁性隧道结的参考层；
所述控制单元的输入端分别连接字线、源线或位线，以及所述双稳态电路单元的第一端，控制单元输出端接第一开关管和第二开关管的栅极。
本发明的一种实现方式，所述控制单元的输入端分别连接字线、位线，以及所述双稳态电路单元的第一端，控制单元输出端接第一开关管和第二开关管的栅极。
进一步地，所述控制单元包括一个同或门和一个与门，该同或门的两个输入分别连接位线、以及双稳态电路单元的第一端，该与门的一个输入端连接同或门的输出，另一个输入端连接字线，与门的输出连接第一开关管和第二开关管的栅极，也就是控制单元的输出。
本发明的另一种实现方式，所述控制单元的输入端分别连接字线、源线，以及所述双稳态电路单元的第一端，控制单元输出端接第一开关管和第二开关管的栅极。
进一步地，所述控制单元包括一个异或门和一个与门，该异或门的两个输入分别连接源线、以及所述双稳态电路单元的第一端，该与门的一个输入端连接异或门的输出，另一个输入端连接字线，与门的输出连接第一开关管和第二开关管的栅极，也就是控制单元的输出。
所述双稳态电路单元由第三开关管、第四开关管、第五开关管、第六开关管四个开关管组成，第三开关管和第四开关管组成一个反相器，第五开关管和第六开关管组成另一个反相器；其中第三开关管和第四开关管的栅极相连，第三开关管的源极接大于零的第一固定电位，其漏极与第四开关管的源极相连，第四开关管的漏记接第二固定电位地；第五开关管和第六开关管的栅极相连，第五开关管的源极接大于零的第一固定电位，其漏极与第六开关管的源极相连，第六开关管的漏记接第二固定电位地；第三开关管和第四开关管的栅极与第五开关管的漏极或第六开关管的源极相连，并引出为双稳态电路单元的第一端，第五开关管和第六开关管的栅极与第三开关管的漏极或第四开关管的源极相连，并引出为双稳态电路单元的第二端。
本发明提出了一种自旋力矩转移磁性随机存储器的写电路结构，通过双稳态电路单元来指示MTJ的状态，从而表示存储的内容。并通过控制单元判断写入的数据与存储的内容是否相同，在相同时屏蔽写操作，在不同时允许写操作，从而避免重复的写入动作，达到降低MRAM写功耗和芯片动态功耗的目的。
附图说明
图1为现有技术磁性隧道结的结构示意图；
图2为现有技术写电路结构的电路图；
图3为本发明写电路结构的一种电路图；
图4为本发明写电路结构的另一种电路图；
图5为本发明双稳态电路单元的结构示意图；
图6为本发明控制单元实施例一的结构示意图；
图7为本发明控制单元实施例二的结构示意图。
具体实施方式
下面结合附图和实施例对本发明技术方案做进一步详细说明，以下实施例不构成对本发明的限定。
如图3、图4所示，一种自旋力矩转移磁性随机存储器的写电路结构，包括磁性隧道结MTJ、第一开关管MOS1、第二开关管MOS2、控制单元和双稳态电路单元。
其中，磁性隧道结MTJ的自由层与第一开关管MOS1的漏极相连，磁性隧道结MTJ的参考层与第二开关管MOS2的源极相连；第一开关管MOS1的源极接源线，第二开关管MOS2的漏极接位线。
双稳态电路单元包括两个反相器，两个反相器方向相反并联，双稳态电路单元的第一端接磁性隧道结自由层，并连接控制单元的输入，第二端连接MTJ的参考层。双稳态电路的特点是：在没有外来触发信号的作用下，电路始终处于原来的稳定状态。在外加输入触发信号作用下，双稳态电路从一个稳定状态翻转到另一个稳定状态。每个反相器的输出端通过耦合到另一个反相器的输入端。由于反相器的输入和输出信号是反相的，根据输入的状态“0”或“1”形成两个稳定状态，故称为双稳态电路。正因为双稳态有保持数据和状态翻转的功能，在本发明中，双稳态电路被用来做数据的写入和保持，可以指示MTJ的状态，从而表示存储的内容。
控制单元的输入端分别连接字线、源线或位线，以及双稳态电路单元的第一端，控制单元输出端接第一开关管MOS1和第二开关管MOS2的栅极。
为便于后续说明，在本实施例中将双稳态电路单元与第一开关管MOS1的漏极或磁性隧道结MTJ的自由层的连接点称为A点(即第一端)，将控制单元的输出端称为B点。
本实施例双稳态电路单元如图5所示，由MOS3、MOS4、MOS5、MOS6四个MOS管组成，MOS3和MOS4组成一个反相器，MOS5和MOS6组成另一个反相器。其中MOS3和MOS4的栅极相连，MOS3的源极接大于零的第一固定电位，其漏极与MOS4的源极相连，MOS4的漏记接第二固定电位地。MOS5和MOS6的栅极相连，MOS5的源极接大于零的第一固定电位，其漏极与MOS6的源极相连，MOS6的漏记接第二固定电位地。MOS3和MOS4的栅极与MOS5的漏极或MOS6的源极相连，并引出为双稳态电路单元的第一端，MOS5和MOS6的栅极与MOS3的漏极或MOS4的源极相连，并引出为双稳态电路单元的第二端。
需要说明的是，本实施例的源线或位线相当于连接的数据线，用于接入需要写入的数据，而位线与源线对应的电位相反，字线表示进行写操作的控制信号。A点电位反应了存取器存储单元中存储的内容，即为磁性隧道结MTJ的状态。写数据“0”的时候，电流从参考层流经自由层使MTJ(磁性隧道结)翻转至反平行态；写数据“1”的时候，电流从自由层流经参考层使MTJ(磁性隧道结)翻转至平行态。
由于位线与源线对应的电位相反，本发明的控制单元具有两个实施方案，以下分别进行说明。
实施方案一，如图6所示，控制单元包括一个同或门和一个与门。
如图3、6所示，本实施例控制单元包括一个同或门和一个与门，该同或门的两个输入分别连接位线和A点，该与门的一个输入端连接同或门的输出，另一个输入端连接字线，与门的输出连接B点，也就是控制单元的输出。
控制单元在字线的控制下，当字线上输入写操作的控制信号时，先判断存储单元里存储的内容(即双稳态电路单元第一端的电位)与位线是否相等，如果相等，B点电位为“1”，则打开MOS1和MOS2，允许数据写入更新；如果存储的内容与位线写入的数据不同，B点电位为0，MOS1和MOS2关断，屏蔽本次写操作。
本实施例控制单元的输入和输出真值表如下表所示：
| 字线/位线，A | 00 | 01 | 10 | 11 |
| 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 1 |
表1
本实施例写电路的具体原理是：在进行写入的时候，电流流经磁性隧道结同时对双稳态电路单元进行作用。写“0”时，源线电位为“0”，位线为“1”，MOS1、MOS2打开，双稳态电路单元第一端A点存储电位为0；写“1”时，源线电位为“1”，位线为“0”，MOS1、MOS2打开，双稳态电路单元的A点存储电位为1。
假设当前存储的内容是“0”，如果即将写入的数据是“0”，源线电位是“0”，位线电位是“1”，双稳态电路单元的A点存储电位“0”会与位线、字线进行控制逻辑的运算，根据表1的真值表得出，MOS1、MOS2的栅级被关掉，不能被打开，重复的数据“0”不能被写入；如果写入的数据是“1”，源线是“1”，位线是“0”，位线与字线、控制逻辑运算，根据真值表结果，这时候两个MOS管的栅极位“1”，MOS1、MOS2被打开，允许数据写入。
假设当前存储的内容是“1”，如果即将写入的数据是“1”，源线电位是“1”，位线电位是“0”，双稳态电路单元的A点存储电位“1”会与位线、字线进行控制逻辑的运算，根据表1的真值表得出，MOS管的栅级被关掉，不能被打开，重复的数据“1”不能被写入；如果写入的数据是“0”，源线是“0”，位线是“1”，位线与字线、控制逻辑运算，根据真值表结果，这时候两个MOS管的栅极为“1”，MOS1、MOS2被打开，允许数据写入。
实施方案二，如图7所示，控制单元包括一个异或门和一个与门。
如图4、图7所示，本实施例控制单元包括一个异或门和一个与门，该异或门的两个输入分别连接源线和A点，该与门的一个输入端连接异或门的输出，另一个输入端连接字线，与门的输出连接B点，也就是控制单元的输出。
控制单元在字线的控制下，当字线上输入写操作的控制信号时，先判断存储单元里存储的内容与即将写入的数据(源线)是否相等，如果相等，B点电位为“0”，则不打开MOS1和MOS2，屏蔽本次写操作；如果存储的内容与即将写入的数据不同，B点电位为“1”，MOS1和MOS2打开，允许数据写入更新。
本实施例控制单元的输入和输出真值表如下表所示：
| 字线/源线，A | 00 | 01 | 10 | 11 |
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 |
表2
本实施例写电路的具体原理是：在进行写入的时候，电流流经磁性隧道结同时对双稳态电路单元进行作用。写“0”时，源线电位为“0”，位线为“1”，MOS1、MOS2打开，双稳态电路单元的A点存储电位为0；写“1”时，源线电位为“1”，位线为“0”，MOS1、MOS2打开，双稳态电路单元的A点存储电位为1。
假设当前存储的内容是“0”，如果即将写入的数据是“0”，源线电位是“0”，位线电位是“1”，双稳态电路单元的A点存储电位“0”会与源线、字线进行控制逻辑的运算，根据表1的真值表得出，MOS1、MOS2的栅级被关掉，不能被打开，重复的数据“0”不能被写入；如果写入的数据是“1”，源线是“1”，位线是“0”，源线与字线、控制逻辑运算，根据真值表结果，这时候两个MOS管的栅极位“1”，被打开，允许数据写入。
假设当前存储的内容是“1”，如果即将写入的数据是“1”，源线电位是“1”，位线电位是“0”，双稳态电路单元的A点存储电位“1”会与源线、字线进行控制逻辑的运算，根据表1的真值表得出，MOS管的栅级被关掉，不能被打开，重复的数据“1”不能被写入；如果写入的数据是“0”，源线是“0”，位线是“1”，源线与字线、控制逻辑运算，根据真值表结果，这时候两个MOS管的栅极位“1”，被打开，允许数据写入。
可见，由于位线与源线电位相反，所以在判断写入数据是否与双稳态电路单元存储的电位是否相同时，可以采用同或门或者异或门，从而决定是否执行写入操作，这种方法有效的屏蔽了重复数据的写入。
例如，存储器芯片复位后初始化STT-MRAM，保证芯片内部有存储的默认值；行列译码完成后，写使能为1，写入数据的时候，将字线、位线，源线置为稳定的电位；
写“0”时，将源线置为“0”，位线置为“1”，字线置为“1”,如果存储内容为“0”，MTJ的状态为反平行态，两个MOS管均不开启，写操作被屏蔽，如果存储内容为“1”，MTJ的状态为平行态，控制逻辑将两个MOS管打开，电流从位线流向源线，MTJ(磁性隧道结)由平行态翻转为反平行态，数据“0”被写入；
写“1”时，将源线置为“1”，位线置为“0”，字线置为“1”,如果存储内容为“1”，MTJ的状态为平行态，两个MOS管均不开启，写操作被屏蔽，如果存储内容为“0”，MTJ的状态为反平行态，控制逻辑将两个MOS管打开，电流从源线流向位线，MTJ(磁性隧道结)由反平行态翻转为平行态，数据“1”被写入。
以上实施例仅用以说明本发明的技术方案而非对其进行限制，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (4)
1.一种自旋力矩转移磁性随机存储器的写电路结构，包括磁性隧道结，以及源线、位线和字线，其特征在于，所述写电路结构还包括第一开关管、第二开关管、控制单元和双稳态电路单元；
其中，所述磁性隧道结的自由层与第一开关管的漏极相连，所述磁性隧道结的参考层与第二开关管的源极相连；所述第一开关管的源极接源线，所述第二开关管的漏极接位线；
所述双稳态电路单元的第一端连接磁性隧道结自由层、控制单元的输入，第二端连接磁性隧道结的参考层；
所述控制单元的输入端分别连接字线、源线或位线，以及所述双稳态电路单元的第一端，控制单元输出端接第一开关管和第二开关管的栅极。
2.根据权利要求1所述的自旋力矩转移磁性随机存储器的写电路结构，其特征在于，在所述控制单元的输入端分别连接字线、位线，以及所述双稳态电路单元的第一端时，所述控制单元包括一个同或门和一个与门，该同或门的两个输入分别连接位线、以及双稳态电路单元的第一端，该与门的一个输入端连接同或门的输出，另一个输入端连接字线，与门的输出连接第一开关管和第二开关管的栅极，也就是控制单元的输出。
3.根据权利要求1所述的自旋力矩转移磁性随机存储器的写电路结构，其特征在于，在所述控制单元的输入端分别连接字线、源线，以及所述双稳态电路单元的第一端时，所述控制单元包括一个异或门和一个与门，该异或门的两个输入分别连接源线、以及所述双稳态电路单元的第一端，该与门的一个输入端连接异或门的输出，另一个输入端连接字线，与门的输出连接第一开关管和第二开关管的栅极，也就是控制单元的输出。
4.根据权利要求1所述的自旋力矩转移磁性随机存储器的写电路结构，其特征在于，所述双稳态电路单元由第三开关管、第四开关管、第五开关管、第六开关管四个开关管组成，第三开关管和第四开关管组成一个反相器，第五开关管和第六开关管组成另一个反相器；其中第三开关管和第四开关管的栅极相连，第三开关管的源极接大于零的第一固定电位，其漏极与第四开关管的源极相连，第四开关管的漏记接第二固定电位地；第五开关管和第六开关管的栅极相连，第五开关管的源极接大于零的第一固定电位，其漏极与第六开关管的源极相连，第六开关管的漏记接第二固定电位地；第三开关管和第四开关管的栅极与第五开关管的漏极或第六开关管的源极相连，并引出为双稳态电路单元的第一端，第五开关管和第六开关管的栅极与第三开关管的漏极或第四开关管的源极相连，并引出为双稳态电路单元的第二端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610598574.2A CN106297871B (zh) | 2016-07-25 | 2016-07-25 | 一种自旋力矩转移磁性随机存储器的写电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610598574.2A CN106297871B (zh) | 2016-07-25 | 2016-07-25 | 一种自旋力矩转移磁性随机存储器的写电路结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106297871A CN106297871A (zh) | 2017-01-04 |
| CN106297871B true CN106297871B (zh) | 2019-12-03 |
Family
ID=57652659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610598574.2A Active CN106297871B (zh) | 2016-07-25 | 2016-07-25 | 一种自旋力矩转移磁性随机存储器的写电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106297871B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110532222B (zh) * | 2019-08-30 | 2023-03-31 | 中国电子科技集团公司第五十八研究所 | 一种基于stt-mram的fpga开关单元 |
| CN112863575B (zh) * | 2019-11-12 | 2023-12-29 | 上海磁宇信息科技有限公司 | 具有磁性隧道结的非易失寄存器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3401395B2 (ja) * | 1996-12-25 | 2003-04-28 | シャープ株式会社 | 不揮発性半導体メモリのデータ書き込み回路 |
| JP2001127595A (ja) * | 1999-10-22 | 2001-05-11 | Matsushita Electric Ind Co Ltd | フリップフロップ回路 |
| CN101821810B (zh) * | 2007-08-31 | 2013-05-01 | 国立大学法人东京工业大学 | 利用电流感应磁化反转mtj的非易失性sram/锁存电路 |
| CN203799667U (zh) * | 2014-03-31 | 2014-08-27 | 西安华芯半导体有限公司 | 一种低写功耗的两端口静态随机存储器 |
-
2016
- 2016-07-25 CN CN201610598574.2A patent/CN106297871B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106297871A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9741419B1 (en) | Memory system with a content addressable superconducting memory | |
| AU2014400659B2 (en) | Superconductive gate system | |
| CN103956184B (zh) | 一种基于dice结构的改进sram存储单元 | |
| US8194438B2 (en) | nvSRAM having variable magnetic resistors | |
| US20090323404A1 (en) | Write Operation for Spin Transfer Torque Magnetoresistive Random Access Memory with Reduced Bit Cell Size | |
| CN111341363B (zh) | 基于stt-mtj的存算一体系统、芯片及控制方法 | |
| CN103956183B (zh) | 抗辐射sram单元 | |
| CN110532222B (zh) | 一种基于stt-mram的fpga开关单元 | |
| CN103778954A (zh) | 抗多节点翻转的存储器 | |
| CN104157303B (zh) | 静态随机存储器单元的抗干扰电路和存储元件 | |
| CN106297871B (zh) | 一种自旋力矩转移磁性随机存储器的写电路结构 | |
| US10991420B2 (en) | Semiconductor device including distributed write driving arrangement and method of operating same | |
| CN105006244B (zh) | 一种信号放大器、磁存储器的读取电路及其操作方法 | |
| CN104882157B (zh) | 一种磁随机存储系统及其读取操作方法 | |
| CN112259136A (zh) | 内存运算电路及芯片结构 | |
| WO2016043338A1 (ja) | 不揮発性メモリ | |
| CN106205668B (zh) | 一种自旋力矩转移磁性随机存储器的写电路结构 | |
| WO2018193699A1 (ja) | 半導体記憶回路、半導体記憶装置及びデータ検出方法 | |
| US20160358654A1 (en) | Low-power ternary content addressable memory | |
| US3705390A (en) | Content addressed memory cell with selective bit writing | |
| CN101315810A (zh) | 一种静态随机访问存储器的存储单元 | |
| CN111585546B (zh) | 基于阻变存储器的非挥发性锁存器电路及操作方法 | |
| CN112927737B (zh) | 使用磁性隧道结的非易失寄存器 | |
| Mahmoudi et al. | High performance MRAM-based stateful logic | |
| CN114822637B (zh) | 一种基于10t-sram单元的电路结构、芯片及模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Yuhang District, Hangzhou City, Zhejiang Province, 311121 West No. 1500 Building 1 room 311 Applicant after: Zhong electricity Haikang Group Co.,Ltd Address before: Ma Cheng Road Hangzhou City, Zhejiang province 310012 No. 36 Applicant before: Zhong electricity Haikang Group Co.,Ltd |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200313 Address after: 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province Co-patentee after: HIKSTOR TECHNOLOGY Co.,Ltd. Patentee after: CETHIK GROUP Co.,Ltd. Address before: Yuhang District, Hangzhou City, Zhejiang Province, 311121 West No. 1500 Building 1 room 311 Patentee before: CETHIK GROUP Co.,Ltd. |
|
| TR01 | Transfer of patent right |