DE1805826B2 - Verfahren zum herstellen von planaren halbleiterbauelementen - Google Patents
Verfahren zum herstellen von planaren halbleiterbauelementenInfo
- Publication number
- DE1805826B2 DE1805826B2 DE19681805826 DE1805826A DE1805826B2 DE 1805826 B2 DE1805826 B2 DE 1805826B2 DE 19681805826 DE19681805826 DE 19681805826 DE 1805826 A DE1805826 A DE 1805826A DE 1805826 B2 DE1805826 B2 DE 1805826B2
- Authority
- DE
- Germany
- Prior art keywords
- zones
- conductivity type
- photo
- etching
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 19
- 238000001259 photo etching Methods 0.000 claims description 12
- 241000411532 Erites Species 0.000 claims 1
- 239000010410 layer Substances 0.000 description 29
- 230000015556 catabolic process Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 241001499740 Plantago alpina Species 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BYMHZVKNCWHDQH-UHFFFAOYSA-N [P].P(=O)(Cl)(Cl)Cl Chemical compound [P].P(=O)(Cl)(Cl)Cl BYMHZVKNCWHDQH-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005385 borate glass Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- H01L29/0638—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H01L29/00—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/028—Dicing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Weting (AREA)
- Bipolar Transistors (AREA)
- Dicing (AREA)
- Electrodes Of Semiconductors (AREA)
Description
45
50
Die Erfindung betrifft ein Verfahren zum Herstellen von planaren Halbleiterbauelementen, bei dem eine
Vielzahl von Halbleiterbauelementen in einem Gebiet vom ersten Leitfähigkeitstyp einer Halbleiterscheibe
dadurch gebildet wird, daß in einem ersten Photoätz- und anschließenden Diffusionsvorgang Zonen der Bauelemente
vom zweiten, entgegengesetzten Leitfähigkeitstyp hergestellt werden und dann in einem zweiten
Photoätz- und anschließenden Diffusionsvorgang weitere Zonen der Bauelemente und gleichzeitig je ein
Bauelement umschließende, zur Unterbrechung der sich etwa unter der Oberflächenisolierschicht bildenden
Inversionskanäle dienende Ringzonen hergestellt werden, die den ersten Leitfähigkeitstyp und zumindest an
der Oberfläche eine höhere Dotierung ;ils das Gebiet ersten Leitfähigkeiistyps der Scheibe aufweisen, und
bei dem dann die Scheibe in Teile aufgeteilt wird, die je
ein Bauelement mit einer solchen Ringzone enthalten.
Ein solches Verfahren ist aus der CA-PS 6 67 42J bekannt.
Bei nach diesem Verfahren hergestellten Halbleiterbauelementen kann unter einer Isolierschient in einem
Halbleitergebiet, das z. B. aus dem ursprünglichen Material
der Scheibe oder aus einer epitaktischen Schicht bestehen kann, der Leitfähigkeitstyp einer Oberflächenschicht
invertiert sein. Eine derartige invertierte Oberflächenschicht wird als »Inversionskanal« bezeichnet
und erstreckt sich seitlich zwischen einer Zone des zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten
Leitfähigkeitstyps, die wenigstens an der Oberfläche an ein Halbleitergebiet des ersten Leitfähigkeitstyps angrenzt, und der als »Kanalunterbrecher« die
nenden Ringzone.
Durch eine solche als Kanalunterbrecher dienende Ringzone wird erreicht, daß ein etwaiger Durchschlag
im Halbleiterbauelement nicht am Rande des HaIb-Jeiterkörpers
auftritt, wo die Durchschlagspannung besonders niedrig ist.
Die als Kanalunterbrecher dienende Ringzone wird bei dem bekannten Verfahren in einem geringen, nahezu
gleichmäßigen Abstand von der Zone des /weilen Leitfähigkeitstyps, die einen wirksamen Teil des Halbleiterbauelements
bildet, angebracht.
Bei eirem mit einer solchen Ringzone versehenen
Halbleiterbauelement tritt ein Durchschlag in der Regel zunächst an der Stelle auf, an der der zwischen dem
Inversionskanal und der Ringzone gebildete PN-Übergang unter der Isolierschicht an die Oberfläche des
Halbleiterkörpers tritt, da hier die Durchschlagspannung am niedrigsten ist. Ein Durchschlag im Halbleiterkörper,
d. h. im Volumen, tritt in der Regel erst bei höheren
Spannungen auf.
Die zulässige Betriebsspannung des Halbleiterbauelements, zwischen dem Halbleiterkörper vom ersten
Leitfähigkeitstyp und der oder den Zonen vom zweiten Leitfähigkeitstyp kann erhöht werden, ohne daß die
Durchschlagspannung zwischen dem Inversionskanal und der Ringzone an der Oberfläche des Halbleiterkörpers
an der Isolierschicht erreicht wird, wenn die Länge des Kanals so groß wie möglich gemacht wird, da dann
der auf Grund der dort fließenden Leckströme auftretende Spannungsabfall die Spannung an dem genannten
Ort des möglichen Durchschlages gegenüber der an das Halbleiterbauelement angelegten Spannung herabgesetzt.
Die Teilung der Halbleiterscheibe nach der Herstellung der einzelnen Bauelemente erfolgt entlang sogenannter
»Ritzbahnen«, die sich während der Bildung der Bauelemente mit einer dicken Oxidschicht bedekken.
Um ein einfaches Teilen der Scheiben durch Ritzen mit einem Diamanten zu ermöglichen, muß vorher die
dicke Oxidschicht von den Ritzbahnen entfernt werden. Dies bedeutet, daß noch ein besonderer Photoätzvorgang
erforderlich ist, um die dicke Oxidschicht vollständig zu entfernen, oder daß, wenn, wie dies aus der
GB-PS 9 93 388 bekannt ist, die Freilegung der Ritzbahnen zusammen mit dem Pholoätzvoigang zur Freilegung
der Kontaktfenster vorgenommen wird, bei mir
einem Ätzvorgang bei den wesentlich dünneren Oxidschichten über den Kontaktflächen wegen des hier länger
als erforderlich dauernden Ätzvorganges eine Unterätzung der Maske und damit eine unzulässige Vergrößerung
der Kontaktfenster auftritt.
Der Erfindung liegt nun die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schallen, d;is
lö Uö Ö26
«ch mit möglichst wenig Verfahrensschritien durchfühß
bei dem ein nicht durch dicke Oxidschichten
n läßu
U^r den Ritzbahnen erschwertes Teilen der HaIb-Ititerscheibe
möglich ist und die hergestellten Bauelemente eine hohe Durchschlagsspannung aufweisen.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren der eingangs genannten Art gelöst, das durch
folgende Merkmale gekennzeichnet ist:
a) Im ersten Photoätz- und Diffusionsvorgang werden gleichzeitig auch geschlossene Bahnen, in denen
später die Teilung der Scheibe erfolgt, freigelegt und dort durch Eindiffusion Randzonen vom
zweiten Leitfähigkeilstyp gebildet;
b) im zweiten Photoätz- und Diffusionsvorgang werden
zur Bildung der Ringzonen die Randzonen so freigelegt, daß durch die Eindiffusion in jeder
Randzone eine schmale Ringzone gebildet wird, die die Ränder der Randzone überlappt.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß die Ringzonen Inversionskana-Ic
maximaler Länge begrenzen, so daß durch den Spannungsabfall in diesen Kanälen die zulässige Betriebsspannung
heraufgesetzt wird, daß ohne zusätzlichen Verfahrensschritt die Dicke der Oxidschicht auf den als
Ritzbahnen dienenden Randzonen nicht größer ist als auf der Zone des zweiten Leitfähigkeitstyps, so daß die
vollständige Entfernung dieser Oxidschicht vor der Teilung der Scheibe vorteilhaft gleichzeitig mit dem Einbringen
der Kontaktfenster stattfinden kann, und daß die bei den Photoätzvorgängen verwendeten Photomasken
auf die Ränder der Ritzbahnen ausgerichtet werden können, also keine besonderen Ausrichtfiguren
erforderlich sind, die einen Teil der nutzbaren Halbleiteroberflächen belegen wurden.
Vorteilhaft werden die Abmessungen der Masken für die Photoätzvorgänge so gewählt, daß der Abstand des
Innenumrisses der Ringzonen vom Innenumriß der Randzonen 3 bis ΙΟμπι, vorzugsweise 7 bis 9 μΐη beträgt
Ein Ausführungsbeispiel der Erfindung wird im folgenden an Hand der Zeichnungen näher erläutert. Es
zeigt
Fig. 1 einen Schritt durch ein erstes, erfindungsgemäß
hergestelltes Halbleiterbauelement,
F i g. 2, 3 und 4 Schnitte entsprechend F i g. 1 durch das Halbleiterbauelement in verschiedenen Stufen seiner
Herstellung,
Fig.5 in perspektivischer Darstellung einen Teil einer zur Herstellung von Halbleiterbauelementen entsprechend
den F i g. 1 bis 4 dienenden Halbleiterscheibe.
F i g. 1 zeigt einen Schnitt durch einen erfindungsgemäß hergestellten Flächentransistor. Die für die Erläuterung
der Erfindung nicht wesentlichen Teile dieses Bauelementes, wie die Kontakte und die Umhüllung,
sind der Deutlichkeit halber fortgelassen.
Auf dem Halbleitergebiet 1, das z. B. aus N-Ieitendcm
Silizium besteht, befindet sich eine Oxidschicht 2. Durch eine öffnung in dieser Oxidschicht ist eine Basiszone
3 eindiffundiert. Am Rande des Halbleitergebiets befindet sich eine zusammen mit der Basiszone 3 eindiffundierte
Randzone 7.
In die Basiszone 3 ist eine Emitterzone 5 eindiffundiert,
die an der Oberfläche von einer Öffnung in einer während der Diffusion entstehenden Glasschicht 4 begrenzt
wird. Ein der Emitterzone 5 entsprechendes Diffusionsgebiet, die Ringzonc 6, erstreckt sich längs des
Randes der Oberfläche des Halbleiterbauelements. Die Öffnungen für die Diffusionsgebiete 5 und 6 sowie der
übrige Teil der Halbleiteroberfläche sind von einer während der Eindiffusion entstandenen Glasschicht 8
bedeckt. Öffnungen in den Abdeckschichten zum Kontaktieren des Bauelementes und Öffnungen längs der
Ränder des Bauelementes zum Erleichtern des Teilens der Halbleiterscheibe sind nicht dargestellt. Diese Öffnungen
sind so angebracht, daß Übergänge zwischen verschieden dotierten Gebieten völlig abgedeckt bleiben,
wie dies bei pianaren Halbleiterbauelementen üblich ist. Die Ringzone 6 erstreckt sich über eine breitere
Oberfläche als die Randzone 7. so daß die Ringzone 6 als Kanalunierbrecher wirksam ist.
In der nachfolgenden Beschreibung des Verfahrens
sind nicht wesentliche und an sich bekannte Verfahrensschritte fortgelassen.
Fig. 2 zeigt das Halbleitergebiet 1. auf dem durch
Oxidation bei erhöhter Temperatur ein Siliziumoxidschicht 2 angebracht wird. Auf dem Siliziumoxid befindet
sich eine Schicht 21 aus einem positiven Photolack, auf die eine Photomaske 22 gelegt wird, in der Öffnungen
23 und 24 für die Basisfenster bzw. für die späteren Ritzbahnen vorgesehen sind.
Nach Belichtung wird die Maske entfernt, die Lackschicht
entwickelt und z. B. mit Hilfe einer NH4F-IIF-Lösung ein dem Muster der Photomaske 22 entsprechendes
Muster in die Oxidschicht 2 geätzt, in der so Öffnungen 9 für die Basisdiffusion bzw. tO für die späteren
Ritzbahnen gebildet werden. Der übrige Teil der Lackschicht wird mit einem geeigneten Lösungsmittel
entfernt (s. F i g. 5) und anschließend aus der Gasphase durch Reaktion an der freien Siliziumoberfläche mit
z. B. Borbromiddampf Bor in die genannten Öffnungen eindiffundiert (s. F i g. 3), so daß P-leitende Basiszonen
3 und diesen Zonen entsprechende P-leitende Randzonen 7 gebildet werden. Dabei bildet sich gleichzeitig
eine Boratglasschicht 4.
Aus F i g. 3 ist ersichtlich. da3 die Diffusionsgebiete 3 und 7 sich auch unter der Oxidschicht 2 erstrecken, und
zwar über einen Abstand von etwa 3 μιη. Nachdem einige Zeit nachoxidiert worden ist, wird erneut eine
Schicht 41 eines positiven Photolackes auf die Scheibe aufgebracht, auf die dann eine Maske 42 gelegt wird (s.
F i g. 4). In der Maske 42 sind Öffnungen 43 und 44 für die Emitterfenster bzw. für die späteren Ritzbahnen
vorgesehen. Die Breite der Öffnungen 44 ist etwa 16 μιη größer als die der Öffnungen für die späteren
Ritzbahnen in der ersten Photomaske. Die Maske wird so auf die Scheibe ausgerichtet, daß der Abstand der
inneren Ränder der Öffnungen 44 in der Maske von den in der Halbleiterscheibe bereits vorgebildeten späteren
Ritzbahnen (Stufen in der Oxid- bzw. Glasschicht) etwa 8 μιη beträgt.
Dadurch wird erreicht, daß nach dem Ätzvorgang beim nächsten Diffusionsvorgang die einzudiffundierenden
Ringzonen über die gesamte Halbleiterscheibe die zuvor eindiffundierten Randzonen 7 völlig bedekken.
Dann wird wieder nach Belichtung die Maske entfernt, die Lückschicht entwickelt und das Muster in die
Glas- und Oxidschichten geätzt. Der Rest der Lackschicht wird mit einem geeigneten Lösungsmittel entfernt,
wonach aus der Gasphase durch Reaktion an der freien Siliziumoberfläche mit z. B. Phosphoroxidchlorid
Phosphor durch die Fenster in der Oxidschicht in den Halbleiterkörper eindiffundiert wird, wodurch sich
N-Ieitcnde Emitterzonen 5 und N-Icitende Ringzonen bilden (s. Fig. 1).
Das Verfahren nach der Erfindung ist sclbstverständ-
18 058
lieh nicht auf die Herstellung von Transistoren beschränkt,
es lassen sich mit ihm z. B. auch Dioden und integrierte Schaltungen herstellen.
Das Verfahren nach der Erfindung läßt sich auch anwenden, wenn die Oberflächenschichten nicht aus Siliziumoxid,
sondern z. B. aus Siliziumnitiid bestehen.
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. Verfahren zum Herstellen von planaren Halbleiterbauelementen,
bei dem eine Vielzahl von Halbleiterbauelementen in einem Gebiet vom eriten
Leitfähigkeitstyp einer Halbleiterscheibe dadurch gebildet wird, daß in einem ersten Photoätz-
und anschließenden Diffusionsvorgang Zonen der Bauelemente vom zweiten, entgegengesetzten Leitlähigkeitstyp
hergestellt werden und dann in einem zweiten Photoätz- und anschließenden Diffusionsvorgang weitere Zonen der Bauelemente und
gleichzeitig je ein Bauelement umschließende, zur Unterbrechung der sich etwa unter der Oberflächenisolierschicht
bildenden Iiiversionskarüle dienende
Ringzonen hergestellt werden, die den ersten Leitfähigkeitstyp, und zumindest an der Oberfläche
eine höhere Dotierung als das Gebiet ersten Leitfähigkeitstyps der Scheibe aufweisen, und bei dem
dann die Scheibe in Teile aufgeteilt wird, die je ein Bauelement mit einer solchen Ringzone enthalten,
gekennzeichnet durch die folgenden Merkmale:
a) Im ersten Photoätz- und Diffusionsvorgang werden gleichzeitig auch geschlossene Bahnen,
in denen später die Teilung der Scheibe erfolgt, freigeigt und dort durch Eindiffusion Randzonen
(7) vom zweiten Leitfähigkeitstyp gebildet:
b) im zweiten Photoätz- und Diffusionsvorgang werden zur Bildung der Ringzonen die Randzonen
(7) so freigelegt, daß durch die Eindiffusion in jeder Randzone eine schmale Ringzone
(6) gebildet wird, die die Ränder der Randzone
(7) überlappt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Abmessungen der Masken für die Photoätzvorgänge so gewählt werden, daß der Abstand
des !nnenumrisses der Ringzonen vom Innenumriß der Randzonen 3 bis 10 μηι beträgt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Abmessungen der Masken so gewählt
werden, daß der Abstand 7 bis 9 μπι beträgt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL6715013A NL6715013A (de) | 1967-11-04 | 1967-11-04 | |
NL676715014A NL154061B (nl) | 1967-11-04 | 1967-11-04 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze. |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1805826A1 DE1805826A1 (de) | 1969-06-26 |
DE1805826B2 true DE1805826B2 (de) | 1976-04-22 |
DE1805826C3 DE1805826C3 (de) | 1978-06-01 |
Family
ID=26644261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1805826A Expired DE1805826C3 (de) | 1967-11-04 | 1968-10-29 | Verfahren zum Hersteilen von planaren Halbleiterbauelementen |
Country Status (11)
Country | Link |
---|---|
US (2) | US3839103A (de) |
JP (1) | JPS5013633B1 (de) |
AT (1) | AT281122B (de) |
BE (1) | BE723340A (de) |
CH (1) | CH483725A (de) |
DE (1) | DE1805826C3 (de) |
ES (1) | ES359847A1 (de) |
FR (1) | FR1592176A (de) |
GB (1) | GB1243355A (de) |
NL (2) | NL154061B (de) |
SE (1) | SE354380B (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4819113B1 (de) * | 1969-08-27 | 1973-06-11 | ||
JPS573225B2 (de) * | 1974-08-19 | 1982-01-20 | ||
JPS5261333U (de) * | 1975-10-31 | 1977-05-06 | ||
CH594989A5 (de) * | 1976-09-03 | 1978-01-31 | Bbc Brown Boveri & Cie | |
US4076558A (en) * | 1977-01-31 | 1978-02-28 | International Business Machines Corporation | Method of high current ion implantation and charge reduction by simultaneous kerf implant |
US4665420A (en) * | 1984-11-08 | 1987-05-12 | Rca Corporation | Edge passivated charge-coupled device image sensor |
US4835592A (en) * | 1986-03-05 | 1989-05-30 | Ixys Corporation | Semiconductor wafer with dice having briding metal structure and method of manufacturing same |
JP2578600B2 (ja) * | 1987-04-28 | 1997-02-05 | オリンパス光学工業株式会社 | 半導体装置 |
US5237197A (en) * | 1989-06-26 | 1993-08-17 | University Of Hawaii | Integrated VLSI radiation/particle detector with biased pin diodes |
EP0429697B1 (de) * | 1989-11-28 | 1997-03-05 | Siemens Aktiengesellschaft | Halbleiterscheibe mit dotiertem Ritzrahmen |
ATE106489T1 (de) * | 1990-06-21 | 1994-06-15 | Chiang Mu Long | Eckenschutz für wände, träger, stützen etc. |
FR2694410B1 (fr) * | 1992-07-30 | 1994-10-28 | Sgs Thomson Microelectronics | Procédé de test de la résistance par carré de couches diffusées. |
DE19539527C2 (de) * | 1995-10-24 | 2001-02-22 | August Braun | Winkelleiste mit Armierungsmaterial für den Putz auf einer Wärmedämmung |
CN110832640B (zh) | 2017-06-27 | 2023-12-08 | 株式会社半导体能源研究所 | 半导体装置、半导体晶片、存储装置及电子设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL282779A (de) * | 1961-09-08 | |||
US3197681A (en) * | 1961-09-29 | 1965-07-27 | Texas Instruments Inc | Semiconductor devices with heavily doped region to prevent surface inversion |
NL294370A (de) * | 1963-06-20 | |||
GB993388A (en) * | 1964-02-05 | 1965-05-26 | Standard Telephones Cables Ltd | Improvements in or relating to semiconductor devices |
US3395320A (en) * | 1965-08-25 | 1968-07-30 | Bell Telephone Labor Inc | Isolation technique for integrated circuit structure |
-
1967
- 1967-11-04 NL NL676715014A patent/NL154061B/xx not_active IP Right Cessation
- 1967-11-04 NL NL6715013A patent/NL6715013A/xx unknown
-
1968
- 1968-10-29 DE DE1805826A patent/DE1805826C3/de not_active Expired
- 1968-10-31 AT AT1061968A patent/AT281122B/de not_active IP Right Cessation
- 1968-11-01 SE SE14874/68A patent/SE354380B/xx unknown
- 1968-11-01 CH CH1631768A patent/CH483725A/de not_active IP Right Cessation
- 1968-11-01 GB GB51836/68A patent/GB1243355A/en not_active Expired
- 1968-11-02 ES ES359847A patent/ES359847A1/es not_active Expired
- 1968-11-04 BE BE723340D patent/BE723340A/xx unknown
- 1968-11-04 FR FR1592176D patent/FR1592176A/fr not_active Expired
-
1971
- 1971-04-05 US US00131252A patent/US3839103A/en not_active Expired - Lifetime
- 1971-12-30 US US00213947A patent/US3772576A/en not_active Expired - Lifetime
-
1973
- 1973-06-15 JP JP48067663A patent/JPS5013633B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
NL154061B (nl) | 1977-07-15 |
US3839103A (en) | 1974-10-01 |
SE354380B (de) | 1973-03-05 |
NL6715013A (de) | 1969-05-06 |
FR1592176A (de) | 1970-05-11 |
DE1805826C3 (de) | 1978-06-01 |
ES359847A1 (es) | 1970-10-01 |
AT281122B (de) | 1970-05-11 |
DE1805826A1 (de) | 1969-06-26 |
US3772576A (en) | 1973-11-13 |
GB1243355A (en) | 1971-08-18 |
CH483725A (de) | 1969-12-31 |
BE723340A (de) | 1969-05-05 |
NL6715014A (de) | 1969-05-06 |
JPS5013633B1 (de) | 1975-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2153103C3 (de) | Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE1514818C3 (de) | ||
DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
DE2923995A1 (de) | Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie | |
DE1805826C3 (de) | Verfahren zum Hersteilen von planaren Halbleiterbauelementen | |
DE2125303A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung | |
DE3327301A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE19860505A1 (de) | ESD-Schutzschaltung und Verfahren zu deren Herstellung | |
DE2247975C3 (de) | Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren | |
DE1564547A1 (de) | Halbleiter-Mikroschaltungsbaustein | |
DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2347745A1 (de) | Integrierter halbleiterkreis und verfahren zu dessen herstellung | |
DE2807138A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE2607203B2 (de) | Feldeffekttransistor vom Anreicherungstyp | |
DE2954543C2 (de) | ||
EP0028786B1 (de) | Ionenimplantationsverfahren | |
DE2020531C2 (de) | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren | |
DE2930780C2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
DE2419817A1 (de) | Verfahren zur herstellung bipolarer transistoren | |
EP0766305B1 (de) | Verfahren zur Herstellung von BiCMOS-Schaltungen auf SOI | |
DE68922641T2 (de) | Verfahren zur Herstellung eines N-Kanal-Transistors für Hochspannung, insbesondere für EEPROM-Speicher mit CMOS-Technologie. | |
DE2455347A1 (de) | Monolithisch integrierte festkoerperschaltung und herstellungsverfahren | |
DE2105178C3 (de) | Integrierte Halbleiterschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |