DE1805826A1 - Halbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung derselben

Info

Publication number
DE1805826A1
DE1805826A1 DE19681805826 DE1805826A DE1805826A1 DE 1805826 A1 DE1805826 A1 DE 1805826A1 DE 19681805826 DE19681805826 DE 19681805826 DE 1805826 A DE1805826 A DE 1805826A DE 1805826 A1 DE1805826 A1 DE 1805826A1
Authority
DE
Germany
Prior art keywords
semiconductor
zones
zone
diffused
tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681805826
Other languages
English (en)
Other versions
DE1805826B2 (de
DE1805826C3 (de
Inventor
Bosselaar Cornelis Albertus
Nienhuis Rijkent Jan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1805826A1 publication Critical patent/DE1805826A1/de
Publication of DE1805826B2 publication Critical patent/DE1805826B2/de
Application granted granted Critical
Publication of DE1805826C3 publication Critical patent/DE1805826C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/028—Dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Bipolar Transistors (AREA)
  • Dicing (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Dipl.-Ing. ERICH E. WALTHER Γ·? C>
Pr-t~n!.--wa!f Va / WJk.
Anmdrbr: M. V. P!.i;L!?S' GLOEiLAMPENFABRIEKEN
Akte: PHI- 2839 _,< 1805826
Anmeldung vom ι 28· Old· 1968
Halbleitervorrichtung und Verfahren zur Herstellung derselben.
Die Erfindung bezieht sich auf eine jrlanare Halbleitervorrichtung, Flächentransistor, eine Diode oder eine integrierte jcha1 tunj,
bei der auf einer Seite eines Halbleiterkörpers in einer;, uich bis sum Rand des Halbleiterkörpers erstrechenden Ilalbleitergebiet eines ersten Loitfähigkeitstyps eine oder mehrere Zonen verschiedenen Leitfähi^keit3-type und/oder verschiedener Leitfähigkeit gebillet sind und ferner in das Halbleitergebiet eine Randzone eines zweiten dem ersten entgegengesetzten " Leitfähigkeitstyp· eindiffundiert ist, und auf ein Verfahren zur Herstellung einer derartigen Halbleitervorrichtung.
In der britieohen Patentschrift 993.3ü8 wurde eine derarti-■ ge Halbleitervorrichtung beschrieben, bei der eine Randzone, d.h. in diesen Falle eine schmale an Bande des Halbleiterkörper» angrenzende Zone, duroh Diffueion in Bahnen einet HaJbIeitermaterialseheibe erhalten wurde,
909828/0911
s Ί
, '■ I *
BAD
Γ.Έ,·. .:o39 J.
welche Scheibe dann längs dieser Bahnen in Teile geteilt '.mroen, die je eine Halbleitervorrichtung enthielten. Derartige Bahnen worl«-r. in -ler Halbleitertechnik al3 "Ritzbahnen" bezeichnet. :3ei Halbleitervorrichtungen der obenerwähnten Art ist es möglich, da.33 unter einer in plannren Vorrichtungen üblichen Isolierschicht im ;ialbleiterL-ebiet, das 2. J. aus dem ursprünglichen Laterial des Halbleiterkörpers -der aus einer e-iitaktischen Schicht bestehen kann, der Leitfähigkeitst^p einer bcrflächenschicht umgekehrt oder invertiert wird. Eine derartige invertierte berflächenschicht wird nachstehend Is "Kanal" bezeichnet und erstreckt sich im bekannten Falle zwischen der Randzone und einer anderen Zone des zweiten Leitfähigkeitstyps, die wenigstens an der Oberfläche am Halbleitergebxet de3 ersten Leitfähigkeitstyps angrenat. Diese Inversion des Ijeitfähigkeitstyps der Oberflächenschicht hat den Nachteil, ii3n eine leitende Verbindung zwiechen der Randzone und der anderen Zone des zweiten Leit fa"higkeitstyp3 hergestellt wird<und spontane Erscheinungen, wie Durchschlag am Rand dee Halbleiterkörpers, auftreten können, die die elektrischen Eigenschaften der Halbleitervorrichtung beeinträchtigen. Dieee Er-QOheinungen am Rande können z.B. mit einer ungünstig niedrigen Durchachlagapannung und einen hohen Leckstroin der Halbleitervorrichtung einhergehen und lassen sich auaserdem schwer reproduzieren, d.h., dass bei Maeeenherstellung Halbleitervorrichtungen der gleichen Art, die unter nahezu gleichen Bedingungen hergestellt 3ind, verschiedene Durchschlagspannungen und Lecketroee. aufweisen«
Die Erfindung bezweckt, den erwähnten Nachteil zu vermeiden« Sie eingangs erwähnte Halbleitervorrichtung ist daher dadurch gekennzeichnet, dass an der Oberfläche der erwähnten Seite des Halbleiter- kffrper· i» Halbleitergebiet eine acheale ringförmige Zone dee ersten
809826/0811
■·.'■■ ■·■■■:■.■■*■■;:■■ '- ■"'■■?■ .~y:'Z\" "- :: ' "■ -BADORlQfNAL
ν ■■■■■ ,,, ,, ,. , ,
■■■'■■ pirn. 2^39 C.
'.eitfähigiceitstjTs jebildet ist, die an der Randzone angrenzt und sich im wesentlichen parallel zum Rande erstreckt un4 an der erwähnten Oberfläche des Halbleiterkörpers den ganzen Umfang des Halbleiterkörper bett
(rrenzt und wenigstens an der Oberfläche 3tär'.;er als die an-renaenden Teile des ;Ialbleiter£ebiete3 dotiert ist.
Inter einer schmalen ringförmigen Zone ist hier eine Zone zu verstehen, bei der der Abstand des arc Umriss des Halbleitergebietes angrenzenden Innenumrieses von dec: Innenumriss der Randzone s.i3. in der Qrössenordnung von 1 bis 10 μΐη liegt. Dies bedeutet selbstverständlich, dass der Abstand zwischen den senkrechten Projektionen der Innentxrarisse ™ der ringförmigen Zone und der Randzone auf die Oberfläche gleich diesem Abstand sein muss. Die schmale ringförmige Zone wirkt als Kanalunterbrecher (channel stopper), weil sie durch ihre stärkere Dotierung verhindert, dass eine Oberflächenschicht unter der Isolierschicht an der Stelle der ringförmigen Zone invertiert· wird. Durch das Vorhandensein dieses Xana!unterbrechers wird erzielt, dass ein etwaiger Durchschlag nicht am Rande des Halbleiterkörpers auftritt, wodurch bei Durchschlag die Sperrspannung am Eingang des Kanals d.h. an der anderen Zone des zweiten Leitfähigkeitstype, zwischen dem Kanal und dem untenliegenden Halbleiterge- | biet höher als bei Abwesenheit eines Kanalunterbrechers ist.
Es sei bemerkt, dass es an eich bekannt ist, zum Verhindern von Durchschlag einen Kanalunterbrecher anzuwenden. Der bekannte Kanalunterbrecher wird dabei in einem Halbleitergebiet in einem geringen nahezu gleichm&Bsigen Abstand von einer anderen Zone des zweiten LeitfaTiigkeitstype, die einen wirksamen Teil der Halbleitervorrichtung bildet, angebracht. Bei diesem Kanalunterbrecher kann sich jedooh leicht die Situation ergeben, bei der der Durcheohlag an der am Kanalunterbrecher an-
909826/0911
BAD ORIQiNAL
PM. 2ü39 C
grenzenden Oberfläche unter ά»τ Isolierschicht bei einer niedrigeren Sperrspannung zwischen dem Kanal und den untenliegenden Halbleitergebiet bei der anderen Zone erfolgt als an anderen Stellen in der Halbleitervorrichtung«
Dies liest eich dadurch erklären, dass infolge der geringen Länge des Kanäle der Spannungsabfall über diesem Kanal, durch den oft ein geringer Lecketrom fliegst, niedrig ist»
In der Halbleitervorrichtung nach der Erfindung ist die Sperrspannung zwischen dem Kanal und dem untenliegenden Halbleitergebiet an der anderen Zone bei Durchschlag an der am Kanalunterbrecher angrenaenden Oberfläche gross, weil die Lange des Kanals gross und der Spannungsabfall über dem Kanal hoch ist«
In beeug auf die Unterbrechung einer leitenden Verbindung «wischen der Bandeone und einer anderen Zone des «weiten Leitfa*higkeitstyps werden besondere günstige ^rgebnisse ercielt, wenn der Abstand des Innenuorissee der schmalen ringförmigen Zone rom Ittnenumriss der Randzone 3 bis 10 μ* und vorzugsweise 7 Ms 9 u« betritt«
Ein Verfahren «ur Herstellung von Halbleitervorrichtungen nach der Erfindung, bei der mit Hilfe planerer Techniken auf einer Halbleitermaterials oheibe «ine Tieleahl Halbleitervorrichtungen angebracht wird, welche Scheibe dann länge in ihr angebrachter Bahnen in Teile geteilt wird« die je.eine Halbleitervorrichtung enthalten, wqbei diese planaren Techniken wenigstens einen Photofitz- und einen DiffusionsVorgang
umfassen, und wobei während des Ätzvorgarige.die Bahnen und gleichzeitig ander« Teile der HalbleiteroberflÄeh« aufgedeckt werden und in die Bahnen und in die beireffenden Teile eine Verunreinigung des zweiten Leitffhigkeitstyps eindiffundiert "wird, Wodurch die Randnonen in den Halb-
909 826/0911
BAD ORIGINAL
■- -.:ιιΐϋ;ιΐ!;::!!ΐιΐ·ιΐ!!ΐ|||!·!!|ί^·!:";-"· " ■■!■:■;":■■■■. "!"11
PHN. 2u39 C.
leitergebieten gebildet werden, ist dadurch gekennzeichnetj dass mit Hilfe eines zweiten Photoätz- und Diffusionsvorgangs eine Verunreinigung: des ersten Leitfähigkeitetyps eindiffundiert wird, wodurch Zonen des ersten Leitfähigkeitstype wenigstens teilweise in die Bahnen und die angrenzenden Streifen im Halbleitergebiet eindiffundiert werden, von welchen Diffusions· zonen bei den weiteren .Bearbeitungen wenigstens Teile bestehen bleiben, die die schmalen ringförmigen Zonen bilden.
Bei der Photoätzljehandlung wird ein positiver oder ein negativer Photolaolc angewandt. Bekanntlich ist ein positiver Photolack ein Lack, der durch Belichtung im zugehörigen Entwickler löslich wird, ™ während ein negativer Photolack ein Lack ist, der duroh Belichtung im zugehörigen Entwickler unlöslich wird,
Nach einer bevorzugten Ausführungsform des Verfahrens wird ·
wenigstens bei der zweiten Itzbehandlung ein positiver Lack angewandt und
werden die ringförmigen Zonen des" ersten Leitfähigkeitstypa über eine ι srössere Breite alB die zuvor angebrachten Randzonen eindiffundiert.
Bei der zweiten PhotoStabehandlung wird dann auf der mit einem positiven Lack überzogenen Halbleitermaterialsoheibe eine Ihotomaske angebracht, die die Bahnen auf der Halbleiterscheibe und wenigstens ä den die Randzone bedeckenden Teil der auf der Oberfläche angebrachten Isolierschicht frei lässt. Beim DiffusionsVorgang werden dann die ringförmigen Zonen Über eine grössere Breite ajs die zuvor angebrachten Handzonen eindiffüttdiert. Wenn bei der weiten Photoätsbeh&ndlung ein negativej La<^'»n^v^ii?Hs?d| läset die angebraehtt Photo***)** 4Je Bahnen aichV völlig ttt+i. ttftd kann die ringförmige Zone die Eandaone niciit überlappefa, ϊη diesem l^lle wird dae Verfahren vo£*ugeweise derart aus-
■ ■ «
gefuhrt, dass bei» «weiten FhotoStzTorgang eine Photooaeke angewandt wird,
■<-t
109826/091 Γ ,
.*'.· ' " ' ßAD ORlÖtNAL .c
."-,·</- -lV \ "*t*~m·+'·^ *»*«*!;« rtif'V'i Ä*5S«ii .^.;JifÄ^iirt
die Linien enthält, die ausserhalb der Bahnen liegen und deren «reite zuzüglich ihres Abstandes von den mahnen 7 Ws 9 μτ. beträgt. Beim üitwickeln wird dann der Photolack an den Stellen der nicht belichteten Linien gelöst» Beim Ätzvorgang wird an diesen Stellen die Isolierschicht auf der Oberfläche entfernt und beim anschliessenden DifiXisionsvorgang werden die ringförmigen Zonen eindiffundiert, so dass jede dieser Zonen an der Oberfläche den ganzen Umfang des betreffenden Halbleittrgebietes begrenzt.
Die Erfindung wird nächstehend an Hand der Zeichnung näher erläutert. Ee zeigern
Pig. 1 schenmtioch im Schnitt eine erste Halbleitervorrichtung nach der Erfindung,
Figuren 2, 3 und 4 schematische Schnitte durch die erste Halbleitervorrichtung nach der Erfindung in einer Anzahl Herstellungsstufen,
Figuren 5 und 6 achematiache Schnitte durch eine zweite Halbleitervorrichtung nach der Erfindung in einer Anzahl Eerstellungsatufen,
Fig. 7 eine perspektivische Ansicht eines Teiles einer Ilalbleitermaterialsdheibe.
Obwohl die Halbleitervorrichtungen während der Herstellung einen Teil (verschiedener) Halbleitermaterialscheiben bilden, sind sie der Beatlichkeit halber als einzelne Vorrichtungen dargestellt. Ent3pre- ohende Teile sind in den verschiedenen Figuren mit den gleichen 3ezuge- •iffem bezeichnet. I
Fig. 1 zeigt einen Querschnitt durch einen Flächentransistor n&oh der Erfindung. Für die Erfindung nicht wesentliche Teile, wie di« Kontakte und die Umhüllung, sind der Deutlichkeit halber fortgelassen.
i:'' ■■■*■■■' , " _ . "
909826/0811
-.; *Ψ;-$!^-ϊ^ ■ : -., .';ί; t,-- ϊΧ:\ι{ / : BAD OR[QtNAL \
vim. 2t39 C.
Auf dem IIalbleitar:;ebiet 1, das a.ύ. aus Siliziun Vcn. n-Leitfähigkeitstyp besteht, befindet aich eine Oxidschicht -I1 während die Jas is 3 in eine "ffnun,; dieaer ",xydschicht einuiffundiert i3t. An. Rande des :Ialbleiter— jebietes befindet eich die Handzone 7, die den Diffusions.-ebiet der Basis 3 entspricht.
In die erwähnte öffnung ist auch der üiitter 5 eindiffuncliert, der von einer "finun^ in der Glas3chisht 4 begrenzt wird. Ein dem Utnitter 5 entsprechendes Diffusions^ebiet, die ringförmige Zone ■'·, eroureckt sich län^a des Hand ca der IlalbXeiteroberfläohe. Die Öffnungen fur die Diffusionsgebiete 5 und C sowie der übrige Teil der Halbleiteroberfläche sind von der Glasschicht 6 abgedeckt. Tffnun^en in Abdeckechichten sum I'v'cntaktieren der Vorrichtung und fffnun^en längs der Händer der Vorrichtung zur Erleichterung der Teilung der Scheibe sind nicht dar/^eatellt. Diese Öffnungen sind derart angebracht, dass Übergänge zuIschen verschieden dotierten Gebieten völlig abgedeckt bleiben, wie dies in planaren Halbleitervorrichtungen üblich ist. Die ringförmige Zone erstreckt sioh über eine breitere Oberfläche als die Randzone 7, wodurch die ringförmige Zone 6 als Zanalunterbreoher wirken kann* In der nachstehenden Beschreibung des Verfahrens sind die nicht wesentlichen und an sich bekannten Vor- | ga'nge fortgelassen.
FItT. 2 seißt das Halbleitergebiet 1, auf dec durch Oxydation bei erhöhter Temperatur eine Sillziumoxydsohioht 2 angebracht ist. Auf dem Siliziumoxyd befindet sich eine Schicht 21 aus einem positiven Photοlack, auf die eine Photomask· 22 gelegt wird, in der öffnungen 23 und 24 für die Üasis bzw. für die Bahnen vorgesehen sind.
Mach Belichtung wird die kaake entfernt, die Laoksohioht entwickelt «ad »·Β. Bit Hilfe einer ITH.F-HF-Lo'eung ein dem liueter der
909826/0911
BAD ORIGINAL
Fin;. 2839 C .
— ο —
Photomaske 22 entsprechendes I-.uster in der Cxj.-dschickt 2 jeätst, in der Öffnungen 9 und 10 für die Basis bsw. für die i5ahnen gebildet werden. Der übrige Teil der Lackschicht wirfl nit einem geei^eten Lösungsmittel entfernt (siehe Fig. 7) und anschliessend wird aus der Gasphase «*urch Reaktion an der freien SiIi«iumoberflache r.it z.B. Borbromiddampf 3orindie erwähnten öffnungen eindiffunüiert (siehe Pig. 3), wodurch Baeis3iffusionsgebiete 3 von p-Leitfähigkeitstyp und diesen Gebieten entsprechende mit Bor dotierte Randaonen 7 vom p-Leitfähigkeitstyp gebildet werden. Dabei bildet sich gleichfalls die Boratglasschicht A·
Aus Fi ~. 3 ist ersichtlich, dass die Diffusionsgebiete 3 und 7 sich auch unter der Oxidschicht 2 erstrecken, und zwar über einen Abstand von ca. 3 μ· Nachdem einige Zeit nachoxydiert worden ist, wird wieder eine Schicht 41 eines positiven Lackes auf die Scheibe aufgebracht, auf die darm eine Kaske 42 gelegt wird (siehe Fig. 4)· In der kaske 42 sind Offnungen 43 und 44 für den Emitter bzw. für die Bahnen vorgesehen. Die Breite der Öffnungen 44 ist ca. 16 μ grosser als die der Offnungen für die Bahnen in der ersten Photomaske. Die Maske wird derart auf der Scheibe ausgerichtet, dass der Abstand der Bänder der Bahnen in der Kaske von den Randern der Bahnen auf der Scheibe ca. 8 μ beträgt. Dadurch wird in der Praxis erzielt, dass nach dem Xtzvorgang beim nächsten Diffusions-* Vorgang die einzudiffundierenden ringförmigen Zonen über die ganze Scheibe die zuvor eindiffundierten Randzonen 7 völlig bedecken· Dann wird wieder nach Belichtung die kaske entfernt, die Lackschicht entwickelt und das Küster in den Glas- und Oxydschichten geätzt. Der übrige Teil der Lackschicht wird mit einem geeigneten Losungsmittel entfernt, wonach aus der Gasphase durch Reaktion an der freien SiIir,iumoberfläche mit z.B. Phosphoroxydchlorid Phosphor in die erwähnten öffnungen eindiffundiert
909826/0911
8AD ORIGINAL
ψψ~' " ' ' ?ii|il||l! : ϊ ■■" ■"":·:1™ Ι1'!111"1!""·' ""!!-"iii^iiiliplipi!'^ 1I■■:..: "ijijijiiiiiimiiii!!-1:-:■«-.!!■:ίη::ϋ:!·;:|-■ .ι ν« ■■■■■.-.■! .:■:«!!:'■ """^■■ ■ ■ ι" ■' ■ ■'■■'■■"1 ■ !:ιΓΐ1 "■'" -!■■ "'■'. ■.■■■-■ " ■ ■
PHlI. 2Ö39 C.
wird, wodurch sich Ifeiitterdiffusionsgebiete r> von n-Leitfähigkeitstyp und diesen Gebieten entsprechende ringförmige Zonen - in den Bahnen bilden (siehe Pig. i).
Das Verfahren geht etwas verschieden vor sioh, wenn statt eines poaitiven Photolacks ein negativer Photolack angewandt wird.
Auf eine der Fi/?, 1 entsprechende Weise zei.;t Fi,% 5, wi· auf einem Halbleitersubstrat 51 eine Cxydschicht 52 angebracht wird, auf die eine 3chicht 53 eines negativen Photolackes und eine Photomasks 54 aufgebracht werden·
An den Stellen der Offnungen der Fig· 2 ist die !.aske nun ™ aber undurchsichtig. Es durfte einleuchten, dass nach Belichtung, Entfernung der Maske, der Ätsbehandlung Lösung der unbelichteten Lackschicht und Diffusion von Bor, wobei (siehe Fir;. 6) das Ebitter^ebiet (A und die Bandzonen 65 sowie die 3oratglasschicht 67 gebildet werden, las gleiche Ergebnis wie in Fig. 3 ersielt wird.
Bein aweiten Photoätzvorgang lfisst die angebrachte Maske die Bahnen nicht volli;: frei und kann die einzudiffundierende ringfornige Zone die Bandgone nicht überlappen. Ub diese« gewünschte Überlappen den« noch möglichst xu erzielen, (sielte Fig. 6) befinden sich in der auf der ä Schicht 62 aus negativen leck ruhenden Pbotoaaeke ausser den undurchsichtigen Teilen 61 oberhalb der zu bildenden Beitier und 66 oberhalb der Bahnen lXngs der Bänder der Bahnen die undurchsichtigen Linien 63, deren Breite zuzüglich ihres Abstandes von den Bahnen ca. δ μ betragt.
Dann wird wieder nach Belichtung die Kaske entfernt, die Lackschicht entwickelt und geätzt. Bei 1st Beglich, dass die Linien rl auf einer derart dicken Oxydschioht liegen, dass eine Itzbehandlun;: in mehreren Schritten erwünscht ist, wobei wenigstens in einem Schritt lediglich
909826/0911
BAD ORIGINAL
Pin;. 2c39 c.
das Küster der T4riien ό!} geätzt wird. Dadurch wir! Beschädigung der Halbleiteroberfläche an den Stellen, wo die Cxyilschicht weniger dick ist, verhütet. Bei diesem Atzachritt wird oft durch Unterätzen auch der "xylr&nd zwischen der;; Linienmuster und den Rändern der Jahnen entfernt. Ixe weitere Behandlung iat der bei Anwendung eines poDitiven Photolickes analog.
Die Erfindung beschränkt 3ich selbstverständlich nicht auf die Herstellung von Transistoren. Durch da3 beschriebene Verfahren können z.B. auch Dioden und integrierte Schaltungen hergestellt werden.
Das Verfahren nach der Erfindung lässt niöh mutatis irutandis auch anwenden, wenn die Cberflächenschichten nicht aus Siliziuraoxyrl und z.B. aus Siliziumnitrid bestehen. Selbstverständlich vrirl dann u.a. der Photoa'tzvorgang angepasst.
909826/0911
BAD ORIGINAL

Claims (5)

F A T SI! ΐ A I; 3 P it C C H E ,
1. Planare Halbleitervorrichtun ;, wie ein i· lachen transistor,
eine Diode oder eine integrierte Schaltun-, bei der auf einer Seite eines ilalbleiterkörpers in einen sich bis zum Rand des Halbleiterkörpers erstreckenden Ealbleitergebiet eines ersten Leitfähigktitstype eine oder mehrere Zonen verschiedenen Leitfähigkeitstyps und/oder verscliielener Leitfähigkeit gebildet 3ind und ferner in das Halbluitergebiet eine Randaone eines zweiten dem ersten entgegengesetzten !eitfähigkeitstyps ein-· diffundiert ist, dadurch Gekennzeichnet, dass an der Oberfliiche ;er erwähnten oeite des Halbleiterkörpers im Hnlbleiterjebiot eine schnale ring- % förrige Zone des ersten Leitfähigkeitstyps gebildet iet, die an der Randzone an.^renzt und sich in wesentlichen parallel zu dem Rand erstreckt und an der erwähnten Oberfläche des Halbleiterkörpern den ganzen Tnfang des Halbleitergcbietes begrenzt und wenigstens an der Coerfläche stärker ale die angrenzenden Teile des Halbleitergebietes dotiert ist. j
2. Flanare Halbleitervorrichtung nach Anspruch 1, daduroh ge- j
kennzeichnet, dass der Abstand des Innenutnriases der schmalen rinfjförmigen Zone vom Innenumris3 der Rand»one 3 bis 10 um beträgt,
3* rianare Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, da,3s dieser Abstand 7 bia 9 ί'κ beträgt.
4. Verfahren zur Herstellung von Halbleitervorrichtungen nach
einer, der Anopruche 1 bia 3, bei dem mit Hilfe planarer Techniken auf ei«
ner Halbleitermatc-rialacheibe eine Vielzahl ILalbleitarvorrichtiingen angebracht wird, vfclcho Scheibe dann längs in ihr angebrachter Bahnen in Teile geteilt wird, die je eine Halbleitervorrichtung enthalten, wobei diese planaren Techniken wenigstens einen Photoätz- und einen DiffusionsTorgang umfassen, und wobei während des Atzvorgangs die Bahnen und gleich-
909826/0911
BAD ORIQiNAL
PICi. 2c39 C.
zeitig andere Teile der Halbleiteroberfläche aufgedeckt werden und in die Bahnen und die betreffenden Teile eine Verunreinigung de3 aweiten LeitfShigköitatypa eindiffundiert wird, wodurch die Randzanen in den Halbleitergebieten gebildet werden, dadurch gekennzeichnet, daaa mit Hilfe eines «weiten Uta» und J)iffusian8vorgang3 eine Verunreinigung des eraten LeitfÄhigkeitstyps eindiffundiert wird, wodurch Zonen des ersten Leitfa'hißkeitstypo wenigstens teilweise in die Bannen un'l in die an^enzenden Streifen im Halbleitergebiet eindiffundiert werden, von weichen Diffusionßzonen bei den weiteren Vorgängen veni.;-:jtena Teile bestehen bleiben, die die eciimalen ringförr.igen Zonen bilien»
5. Verführen nach Annpruch 4, dadurch v-ekenn^eichnet, dass
uoni^stens beim zweiten rhotoitiivorjan,-; ein rositiv<sr Tack angev;andt wird im·! die rinsfcrtiifjen Zonen des ersten Leitfa'higkeitstj-pa übrr eine jrössere Jreite nls die auvor anjebraohten Randzonen eindiffundiert werden. C· Verfuhren nach Anspruch 4, bei den weni'^>ten3 beim zweiten
Photoatzvorfjang ein negativer Photolack an;^evmndt wird, dadurch gekennzeichnet, daas beim zweiten Ihotoa'tzvorganc eine Photomaskie angebracht wird, die Linien ienthält, die aus3erhalt der Bahnen ließen und dtren Brei te zuzüglich des Abstandee von den Bahnen 7 bia 9 μ» hetrSgt« 7» Haltleitervorrichtung, wie ein PläOhentranaiatär, eine
Diode oder eine integrierte Schaltuns, die durch das Verfahren nach einem der Ansprüche 4 bis 6 hergestellt ist»
909826/0911
BAD ORIGINAL
--.-■-!■!imilJJIiiliniiilljjMIIIIMIilllMMJIijmiljllMjljjjljjjjljij!:
Leerseite
DE1805826A 1967-11-04 1968-10-29 Verfahren zum Hersteilen von planaren Halbleiterbauelementen Expired DE1805826C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL676715014A NL154061B (nl) 1967-11-04 1967-11-04 Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
NL6715013A NL6715013A (de) 1967-11-04 1967-11-04

Publications (3)

Publication Number Publication Date
DE1805826A1 true DE1805826A1 (de) 1969-06-26
DE1805826B2 DE1805826B2 (de) 1976-04-22
DE1805826C3 DE1805826C3 (de) 1978-06-01

Family

ID=26644261

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1805826A Expired DE1805826C3 (de) 1967-11-04 1968-10-29 Verfahren zum Hersteilen von planaren Halbleiterbauelementen

Country Status (11)

Country Link
US (2) US3839103A (de)
JP (1) JPS5013633B1 (de)
AT (1) AT281122B (de)
BE (1) BE723340A (de)
CH (1) CH483725A (de)
DE (1) DE1805826C3 (de)
ES (1) ES359847A1 (de)
FR (1) FR1592176A (de)
GB (1) GB1243355A (de)
NL (2) NL154061B (de)
SE (1) SE354380B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2042586A1 (de) * 1969-08-27 1971-03-11 Hitachi Ltd Feldeffekt Halbleitereinnchtung
EP0462315A1 (de) * 1990-06-21 1991-12-27 Mu-Long Chiang Eckenschutz für Wände, Träger, Stützen etc.
DE19539527A1 (de) * 1995-10-24 1997-05-22 August Braun Winkelleiste mit Armierungsmaterial für den Putz auf einer Wärmedämmung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS573225B2 (de) * 1974-08-19 1982-01-20
JPS5261333U (de) * 1975-10-31 1977-05-06
CH594989A5 (de) * 1976-09-03 1978-01-31 Bbc Brown Boveri & Cie
US4076558A (en) * 1977-01-31 1978-02-28 International Business Machines Corporation Method of high current ion implantation and charge reduction by simultaneous kerf implant
US4665420A (en) * 1984-11-08 1987-05-12 Rca Corporation Edge passivated charge-coupled device image sensor
US4835592A (en) * 1986-03-05 1989-05-30 Ixys Corporation Semiconductor wafer with dice having briding metal structure and method of manufacturing same
JP2578600B2 (ja) * 1987-04-28 1997-02-05 オリンパス光学工業株式会社 半導体装置
US5237197A (en) * 1989-06-26 1993-08-17 University Of Hawaii Integrated VLSI radiation/particle detector with biased pin diodes
EP0429697B1 (de) * 1989-11-28 1997-03-05 Siemens Aktiengesellschaft Halbleiterscheibe mit dotiertem Ritzrahmen
FR2694410B1 (fr) * 1992-07-30 1994-10-28 Sgs Thomson Microelectronics Procédé de test de la résistance par carré de couches diffusées.
WO2019003060A1 (ja) * 2017-06-27 2019-01-03 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、記憶装置、及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL282779A (de) * 1961-09-08
US3197681A (en) * 1961-09-29 1965-07-27 Texas Instruments Inc Semiconductor devices with heavily doped region to prevent surface inversion
NL294370A (de) * 1963-06-20
GB993388A (en) * 1964-02-05 1965-05-26 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
US3395320A (en) * 1965-08-25 1968-07-30 Bell Telephone Labor Inc Isolation technique for integrated circuit structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2042586A1 (de) * 1969-08-27 1971-03-11 Hitachi Ltd Feldeffekt Halbleitereinnchtung
EP0462315A1 (de) * 1990-06-21 1991-12-27 Mu-Long Chiang Eckenschutz für Wände, Träger, Stützen etc.
DE19539527A1 (de) * 1995-10-24 1997-05-22 August Braun Winkelleiste mit Armierungsmaterial für den Putz auf einer Wärmedämmung
DE19539527C2 (de) * 1995-10-24 2001-02-22 August Braun Winkelleiste mit Armierungsmaterial für den Putz auf einer Wärmedämmung

Also Published As

Publication number Publication date
US3839103A (en) 1974-10-01
FR1592176A (de) 1970-05-11
CH483725A (de) 1969-12-31
ES359847A1 (es) 1970-10-01
JPS5013633B1 (de) 1975-05-21
GB1243355A (en) 1971-08-18
SE354380B (de) 1973-03-05
AT281122B (de) 1970-05-11
NL6715014A (de) 1969-05-06
NL154061B (nl) 1977-07-15
BE723340A (de) 1969-05-05
US3772576A (en) 1973-11-13
NL6715013A (de) 1969-05-06
DE1805826B2 (de) 1976-04-22
DE1805826C3 (de) 1978-06-01

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE1805826A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2728167A1 (de) Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1564547A1 (de) Halbleiter-Mikroschaltungsbaustein
DE69331077T2 (de) Verfahren zur Herstellung einer MOSFET-Struktur mit planarem Oberfläche
DE1764401A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Verfahren zu seiner Herstellung
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE3686490T2 (de) Halbleiterstruktur.
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
DE19705302A1 (de) Verfahren zum Bilden von MOS- und Bipolartransistoren
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1614383C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2116106C2 (de) Integrierter inverser Transistor
DE19521469A1 (de) Struktur eines Hochspannungstransistors für eine Halbleitervorrichtung sowie Verfahren zu dessen Herstellung
DE2059072B2 (de) Halbleiterbauelement
DE3888457T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE1614264A1 (de) Transistor
EP0122313B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem integrierten Isolierschicht-Feldeffekttransistor
DE2728845A1 (de) Verfahren zum herstellen eines hochfrequenztransistors
DE4447149A1 (de) Vollständig eingeebneter konkaver Transistor
DE2406807B2 (de) Integrierte Halbleiterschaltung
DE2703871A1 (de) Halbleiterspeicher
DE69623440T2 (de) Verfahren zur herstellung von transistoren in einem peripheren schaltkreis

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee