DE112014004778B4

DE112014004778B4 - Vorrichtung und Verfahren zum Verwalten von Chipgruppen

Info

Publication number: DE112014004778B4
Application number: DE112014004778.3T
Authority: DE
Inventors: Mark Dancho; James Fitzpatrick; Li Li
Original assignee: SanDisk Technologies LLC
Current assignee: SanDisk Technologies LLC
Priority date: 2013-10-18
Filing date: 2014-10-08
Publication date: 2021-03-04
Anticipated expiration: 2034-10-09
Also published as: US9442662B2; WO2015057459A1; CN105874540A; DE112014004778T5; CN105874540B; US20150113203A1

Abstract

Verfahren zum Verwalten eines Speichersystems (100), das einen Speichercontroller (120) und nichtflüchtigen Speicher umfasst, wobei der nichtflüchtige Speicher eine Vielzahl von Chips umfasst und jeder Chip eine Vielzahl von Untereinheiten umfasst, wobei das Verfahren umfasst:im Speichercontroller (120), der mit dem nichtflüchtigen Speicher gekoppelt ist:Erlangen eines Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips (602, 702);Sortieren der Vielzahl von Chips anhand ihrer entsprechenden Haltbarkeitsmaße zu einer Vielzahl von Chipgruppen, worin jede Chipgruppe einen oder mehrere Chips aufweist und jede Chipgruppe mit einem Bereich von Haltbarkeitsmaßen assoziiert ist, und wobei eine Vielzahl von Chipgruppen jeweils zwei oder mehrere Chips aufweist (704);Speichern einer Chipgruppenzuordnung in dem Speichercontroller (120), die angibt, welche Chips jeder Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind, wobei der Speichercontroller (120) eine Zuordnung von logischen Adressen zu physischen Adressen aufweist, die sich von der Chipgruppenzuordnung unterscheidet; undals Antwort auf einen Schreibbefehl, der eine Menge von Schreibdaten angibt, erfolgendes Schreiben der Menge von Schreibdaten in den nichtflüchtigen Speicher durch paralleles Schreiben von Teilmengen der Menge von Schreibdaten auf den einen oder die mehreren Chips, die einer einzelnen Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind (612, 706).

Description

Die offenbarten Ausführungsformen betreffen allgemein Speichersysteme und insbesondere das Verbessern der Lebensdauer eines Speichermediums wie etwa Flash-Speicher.
HINTERGRUND
Halbleiter-Speichervorrichtungen einschließlich Flash-Speicher nutzen normalerweise Speicherzellen, um Daten als einen elektrischen Wert, wie etwa eine elektrische Ladung oder Spannung, zu speichern. Eine Flash-Speicherzelle zum Beispiel weist einen einzelnen Transistor mit einem Schwebegate auf, das verwendet wird, um eine Ladung zu speichern, die einen Datenwert repräsentiert. Steigerungen der Speicherdichte sind auf verschiedene Weise erleichtert worden, einschließlich Steigerung der Dichte von Speicherzellen auf einem Chip, was durch Entwicklungen in der Herstellung ermöglicht wurde, und Übergang von Einpegel-Flash-Speicherzellen zu Mehrpegel-Flash-Speicherzellen, sodass durch jede Flash-Speicherzelle zwei oder mehr Bits gespeichert werden können.
Im Allgemeinen weisen nichtflüchtige Speichervorrichtungen wie etwa Flash-Speichervorrichtungen eine Vielzahl von Chips auf. Der Umfang von Programmier-Lösch-(PE-)Zyklen, den die Vielzahl von Chips innerhalb einer solchen nichtflüchtigen Speichervorrichtung überstehen kann, bevor sie als nicht mehr betriebsfähig angesehen wird, schwankt erheblich (z.B. um den Faktor drei). Als solche ist die Haltbarkeit einer nichtflüchtigen Speichervorrichtung nur so robust wie ihr schwächster Chip. Somit ist ein Verfahren zum Verwalten der schwankenden Haltbarkeitsfähigkeiten von Chips innerhalb einer nichtflüchtigen Speichervorrichtung erwünscht.
US 2013/0232289 A1 offenbart ein Verfahren zum Verwalten eines Speichersystems, das einen Speichercontroller und nichtflüchtigen Speicherumfasst, wobei der nichtflüchtige Speicher eine Vielzahl von Chips umfasst und jeder Chip eine Vielzahl von Untereinheiten umfasst, wobei das Verfahren umfasst: im Speichercontroller, der mit dem nichtflüchtigen Speicher gekoppelt ist, Erlangen eines Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips, Sortieren der Vielzahl von Chips anhand ihrer entsprechenden Haltbarkeitsmaße zu einer Vielzahl von Chipgruppen, worin jede Chipgruppe mit einem Bereich von Haltbarkeitsmaßen assoziiert ist; und als Antwort auf einen Schreibbefehl, der eine Menge von Schreibdaten angibt, erfolgendes Schreiben der Menge von Schreibdaten in den nichtflüchtigen Speicher durch paralleles Schreiben von Teilmengen der Menge von Schreibdaten auf einen oder mehrere Chips der Vielzahl von Chipgruppen.
ZUSAMMENFASSUNG
Die bzw. das offenbarte Vorrichtung und Verfahren verbessert die Haltbarkeit von nichtflüchtigem Speicher. Ein Haltbarkeitsmaß für jeden Chip eines nichtflüchtigen Speichers wird erlangt. Die Chips werden anhand ihres entsprechenden Haltbarkeitsmaßes zu Chipgruppen gruppiert. Danach werden Speicheroperation auf einer einzelnen Chipgruppe durchgeführt, wobei die Chipgruppe eine Vielzahl von Chips mit ähnlichen Haltbarkeitsmaßen aufweist.
Figurenliste
Damit die vorliegende Offenbarung in näheren Einzelheiten verstanden werden kann, kann eine eingehendere Beschreibung durch Bezugnahme auf die Merkmale verschiedener Implementierungen vorgenommen werden, von denen einige in den beigefügten Zeichnungen dargestellt sind. Die beigefügten Zeichnungen stellen jedoch nur die sachdienlicheren Merkmale der vorliegenden Offenbarung dar und sind daher nicht als begrenzend anzusehen, da die Beschreibung auch für andere wirksame Merkmale zutreffen kann.

1 ist ein Blockschaltbild, das eine Implementierung eines Datenspeichersystems gemäß einigen Ausführungsformen darstellt.
2A ist ein Blockschaltbild, das eine Implementierung eines Verwaltungsmoduls gemäß einigen Ausführungsformen darstellt.
2B ist ein Blockschaltbild, das eine Implementierung einer in 2A eingeschlossenen Charakterisierungsvektortabelle gemäß einigen Ausführungsformen darstellt.
2C ist ein Blockschaltbild, das eine Implementierung eines in 2B eingeschlossenen Charakterisierungsvektors gemäß einigen Ausführungsformen darstellt.
3 ist eine schematische Darstellung eines nichtflüchtigen Speichers gemäß einigen Ausführungsformen.
4 ist ein Blockschaltbild einer Vielzahl von Chipgruppen gemäß einigen Ausführungsformen.
5 ist ein Blockschaltbild einer Chipgruppenzuordnung gemäß einigen Ausführungsformen.
6A-6B stellen eine Ablaufplandarstellung eines Verfahrens zum Verwalten eines Speichersystems gemäß einigen Ausführungsformen dar.
7 stellt eine Ablaufplandarstellung eines Verfahrens zum Verwalten eines Speichersystems gemäß einigen Ausführungsformen dar.

Gemäß der üblichen Praxis sind die in den Zeichnungen dargestellten Merkmale möglicherweise nicht maßstabsgerecht gezeichnet. Dementsprechend können die Abmessungen der verschiedenen Merkmale der Deutlichkeit halber beliebig vergrößert oder verringert sein. Außerdem kann es sein, dass einige der Zeichnungen nicht alle Komponenten eines gegebenen Systems, Verfahrens oder Vorrichtung abbilden. Und schließlich können gleiche Bezugszeichen verwendet werden, um gleiche Merkmale überall in der Beschreibung und den Figuren zu bezeichnen.
AUSFÜHRLICHE BESCHREIBUNG
Die verschiedenen hierin beschriebenen Implementierungen weisen Vorrichtungen und/oder Verfahren auf, welche die Haltbarkeit eines Speichermediums, wie etwa Flash-Speicher, verbessern können. Einige Implementierungen weisen Vorrichtungen und/oder Verfahren zum Verwalten eines Speichersystems durch Gruppieren von Chips mit ähnlichen Haltbarkeitsmaß zu Chipgruppen auf.
Einige Ausführungsformen weisen ein Verfahren zum Verwalten eines Speichersystems auf, das einen Speichercontroller und nichtflüchtigen Speicher (z.B. Flash-Speicher) umfasst, wobei der nichtflüchtige Speicher eine Vielzahl von Chips umfasst und jeder Chip eine Vielzahl von Blöcken (manchmal hierin Untereinheiten genannt) umfasst. In einigen Ausführungsformen wird das Verfahren im Speichercontroller durchgeführt. Das Verfahren weist für jeden aus der Vielzahl von Chips das Erlangen eines Haltbarkeitsmaßes auf. Das Verfahren weist außerdem das Sortieren der Vielzahl von Chips anhand ihrer entsprechenden Haltbarkeitsmaße zu einer Vielzahl von Chipgruppen auf, wobei jede Chipgruppe einen oder mehrere Chips aufweist und jede Chipgruppe mit einem Bereich von Haltbarkeitsmaßen assoziiert ist. Als Antwort auf einen Schreibbefehl, der eine Menge von Schreibdaten angibt, weist das Verfahren ferner auf: Schreiben der Schreibdaten in den nichtflüchtigen Speicher durch paralleles Schreiben von Teilmengen der Schreibdaten auf den einen oder die mehreren Chips, die einer einzelnen Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind.
Einige Ausführungsformen weisen ein Verfahren zum Verwalten eines Speichersystems auf, das einen Speichercontroller und nichtflüchtigen Speicher (z.B. Flash-Speicher) umfasst, wobei der nichtflüchtige Speicher eine Vielzahl von Chips umfasst und jeder Chip eine Vielzahl von Blöcken (manchmal hierin Untereinheiten genannt) umfasst. In einigen Ausführungsformen wird das Verfahren im Speichercontroller durchgeführt, wobei eine Vielzahl von Speicherkanälen kommunikationsfähig mit einer jeweiligen Teilmenge der Vielzahl von Chips gekoppelt ist. Das Verfahren weist auf: Erlangen eines Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips; und für jeden Kanal erfolgendes Einstufen der Chips im Kanal anhand des Haltbarkeitsmaßes des jeweiligen Chips im Kanal. Das Verfahren weist außerdem auf: anhand der Einstufung der Chips in jedem der Kanäle erfolgendes Zuweisen eines oder mehrerer Chips aus jedem Kanal zu jeder Chipgruppe aus einer Vielzahl von Chipgruppen, wobei die einer jeweiligen Chipgruppe zugewiesenen Chips eine Einstufung oder einen Bereich von Einstufungen haben, die bzw. der der jeweiligen Chipgruppe entspricht, und jede Chipgruppe eine individuelle entsprechende Einstufung oder Bereich von Einstufungen hat. Als Antwort auf einen Schreibbefehl, der eine Menge von Schreibdaten vorgibt, weist das Verfahren ferner auf: Schreiben der Schreibdaten in den nichtflüchtigen Speicher durch paralleles Schreiben von Teilmengen der Schreibdaten auf die Vielzahl von Chips, die einer einzelnen Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind.
Einige Ausführungsformen weisen einen Speichercontroller auf, der umfasst: einen oder mehrere Prozessoren; eine Host-Schnittstelle, die dafür konfiguriert ist, den Speichercontroller mit einem Host zu koppeln; eine Speichermedienschnittstelle, die dafür konfiguriert ist, den Speichercontroller mit nichtflüchtigem Speicher zu koppeln, der eine Vielzahl von Chips umfasst, wobei jeder Chip eine Vielzahl von Blöcken umfasst; und einen Speichercontroller, der Anweisungen speichert, die, wenn sie durch den einen oder die mehreren Prozessoren ausgeführt werden, den Speichercontroller veranlassen, die Operationen eines der hierin beschriebenen Verfahren durchzuführen.
Einige Ausführungsformen weisen einen Speichercontroller auf, der umfasst: eine Host-Schnittstelle, die dafür konfiguriert ist, den Speichercontroller mit einem Host zu koppeln; eine Speichermedienschnittstelle, die dafür konfiguriert ist, den Speichercontroller mit nichtflüchtigem Speicher zu koppeln, der eine Vielzahl von Chips umfasst, wobei jeder Chip eine Vielzahl von Blöcken umfasst; und Mittel zum Durchführen der Operationen eines der hierin beschriebenen Verfahren.
Einige Ausführungsformen weisen ein Speichersystem auf, das umfasst: eine Host-Schnittstelle, die dafür konfiguriert ist, das Speichersystem mit einem Host zu koppeln; nichtflüchtigen Speicher, der eine Vielzahl von Chips umfasst, wobei jeder Chip eine Vielzahl von Blöcken umfasst; und einen Speichercontroller mit einem oder mehreren Prozessoren und Speicher, der ein oder mehrere Programme speichert, die, wenn sie durch den einen oder die mehreren Prozessoren ausgeführt werden, das Speichersystem veranlassen, eines der hierin beschriebenen Verfahren durchzuführen oder seine Durchführung zu steuern.
Einige Ausführungsformen weisen ein nichtflüchtiges computerlesbares Speichermedium auf, das ein oder mehrere Programme zur Ausführung durch einen oder mehrere Prozessoren eines Speichercontrollers speichert, der kommunikationsfähig mit einem nichtflüchtigen Speicher gekoppelt ist, der eine Vielzahl von Chips umfasst, wobei jeder Chip eine Vielzahl von Blöcken umfasst, wobei das eine oder die mehreren Programme Anweisungen zum Durchführen der Operationen eines der hierin beschriebenen Verfahren aufweist.
Zahlreiche Einzelheiten werden hierin beschrieben, um für ein umfassendes Verständnis der beispielhaften Implementierungen zu sorgen, die in den beigefügten Zeichnungen dargestellt sind. Jedoch können einige Ausführungsformen ohne viele der spezifischen Einzelheiten in die Praxis umgesetzt werden, und der Schutzbereich der Ansprüche ist nur durch diejenigen Merkmale und Aspekte begrenzt, die in den Ansprüchen eigens aufgezählt werden. Ferner sind bekannte Verfahren, Komponenten und Schaltungen nicht in erschöpfenden Einzelheiten beschrieben worden, um sachdienlichere Aspekte der hierin beschriebenen Implementierungen nicht unnötigerweise unverständlich zu machen.
1 ist eine schematische Darstellung einer Implementierung eines Datenspeichersystems 100 gemäß einigen Ausführungsformen. Während einige beispielhafte Merkmale dargestellt sind, sind verschiedene andere Merkmale nicht dargestellt worden, und zwar der Kürze halber und um sachdienlichere Aspekte der hierin beschriebenen beispielhaften Implementierungen nicht unnötigerweise unverständlich zu machen. Zu diesem Zweck weist das Datenspeichersystem 100 als nicht einschränkendes Beispiel einen Speichercontroller 120 und ein Speichermedium 130 auf und wird im Zusammenhang mit einem Computersystem 110 verwendet. In einigen Implementierungen ist das Speichermedium 130 eine einzelne Flash-Speichervorrichtung, während das Speichermedium 130 in anderen Implementierungen eine Vielzahl von Flash-Speichervorrichtungen aufweist. In einigen Implementierungen ist das Speichermedium 130 ein NAND-Flash-Speicher oder ein NOR-Flash-Speicher. Ferner ist in einigen Implementierungen der Speichercontroller 120 ein Controller für Solid-State-Drive-(SSD-)Controller. Jedoch können unter Aspekten einer breiten Vielfalt von Ausführungsformen andere Arten von Speichermedien einbezogen werden.
Das Computersystem 110 ist über Datenverbindungen 101 mit dem Speichercontroller 120 gekoppelt. Jedoch weist das Computersystem 110 in einigen Implementierungen den Speichercontroller 120 als Komponente und/oder Teilsystem auf. Das Computersystem 110 kann jegliche geeignete Computervorrichtung sein, wie etwa ein Computer, ein Laptop-Computer, eine Tablet-Vorrichtung, ein Netbook, ein öffentliches Internet-Terminal, ein persönlicher digitaler Assistent, ein Mobiltelefon, ein Smartphone, eine Spiel Vorrichtung, ein Computerserver oder jegliche andere Computervorrichtung. Das Computersystem 110 wird manchmal als Host oder Hostsystem bezeichnet. In einigen Implementierungen weist das Computersystem 110 einen oder mehrere Prozessoren, einen oder mehrere Arten von Speicher, eine Anzeige und/oder andere Benutzerschnittstellenkomponenten auf, wie etwa eine Tastatur, eine Touchscreen-Anzeige, eine Maus, ein Trackpad, eine Digitalkamera und/oder jegliche Anzahl von Ergänzungsvorrichtungen, um Funktionalität hinzuzufügen.
Das Speichermedium 130 ist mit dem Speichercontroller 120 über Verbindungen 103 verbunden. Die Verbindungen 103 werden manchmal Datenverbindungen genannt, befördern aber normalerweise Befehle zusätzlich zu Daten, und optional befördern sie Metadaten, Fehlerkorrekturinformation und/oder andere Information zusätzlich zu im Speichermedium 130 zu speichernden Datenwerten und aus dem Speichermedium 130 gelesenen Datenwerten. In einigen Ausführungsformen sind der Speichercontroller 120 und das Speichermedium 130 jedoch in die gleiche Vorrichtung als Komponenten derselben einbezogen. Ferner sind in einigen Implementierungen der Speichercontroller 120 und das Speichermedium 130 in eine Host-Vorrichtung wie etwa eine mobile Vorrichtung, ein Tablet, einen anderen Computer oder eine computergesteuerte Vorrichtung eingebaut und die hierin beschriebenen Verfahren werden durch den eingebauten Speichercontroller durchgeführt. Das Speichermedium 130 kann jegliche Anzahl (d.h. eine oder mehrere) von Speichervorrichtungen aufweisen, die nichtflüchtige Halbleiter-Speichervorrichtungen einschließen, wie etwa Flash-Speicher, ohne darauf beschränkt zu sein. Zum Beispiel können Flash-Speichervorrichtungen für Unternehmensspeicher konfiguriert sein, der für Anwendungen wie etwa Cloud Computing geeignet ist, oder zum Zwischenspeichern von Daten, die in Sekundärspeicher wie etwa Festplatten gespeichert sind (oder gespeichert werden sollen). Zusätzlich und/oder alternativ kann Flash-Speicher auch für Anwendungen in vergleichsweise kleinerem Maßstab konfiguriert sein, wie etwa persönliche Flash-Laufwerke oder Festplattenersatz für Personal-, Laptop- und Tablet-Computer.
Das Speichermedium 130 ist in eine Vielzahl von adressierbaren und einzeln auswählbaren Blöcken wie etwa den auswählbaren Abschnitt 131 geteilt. In einigen Ausführungsformen sind die einzeln auswählbaren Blöcke die löschbaren Einheiten mit der minimalen Größe in einer Flash-Speichervorrichtung. Mit anderen Worten, jeder Block enthält die Mindestanzahl von Speicherzellen, die gleichzeitig gelöscht werden können. Jeder Block ist üblicherweise ferner in eine Vielzahl von Seiten und/oder Wortleitungen geteilt, wobei jede Seite oder Wortleitung normalerweise eine Instanz des kleinsten einzeln zugänglichen (lesbaren) Abschnitts in einem Block ist. In einigen Ausführungsformen (die z.B. einige Arten von Flash-Speicher verwenden) ist die kleinste einzeln zugängliche Einheit eines Datensatzes jedoch ein Sektor, der eine Untereinheit einer Seite ist. Das heißt, ein Block weist eine Vielzahl von Seiten auf, jede Seite enthält eine Vielzahl von Sektoren, und jeder Sektor ist die Mindesteinheit von Daten zum Lesen von Daten aus der Flash-Speichervorrichtung.
Zum Beispiel umfasst ein Block irgendeine Anzahl von Seiten, zum Beispiel 64 Seiten, 128 Seiten, 256 Seiten oder eine andere geeignete Anzahl von Seiten. Blöcke sind normalerweise zu einer Vielzahl von Zonen gruppiert. Jede Blockzone kann bis zu einem gewissen Ausmaß unabhängig verwaltet werden, was den Grad der Parallelität für parallele Operationen erhöht und die Verwaltung des Speichermediums 130 vereinfacht.
Während die Datenspeicherdichten nichtflüchtiger Halbleiter-Speichervorrichtungen generell zunehmen, besteht wie oben erwähnt ein Nachteil der Erhöhung der Speicherdichte darin, dass die gespeicherten Daten anfälliger dafür sind, fehlerhaft gespeichert und/oder gelesen zu werden. Wie nachstehend ausführlicher erklärt, kann Fehlerprüfungscodierung genutzt werden, um die Anzahl nicht korrigierbarer Fehler zu begrenzen, die durch elektrische Schwankungen, Defekte im Speichermedium, Betriebsbedingungen, Vorrichtungsgeschichte, Schreib-Lese-Schaltungen usw. oder eine Kombination dieser und verschiedener anderer Faktoren eingeführt werden.
In einigen Implementierungen weist der Speichercontroller 120 ein Verwaltungsmodul 121, einen Eingangspufferspeicher 123, einen Ausgangspufferspeicher 124, ein Fehlerkorrekturmodul 125 und eine Speichermedien-Schnittstelle (I/O) 128 auf. Der Speichercontroller 120 kann verschiedene zusätzliche Merkmale aufweisen, die der Kürze halber und um sachdienlichere Aspekte der hierin offenbarten beispielhaften Implementierungen nicht unverständlich zu machen, nicht dargestellt worden sind, und eine andere Anordnung von Merkmalen kann möglich sein. Der Eingangs- und der Ausgangspufferspeicher 123, 124 stellen eine Schnittstelle zum Computersystem 110 über Datenverbindungen 101 bereit. Entsprechend stellt die Speichermedien-I/O 128 eine Schnittstelle zum Speichermedium 130 über Verbindungen 103 bereit. In einigen Implementierungen weist die Speichermedien-I/O 128 Lese- und Schreibschaltungen auf, einschließlich Schaltungen, die imstande sind, Lesesignale an das Speichermedium 130 zu übergeben (z.B. Leseschwellenspannungen für NAND-Flash-Speicher).
In einigen Implementierungen weist das Verwaltungsmodul 121 eine oder mehrere Verarbeitungseinheiten (CPUs, manchmal auch Prozessoren genannt) 122 auf, die dafür konfiguriert sind, Anweisungen in einem oder mehreren Programmen (z.B. im Verwaltungsmodul 121) auszuführen. In einigen Ausführungsformen werden die eine oder mehreren CPUs 122 durch eine oder mehrere Komponenten innerhalb und manchmal jenseits der Funktion des Speichercontrollers 120 gemeinsam genutzt. Das Verwaltungsmodul 121 ist mit dem Eingangspufferspeicher 123, dem Ausgangspufferspeicher 124 (Verbindung nicht gezeigt), dem Fehlerkorrekturmodul 125 und der Speichermedien-I/O 128 gekoppelt, um den Betrieb dieser Komponenten zu koordinieren.
Das Fehlerkorrekturmodul 125 ist mit der Speichermedien-I/O 128, dem Eingangspufferspeicher 123 und dem Ausgangspufferspeicher 124 gekoppelt. In einigen Ausführungsformen wird das Fehlerkorrekturmodul 125 durch die eine oder mehreren CPUs 122 des Verwaltungsmoduls 121 in Software ausgeführt, und in anderen Ausführungsformen ist das Fehlerkorrekturmodul 125 gänzlich oder teilweise unter Verwendung von Spezialschaltungen implementiert, um Codier- und Decodierfunktionen zu implementieren. Zu diesem Zweck weist das Fehlerkorrekturmodul 125 einen Codierer 126 und einen Decodierer 127 auf. Der Codierer 126 codiert Daten durch Anwenden eines Fehlerkorrekturcodes, um ein Codewort zu erzeugen, das anschließend im Speichermedium 130 gespeichert wird.
Wenn die codierten Daten (z.B. ein oder mehrere Codewörter) aus dem Speichermedium 130 gelesen werden, wendet der Decodierer 127 einen Decodierprozess auf die codierten Daten an, um die Daten zurückzugewinnen und um innerhalb der Fehlerkorrekturfähigkeit des Fehlerkorrekturcodes Fehler in den zurückgewonnenen Daten zu korrigieren. Fachleute werden anerkennen, dass die verschiedenen Fehlerkorrekturcodes unterschiedliche Fehlerermittlungs- und Fehlerkorrekturfähigkeiten haben und dass aus Gründen, die außerhalb des Schutzbereichs dieser Offenbarung liegen, bestimmte Codes für verschiedene Anwendungen ausgewählt werden. Daher wird hierin keine erschöpfende Übersicht über die verschiedenen Arten von Fehlerkorrekturcodes bereitgestellt. Außerdem werden Fachleute anerkennen, dass jede Art oder Familie von Fehlerkorrekturcodes Codier- und Decodieralgorithmen haben kann, die für diese Art oder Familie von Fehlerkorrekturcodes spezifisch sind. Andererseits können einige Algorithmen zumindest bis zu einem gewissen Umfang beim Decodieren einer Anzahl unterschiedlicher Arten oder Familien von Fehlerkorrekturcodes genutzt werden. Daher wird der Kürze halber hierin keine erschöpfende Beschreibung der verschiedenen Arten von Codier- und Decodieralgorithmen bereitgestellt, die allgemein verfügbar und Fachleuten bekannt sind.
Während einer Schreiboperation empfängt der Eingangspufferspeicher 123 im Speichermedium 130 zu speichernde Daten vom Computersystem 110. Die im Eingangspufferspeicher 123 gehaltenen Daten werden dem Codierer 126 bereitgestellt, der die Daten codiert, um ein oder mehrere Codewörter zu erzeugen. Das eine oder die mehreren Codewörter werden der Speichermedien-I/O 128 bereitgestellt, die das eine oder die mehreren Codewörter zum Speichermedium 130 überträgt, und zwar auf eine Weise, die von der genutzten Speichermedienart abhängt.
Eine Leseoperation wird ausgelöst, wenn das Computersystem (Host) 110 einen oder mehrere Host-Lesebefehle, die Daten vom Speichermedium 130 anfordern, auf der Steuerleitung 111 an den Speichercontroller 120 sendet. Der Speichercontroller 120 sendet über die Speichermedien-I/O 128 einen oder mehrere Lesezugriffbefehle an das Speichermedium 130, um Roh-Lesedaten gemäß Speicherstellen (Adressen) zu erlangen, die durch den einen oder die mehreren Host-Lesebefehle angegeben wurden. Die Speichermedien-I/O 128 übergibt die Roh-Lesedaten (die z.B. ein oder mehrere Codewörter umfassen) an den Decodierer 127. Wenn die Decodierung erfolgreich ist, werden die decodierten Daten an den Ausgangspufferspeicher 124 übergeben, wo die decodierten Daten dem Computersystem 110 bereitgestellt werden. In einigen Implementierungen kann der Speichercontroller 120, wenn die Decodierung nicht erfolgreich ist, auf eine Anzahl von Maßnahmen zur Abhilfe zurückgreifen oder einen Hinweis auf einen nicht auflösbaren Fehlerzustand übergeben.
Flash-Speichervorrichtungen nutzen Speicherzellen, um Daten als elektrische Werte, wie etwa elektrische Ladungen oder Spannungen, zu speichern. Jede Flash-Speicherzelle weist normalerweise einen einzelnen Transistor mit einem Schwebegate auf, das verwendet wird, um eine Ladung zu speichern, welche die Schwellenspannung des Transistors (d.h. die Spannung, die benötigt wird, um den Transistor einzuschalten) modifiziert. Die Größe der Ladung und die entsprechende Schwellenspannung, welche die Ladung erzeugt, werden verwendet, um einen oder mehrere Datenwerte darzustellen. In einigen Implementierungen wird während einer Leseoperation eine Leseschwellenspannung an das Steuer-Gate des Transistors angelegt, und der bzw. dem resultierenden ausgelesenen Strom oder Spannung wird ein Datenwert zugeordnet.
Die Begriffe „Zellenspannung“ und „Speicherzellenspannung“ bedeuten im Kontext von Flash-Speicherzellen die Schwellenspannung der Speicherzelle, welche die Mindestspannung ist, die an das Gate des Transistors der Speicherzelle angelegt werden muss, damit der Transistor Strom leitet. Entsprechend sind Leseschwellenspannungen (manchmal auch Lesesignale und Lesespannungen genannt), die an Flash-Speicherzellen angelegt werden, Gate-Spannungen, die an die Gates der Flash-Speicherzellen angelegt werden, um zu bestimmen, ob die Speicherzellen bei dieser Gate-Spannung Strom leiten. In einigen Implementierungen ist, wenn der Transistor einer Flash-Speicherzelle bei einer gegebenen Leseschwellenspannung Strom leitet, was anzeigt, dass die Zellenspannung kleiner als die Leseschwellenspannung ist, der Rohdatenwert für diese Leseoperation eine „1“, und andernfalls ist der Rohdatenwert eine „0“.
2A ist ein Blockschaltbild, das ein beispielhaftes Verwaltungsmodul 121 gemäß einigen Ausführungsformen darstellt. Das Verwaltungsmodul 121 weist normalerweise auf: eine oder mehrere Verarbeitungseinheiten (CPUs) 122, um im Speicher 202 gespeicherte Module, Programme und/oder Anweisungen auszuführen und dadurch Verarbeitungsoperationen durchzuführen; Speicher 202; und einen oder mehrere Kommunikationsbusse 204, um diese Komponenten miteinander zu verbinden. Der eine oder die mehreren Kommunikationsbusse 204 weisen optional Schaltungen (manchmal als Chipset bezeichnet) auf, die Systemkomponenten miteinander verbinden und die Kommunikation zwischen ihnen steuern. Das Verwaltungsmodul 121 ist mit dem Eingangspufferspeicher 123, dem Ausgangspufferspeicher 124, dem Fehlerkorrekturmodul 125 und der Speichermedien-I/O 128 durch einen oder mehrere Kommunikationsbusse 204 gekoppelt. Der Speicher 202 weist Hochgeschwindigkeits-Direktzugriffsspeicher auf, wie etwa DRAM, SRAM, DDR-RAM oder andere Direktzugriff-Festkörperspeichervorrichtungen, und kann nichtflüchtigen Speicher aufweisen, wie etwa eine oder mehrere Magnetplattenspeichervorrichtungen, optische Plattenspeichervorrichtungen, Flash-Speichervorrichtungen oder andere nichtflüchtigen Festkörperspeichervorrichtungen. Der Speicher 202 weist optional eine oder mehrere Speichervorrichtungen auf, die von der einen oder den mehreren CPUs 122 entfernt angeordnet sind. Der Speicher 202 oder alternativ die nichtflüchtige(n) Speichervorrichtung(en) innerhalb des Speichers 202 umfasst ein nichtflüchtiges computerlesbares Speichermedium. In einigen Ausführungsformen speichert der Speicher 202 oder das computerlesbare Speichermedium des Speichers 202 die folgenden Programme, Module und Datenstrukturen oder eine Teilmenge oder Obermenge davon:

- Datenlesemodul 206 zum Lesen von Daten vom Speichermedium 130, das Flash-Speicher umfasst (z.B. eine oder mehrere Flash-Speichervorrichtungen, die jeweils eine Vielzahl von Chips umfassen);
- Datenschreibmodul 208 zum Schreiben auf Speichermedium 130;
- Datenlöschmodul 210 zum Löschen von Daten vom Speichermedium 130;
- Chipgruppenmodul 212 zum Teilen des Speichermediums 130 in eine Vielzahl von Chipgruppen und Verwalten der Vielzahl von Chipgruppen, einschließlich, aber nicht beschränkt auf:
- Haltbarkeitsmaßmodul 214 zum Erlangen eines Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips;
- Einstufungsmodul 216 zum Einstufen der Vielzahl von Chips anhand ihrer entsprechenden Haltbarkeitsmaße;
- Gruppierungsmodul 218 zum Zuweisen der Vielzahl von Chips zu Chipgruppen anhand ihrer entsprechenden Einstufungen, einschließlich einer Chipgruppenzuordnung 220, die logische Adressen von Chips mit einer Chipgruppe assoziiert; und
- ein Auswahlmodul 222 zum Auswählen einer Chipgruppe für eine Speicheroperation;
- eine Charakterisierungsvektortabelle 234, die eine Sammlung von Charakterisierungsvektoren 236 aufweist, die jeweils Charakterisierungsdaten für einen jeweiligen Abschnitt des Speichermediums 130 (z.B. eine Flash-Speichervorrichtung, Chip, Blockzone, Block, Wortleitung, Wortleitungszone oder Seitenabschnitt von Speichermedium 130) speichern; und
- Logisch-zu-physisch-Zuordnung 238, die logische Adressen mit physischen Adressen für jeweilige Abschnitte des Speichermediums 130 (z.B. ein(e) individuelle(r) Flash-Speichervorrichtung, Chip, Blockzone, Block, Wortleitung, Wortleitungszone oder Seitenabschnitt von Speichermedium 130) assoziiert.

Jedes der oben bezeichneten Elemente kann in einer oder mehreren der vorerwähnten Speichervorrichtungen gespeichert werden und entspricht einem Satz von Anweisungen zum Durchführen einer oben beschriebenen Funktion. Die oben bezeichneten Module oder Programme (d.h. Sätze von Anweisungen) müssen nicht als getrennte Softwareprogramme, -prozeduren oder -module implementiert werden, und somit können in verschiedenen Ausführungsformen verschiedene Teilmengen dieser Module kombiniert oder anderweitig umgeordnet werden. In einigen Ausführungsformen kann der Speicher 202 eine Teilmenge der oben bezeichneten Module und Datenstrukturen speichern. Außerdem kann der Speicher 202 zusätzliche Module und Datenstrukturen speichern, die oben nicht beschrieben wurden. In einigen Ausfuhrungsformen stellen die im Speicher 202 oder im computerlesbaren Speichermedium von Speicher 202 gespeicherten Programme, Module und Datenstrukturen Anweisungen zum Implementieren eines der nachstehend mit Bezug auf 6A-6B beschriebenen Verfahren bereit.
Obwohl 2A ein Verwaltungsmodul 121 zeigt, ist 2A eher als funktionale Beschreibung der verschiedenen Merkmale, die in einem Verwaltungsmodul vorliegen können, denn als Strukturschema der hierin beschriebenen Ausführungsformen bestimmt. In der Praxis könnten getrennt gezeigte Elemente kombiniert werden und einige Elemente könnten getrennt werden, wie Fachleute anerkennen werden.
2B ist ein Blockschaltbild, das eine Implementierung einer Charakterisierungsvektortabelle 234 gemäß einigen Ausführungsformen darstellt. Die Charakterisierungsvektortabelle 234 weist eine Sammlung von Charakterisierungsvektoren 236 auf, die jeweils Charakterisierungsdaten speichern, die mit einem jeweiligen Abschnitt eines Speichermediums 130 (z.B. ein(e) individuelle(r) Vorrichtung, Chip, Blockzone, Block, Wortleitung, Wortleitungszone oder Seitenabschnitt von Speichermedium 130) assoziiert sind. In einigen Ausführungsformen speichert jeder Charakterisierungsvektor (z.B. Vektor 236-1, Vektor 236-2, ..., Vektor 236-n) in der Sammlung von Charakterisierungsvektoren 236 Charakterisierungsdaten, die während jeder von mindestens zweier Zeiträume (z.B. Zeit T-1 und Zeit T-2 oder X Programmier-Lösch-(PE-)Zyklen und 2X PE-Zyklen) abgeleitet wurden. In einigen Ausführungsformen werden die in Charakterisierungsvektoren 236 gespeicherten Charakterisierungsdaten statistisch abgeleitet. Zum Beispiel und ohne Einschränkung weist in einigen Ausführungsformen, in denen ein Speichermedium 130 (1) (z.B. eine oder mehrere Flash-Speichervorrichtungen, die jeweils eine Vielzahl von Chips umfassen) eine Vielzahl von Chips aufweist, die Charakterisierungsvektortabelle 234 mindestens einen Charakterisierungsvektor für jeden Chip auf. In einem anderen Beispiel weist in einigen Ausführungsformen die Charakterisierungsvektortabelle 234 eine Menge von individuellen Charakterisierungsvektoren 236 für jeden Chip im Speichermedium 130 auf, und die Menge von individuellen Charakterisierungsvektoren 236 für jeden Chip weist mindestens einen individuellen Charakterisierungsvektor für jeden Block in dem Chip auf. Ausführlichere beispielhafte Ausführungsformen von Charakterisierungsvektoren 236 werden nachstehend mit Bezug auf 2C beschrieben.
2C ist ein Blockschaltbild, das eine Implementierung eines Charakterisierungsvektors 240 (der z.B. einem der in 2B gezeigten Charakterisierungsvektoren 236 entspricht) für einen jeweiligen Chip der Vielzahl von Chips gemäß einigen Ausführungsformen darstellt. In einigen Ausführungsformen weisen im Charakterisierungsvektor 240 für den jeweiligen Chip gespeicherte Charakterisierungsdaten Speichermedium-Charakterisierungsparameterwerte wie etwa ein Haltbarkeitsmaßfeld 242, das die Haltbarkeitsfähigkeiten des jeweiligen Chips (z.B. eine Anzahl von Programmier-Lösch-(PE-)Zyklen, die ein repräsentativer Block innerhalb des jeweiligen Chips während einer Kalibrierungsroutine überstanden hat) angibt, ein PE-Zyklenfeld 244, das einen aktuellen Zählwert der Anzahl der PE-Zyklen angibt, die auf dem jeweiligen Chip durchgeführt wurden, und eine mittlere Bitfehlerrate (BER) 246, die eine mittlere BER eines oder mehrerer Blöcke innerhalb des jeweiligen Chips angibt. In einigen Ausführungsformen stellen der eine oder die mehreren Speichermedium-Charakterisierungsparameterwerte eine Angabe von mindestens einem der Folgenden bereit: ein physisches charakteristisches Merkmal, das mit dem jeweiligen Abschnitt des Speichermediums (z.B. ein(e) individuelle(r) Flash-Speichervorrichtung, Chip, Blockzone, Block, Wortleitung, Wortleitungszone oder Seitenabschnitt von Speichermedium 130, 1) assoziiert ist, eine Betriebsart, die mit dem jeweiligen Abschnitt des Speichermediums assoziiert ist, ein Nutzungsverlauf, der mit dem jeweiligen Abschnitt des Speichermediums assoziiert ist, ein charakteristisches Zustandsmerkmal, das mit dem jeweiligen Abschnitt des Speichermediums assoziiert ist, ein Lesetyp, der mit dem jeweiligen Abschnitt des Speichermediums assoziiert ist, und Speicherstelle(n), die mit dem jeweiligen Abschnitt des Speichermediums assoziiert sind.
3 ist eine schematische Darstellung eines nichtflüchtigen Speichers (z.B. Flash-Speicher) gemäß einigen Ausführungsformen. In einigen Ausführungsformen ist der Speichercontroller 120 kommunikationsfähig mit dem Speichermedium 130 (z.B. Flash-Speicher, der eine oder mehrere Flash-Speichervorrichtungen umfasst, die jeweils eine Vielzahl von Chips umfassen) gekoppelt, und zwar über eine Menge von Kanälen (z.B. die Verbindungen 103, 1). In 3 koppeln 16 Kanäle den Flash-Speicher 300 (z.B. eine Flash-Speichervorrichtung mit 128 Chips) mit dem Speichercontroller 120. In 3 ist mit jedem Kanal eine Teilmenge der Vielzahl von Chips (z.B. 8 Chips) des Flash-Speichers 300 gekoppelt. Auf diese Weise ist der Speichercontroller 120 dafür konfiguriert, Speicheroperationen auf 16 Chips parallel durch Nutzung der 16 Kanäle durchzuführen. In einigen Ausführungsformen sind die Chips physisch auf einen Kanal gelötet und jeder Chip ist mit nur einem Kanal verbunden.
4 ist ein Blockschaltbild einer Vielzahl von Chipgruppen gemäß einigen Ausführungsformen. Wie es in 3 der Fall war, umfasst nichtflüchtiger Speicher (z.B. Flash-Speicher) in 4 eine Vielzahl von Chips (z.B. 128 Chips), und die Vielzahl von Chips ist in Teilmengen geteilt (z.B. 8 Chips pro Teilmenge), wobei jede Teilmenge von Chips mit einem Kanal (z.B. einem von 16 Kanälen) verbunden ist.
Zum Beispiel wird vor der gewöhnlichen betrieblichen Verwendung auf einem repräsentativen Block aus jedem Flash-Speicherchip eine Kalibrierungsroutine ausgeführt, die Bedingungen am Ende der Nutzungsdauer simuliert. Zum Beispiel ist die BER für Daten, die aus einem repräsentativen Block des jeweiligen Chips gelesen werden, die gemessen wird, nachdem eine vordefinierte Anzahl von PE-Zyklen auf dem repräsentativen Block durchgeführt wurde, das Haltbarkeitsmaß. In einem anderen Beispiel ist das Haltbarkeitsmaß die Gesamtzahl von PE-Zyklen, die auf dem repräsentativen Block des jeweiligen Chips durchgeführt wurden, wenn die BER für Daten, die aus dem repräsentativen Block gelesen werden, einen vordefinierten Schwellenwert erreicht oder übersteigt. In einigen Ausführungsformen wird das Haltbarkeitsmaß (z.B. eine BER oder Anzahl von PE-Zyklen) für einen jeweiligen Chip im Haltbarkeitsmaßfeld 242 des mit dem jeweiligen Chip assoziierten Charakterisierungsvektors 236 gespeichert.
In einigen Ausführungsformen ist der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Haltbarkeitsmaßmodul 214, 2A) dafür konfiguriert, ein Haltbarkeitsmaß für jeden Chip aus der Charakterisierungsvektortabelle 234 zu erlangen, und der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Einstufungsmodul 216, 2A) dafür konfiguriert, die Chips in jedem Kanal anhand ihrer entsprechenden Haltbarkeitsmaße einzustufen. In 4 sind die 8 Chips im Kanal 0 vom höchsten zum niedrigsten eingestuft. In Bezug auf Kanal 0 ist Chip 3 der am höchsten eingestufte Chip (z.B. Einstufung 1), weil das mit Chip 3 assoziierte Haltbarkeitsmaß höher als bei den anderen Chips in Kanal 0 ist. In Bezug auf Kanal 0 ist Chip 6 der am niedrigsten eingestufte Chip (z.B. Einstufung 8), weil das mit Chip 6 assoziierte Haltbarkeitsmaß niedriger als bei den anderen Chips in Kanal 0 ist.
In einigen Ausführungsformen ist der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Gruppierungsmodul 218, 2A) dafür konfiguriert, die Vielzahl von Chips in der Flash-Speichervorrichtung anhand ihrer entsprechenden Einstufungen zu Chipgruppen zu gruppieren. In einigen Ausführungsformen werden einer oder mehrere Chips in jedem Kanal einer Chipgruppe zugewiesen, wobei die einer jeweiligen Chipgruppe zugewiesenen Chips eine Einstufung oder einen Bereich von Einstufungen haben, der bzw. die der jeweiligen Chipgruppe entspricht, und jede Chipgruppe eine(n) individuelle(n) Einstufung oder Bereich von Einstufungen hat. In 4 werden die Chips in jedem Kanal mit den Einstufungen 1-2 (z.B. Chip 3 und 7 in Kanal 0 und Chip 6 und 0 in Kanal 15) der Chipgruppe 0 zugewiesen, die Chips in jedem Kanal mit den Einstufungen 3-4 (z.B. Chip 0 und 1 in Kanal 0 und Chip 3 und 7 in Kanal 15) werden der Chipgruppe 1 zugewiesen, die Chips in jedem Kanal mit den Einstufungen 5-6 (z.B. Chip 5 und 4 in Kanal 0 und Chip 5 und 2 in Kanal 15) werden der Chipgruppe 2 zugewiesen, und die Chips in jedem Kanal mit den Einstufungen 7-8 (z.B. Chip 2 und 6 in Kanal 0 und Chip 4 und 1 in Kanal 15) werden der Chipgruppe 3 zugewiesen.
In einigen Ausführungsformen koppelt eine Vielzahl von Kanälen (z.B. 16 Kanäle) den Speichercontroller kommunikationsfähig mit dem Flash-Speicher, und jeder aus der Vielzahl von Kanälen ist mit einer jeweiligen Teilmenge der Vielzahl von Chips (z.B. 8 oder 16 Chips pro Kanal) kommunikationsfähig gekoppelt. In einigen Ausführungsformen weisen die irgendeiner bestimmten Chipgruppe zugewiesenen Chips ungleiche Anzahlen von Chips aus den verschiedenen Kanälen auf. Wenn zum Beispiel ein Kanal (z.B. ein erster Kanal) eine größere Anzahl von Chips in dem Haltbarkeitsmaßbereich hat, der einer bestimmten Chipgruppe entspricht, als ein anderer Kanal (z.B. ein zweiter Kanal), dann weist die bestimmte Chipgruppe eine größere Anzahl von Chips aus dem ersten Kanal als aus dem zweiten Kanal auf.
Außerdem variiert die Anzahl der Chips aus einem jeweiligen Kanal, die einer jeweiligen Chipgruppe zugewiesen wird, anhand des Haltbarkeitsmaßes der Chips im jeweiligen Kanal. Zum Beispiel werden einer Chipgruppe null Chips in einem jeweiligen Kanal zugewiesen, weil die Haltbarkeitsmaße der Chips im jeweiligen Kanal nicht den Bereich von Haltbarkeitsmaßen einhalten, der mit der jeweiligen Chipgruppe assoziiert ist. In einem anderen Beispiel werden alle Chips in einem jeweiligen Kanal anhand ihrer jeweiligen Haltbarkeitsmaße einer einzigen Chipgruppe zugewiesen, weil die Haltbarkeitsmaße der Chips im jeweiligen Kanal alle den Bereich von Haltbarkeitsmaßen einhalten, der mit der jeweiligen Chipgruppe assoziiert ist.
5 ist ein Blockschaltbild einer Chipgruppenzuordnung, die der Vielzahl von Chipgruppen in 4 entspricht, gemäß einigen Ausführungsformen. In einigen Ausführungsformen wird die Chipgruppenzuordnung 220 im Speicher des Speichercontrollers gespeichert und weist die logische Adresse (oder Bereich von logischen Adressen oder eine Darstellung derselben) für die jeder Chipgruppe zugewiesenen Chips auf. In 5 assoziiert die Chipgruppenzuordnung 220 die logische Adresse (oder Bereich von logischen Adressen) für alle Chips in den Kanälen 0-15 mit ihren zugewiesenen Chipgruppen. In 5 sind die logischen Adressen für Chip 3 und 7 in Kanal 0 (z.B. logische Adressen 504 bzw. 506) in den Eintrag 502 eingeschlossen, der mit der Chipgruppe 0 assoziiert ist.
6A-6B stellen eine Ablaufplandarstellung eines Verfahrens 600 zum Verwalten eines Speichersystems, das einen Speichercontroller und nichtflüchtigen Speicher (z.B. Flash-Speicher) umfasst, dar, wobei der nichtflüchtige Speicher eine oder mehrere nichtflüchtige Speichervorrichtungen umfasst, die jeweils eine Vielzahl von Chips umfassen, und jeder Chip eine Vielzahl von Blöcken (manchmal auch Untereinheiten genannt) umfasst. In einigen Ausführungsformen wird das Verfahren 600 durch den Speichercontroller 120 in 1 durchgeführt, wo eine Vielzahl von Kanälen (z.B. 16 Kanäle) den Speichercontroller 120 kommunikationsfähig mit dem Flash-Speicher koppelt. In einigen Ausführungsformen ist jeder Kanal mit einer jeweiligen Teilmenge der Vielzahl von Chips (z.B. 8 oder 16 Chips pro Kanal) kommunikationsfähig gekoppelt.
In einigen Ausführungsformen wird das Verfahren 600 durch den Speichercontroller 120 oder eine oder mehrere Komponenten des Speichercontrollers 120 (z.B. das Verwaltungsmodul 121, 1 und 2A) durchgeführt. In einigen Ausführungsformen wird das Verfahren 600 durch Anweisungen gesteuert, die in einem nichtflüchtigen computerlesbaren Speichermedium gespeichert sind, und die Anweisungen werden durch einen oder mehrere Prozessoren des Speichercontrollers 120 ausgeführt, wie etwa die eine oder mehreren Verarbeitungseinheiten (CPUs) 122 des Verwaltungsmoduls 121.
Der Speichercontroller erlangt (602) ein Haltbarkeitsmaß (z.B. eine BER oder Anzahl von PE-Zyklen) für jeden aus der Vielzahl von Chips. In einigen Ausführungsformen ist das Haltbarkeitsmaß jegliche Information, die eine geschätzte Grenznutzungsdauer oder Lebensdauer für einen jeweiligen Chip angibt. In einigen Ausführungsformen beruhen die Haltbarkeitsmaße auf den Ergebnissen einer Kalibrierungsroutine, die vor normalen Operationen (z.B. während der Initialisierung oder im Werk) auf einem repräsentativen Chip durchgeführt wird. In einigen Ausführungsformen beruhen die Haltbarkeitsmaße auf realen Daten (z.B. einer mittleren BER von Blöcken innerhalb jedes Chips) nach einer Periode von normalen Operationen. In einigen Ausführungsformen beruht das Haltbarkeitsmaß für einen jeweiligen Chip auf einem Zeitbetrag, der erforderlich ist, um Daten aus dem jeweiligen Chip zu löschen (z.B. nimmt die Löschzeit zu, während der jeweilige Chip altert). In einigen Ausführungsformen beruht das Haltbarkeitsmaß für einen jeweiligen Chip auf einer Zeitlänge oder einer Anzahl von Verarbeitungszyklen, die erforderlich ist, um ein im jeweiligen Chip gespeichertes Codewort erfolgreich zu decodieren (z.B. eine Anzahl von Iterationen oder Zyklen, die erforderlich ist, um ein mit dem Paritätsprüfungscode niedriger Dichte (LDPC) codiertes Codewort zu decodieren). Der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Haltbarkeitsmaßmodul 214, 2A) ist dafür konfiguriert, das Haltbarkeitsmaß für einen jeweiligen Chip aus einem mit dem jeweiligen Chip assoziierten Charakterisierungsvektor 236 zu erlangen, der in der Charakterisierungsvektortabelle 234 gespeichert ist.
In einigen Ausführungsformen ist jeder Chip mit einem einzigen Kanal assoziiert (604). Zum Beispiel ist jeder aus der Vielzahl von Chips, die den Flash-Speicher umfasst, physisch mit einem einzigen Kanal verbunden oder verlötet.
In einigen Ausführungsformen weist das Erlangen des Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips auf: Durchführen (606) einer Kalibrierungsroutine auf einem repräsentativen Block in jedem aus der Vielzahl von Chips, um das Haltbarkeitsmaß (z.B. eine BER oder Anzahl von PE-Zyklen) für jeden aus der Vielzahl von Chips zu erzeugen. Zum Beispiel wird vor der gewöhnlichen betrieblichen Verwendung (z.B. während der Initialisierung oder im Werk) auf einem repräsentativen Block aus jedem Chip des Flash-Speichers eine Kalibrierungsroutine durchgeführt, um Bedingungen am Ende der Nutzungsdauer zu simulieren. In einigen Ausführungsformen ist die BER für Daten, die aus einem repräsentativen Block des jeweiligen Chips gelesen werden, die gemessen wird, nachdem eine vordefinierte Anzahl von PE-Zyklen auf dem repräsentativen Block durchgeführt wurde, das Haltbarkeitsmaß. In einigen Ausführungsformen ist das Haltbarkeitsmaß die Gesamtzahl von PE-Zyklen, die auf dem repräsentativen Block des jeweiligen Chips durchgeführt wurden, wenn die BER für Daten, die aus dem repräsentativen Block gelesen werden, einen vordefinierten Schwellenwert erreicht oder übersteigt. In einigen Ausführungsformen wird das Haltbarkeitsmaß für den jeweiligen Chip im Haltbarkeitsmaßfeld 242 des mit dem jeweiligen Chip assoziierten Charakterisierungsvektors 236 gespeichert.
Für jeden Kanal stuft (608) der Speichercontroller die Chips im Kanal anhand des Haltbarkeitsmaßes des jeweiligen Chips im Kanal ein. In einigen Ausführungsformen ist der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Einstufungsmodul 216, 2A) dafür konfiguriert, die Chips in jedem Kanal anhand der Haltbarkeitsmaße der Chips im Kanal einzustufen. In 4 sind zum Beispiel die 8 Chips im Kanal 0 vom höchsten zum niedrigsten eingestuft. In Bezug auf Kanal 0 ist Chip 3 der am höchsten eingestufte Chip (z.B. Einstufung 1), weil das mit Chip 3 assoziierte Haltbarkeitsmaß höher als bei den anderen Chips in Kanal 0 ist. In Bezug auf Kanal 0 ist Chip 6 der am niedrigsten eingestufte Chip (z.B. Einstufung 8), weil das mit Chip 6 assoziierte Haltbarkeitsmaß niedriger als bei den anderen Chips in Kanal 0 ist.
Der Speichercontroller weist (610) jeder Chipgruppe (manchmal auch „Supervorrichtung“ genannt) aus einer Vielzahl von Chipgruppen einen oder mehrere Chips aus jedem Kanal zu (z.B. werden normalerweise ein oder zwei Chips pro Kanal einer Chipgruppe zugewiesen), und zwar anhand der Einstufung der Chips in jedem der Kanäle, wobei die einer jeweiligen Chipgruppe zugewiesenen Chips eine Einstufung oder einen Bereich von Einstufungen haben, die bzw. der der jeweiligen Chipgruppe entspricht, und jede Chipgruppe eine individuelle entsprechende Einstufung oder Bereich von Einstufungen hat. In einigen Ausführungsformen ist der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Gruppierungsmodul 218, 2A) dafür konfiguriert, die Vielzahl von Chips in der Flash-Speichervorrichtung anhand ihrer entsprechenden Einstufungen zu Chipgruppen zu gruppieren. In einigen Ausführungsformen werden einer oder mehrere Chips in jedem Kanal einer Chipgruppe zugewiesen. In einigen Ausführungsformen ist die Anzahl der einer ersten Chipgruppe aus der Vielzahl von Chipgruppen zugewiesenen Chips ungleich der Anzahl der einer zweiten Chipgruppe aus der Vielzahl von Chipgruppen zugewiesenen Chips. In 4 werden zum Beispiel die Chips in jedem Kanal mit den Einstufungen 1-2 (z.B. Chip 3 und 7 in Kanal 0 und Chip 6 und 0 in Kanal 15) der Chipgruppe 0 zugewiesen, die Chips in jedem Kanal mit den Einstufungen 3-4 (z.B. Chip 0 und 1 in Kanal 0 und Chip 3 und 7 in Kanal 15) werden der Chipgruppe 1 zugewiesen, die Chips in jedem Kanal mit den Einstufungen 5-6 (z.B. Chip 5 und 4 in Kanal 0 und Chip 5 und 2 in Kanal 15) werden der Chipgruppe 2 zugewiesen, und die Chips in jedem Kanal mit den Einstufungen 7-8 (z.B. Chip 2 und 6 in Kanal 0 und Chip 4 und 1 in Kanal 15) werden der Chipgruppe 3 zugewiesen. In einigen Ausführungsformen ist der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Gruppierungsmodul 218, 2A) außerdem dafür konfiguriert, die logische Adresse (oder den Bereich logischer Adressen oder eine Darstellung derselben) für jeder Chipgruppe zugewiesene Chips in der Chipgruppenzuordnung 220 zu speichern.
Als Antwort auf einen Schreibbefehl, der eine Menge von Schreibdaten angibt, schreibt (612) der Speichercontroller die Schreibdaten in den Flash-Speicher, und zwar durch paralleles Schreiben von Teilmengen der Schreibdaten auf die Vielzahl von Chips, die einer einzelnen Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind. Zum Beispiel empfängt mit Bezug auf 1 der Speichercontroller 120 einen Host-Schreibbefehl über die Steuerleitung 111 und eine Menge von Schreibdaten über Datenverbindungen 101 vom Computersystem 110 (z.B. ein Host). Der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Datenschreibmodul 208, 2A) ist dafür konfiguriert, als Antwort auf den Host-Schreibbefehl Daten durch paralleles Schreiben von Teilmengen der Schreibdaten auf die Vielzahl von Chips, die einer einzelnen Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind, zu schreiben. Zum Beispiel werden mit Bezug auf 4 die Schreibdaten über die Chips, welche die einzelne Chipgruppe umfassen (z.B. Chipgruppe 0) aufgeteilt, indem Teilmengen der Schreibdaten gleichzeitig auf jeden der 16 Chips mit der Einstufung 1 in der Chipgruppe 0 parallel unter Verwendung der 16 Kanäle geschrieben werden.
In einigen Ausführungsformen weist das Schreiben der Schreibdaten auf: Zuordnen (614) logischer Adressen der Schreibdaten zu physischen Adressen im Flash-Speicher gemäß den Chips, die jeder Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind. In einigen Ausführungsformen ordnet der Speichercontroller oder eine seiner Komponenten die logische Adresse (oder den Bereich logischer Adressen) der Schreibdaten zu physischen Adressen im Flash-Speicher in der Logisch-zu-physisch-Zuordnung 238 zu. In einigen Ausführungsformen wird die Logisch-zu-physisch-Zuordnung 238 im Speichercontroller 120 oder vom Speichercontroller 120 entfernt gespeichert.
In einigen Ausführungsformen wählt (616) der Speichercontroller eine Chipgruppe anhand einer durchzuführenden Operation und der Haltbarkeitsmaße der Chips, die der Chipgruppe zugewiesen sind, aus. In einigen Ausführungsformen ist der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Auswahlmodul 222, 2A) dafür konfiguriert, eine Chipgruppe anhand der durchzuführenden Operation (z.B. Host-Schreib- oder Garbage-Collection-Operation) und der Haltbarkeitsmaße der Chips, die der Chipgruppe zugewiesen sind, auszuwählen. Zum Beispiel wählt das Auswahlmodul 222 eine Chipgruppe, die hoch eingestufte Chips umfasst, für Schreiboperationen aus. In einem anderen Beispiel wählt das Auswahlmodul 222 eine Chipgruppe, die niedriger eingestufte Chips umfasst, für Garbage-Collection-/Recycling-Operationen aus.
In einigen Ausführungsformen speichert (618) der Speichercontroller, nachdem eine erste vordefinierte Bedingung eintritt, eine mittlere Bitfehlerrate für einen oder mehrere Blöcke (z.B. eine Gruppe von Blöcken oder „Superblock“) jedes Chips. In einigen Ausführungsformen ist der Speichercontroller 120 oder eine seiner Komponenten dafür konfiguriert, als Antwort auf das Ermitteln der ersten vordefinierten Bedingung die aktuelle BER für einen oder mehrere Blöcke jedes Chips abzufragen, die BER des einen oder der mehreren Blöcke jedes Chips zu mitteln und die aktuelle mittlere BER für jeden Chip zu speichern. In einigen Ausführungsformen wird die aktuelle mittlere BER eines jeweiligen Chips im Feld für die mittlere BER 246 des mit dem jeweiligen Chip assoziierten Charakterisierungsvektors 236 gespeichert. In einigen Ausführungsformen ist die erste vordefinierte Bedingung ein periodischer Trigger (z.B. alle X Stunden oder alle N auf dem jeweiligen Chip durchgeführten PE-Zyklen) oder ein Ereignis (z.B. Abschaltung, Stromausfall usw.).
In einigen Ausführungsformen erlangt (622) der Speichercontroller, nachdem eine zweite vordefinierte Bedingung eintritt (620), für jeden aus der Vielzahl von Chips ein aktualisiertes Haltbarkeitsmaß. In einigen Ausführungsformen ist der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Haltbarkeitsmaßmodul 214, 2A) dafür konfiguriert, ein aktualisiertes Haltbarkeitsmaß für jeden aus der Vielzahl von Chips zu speichern. In einigen Ausführungsformen beruht das aktualisierte Haltbarkeitsmaß auf der mittleren Bitfehlerrate für den einen oder die mehreren Blöcke jedes Chips, die als Antwort auf das Ermitteln der ersten vordefinierten Bedingung gespeichert wurde. In einigen Ausführungsformen beruht das aktualisierte Haltbarkeitsmaß auf einer mit dem Chip assoziierten Löschzeit oder auf dem Zeitbetrag, der erforderlich ist, um ein im Chip gespeichertes Codewort erfolgreich zu decodieren. In einigen Ausführungsformen wird das aktualisierte Haltbarkeitsmaß für einen jeweiligen Chip im Haltbarkeitsmaßfeld 242 des mit dem jeweiligen Chip assoziierten Charakterisierungsvektors 236 gespeichert. In einigen Ausführungsformen ist die zweite vordefinierte Bedingung ein periodischer Trigger (z.B. alle Y Tage, alle M auf dem jeweiligen Chip durchgeführten PE-Zyklen usw.).
In einigen Ausführungsformen stuft (624) der Speichercontroller, nachdem die zweite vordefinierte Bedingung eintritt (620), für jeden Kanal die Chips im Kanal anhand des aktualisierten Haltbarkeitsmaßes des jeweiligen Chips im Kanal neu ein. In einigen Ausführungsformen ist der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Einstufungsmodul 216, 2A) dafür konfiguriert, die Chips in jedem Kanal anhand eines aktualisierten Haltbarkeitsmaßes, das mit jedem Chip im Kanal assoziiert ist, neu einzustufen.
In einigen Ausführungsformen weist (626) der Speichercontroller, nachdem die zweite vordefinierte Bedingung eintritt (620), jeder Chipgruppe einen oder mehrere Chips aus jedem Kanal anhand der Neueinstufung der Chips in jedem der Kanäle zu. In einigen Ausführungsformen ist der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Gruppierungsmodul 218, 2A) dafür konfiguriert, die Vielzahl von Chips im Flash-Speicher anhand ihrer entsprechenden Neueinstufungen zu Chipgruppen zu gruppieren.
In einigen Ausführungsformen aktualisiert (628) der Speichercontroller nach dem Zuweisen eines oder mehrerer Chips aus jedem Kanal anhand der Neueinstufung der Chips in jedem der Kanäle zu jeder Chipgruppe eine Chipgruppenzuordnung, wobei die Chipgruppenzuordnung eine Tabelle von logischen Adressen von Chips, die jede Chipgruppe umfassen, aufweist. In einigen Ausführungsformen ist der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Gruppierungsmodul 218, 2A) dafür konfiguriert, nach dem Zuweisen eines oder mehrerer Chips aus jedem Kanal anhand der Neueinstufung der Chips in jedem der Kanäle zu jeder Chipgruppe die Chipgruppenzuordnung 220 zu aktualisieren, damit sie die logische Adresse (oder Bereich von logischen Adressen oder eine Darstellung derselben) für Chips wiedergibt, die anhand der Neueinstufung jeder Chipgruppe zugewiesen wurden.
7 stellt eine Ablaufplandarstellung eines Verfahrens 700 zum Verwalten eines Speichersystems, das einen Speichercontroller und nichtflüchtigen Speicher (z.B. Flash-Speicher) umfasst, dar, wobei der nichtflüchtige Speicher eine oder mehrere nichtflüchtige Speichervorrichtungen umfasst, die jeweils eine Vielzahl von Chips umfassen, und jeder Chip eine Vielzahl von Blöcken (manchmal auch Untereinheiten genannt) umfasst. In einigen Ausführungsformen wird das Verfahren 700 durch den Speichercontroller 120 oder eine oder mehrere Komponenten des Speichercontrollers 120 (z.B. das Verwaltungsmodul 121, 1 und 2A) durchgeführt. In einigen Ausführungsformen wird das Verfahren 700 durch Anweisungen gesteuert, die in einem nichtflüchtigen computerlesbaren Speichermedium gespeichert sind, und die Anweisungen werden durch einen oder mehrere Prozessoren des Speichercontrollers 120 ausgeführt, wie etwa die eine oder mehreren Verarbeitungseinheiten (CPUs) 122 des Verwaltungsmoduls 121.
Der Speichercontroller erlangt (702) ein Haltbarkeitsmaß (z.B. eine BER oder Anzahl von PE-Zyklen) für jeden aus der Vielzahl von Chips. In einigen Ausführungsformen ist das Haltbarkeitsmaß jegliche Information, die eine geschätzte Grenznutzungsdauer oder Lebensdauer für einen jeweiligen Chip angibt. In einigen Ausführungsformen ist das Haltbarkeitsmaß die BER für Daten, die aus einem repräsentativen Block des jeweiligen Chips gelesen werden, nachdem eine vordefinierte Anzahl von PE-Zyklen auf dem repräsentativen Block durchgeführt wurde. In einigen Ausführungsformen ist das Haltbarkeitsmaß die Gesamtzahl der PE-Zyklen, die auf dem repräsentativen Block des jeweiligen Chips durchgeführt wurden, wenn die BER für Daten, die aus dem repräsentativen Block gelesen werden, einen vordefinierten Schwellenwert erreicht oder übersteigt. In einigen Ausführungsformen beruht das Haltbarkeitsmaß für einen jeweiligen Chip auf einem Zeitbetrag, der erforderlich ist, um Daten aus dem jeweiligen Chip zu löschen (z.B. nimmt die Löschzeit zu, während der jeweilige Chip altert). In einigen Ausführungsformen beruht das Haltbarkeitsmaß für einen jeweiligen Chip auf einer Zeitlänge oder einer Anzahl von Verarbeitungszyklen, die erforderlich ist, um ein im jeweiligen Chip gespeichertes Codewort erfolgreich zu decodieren (z.B. eine Anzahl von Iterationen oder Zyklen, die erforderlich ist, um ein mit dem Paritätsprüfungscode niedriger Dichte (LDPC) codiertes Codewort zu decodieren). Der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Haltbarkeitsmaßmodul 214, 2A) ist dafür konfiguriert, das Haltbarkeitsmaß für einen jeweiligen Chip aus einem mit dem jeweiligen Chip assoziierten Charakterisierungsvektor 236 zu erlangen, der in der Charakterisierungsvektortabelle 234 gespeichert ist.
Der Speichercontroller sortiert (704) die Vielzahl von Chips anhand ihrer entsprechenden Haltbarkeitsmaße zu einer Vielzahl von Chipgruppen, wobei jede Chipgruppe einen oder mehrere Chips aufweist und jede Chipgruppe mit einem Bereich von Haltbarkeitsmaßen assoziiert ist. Zum Beispiel werden Chips mit im Wesentlichen ähnlichen Haltbarkeitsmaßes einer gleichen Chipgruppe zugewiesen. Somit werden, wenn Speicheroperationen auf den Chips einer bestimmten Chipgruppe durchgeführt werden, die Chips in der bestimmten Chipgruppe mit einer im Wesentlichen ähnlichen Geschwindigkeit altern. In einigen Ausführungsformen ist die Anzahl der einer ersten Chipgruppe aus der Vielzahl von Chipgruppen zugewiesenen Chips ungleich der Anzahl der einer zweiten Chipgruppe aus der Vielzahl von Chipgruppen zugewiesenen Chips.
In einigen Ausführungsformen koppelt eine Vielzahl von Kanälen (z.B. 16 Kanäle) den Speichercontroller kommunikationsfähig mit dem Flash-Speicher, und jeder aus der Vielzahl von Kanälen ist mit einer jeweiligen Teilmenge der Vielzahl von Chips (z.B. 8 oder 16 Chips pro Kanal) kommunikationsfähig gekoppelt. In einigen Ausführungsformen weisen die irgendeiner bestimmten Chipgruppe zugewiesenen Chips ungleiche Anzahlen von Chips aus den verschiedenen Kanälen auf. Wenn zum Beispiel ein Kanal (z.B. ein erster Kanal) eine größere Anzahl von Chips in dem Haltbarkeitsmaßbereich hat, der einer bestimmten Chipgruppe entspricht, als ein anderer Kanal (z.B. ein zweiter Kanal), dann weist die bestimmte Chipgruppe eine größere Anzahl von Chips aus dem ersten Kanal als aus dem zweiten Kanal auf.
Außerdem variiert die Anzahl der Chips aus einem jeweiligen Kanal, die einer jeweiligen Chipgruppe zugewiesen wird, anhand des Haltbarkeitsmaßes der Chips im jeweiligen Kanal. Zum Beispiel werden einer Chipgruppe null Chips in einem jeweiligen Kanal zugewiesen, weil die Haltbarkeitsmaße der Chips im jeweiligen Kanal nicht den Bereich von Haltbarkeitsmaßen einhalten, der mit der jeweiligen Chipgruppe assoziiert ist. In einem anderen Beispiel werden alle Chips in einem jeweiligen Kanal anhand ihrer jeweiligen Haltbarkeitsmaße einer einzigen Chipgruppe zugewiesen, weil die Haltbarkeitsmaße der Chips im jeweiligen Kanal alle den Bereich von Haltbarkeitsmaßen einhalten, der mit der jeweiligen Chipgruppe assoziiert ist.
Als Antwort auf einen Schreibbefehl, der eine Menge von Schreibdaten angibt, schreibt (706) der Speichercontroller die Schreibdaten in den Flash-Speicher, und zwar durch paralleles Schreiben von Teilmengen der Schreibdaten auf die Vielzahl von Chips, die einer einzelnen Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind. Zum Beispiel empfängt der Speichercontroller 120 einen Host-Schreibbefehl über die Steuerleitung 111 und eine Menge von Schreibdaten über Datenverbindungen 101 vom Computersystem 110 (z.B. ein Host). Der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Datenschreibmodul 208, 2A) ist dafür konfiguriert, als Antwort auf den Host-Schreibbefehl Daten durch Schreiben (z.B. parallel, wenn möglich) von Teilmengen der Schreibdaten auf die Vielzahl von Chips, die einer einzelnen Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind, zu schreiben.
In einigen Ausführungsformen erlangt der Speichercontroller, nachdem eine vordefinierte Bedingung eintritt, für jeden aus der Vielzahl von Chips ein aktualisiertes Haltbarkeitsmaß. In einigen Ausführungsformen ist der Speichercontroller 120 oder eine seiner Komponenten (z.B. das Haltbarkeitsmaßmodul 214, 2A) dafür konfiguriert, ein aktualisiertes Haltbarkeitsmaß für jeden aus der Vielzahl von Chips zu speichern. In einigen Ausführungsformen wird das aktualisierte Haltbarkeitsmaß für einen jeweiligen Chip im Haltbarkeitsmaßfeld 242 des mit dem jeweiligen Chip assoziierten Charakterisierungsvektors 236 gespeichert und ersetzt den vorigen im Haltbarkeitsmaßfeld 242 gespeicherten Wert. In einigen Ausführungsformen ist die vordefinierte Bedingung ein periodischer Trigger (z.B. alle Y Tage, alle M auf dem jeweiligen Chip durchgeführten PE-Zyklen usw.).
In einigen Ausführungsformen sortiert der Speichercontroller, nachdem die vordefinierte Bedingung eintritt, die Vielzahl von Chips anhand ihrer entsprechenden aktualisierten Haltbarkeitsmaße zu einer Vielzahl von aktualisierten Chipgruppen um, wobei jede aktualisierte Chipgruppe einen oder mehrere Chips aufweist und jede aktualisierte Chipgruppe mit einem Bereich von Haltbarkeitsmaßen assoziiert ist.
In einigen Ausführungsformen aktualisiert der Speichercontroller nach dem Umsortieren der Vielzahl von Chips zu einer Vielzahl von aktualisierten Chipgruppen anhand ihrer entsprechenden aktualisierten Haltbarkeitsmaße eine Chipgruppenzuordnung, wobei die Chipgruppenzuordnung eine Tabelle von logischen Adressen von Chips, die jede Chipgruppe umfassen, aufweist.
Es versteht sich, dass, obwohl die Begriffe „erster“, „zweiter“ usw. hierin verwendet werden können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Begriffe begrenzt werden sollen. Diese Begriffe werden nur verwendet, um ein Element von einem anderen zu unterscheiden. Zum Beispiel könnte eine erste Chipgruppe als eine zweite Chipgruppe bezeichnet werden, und entsprechend könnte eine zweite Chipgruppe als eine erste Chipgruppe bezeichnet werden, ohne die Bedeutung der Beschreibung zu ändern, solange alle Vorkommen der „ersten Chipgruppe“ durchgängig umbenannt werden und alle Vorkommen der „zweiten Chipgruppe“ durchgängig umbenannt werden. Die erste Chipgruppe und die zweite Chipgruppe sind beide Chipgruppen, aber sie sind nicht die gleiche Chipgruppe.

Claims

Verfahren zum Verwalten eines Speichersystems (100), das einen Speichercontroller (120) und nichtflüchtigen Speicher umfasst, wobei der nichtflüchtige Speicher eine Vielzahl von Chips umfasst und jeder Chip eine Vielzahl von Untereinheiten umfasst, wobei das Verfahren umfasst: im Speichercontroller (120), der mit dem nichtflüchtigen Speicher gekoppelt ist: Erlangen eines Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips (602, 702); Sortieren der Vielzahl von Chips anhand ihrer entsprechenden Haltbarkeitsmaße zu einer Vielzahl von Chipgruppen, worin jede Chipgruppe einen oder mehrere Chips aufweist und jede Chipgruppe mit einem Bereich von Haltbarkeitsmaßen assoziiert ist, und wobei eine Vielzahl von Chipgruppen jeweils zwei oder mehrere Chips aufweist (704); Speichern einer Chipgruppenzuordnung in dem Speichercontroller (120), die angibt, welche Chips jeder Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind, wobei der Speichercontroller (120) eine Zuordnung von logischen Adressen zu physischen Adressen aufweist, die sich von der Chipgruppenzuordnung unterscheidet; und als Antwort auf einen Schreibbefehl, der eine Menge von Schreibdaten angibt, erfolgendes Schreiben der Menge von Schreibdaten in den nichtflüchtigen Speicher durch paralleles Schreiben von Teilmengen der Menge von Schreibdaten auf den einen oder die mehreren Chips, die einer einzelnen Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind (612, 706).
Verfahren nach Anspruch 1, worin das Erlangen des Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips aufweist: Durchführen einer Kalibrierungsroutine auf einer repräsentativen Untereinheit in jedem aus der Vielzahl von Chips, um das Haltbarkeitsmaß für jeden aus der Vielzahl von Chips zu erzeugen (606).
Verfahren nach einem der Ansprüche 1 bis 2, worin das Schreiben der Menge von Schreibdaten aufweist: Zuordnen logischer Adressen der Schreibdaten zu physischen Adressen im nichtflüchtigen Speicher gemäß den Chips, die jeder Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind (614).
Verfahren nach einem der Ansprüche 1 bis 3, ferner umfassend: Auswählen einer Chipgruppe anhand einer durchzuführenden Operation und der Haltbarkeitsmaße der Chips, die der Chipgruppe zugewiesen sind.
Verfahren nach einem der Ansprüche 1 bis 4, ferner umfassend: nachdem eine vordefinierte Bedingung eintritt: Erlangen eines aktualisierten Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips; und Umsortieren der Vielzahl von Chips anhand ihrer entsprechenden aktualisierten Haltbarkeitsmaße zu einer Vielzahl von aktualisierten Chipgruppen, worin jede aktualisierte Chipgruppe einen oder mehrere Chips aufweist und jede aktualisierte Chipgruppe mit einem Bereich von Haltbarkeitsmaßen assoziiert ist.
Verfahren nach Anspruch 5, ferner umfassend: nach dem Umsortieren der Vielzahl von Chips zu einer Vielzahl von aktualisierten Chipgruppen erfolgendes Aktualisieren einer Chipgruppenzuordnung, wobei die Chipgruppenzuordnung eine Tabelle von logischen Adressen von Chips, die jede Chipgruppe umfassen, aufweist.
Verfahren nach einem der Ansprüche 1 bis 6, worin eine Vielzahl von Kanälen den Speichercontroller (120) kommunikationsfähig mit dem nichtflüchtigen Speicher koppelt, worin jeder Kanal mit einer jeweiligen Teilmenge der Vielzahl von Chips kommunikationsfähig gekoppelt ist, wobei das Verfahren ferner umfasst: für jeden Kanal erfolgendes Einstufen der Chips im Kanal anhand des Haltbarkeitsmaßes des jeweiligen Chips im Kanal; und worin das Sortieren der Vielzahl von Chips anhand ihrer entsprechenden Haltbarkeitsmaße zu einer Vielzahl von Chipgruppen aufweist: anhand der Einstufung der Chips in jedem der Kanäle erfolgende Zuweisen eines oder mehrerer Chips aus jedem Kanal zu jeder Chipgruppe aus einer Vielzahl von Chipgruppen, worin die einer jeweiligen Chipgruppe zugewiesenen Chips eine Einstufung oder einen Bereich von Einstufungen haben, die bzw. der der jeweiligen Chipgruppe entspricht, und jede Chipgruppe eine individuelle entsprechende Einstufung oder Bereich von Einstufungen hat.
Verfahren nach Anspruch 7, ferner umfassend: nachdem eine vordefinierte Bedingung eintritt (620): Erlangen eines aktualisierten Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips (622); für jeden Kanal erfolgendes Neueinstufen der Chips im Kanal anhand der aktualisierten Haltbarkeitsmaße der jeweiligen Chips im Kanal (624); und anhand der Neueinstufung der Chips in jedem der Kanäle erfolgendes Zuweisen eines oder mehrerer Chips aus jedem Kanal zu jeder Chipgruppe (626).
Verfahren nach Anspruch 8, ferner umfassend: nach dem Zuweisen eines oder mehrerer Chips aus jedem Kanal zu jeder Chipgruppe anhand der Neueinstufung der Chips in jedem der Kanäle erfolgendes Aktualisieren einer Chipgruppenzuordnung, wobei die Chipgruppenzuordnung eine Tabelle von logischen Adressen von Chips, die jede Chipgruppe umfassen, aufweist (628).
Speichercontroller (120), umfassend: einen oder mehrere Prozessoren (122); eine Host-Schnittstelle, die dafür konfiguriert ist, den Speichercontroller (120) mit einem Host zu koppeln; eine Speichermedienschnittstelle (128), die dafür konfiguriert ist, den Speichercontroller (120) mit nichtflüchtigem Speicher zu koppeln, der eine Vielzahl von Chips umfasst, wobei jeder Chip eine Vielzahl von Untereinheiten umfasst; und einen Speichercontroller-Speicher, der Anweisungen speichert, die, wenn sie durch den einen oder die mehreren Prozessoren ausgeführt werden, den Speichercontroller (120) veranlassen, Operationen durchzuführen, die Folgendes umfassen: Erlangen eines Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips (602. 702); Sortieren der Vielzahl von Chips anhand ihrer entsprechenden Haltbarkeitsmaße zu einer Vielzahl von Chipgruppen, worin jede Chipgruppe einen oder mehrere Chips aufweist und jede Chipgruppe mit einem Bereich von Haltbarkeitsmaßen assoziiert ist, und wobei eine Vielzahl von Chipgruppen jeweils zwei oder mehrere Chips aufweist (704), Speichern einer Chipgruppenzuordnung in dem Speichercontroller (120), die angibt, welche Chips jeder Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind, wobei der Speichercontroller (120) eine Zuordnung von logischen Adressen zu physischen Adressen aufweist, die sich von der Chipgruppenzuordnung unterscheidet; und als Antwort auf einen Schreibbefehl, der eine Menge von Schreibdaten angibt, erfolgendes Schreiben der Menge von Schreibdaten in den nichtflüchtigen Speicher durch paralleles Schreiben von Teilmengen der Menge von Schreibdaten auf den einen oder die mehreren Chips, die einer einzelnen Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind (612, 706).
Speichercontroller (120) nach Anspruch 10, worin das Erlangen des Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips aufweist: Durchführen einer Kalibrierungsroutine auf einer repräsentativen Untereinheit in jedem aus der Vielzahl von Chips, um das Haltbarkeitsmaß für jeden aus der Vielzahl von Chips zu erzeugen (606).
Speichercontroller (120) nach einem der Ansprüche 10 bis 11, worin das Schreiben der Menge von Schreibdaten aufweist: Zuordnen logischer Adressen der Schreibdaten zu physischen Adressen im nichtflüchtigen Speicher gemäß den Chips, die jeder Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind (614).
Speichercontroller (120) nach einem der Ansprüche 10 bis 12, worin die Anweisungen den Speichercontroller (120) veranlassen, Operationen durchzuführen, die ferner umfassen: Auswählen einer Chipgruppe anhand einer durchzuführenden Operation und der Haltbarkeitsmaße der Chips, die der Chipgruppe zugewiesen sind.
Speichercontroller (120) nach einem der Ansprüche 10 bis 13, worin die Anweisungen den Speichercontroller (120) veranlassen, Operationen durchzuführen, die ferner umfassen: nachdem eine vordefinierte Bedingung eintritt: Erlangen eines aktualisierten Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips; und Umsortieren der Vielzahl von Chips anhand ihrer entsprechenden aktualisierten Haltbarkeitsmaße zu einer Vielzahl von aktualisierten Chipgruppen, worin jede aktualisierte Chipgruppe einen oder mehrere Chips aufweist und jede aktualisierte Chipgruppe mit einem Bereich von Haltbarkeitsmaßen assoziiert ist.
Speichercontroller (120) nach Anspruch 14, worin die Anweisungen den Speichercontroller (120) veranlassen, Operationen durchzuführen, die ferner umfassen: nach dem Umsortieren der Vielzahl von Chips zu einer Vielzahl von aktualisierten Chipgruppen erfolgendes Aktualisieren einer Chipgruppenzuordnung, wobei die Chipgruppenzuordnung eine Tabelle von logischen Adressen von Chips, die jede Chipgruppe umfassen, aufweist.
Speichercontroller (120) nach einem der Ansprüche 10 bis 15, worin: eine Vielzahl von Kanälen den Speichercontroller (120) kommunikationsfähig mit dem nichtflüchtigen Speicher koppelt, worin jeder Kanal mit einer jeweiligen Teilmenge der Vielzahl von Chips kommunikationsfähig gekoppelt ist; und die Anweisungen den Speichercontroller (120) veranlassen, Operationen durchzuführen, die ferner umfassen: für jeden Kanal erfolgendes Einstufen der Chips im Kanal anhand des Haltbarkeitsmaßes des jeweiligen Chips im Kanal; und worin das Sortieren der Vielzahl von Chips anhand ihrer entsprechenden Haltbarkeitsmaße zu einer Vielzahl von Chipgruppen aufweist: anhand der Einstufung der Chips in jedem der Kanäle erfolgendes Zuweisen eines oder mehrerer Chips aus jedem Kanal zu jeder Chipgruppe aus einer Vielzahl von Chipgruppen, worin die einer jeweiligen Chipgruppe zugewiesenen Chips eine Einstufung oder einen Bereich von Einstufungen haben, die bzw. der der jeweiligen Chipgruppe entspricht, und jede Chipgruppe eine individuelle entsprechende Einstufung oder Bereich von Einstufungen hat.
Speichercontroller (120) nach Anspruch 10, ferner dafür konfiguriert, gemäß dem Verfahren nach einem der Ansprüche 8 bis 9 zu arbeiten.
Speichercontroller (120), umfassend: eine Host-Schnittstelle, die dafür konfiguriert ist, den Speichercontroller (120) mit einem Host zu koppeln; eine Speichermedienschnittstelle, die dafür konfiguriert ist, den Speichercontroller (120) mit nichtflüchtigem Speicher zu koppeln, der eine Vielzahl von Chips umfasst, wobei jeder Chip eine Vielzahl von Untereinheiten umfasst; Mittel zum Erlangen eines Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips; Mittel zum Sortieren der Vielzahl von Chips anhand ihrer entsprechenden Haltbarkeitsmaße zu einer Vielzahl von Chipgruppen, worin jede Chipgruppe einen oder mehrere Chips aufweist und jede Chipgruppe mit einem Bereich von Haltbarkeitsmaßen assoziiert ist, und wobei eine Vielzahl von Chipgruppen jeweils zwei oder mehrere Chips aufweist, Mittel zum Speichern einer Chipgruppenzuordnung in dem Speichercontroller (120), die angibt, welche Chips jeder Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind, wobei der Speichercontroller (120) eine Zuordnung von logischen Adresse zu physischen Adressen aufweist, die sich von der Chipgruppenzuordnung unterscheidet; und Mittel zum als Antwort auf einen Schreibbefehl, der eine Menge von Schreibdaten angibt, erfolgenden Schreiben der Menge von Schreibdaten in den nichtflüchtigen Speicher durch paralleles Schreiben von Teilmengen der Menge von Schreibdaten auf den einen oder die mehreren Chips, die einer einzelnen Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind.
Speichercontroller (120) nach Anspruch 18, umfassend: Mittel zum Durchführen des Verfahrens nach einem der Ansprüche 2 bis 9.
Speichersystem (100), umfassend: eine Host-Schnittstelle, die dafür konfiguriert ist, das Speichersystem (100) mit einem Host zu koppeln; nichtflüchtigen Speicher, der eine Vielzahl von Chips umfasst, wobei jeder Chip eine Vielzahl von Untereinheiten umfasst; und einen Speichercontroller (120) mit einem oder mehreren Prozessoren und Speicher, der ein oder mehrere Programme speichert, die, wenn sie durch den einen oder die mehreren Prozessoren ausgeführt werden, das Speichersystem (100) veranlassen, das Verfahren nach einem der Ansprüche 1 bis 9 durchzuführen oder seine Durchführung zu steuern.
Nicht vergängliches computerlesbares Speichermedium, das ein oder mehrere Programme zur Ausführung durch einen oder mehrere Prozessoren eines Speichercontrollers (120) speichert, der kommunikationsfähig mit einem nichtflüchtigen Speicher gekoppelt ist, der eine Vielzahl von Chips umfasst, wobei jeder Chip eine Vielzahl von Untereinheiten umfasst, wobei das eine oder die mehreren Programme Anweisungen aufweist, die, wenn sie durch den einen oder die mehreren Prozessoren ausgeführt werden, den Speichercontroller (120) dazu veranlassen: für jeden aus der Vielzahl von Chips ein Haltbarkeitsmaß zu erlangen (602, 702); die Vielzahl von Chips anhand ihrer entsprechenden Haltbarkeitsmaße zu einer Vielzahl von Chipgruppen zu sortieren, worin jede Chipgruppe einen oder mehrere Chips aufweist und jede Chipgruppe mit einem Bereich von Haltbarkeitsmaßen assoziiert ist, und wobei eine Vielzahl von Chipgruppen jeweils zwei oder mehrere Chips aufweist (704), eine Chipgruppenzuordnung in dem Speichercontroller (120) zu speichern, die angibt, welche Chips jeder Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind, wobei der Speichercontroller (120) eine Zuordnung von logischen Adressen zu physischen Adressen aufweist, die sich von der Chipgruppenzuordnung unterscheidet; und als Antwort auf einen Schreibbefehl, der eine Menge von Schreibdaten angibt, die Menge von Schreibdaten in den nichtflüchtigen Speicher zu schreiben, und zwar durch paralleles Schreiben von Teilmengen der Menge von Schreibdaten auf den einen oder die mehreren Chips, die einer einzelnen Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind (612, 706).
Nicht vergängliches computerlesbares Speichermedium nach Anspruch 21, worin das Erlangen des Haltbarkeitsmaßes für jeden aus der Vielzahl von Chips aufweist: Durchführen einer Kalibrierungsroutine auf einer repräsentativen Untereinheit in jedem aus der Vielzahl von Chips, um das Haltbarkeitsmaß für jeden aus der Vielzahl von Chips zu erzeugen (606).
Nicht vergängliches computerlesbares Speichermedium nach einem der Ansprüche 21 bis 22, worin das Schreiben der Menge von Schreibdaten aufweist: Zuordnen logischer Adressen der Schreibdaten zu physischen Adressen im nichtflüchtigen Speicher gemäß den Chips, die jeder Chipgruppe der Vielzahl von Chipgruppen zugewiesen sind (614).
Nicht vergängliches computerlesbares Speichermedium nach einem der Ansprüche 21 bis 23, worin das eine oder die mehreren Programme ferner Anweisungen aufweisen, die, wenn sie durch den einen oder die mehreren Prozessoren ausgeführt werden, den Speichercontroller (120) dazu veranlassen: eine Chipgruppe anhand einer durchzuführenden Operation und der Haltbarkeitsmaße der Chips, die der Chipgruppe zugewiesen sind, auszuwählen.
Nicht vergängliches computerlesbares Speichermedium nach Anspruch 21, ferner dafür konfiguriert, gemäß dem Verfahren nach einem der Ansprüche 5 bis 9 zu arbeiten.