DE112004002389T5 - Geschwindigkeitsüberwachung einer eingehenden seriellen Synchronisierungssequenz - Google Patents
Geschwindigkeitsüberwachung einer eingehenden seriellen Synchronisierungssequenz Download PDFInfo
- Publication number
- DE112004002389T5 DE112004002389T5 DE112004002389T DE112004002389T DE112004002389T5 DE 112004002389 T5 DE112004002389 T5 DE 112004002389T5 DE 112004002389 T DE112004002389 T DE 112004002389T DE 112004002389 T DE112004002389 T DE 112004002389T DE 112004002389 T5 DE112004002389 T5 DE 112004002389T5
- Authority
- DE
- Germany
- Prior art keywords
- detection signal
- synchronization
- monitored
- synchronization detection
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0262—Arrangements for detecting the data rate of an incoming signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Vorrichtung,
die folgendes umfaßt:
einen Eingang zum Empfang eines nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals;
eine Geschwindigkeitsüberwachungseinheit zum Bestimmen, ob eine angemessene Anzahl von Synchronisierungsprimitiven während einer vorbestimmten Anzahl von Taktintervallen empfangen wird; und
einen Ausgang zum Bereitstellen eines geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals.
einen Eingang zum Empfang eines nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals;
eine Geschwindigkeitsüberwachungseinheit zum Bestimmen, ob eine angemessene Anzahl von Synchronisierungsprimitiven während einer vorbestimmten Anzahl von Taktintervallen empfangen wird; und
einen Ausgang zum Bereitstellen eines geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals.
Description
- GEBIET DER ERFINDUNG
- Die vorliegende Erfindung betriff den Bereich der Halbleiterbauelemente. Insbesondere betrifft diese Erfindung den Bereich der seriellen Übertragungssynchronisierung.
- HINTERGRUND DER ERFINDUNG
- In heutigen Computersystemen stellen einige Computersystemkomponenten-Verbindungsprotokolle Techniken bereit, um eine Synchronisation herzustellen und zu erhalten. Eines dieser derartigen Protokolle ist das Serielle ATA-Protokoll (Serielle ATA-Spezifizierung, Ausgabe 1.0 vom 28. Juni 2001). Dieses Protokoll ermöglicht die Kommunikation zwischen zwei Einheiten, wie einem Festplattencontroller und einem Laufwerk. Die Serielle ATA-Spezifizierung sorgt für eine serielle Verbindung, die Differentialpaar-Signalgebung verwendet. Die Serielle ATA-Spezifizierung sorgt ferner für Periodenübertragung von Synchronisierungsprimitiven. Die Synchronisierungsprimitive ist ein vorbestimmtes Muster von Bits mit einer vorbestimmten Länge, das von Einheiten erkannt wird, die mit der Verbindung verbunden sind. Die Synchronisierungsprimitive ermöglicht es Einheiten, die die Synchronisation verloren haben, Bit-Grenzen-Synchronisierung zurück zu gewinnen.
- Das Synchronisierungsverfahren, das in der Seriellen ATA-Spezifizierung bereitgestellt ist, umfaßt die Synchronisierungsprimitiven-Übertragung durch die Schnittstelle. Die Synchronisierungsprimitive ist eine Vier-Byte-Sequenz. Das erste Byte der Primitive ist ein kodiertes K28.5 Zeichen (rd+: 110000 0101 ;rd–: 001111 1010). Die Empfangseinheit vergleicht das erste Zeichen der eingehenden Synchronisierungsprimitive mit dem erwarteten K28.5 Zeichen. Besteht eine Übereinstimmung, dann wird von der Empfangseinheit angenommen, daß sie synchronisiert ist.
- Das vorgenannte Verfahren kann zur falschen Erkennung von Synchronisierungsprimitiven, die mit einer anderen Rate als der erwarteten gesendet werden, führen, oder zur falschen Geräuschauswertung an den Verbindungsdrahten als eine gültige Synchronisierungsprimitive.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die Erfindung wird verständlicher aus der nachstehenden näheren Beschreibung und den beiliegenden Zeichnungen von Ausführungsformen der Erfindung, die jedoch nicht als Einschränkung der Erfindung auf die besonderen beschriebenen Ausführungsformen dienen, sondern nur zu deren Erläuterung und Verständnis. Es zeigen:
-
1 ein Blockschaltbild einer Ausführungsform eines Computersystems, das einen seriellen Schnittstellencontroller umfaßt, der mit einem Laufwerk verbunden ist. -
2 ein Blockschaltbild einer Ausführungsform einer Vorrichtung zur Geschwindigkeitsüberwachung einer eingehenden seriellen Synchronisierungssequenz mit einem Schieberegister, einer Kontrollogikeinheit und einer Zustandsmaschine. -
3a ein Blockschaltbild eines Schieberegisters. -
3b ein Blockschaltbild einer Kontrollogikeinheit. -
4 ein Diagramm einer Zustandsmaschine. -
5 ein Ablaufdiagramm einer Ausführungsform eines Verfahrens zur Geschwindigkeitsüberwachung einer eingehenden seriellen Synchronisierungssequenz. - AUSFÜHRLICHE BESCHREIBUNG
-
1 ist ein Blockschaltbild einer Ausführungsform eines Computersystems100 , das einen seriellen Schnittstellencontroller200 umfaßt, der mit einem Laufwerk150 verbunden ist. Der serielle Schnittstellencontroller200 ist in einem Eingangs-/Ausgangs-Hub140 integriert, der ebenfalls mit einem Peripheriebus145 verbunden ist. - Das Computersystem
100 umfaßt ebenfalls eine Systemlogikeinheit120 , die über eine Hub-Verbindung125 mit dem Eingangs-/Ausgangs-Hub140 verbunden ist. Die Systemlogikeinheit120 ist mit einem Prozessor110 verbunden und ist ebenfalls mit einem Systemspeicher130 verbunden. - Der serielle Schnittstellencontroller
200 ist über eine Verbindung147 mit dem Laufwerk150 verbunden. Für diese beispielhafte Ausführungsform ist die Verbindung147 in Übereinstimmung mit der Seriellen ATA-Spezifizierung implementiert. Es sind andere Ausführungsformen möglich, die andere Verbindungsimplementierungen verwenden. Für diese beispielhafte Ausführungsform umfaßt die Verbindung147 ein Differentialpaar von Signalen, die Daten vom Controller200 zum Laufwerk150 ausgeben und ein anderes Differentialpaar von Signalen, die Daten vom Laufwerk150 zum Controller200 ausgeben. - Der serielle Verbindungscontroller
200 empfängt über die Verbindung147 periodisch eine Synchronisierungssequenz. Die Synchronisierungssequenz umfaßt eine Serie von Synchronisierungsprimitiven. Für diese Ausführungsform ist eine Synchronisierungsprimitive eine Vier-Byte-Sequenz, wobei das erste Byte ein kodiertes K28.5 Zeichen umfaßt. -
2 ist ein Blockschaltbild einer Ausführungsform einer Vorrichtung zur Geschwindigkeitsüberwachung einer eingehenden seriellen Synchronisierungssequenz mit einem Schieberegister, einer Kontrollogik und einer Zustandsmaschine. Die Ausführungsform von2 kann in einen seriellen Verbindungscontroller implementiert werden, wie der Controller200 , der in der1 gezeigt wird. Ein Datenrettungskreis/analoges Front-End (AFE)210 empfängt einen Eingangsstrom über das serielle ATA Differentialpaar147 . Die Einheit210 aktiviert ein nicht-geschwindigkeitsüberwachtes Synchronisierungs-Erkennungssignal215 , sobald ein K28.5 Zeichen, das mit dem Eingangsstrom eingeht, erkannt wird. Das nicht-geschwindigkeitsüberwachte Synchronisierungs-Erkennungssignal215 wird an einer Schieberegister- und Kontrollogikeinheit300 und einer Zustandsmaschine400 empfangen. Die Einheiten300 und400 werden weiter unten in Verbindung mit den3a ,3b und4 . beschrieben. - Die Einheiten
300 und400 bestimmen zusammen, ob die eingehenden Synchronisierungsprimitiven mit einer Zielrate empfangen werden. Stimmt die Rate der eingehenden Synchronisierungsprimitiven mit der Zielrate überein, wird ein geschwindigkeitsüberwachtes Synchronisierungs-Erkennungssignal225 aktiviert und zur Kernlogik des seriellen Verbindungscontrollers200 ausgegeben. Eine Verwendung des geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals225 dient der Geschwindigkeitskontrolle gemäß der Seriellen ATA-Spezifizierung für die serielle Verbindung147 . Der serielle Verbindungscontroller200 kann das geschwindigkeitsüberwachte Synchronisierungs-Erkennungssignal verwenden, um zu erfahren, ob der eingehende serielle Strom mit der Zielrate oder irgendeiner anderen Rate empfangen wird. -
3a ist ein Blockschaltbild einer Ausführungsform des Schieberegisters der Einheit300 . Das nicht-geschwindigkeitsüberwachte Synchronisierungs-Erkennungssignal215 wird an einem Flipflop310 empfangen. Das Flipflop310 ist mit einer Zieltaktrate getaktet. Der Ausgang des Flipflops310 wird als Letzt-Synchronisierungs-Erkennungssignal 0 (LastAD[0]) bezeichnet. Der Ausgang des Flipflops310 wird zu einem Flipflop312 ausgegeben. Das Flipflop312 ist ebenfalls mit der Zielrate getaktet. Der Ausgang des Flipflops312 wird als LastAD[1] bezeichnet und zu einem Flipflop314 ausgegeben. Das Flipflop314 ist ebenfalls mit der Zielrate getaktet. Der Ausgang des Flipflops314 wird als LastAD[2] bezeichnet und zu einem Flipflop316 ausgegeben. Das Flipflop316 ist ebenfalls mit der Zielrate getaktet. Der Ausgang des Flipflops316 wird als LastAD[3] bezeichnet. -
3b ist ein Blockschaltbild der Kontrollogikeinheit der Einheit300 . Ein NICHT-ODER-Gatter320 empfängt an seinen Eingängen LastAD[3:0]. Ein ODER-Gatter322 empfängt an seinem Eingang LastAD[3:1]. Der Ausgang des ODER-Gatters322 wird zu einem Eingang eines UND-Gatters324 gemeinsam mit dem Signal LastAD[0] ausgegeben. Die Ausgänge des NICHT-ODER-Gatters320 und des UND-Gatters324 werden an einem ODER-Gatter326 empfangen. - Der Ausgang des NICHT-ODER-Gatters
320 wird aktiviert (logisch „1"), wenn keines der LastAD[3:0] Signale einen Empfang einer Synchronisierungsprimitiven während der letzten vier Abtastungen des nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals215 anzeigt, was anzeigt, daß eine Synchronisierungssequenz nicht an der Zielfrequenz erkannt ist. - Der Ausgang des UND-Gatters
324 wird aktiviert, wenn mehr als ein K28.5 Zeichen in einer 4-Byte-Sequenz abgetastet sind. Wird entweder der Ausgang des NICHT-ODER-Gatters320 oder der Ausgang des UND-Gatters324 aktiviert, wird ein nicht-synchronisierungserkanntes Signal327 aktiviert. -
4 ist ein Diagramm der Zustandsmaschine400 . Die Zustandsmaschine400 ist im Wesentlichen ein Zähler, der nach einer vorbestimmten Anzahl von Synchronisierungserkennungen sucht und setzt jedes Mal zurück, wenn eines der weiter oben in Verbindung mit der3b erwähnten ungeeigneten Ereignisse vorfällt (nicht-synchronisierungserkanntes Signal327 aktiviert). Der Endzustand hält das geschwindigkeitsüberwachte Synchronisierungs-Erkennungssignal225 aktiviert, bis ein Antwortsignal von der seriellen Verbindungscontroller200 Kernlogik zurückkehrt. - Nach dem Empfangen eines aktivierten Rücksetzsignals
410 startet die Zustandsmaschine an einem Ruhezustand410 . Eine Aktivierung des nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals215 bringt die Zustandsmaschine dazu, in den Synchronisierungs-Zustand1 zu gehen. Eine Aktivierung des nicht-synchronisierungserkannten Signals327 bringt die Zustandsmaschine dazu, zum Ruhezustand410 zurückzukehren, und besteht keine Aktivierung des nicht-synchronisierungserkannten Signals327 , dann bringt eine Aktivierung des nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals215 die Zustandsmaschine dazu, in einen Synchronisierungs-Zustand2 zu gehen. Eine Aktivierung des nicht-synchronisierungserkannten Signals327 bringt die Zustandsmaschine dazu, in den Ruhezustand410 zurückzukehren, und besteht keine Aktivierung des nicht-synchronisierungserkannten Signals327 , dann bringt eine Aktivierung des nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals215 die Zustandsmaschine dazu, in einen Synchronisierungs-Zustand3 zu gehen. Eine Aktivierung des nicht-synchronisierungserkannten Signals327 bringt die Zustandsmaschine dazu, in den Ruhezustand410 zurückzukehren, und besteht keine Aktivierung des nicht-synchronisierungserkannten Signals327 , dann bringt eine Aktivierung des nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals215 die Zustandsmaschine dazu, in einen Synchronisierungs-Zustand4 zu gehen. Eine Aktivierung des nicht-synchronisierungserkannten Signals327 bringt die Zustandsmaschine dazu, in den Ruhezustand410 zurückzukehren, und besteht keine Aktivierung des nicht-synchronisierungserkannten Signals327 , dann bringt eine Aktivierung des nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals215 die Zustandsmaschine dazu, in einen Synchronisierungs-Zustand5 zu gehen. Eine Aktivierung des nicht-synchronisierungserkannten Signals327 bringt die Zustandsmaschine dazu, in den Ruhezustand410 zurückzukehren, und besteht keine Aktivierung des nicht-synchronisierungserkannten Signals327 , dann bringt eine Aktivierung des nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals215 die Zustandsmaschine dazu, in einen Synchronisierungs-Zustand6 zu gehen. Eine Aktivierung des nicht-synchronisierungserkannten Signals327 bringt die Zustandsmaschine dazu, in den Ruhezustand410 zurückzukehren, und besteht keine Aktivierung des nicht-synchronisierungserkannten Signals327 , dann bringt eine Aktivierung des nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals215 die Zustandsmaschine dazu, in einen Synchronisierungs-Zustand7 zu gehen. Eine Aktivierung des nicht-synchronisierungserkannten Signals327 bringt die Zustandsmaschine dazu, in den Ruhezustand410 zurückzukehren, und besteht keine Aktivierung des nicht-synchronisierungserkannten Signals327 , dann bringt eine Aktivierung des nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals215 die Zustandsmaschine dazu, in den Aktivierungs-Synchronisierungserkennungs-Zustand420 zu gehen. Während des Zustands420 wird das geschwindigkeitsüberwachte Synchronisierungs-Erkennungssignal zur Kernlogik aktiviert. Die Zustandsmaschine bleibt im Zustand420 bis das Antwortsignal411 von der Kernlogik zurückkommt. Die Zustandsmaschine kehrt dann in den Ruhezustand410 zurück und der Prozeß wiederholt sich. - Obwohl die Zustandsmaschine
400 das Zählen von acht Aktivierungen des nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals215 umfaßt, sind andere Ausführungsformen möglich, die andere Anzahlen von Zählungen verwenden. Die angemessene Zählungsanzahl kann eine Funktion von den Faktoren sein, die Fehler in die Unterschrift der Synchronisierungssequenz mit der Zielrate einführen können. -
5 ist ein Ablaufdiagramm einer Ausführungsform eines Verfahrens zur Geschwindigkeitsüberwachung einer eingehenden seriellen Synchronisierungssequenz. Am Block510 wird ein eingehender serieller Strom empfangen. Danach erfolgt am Block520 eine Bestimmung, ob eine Synchronisierungssequenz im eingehenden seriellen Strom erkannt ist. Wenn eine Synchronisierungssequenz erkannt ist, geht die Verarbeitung zum Block530 über. Am Block530 erfolgt eine Kontrolle, um zu bestimmen, ob eine angemessene Anzahl von Synchronisierungsprimitiven während einer vorbestimmten Anzahl von Taktintervallen empfangen wird. Die Blöcke540 und550 geben an, daß bei Übereinstimmung der Anzahl von Synchronisierungsprimitiven mit der vorbestimmten Anzahl ein geschwindigkeitsüberwachtes Synchronisierungs-Erkennungssignal aktiviert ist. - In der vorstehenden Spezifizierung wird die Erfindung unter Bezugnahme auf besondere beispielhafte Ausführungsformen davon beschrieben. Es versteht sich jedoch, daß zahlreiche Änderungen und Veränderungen daran vorgenommen werden können, ohne vom in den beiliegenden Patentansprüchen dargelegten Geist und Rahmen der Erfindung abzuweichen. Die Spezifizierung und die Zeichnungen sind demgemäß eher im veranschaulichenden als im einschränkenden Sinne zu verstehen.
- Die Bezugnahme in der Spezifizierung auf „eine Ausführungsform", „einige Ausführungsformen oder „andere Ausführungsformen" bedeutet, daß ein besonderes Merkmal, eine besondere Struktur oder eine besondere Eigenschaft, die in Verbindung mit den Ausführungsformen beschrieben werden, in zumindest einigen Ausführungsformen, jedoch nicht unbedingt in allen Ausführungsformen der Erfindung, auftreten. Die verschiedenen Merkmale „einer Ausführungsform" oder „einiger Ausführungsformen" beziehen sich nicht unbedingt alle auf dieselben Ausführungsformen.
- ZUSAMMENFASSUNG
- Eine Technik zur Geschwindigkeitsüberwachung einer eingehenden seriellen Synchronisierungssequenz umfasst das Empfangen eines eingehenden seriellen Stroms. Daraufhin erfolgt eine Bestimmung, ob eine Synchronisierungssequenz im eingehenden seriellen Strom erkannt ist. Wird eine Synchronisierungssequenz erkannt, erfolgt eine Kontrolle, um zu bestimmen, ob eine angemessene Anzahl von Synchronisierungsprimitiven während einer vorbestimmten Anzahl von Taktintervallen empfangen wird. Stimmt die Anzahl von empfangenen Synchronisierungsprimitiven mit der vorbestimmten Anzahl überein, dann wird ein geschwindigkeitsüberwachtes Synchronisierungs-Erkennungssignal aktiviert.
Claims (20)
- Vorrichtung, die folgendes umfaßt: einen Eingang zum Empfang eines nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals; eine Geschwindigkeitsüberwachungseinheit zum Bestimmen, ob eine angemessene Anzahl von Synchronisierungsprimitiven während einer vorbestimmten Anzahl von Taktintervallen empfangen wird; und einen Ausgang zum Bereitstellen eines geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals.
- Vorrichtung nach Anspruch 1, wobei die Geschwindigkeitsüberwachungseinheit ein Schieberegister umfaßt, das mit einer Zieltaktrate getaktet ist.
- Vorrichtung nach Anspruch 2, wobei die Geschwindigkeitsüberwachungseinheit ferner eine Kontrollogikeinheit umfaßt.
- Vorrichtung nach Anspruch 3, wobei die Geschwindigkeitsüberwachungseinheit ferner eine Zustandsmaschine umfaßt.
- Vorrichtung nach Anspruch 2, wobei das Schieberegister ein erstes Flipflop zum Empfangen eines nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals und zur Ausgabe eines ersten Letzt-Synchronisierungs-Erkennungssignals.
- Vorrichtung nach Anspruch 5, wobei das Schieberegister ferner ein zweites, ein drittes und ein viertes Flipflop umfaßt, das zweite Flipflop, um das erste Letzt-Synchronisierungs-Erkennungssignal zu empfangen und ein zweites Letzt-Synchronisierungs-Erkennungssignal auszugeben, das dritte Flipflop, um das zweite Letzt- Synchronisierungs-Erkennungssignal zu empfangen und ein drittes Letzt-Synchronisierungs-Erkennungssignal auszugeben, und das vierte Flipflop, um das dritte Letzt-Synchronisierungs-Erkennungssignal zu empfangen und ein viertes Letzt-Synchronisierungs-Erkennungssignal auszugeben.
- Vorrichtung nach Anspruch 6, wobei die Kontrollogikeinheit das erste, das zweite, das dritte und das vierte Letzt-Synchronisierungs-Erkennungssignal vom Schieberegister empfängt, die Kontrollogik ein nicht-synchronisierungserkanntes Signal aktiviert, wenn jeder der Werte des ersten, des zweiten, des dritten und des vierten Letzt-Synchronisierungs-Erkennungssignals null ist.
- Vorrichtung nach Anspruch 7, wobei die Kontrollogik ferner das nicht-synchronisierungserkannte Signal aktiviert, wenn mehr als ein K28.5 Zeichen in einer 4-Byte-Sequenz abgetastet ist.
- Vorrichtung nach Anspruch 7, wobei die Zustandsmaschine bis zu n Synchronisierungserkennungen zählt, wobei die Zählung jedesmal zu steigern ist, wenn das nicht-geschwindigkeitsüberwachte Synchronisierungs-Erkennungssignal aktiviert ist und die Zählung jedesmal zurückzusetzen ist, wenn das nicht-synchronisierungserkannte Signal aktiviert ist.
- Vorrichtung nach Anspruch 9, wobei die Zustandsmaschine bewirkt, daß das geschwindigkeitsüberwachte Synchronisierungs-Erkennungssignal aktiviert wird.
- Vorrichtung nach Anspruch 10, wobei die Zustandsmaschine das geschwindigkeitsüberwachte Synchronisierungs-Erkennungssignal aktiviert hält, bis ein Antwortsignal empfangen ist.
- System, das folgendes umfaßt: eine serielle Host-Controller-Verbindung mit – einem Daten-Recovery-Schaltkreis zur Ausgabe eines nicht-geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals; – eine Geschwindigkeitsüberwachungseinheit zum Bestimmen, ob eine angemessene Anzahl von Synchronisierungsprimitiven während einer vorbestimmten Anzahl von Taktintervallen empfangen wird und zum Bereitstellen eines geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals; – und eine Systemkomponente, die über eine serielle Verbindung mit der seriellen Host-Controller-Verbindung verbunden ist.
- System nach Anspruch 12, wobei die serielle Verbindung gemäß einer Seriellen ATA-Spezifizierung implementiert ist.
- System nach Anspruch 13, wobei die Systemkomponente eine Massenspeichereinheit ist.
- System nach Anspruch 14, wobei die Geschwindigkeitsüberwachungseinheit ein Schieberegister umfaßt, das mit einer Zieltaktrate getaktet ist.
- System nach Anspruch 15, wobei die Geschwindigkeitsüberwachungseinheit ferner eine Kontrollogikeinheit umfaßt.
- System nach Anspruch 16, wobei die Geschwindigkeitsüberwachungseinheit ferner eine Zustandsmaschine umfaßt.
- Verfahren, das folgendes umfaßt: – Empfangen eines seriellen Eingangsstroms; – Erkennen einer Synchronisierungssequenz; – Bestimmen, ob eine angemessene Anzahl von Synchronisierungsprimitiven während einer vorbestimmten Anzahl von Taktintervallen empfangen wird; und – Erzeugen eines geschwindigkeitsüberwachten Synchronisierungs-Erkennungssignals.
- Verfahren nach Anspruch 18, wobei das Bestimmen, ob eine angemessene Anzahl von Synchronisierungsprimitiven während einer vorbestimmten Anzahl von Taktintervallen empfangen wird, das Verwenden von Taktintervallen umfaßt, die einer Zieltaktrate entsprechen.
- Verfahren nach Anspruch 18, das ferner das Bestimmen, ob die Synchronisierungsprimitiven mit einer Zielrate empfangen werden, umfaßt.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/750,056 | 2003-12-30 | ||
US10/750,056 US7934112B2 (en) | 2003-12-30 | 2003-12-30 | Rate verification of an incoming serial alignment sequence |
PCT/US2004/043337 WO2005064483A1 (en) | 2003-12-30 | 2004-12-23 | Rate verification of an incoming serial alignment sequence |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112004002389T5 true DE112004002389T5 (de) | 2006-11-30 |
DE112004002389B4 DE112004002389B4 (de) | 2011-07-21 |
Family
ID=34711194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112004002389T Expired - Fee Related DE112004002389B4 (de) | 2003-12-30 | 2004-12-23 | Geschwindigkeitsüberwachung einer eingehenden seriellen Synchronisierungssequenz |
Country Status (7)
Country | Link |
---|---|
US (2) | US7934112B2 (de) |
JP (1) | JP4630288B2 (de) |
KR (1) | KR100949856B1 (de) |
CN (1) | CN100595745C (de) |
DE (1) | DE112004002389B4 (de) |
TW (1) | TWI282059B (de) |
WO (1) | WO2005064483A1 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI252471B (en) * | 2004-04-30 | 2006-04-01 | Mediatek Inc | Method and circuit for reducing SATA data transmission errors by adjusting the period of sending align primitive |
US7738502B2 (en) * | 2006-09-01 | 2010-06-15 | Intel Corporation | Signal noise filtering in a serial interface |
US7747796B1 (en) * | 2007-12-20 | 2010-06-29 | Nvidia Corporation | Control data transfer rates for a serial ATA device by throttling values to control insertion of align primitives in data stream over serial ATA connection |
TWI438677B (zh) * | 2010-06-01 | 2014-05-21 | Etron Technology Inc | 辨識資料的起始點及資料的傳輸速率的電路及其方法 |
US8605777B2 (en) | 2010-06-01 | 2013-12-10 | Etron Technology, Inc. | Circuit for recognizing a beginning and a data rate of data and method thereof |
JP2023044520A (ja) | 2021-09-17 | 2023-03-30 | キオクシア株式会社 | 信号処理回路および受信装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3727203A (en) * | 1972-03-01 | 1973-04-10 | E Crossman | Address comparator with time interval matching transport characteristics |
US4524345A (en) * | 1983-02-14 | 1985-06-18 | Prime Computer, Inc. | Serial comparison flag detector |
JPS62171248A (ja) | 1986-01-22 | 1987-07-28 | Ricoh Co Ltd | 回線速度検出方式 |
JP2744690B2 (ja) | 1990-10-15 | 1998-04-28 | 三菱電機株式会社 | フレーム同期回路 |
US5987085A (en) * | 1997-03-26 | 1999-11-16 | Lsi Logic Coporation | Clock recovery circuit |
US6009488A (en) | 1997-11-07 | 1999-12-28 | Microlinc, Llc | Computer having packet-based interconnect channel |
JP3397695B2 (ja) * | 1998-07-16 | 2003-04-21 | 松下電器産業株式会社 | 相関検出装置及びcdma受信装置 |
US6158014A (en) * | 1998-12-02 | 2000-12-05 | Emulex Corporation | Automatic detection of 8B/10B data rates |
US6407682B1 (en) | 2000-06-30 | 2002-06-18 | Intel Corporation | High speed serial-deserializer receiver |
IES20010396A2 (en) * | 2000-07-06 | 2002-02-06 | Richmount Computers Ltd | Fibre channel diagnostics in a storage enclosure |
US6581114B1 (en) * | 2000-07-14 | 2003-06-17 | Texas Instruments Incorporated | Method and system for synchronizing serial data |
US6647444B2 (en) | 2000-12-29 | 2003-11-11 | Intel Corporation | Data synchronization interface |
US6775237B2 (en) | 2001-03-29 | 2004-08-10 | Transwitch Corp. | Methods and apparatus for burst tolerant excessive bit error rate alarm detection and clearing |
US20030068024A1 (en) * | 2001-10-05 | 2003-04-10 | Jones William W. | Communication system activation |
US7339896B2 (en) * | 2002-09-10 | 2008-03-04 | International Business Machines Corporation | Available bandwidth detector for SAN switch ports |
US7123675B2 (en) * | 2002-09-25 | 2006-10-17 | Lucent Technologies Inc. | Clock, data and time recovery using bit-resolved timing registers |
US7327781B2 (en) * | 2002-12-17 | 2008-02-05 | Invensys Systems, Inc. | Universal intelligent modem |
US7149825B2 (en) * | 2003-08-08 | 2006-12-12 | Hewlett-Packard Development Company, L.P. | System and method for sending data at sampling rate based on bit transfer period |
-
2003
- 2003-12-30 US US10/750,056 patent/US7934112B2/en not_active Expired - Fee Related
-
2004
- 2004-12-23 WO PCT/US2004/043337 patent/WO2005064483A1/en active Application Filing
- 2004-12-23 KR KR1020067013081A patent/KR100949856B1/ko active IP Right Grant
- 2004-12-23 CN CN200480039167A patent/CN100595745C/zh not_active Expired - Fee Related
- 2004-12-23 JP JP2006547374A patent/JP4630288B2/ja not_active Expired - Fee Related
- 2004-12-23 DE DE112004002389T patent/DE112004002389B4/de not_active Expired - Fee Related
- 2004-12-24 TW TW093140510A patent/TWI282059B/zh not_active IP Right Cessation
-
2011
- 2011-01-26 US US13/014,615 patent/US8595536B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI282059B (en) | 2007-06-01 |
JP2007517327A (ja) | 2007-06-28 |
US20110141605A1 (en) | 2011-06-16 |
DE112004002389B4 (de) | 2011-07-21 |
WO2005064483A1 (en) | 2005-07-14 |
KR20060107567A (ko) | 2006-10-13 |
CN100595745C (zh) | 2010-03-24 |
KR100949856B1 (ko) | 2010-03-25 |
US7934112B2 (en) | 2011-04-26 |
CN1902617A (zh) | 2007-01-24 |
TW200530836A (en) | 2005-09-16 |
US20050146804A1 (en) | 2005-07-07 |
US8595536B2 (en) | 2013-11-26 |
JP4630288B2 (ja) | 2011-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4307449C2 (de) | Verfahren und Schaltung zur Resynchronisation einer synchronen seriellen Schnittstelle | |
DE112018006746T5 (de) | Signalempfangsverfahren | |
DE19845248B4 (de) | Hub für einen universellen seriellen Bus und Verfahren zum Durchführen einer universellen seriellen Busübertragung in demselben | |
DE112020003988T5 (de) | Erkennen von kollisionen in einem netzwerk | |
DE102015117019A1 (de) | Serielle Peripherieschnittstellen-Kettenkommunikation mit rahmengebundener Antwort | |
DE102014206752B4 (de) | Bestimmung des Zustands eines I2C-Busses | |
DE102014119507A1 (de) | Synchronisation eines datensignals | |
DE69020439T2 (de) | Anordnung zur Synchronisierung von Datenrahmengruppen in einem seriellen Bitstrom. | |
DE3941252C2 (de) | ||
DE102013210077A1 (de) | Verfahren zur Bereitstellung einer generischen Schnittstelle sowie Mikrocontroller mit generischer Schnittstelle | |
DE60317701T2 (de) | Datenverarbeitungsvorrichtung, die eine kommunikationstaktfrequenz identifiziert | |
DE112004002389B4 (de) | Geschwindigkeitsüberwachung einer eingehenden seriellen Synchronisierungssequenz | |
EP0689747A1 (de) | Bitratenerkennung | |
DE19500242A1 (de) | Digitale Dekodierung von Schritt-Spaltungs-Zeichen-kodierten seriellen digitalen Signalen | |
DE69631852T2 (de) | Synchronisierschaltung für ein Kompression/Expansionssystem eines digitalen Audiosignals | |
DE102004021398B4 (de) | Verfahren und Schaltungsanordnung zum Zurücksetzen einer integrierten Schaltung | |
DE102019111881A1 (de) | Verfahren und vorrichtung zum senden von daten gemäss einem signalzeitablauf | |
DE102014101141B4 (de) | Empfänger und Verfahren | |
EP0555456B1 (de) | Verfahren zur datenübertragung und datenverarbeitungsanlage mit verteilten rechnerknoten | |
DE2719309C3 (de) | Serielle Datenempfangsvorrichtung | |
DE69936716T2 (de) | Verfahren und gerät zum datenaustausch | |
DE19962723A1 (de) | Verfahren und Vorrichtung zum Erkennen von Handshaking-Protokollfehlern auf einem asynchronen Datenbus | |
DE3889958T2 (de) | Dekodierungsgerät für CMI-kodierte Signale. | |
DE102015115944A1 (de) | Datenwiederherstellungsschaltung | |
DE3855174T2 (de) | Selbstprüfung der Paritätsregenerierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law |
Ref document number: 112004002389 Country of ref document: DE Date of ref document: 20061130 Kind code of ref document: P |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20111022 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |