TWI438677B - 辨識資料的起始點及資料的傳輸速率的電路及其方法 - Google Patents
辨識資料的起始點及資料的傳輸速率的電路及其方法 Download PDFInfo
- Publication number
- TWI438677B TWI438677B TW99136522A TW99136522A TWI438677B TW I438677 B TWI438677 B TW I438677B TW 99136522 A TW99136522 A TW 99136522A TW 99136522 A TW99136522 A TW 99136522A TW I438677 B TWI438677 B TW I438677B
- Authority
- TW
- Taiwan
- Prior art keywords
- transmission rate
- data
- transmission
- rates
- host
- Prior art date
Links
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本發明係有關於一種辨識資料的起始點及資料的傳輸速率的電路及其方法,尤指一種根據對應於傳輸速率的位元型態,辨識資料的起始點及資料的傳輸速率的電路及其方法。
每一種資料傳輸速率都有其相對應的特殊位元型態(align pattern)。當資料由裝置傳輸至主機時,主機係根據特殊位元型態,辨識出資料的傳輸速率,且根據特殊位元型態,辨識出資料的起始點。另外,辨識出資料的傳輸速率後,裝置便以此傳輸速率和主機溝通。
請參照第1圖,第1圖係為先前技術說明辨識資料起始點及資料傳輸速率的電路100的示意圖。電路100包含一傳輸速率偵測單元102及一後端處理單元104。傳輸速率偵測單元102一次偵測一種傳輸速率(例如傳輸速率V1),其中主機106與裝置108之間有至少一種傳輸速率。一預定時間結束後,傳輸速率偵測單元102沒有在主機106與裝置108之間所傳輸的資料中偵測到對應於傳輸速率V1的位元型態時,傳輸速率偵測單元102換成偵測傳輸速率V2,依此類推。但傳輸速率偵測單元102一次只能辨識一種傳輸速率,如果辨識資料的傳輸速率失敗太多次耗費太多時間,也許電路系統中的資料時脈恢復器(clock data recovery)會失靈。另外,主機106如果可支援較高的傳輸速率,則主機106與裝置108之間就應該以較高的傳輸速率傳輸資料。但是先前技術中主機106與裝置108之間在建立同步傳輸速率(handshaking)的過程中,有可能不是以主機106可支援的較高的傳輸速率溝通,而是以較低的傳輸速率溝通。
本發明的一實施例提供一種辨識資料的起始點及資料的傳輸速率的電路。該電路包含至少二傳輸速率偵測單元及一後端處理單元。該至少二傳輸速率偵測單元係用以將至少二對應於不同傳輸速率的位元型態同時與一資料進行比對,以辨識該資料的傳輸速率;該後端處理單元係耦接於該至少二傳輸速率偵測單元,用以於辨識出該資料的傳輸速率時,根據對應於該資料的位元型態,辨識出該資料的起始點。
本發明的另一實施例提供一種辨識資料的起始點及資料的傳輸速率的方法。該方法包含使用至少二傳輸速率偵測單元同時將至少二對應於不同傳輸速率的位元型態與一資料進行比對,以辨識該資料的傳輸速率;及當辨識出該資料的傳輸速率時,根據對應於該資料的位元型態,辨識出該資料的起始點。
本發明提供的一種辨識資料的起始點及資料的傳輸速率的電路及其方法,係利用至少二對應於不同傳輸速率的位元型態對一主機與一裝置之間所傳輸的資料進行比對。因此,本發明可快速辨識出該主機與該裝置之間所傳輸的資料的起始點及傳輸速率。另外,本發明可確保該主機與該裝置之間是以該資料的傳輸速率溝通,而不是以比該資料的傳輸速率低的速率溝通。
請參照第2圖,第2圖係為本發明的一實施例說明辨識資料起始點及資料傳輸速率的電路200的示意圖。電路200包含三傳輸速率偵測單元202、204、206和一後端處理單元208,其中主機210與裝置212之間有三種資料的傳輸速率。傳輸速率偵測單元202包含一對應於傳輸速率V1的位元型態AP1,傳輸速率偵測單元204包含一對應於傳輸速率V2的位元型態AP2及傳輸速率偵測單元206包含一對應於傳輸速率V3的位元型態AP3,其中傳輸速率偵測單元202、204、206係分別同時將位元型態AP1、AP2、AP3和主機210與裝置212之間所傳輸的資料進行比對,以辨識主機210與裝置212之間所傳輸的資料的傳輸速率。但本發明並不受限於三種資料的傳輸速率。另外,傳輸速率偵測單元的數目會隨著資料的傳輸速率的數目而改變,亦即主機210與裝置212之間所傳輸的資料的傳輸速率有五種,則使用者可透過韌體將傳輸速率偵測單元的數目改為五個,依此類推。
後端處理單元208係耦接於三傳輸速率偵測單元202、204、206,用以於傳輸速率偵測單元202、204、206其中之一辨識出資料的傳輸速率時,根據對應於資料的位元型態,辨識出資料的起始點。
請參照第3圖,第3圖係為本發明的另一實施例說明辨識資料起始點及資料傳輸速率的電路300的示意圖。電路300包含二傳輸速率偵測單元302、304和一後端處理單元308。傳輸速率偵測單元302、304係分別同時將對應於傳輸速率V1的位元型態AP1、對應於傳輸速率V2的位元型態AP2和主機310與裝置312之間所傳輸的資料進行比對,以辨識主機310與裝置312之間所傳輸的資料的傳輸速率。如果傳輸速率偵測單元302、304根據位元型態AP1、AP2,辨識出主機310與裝置312之間所傳輸的資料的傳輸速率,則後端處理單元308會根據對應於資料的位元型態,辨識出資料的起始點,其中後端處理單元308係耦接於二傳輸速率偵測單元302、304。如果傳輸速率偵測單元302、304根據位元型態AP1、AP2,沒有辨識出主機310與裝置312之間所傳輸的資料的傳輸速率,則傳輸速率偵測單元302、304分別同時將對應於傳輸速率V3的位元型態AP3、對應於傳輸速率V4的位元型態AP4和主機310與裝置312之間所傳輸的資料進行比對,以辨識主機310與裝置312之間所傳輸的資料的傳輸速率。傳輸速率偵測單元302、304會持續藉由對應於傳輸速率的位元型態和主機310與裝置312之間所傳輸的資料進行比對,直到辨識出主機310與裝置312之間所傳輸的資料的傳輸速率,其中傳輸速率V1和傳輸速率V2係為主機310與裝置312之間的傳輸速率規範中的二相鄰速率;傳輸速率V3和傳輸速率V4亦為主機310與裝置312之間的傳輸速率規範中的二相鄰速率。
請參照第4圖,第4圖係為本發明的另一實施例說明辨識資料起始點及資料傳輸速率的方法的流程圖。第4圖之方法係利用第3圖的電路300說明,詳細步驟如下:
步驟400:開始;
步驟402:二傳輸速率偵測單元302、304分別同時將二對應於不同傳輸速率的位元型態和主機310與裝置312之間所傳輸的資料進行比對,以辨識資料的傳輸速率;
步驟404:傳輸速率偵測單元302、304是否辨識出資料的傳輸速率;如果是,進行步驟406;如果否,跳回步驟402;
步驟406:後端處理單元308根據對應於資料的位元型態,辨識出資料的起始點;
步驟408:結束。
在步驟402中,二位元型態所對應的不同傳輸速率係為主機310與裝置312之間的傳輸速率規範中的二相鄰速率。在步驟404中,當傳輸速率偵測單元302、304沒有辨識出資料的傳輸速率時,跳回步驟402,傳輸速率偵測單元302、304再同時將對應於傳輸速率規範中的另二相鄰速率的位元型態和傳輸的資料進行比對,以辨識資料的傳輸速率。
綜上所述,本發明所提供的辨識資料的起始點及資料的傳輸速率的電路及其方法,係利用至少二對應於不同傳輸速率的位元型態對主機與裝置之間所傳輸的資料進行比對。因此,本發明可快速辨識出主機與裝置之間所傳輸的資料的起始點及傳輸速率,且可改善先前技術中辨識資料的傳輸速率失敗太多次耗費太多時間,造成資料時脈恢復器失靈的狀況。另外,本發明可確保主機與裝置之間是以主機可支援的較高的傳輸速率溝通,而不是以較低的傳輸速率溝通。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100、200、300...電路
102、202、204、206、302、304...傳輸速率偵測單元
104、208、308...後端處理單元
106、210、310...主機
108、212、312...裝置
AP1、AP2、AP3...位元型態
400-408...步驟
第1圖係為先前技術說明辨識資料起始點及資料傳輸速率的電路的示意圖。
第2圖係為本發明的一實施例說明辨識資料起始點及資料傳輸速率的電路的示意圖。
第3圖係為本發明的另一實施例說明辨識資料起始點及資料傳輸速率的電路的示意圖。
第4圖係為本發明的另一實施例說明辨識資料起始點及資料傳輸速率的方法的流程圖。
200...電路
202、204、206...傳輸速率偵測單元
208...後端處理單元
210...主機
212...裝置
AP1、AP2、AP3...位元型態
Claims (5)
- 一種辨識資料的起始點及資料的傳輸速率的電路,包含:至少二傳輸速率偵測單元,用以將至少二對應於不同傳輸速率的位元型態同時與一資料進行比對,以辨識該資料的傳輸速率;及一後端處理單元,耦接於該至少二傳輸速率偵測單元,用以於辨識出該資料的傳輸速率時,根據對應於該資料的位元型態,辨識出該資料的起始點;其中當該至少二傳輸速率偵測單元於一預定時間沒有辨識出該資料的傳輸速率是一第一傳輸速率或一第二傳輸速率時,該至少二傳輸速率偵測單元偵測是否該資料的傳輸速率是一第三傳輸速率或一第四傳輸速率;其中該第一傳輸速率與該第二傳輸速率是一主機與一裝置之間的傳輸速率規範中的二相鄰速率,以及該第三傳輸速率與該第四傳輸速率是該傳輸速率規範中的另二相鄰速率。
- 如請求項1所述之電路,其中該至少二對應於不同傳輸速率中的不同傳輸速率係為該傳輸速率規範中的二相鄰速率。
- 一種辨識資料的起始點及資料的傳輸速率的方法,包含:使用至少二傳輸速率偵測單元同時將至少二對應於不同傳輸速率的位元型態與一資料進行比對,以辨識該資料的傳輸速 率;及當該至少二傳輸速率偵測單元於一預定時間辨識出該資料的傳輸速率是一第一傳輸速率或一第二傳輸速率時,根據對應於該資料的位元型態,辨識出該資料的起始點;其中該第一傳輸速率與該第二傳輸速率是一主機與一裝置之間的傳輸速率規範中的二相鄰速率。
- 如請求項3所述之方法,其中該至少二對應於不同傳輸速率中的不同傳輸速率係為該傳輸速率規範中的二相鄰速率。
- 如請求項3所述之方法,其中當該至少二傳輸速率偵測單元於該預定時間沒有辨識出該資料的傳輸速率是該第一傳輸速率或該第二傳輸速率時,該至少二傳輸速率偵測單元偵測是否該資料的傳輸速率是一第三傳輸速率或一第四傳輸速率,其中該第三傳輸速率與該第四傳輸速率是該傳輸速率規範中的另二相鄰速率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/050,891 US8605777B2 (en) | 2010-06-01 | 2011-03-17 | Circuit for recognizing a beginning and a data rate of data and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US35002410P | 2010-06-01 | 2010-06-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201145160A TW201145160A (en) | 2011-12-16 |
TWI438677B true TWI438677B (zh) | 2014-05-21 |
Family
ID=44296547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99136522A TWI438677B (zh) | 2010-06-01 | 2010-10-26 | 辨識資料的起始點及資料的傳輸速率的電路及其方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102136884A (zh) |
TW (1) | TWI438677B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10121912C2 (de) * | 2001-05-05 | 2003-05-22 | Phoenix Contact Gmbh & Co | Verfahren zur zentralen Datenraten-Einstellung in einer Datenübertragungsanlage sowie Vorrichtung zur zentralen Datenraten-Einstellung |
CN100431287C (zh) * | 2002-04-29 | 2008-11-05 | 中兴通讯股份有限公司 | 可变速率通信系统中的速率检测方法 |
US7934112B2 (en) * | 2003-12-30 | 2011-04-26 | Intel Corporation | Rate verification of an incoming serial alignment sequence |
TWI252471B (en) * | 2004-04-30 | 2006-04-01 | Mediatek Inc | Method and circuit for reducing SATA data transmission errors by adjusting the period of sending align primitive |
CN101447960B (zh) * | 2007-11-28 | 2012-08-29 | 华为技术有限公司 | 层间调制方法和装置及正交频分多址接入方法和发射机 |
-
2010
- 2010-10-26 TW TW99136522A patent/TWI438677B/zh active
-
2011
- 2011-03-23 CN CN2011100756922A patent/CN102136884A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TW201145160A (en) | 2011-12-16 |
CN102136884A (zh) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10108578B2 (en) | Single wire communications interface and protocol | |
CN109558282B (zh) | 一种pcie链路检测方法、系统及电子设备和存储介质 | |
WO2011127866A3 (zh) | 数据处理方法、装置及系统 | |
US20140006677A1 (en) | Embedded control channel for high speed serial interconnect | |
JP2015532488A5 (zh) | ||
TWI517017B (zh) | 電容式觸控裝置及其感測方法 | |
CN102147785A (zh) | 串行数据接收器电路装置和串行数据接收方法 | |
MX2013015121A (es) | Transferencia de datos simultanea y control de error para reducir la latencia y mejorar la capacidad de procesamiento a un anfitrion. | |
EP3224979A1 (en) | Error detection constants of symbol transition clocking transcoding | |
GB0909586D0 (en) | Broadcast receiver and method | |
JP2012138013A5 (zh) | ||
US9058266B2 (en) | Deskew apparatus and method for peripheral component interconnect express | |
US10929321B2 (en) | Communication apparatus, communication method, program, and communication system with avoidance of false detection of signal level changes | |
TWI438677B (zh) | 辨識資料的起始點及資料的傳輸速率的電路及其方法 | |
CN103513775A (zh) | 键盘装置以及按键状态的检测方法 | |
CN105068688B (zh) | 一种触摸屏的报点方法及其装置 | |
US8605777B2 (en) | Circuit for recognizing a beginning and a data rate of data and method thereof | |
CN106411564B (zh) | 用于检测以太网帧的设备和方法 | |
US9648648B1 (en) | Wireless device system and pairing method | |
JP2022136582A (ja) | 位相検出方法、SoCおよび情報処理装置 | |
CN203606818U (zh) | 电容和电磁双模触控系统 | |
CN103677457A (zh) | 输入装置的识别方法、识别装置、电子设备及输入装置 | |
CN106453769A (zh) | 一种手机触屏延时测量装置及测量方法 | |
CN107977334B (zh) | 电子卡及其检测方法 | |
US10614333B2 (en) | Method for reading graphical indicator, indicator structure and electronic apparatus thereof |