CN100595745C - 输入串行调准序列的速率验证 - Google Patents

输入串行调准序列的速率验证 Download PDF

Info

Publication number
CN100595745C
CN100595745C CN200480039167A CN200480039167A CN100595745C CN 100595745 C CN100595745 C CN 100595745C CN 200480039167 A CN200480039167 A CN 200480039167A CN 200480039167 A CN200480039167 A CN 200480039167A CN 100595745 C CN100595745 C CN 100595745C
Authority
CN
China
Prior art keywords
detection signal
rate verification
align
rate
adjustment detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480039167A
Other languages
English (en)
Other versions
CN1902617A (zh
Inventor
V·E·冯博克恩
S·贝德瓦尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1902617A publication Critical patent/CN1902617A/zh
Application granted granted Critical
Publication of CN100595745C publication Critical patent/CN100595745C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0262—Arrangements for detecting the data rate of an incoming signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

用于输入串行调准序列速率验证的技术包括接收输入串行流。然后确定在输入串行流中是否识别出调准序列。当识别出调准序列时，进行检查以确定在预定数量的时钟周期期间是否接收到适当数量的调准基元。如果所接收的调准基元数与预定数相匹配，则速率验证调准检测信号被断言。

Description

输入串行调准序列的速率验证
技术领域
本发明涉及半导体器件领域。更具体地说，本发明涉及串行传输调准(align)领域。
背景技术
在当今的计算机系统中，一些计算机系统部件互连协议提供了建立和维持同步的技术。一个这种协议是串行ATA协议(2001年6月28日发布的“串行ATA规范”rev.1.0)。该协议允许在两个装置例如盘控制器和盘驱动器之间通信。串行ATA规范提供了使用差分对信令的串行互连。串行ATA规范还提供了调准基元(primitive)的定期传输。调准基元是预定长度的预定位模式，其由耦合到该互连的装置加以识别。调准基元允许已失去同步的装置恢复位边界调准。
在串行ATA规范中提供的调准方法涉及在接口上传送ALIGN基元。ALIGN基元是一个四字节序列。基元的第一字节是编码的K28.5字符(rd+:110000 0101；rd-:001111 1010)。接收装置将输入的ALIGN基元的第一字符和预期的K28.5字符进行比较。如果相匹配，则接收装置被认为是同步的。
上述方法容易受到错误检测以不同于所预期的速率发送的ALIGN基元，或将互连线上的噪声错误解释为有效的ALIGN基元。
附图说明
从本发明实施例的附图和以下详细说明中，可以更充分地理解本发明，但附图和说明不应被认为是将本发明限制在所述的具体实施例，它们仅用于解释和理解。
图1示出计算机系统一个实施例的框图，它包括耦合到盘驱动器的串行接口控制器。
图2示出用于输入串行调准序列速率验证的设备的一个实施例框图，包括移位寄存器、检查逻辑单元以及状态机。
图3a示出移位寄存器的框图。
图3b示出检查逻辑单元的框图。
图4示出状态机图。
图5示出用于输入串行调准序列速率验证的方法一个实施例的流程图。
具体实施方式
图1示出计算机系统100一个实施例的框图，它包括耦合到盘驱动器150的串行接口控制器200。串行接口控制器200包含在输入/输出集线器140中，集线器140也耦合到外围总线145。
计算机系统100还包括系统逻辑装置120，它通过集线器互连125耦合到输入/输出集线器140。系统逻辑装置120耦合到处理器110，并还耦合到系统存储器130。
串行接口控制器200通过互连147耦合到盘驱动器150。在此实例实施例中，互连147根据串行ATA规范实现。也可以有使用其它互连实现方案的其它实施例。在此实例实施例中，互连147包括从控制器200传送数据到盘驱动器150的一差分对信号，以及从盘驱动器150传送数据到控制器200的另一差分对信号。
串行接口控制器200定期接收互连147上的调准序列。调准序列包括一系列调准基元。在此实施例中，调准基元是一个四字节序列，其第一字节包括编码的K28.5字符。
图2示出用于输入串行调准序列速率验证的设备的一个实施例框图，该设备包括移位寄存器、检查逻辑以及状态机。图2的实施例可以在串行互连控制器例如图1所示的控制器200中实现。数据恢复电路/模拟前端(AFE)210接收在串行ATA差分对147上的输入流。每当识别出K28.5字符和输入流一起输入时，单元210就断言(assert)一个非速率验证调准检测信号215。非速率验证调准检测信号215在移位寄存器和检查逻辑单元300以及状态机400处被接收。以下结合图3a、图3b和图4说明单元300和400。
单元300和400一起确定输入的调准基元是否以目标速率被接收。如果输入调准基元的速率与目标速率相匹配，则速率验证调准检测信号225被断言，并被传送到串行互连控制器200的核心逻辑。速率验证调准检测信号225的一个用途是用于串行互连147的符合串行ATA规范的速度协商。串行互连控制器200可使用速率验证调准检测信号来了解输入串行流是否正以目标速率或某个其它速率被接收。
图3a示出单元300的移位寄存器的一个实施例框图。非速率验证调准检测信号215在触发器310处被接收。触发器310以目标时钟速率计时。触发器310的输出表示为最后调准检测信号0(LastAD[0])。触发器310的输出被传送到触发器312。触发器312也以目标速率计时。触发器312的输出表示为LastAD[1]，并被传送到触发器314。触发器314也以目标速率计时。触发器314的输出表示为LastAD[2]，并被传送到触发器316。触发器316也以目标速率计时。触发器316的输出表示为LastAD[3]。
图3b示出单元300的检查逻辑单元的框图。“或非”门320在其输入端接收LastAD[3:0]。“或”门322在其输入端接收LastAD[3:1]。“或”门322的输出和信号LastAD[0]一起传送到“与”门324的输入端。“或非”门320和“与”门324的输出在“或”门326被接收。
如果没有LastAD[3:0]信号指示在非速率验证调准检测信号215的最后4个采样期间接收到调准基元，指示以目标频率未识别出调准序列，则“或非”门320的输出被断言(逻辑“1”)。
如果在4字节序列中有不止一个K28.5字符被采样，则“与”门324的输出被断言。如果“或非”门320的输出或“与”门324的输出中任一个被断言，则非调准检测信号327被断言。
图4示出状态机400的图。状态机400实质上是一个计数器，它寻找预定数量的调准检测，并一旦在结合图3b所述的不合格事件之一发生时(非调准检测信号327被断言)就复位。最终状态保持速率验证调准检测信号225被断言，直到从串行互连控制器200的核心逻辑返回确认信号为止。
接收到断言的复位信号410后，状态机在空闲状态410启动。断言非速率验证调准检测信号215使状态机进入调准1状态。断言非调准检测信号327使状态机回到空闲状态410，且如果没有断言非调准检测信号327，则断言非速率验证调准检测信号215使状态机进入调准2状态。断言非调准检测信号327使状态机回到空闲状态410，且如果没有断言非调准检测信号327，则断言非速率验证调准检测信号215使状态机进入调准3状态。断言非调准检测信号327使状态机回到空闲状态410，且如果没有断言非调准检测信号327，则断言非速率验证调准检测信号215使状态机进入调准4状态。断言非调准检测信号327使状态机回到空闲状态410，且如果没有断言非调准检测信号327，则断言非速率验证调准检测信号215使状态机进入调准5状态。断言非调准检测信号327使状态机回到空闲状态410，且如果没有断言非调准检测信号327，则断言非速率验证调准检测信号215使状态机进入调准6状态。断言非调准检测信号327使状态机回到空闲状态410，且如果没有断言非调准检测信号327，则断言非速率验证调准检测信号215使状态机进入调准7状态。断言非调准检测信号327使状态机回到空闲状态410，且如果没有断言非调准检测信号327，则断言非速率验证调准检测信号215使状态机进入断言调准检测状态420。是在状态420期间，速率验证调准检测信号被断言到核心逻辑。状态机保持在状态420，直到从核心逻辑返回确认信号411为止。状态机然后返回到空闲状态410，且该过程反复进行。
虽然状态机400包括对非速率验证调准检测信号215的8次断言计数，也可以有使用其它数计数的实施例。适当的计数数可以是在目标速率的调准序列的特征标记中会引入误差的因素的函数。
图5示出用于输入串行调准序列速率验证的方法的一个实施例流程图。在框510，接收输入串行流。然后，在框520，确定在输入串行流中是否识别出调准序列。在识别出调准序列时，则处理进到框530。在框530，进行检查以确定在预定数量的时钟周期期间是否接收到适当数量的调准基元。框540和550指示，如果所接收的调准基元数与预定数相匹配，则速率验证调准检测信号被断言。
在上述说明书中，参阅本发明的具体示范实施例对本发明作了说明。但显然，在不背离所附权利要求书中所阐述的本发明的广义精神和范围的前提下，可以对其作出各种修改和改变。因此，说明书和附图应认为是说明性的，而非限制性的。
在说明书中提到“一个实施例”、“一些实施例”或“其它实施例”是指结合这些实施例所说明的一个特定特性、结构或特征至少包含在本发明的一些实施例中，但不一定是全部实施例。“一个实施例”或“一些实施例”的各种出现不一定都指相同的实施例。

Claims (17)

1.一种速率验证设备，包括：
输入端，以接收非速率验证调准检测信号；
速率验证单元，以确定在预定数量的时钟周期期间是否接收到适当数量的调准基元，所述速率验证单元包括以目标时钟速率计时的移位寄存器，所述移位寄存器具有第一触发器以接收非速率验证调准检测信号并输出第一最后调准检测信号；以及
输出端，以传送速率验证调准检测信号。
2.如权利要求1所述的设备，所述速率验证单元还包括检查逻辑单元。
3.如权利要求2所述的设备，所述速率验证单元还包括状态机。
4.如权利要求1所述的设备，所述移位寄存器还包括第二、第三和第四触发器，第二触发器接收第一最后调准检测信号并输出第二最后调准检测信号，第三触发器接收第二最后调准检测信号并输出第三最后调准检测信号，且第四触发器接收第三最后调准检测信号并输出第四最后调准检测信号。
5.如权利要求4所述的设备，所述速率验证单元还包括检查逻辑单元，所述检查逻辑单元接收来自所述移位寄存器的第一、第二、第三和第四最后调准检测信号，如果第一、第二、第三和第四最后调准检测信号的值每个都是零，则所述检查逻辑单元断言非调准检测信号。
6.如权利要求5所述的设备，如果在4字节序列中对不止一个K28.5字符进行采样，则所述检查逻辑单元也断言所述非调准检测信号。
7.如权利要求5所述的设备，所述速率验证单元还包括状态机以计数到n次调准检测，每当所述非速率验证调准检测信号被断言时所述计数增加，且每当所述非调准检测信号被断言时所述计数复位。
8.如权利要求7所述的设备，其中所述状态机使所述速率验证调准检测信号被断言。
9.如权利要求8所述的设备，其中所述状态机保持所述速率验证调准检测信号被断言，直到接收到确认信号为止。
10.一种速率验证系统，包括：
串行互连主机控制器，包括：
数据恢复电路，以输出非速率验证调准检测信号；
速率验证单元，以确定在预定数量的时钟周期期间是否接收到适当数量的调准基元，并传送速率验证调准检测信号；以及
系统部件，通过根据串行ATA规范实现的串行互连耦合到所述串行互连主机控制器。
11.如权利要求10所述的系统，其中所述系统部件是海量存储装置。
12.如权利要求11所述的系统，其中所述速率验证单元包括以目标时钟速率计时的移位寄存器。
13.如权利要求12所述的系统，其中所述速率验证单元还包括检查逻辑单元。
14.如权利要求13所述的系统，其中所述速率验证单元还包括状态机。
15.一种速率验证方法，包括：
接收串行输入流；
检测调准序列；
确定在预定数量的时钟周期期间是否接收到适当数量的调准基元；以及
产生速率验证调准检测信号，
其中通过以下操作来确定在预定数量的时钟周期期间是否接收到适当数量的调准基元：
以目标时钟速率为移位寄存器计时；
使第一触发器接收非速率验证调准检测信号；以及
输出第一最后调准检测信号。
16.如权利要求15所述的方法，其中确定在预定数量的时钟周期期间是否接收到适当数量的调准基元包括使用与目标时钟速率一致的时钟周期。
17.如权利要求15所述的方法，还包括确定所述调准基元是否以目标速率被接收。
CN200480039167A 2003-12-30 2004-12-23 输入串行调准序列的速率验证 Expired - Fee Related CN100595745C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/750,056 US7934112B2 (en) 2003-12-30 2003-12-30 Rate verification of an incoming serial alignment sequence
US10/750,056 2003-12-30
PCT/US2004/043337 WO2005064483A1 (en) 2003-12-30 2004-12-23 Rate verification of an incoming serial alignment sequence

Publications (2)

Publication Number Publication Date
CN1902617A CN1902617A (zh) 2007-01-24
CN100595745C true CN100595745C (zh) 2010-03-24

Family

ID=34711194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480039167A Expired - Fee Related CN100595745C (zh) 2003-12-30 2004-12-23 输入串行调准序列的速率验证

Country Status (7)

Country Link
US (2) US7934112B2 (zh)
JP (1) JP4630288B2 (zh)
KR (1) KR100949856B1 (zh)
CN (1) CN100595745C (zh)
DE (1) DE112004002389B4 (zh)
TW (1) TWI282059B (zh)
WO (1) WO2005064483A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI252471B (en) * 2004-04-30 2006-04-01 Mediatek Inc Method and circuit for reducing SATA data transmission errors by adjusting the period of sending align primitive
US7738502B2 (en) * 2006-09-01 2010-06-15 Intel Corporation Signal noise filtering in a serial interface
US7747796B1 (en) * 2007-12-20 2010-06-29 Nvidia Corporation Control data transfer rates for a serial ATA device by throttling values to control insertion of align primitives in data stream over serial ATA connection
TWI438677B (zh) * 2010-06-01 2014-05-21 Etron Technology Inc 辨識資料的起始點及資料的傳輸速率的電路及其方法
US8605777B2 (en) 2010-06-01 2013-12-10 Etron Technology, Inc. Circuit for recognizing a beginning and a data rate of data and method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3727203A (en) * 1972-03-01 1973-04-10 E Crossman Address comparator with time interval matching transport characteristics
US4524345A (en) * 1983-02-14 1985-06-18 Prime Computer, Inc. Serial comparison flag detector
JPS62171248A (ja) 1986-01-22 1987-07-28 Ricoh Co Ltd 回線速度検出方式
JP2744690B2 (ja) 1990-10-15 1998-04-28 三菱電機株式会社 フレーム同期回路
US5987085A (en) * 1997-03-26 1999-11-16 Lsi Logic Coporation Clock recovery circuit
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
JP3397695B2 (ja) * 1998-07-16 2003-04-21 松下電器産業株式会社 相関検出装置及びｃｄｍａ受信装置
US6158014A (en) * 1998-12-02 2000-12-05 Emulex Corporation Automatic detection of 8B/10B data rates
US6407682B1 (en) 2000-06-30 2002-06-18 Intel Corporation High speed serial-deserializer receiver
IES20010396A2 (en) * 2000-07-06 2002-02-06 Richmount Computers Ltd Fibre channel diagnostics in a storage enclosure
US6581114B1 (en) * 2000-07-14 2003-06-17 Texas Instruments Incorporated Method and system for synchronizing serial data
US6647444B2 (en) 2000-12-29 2003-11-11 Intel Corporation Data synchronization interface
US6775237B2 (en) 2001-03-29 2004-08-10 Transwitch Corp. Methods and apparatus for burst tolerant excessive bit error rate alarm detection and clearing
US20030068024A1 (en) * 2001-10-05 2003-04-10 Jones William W. Communication system activation
US7339896B2 (en) * 2002-09-10 2008-03-04 International Business Machines Corporation Available bandwidth detector for SAN switch ports
US7123675B2 (en) * 2002-09-25 2006-10-17 Lucent Technologies Inc. Clock, data and time recovery using bit-resolved timing registers
US7327781B2 (en) * 2002-12-17 2008-02-05 Invensys Systems, Inc. Universal intelligent modem
US7149825B2 (en) * 2003-08-08 2006-12-12 Hewlett-Packard Development Company, L.P. System and method for sending data at sampling rate based on bit transfer period

Also Published As

Publication number Publication date
WO2005064483A1 (en) 2005-07-14
CN1902617A (zh) 2007-01-24
TW200530836A (en) 2005-09-16
US8595536B2 (en) 2013-11-26
JP2007517327A (ja) 2007-06-28
JP4630288B2 (ja) 2011-02-09
US20050146804A1 (en) 2005-07-07
DE112004002389B4 (de) 2011-07-21
DE112004002389T5 (de) 2006-11-30
KR20060107567A (ko) 2006-10-13
TWI282059B (en) 2007-06-01
KR100949856B1 (ko) 2010-03-25
US7934112B2 (en) 2011-04-26
US20110141605A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
CN88101112A (zh) 测定数据传输速率的方法和装置
US8184758B2 (en) Method and apparatus for detecting electrical idle
KR100274666B1 (ko) 범용 직렬식 버스 상호 접속의 활용도를 증가시키는 회로 및 방법
US20110029803A1 (en) Clock recovery of serial data signal
CN208922244U (zh) 一种适用于高性能soc芯片的高速串行总线解串ip核
CN102546084B (zh) 异步串行通信数据接收时的抗干扰纠错采样系统和方法
CN110647486B (zh) 一种PCIe链路训练方法、端设备及通讯系统
CN108390752A (zh) 信号接收方法
CN100595745C (zh) 输入串行调准序列的速率验证
CN103544129A (zh) Spi接口以及经由spi接口的串行通信方法
CN109871344B (zh) 通讯系统、接口电路及其传输信号的方法
US7889785B2 (en) Method, system and apparatus for quantifying the contribution of inter-symbol interference jitter on timing skew budget
CN106603099B (zh) 一种基于概率计算的单比特接收机信号检测方法
CN103023529A (zh) 一种基于FPGA实现过采样Golay序列的同步检测的方法
CN105553628B (zh) 一种串行通讯波特率检测方法及装置
EP0672256A4 (en) METHOD AND APPARATUS FOR DISCRIMINATION OF COMPUTER NETWORK SIGNALS.
CN114384354A (zh) 硬件实现的串行通讯高动态范围波特率识别方法及电路
CN216531265U (zh) 宽度可调的数字毛刺滤除电路
CN116125148A (zh) 一种脉冲信号宽度检测电路及芯片
CN110297794A (zh) 数据通信系统及方法
CN116860672B (zh) 一种数字处理SMBus通讯系统及方法
CN1265604C (zh) 双相位fsk数字解调器及其信号解调方法
Laddha et al. A novel approach for displaying data on LCD directly from PC using FPGA
CN116318528A (zh) 曼彻斯特解码方法和装置以及应用其的电池管理系统
Gupta et al. Analysis of Universal Asynchronous Receiver-Transmitter (UART)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100324

Termination date: 20201223