TWI282059B - Rate verification of an incoming serial alignment sequence - Google Patents

Description

1282059 九、發明說明： 「潑^日月月屬^^挂^術^頁域^】 發明領域 本發明係關於半導體裝置之領域。更具體地說，本發 5 明係關於串列傳輸調正。 Γ先前治l勒e】 發明背景 在今天的電腦系統中，一些電腦系統元件互連協定提 供了用以建立並維持同步之技術。一個這樣的協定為串列 10 ATA協定(2001六月28日公佈之串列ΑΤΑ規格rev· 1.0)。此 協定允許在諸如一碟片控制器和一碟片驅動機之二裝置間 之通訊。串列ΑΤΑ規格提供一使用差動對發訊之串列互 連。串列ΑΤΑ規格進一步提供調正原語之週期性傳輸。調 正原語為一預先決定之長度之預先決定之樣式，其係由耦 15合至互連之裝置加以識別。調正原語允許已失去同步之裝 置回復位元邊界調正。 在串列ΑΤΑ規格中所提供之調正方法 牽涉到橫跨介面 之ALIGN原浯之轉移。AUGN原語為一四位元組序列。 原语之第一位tl組為_編碼過的〖28 5字元（rd+: 11〇〇〇〇 20 0101，rd' 001111 1〇1〇)。接收的裝置比較進入之原 之第子it與預期的&28 5字元。若有一匹配，則接收裝 置被假定為同步的。 上述之方法容易受_正於一與預期不同之速率傳送之 ALIGN原語之假備測所影響，或容易將在互連線上之雜訊 1282059 誤解為一正確的ALIGN原語。 【發明内容】 本發明係為一種裝置，其包含：用以接收一非速率驗 證過調正檢測信號的一個輸入；一速率驗證單元，用以判 5 斷在一預定數目之時脈週期期間是否接收到一適當數目之 調正原語；以及用以傳送一經速率驗證調正檢測信號的一 個輸出。 圖式簡單說明 從下面給予之詳細說明及從本發明之實施例之附圖將 10 更完整地了解本發明，然後，其不應被視為將本發明限制 於所描述之特定實施例，而是僅供說明和理解之用的。 第1圖為一包括柄合至一碟片驅動機之串列介面控制 器之電腦系統之一實施例之方塊圖。 第2圖為一裝置之一實施例之方塊圖，該裝置係用於做 15 一進入串列調正序列之速率驗證用，其包括一位移暫存 器，一檢查邏輯單元，以及一狀態機器。 第3a圖為一位移暫存器之方塊圖。 第3b圖為一檢查邏輯單元之方塊圖。 第4圖為一狀態機器之圖形。 20 第5圖為一用於做一進入串列調正序列之速率驗證之 方法之一實施例之流程圖。 I：實施方式3 較佳實施例之詳細說明 第1圖為一電腦系統100之一實施例之方塊圖，其包括 1282059 一串列介面控制器200，其耦合至一碟片驅動機丨5〇。串列 介面控制器200被包括於一輸入/輸出分接器14〇中，其亦耦 合至一週邊匯流排145。 電腦系統100亦包括一系統邏輯裝置12〇，其透過一集 5線為互連125來耦合至輸入/輸出分接器140。系統邏輯裝置 U〇耦合至一處理器11〇，且亦耦合至一系統記憶體130。 串列介面控制器200透過一互連147來耦合至碟片驅動 機150。對此示範性實施例來說，互連147係根據串列ATA W規袼來加以實施的。使用其他互連實施之其他實施例是可 此的。對此示範性實施例來說，互連147包括一差動對之訊 唬’其從控制器200傳送資料至碟片驅動機150，以及其他 ''動對‘號’其從碟片驅動機150傳送資料至控制器2〇〇。 週期性地，串列互連控制器200在互連147上接收一調 15 ^序列。調正序列包括一系列之調正原語。對此實施例來 ，〜調正原語為一四位元組之序列，第一位元組包括一 編馬的K28.5字元。 第2圖為一裝置之實施例之方塊圖，其係用來做一進入 串列調正序列之速率驗證用，其包括一位移暫存器，一檢 2〇〜邏輯，以及一狀態機器。第2圖之實施例可實施於一串列 互連控制器中，諸如顯示於第1圖中之控制器2〇〇。一資料 回设電路/類比前端（AFE)210在串列ATA差動對147上接收 雨入串流。當在輸入串流中識別了一 K28.5字元時，單元 、兔出一非速率驗證過的調正偵測訊號215。非速率驗證 k的凋正偵測訊號215於一位移暫存器和檢查邏輯單元 1282059 和一狀恶機斋400上接收。單元3〇〇和4〇〇於下面與第3屯儿 和4圖連結时論。 單兀300和400—起決定進入之調正原語是否正以一目 標速率來接收。若進入調正原語之速率與目標速率匹配， 5則一速率驗證過的調正偵測訊號225被發出且傳送至串列 互連控制态200之核心邏輯。速率驗證過的調正偵測訊號 225之使用係供對串列互連147做與串列ATA規格相符之速 度協調用的。串列互連控制器2〇〇可使用速率驗證過的調正 偵測訊號來得知進入串列串流是否正以目標速率接收或其 10 他速率。 第3a圖為單元300之位移暫存器之一實施例之方塊 圖。非速率驗證之調正偵測訊號215係於一正反器31〇上接 收。正反器3 10以一目標時脈速率上計時。正反器31〇之輸 出被標s己為敢後调正偵測訊號〇(LastAD[0])。正反器310之 15輸出被傳送給一正反器312。正反器312亦於目標速率上計 日守。正反器312之輸出被標記為Last AD [ 1 ]且被傳送給一正 反器314。正反器314亦於目標速率上計時。正反器314之輸 出被標記為1^51八0[2]且被傳送至一正反器316。正反器316 亦於目“速率上計時。正反器316之輸出被標記為 20 LastAD[3]。 第3b圖為單元300之檢查邏輯單元之方塊圖。一n〇r閘 320接收其輸入LastAD[3:0]。一 OR閘 322接收LastAD[3:l] 做為其輸入。OR閘322之輸出與訊號LastAD[0]被傳送到一 AND閘324之一輸入。n〇R閘320和AND閘324之輸出於一 1282059 OR閘326上被加以接收。 若在非速率驗證調正偵測訊號215之最後四個取樣期 間，LastAD[3:0]訊號沒有一個指出接收到一調正原語，NOR 閘320之輸出變成確定(邏輯“1”）’其指示在目標頻率上未辨 5 識到一調正序列。 若在一 4位元組序列中取樣到超過一個K28.5字元的 話，則AND閘324之輸出變成確定。若NOR閘320之輸出或 AND閘324之輸出任一變成確定，則一非調正偵測訊號327 變得確定。 10 第4圖為狀態機器400之一圖形。狀態機器4〇〇基本上為 一計數器，其尋找一預先決定數目之調正债測，且在與第 3b圖連結於上述不合格事件之一發生時加以重置（確定非 調正偵測訊號327)。最終狀態使得速率驗證調正偵測訊號 225保持域定’直到一確認號從串列互連控制器200核心 15 邏輯返回為止。 一旦接收到一確定的重置訊號410，狀態機器於一閒置 狀態410上開始。非速率驗證的調正偵測訊號215之確定造 成狀態機器進入調正1狀態。非調正偵測訊號327之確定使 得狀態機返回閒置狀態410，且若無非調正偵測訊號π? 20之確定，則非速率驗證調正偵測訊號215之確定使得狀態機 器進入一調正2狀態。非調正偵測訊號327之確定使得狀態 機器返回閒置狀態410，且若無非調正偵測訊號327之確 定，則非速率驗證調正偵測訊號215之確定使得狀態機器進 入一調正3狀態。非調正偵測訊號327之確定使得狀態機器 1282059 返回閒置狀態410，且若無調正偵測訊號327之確定，則非 速率驗證調正偵測訊號215之確定使得狀態機器進入一調 正4狀態。非調正偵測訊號327之確定使得狀態機器返回間 置狀態410，且若無非調正偵測訊號327之確定，則非速率 5驗證調正偵測訊號215之確定使得狀態機器進入一調正5狀 恶。非凋正偵測訊號327之確定使得狀態機器返回閒置狀態 410，且若無非調正偵測訊號327之確定，則非速率驗證調 正偵測訊號215之確定使得狀態機器進入一調正6狀態。非 調正偵測訊號327之確定使得狀態機器返回閒置狀態41()， 10則右無非调正偵測訊號327之確定，則非速率驗證調正偵測 訊號215之確定使得狀態機器進入一調正7狀態。非調正偵 測訊號327之確定使得狀態機器返回閒置狀態410，且若無 非調正偵測訊號327之確定，則非速率驗證調正偵測訊號 215之確定使得狀態機器進入確定調正偵測狀態42Θ。在狀 I5態420期間，速率驗證過的調正偵測訊號被發出給核心邏 輯狀恶機裔維持在狀態420中，直到確認訊號411從核心 邏輯返回為止。然後，狀態機H返回閒置狀態410，且程序 重覆。 雖然狀態機器400包括計算非速率驗證調正偵測訊號 2〇以5之八個發出，但使用其他數目計數之其他實施例是可能 的。適當的計數數目可能為一些因素之函數，該等因素可 能在目標速率上之一調正序列之簽章中引入錯誤。 第5圖為用以對一進入串列調正序列做速率驗證之方 法之例之流程圖。在區塊510上，接收到一進入之串 10 1282059 列串流。然後，在區塊520上，對於在進入串列串流中是否 辨識到一調正序列做出判斷。當辨識到一調正序列時，則 處理進行至區塊530。在區塊530上，做一檢查來判斷在一 預先決定數目之時脈週期期間接收到調正原語之適當數 5 目。區塊540和550指出若接收到之調正原語之數目匹配於 預先決定之數目，則發出一速率驗證過的調正偵測訊號。 在前述說明中，已參考其之特定示範性實施例來說明 本發明。然而，可對其做不同的修改與改變而不違反本發 明之如於所附申請專利範圍中所提出之較廣精神與範圍是 10 明顯的。因此，說明與圖式應視為說明性而非限制性之意 義。 在說明中指稱“一實施例”，“一個實施例”，“一些實施 例”，或“其他實施例”意指與實施例連結所描述之一特定圖 形，結構，或特性被包括於本發明之至少一些實施例中， 15 但不一定是所有之實施例。“一實施例”，“一個實施例”或“一 些實施例”不一定全指相同之實施例。 I：圖式簡單說明3 第1圖為一包括耦合至一碟片驅動機之亊列介面控制 器之電腦系統之一實施例之方塊圖。 20 第2圖為一裝置之一實施例之方塊圖，該裝置係用於做 一進入串列調正序列之速率驗證用，其包括一位移暫存 器，一檢查邏輯單元，以及一狀態機器。 第3a圖為一位移暫存器之方塊圖。 第3b圖為一檢查邏輯單元之方塊圖。 11 1282059 第4圖為一狀態機器之圖形。 第5圖為一用於做一進入串列調正序列之速率驗證之 方法之一實施例之流程圖。 【主要元件符號說明】 100···電腦系統 210…資料回復電路/AFE 110···處理器 215···非速率驗證之調正偵測訊號 115···處理器匯流排 225…速率驗證調正偵測訊號 120···系統邏輯裝置 300…位移暫存器與檢查邏輯 125···集線器互連 310，312，314，316···正反器 130···系統記憶體 327…非調正彳貞測 140···輸入/輸出分接器 400…狀態機器 145···週邊匯流排 401…重置 147···互連 410…閒置 150…磁碟機 411···確認 200···串列介面控制器 12

Claims (1)

1282059 盡A/修如正替換頁 十、申請專利範圍： 第93140510號申請案申請專利範圍修正本 96.01.12. 1. 一種用於對調正檢測信號進行速率驗證之裝置，其包 含： 5 用以接收一非速率驗證過調正檢測信號的一個輸 入； 一速率驗證單元，用以判斷在一預定數目之時脈週 期期間是否接收到一適當數目之調正原語；以及 用以傳送一經速率驗證調正檢測信號的一個輸出。 10 2.如申請專利範圍第1項之裝置，其中該速率驗證單元包 括以一目標時脈速率計時之一移位暫存器。 3. 如申請專利範圍第2項之裝置，其中該速率驗證單元進 一步包括一檢查邏輯單元。 4. 如申請專利範圍第3項之裝置，其中該速率驗證單元進 15 —步包括一狀態機器。 5. 如申請專利範圍第2項之裝置，其中該移位暫存器包括 一第一正反器，用以接收一非速率驗證過調正檢測信 號，且輸出一第一最後調正檢測（Last Align Detect)信 號。 20 6.如申請專利範圍第5項之裝置，其中該移位暫存器進一 步包括一第二、一第三、和一第四正反器，該第二正反 器係用以接收該第一最後調正檢測信號且輸出一第二 最後調正檢測信號，該第三正反器用以接收該第二最後 調正檢測信號且輸出一第三最後調正檢測信號，而該第 13

1282059 四正反器用以接收該第三最後調正檢測信號並輸出一 第四最後調正檢測信號。 7. 如申請專利範圍第6項之裝置，其中該檢查邏輯單元係 用以從該移位暫存器接收該等第一、第二、第三和第四 5 最後調正檢測信號，該檢查邏輯單元係用以在該等第 一、第二、第三和第四最後調正檢測信號之每一個值為 零時，宣告一非調正檢測信號。 8. 如申請專利範圍第7項之裝置，其中若在一個4位元組序 列中取樣到超過一個之K28.5字元的話，則該檢查邏輯 10 單元即進一步宣告該非調正檢測信號。 9. 如申請專利範圍第7項之裝置，其中該狀態機器係用以 計數至η個調正檢測動作，該計數在每次宣告該非速率 驗證過調正檢測信號時加一，且該計數在每次宣告該非 調正檢測信號時重置。 15 10.如申請專利範圍第9項之裝置，其中該狀態機器係用以 使得該經速率驗證之調正檢測信號被宣告。 11.如申請專利範圍第10項之裝置，其中該狀態機器係用以 使得該經速率驗證的調正檢測信號保持被宣告，直到接 收到一確認信號為止。 20 12.—種用於對調正檢測信號進行速率驗證之系統，其包 含·· 一串列互連主機控制器，其包括有： 一資料回復電路，其係用以輸出一非速率驗證過 調正檢測信號；以及 14 1282059 驼 I 一速率驗證單元，用以判斷在一預定數目之時脈 週期期間是否接收到一適當數目之調正原語，且係用 以傳送一經速率驗證之調正檢測信號；以及 透過一串列互連體耦合至該串列互連主機控制器 5 之一系統元件。 13. 如申請專利範圍第12項之系統，其中該串列互連體係根 據一種串列先進技術附接(ΑΤΑ)規格來實現。 14. 如申請專利範圍第13項之系統，其中該系統元件為一大

量儲存裝置。 10 15.如申請專利範圍第14項之系統，其中該速率驗證單元包 括以一目標時脈速率計時之一移位暫存器。 16. 如申請專利範圍第15項之系統，其中該速率驗證單元進 一步包括一檢查邏輯單元。 17. 如申請專利範圍第16項之系統，其中該速率驗證單元進 15 —步包括一狀態機器。

18. —種用於對調正檢測信號進行速率驗證之方法，其包含 有下列步驟： 接收一串列輸入串流； 檢測一調正序列； 20 判斷在一預定數目之時脈週期期間是否接收到一 適當數目之調正原語；以及 產生一經速率驗證之調正檢測信號。 19. 如申請專利範圍第18項之方法，其中判斷在一預定數目 之時脈週期期間是否接收到一適當數目之調正原語的 15 1282059 該步驟，包括使用符合一目標時脈速率之時脈週期。 20.如申請專利範圍第18項之方法，其進一步包含判斷該等 調正原語是否正以一目標速率被接收。

16