DE19500242A1 - Digitale Dekodierung von Schritt-Spaltungs-Zeichen-kodierten seriellen digitalen Signalen - Google Patents
Digitale Dekodierung von Schritt-Spaltungs-Zeichen-kodierten seriellen digitalen SignalenInfo
- Publication number
- DE19500242A1 DE19500242A1 DE19500242A DE19500242A DE19500242A1 DE 19500242 A1 DE19500242 A1 DE 19500242A1 DE 19500242 A DE19500242 A DE 19500242A DE 19500242 A DE19500242 A DE 19500242A DE 19500242 A1 DE19500242 A1 DE 19500242A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- decoded
- serial digital
- blivet
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Die vorliegende Erfindung betrifft das Dekodieren serieller
digitaler Signale und insbesondere das digitale Dekodieren
serieller digitaler Signale, die Schritt-Spaltungs-Zeichen
kodiert (biphase-mark encoded) sind.
Eine international anerkannte Norm zur Übertragung eines digi
talisierten Audio-Signals ist unter der Bezeichnung AES-3 1992
bekannt. Gemäß dieser Norm wird das digitale Audio-Signal se
riell angeordnet und dann kodiert, um ein polaritätsfreies
Signal zu erhalten. Bei dieser Kodierung, die als Schritt-
Spaltungs-Zeichen-Kode (biphase-mark encoding) bekannt ist,
wird das digitale Audio-Signal derart kodiert, daß jedes Bit
am Ende eines jeden Bitintervalles einen Übergang zur entge
gengesetzten Polarität aufweist. Logische "Einsen" weisen
einen zusätzlichen Übergang in der Mitte des Bitintervalles
auf. Zur Dekodierung dieses kodierten Audio-Signals ist es
erforderlich, ein Taktsignal aus dem kodierten Audio-Signal zu
gewinnen und die Sequenz logischer "Einsen" und "Nullen", die
den Signalinhalt darstellen, zu extrahieren.
Bei Dekodiergeräten aus dem Stand der Technik, beispielsweise
beim CS8411, hergestellt von der Crystal Semiconductor
Corporation, Austin, Texas, Vereinigte Staaten von Amerika,
kommt eine analoge Dekodiertechnik zum Einsatz. Das serielle
digitale Audio-Signal wird hierbei an das Dekodiergerät ge
legt, welches eine analoge phasengesperrte Schleife aufweist,
um den Takt wiederzugewinnen, der zur Dekodierung des Signals
verwendet wird. Derartige Dekodiergeräte sind teuer und
jitterempfindlich, so daß sie nicht immer richtig dekodieren,
wenn die Übergänge im Signal nicht immer zu der präzise erwar
teten Zeit auftreten.
Es besteht daher die Aufgabe, ein Verfahren zur Dekodierung
serieller digitaler Signale mit Schritt-Spaltung-Zeichen-Ko
dierung zu entwickeln, welches kostensparender und weniger an
fällig gegenüber Jitter ist als Dekodiergeräte aus dem Stand
der Technik.
Die vorliegende Erfindung stellt ein digitales Dekodiergerät
für ein serielles digitales Signal mit Schritt-Spaltungs-Zei
chen-Kodierung zur Verfügung, beispielsweise für ein serielles
digitales AES-Audio-Signal. Das kodierte Signal wird von einem
Abtasttakt abgetastet, um Flanken im Signal zu erfassen, wobei
die erfaßten Flanken ein sogenanntes BLIVET-Signal (Signal aus
Anschlußflächen) bilden. Das BLIVET-Signal wird als Eingangs
signal an ein digitales Ein-Bit Tiefpaßfilter gelegt, um eine
Niederfrequenzkomponente als dekodiertes Taktsignal zu erhal
ten und um ein Fenstersignal um einen Mittelpunktsbereich in
nerhalb eines jeden Bitintervalles zu erzeugen, welches von
dem dekodierten Taktsignal definiert wird. Das Fenster- und
das BLIVET-Signal werden zur Ableitung eines Übergangstaktsig
nals verwendet, und das Übergangs- und das dekodierte Taktsig
nal erzeugen ein dekodiertes serielles digitales Signal, indem
sie eine logische Eins für jedes Bitintervall, in welchem ein
Übergang auftritt, bzw. eine logische Null für jedes andere
Bitintervall ausgeben.
Weitere Einzelheiten, Merkmale und Vorteile der vorliegenden
Erfindung ergeben sich aus der nachstehenden detaillierten
Beschreibung der Zeichnung.
Die einzige Figur der Zeichnung stellt ein Blockschaltbild
eines digitalen Dekodiergerätes für serielle digitale Signale
mit Schritt-Spaltungs-Zeichen-Kodierung gemäß vorliegender Er
findung dar.
Es wird nunmehr auf diese Figur Bezug genommen. Darin wird ein
serielles digitales Signal mit Schritt-Spaltungs-Zeichen-Ko
dierung, beispielsweise ein serielles digitales AES-Audio-Sig
nal, als Eingangssignal einer Flankenerfassungsschaltung 10
eingegeben. In der Flankenerfassungsschaltung 10 wird das Ein
gangssignal von einem ersten Flipflop 12 abgetastet, welches
von einem Abtasttakt getaktet wird. Der Abtasttakt steht in
keiner Beziehung zu dem Eingangssignal, abgesehen davon, daß
er größer ist als das Zweifache der höchstfrequenten Kompo
nente des Eingangssignals. Das Eingangssignal und das Aus
gangssignal des ersten Flipflops 12 werden als Eingangssignal
an ein exklusives ODER-Gatter 14 gelegt. Das Ausgangssignal
aus dem exklusiven ODER-Gatter 14 ist ein BLIVET-Signal, wel
ches eine Flanke, entweder ansteigend oder abfallend, im Ein
gangssignal darstellt.
Das BLIVET-Signal wird als Eingangssignal an ein digitales
Ein-Bit-Tiefpaßfilter 16 gelegt, welches so abgestimmt ist,
daß es nur eine niederfrequente Komponente des Eingangssignals
durchläßt, um ein dekodiertes Taktsignal zu erzeugen. Das di
gitale Filter 16 weist eine digitale Verzögerungsleitung 18
mit Abgriffen und einer Vielzahl von Verzögerungs-Flipflops 20
auf, die in Reihe geschaltet sind und von dem Abtasttakt ge
taktet werden. Das digitale Filter 16 erzeugt auch ein
FENSTER-Signal. Das FENSTER-Signal wird gebildet, indem zwei
oder mehr Abgriffe von der digitalen Verzögerungsleitung 18
einem logischen ODER-Gatter 22 eingegeben werden. Die für das
FENSTER-Signal ausgewählten Abgriffe werden zum Abstimmen des
digitalen Filters 16 verwendet. Das FENSTER-Signal tritt in
Intervallen auf, die Flanken umgeben, wie sie durch das
BLIVET-Signal angegeben werden, die zwischen diejenigen
fallen, die die niederfrequente Komponente des Eingangssignals
darstellen. Das FENSTER-Signal wird an einen invertierenden
Eingang eines UND-Gatters 24 gelegt, und das BLIVET-Signal
wird an einen nicht-invertierenden Eingang des UND-Gatters
gelegt. Das UND-Gatter 24 hat die Wirkung, Übergänge des
Eingangssignals, die die hochfrequente Komponente darstellen,
am Eintritt in die digitale Verzögerungsleitung 18 zu hindern.
Eine Flanke des BLIVET-Signals wird von dem UND-Gatter 24
durchgelassen, wenn das FENSTER-Signal tief ist. Die Flanke
wird durch die digitale Verzögerungsleitung 18 geleitet, um
einen dekodierten Taktpuls zu bilden. Die Abgriffe der Ver
zögerungsleitung 18 ergeben das FENSTER-Signal um einen Punkt
herum, der sich auf halber Strecke zwischen Flanken nieder
frequenter Komponenten des BLIVET-Signals befindet, so daß
Übergänge, die zwischen Flanken niederfrequenter Komponenten
auftreten, am Eintritt in die Verzögerungsleitung 18 gehindert
werden.
Das FENSTER- und das BLIVET-Signal werden auch einer Bitdeko
dierschaltung 26 eingegeben, zusammen mit dem dekodierten
Taktsignal aus dem digitalen Ein-Bit-Tiefpaßfilter 16. Das
FENSTER- und das BLIVET-Signal werden als Eingang an ein
Dekodierer-UND-Gatter 28 gelegt, welches Übergänge in der
Mitte eines Bitintervalles erfaßt, welches von dem dekodierten
Taktsignal definiert wird, wobei diese Übergänge eine logische
"1" darstellen. Derartige Übergänge takten ein erstes Deko
dier-Flipflop 30, welches eine logische "1" an seinen Ausgang
überträgt. Das erste Dekodier-Flipflop 30 wird von dem deko
dierten Taktsignal am Ende des Bitintervalles zurückgesetzt.
Das dekodierte Taktsignal taktet auch ein zweites Dekodier-
Flipflop 32, um das Ausgangssignal des ersten Dekodier-Flip
flops 30 als das dekodierte Ausgangssignal mit logischen "1"
und "0" an den Ausgang zu übertragen. Wenn innerhalb eines
Bitintervalles kein Übergang vorliegt, dann wird das erste
Dekodier-Flipflop 30 nicht gesetzt und eine Null wird an den
Ausgang übertragen. Kommt innerhalb des Bitintervalles ein
Übergang vor, dann wird eine Eins an den Ausgang übertragen.
Somit stellt die vorliegende Erfindung ein digitales Dekodier
gerät für ein serielles digitales Signal mit Schritt-Spal
tungs-Zeichen-Kodierung zur Verfügung, bei dem Flanken im
Signal erfaßt werden, ein dekodiertes Taktsignal aus der nie
derfrequenten Komponente der Flanken abgeleitet wird, welches
Bitintervalle für das Signal definiert, und das Signal in
Abhängigkeit von dem dekodierten Taktsignal und Übergängen in
den Bitsignalen dekodiert wird.
Claims (12)
1. Vorrichtung zum digitalen Dekodieren eines seriellen
digitalen Signals mit Schritt-Spaltungs-Zeichen-
Kodierung,
gekennzeichnet durch
eine Vorrichtung (10) zum digitalen Erfassen von Flanken in dem kodierten seriellen digitalen Signal, um ein BLIVET-Signal zu erzeugen;
eine Vorrichtung (16) zum digitalen Filtern des BLIVET-Signals, um ein dekodiertes Taktsignal wiederzuge winnen, welches Bitintervalle für das kodierte serielle digitale Signal definiert; und
eine Vorrichtung (26) zum digitalen Dekodieren des kodierten seriellen digitalen Signals in Abhängigkeit von dem BLIVET-Signal und dem dekodierten Taktsignal, je nach Vorhandensein/Abwesenheit eines Überganges in jedem Bitintervall, um ein dekodiertes serielles digitales Signal zu erzeugen.
eine Vorrichtung (10) zum digitalen Erfassen von Flanken in dem kodierten seriellen digitalen Signal, um ein BLIVET-Signal zu erzeugen;
eine Vorrichtung (16) zum digitalen Filtern des BLIVET-Signals, um ein dekodiertes Taktsignal wiederzuge winnen, welches Bitintervalle für das kodierte serielle digitale Signal definiert; und
eine Vorrichtung (26) zum digitalen Dekodieren des kodierten seriellen digitalen Signals in Abhängigkeit von dem BLIVET-Signal und dem dekodierten Taktsignal, je nach Vorhandensein/Abwesenheit eines Überganges in jedem Bitintervall, um ein dekodiertes serielles digitales Signal zu erzeugen.
2. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Erfassungsvorrichtung folgendes umfaßt:
ein Flipflop (12) mit einem Eingangs-, einem Ausgangs- und einem Taktanschluß, wobei das kodierte serielle digitale Signal an den Eingangsanschluß angelegt wird und ein Abtasttaktsignal an den Taktanschluß ange legt wird; und
ein exklusives ODER-Gatter (14), an das als Eingangssignale das kodierte serielle digitale Signal und das Ausgangssignal vom Flipflop angelegt werden, um das BLIVET-Signal an einem Ausgangsanschluß zu erzeugen.
ein Flipflop (12) mit einem Eingangs-, einem Ausgangs- und einem Taktanschluß, wobei das kodierte serielle digitale Signal an den Eingangsanschluß angelegt wird und ein Abtasttaktsignal an den Taktanschluß ange legt wird; und
ein exklusives ODER-Gatter (14), an das als Eingangssignale das kodierte serielle digitale Signal und das Ausgangssignal vom Flipflop angelegt werden, um das BLIVET-Signal an einem Ausgangsanschluß zu erzeugen.
3. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Filtervorrichtung folgendes umfaßt:
eine digitale Verzögerungsleitung (18) mit Abgriffen und einem Eingangs- und einem Ausgangsanschluß, wobei das dekodierte Taktsignal von dem Ausgangsanschluß genommen wird; und
eine Vorrichtung (22, 24) zum Durchlassen einer niederfrequenten Komponente des BLIVET-Signals, ent sprechend dem dekodierten Taktsignal, an den Eingangsan schluß der digitalen Verzögerungsleitung.
eine digitale Verzögerungsleitung (18) mit Abgriffen und einem Eingangs- und einem Ausgangsanschluß, wobei das dekodierte Taktsignal von dem Ausgangsanschluß genommen wird; und
eine Vorrichtung (22, 24) zum Durchlassen einer niederfrequenten Komponente des BLIVET-Signals, ent sprechend dem dekodierten Taktsignal, an den Eingangsan schluß der digitalen Verzögerungsleitung.
4. Vorrichtung nach Anspruch 3,
dadurch gekennzeichnet,
daß die Durchlaßvorrichtung folgendes umfaßt:
ein UND-Gatter (24) mit einem invertierenden Eingangsanschluß, einem nicht-invertierenden Eingangsan schluß und einem Ausgangsanschluß, wobei das BLIVET-Sig nal an den nicht-invertierenden Eingangsanschluß gelegt wird und der Ausgangsanschluß mit dem Eingangsanschluß der digitalen Verzögerungsleitung verbunden ist; und
ein ODER-Gatter (22), an das als Eingänge Abgriffe von der digitalen Verzögerungsleitung angelegt werden und dessen Ausgang ein Fenstersignal ist, wobei die Abgriffe derart gewählt sind, daß das Fenstersignal einen Bereich in der Mitte eines jeden Bitintervalles abgrenzt, wobei das Fenstersignal an den invertierenden Eingangsanschluß des UND-Gatters gelegt wird.
ein UND-Gatter (24) mit einem invertierenden Eingangsanschluß, einem nicht-invertierenden Eingangsan schluß und einem Ausgangsanschluß, wobei das BLIVET-Sig nal an den nicht-invertierenden Eingangsanschluß gelegt wird und der Ausgangsanschluß mit dem Eingangsanschluß der digitalen Verzögerungsleitung verbunden ist; und
ein ODER-Gatter (22), an das als Eingänge Abgriffe von der digitalen Verzögerungsleitung angelegt werden und dessen Ausgang ein Fenstersignal ist, wobei die Abgriffe derart gewählt sind, daß das Fenstersignal einen Bereich in der Mitte eines jeden Bitintervalles abgrenzt, wobei das Fenstersignal an den invertierenden Eingangsanschluß des UND-Gatters gelegt wird.
5. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Dekodiervorrichtung folgendes umfaßt:
ein UND-Gatter (28), an dem als Eingänge das BLIVET- Signal und ein Fenstersignal anliegen, welches einen Be reich in der Mitte eines jeden Bitintervalles abgrenzt und ein Übergangstaktsignal an einem Ausgangsanschluß erzeugt; und
eine Vorrichtung (30, 32) zum Regenerieren des dekodierten seriellen digitalen Signals in Abhängigkeit von dem Übergangs- und dem dekodierten Taktsignal.
ein UND-Gatter (28), an dem als Eingänge das BLIVET- Signal und ein Fenstersignal anliegen, welches einen Be reich in der Mitte eines jeden Bitintervalles abgrenzt und ein Übergangstaktsignal an einem Ausgangsanschluß erzeugt; und
eine Vorrichtung (30, 32) zum Regenerieren des dekodierten seriellen digitalen Signals in Abhängigkeit von dem Übergangs- und dem dekodierten Taktsignal.
6. Vorrichtung nach Anspruch 5,
dadurch gekennzeichnet,
daß die Regenerationsvorrichtung folgendes umfaßt:
ein erstes Flipflop (30), welches von dem Über gangstaktsignal getaktet wird und von dem dekodierten Taktsignal zurückgesetzt wird, wobei das erste Flipflop eine logische Eins als Eingangssignal und einen Ausgang hat; und
ein zweites Flipflop (32), das von dem dekodierten Taktsignal getaktet wird und dessen Eingang mit dem Aus gang des ersten Flipflops verbunden ist, um das deko dierte serielle digitale Signal an einem Ausgangsanschluß zu erzeugen.
ein erstes Flipflop (30), welches von dem Über gangstaktsignal getaktet wird und von dem dekodierten Taktsignal zurückgesetzt wird, wobei das erste Flipflop eine logische Eins als Eingangssignal und einen Ausgang hat; und
ein zweites Flipflop (32), das von dem dekodierten Taktsignal getaktet wird und dessen Eingang mit dem Aus gang des ersten Flipflops verbunden ist, um das deko dierte serielle digitale Signal an einem Ausgangsanschluß zu erzeugen.
7. Verfahren zum digitalen Dekodieren eines seriellen digi
talen Signals mit Schritt-Spaltungs-Zeichen-Kodierung,
mit folgenden Schritten:
Erfassen von Flanken des kodierten seriellen digitalen Signals, um ein BLIVET-Signal zu erzeugen;
digitales Filtern des BLIVET-Signals, um ein dekodiertes Taktsignal wiederzugewinnen, welches Bit intervalle für das kodierte serielle digitale Signal definiert; und
Dekodieren des kodierten seriellen digitalen Signals in Abhängigkeit von dem BLIVET-Signal und dem dekodierten Taktsignal, je nach Vorhandensein/Abwesenheit eines Über ganges in jedem Bitintervall, um ein dekodiertes seriel les digitales Signal zu erzeugen.
Erfassen von Flanken des kodierten seriellen digitalen Signals, um ein BLIVET-Signal zu erzeugen;
digitales Filtern des BLIVET-Signals, um ein dekodiertes Taktsignal wiederzugewinnen, welches Bit intervalle für das kodierte serielle digitale Signal definiert; und
Dekodieren des kodierten seriellen digitalen Signals in Abhängigkeit von dem BLIVET-Signal und dem dekodierten Taktsignal, je nach Vorhandensein/Abwesenheit eines Über ganges in jedem Bitintervall, um ein dekodiertes seriel les digitales Signal zu erzeugen.
8. Verfahren nach Anspruch 7,
dadurch gekennzeichnet,
daß das Erfassen folgende Schritte umfaßt:
Abtasten des kodierten seriellen digitalen Signals mit einer Abtastgeschwindigkeit, die größer ist als das Zweifache aber höchstfrequenten Komponente des kodierten seriellen digitalen Signals; und
Vergleichen aufeinanderfolgender Abtastwerte des kodierten seriellen digitalen Signals, um ein BLIVET-Sig nal zu erzeugen, wenn aufeinanderfolgende Abtastwerte entgegengesetzte logische Zustände haben.
Abtasten des kodierten seriellen digitalen Signals mit einer Abtastgeschwindigkeit, die größer ist als das Zweifache aber höchstfrequenten Komponente des kodierten seriellen digitalen Signals; und
Vergleichen aufeinanderfolgender Abtastwerte des kodierten seriellen digitalen Signals, um ein BLIVET-Sig nal zu erzeugen, wenn aufeinanderfolgende Abtastwerte entgegengesetzte logische Zustände haben.
9. Verfahren nach Anspruch 7,
dadurch gekennzeichnet,
daß der Filterschritt folgende Schritte umfaßt:
Durchlassen einer niederfrequenten Komponente des BLIVET-Signals; und
digitales Verzögern der niederfrequenten Komponente, um das dekodierte Taktsignal zu erzeugen.
Durchlassen einer niederfrequenten Komponente des BLIVET-Signals; und
digitales Verzögern der niederfrequenten Komponente, um das dekodierte Taktsignal zu erzeugen.
10. Verfahren nach Anspruch 9,
dadurch gekennzeichnet,
daß der Durchlaßschritt folgende Schritte umfaßt:
Erzeugen eines Fenstersignals innerhalb eines jeden Bitintervalles, das eine hochfrequente Komponente des BLIVET-Signals einschließt; und
Verhindern, daß die hochfrequente Komponente durch den Verzögerungsschritt verarbeitet wird.
Erzeugen eines Fenstersignals innerhalb eines jeden Bitintervalles, das eine hochfrequente Komponente des BLIVET-Signals einschließt; und
Verhindern, daß die hochfrequente Komponente durch den Verzögerungsschritt verarbeitet wird.
11. Verfahren nach Anspruch 7,
dadurch gekennzeichnet,
daß der Dekodierschritt folgende Schritte umfaßt:
Erzeugen eines Übergangstaktsignals aus dem BLIVET- Signal und einem Fenstersignal, welches eine hochfrequen te Komponente des Blivetsignals einschließt; und
Regenerieren des dekodierten seriellen digitalen Signals in Abhängigkeit von dem Übergangstakt- und dem dekodierten Taktsignal.
Erzeugen eines Übergangstaktsignals aus dem BLIVET- Signal und einem Fenstersignal, welches eine hochfrequen te Komponente des Blivetsignals einschließt; und
Regenerieren des dekodierten seriellen digitalen Signals in Abhängigkeit von dem Übergangstakt- und dem dekodierten Taktsignal.
12. Verfahren nach Anspruch 11,
dadurch gekennzeichnet,
daß der Regenerationsschritt folgende Schritte umfaßt:
Takten einer logischen Eins an einen Ausgang als das dekodierte serielle digitale Signal als Reaktion auf das dekodierte Taktsignal, wenn das Übergangstaktsignal innerhalb eines Bitintervalles auftritt; und
Takten einer logischen Null an den Ausgang als das dekodierte serielle digitale Signal als Reaktion auf das dekodierte Taktsignal, wenn innerhalb des Bitintervalls kein Übergangstaktsignal vorliegt.
Takten einer logischen Eins an einen Ausgang als das dekodierte serielle digitale Signal als Reaktion auf das dekodierte Taktsignal, wenn das Übergangstaktsignal innerhalb eines Bitintervalles auftritt; und
Takten einer logischen Null an den Ausgang als das dekodierte serielle digitale Signal als Reaktion auf das dekodierte Taktsignal, wenn innerhalb des Bitintervalls kein Übergangstaktsignal vorliegt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/181,512 US5465268A (en) | 1994-01-14 | 1994-01-14 | Digital decoding of biphase-mark encoded serial digital signals |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19500242A1 true DE19500242A1 (de) | 1995-07-20 |
Family
ID=22664585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19500242A Withdrawn DE19500242A1 (de) | 1994-01-14 | 1995-01-05 | Digitale Dekodierung von Schritt-Spaltungs-Zeichen-kodierten seriellen digitalen Signalen |
Country Status (5)
Country | Link |
---|---|
US (1) | US5465268A (de) |
JP (1) | JP3000334B2 (de) |
CA (1) | CA2139548C (de) |
DE (1) | DE19500242A1 (de) |
GB (1) | GB2285728B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10084329B4 (de) * | 1999-03-02 | 2010-09-23 | Panasonic Corp., Kadoma | Digitales Audioschnittstellen-Signaldemodulationsgerät |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5696800A (en) * | 1995-03-22 | 1997-12-09 | Intel Corporation | Dual tracking differential manchester decoder and clock recovery circuit |
US5822326A (en) * | 1996-05-10 | 1998-10-13 | Tektronix, Inc. | Synchronizing digital audio signals |
US6249555B1 (en) * | 1997-07-14 | 2001-06-19 | Grass Valley (Us) Inc. | Low jitter digital extraction of data from serial bitstreams |
US6388717B1 (en) * | 1999-01-20 | 2002-05-14 | Harris Corporation | Digital television transmitting system having data and clock recovering circuit |
DE19932692A1 (de) * | 1999-07-15 | 2001-01-18 | Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh | Verfahren zur Abtastung biphase codierter digitaler Signale |
US6782300B2 (en) | 2000-12-05 | 2004-08-24 | Cirrus Logic, Inc. | Circuits and methods for extracting a clock from a biphase encoded bit stream and systems using the same |
US7664214B2 (en) * | 2002-09-24 | 2010-02-16 | Standard Microsystems Corporation | System and method for transferring data among transceivers substantially void of data dependent jitter |
US7760835B2 (en) * | 2002-10-02 | 2010-07-20 | Battelle Memorial Institute | Wireless communications devices, methods of processing a wireless communication signal, wireless communication synchronization methods and a radio frequency identification device communication method |
US7826566B2 (en) * | 2003-08-22 | 2010-11-02 | 4Links Limited | Communication system |
GB0319756D0 (en) * | 2003-08-22 | 2003-09-24 | 4Links Ltd | An alternative data-recovery method for spacewire and improved distribution of timecodes |
US6933866B1 (en) | 2004-09-14 | 2005-08-23 | Avid Technology, Inc. | Variable data rate receiver |
US7738448B2 (en) * | 2005-12-29 | 2010-06-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Method for generating and sending signaling messages |
US8139653B2 (en) * | 2007-02-15 | 2012-03-20 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Multi-channel galvanic isolator utilizing a single transmission channel |
US8547267B2 (en) | 2011-11-30 | 2013-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Idle tone suppression circuit |
JP6043196B2 (ja) * | 2013-02-05 | 2016-12-14 | ローム株式会社 | ベースバンド信号の復号回路、復号方法、それらを用いた給電装置 |
CN105450231B (zh) * | 2015-12-04 | 2018-12-07 | 浙江佳乐科仪股份有限公司 | 一种集电极编码器解码电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2361019A1 (fr) * | 1976-08-04 | 1978-03-03 | Cit Alcatel | Dispositif de decodage d'un message en code dit de miller |
US4542420A (en) * | 1984-01-24 | 1985-09-17 | Honeywell Inc. | Manchester decoder |
US5103467A (en) * | 1989-10-31 | 1992-04-07 | Motorola, Inc. | Asynchronous voice reconstruction for a digital communication system |
JP2529455B2 (ja) * | 1990-09-18 | 1996-08-28 | 松下電器産業株式会社 | 磁気記録再生装置 |
US5164966A (en) * | 1991-03-07 | 1992-11-17 | The Grass Valley Group, Inc. | Nrz clock and data recovery system employing phase lock loop |
US5245667A (en) * | 1991-04-03 | 1993-09-14 | Frox, Inc. | Method and structure for synchronizing multiple, independently generated digital audio signals |
US5329556A (en) * | 1991-04-04 | 1994-07-12 | Edmund Meitner | Reproduction equipment for digital audio |
US5111160A (en) * | 1991-04-30 | 1992-05-05 | The Grass Valley Group | Clock generation circuit for multistandard serial digital video with automatic format identification |
-
1994
- 1994-01-14 US US08/181,512 patent/US5465268A/en not_active Expired - Fee Related
-
1995
- 1995-01-04 CA CA002139548A patent/CA2139548C/en not_active Expired - Fee Related
- 1995-01-05 DE DE19500242A patent/DE19500242A1/de not_active Withdrawn
- 1995-01-11 JP JP7018648A patent/JP3000334B2/ja not_active Expired - Fee Related
- 1995-01-12 GB GB9500582A patent/GB2285728B/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10084329B4 (de) * | 1999-03-02 | 2010-09-23 | Panasonic Corp., Kadoma | Digitales Audioschnittstellen-Signaldemodulationsgerät |
Also Published As
Publication number | Publication date |
---|---|
US5465268A (en) | 1995-11-07 |
GB2285728B (en) | 1998-01-21 |
GB2285728A (en) | 1995-07-19 |
JP3000334B2 (ja) | 2000-01-17 |
GB9500582D0 (en) | 1995-03-01 |
JPH07273811A (ja) | 1995-10-20 |
CA2139548C (en) | 1998-10-13 |
CA2139548A1 (en) | 1995-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19500242A1 (de) | Digitale Dekodierung von Schritt-Spaltungs-Zeichen-kodierten seriellen digitalen Signalen | |
DE69432587T2 (de) | Verzögerungsleitungsseparator für datenbus | |
DE69632376T2 (de) | Verfahren und Einrichtung zur Dekodierung von Manchester-kodierten Daten | |
DE2045794A1 (de) | Datendemodulator mit Verwendung von Vergleichen | |
DE2711086A1 (de) | System zur uebertragung von digitaldaten ueber eine leitung | |
DE1213882B (de) | Verfahren und Schaltungsanordnung zum UEbertragen von Daten in Form einer binaer-codierten Impulsfolge | |
DE19818976C2 (de) | Phasenerfassungsvorrichtung und Phasenerfassungsverfahren | |
DE3542104A1 (de) | Anordnung zur digitalen signalverarbeitung | |
DE19907529A1 (de) | Vorrichtung und Verfahren zum adaptiven Ausgleichen von Arbeitszyklusstörungen | |
DE2514529C2 (de) | ||
DE4007987A1 (de) | Zeitablauf-ermittlungsmethode und kommunikations-system | |
DE1298120B (de) | Verfahren und Schaltungsanordnung zur kohaerenten Demodulation synchroner, frequenzmodulierter Duobinaersignale | |
DE2646254A1 (de) | Synchroner bitfolgedetektor | |
DE2103312A1 (de) | Verfahren und Schaltungsanordnungen zur Binardatenubertragung über einen Kanal begrenzter Bandbre te | |
EP0148413B1 (de) | Verfahren und Vorrichtung zur Wiedergabe von digitalisierten Signalen, die als binäre Signale in Form von Pulsen übertragen werden | |
DE112004002389B4 (de) | Geschwindigkeitsüberwachung einer eingehenden seriellen Synchronisierungssequenz | |
DE2360376C3 (de) | Schaltungsanordnung zum Empfang von Gleichstromzeichen | |
EP1258118B1 (de) | Verfahren und anordnung zur daten- und taktrückgewinnung bei einem biphase-codierten datensignal | |
DE2051940A1 (de) | Selbsttätiger Baud Synchronisierer | |
DE3723187A1 (de) | Digitales nachrichtenuebertragungssystem | |
DE3246211A1 (de) | Schaltungsanordnung zur detektion von folgen identischer binaerwerte | |
DE10301694B4 (de) | Verfahren zur Ermittlung einer fehlerhaften Abtastung eines digitalen Datensignals | |
DE4218132C2 (de) | Verfahren zur Taktrückgewinnung und Synchronisation | |
EP0980169B1 (de) | Informationsübertragung mittels differentieller Manchesterkodierung und Phasensprungmodulation | |
DE3912606C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |