DE10301694B4

DE10301694B4 - Verfahren zur Ermittlung einer fehlerhaften Abtastung eines digitalen Datensignals

Info

Publication number: DE10301694B4
Application number: DE10301694A
Authority: DE
Inventors: Andras Dr. Kalmar; Wilhelm-Martin Dr. Plotz
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2003-01-17
Filing date: 2003-01-17
Publication date: 2006-03-23
Anticipated expiration: 2023-01-18
Also published as: DE10301694A1

Abstract

Verfahren zur Ermittlung einer fehlerhaften Abtastung eines digitalen Datensignals (DS) durch ein phasenstarres Taktsignal (TS),
dadurch gekennzeichnet,
dass mehrere Folgen (F1; F2;...; Fm) mit einer unterschiedlichen Anzahl (1–m) von aufeinanderfolgenden gleichen Abtastwerten (0; 1) des Datensignals (DS) ermittelt werden,
dass jeweils die Folgen (F1; F2;...; Fm) mit der gleichen Anzahl (1, 2, 3,..., m) gleicher Abtastwerte (0; 1) separat gezählt werden und
dass eine Verteilung der Anzahl (SF1;...; SFm) gleicher Folgen (F1; F2;...; Fm) zur Ermittlung der fehlerhaften Abtastung ausgewertet wird.

Description

Die Erfindung betrifft Verfahren zur Ermittlung einer fehlerhaften Abtastung eines digitalen Datensignals durch ein phasenstarres Taktsignal.

Datenübertragungsnetze sind häufig mit 3R-Regeneratoren ausgerüstet, die Amplitude, Takt und Form der übertragenen Impulse regenerieren. Zur Taktregeneration werden Phasenregelkreise verwendet, die aus dem empfangenen Signal ein möglichst stabiles neues Taktsignal gewinnen. Bei transparenten Datennetzen können Daten mit erheblich unterschiedlichen Datenraten übertragen werden. Falls keine zusätzlichen Maßnahmen getroffen werden, kann ein entsprechend einstellbarer Phasenregelkreis dann auf einer Oberwelle der Datenrate oder sogar auf einer Frequenz einrasten, die ein rationales Verhältnis zur Datenrate aufweist. Hierdurch kommt es zu einer ungewollten Überabtastung (Oversampling) bzw. fehlerhaften Abtastung des Datensignals.

Eine Möglichkeit die fehlerhafte Einrastung des Phasenregelkreise zu vermeiden ist in der Patentschrift DE 19952 197 C2 beschrieben. Hier werden spezielle Frequenzdiskriminatoren verwndet, die die Frequenz des erzeugten Taktsignals mit der des Empfangsignals vergleichen und einen Frequenzteiler des Phasenregelkreises entsprechend des gemessenen Frequenzunterschieds entsprechend verstellen.

In der Anmeldung WO 99/30457 wird ebenfalls eine Kombination eines Phasenregelkreises und eines Frequenzdetektors beschrieben, der hier als „Forward Rate Detector" ausgebildet ist. Realisiert wird der „Forward Rate Detector" mittels einer Vielzahl von Kippstufen, die mit einer Flanke des Datensignals eingestellt werden und mit von dieser Flanke abgelei teten und unterschiedlich lange verzögerten Impulsen zurückgestellt werden. Hierdurch werden die kürzesten gleichbleibenden logischen Zustände, d. h. die Dauer einzelner Datenbits, ermittelt und ein Filter entsprechend der ermittelten Datenrate eingestellt. Wenn die Taktgewinnung in einem größerer Bereich erfolgen soll, sind entsprechend viele Verzögerungsglieder und Abtastkippstufen neben einer entsprechend aufwendigen Auswerteeinheit erforderlich. Tabelle 1 läßt vermuten, dass die Anordnung zudem nur für festgelegte Datenraten geeignet ist. Auch die Verwendung eines einstellbaren Filters zur Taktregeneration lässt vermuten, dass die Anordnung nur für bestimmte Anwendungsfälle geeignet ist, da ein Filter, sobald es nicht angeregt wird, auf seiner Eigenfrequenz schwingt und deshalb eine phasenstarre Abtastung nicht gewährleistet erscheint.

Aufgabe der Erfindung ist es, eine fehlerhafte Abtastung eines Datensignals zu ermitteln. Die gewonnene Erkenntnis soll genutzt werden, um in einem Phasenregelkreis ein Taktsignal mit der richtigen Abtastfrequenz zu erzeugen.

Die Aufgabe wird durch die in den unabhängigen Ansprüchen 1 und 7 angegebenen Merkmale gelöst.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Vorteilhaft ist die rein digitale Arbeitsweise des Verfahrens. Der Grundgedanke der Erfindung besteht darin, dass eine Überabtastung zu einer Mehrfachabtastung der gleichen Daten bits führt bzw. sich eine ausgeprägten positiven Autokorrelation der Datenbits ergibt, wenn die (vom Abtasttakt bestimmte) Verzögerungszeit des Datensignals kürzer als die tatsächliche Bitlänge ist. Eine Veränderung der „Abtaststatistik" ermöglicht auch ein Erkennen der Unterabtastung. Je nach Aufwand kann das Verhältnis der Frequenzen zwischen Taktsignal und Datensignal direkt ermittelt werden oder – bei geringerem Aufwand –, ob beispielsweise eine Überabtastung vorliegt.

Die Erfindung wird anhand von Ausführungsbeispielen anhand von Figuren näher beschrieben.
Es zeigen
1 einen Phasenregelkreis,
2 eine Phasenvergleichsschaltung,
3 ein Zeitdiagramm zur korrekten Abtastung,
4 einen Prozessor,
5 eine Häufigkeitsverteilung von Abtastfolgen gleicher Bits,
6 eine Häufigkeitsverteilung von Abtastfolgen bei Überabtastung,
7 eine Variante des Phasenregelkreises,
8 eine Häufigkeitsverteitung bei geringfügiger Überabtastung,
9 ein Anordnung zur Gewinnung der Autokorrelationsfunktion und
10 Autokorrelationsfunktionen bei Überabtastung.
1 zeigt das Prinzipschaltbild eines Phasenregelkreises, der aus der Reihenschaltung eines Phasenkomparators 1, eines Filters 2, eines steuerbaren Oszillators 3 und eines einstellbaren Frequenzteilers 4, dessen Ausgang auf einen zweiten Eingang des Phasenkomparators 1 geführt ist, gebildet wird. Dem ersten Eingang des Phasenkomparators wird ein Datensignal DS zugeführt, auf dessen Frequenz der Phasenregelkreis einrastet, so dass ein erzeugtes Taktsignal TS mit der selben Frequenz erzeugt wird. Bei bestimmten Dimensionierungen kann der Phasenregelkreis jedoch auch auf einer vielfach höheren Frequenz einrasten oder bei einer Frequenz, die einem rationalen Verhältnis zur Datenrate entspricht.
Um eine Überabtastung zu erkennen, ist ein Prozessor 5 vorgesehen, dem sowohl das Taktsignal TS als auch das abgetastete Datensignal DSV zugeführt wird.
In 2 ist ein Ausführungsbeispiel des Phasendiskriminators dargestellt, der aus zwei in Serie geschalteten Kippstufen 6 und 7 und zwei Exclusive-OR-Gattern 8 und 9 besteht, von denen die erste eingangsseitig an den Ein- und Ausgang der ersten Kippstufe 6 und die zweite an den Ein- und Ausgang der zweiten Kippstufe 7 angeschaltet ist. Die Ausgänge der Exclusive-OR-Gatter sind mit den Eingängen eines als Komparator dienenden Operationsverstärkers 10 verbunden, dessen Ausgangssignal über das Filter 2 den Oszillator steuert.
Bei einem ordnungsgemäß arbeitenden Phasenregelkreis werden die Bits des Datensignals DS durch eine Flanke des Taktsignals TS exakt in ihrer Mitte abgetastet und liegen am Ausgang der ersten Kippstufe 6 als abgetastetes Datensignal DSA an. Ein entsprechendes Datensignal DS und das dazugehörige Taktsignal TS sind in 3 dargestellt. Vom Ausgang der zweiten Kippstufe 7 wird das Datensignal DSV verzögert einem Prozessor 5 zugefügt.
Das Prinzipschaltbild des Prozessors ist in 4 dargestellt. Dieser besteht aus einer Zähleinrichtung 12 (oder in einer nicht dargestellten Variante aus zwei Zählern), einer Summationseinrichtung 13 und einer Auswerteeinrichtung 14. Die Zähleinrichtung zählt aufeinanderfolgende gleiche Abtastwerte. Bei binären Daten sind dies die logische 0 oder die logische 1. Bei einer korrekt arbeitenden Phasenregelschleife wird eine alleinstehende logische 1 oder logische 0 jeweils nur einmal abgetastet werden, was hier einer Folge F1 ent spricht. Folgen von zwei gleichen Bits werden 2-fach abgetastet und als F2-Folge gewertet, Folgen von drei gleichen Bits werden 3-fach abgetastet usw.
In der Summationseinrichtung 13 des Prozessors nach 4 wird zunächst jeweils die Anzahl (Summenwert) SF1–SFm der verschieden langen Folgen F1–Fm während einer Messperiode ermittelt. Es ist zweckmäßig hieraus die Häufigkeitsverteilung dieser Summenwerte in der Auswerteeinrichtung 14 zu errechnen. Die Zeitpunkte dieser Auswertung können durch einen Timer (Zähler) 15 bestimmt werden, der die Abtastinpulse zählt.
Bei einer richtigen Abtastung ergibt sich die in 5 dargestellte Häufigkeitsverteilung H der Folgen Fi mit jeweils i = 1–m aufeinanderfolgender Bits. Die Häufigkeitsverteilung ist von der Verteilungen der Bitfolgen unterschiedlicher Länge und damit vom verwendeten Code abhängig.
In einer vereinfachten Anordnung und abhängig von der Realisation der Phasenregelschleife bzw. der möglichen Überabtastung kann es ausreichen, die Häufigkeitsverteilungen nur für wenige Folgen zu ermitteln.
5 zeigt eine typische Häufigkeitsverteilung H der Folgen Fi bei einem unkorrelierten Datensignal und korrekter Abtastung. Am häufigsten treten kurze Folgen mit jeweils 1 Bit auf. Mit geringerer Häufigkeit treten Folgen mit zwei identischen Bits auf, und mit weiter abnehmender Häufigkeit Folgen von 3, 4 usw. Bits.
Bei einer Überabtastung, beispielsweise bei einem 3-fachen Oversampling, wird jedes Bit dreifach abgetastet. Eine Folge von zwei gleichen Bits wird entsprechend 6-fach abgetastet usw. Dadurch ergibt sich die in 6 dargestellte Häufigkeitsverteilung. Der Faktor FA der Überabtastung bzw. fehlerhaften Abtastung wird aus den Summenwerten bzw. SFl – SFm der Häufigkeitsverteilung ermittelt und – gegebenenfalls umgesetzt – als Stellsignal für den Phasenregelkreis verwendet, um das Teilungsverhältnis N : 1 des Frequenzteilers und/oder die Frequenz des Oszillators 3 zu ändern.
Einige Phasenregelschleifen können nicht nur auf der 1, 2, 3,..., n-fachen Bitrate des Datensignals einrasten, sondern auch auf Frequenzen, die einem rationalen Verhältnis zur Datenrate entsprechen. Diese Fälle können ebenfalls erkannt werden, wenn entweder die Frequenz des Abtastsignals geändert wird oder gleich eine bewusste Überabtastung für Messzwecke erfolgt. Die Änderung der Frequenz des Taktsignals ist natürlich nur dann möglich, wenn für Messzwecke ein weiterer Phasenregelkreis vorgesehen ist. Erfolgt dagegen stets eine Überabtastung zu Messzwecken, dann ist kein zusätzlicher Phasenregelkreis erforderlich.
7 zeigt eine Variante des Phasenregelkreises, bei der der Frequenzteiler aus zwei Teilern 41 und 42 gebildet wird, wobei der Teiler 42 beispielsweise ein 2:1 Teiler ist. Dem Phasenkomparator ist eine Abtaststufe 17 vorgeschaltet, die das Datensignal mit einem Messtaktsignal TSM abtastet, das gegenüber dem Tastsignal die doppelte Taktrate aufweist. Bei korrekter Abtastung würden also Abtastfolgen mit 2, 4, 6, 8 usw. Bits auftreten, bei 1,5-facher Überabtastung Folgen von 3, 6, 9 usw. Bits.
Wenn der Abtastfaktor n kein ganzzahliges Verhältnis zur Datenrate ist, beispielsweise eine 1,5-fache Überabtastung vorliegt, so werden 1-Bit-Folgen je nach Phasenlage der Datenbits zu den Abtastimpulsen 1- oder 2-fach abgetastet. 2-Bit-Folgen werden 3-fach abgetastet, 3-Bit-Folgen werden 4- oder 5-fach abgetastet usw. Dies ergibt eine andere Verteilungshäufigkeit, die zur Ermittlung des Faktors der Überabtastung ausgewertet wird. Eine solche Häufigkeitsverteilung ist in 8 dargestellt.
Entsprechend der Ermittlung der Überabtastung können der Frequenzteiler 4 und/oder der Oszillator 3 vom Prozessor eingestellt werden. Die Häufigkeitsverteilung der Summenwerte SF1 bis SFm kann auch in ein Frequenzspektrum umgerechnet und dann ausgewertet werden. Die Auswertung der Folgen erfolgt periodisch, wobei die bisherigen Summenwerte fortgeschrieben oder gelöscht werden können. Bei einer Neueinstellung des Phasenregelkreises wird auch die Summationseinrichtung 13 zurückgestellt.
Bei einer Variante der Auswertung kann bei Erkennen einer Überabtastung auch das Ermitteln und Einstellen der richtigen Abtastfrequenz unterbleiben und statt dessen die Frequenz des Taktsignals kontinuierlich und/oder stufenweise verringert werden.
Eine in 9 dargestellte Variante der Erfindung verwendet die Autokorrelationsfunktion der abgetasteten Signalwerte, die beispielsweise in einer erweiterten Hogge-Schaltung gewonnen werden. Die Abtastwerte A_i–A_i–m werden in Kippstufen V1–Vm eines Schieberegisters gespeichert, um 1, 2,.. bis m Abtasttaktperioden T (die sich entsprechend der Taktrate ändern) verzögert, und die verzögerten Abtastwerte A_i–1 bis A_i–m werden jeweils mit dem aktuellen Abtastwert A_i in Exclusive-Or-Gattern EX1–EXm verglichen. Die so erhaltenen Vergleichsfunktionen AF1–AFm werden summiert und ergeben die Autokorrelationsfunktionen ACF_T.
Bei einer Zufallsfolge ist die Wahrscheinlichkeit für das Auftreten zweier gleicher Bits 0,5. Werden sie mit der richtigen Frequenz des Taktsignals abgetastet, ist bei allen Verzögerungszeiten keine Korrelation der Eingangssignale erkennbar. Sobald aber eine Überabtastung des Datensignals durch das Taktsignal vorliegt, ergeben sich zusätzliche Übereinstimmungen dieser Eingangssignale und damit eine mit der Überabtastung zunehmende Korrelation.
Bei einer Variante mit nur einer Kippstufe V1 wird das Ausgangssignal des Exclusive-Or-Gatter EX1 zu geeigneten Zeitpunkten mit dem Taktsignal TS (bei hohen Datenraten sind andere digitale Lösungen oft nicht möglich) abgetastet und die Abtastergebnisse gleich/ungleich werden als Folgen ausgewertet und aufsummiert, wie unter den 1 bis 3 beschrieben. Das Verfahren entspricht dann der bei der Anordnung nach 1 beschriebenen Methode.
Bei mehreren unterschiedlichen Verzögerungen durch die Kippstufen V1–Vm, wie in 9 dargestellt, ist es ausreichend, die bei unterschiedlichen Verzögerungszeiten die aus den Vergleichsfunktionen AF1–AFm gewonnenen Korrelationensfunktionen ACF auszuwerten.
Die Korrelationswerte ACF für eine Überabtastung sind im Diagramm 10 dargestellt. Ist keine Verzögerung vorhanden, stimmen die Abtastwerte immer überein. Dieses banale Ergebnis wird natürlich nicht ermittelt. Ist die Frequenz des Abtasttaktsignals dagegen höher als die Datenrate, werden Bits mehrfach abgetastet, was zu einer höheren Korrelation führt. Überschreitet die Verzögerungszeit die Bitdauer, ist bei statistisch verteilten Nullen und Einsen keine Korrelation mehr feststellbar. Auch hier kann durch ein Messtaktsignal mit höherer Frequenz ein differenzierteres Bild gewonnen werden, das auch ein Erkennen von nicht ganzzahligen Überabtastfaktoren ermöglicht.
Ebenso kann hier am einfachsten erkannt werden, ob eine Überabtastung vorliegt und der Phasenregelkreis kontinuierlich oder stufenweise nachgestellt werden.

Claims

Verfahren zur Ermittlung einer fehlerhaften Abtastung eines digitalen Datensignals (DS) durch ein phasenstarres Taktsignal (TS), dadurch gekennzeichnet, dass mehrere Folgen (F1; F2;...; Fm) mit einer unterschiedlichen Anzahl (1–m) von aufeinanderfolgenden gleichen Abtastwerten (0; 1) des Datensignals (DS) ermittelt werden, dass jeweils die Folgen (F1; F2;...; Fm) mit der gleichen Anzahl (1, 2, 3,..., m) gleicher Abtastwerte (0; 1) separat gezählt werden und dass eine Verteilung der Anzahl (SF1;...; SFm) gleicher Folgen (F1; F2;...; Fm) zur Ermittlung der fehlerhaften Abtastung ausgewertet wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zur Abtastung des Datensignals (DS) das Taktsignal (TS) verwendet wird und dass zur Feststellung einer fehlerhaften Abtastung ein zusätzliches Messtaktsignal (TSM) mit einer gegenüber dem Taktsignal (TS) höheren Frequenz zur Abtastung des Datensignals (DS) zu Messzwecken verwendet wird.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Taktsignal (TS) und das Messtaktsignal (TSM) in nur einem Phasenregelkreis erzeugt werden.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein zweiter Phasenregelkreis für Messzwecke vorgesehen ist.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass aus der Verteilung der Anzahl gleicher Folgen (F1; F2; F3;...; Fm), die jeweils die selbe Anzahl gleicher Abtastwerte aufweisen, das Verhältnis der Frequenz des Taktsignals (TS) zur Datenrate des Datensignals (DS) ermittelt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nur die Anzahl der ersten Folgen (F1) mit jeweils nur einem gleichen Abtastwert und von speziellen Folgen mit jeweils 2 oder mehr Abtastwerten gezählt wird.
Verfahren zur Ermittlung einer fehlerhaften Abtastung eines digitalen Datensignals (DS) durch ein phasenstarres Taktsignal (TS), dadurch gekennzeichnet, dass das Datensignal (DS) mit dem Taktsignal (TS) in ein Schieberegister (V1–Vm) eingespeichert wird, dass Autokorrelationsfunktionen (ACF_T = ACF1;...; ACFm) zwischen einem aktuellen Abtastwert (A_i) und jeweils einem um das Vielfache (1, 2,..., m) einer Abtasttaktperiode verzögerten an Ausgängen des Schieberegisters (V1–Vm) anliegenden Abtastwert (A_i–n, A_i–2,..., A_i–m) gebildet werden, dass die Ergebnisse der Autokorrelationsfunktionen (ACF1; ...; ACFm) zur Ermittlung der fehlerhaften Abtastung ausgewertet werden.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass zur Feststellung der Überabtastung ein Messtaktsignal (TSM) mit einer höheren Frequenz gegenüber dem Abtastsignal verwendet wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Auswertung der Messungen periodisch erfolgt.
Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, dass der Phasenregelkreis bei einer festgestellten fehlerhaften Abtastung durch Änderung der Frequenz seines einstellbaren Oszillators (3) oder des Teilungsverhältnisses seines Frequenzteilers (4) eingestellt wird.