CN105450231B - 一种集电极编码器解码电路 - Google Patents
一种集电极编码器解码电路 Download PDFInfo
- Publication number
- CN105450231B CN105450231B CN201510885308.3A CN201510885308A CN105450231B CN 105450231 B CN105450231 B CN 105450231B CN 201510885308 A CN201510885308 A CN 201510885308A CN 105450231 B CN105450231 B CN 105450231B
- Authority
- CN
- China
- Prior art keywords
- signal
- dir
- circuit
- xor
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本发明公开了一种集电极编码器解码电路，包括滤波电路、同步电路、隔离电路、数据处理电路和双上升沿D触发器芯片电路，差分信号A+、A‑、B+、B‑、Z+、Z‑从滤波电路输入，之后将滤波后的差分信号输入同步电路后得到同步信号A‑OUT、B‑OUT和Z‑OUT，实现同步后的信号由隔离电路进行隔离，并且得到的耦合信号A_DIR、B_DIR和QEPZ，再将耦合信号A_DIR、B_DIR输入数据处理电路得到参考基准信号A_XOR和B_XOR，最后将所得的A_XOR和B_XOR信号作为参考基准信号与耦合信号A_DIR和B_DIR输入双上升沿D触发器芯片电路，实现信号A_DIR、B_DIR分别与其进行基准性校验。本发明能够使信号总体上实现了衰减最小，抗干扰最佳，确保了信号的准确性。
Description
技术领域
本发明涉及编码器的技术领域，特别是集电极编码器解码电路的技术领域。
背景技术
编码器能够将信号或数据进行编制、转换为可用以通讯、传输和存储，而实现其功能的电路结构要有相应的的要求，一般的编码器解码电路在传输解码信号时，总会受到各种繁杂的信号干扰，而且在传输过程中容易衰减失真。
发明内容
本发明的目的就是解决现有技术中的问题，提出一种集电极编码器解码电路，能够使信号总体上实现了衰减最小，抗干扰最佳，确保了信号的准确性。为实现上述目的，本发明提出了一种集电极编码器解码电路，包括滤波电路、同步电路、隔离电路、数据处理电路和双上升沿D触发器芯片电路，差分信号A+、A-、B+、B-、Z+、Z-从滤波电路输入，之后将滤波后的差分信号输入同步电路后得到同步信号A-OUT、B-OUT和Z-OUT，实现同步后的信号由隔离电路进行隔离，并且得到的耦合信号A_DIR、B_DIR和QEPZ，再将耦合信号A_DIR、B_DIR输入数据处理电路得到参考基准信号A_XOR和B_XOR，最后将所得的A_XOR和B_XOR信号作为参考基准信号与耦合信号A_DIR和B_DIR输入双上升沿D触发器芯片电路，实现信号A_DIR、B_DIR分别与A_XOR、B_XOR进行基准性校验。
作为优选，所述滤波电路由电阻，发光二极管，双ESD保护二极管以及电容组成，其中A+、A-、B+、B-、Z+、Z-信号分别作为差分信号A、B和Z的正输入和负输入，并且经由电容来实现对差分信号进行滤波处理得到信号A+IN、A-IN、B+IN、B-IN、Z+IN、Z-IN。
作为优选，所述同步电路由电容、电感、电阻、发光二极管、四输入差分线路接收器芯片DS26C32A以及芯片LM393构成，将先前滤波电路后得到的差分信号，输入到差分线路接收器芯片DS26C32A，经过DS26C32A的运算处理后得到基于共同COM的数据信号A-OUT、B-OUT和Z-OUT，从而实现了数据信号的同步。
作为优选，所述隔离电路由电容、电阻、电感以及数据隔离器芯片ISO724DC构成，将同步信号A-OUT、B-OUT和Z-OUT输入到数据隔离器ISO724DC，再通过数据隔离器实现数据信号的隔离，得到耦合信号A_DIR、B_DIR和QEPZ。
作为优选，所述数据处理电路由电阻、电容以及芯片74HC86D构成，选择由数据隔离电路输出的两路信号A_DIR和B_DIR，分别经由74HC86D运算处理，并且输出的信号A_XOR和B_XOR作为下一级电路的参考基准信号。
作为优选，所述双上升沿D触发器芯片电路由电容和双上升沿D触发器芯片组成，将芯片74HC86D输出的信号A_XOR和信号B_XOR作为参考基准时钟信号输入双上升沿D触发器，通过将数据隔离电路输出的A_DIR信号、B_DIR信号与参考基准时钟信号进行比较运算，最终输出相应的信号NEG_A和信号NEG_B。
本发明的有益效果：本发明通过将差分信号A+、A-、B+、B-、Z+、Z-从滤波电路输入，之后将滤波后的差分信号输入同步电路后得到同步信号A-OUT、B-OUT和Z-OUT，实现同步后的信号由隔离电路进行隔离，并且得到的耦合信号A_DIR、B_DIR和QEPZ，再将耦合信号A_DIR、B_DIR输入数据处理电路得到参考基准信号A_XOR和B_XOR，最后将所得的A_XOR和B_XOR信号作为参考基准信号与耦合信号A_DIR和B_DIR输入双上升沿D触发器芯片电路，实现信号A_DIR、B_DIR分别与A_XOR、B_XOR进行基准性校验，能够使信号总体上实现了衰减最小，抗干扰最佳，确保了信号的准确性。
本发明的特征及优点将通过实施例结合附图进行详细说明。
【附图说明】
图1是本发明一种集电极编码器解码电路的滤波电路结构图；
图2是本发明一种集电极编码器解码电路的同步电路结构图；
图3是本发明一种集电极编码器解码电路的隔离电路结构图；
图4是本发明一种集电极编码器解码电路的数据处理电路结构图；
图5是本发明一种集电极编码器解码电路的双上升沿D触发器芯片电路结构图。
【具体实施方式】
参阅图1、图2、图3和图4，本发明一种集电极编码器解码电路，包括滤波电路、同步电路、隔离电路、数据处理电路和双上升沿D触发器芯片电路，差分信号A+、A-、B+、B-、Z+、Z-从滤波电路输入，之后将滤波后的差分信号输入同步电路后得到同步信号A-OUT、B-OUT和Z-OUT，实现同步后的信号由隔离电路进行隔离，并且得到的耦合信号A_DIR、B_DIR和QEPZ，再将耦合信号A_DIR、B_DIR输入数据处理电路得到参考基准信号A_XOR和B_XOR，最后将所得的A_XOR和B_XOR信号作为参考基准信号与耦合信号A_DIR和B_DIR输入双上升沿D触发器芯片电路，实现信号A_DIR、B_DIR分别与A_XOR、B_XOR进行基准性校验；所述滤波电路由电阻，发光二极管，双ESD保护二极管以及电容组成，其中A+、A-、B+、B-、Z+、Z-信号分别作为差分信号A、B和Z的正输入和负输入，并且经由电容来实现对差分信号进行滤波处理得到信号A+IN、A-IN、B+IN、B-IN、Z+IN、Z-IN；所述同步电路由电容、电感、电阻、发光二极管、四输入差分线路接收器芯片DS26C32A以及芯片LM393构成，将先前滤波电路后得到的差分信号，输入到差分线路接收器芯片DS26C32A，经过DS26C32A的运算处理后得到基于共同COM的数据信号A-OUT、B-OUT和Z-OUT，从而实现了数据信号的同步；所述隔离电路由电容、电阻、电感以及数据隔离器芯片ISO724DC构成，将同步信号A-OUT、B-OUT和Z-OUT输入到数据隔离器ISO724DC，再通过数据隔离器实现数据信号的隔离，得到耦合信号A_DIR、B_DIR和QEPZ；所述数据处理电路由电阻、电容以及芯片74HC86D构成，选择由数据隔离电路输出的两路信号A_DIR和B_DIR，分别经由74HC86D运算处理，并且输出的信号A_XOR和B_XOR作为下一级电路的参考基准信号；所述双上升沿D触发器芯片电路由电容和双上升沿D触发器芯片组成，将芯片74HC86D输出的信号A_XOR和信号B_XOR作为参考基准时钟信号输入双上升沿D触发器，通过将数据隔离电路输出的A_DIR信号、B_DIR信号与参考基准时钟信号进行比较运算，最终输出相应的信号NEG_A和信号NEG_B。
本发明一种集电极编码器解码电路，通过将差分信号A+、A-、B+、B-、Z+、Z-从滤波电路输入，之后将滤波后的差分信号输入同步电路后得到同步信号A-OUT、B-OUT和Z-OUT，实现同步后的信号由隔离电路进行隔离，并且得到的耦合信号A_DIR、B_DIR和QEPZ，再将耦合信号A_DIR、B_DIR输入数据处理电路得到参考基准信号A_XOR和B_XOR，最后将所得的A_XOR和B_XOR信号作为参考基准信号与耦合信号A_DIR和B_DIR输入双上升沿D触发器芯片电路，实现信号A_DIR、B_DIR分别与A_XOR、B_XOR进行基准性校验，能够使信号总体上实现了衰减最小，抗干扰最佳，确保了信号的准确性。
上述实施例是对本发明的说明，不是对本发明的限定，任何对本发明简单变换后的方案均属于本发明的保护范围。
Claims (6)
1.一种集电极编码器解码电路，其特征在于：包括滤波电路、同步电路、隔离电路、数据处理电路和双上升沿D触发器芯片电路，差分信号A+、A-、B+、B-、Z+、Z-从滤波电路输入，之后将滤波后的差分信号输入同步电路后得到同步信号A-OUT、B-OUT和Z-OUT，实现同步后的信号由隔离电路进行隔离，并且得到的耦合信号A_DIR、B_DIR和QEPZ，再将耦合信号A_DIR、B_DIR输入数据处理电路得到参考基准信号A_XOR和B_XOR，最后将所得的A_XOR和B_XOR信号作为参考基准信号与耦合信号A_DIR和B_DIR输入双上升沿D触发器芯片电路，实现信号A_DIR、B_DIR分别与A_XOR、B_XOR进行基准性校验。
2.如权利要求1所述的一种集电极编码器解码电路，其特征在于：所述滤波电路由电阻，发光二极管，双ESD保护二极管以及电容组成，其中A+、A-、B+、B-、Z+、Z-信号分别作为差分信号A、B和Z的正输入和负输入，并且经由电容来实现对差分信号进行滤波处理得到信号A+IN、A-IN、B+IN、B-IN、Z+IN、Z-IN。
3.如权利要求1所述的一种集电极编码器解码电路，其特征在于：所述同步电路由电容、电感、电阻、发光二极管、四输入差分线路接收器芯片DS26C32A以及芯片LM393构成，将先前滤波电路后得到的差分信号，输入到差分线路接收器芯片DS26C32A，经过DS26C32A的运算处理后得到基于共同COM的数据信号A-OUT、B-OUT和Z-OUT，从而实现了数据信号的同步。
4.如权利要求1所述的一种集电极编码器解码电路，其特征在于：所述隔离电路由电容、电阻、电感以及数据隔离器芯片ISO724DC构成，将同步信号A-OUT、B-OUT和Z-OUT输入到数据隔离器ISO724DC，再通过数据隔离器实现数据信号的隔离，得到耦合信号A_DIR、B_DIR和QEPZ。
5.如权利要求1所述的一种集电极编码器解码电路，其特征在于：所述数据处理电路由电阻、电容以及芯片74HC86D构成，选择由数据隔离电路输出的两路信号A_DIR和B_DIR，分别经由74HC86D运算处理，并且输出的信号A_XOR和B_XOR作为下一级电路的参考基准信号。
6.如权利要求5所述的一种集电极编码器解码电路，其特征在于：所述双上升沿D触发器芯片电路由电容和双上升沿D触发器芯片组成，将芯片74HC86D输出的信号A_XOR和信号B_XOR作为参考基准时钟信号输入双上升沿D触发器，通过将数据隔离电路输出的A_DIR信号、B_DIR信号与参考基准时钟信号进行比较运算，最终输出相应的信号NEG_A和信号NEG_B。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510885308.3A CN105450231B (zh) | 2015-12-04 | 2015-12-04 | 一种集电极编码器解码电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510885308.3A CN105450231B (zh) | 2015-12-04 | 2015-12-04 | 一种集电极编码器解码电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105450231A CN105450231A (zh) | 2016-03-30 |
| CN105450231B true CN105450231B (zh) | 2018-12-07 |
Family
ID=55560085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510885308.3A Active CN105450231B (zh) | 2015-12-04 | 2015-12-04 | 一种集电极编码器解码电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105450231B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465268A (en) * | 1994-01-14 | 1995-11-07 | The Grass Valley Group, Inc. | Digital decoding of biphase-mark encoded serial digital signals |
| CN201910790U (zh) * | 2010-12-30 | 2011-07-27 | 成都四威航空电源有限公司 | 旋转编码器的解码电路 |
| CN202374249U (zh) * | 2011-12-23 | 2012-08-08 | 保定天威集团有限公司 | 一种仪器用旋转编码器解码电路 |
| CN205232201U (zh) * | 2015-12-04 | 2016-05-11 | 浙江佳乐科仪股份有限公司 | 一种集电极编码器解码电路 |
-
2015
- 2015-12-04 CN CN201510885308.3A patent/CN105450231B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465268A (en) * | 1994-01-14 | 1995-11-07 | The Grass Valley Group, Inc. | Digital decoding of biphase-mark encoded serial digital signals |
| CN201910790U (zh) * | 2010-12-30 | 2011-07-27 | 成都四威航空电源有限公司 | 旋转编码器的解码电路 |
| CN202374249U (zh) * | 2011-12-23 | 2012-08-08 | 保定天威集团有限公司 | 一种仪器用旋转编码器解码电路 |
| CN205232201U (zh) * | 2015-12-04 | 2016-05-11 | 浙江佳乐科仪股份有限公司 | 一种集电极编码器解码电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105450231A (zh) | 2016-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2015006568A4 (en) | Network node connection configuration | |
| CN104935311B (zh) | 一种数字信号隔离器及相应的脉宽编解码方法 | |
| CN103888147B (zh) | 一种串行转并行转换电路和转换器以及转换系统 | |
| CN108259069B (zh) | 数据传输系统 | |
| CN105591697A (zh) | 高精度光纤时频环形组网系统和组网方法 | |
| CN107770025A (zh) | 一种环形差分通讯的组网装置 | |
| CN105450231B (zh) | 一种集电极编码器解码电路 | |
| CN205232201U (zh) | 一种集电极编码器解码电路 | |
| CN207560032U (zh) | 环形差分通讯的组网装置 | |
| CN204991907U (zh) | 一种北斗四频点多工器 | |
| CN203326979U (zh) | 一种无极性连接的rs485电路 | |
| CN107409106A (zh) | 接收电路、电子装置、发送/接收系统及接收电路控制方法 | |
| CN202475477U (zh) | 一种rs485接口转串口的自动切换收发电路 | |
| CN103401588B (zh) | 一种低压电力载波三相耦合电路 | |
| CN205336276U (zh) | 一种基于多绕组耦合电感电力线载波通讯系统 | |
| CN203554423U (zh) | 抗干扰的音频接收设备及系统 | |
| CN203746065U (zh) | 微处理器的串口扩展器 | |
| CN105471477A (zh) | 一种基于多绕组耦合电感电力线载波通讯系统及方法 | |
| CN105512078A (zh) | 一种spi总线的驱动方法、系统及电子设备 | |
| CN1964245A (zh) | 一种rs485面向字符的同步串行通信总线空闲时的抗干扰装置 | |
| CN205068388U (zh) | 一种接收dphy串行信号的二分频电路 | |
| CN204808017U (zh) | 炼钢通讯网络连接系统 | |
| CN202261301U (zh) | 2-fe物理隔离光纤收发器 | |
| CN204289852U (zh) | 一种高差分对密度的高速传输连接器 | |
| CN102970254B (zh) | 一种提高堆叠芯片系统中芯片之间信号传输效率的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: 314300 No. 1070 Lane 88 Yanbei West Road, Wuyuan Street, Haiyan County, Jiaxing City, Zhejiang Province Patentee after: ZHEJIANG JAROL SCIENTIFIC INSTRUMENT Co.,Ltd. Address before: 314300 Guyuan Village, Haiyan County, Jiaxing City, Zhejiang Province Patentee before: ZHEJIANG JAROL SCIENTIFIC INSTRUMENT Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20160330 Assignee: Jiaxing Leyao New Energy Co.,Ltd. Assignor: ZHEJIANG JAROL SCIENTIFIC INSTRUMENT Co.,Ltd. Contract record no.: X2023330000384 Denomination of invention: A Collector Encoder Decoding Circuit Granted publication date: 20181207 License type: Common License Record date: 20230712 |
|
| EE01 | Entry into force of recordation of patent licensing contract |