DE10304173A1 - Halbleiterspeicherbaustein und ein zugehöriges Einschaltleseverfahren - Google Patents

Halbleiterspeicherbaustein und ein zugehöriges Einschaltleseverfahren

Info

Publication number
DE10304173A1
DE10304173A1 DE10304173A DE10304173A DE10304173A1 DE 10304173 A1 DE10304173 A1 DE 10304173A1 DE 10304173 A DE10304173 A DE 10304173A DE 10304173 A DE10304173 A DE 10304173A DE 10304173 A1 DE10304173 A1 DE 10304173A1
Authority
DE
Germany
Prior art keywords
voltage
semiconductor memory
read
detection signal
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10304173A
Other languages
English (en)
Other versions
DE10304173B4 (de
Inventor
Seung-Keun Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10304173A1 publication Critical patent/DE10304173A1/de
Application granted granted Critical
Publication of DE10304173B4 publication Critical patent/DE10304173B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

Die Erfindung bezieht sich auf einen Halbleiterspeicherbaustein (100) mit einem Speicherzellenfeld (110), das als Matrix mit Zeilen und Spalten ausgeführt ist, und auf ein zugehöriges Einschaltleseverfahren. DOLLAR A Erfindungsgemäß sind ein Spannungsdetektor (180) zum Aktivieren eines ersten Detektionssignals (PWRUP), wenn eine Versorgungsspannung während der Einschaltphase eine erste Detektionsspannung erreicht, ein Lesespannungsgenerator (200) zum Erzeugen einer Lesespannung (V¶WL¶) in Abhängigkeit des ersten Detektionssignals (PWRUP) und zum Aktivieren eines zweiten Detektionssignals (Comp), wenn die Lesespannung (V¶WL¶) eine zweite Detektionsspannung (Vref) erreicht, ein Lesestart-Generator (210) zum Erzeugen eines Lesestart-Signals (READ_START) in Abhängigkeit von der Aktivierung des zweiten Detektionssignals (Comp) und eine Leseschaltung zum Auslesen von Daten aus dem Speicherzellenfeld (110) in Abhängigkeit vom Lesestart-Signal (READ_START) vorgesehen. DOLLAR A Verwendung z. B. für nichtflüchtige Halbleiterspeicherbauelemente.

Description

  • Die Erfindung bezieht sich auf einen Halbleiterspeicherbaustein, insbesondere auf einen nichtflüchtigen Halbleiterspeicherbaustein, nach dem Oberbegriff des Patentanspruchs 1 und auf ein zugehöriges Einschaltleseverfahren.
  • Halbleiterspeicherbausteine werden generell als flüchtige Halbleiterbausteine, wie beispielsweise SRAMs oder DRAMs, oder als nichtflüchtige Halbleiterspeicherbausteine, wie beispielsweise Mask-ROMs oder Flash-Speicher klassifiziert. Nichtflüchtige Speicher können während des Zeitraums ausgelesen werden, in dem die Betriebsspannung anfänglich an den Speicher angelegt wird, d. h. während eines "Einschaltvorgangs". Bei flüchtigen Speichern hingegen müssen während Einschaltzeiträumen Schreibvorgänge Lesevorgängen vorausgehen, weil sie ohne angelegte Energieversorgung keine Daten speichern können. Deshalb gibt es während des Einschaltvorgangs keine gültigen Daten in einem flüchtigen Speicherbaustein. Ein Auslesevorgang während des Einschaltvorgangs wird nachfolgend auch als Einschaltlesevorgang bezeichnet.
  • Der Einschaltlesevorgang benötigt ein Minimum an Wortleitungsspannung, bevor er durchgeführt werden kann. Wird der Einschaltlesevorgang durchgeführt, bevor eine adäquate Wortleitungsspannung vorhanden ist, dann funktioniert er nicht oder er erzeugt ungültige Daten. Ein Grund dafür ist, dass wenn ein Abtastvorgang mit einer unter einem bestimmten Pegel liegenden, zu niedrigen Wortleitungsspannung durchgeführt wird, eine Speicherzelle, beispielsweise eine An-Zelle, die an diese niedrige Wortleitungsspannung angekoppelt ist, mit einem zu kleinen Kanalstrom versorgt wird, wodurch ein Lesefehler für die An-Zelle hervorgerufen wird.
  • Die Aufgabe der Erfindung ist es, einen Hallbleiterspeicherbaustein, insbesondere einen nichtflüchtigen Halbleiterspeicherbaustein, der einen stabilen Einschaltlesevorgang durchführen kann, und ein zugehöriges Einschaltleseverfahren anzugeben.
  • Die Erfindung löst diese Aufgabe durch die Bereitstellung eines Halbleiterspeicherbausteins, insbesondere eines nichtflüchtigen Halbleiterspeicherbausteins, mit den Merkmalen des Anspruchs 1 und eines Einschaltleseverfahren nach Anspruch 17.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Da bei dem erfindungsgemäßen Halbleiterspeicherbaustein, insbesondere einem nichtflüchtigen Halbleiterspeicherbaustein, ein Einschaltlesevorgang erst dann aktiviert wird, wenn eine Lesespannung oder eine Wortleitungsspannung einen bestimmten Pegel erreicht hat, wird verhindert, dass der Einschaltlesevorgang mit einer zu niedrigen Lesespannung durchgeführt wird, wodurch ein stabiler Einschaltlesevorgang ohne Fehler durchgeführt werden kann.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt. Es zeigen:
  • Fig. 1 ein Blockschaltbild eines erfindungsgemäßen Halbleiterspeicherbausteins;
  • Fig. 2 ein Schaltbild eines Einschaltdetektors, der in dem in Fig. 1 dargestellten Halbleiterspeicherbaustein benutzt werden kann;
  • Fig. 3 ein Schaltbild eines Lesespannungsgenerators, der in dem in Fig. 1 dargestellten Halbleiterspeicherbaustein benutzt werden kann;
  • Fig. 4 ein Schaltbild eines Oszillators, der in dem in Fig. 3 dargestellten Lesespannungsgenerator benutzt werden kann;
  • Fig. 5 ein Schaltbild einer Ladungspumpe, die in dem in Fig. 4 dargestellten Oszillator benutzt werden kann; und
  • Fig. 6 ein Zeitablaufdiagramm eines Einschaltlesevorgangs mit dem in Fig. 1 dargestellten Halbleiterspeicherbaustein.
  • Fig. 1 zeigt einen funktionalen Aufbau eines erfindungsgemäßen Halbleiterspeicherbausteins, der im dargestellten Ausführungsbeispiel als nichtflüchtiger Halbleiterspeicherbaustein 100 ausgeführt ist. Der nichtflüchtige Halbleiterspeicherbaustein 100 kann eine Art asynchroner Speicher sein, der benutzt wird, um ein Computersystem neu zu laden, beispielsweise ein NOR-Flash-Speicherbaustein, ein Mask-ROM oder ein ferroelektrischer Speicher. Wie aus Fig. 1 ersichtlich ist, umfasst der nichtflüchtige Halbleiterspeicherbaustein 100 ein Speicherzellenfeld 110, eine Abtastschaltung 120, ein Spalten-Gatter 130, einen Datenausgangspuffer 140, einen Adressenpuffer 150, einen Zeilen-Decoder 160, einen Spalten-Decoder 170, einen Einschaltdetektor 180, einen Inverter INV10, ein S-R-Flip-Flop 190, einen Lesespannungsgenerator 200, eine Lesestart-Schaltung 210 und eine Lesesteuerschaltung 220. Eine Leseschaltung, die die Abtastschaltung 120, das Spalten-Gatter 130, den Zeilen-Decoder 160 und den Spalten-Decoder 170 umfasst, wird in Verbindung mit einem Auslesen von Daten aus dem Speicherzellenfeld benutzt.
  • Das Speicherzellenfeld 110 ist aus einer Anzahl von Speicherzellen aufgebaut, die an Wortleitungen oder Zeilen und Bitleitungen oder Spalten angeordnet sind. Jede einzelne Speicherzelle kann beispielsweise eine elektrisch löschbare und programmierbare NOR-Flash-Speicherzelle, eine Mask-ROM-Speicherzelle, die durch eine Ionenimplantation hergestellt werden kann, oder eine ferroelektrische Speicherzelle sein, die elektrisch programmierbar ist. Bei einer NOR-Flash-Speicherzelle oder einer Mask-ROM-Speicherzelle detektiert die Abtastschaltung 120 Daten von den in Kreuzungsbereichen angeordneten Speicherzellen. Die abgetasteten Daten werden zum Datenausgangspuffer 130 übertragen. Beim Typ mit ferroelektrischen Speicherzellen detektiert die Abtastschaltung 120 Daten von Speicherzellen einer Zeile, die vom Zeilen-Decoder 160 ausgewählt wird, und überträgt die abgetasteten Daten dann über das Spalten-Gatter 130, das vom Spalten-Decoder 170 betrieben wird, zum Datenausgangspuffer 140. Eine Zeilenadresse vom Adressenpuffer 150 wird dem Zeilen-Decoder 160 zur Verfügung gestellt, während eine Spaltenadresse vom Adressenpuffer 150 an den Spalten-Decoder 170 angelegt wird.
  • Der in Fig. 2 dargestellte Einschaltdetektor 180 erzeugt ein Einschaltdetektionssignal PWRUP, wenn eine Versorgungsspannung Vcc größer als eine vorbestimmte Spannung VDET ist. Das Einschaltdetektionssignal PWRUP ist auf einem niedrigen Pegel, wenn die Versorgungsspannung Vcc kleiner als die vorbestimmte Spannung VDET ist, und ist auf einem hohen Pegel, wenn die Versorgungsspannung Vcc größer als die vorbestimmte Spannung VDET ist. Wie aus Fig. 2 ersichtlich ist, umfasst der Einschaltdetektor 180 einen Widerstand R10, einen NMOS-Transistor MN10 und Inverter INV12, INV14 und INV16. Der Widerstand R10 ist zwischen der Versorgungsspannung Vcc und einem Knoten N1 eingeschleift, und der NMOS-Transistor MN10 ist zwischen dem Knoten N1 und einer Massespannung GND eingeschleift. Das Gate des NMOS- Transistors MN10 ist ebenfalls mit dem Knoten N1 verbunden. Die Inverter INV12, INB14 und INV16 sind zwischen dem Konten N1 und einem Ausgangsanschluss, der das Einschaltdetektionssignal PWRUP ausgibt, in Reihe eingeschleift. Zum Einschaltzeitpunkt steigt die Spannung am Knoten N1 gemeinsam mit einem anfänglichen Anstieg der Versorgungsspannung Vcc an. Das Einschaltdetektionssignal PWRUP wird während des sperrenden Zustands des NMOS-Transistors MN10 auf einem niedrigen Pegel gehalten. Wenn die Spannung am Knoten N1 hoch genug angestiegen ist, um den NMOS-Transistor MN10 leitend zu schalten, geht das Einschaltdetektionssignal PWRUP auf einen hohen Pegel.
  • Das in Fig. 3 dargestellte S-R-Flip-Flop 190 wird durch ein invertiertes Einschaltdetektionssignal nPWRUP zurüclkgesetzt, das vom Inverter INV10 zur Verfügung gestellt wird, und dadurch wird ein Ausgangssignal FF_OUT des S-R-Flip-Flops 190 mit einem niedrigen Pegel erzeugt. Wenn das invertierte Einschaltdetektionssignal nPWRUP von einem niedrigen Pegel auf einen hohen Pegel wechselt oder wenn die Versorgungsspannung Vcc kleiner als die Spannung VDET ist, wird das S-R- Flip-Flop 190 dadurch zurückgesetzt. Ein Detektionssignal Comp, das vom Lesespannungsgenerator 200 erzeugt wiird, setzt das S-R-Flip-Flop 190 und erzeugt ein Ausgangssignal FF_OUT mit einem hohen Pegel, wozu das invertierte Einschaltdetektionssignal nPWRUP von einem hohen Pegel auf einen niedrigen Pegel gezogen wird, wenn die Versorgungsspannung Vcc über die Spannung VDET ansteigt.
  • Der Lesespannungsgenerator 200 beginnt mit einem Erzeugen der Lesespannung in Form einer Wortleitungsspannung VWL, wenn das Einschaltdetektionssignal PWRUP auf einem hohen Pegel aktiviert ist, und beendet die Erzeugung der Lesespannung VWL, wenn die Lesespannung VWL einen gewünschten Spannungspegel bzw. Zielspannungspegel erreicht hat. Wenn die Lesespannung VWL unter den gewünschten Spannungspegel absinkt, nimmt der Lesespannungsgenerator 200 die Erzeugung der Lesespannung VWL wieder auf. Das Detektionssignal Comp, das darüber informiert, ob die Lesespannung VWL über einem gewünschten Spannungspegel liegt, wird als Setzsignal für das S-R- Flip-Flop 190 benutzt. Wenn das Detektionssignal Comp von einem niedrigen Pegel auf einen hohen Pegel wechselt, wechselt das Ausgangssignal FF_OUT des S-R-Flip-Flops 190 ebenfalls von einem niedrigen Pegel auf einen hohen Pegel. Das auf einem hohen Pegel liegende Ausgangssignal FF_OUT wird solange beibehalten, bis die Versorgungsspannung Vcc abgeschaltet wird oder unter die Spannung VDET absinkt.
  • Die Lesestart-Schaltung 210 von Fig. 1 erzeugt ein Lesestart-Signal READ_START in Abhängigkeit vom Ausgangssignal FF_OUT des S-R- Flip-Flops 190 und vom Ausgangssignal des Adressenpuffers 150. Das Lesestart-Signal READ START ist aktiv auf einem hohen Pegel, wenn das Ausgangssignal FF_OUT auf einen hohen Pegel gesetzt ist, die Lesespannung VWL einen gewünschten Spannungspegel während der Einschaltzeitdauer erreicht oder das Ausgangssignal des Adressenpuffers 150 einen Pegelwechsel hat, was bedeutet, dass ein Lesevorgang synchron mit einer Eingabe einer externen Adresse nach dem Einschaltlesevorgang beginnt. Die Lesesteuerschaltung 220 bringt die Abtastschaltung 120 dazu, in Abhängigkeit vom Lesestart-Signal READ_START einen stabilen Lesevorgang nach einem Einschaltvorgang durchzuführen.
  • Wie aus Fig. 3 ersichtlich ist, umfasst der Lesespannungsgenerator 200 einen Spannungsteiler 201, einen Komparator 202, einen Oszillator 203 und eine Ladungspumpe 204. Der Spannungsteiler 201 bestimmt eine durch Teilen der Lesespannung VWL mittels der Widerstände R11 und R12 gebildete Spannung, die zwischen die Lesespannung VWL und die Massespannung GND in Reihe eingeschleift sind. Der Komparator 202 arbeitet nur, wenn das Einschaltdetektionssignal PWRUP auf hohem Pegel aktiv ist, und erzeugt das Detektionssignal Comp, das durch einen Vergleich der geteilten Spannung Vdiv mit einer Referenzspannung Vref entsteht. Das Detektionssignal Comp wird auf einen niedrigen Pegel gelegt, wenn die Spannung Vdiv kleiner als die Spannung Vref ist, während es auf einen hohen Pegel gelegt wird, wenn die Spannung Vdiv größer als die Spannung Vref ist. Das Detektionssignal Comp auf einem hohen Pegel setzt das S-R-Flip-Flop 190.
  • Wie aus Fig. 4 ersichtlich ist, erzeugt der Oszillator 203 ein Taktsignal CLK_PUMP in Abhängigkeit von den Signalen Comp und nPWRUP und umfasst ein NOR-Gatter G10, einen Inverter INV18, einen Widerstand R14, einen Kondensator C10 und Inverter INV20 und INV22. Das Taktsignal CLK_PUMP wird vom Oszillator 203 nicht erzeugt, wenn die Versorgungsspannung Vcc kleiner ist als die Detektionsspannung VDET oder die geteilte Spannung Vdiv größer ist als die Referenzspannung Vref, während es erzeugt wird, wenn die Versorgungsspannung Vcc größer ist als die Detektionsspannung VDET, beispielsweise 2,3 V gegenüber 3,3 V der Versorgungsspannung Vcc, und wenn die Spannung Vdiv kleiner ist als die Referenzspannung Vref.
  • Wie aus Fig. 5 ersichtlich ist, erzeugt die Ladungspumpe 204 die Lesespannung VWL in Abhängigkeit vom Taktsignal CLK_PUMP, das vom Oszillator 203 zur Verfügung gestellt wird. Die Ladungspumpe 204 umfasst Inverter INV24 und INV26, Kondensatoren C12, C14, C16 und 018 und PMOS-Transistoren MP10, MP12, MP14, MP16 und MP18. Die Lesespannung VWL wird auf den Pegel der Versorgungsspannung Vcc vorgeladen, bevor sie auf ihren Arbeitsspannungspegel umgeladen wird.
  • Fig. 6 zeigt ein Zeitablaufdiagramm eines Einschaltvorgangs mit dem in Fig. 1 beispielhaft dargestellten nichtflüchtigen Halbleiterspeicherbaustein. Während eines allmählichen Ansteigens der Versorgungsspannung Vcc, die von einem System benutzt wird, in das der vorliegende nichtflüchtige Speicher eingebunden ist, stellt der Einschaltdetektor 180 fest, ob die Versorgungsspannung Vcc die vorbestimmte Detektionsspannung VDET erreicht hat. Wenn die Versorgungsspannung Vcc kleiner ist als die Detektionsspannung VDET, wird das Einschaltdetektionssignal PWRUP mit einem niedrigen Pegel bereitgestellt, um das S-R- Flip-Flop 190 durch das Signal nPWRUP mit einem hohen Pegel zurückzusetzen, das vom Inverter INV10 ausgegeben wird.
  • Wenn die Versorgungsspannung Vcc die vorbestimmte Detektionsspannung VDE erreicht, geht das Einschaltdetektionssignal PWRUP auf einen hohen Pegel. Dann wird der NMOS-Transistor MN12 gemäß Fig. 3 durch das Einschaltdetektionssignal PWRUP auf einem hohen Pegel leitend geschaltet, damit die geteilte Spannung Vdiv mit der Referenzspannung Vref verglichen werden kann. Weil die Lesespannung VWL zu diesem Zeitpunkt des Einschaltvorgangs unter dem gewünschten Spannungspegel, z. B. 5 V, liegt, erzeugt der Oszillator 203 das Taktsignal CLK_PUMP, um die Ladungspumpe 204 zu treiben.
  • Wenn die Lesespannung VWL, die vom Ausgang der Ladungspumpe 204 erhöht wird, den gewünschten Spannungspegel erreicht, d. h. Vdiv ist größer als Vref, wechselt das Detektionssignal Comp von einem niedrigen Pegel auf einen hohen Pegel. Währenddessen wechselt das Ausgangssignal FF_OUT des S-R-Flip-Flops 190 ebenfalls von einem niedrigen Pegel auf einen hohen Pegel. Die Lesestart-Schaltung 210 erzeugt gemäß Fig. 1 das Lesestart-Signal READ_START, das ein kurzer Puls mit einem hohen Pegel ist, in Abhängigkeit vom Ansteigen des Ausgangssignals FF_OUT.
  • Die Lesesteuerschaltung 220 führt den Einschaltlesevorgang in Abhängigkeit vom Lesestart-Signal READ_START durch. Bevor die Versorgungsspannung Vcc den gewünschten Spannungspegel erreicht, wird eine externe Anfangsadresse von einer Systemzentraleinheit an den Speicher angelegt. Die externe Adresse XA wird durch den Adressenpuffer zum Zeilendecoder 160 und zum Spaltendecoder 170 übertragen, wie in Fig. 1 gezeigt. Der Zeilendecoder 160 und der Spaltendecoder 170 bestimmen Speicherzellen in Abhängigkeit von der empfangenen Adresse. Daten, die in den ausgewählten Speicherzellen gespeichert sind, werden durch die Abtastschaltung 120 detektiert und dann durch das Spalten-Gatter 130 zum Datenausgangspuffer 140 übertragen. Danach werden die im Datenausgangspuffer 140 zwischengespeicherten Daten in Abhängigkeit von einem Ausgangsfreigabesignal vom Speicherbaustein ausgegeben. Während das dargestellte Ausführungsbeispiel eine externe Adresse benutzt, die von einer Systemzentraleinheit, beispielsweise von einer Systemsteuerschaltung wie einer CPU, zur Verfügung gestellt wird, ist es auch möglich, eine Adresse für den Einschaltlesevorgang selbst vorzubereiten. So kann beispielsweise der Adressenpuffer 150 mit dem Einschaltdetektionssignal PWRUP des Einschaltdetektors 180 angesteuert werden, um eine Anfangsadresse zu erzeugen.

Claims (18)

1. Halbleiterspeicherbaustein, insbesondere nichtflüchtiger Halbleiterspeicherbaustein, mit
einem Speicherzellenfeld (110), das als Matrix mit Zeilen und Spalten ausgeführt ist,
gekennzeichnet durch
einen Spannungsdetektor (180) zum Aktivieren eines ersten Detektionssignals (PWRUP), wenn eine Versorgungsspannung (Vcc) während einer Einschaltphase eine erste Detektionsspannung (VDET) erreicht,
keinen Lesespannungsgenerator (200) zum Erzeugen einer Lesespannung (VWL) in Abhängigkeit des ersten Detektionssignals (PWRUP) und zum Aktivieren eines zweiten Detektionssignals (Comp), wenn die Lesespannung (VWL) eine zweite Detektionsspannung (Vref) erreicht,
eine Lesestart-Schaltung (210) zum Erzeugen eines Lesestart- Signals (READ_START) in Abhängigkeit von einer Aktivierung des zweiten Detektionssignals und
eine Leseschaltung zum Auslesen von Daten aus dem Speicherzellenfeld (110) in Abhängigkeit vom Lesestart-Signal.
2. Halbleiterspeicherbaustein nach Anspruch 1, dadurch gekennzeichnet, dass die Leseschaltung einen Zeilendecoder (160) zum Auswählen einer Zeile in Abhängigkeit von einer Zeilenadresse und zum Übertragen der Lesespannung (VWL) zur ausgewählten Zeile umfasst.
3. Halbleiterspeicherbaustein nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Leseschaltung einen Spaltendecoder (170) zum Auswählen eines Teils der Spalten in Abhängigkeit von Spaltenadressen umfasst.
4. Halbleiterspeicherbaustein nach Anspruch 3, dadurch gekennzeichnet, dass die Leseschaltung eine Abtastschaltung (120) zum Auslesen der Daten aus einer von den ausgewählten Zeilen und Spalten angesprochenen Speicherzelle umfasst.
5. Halbleiterspeicherbaustein nach Anspruch 4, dadurch gekennzeichnet, dass eine Lesesteuerschaltung (220) die Abtastschaltung in Abhängigkeit vom Lesestart-Signal (READ_START) steuert.
6. Halbleiterspeicherbaustein nach einem der Ansprüche 3 bis 5, gekennzeichnet durch einen Adressenpuffer (150) zum Empfangen von Adressen, die die Zeilenadresse und Spaltenadressen für den Zeilendecoder (160) und den Spaltendecoder (170) zur Verfügung stellen.
7. Halbleiterspeicherbaustein nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass die Zeilenadresse und Spaltenadressen bzw. die vom Adressenpuffer (150) empfangenen Adressen von einer externen Quelle außerhalb des Halbleiterspeicherbausteins (100) zugeführt werden.
8. Halbleiterspeicherbaustein nach einem der vorherigen Ansprüche, gekennzeichnet durch ein Flip-Flop (190), das durch das erste Detektionssignal (PWRUP) zurückgesetzt und durch das zweite Detektionssignal (Comp) gesetzt wird.
9. Halbleiterspeicherbaustein nach Anspruch 8, dadurch gekennzeichnet, das die Lesestart-Schaltung (210) durch das Flip-Flop (190) aktiviert wird, wenn das Flip-Flop (190) durch das zweite Detektionssignal (Comp) gesetzt wird.
10. Halbleiterspeicherbaustein nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die erste Detektionsspannung (VDET) niedriger ist als die Versorgungsspannung (Vcc).
11. Halbleiterspeicherbaustein nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der Halbleiterspeicherbaustein (100) ein Neuladespeicher eines Computersystems ist.
12. Halbleiterspeicherbaustein nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der Halbleiterspeicherbaustein (100) ein asynchroner Speicher ist.
13. Halbleiterspeicherbaustein nach Anspruch 12, dadurch gekennzeichnet, dass der asynchrone Speicher ein NOR-Flash-Speicher oder ein Mask-ROM ist.
14. Halbleiterspeicherbaustein nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der Lesespannungsgenerator (200) folgende Elemente umfasst:
- einen Oszillator (203) zum Erzeugen eines Taktsignals (CLK_PUMP) in Abhängigkeit vom ersten und zweiten Detektionssignal (PWRUP, Comp) und
- eine Ladungspumpe (204) zum Erzeugen der Lesespannung (VWL) in Abhängigkeit vom Taktsignal (CLK_PUMP).
15. Halbleiterspeicherbaustein nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das zweite Detektionssignal (Comp) nach einem Vergleich einer Referenzspannung (Vref) mit einer von der Lesespannung (VWL) geteilten Spannung (Vdiv) in Abhängigkeit von einem aktivierten Zustand des ersten Detektorsignals (PWRUP) erzeugt wird.
16. Halbleiterspeicherbaustein (100) nach einem der Ansprüche 6 bis 15, dadurch gekennzeichnet, dass die Lesestart-Schaltung (210) das Lesestart-Signal (READ START) immer dann erzeugt, wenn ein Ausgangssignal des Adressenpuffers (150) einen Pegelwechsel hat, nachdem die Versorgungsspannung (Vcc) eine Zielspannung erreicht hat.
17. Einschaltleseverfahren für einen Halbleiterspeicherbaustein (100), insbesondere einen nichtflüchtigen Halbleiterspeicherbaustein, mit den Schritten:
- Aktivieren eines ersten Detektionssignals (PWRUP), wenn eine Versorgungsspannung (Vcc) während einer Einschaltphase eine erste Detektionsspannung (VDET) erreicht,
- Generieren einer Wortleitungsspannung (VWL) in Abhängigkeit von der Aktivierung des ersten Detektionssignals (PWRUP),
- Feststellen, ob die Wortleitungsspannung (VWL) eine zweite Detektionsspannung (Vref) erreicht hat, und
- Ausführen eines Lesevorgangs, wenn die Wortleitungsspannung (VWL) die zweite Detektionsspannung (Vref) erreicht hat.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass der Lesevorgang synchron in Abhängigkeit von einem Übergang einer externen Adresse während der Einschaltphase durchgeführt wird.
DE10304173A 2002-02-02 2003-01-29 Halbleiterspeicherbaustein und ein zugehöriges Einschaltleseverfahren Expired - Lifetime DE10304173B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0006043A KR100420125B1 (ko) 2002-02-02 2002-02-02 비휘발성 반도체 메모리 장치와 그것의 파워-업 독출 방법
KR2002-06043 2002-02-02

Publications (2)

Publication Number Publication Date
DE10304173A1 true DE10304173A1 (de) 2003-08-14
DE10304173B4 DE10304173B4 (de) 2010-05-06

Family

ID=27607067

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10304173A Expired - Lifetime DE10304173B4 (de) 2002-02-02 2003-01-29 Halbleiterspeicherbaustein und ein zugehöriges Einschaltleseverfahren

Country Status (5)

Country Link
US (1) US6842384B2 (de)
JP (1) JP2003242795A (de)
KR (1) KR100420125B1 (de)
CN (1) CN100412989C (de)
DE (1) DE10304173B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521385B1 (ko) * 2003-12-15 2005-10-12 삼성전자주식회사 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치
KR100606157B1 (ko) * 2004-07-26 2006-08-01 삼성전자주식회사 파워 레벨 감지 회로를 가지는 플레시 메모리
KR100642918B1 (ko) * 2004-12-28 2006-11-08 주식회사 하이닉스반도체 불휘발성 메모리 장치의 오토 리드 제어회로 및 방법
US7433247B2 (en) * 2005-09-26 2008-10-07 Macronix International Co., Ltd. Method and circuit for reading fuse cells in a nonvolatile memory during power-up
KR100656427B1 (ko) * 2005-11-09 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 파워 업 신호 발생장치
JP4808025B2 (ja) * 2005-12-28 2011-11-02 富士通株式会社 フリップフロップ、集積回路、及びフリップフロップのリセット方法
JP4822895B2 (ja) * 2006-03-24 2011-11-24 株式会社東芝 不揮発性半導体記憶装置
JP5013074B2 (ja) * 2007-03-28 2012-08-29 ミツミ電機株式会社 半導体集積回路装置
CN102194519B (zh) * 2010-03-08 2015-06-17 上海华虹宏力半导体制造有限公司 存储器
US8654589B2 (en) * 2010-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Charge pump control scheme for memory word line
TWI498912B (zh) * 2013-03-04 2015-09-01 Winbond Electronics Corp 快閃記憶體的驗證裝置
CN104064222B (zh) * 2013-03-20 2017-03-01 华邦电子股份有限公司 闪存存储器的验证装置
CN104064223B (zh) * 2013-03-20 2017-04-26 华邦电子股份有限公司 闪存存储器的验证装置
KR102117958B1 (ko) * 2014-02-17 2020-06-02 삼성전자주식회사 안티퓨즈 제어 회로 및 그것에 의한 안티퓨즈 읽기 시작 방법
US9704581B2 (en) * 2014-12-27 2017-07-11 Intel Corporation Voltage ramping detection
US9491151B2 (en) * 2015-01-07 2016-11-08 Ememory Technology Inc. Memory apparatus, charge pump circuit and voltage pumping method thereof
KR102356072B1 (ko) * 2015-09-10 2022-01-27 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
US10546632B2 (en) 2017-12-14 2020-01-28 Micron Technology, Inc. Multi-level self-selecting memory device
KR102508529B1 (ko) * 2018-04-12 2023-03-09 삼성전자주식회사 불휘발성 메모리 장치의 초기화 정보를 읽는 방법
US10998052B2 (en) 2018-04-12 2021-05-04 Samsung Electronics Co., Ltd. Non-volatile memory device and initialization information reading method thereof
WO2021005956A1 (ja) * 2019-07-05 2021-01-14 ローム株式会社 半導体装置、ｏｔｐ読出回路及びｏｔｐ回路
TWI776765B (zh) * 2022-01-04 2022-09-01 華邦電子股份有限公司 電源啟動讀取電路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3212396B2 (ja) * 1993-01-14 2001-09-25 富士通株式会社 不揮発性半導体記憶装置
KR0157342B1 (ko) * 1995-06-09 1998-12-01 김광호 불휘발성 반도체 메모리의 전압 센싱 방법
JP2780674B2 (ja) * 1995-06-20 1998-07-30 日本電気株式会社 不揮発性半導体記憶装置
JPH09231767A (ja) * 1996-02-28 1997-09-05 Nec Corp スタティック型半導体記憶装置
KR100341181B1 (ko) * 1999-11-05 2002-06-20 윤종용 연속적인 읽기 동작을 지원하는 동기형 마스크 롬 장치
JP3954302B2 (ja) * 2000-12-06 2007-08-08 株式会社東芝 半導体集積回路
US6826087B2 (en) * 2002-02-01 2004-11-30 Matsushita Electric Industrial Co., Ltd. Semiconductor memory storage

Also Published As

Publication number Publication date
DE10304173B4 (de) 2010-05-06
US6842384B2 (en) 2005-01-11
KR20030065951A (ko) 2003-08-09
CN1435845A (zh) 2003-08-13
US20030147287A1 (en) 2003-08-07
KR100420125B1 (ko) 2004-03-02
JP2003242795A (ja) 2003-08-29
CN100412989C (zh) 2008-08-20

Similar Documents

Publication Publication Date Title
DE10304173B4 (de) Halbleiterspeicherbaustein und ein zugehöriges Einschaltleseverfahren
DE102004038417B4 (de) Programmierschaltung und -verfahren und nichtflüchtiger Halbleiterspeicherbaustein
DE4435787C2 (de) Halbleitervorrichtung mit der Möglichkeit reduzierten Stromverbrauchs
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
DE3900798C2 (de) Verfahren zum Programmieren eines elektrisch löschbaren und programmierbaren Nur-Lese-Speichers
DE602005004027T2 (de) Nichtflüchtiges speichersystem mit programmzeitsteuerung
DE19549532B4 (de) Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion
DE3305501A1 (de) Dynamischer speicher mit direktem zugriff
DE4334263B4 (de) Generatorschaltung für eine negative Vorspannung für ein Halbleiterspeicherbauelement
DE4443967A1 (de) Halbleiterspeichereinrichtung mit einer erweiterten Datenausgabefunktion
DE102005052213A1 (de) Programmierverfahren und nichtflüchtiges Speicherbauelement
DE10297767T5 (de) Verfahren zum Lesen eines Speichers mit einer strukturellen Phasenänderung
DE112017005167T5 (de) Ladungspumpenschaltungen mit schneller rampe und niedriger versorgung
DE102004039178A1 (de) Speichersteuerschaltung, Smartcard und Lesesteuerverfahren
DE102006032132B4 (de) Schaltung und Verfahren zum Treiben einer Wortleitung eines Speicherbauelements
DE4333765A1 (de) Halbleiterspeichervorrichtung
DE102005032484A1 (de) Nichtflüchtiges Speicherelement und zugehöriges Programmierverfahren
DE19823930A1 (de) Integrierte Halbleiterschaltung mit an einem Halbleiterchip angeordnetem DRAM
DE10338273A1 (de) Halbleiterspeicherbauelement und Zugriffsverfahren hierfür
DE19832960A1 (de) Halbleiterspeichervorrichtung mit Einbrenntestfunktion
DE4125086C2 (de) Integrierte Halbleiterschaltungsvorrichtung mit innerem Spannungswandler und Initialisierungsschaltung
DE102004031959B4 (de) DRAM und Betriebsverfahren
DE3826745A1 (de) Verfahren und vorrichtung zum verringern des strombedarfs einer halbleiterspeichereinrichtung
DE112021005177T5 (de) Lokaler referenzspannungsgenerator für nichtflüchtigen speicher
DE3900979C2 (de) Elektrisch lösch- und programmierbares Nur-Lese-Speicherbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right