DE10232972B4

DE10232972B4 - Halbleitervorrichtung

Info

Publication number: DE10232972B4
Application number: DE10232972A
Authority: DE
Inventors: Kazuaki Okamoto; Toru Araki
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-07-19
Filing date: 2002-07-19
Publication date: 2006-08-24
Anticipated expiration: 2022-07-20
Also published as: CN1399405A; KR20030009154A; JP2003101391A; CN1295872C; US6774674B2; KR100438512B1; JP3773863B2; US20030016054A1; DE10232972A1

Abstract

Halbleitervorrichtung, die eine erste und eine zweite Schaltvorrichtung (12, 13) ansteuert/steuert, die miteinander in Reihe geschaltet und zwischen einem Hochspannungsversorgungspotential und einem Niederspannungsversorgungspotential zwischengeschaltet sind, die folgendes umfaßt:
ein Steuerteil (9), das die Leitung/Nichtleitung einer hochspannungsseitigen Schaltvorrichtung der ersten bzw. zweiten Schaltvorrichtung steuert;
ein Pulsgeneratorteil (16, 17), das erste und zweite Iterativpulssignale (S2, S3) in Übereinstimmung mit einem ersten und einem zweiten Zustand eines ersten Eingangssignals (S1) erzeugt, wobei der erste Zustand die Leitung der hochspannungsseitigen Schaltvorrichtung anzeigt, und der zweite Zustand die Nichtleitung der hochspannungsseitigen Schaltvorrichtung anzeigt, wobei das erste Iterativpulssignal jeweils in einer Zeitspanne, in der sich das erste Eingangssignal im ersten Zustand befindet, und das zweite Iterativpulssignal in einer Zeitspanne, in der sich das erste Eingangssignal im zweiteiten Zustand befindet, aus Iterativpulsen besteht und
ein Pegelverschiebungsteil, das die Pegel der ersten und zweiten Iterativpulssignale zu einer höheren Potentialseite verschiebt, um jeweils pegelverschobene erste und...

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Pegelverschiebungsschaltung für eine Leistungsvorrichtung, die eine Funktionsstörung verhindert, die von einem dv/dt-Stör-/Umschaltsignal herrührt.

36 zeigt den Aufbau einer Pegelverschiebungsschaltung 90 für eine herkömmliche Leistungsvorrichtung. Der in 36 gezeigte Aufbau ist in der japanischen Offenlegungsschrift Nr. 9-200017 (1997) offenbart.

Mit Bezug auf 36 sind Leistungsvorrichtungen 12 und 13 wie IGBTs (Isolierschicht-Bipolartransistoren) totempolartig zwischen einer positiven Elektrode und einer negativen Elektrode (Erdungspotential GND) einer Energiequelle PS angeschlossen, um eine Halbbrücken-Leistungsvorrichtung auszubilden. Freilaufdioden D1 und D2 sind jeweils antiparallel mit den Leistungsvorrichtungen 12 und 13 verbunden. Eine Last (eine induktive Last wie ein Motor) 14 ist an einen Knotenpunkt N1 zwischen den Leistungsvorrichtungen 12 und 13 angeschlossen.

Mit Bezug auf 36 wird die Leistungsvorrichtung 12, die zwischen einem Referenzpotential, das durch das Potential des Knotenpunkts N1 zwischen den Leistungsvorrichtungen 12 und 13 und einem Energieversorgungspotential hin und her schaltet, das von der Energiequelle PS geliefert wird, als hochspannungsseitige Leistungsvorrichtung bezeichnet.

Die Leistungsvorrichtung 13, die zwischen einem Referenzpotential, das durch das Erdungspotential bestimmt ist, und dem Potential des Knotenpunkts N1 hin und her schaltet, wird als niederspannungsseitige Leistungsvorrichtung bezeichnet.

Dazu ist die Pegelverschiebungsschaltung 90, die in 36 gezeigt ist, in eine Treiberschaltung HD für die hochspannungsseitige Leistungsvorrichtung und in eine Treiberschaltung LD für die niederspannungsseitige Leistungsvorrichtung aufgeteilt.

Die Treiberschaltung HD für die hochspannungsseitige Leistungsvorrichtung weist NMOS-Transistoren 24 und 25 auf, die zwischen einer positiven Elektrode und einer negativen Elektrode einer hochspannungsseitigen Energiequelle 10 für die Treiberschaltung HD in Reihe geschaltet sind, und schaltet die Leistungsvorrichtung 12, indem sie die NMOS-Transistoren 24 und 25 komplementär EIN-/AUS-schaltet. Die negative Elektrode der hochspannungsseitigen Energiequelle 10 ist an den Knotenpunkt N1 angeschlossen. Die Spannung des Knotenpunkts zwischen den NMOS-Transistoren 24 und 25 wird als hochspannungsseitige Ausgangsspannung HO bezeichnet.

Die Treiberschaltung HD für die hochspannungsseitige Leistungsvorrichtung weist eine Pulsgeneratorschaltung 3 auf, die EIN-/AUS-Impulssignale im Ansprechen auf positiven Pegelübergang und negativen Pegelübergang eines Eingangsimpulssignals S1 erzeugt, das von einem extern vorgesehenen Mikrocomputer o. dgl. geliefert wird, das mit Bezug auf das Erdungspotential zum Ansteuern der NMOS-Transistoren 24 und 25 erzeugt wird.

Zwei Ausgänge der Pulsgeneratorschaltung 3 sind an die Gate-Elektroden von hoch spannungswiderstandsfähigen N-Kanal-Feldeffekttransistoren (im Folgenden HNMOS-Transistoren) 4 und 5 angeschlossen, welche Pegelverschiebungstransistoren sind. Die EIN- und AUS-Signale werden an die Gate-Elektroden der HNMOS-Transistoren 4 bzw. 5 geliefert.

Die Drain-Elektroden der HNMOS-Transistoren 4 und 5 sind an erste Enden von Widerständen 29 bzw. 30 sowie an Eingänge von Umkehrschaltungen 6 bzw. 7 angeschlossen.

Die Ausgänge der Umkehrschaltungen 6 und 7 sind an einen Eingang einer Schutzschaltung 8 angeschlossen, die einen Ausgang aufweist, um Eingänge einer SR-Flipflopschaltung 9 zu setzen und rückzusetzen. Die Schutzschaltung 8, die als Filterschaltung dient, um die SR-Flipflopschaltung 9 vor einer Funktionsstörung zu bewahren, ist durch ein Logikgatter gebildet. Die Schutzschaltung 8 kann auch als eine Filterschaltung 8 bezeichnet werden.

Ein Q-Ausgang der SR-Flipflopschaltung 9 ist an die Gate-Elektrode des NMOS-Transistors 24 sowie an einen Eingang einer Umkehrschaltung 23 angeschlossen, von der ein Ausgang an die Gate-Elektrode des NMOS-Transistors 25 angeschlossen ist.

Zweite Enden der Widerstände 29 und 30 sind an die Drain-Elektrode des NMOS-Transistors 24, d. h., die positive Elektrode (deren Spannung als hochspannungsseitige schwebende Energieversorgungsabsolutspannung VB bezeichnet wird) der hochspannungsseitigen Energiequelle 10 angeschlossen. Die Source-Elektrode des NMOS-Transistors 24, d. h., die negative Elektrode (deren Spannung als hochspannungsseitige schwebende Energieversorgungsoffsetspannung VS bezeichnet wird) der hochspannungsseitigen Energiequelle 10 ist an Anoden von Dioden 21 und 22 angeschlossen, deren Kathoden an die Drain-Elektroden der HNMOS-Transistoren 4 bzw. 5 angeschlossen sind.

Die niederspannungsseitige Leistungsvorrichtungstreiberschaltung LD weist NMOS-Transistoren 27 und 28 auf, die zwischen einer positiven Elektrode (deren Spannung als niederspannungsseitige feste Energieversorgungsspannung VCC bezeichnet wird) und einer negativen Elektrode (Erdungspotential) einer niederspannungsseitigen Energiequelle 11 für die Treiberschaltung LD in Reihe geschaltet sind, und schaltet die Leistungsvorrichtung 13, indem sie die NMOS-Transistoren 27 und 28 komplementär EIN/AUS schaltet. Die Spannung des Knotenpunkts zwischen den NMOS-Transistoren 27 und 28 wird als niederspannungsseitige Ausgangsspannung LO bezeichnet, deren Veränderung ein Steuersignal S7 zur Steuerung der Leistungsvorrichtung 13 bestimmt. Der NMOS-Transistor 27 wird von einem extern bereitgestellten Eingangssignal SO gesteuert, während der NMOS-Transistor 28 von einem Signal gesteuert wird, das erhalten wird, indem das Eingangssignal SO durch eine Umkehrschaltung 26 invertiert wird.

Die Funktionsabläufe der Pegelverschiebungsschaltung 90 werden nun mit Bezug auf ein Zeitablaufdiagramm beschrieben, das in 37 gezeigt ist.

Mit Bezug auf 37 erzeugt die Pulsgeneratorschaltung 3 im Ansprechen auf positiven Pegelübergang und negativen Pegelübergang des extern bereitgestellten Eingangsimpulssignals S1 sukzessive Impulse als EIN- und AUS-Signale S2 bzw. S3.

Zunächst wird ein Impulssignal, das einen Übergang zu einem hohen Potential durchmacht, als AUS-Signal S3 bereitgestellt. Zu diesem Zeitpunkt, befindet sich das AUS-Signal S3 auf einem niedrigen Potential, und der HNMOS-Transistor 4 wird vom EIN-Signal S2 angeschaltet. Der HNMOS-Transistor 5 ist in einem AUS-Zustand.

Auf diese Weise verursacht der an den HNMOS Transistor 4 angeschlossene Widerstand 29 einen Spannungsabfall, um ein Tiefpegelsignal in die Umkehrschaltung 6 einzugeben. Andererseits verursacht der an den HNMOS-Transistor 5 angeschlossene Widerstand 30 keinen Spannungsabfall, um beständig ein Hochpegelsignal in die Umkehrschaltung 7 einzugeben. Somit gibt die Umkehrschaltung 6 ein Impulssignal S4 aus, das einen Übergang zu einem hohen Pegel durchmacht, während die Umkehrschaltung 7 ein auf Tiefpegel bleibendes Signal S5 ausgibt.

Die Schutzschaltung 8, die die Ausgangssignale S4 und S5 von den Umkehrschaltungen 6 und 7 empfängt, gibt ein Impulssignal S6 und ein Tiefpegelsignal 57 entsprechend den Ausgangssignalen S4 und S5 aus den Umkehrschaltungen 6 bzw. 7 ab.

Auch wenn ein Impulssignal, das einen Übergang zu einem hohen Potential durchmacht, als AUS-Signal S3 bereitgestellt wird, führt die Pegelverschiebungsschaltung 90 Funktionsabläufe ähnlich den obigen so durch, dass die Schutzschaltung 8 ein Impulssignal S7 und ein Tiefpegelsignal S6 entsprechend den Ausgangssignalen S5 und S4 aus den Umkehrschaltungen 7 bzw. 6 ausgibt.

Folglich geht ein Ausgangssignal S8 aus der SR-Flipflopschaltung 9 mit einer mit dem EIN-Signal S2 gelieferten Zeitvorgabe auf Hochpegel, und geht mit einer mit dem AUS-Signal S3 gelieferten Zeitvorgabe auf Tiefpegel. Ein ähnliches Steuersignal S9 für die Leistungsvorrichtung 12 wird erhalten, indem die NMOS-Transistoren 24 und 25 komplementär EIN/AUS geschaltet werden.

Je nach dem Schaltzustand der Halbbrückenleistungsvorrichtung, die von den Leistungsvorrichtungen 12 und 13 gebildet werden, wird in einer Leitung, die den Knotenpunkt N1 und die Anoden der Dioden 21 und 22 verbindet, unvorteilhafter Weise ein dv/dt-Stör-/Umschaltsignal erzeugt.

Wenn das dv/dt-Stör-/Umschaltsignal erzeugt wird, fließt ein dv/dt-Strom, der durch die Integration elektrostatischer Parasitärkapazitäten vom Drain zur Source der HNMOS-Transistoren 4 und 5 erhalten wird, und das dv/dt-Stör-/Umschaltsignal gleichzeitig zu den HNMOS-Transistoren 4 und 5.

Somit kommt es, dass Fehlerimpulse P1 und P2, die vom dv/dt-Stör-/Umschaltignal herrühren, gleichzeitig als Signale S2 und S3 anstelle der EIN- und AUS- Signale bereitgestellt werden, während die Schutzschaltung 8 so ausgebildet ist, dass sie die SR-Flipflopschaltung 9 vor solchen gleichzeitigen Signaleingaben bewahrt.

Während jedoch die Schutzschaltung 8 als ein Filter wirkt, wenn die vom dv/dt-Stör-/Umschaltsignal herrührenden Fehlerimpulse P1 und P2 gleichzeitig als Signale S2 und S3 bereitgestellt werden, werden Impulssignale P11 und P12 mit Breiten, die auf den Zeitunterschied ansprechen, den Ausgangssignalen S6 und S7 der Schutzschaltung 8 bereitgestellt, wenn die vom dv/dt-Stör-/Umschaltsignal herrührenden Fehlerimpulse P1 und P2 aufgrund einer Streuung der Elementkennlinien der HNMOS-Transistoren 4 und 5 mit einem leichten Zeitunterschied bereitgestellt werden, was zu einer Funktionsstörung führt, die die Leistungsvorrichtung 12 durch die Impulssignale P11 und P12 in einen EIN- oder AUS-Zustand bringt.

Diese Funktionsstörung der Leistungsvorrichtung 12 bleibt bestehen, bis dann ein normales EIN- oder AUS-Signal bereitgestellt wird, und die Leistungsvorrichtungen 12 und 13 können gegebenenfalls kurzgeschlossen werden, um keine Schwierigkeiten zu verursachen.

Ferner ist aus der US 5,134,322 ein Steuerungs- und Überwachungsschaltkreis für einen Leistungsschalter bekannt, welcher einen Puls-Coder aufweist, der Signale OUT A und OUT B ausgibt. Diese werden einem Pegelverschiebe-Transistor zugeführt. Auch bei der Vorrichtung gemäß der US 5,134,322 kommt es zu den vorstehend ausführlich erläuterten Problemen, insbesondere im Falle fehlerhafter Pulse.

Aus der DE 195 36 753 bzw. JP 9-200017 A sind weitere, ähnliche Schaltungen bekannt, die als Filter gegen gleichzeitig auftretende Ein- und Auspulssignale wirken, die erläuterten Probleme jedoch nicht vollständig lösen

ZUSAMMENFASSUNG DER ERFINDUNG

Eine Aufgabe der Erfindung ist es, eine Halbleitervorrichtung mit einer Pegelverschiebungsschaltung bereitzustellen, die in der Lage ist, eine Funktionsstörung zu vermeiden, selbst wenn ein dv/dt-Stör-/Umschaltsignal mit einem Zeitunterschied zugeführt wird.

Nach einem ersten Aspekt umfasst eine Halbleitervorrichtung, die erste und zweite Schalteinrichtungen ansteuert/steuert, die miteinander in Reihe geschaltet und zwischen einem Hochspannungsversorgungspotential und einem Niederspannungsversorgungspotential angeordnet sind, ein Steuerteil, ein Pulsgeneratorteil und ein Pegelverschiebungsteil.

Das heißt, dass das Steuerteil die Leitfähigkeit/Nichtleitfähigkeit einer hochspannungsseitigen Schalteinrichtung der ersten bzw. zweiten Schalteinrichtung steuert.

Das Pulsgeneratorteil erzeugt erste und zweite Iterativpulssignale in Übereinstimmung mit einem ersten und einem zweiten Zustand eines ersten Eingangssignals, wobei der erste Zustand die Leitung der hochspannungsseitigen Schaltvorrichtung anzeigt, und der zweite Zustand die Nichtleitung der hochspannungsseitigen Schalteinrichtung anzeigt.

Das Pegelverschiebungsteil verschiebt die Pegel der ersten und zweiten Iterativpulssignale zu einer höheren Potentialseite, um jeweils pegelverschobene erste und zweite Iterativpulssignale zu erhalten, und das Steuerteil gibt ein Steuersignal aus, das die starkstromseitige Schalteinrichtung auf der Basis der ersten und zweiten pegelverschobenen Iterativpulssignale leitend oder nichtleitend macht.

Die ersten und zweiten Iterativpulssignale, die Impulse mit einem konstanten Zyklus aufweisen, werden als EIN- oder AUS-Signale in Übereinstimmung mit dem ersten Eingangssignal so bereitgestellt, dass erste und zweite Pegelverschiebungshalbleiterelemente zyklisch angeschaltet werden, um die EIN- und AUS-Signale zu Hochspannungsseiten zu verschieben, und sie in die ersten und zweiten pegelverschobenen Iterativpulssignale umzuwandeln. Selbst wenn ein von einem dv/dt-Stör-/Umschaltsignal herrührender Fehlerimpuls den ersten und zweiten Iterativpulssignalen zum Einstellen des Steuerteils bereitgestellt wird, hält dies nur so lange an, bis ein normaler Impuls als AUS-Signal bereitgestellt wird. Deshalb ist eine Zeitdauer, wenn sowohl die erste als auch die zweite Schalteinrichtung in EIN-Zuständen sind, maximal auf diejenige des Zyklus der ersten und zweiten Iterativpulssignale begrenzt, gefolgt von einer normalen Steuerung, wodurch die ersten und zweiten Schalteinrichtungen davor bewahrt werden können, gleichzeitig angeschaltet und zur ungünstigen Zeit kurzgeschlossen zu werden.

Bei der Halbleitervorrichtung umfasst das Pulsgeneratorteil vorzugsweise ein Taktsignalgeneratorteil, das ein Taktsignal erzeugt, ein Iterativpulsgeneratorteil, eine erste Einzelpulsgeneratorschaltung, eine zweite Einzelpulsgeneratorschaltung, eine erste Logikschaltung und eine zweite Logikschaltung.

Und zwar empfängt das Iterativpulsgeneratorteil das Taktsignal und das erste Eingangssignal, und gibt das Taktsignal als ein erstes Signal nur in einer Zeitspanne aus, in der sich das Eingangssignal im ersten Zustand befindet, während es das Taktsignal als ein zweites Signal nur in einer Zeitspanne ausgibt, in der sich das erste Eingangssignal im zweiten Zustand befindet.

Die erste Einzelpulsgeneratorschaltung empfängt das erste Eingangssignal und gibt ein drittes Signal aus, das einen Impuls aufweist, der mit Übergang des ersten Eingangssignals in den ersten Zustand in jedem Zyklus des ersten Eingangssignals synchronisiert ist.

Die zweite Einzelpulsgeneratorschaltung empfängt ein invertiertes Signal des ersten Eingangssignals und gibt ein viertes Signal aus, das einen Impuls aufweist, der mit Übergang des ersten Eingangssignals in den zweiten Zustand in jedem Zyklus des ersten Eingangssignals synchronisiert ist.

Die erste Logikschaltung empfängt das erste und dritte Signal, nimmt eine ODER-Operation daran vor und gibt eines von beiden als das erste Iterativpulssignal aus.

Die zweite Logikschaltung empfängt das zweite und vierte Signal, nimmt eine ODER-Operation daran vor und gibt eines von beiden als das zweite Iterativpulssignal aus.

Die Halbleitervorrichtung verwendet die erhaltenen Signale, indem sie die ODER-Glieder der jeweiligen ersten oder zweiten Signale, die vom Iterativpulsgeneratorteil ausgegeben werden, und der dritten und vierten Signale betätigt, die von der ersten und zweiten Einzelpulsgeneratorschaltung als erste und zweiten Iterativpulssignale ausgegeben werden, wodurch die ersten und zweiten Iterativpulssignale so mit dem ersten Eingangssignal synchronisiert werden, dass eine von einer Signalverschiebung herrührende Zeitverzögerung zwischen dem ersten Eingangssignal und einem Steuersignal für die starkstromseitige Schaltvorrichtung behoben werden kann, d. h., zwischen einem Eingang und einem Ausgang, um die starkstromseitige Schaltvorrichtung an einer Abnahme bei der Ansprechgeschwindigkeit zu hindern.

Das Vorstehende und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden ausführlichen Beschreibung der vorliegenden Erfindung deutlicher, wenn diese zusammen mit den beigefügten Zeichnungen betrachtet wird.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 stellt den Aufbau einer Halbleitervorrichtung nach einer Ausführungsform 1 der vorliegenden Erfindung dar;
2 stellt einen beispielhaften Aufbau einer Iterativpulsgeneratorschaltung dar;
3 ist ein Zeitablaufdiagramm, das die Funktionsabläufe der Halbleitervorrichtung nach der Ausführungsform 1 der vorliegenden Erfindung darstellt;
4 stellt den Aufbau einer Halbleitervorrichtung nach einer Ausführungsform 2 der vorliegenden Erfindung dar;
5 ist ein Zeitablaufdiagramm, das die Funktionsabläufe der Halbleitervorrichtung nach der Ausführungsform 2 der vorliegenden Erfindung darstellt;
6 stellt den Aufbau einer Halbleitervorrichtung nach einer Ausführungsform 3 der vorliegenden Erfindung dar;
7 ist ein Zeitablaufdiagramm, das die Funktionsabläufe der Halbleitervorrichtung nach der Ausführungsform 3 der vorliegenden Erfindung darstellt;
8 stellt den Aufbau einer Halbleitervorrichtung nach einer Ausführungsform 4 der vorliegenden Erfindung dar;
9 ist ein Zeitablaufdiagramm, das die Funktionsabläufe der Halbleitervorrichtung nach der Ausführungsform 4 der vorliegenden Erfindung darstellt;
10 stellt den Aufbau einer Halbleitervorrichtung nach einer Ausführungsform 5 der vorliegenden Erfindung dar;
die 11 und 12 sind Zeitablaufdiagramme, die die Funktionsabläufe der Halbleitervorrichtung nach der Ausführungsform 5 der vorliegenden Erfindung darstellen;
13 stellt den Aufbau einer Halbleitervorrichtung nach einer Ausführungsform 6 der vorliegenden Erfindung dar;
14 stellt einen beispielhaften Aufbau einer Einzelpulsgeneratorschaltung dar;
15 ist ein Zeitablaufdiagramm, das die Funktionsabläufe der Einzelpulsgeneratorschaltung darstellt;
16 ist ein Zeitablaufdiagramm, das die Funktionsabläufe der Halbleitervorrichtung nach der Ausführungsform 6 der vorliegenden Erfindung darstellt;
17 stellt den Aufbau einer Halbleitervorrichtung nach einer Ausführungsform 7 der vorliegenden Erfindung dar;
18 ist ein Zeitablaufdiagramm, das die Funktionsabläufe der Halbleitervorrichtung nach der Ausführungsform 7 der vorliegenden Erfindung darstellt;
19 stellt den Aufbau einer Halbleitervorrichtung nach einer Ausführungsform 8 der vorliegenden Erfindung dar;
20 ist ein Zeitablaufdiagramm, das die Funktionsabläufe der Halbleitervorrichtung nach der Ausführungsform 8 der vorliegenden Erfindung darstellt;
21 stellt einen Aufbau dar, der eine Filterschaltung an der Halbleitervorrichtung nach der Ausführungsform 6 der vorliegenden Erfindung vorsieht;
22 stellt den Aufbau der Filterschaltung dar; die 23 und 24 sind Zeitablaufdiagramme, die sie Funktionsabläufe der Aufbaus darstellt, der die Filterschaltung umfasst;
25 stellt den Aufbau einer Halbleitervorrichtung nach einer Ausführungsform 9 der vorliegenden Erfindung dar;
Die 26 und 27 sind Zeitablaufdiagramme, die die Funktionsabläufe der Halbleitervorrichtung nach der Ausführungsform 9 der vorliegenden Erfindung darstellen;
28 stellt den Aufbau einer Maskenschaltung dar;
29 stellt den Aufbau einer Abwandlung der Halbleiterschaltung nach der Ausführungsform 9 der vorliegenden Erfindung dar;
30 ist ein Zeitablaufdiagramm, das die Funktionsabläufe der Abwandlung der Halbleitervorrichtung nach der Ausführungsform 9 der vorliegenden Erfindung darstellt;
31 stellt den Aufbau einer anderen Abwandlung der Halbleitervorrichtung nach der Ausführungsform 9 der vorliegenden Erfindung dar;
32 stellt den Aufbau einer Halbleitervorrichtung nach einer Ausführungsform 10 der vorliegenden Erfindung dar;
die 33 und 34 sind Zeitablaufdiagramme, die die Funktionsabläufe der Halbleitervorrichtung nach der Ausführungsform 10 der vorliegenden Erfindung darstellen;
35 stellt den Aufbau einer Zeitgeberschaltung dar;
36 stellt den Aufbau einer herkömmlichen Halbleitervorrichtung dar; und
37 ist ein Zeitablaufdiagramm, das die Funktionsabläufe der herkömmlichen Halbleitervorrichtung darstellt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
A. Ausführungsform 1
A-1. Aufbau der Vorrichtung
1 zeigt den Aufbau eines Systemzustands einer Pegelverschiebungsschaltung 100 als einer Halbleitervorrichtung nach einer Ausführungsform 1 der vorliegenden Erfindung.
Mit Bezug auf 1 sind Leistungsvorrichtungen 12 und 13 wie IGBTs (Isolierschicht-Bipolartransistoren) totempolartig zwischen einer positiven Elektrode und einer negativen Elektrode (Erdungspotential GND) einer Energiequelle PS angeschlossen, um eine Halbbrücken-Leistungsvorrichtung auszubilden. Freilaufdioden D1 und D2 sind jeweils antiparallel mit den Leistungsvorrichtungen 12 und 13 verbunden. Eine Last (eine induktive Last wie ein Motor) 14 ist an einen Knotenpunkt N1 zwischen den Leistungsvorrichtungen 12 und 13 angeschlossen.
Mit Bezug auf 1 wird die Leistungsvorrichtung 12, die zwischen einem Referenzpotential, das durch das Potential des Knotenpunkts N1 zwischen den Leistungsvorrichtungen 12 und 13 und einem Energieversorgungspotential hin und her schaltet, das von der Energiequelle PS geliefert wird, als hochspannungsseitige Leistungsvorrichtung bezeichnet.
Die Leistungsvorrichtung 13, die zwischen einem Referenzpotential, das durch das Erdungspotential bestimmt ist, und dem Potential des Knotenpunkts N1 hin und her schaltet, wird als niederspannungsseitige Leistungsvorrichtung bezeichnet.
Die die Halbbrücken-Leistungsvorrichtung ansteuernde/steuernde Pegelverschiebungsschaltung 100 ist in eine Treiberschaltung HD1 für die hochspannungsseitige Leistungsvorrichtung und in eine Treiberschaltung LD für die niederspannungsseitige Leistungsvorrichtung aufgeteilt.
Die Treiberschaltung HD1 für die hochspannungsseitige Leistungsvorrichtung weist NMOS-Transistoren 24 und 25 auf, die zwischen einer positiven Elektrode und einer negativen Elektrode einer hochspannungsseitigen Energiequelle 10 für die Treiberschaltung HD1 in Reihe geschaltet sind, und schaltet die Leistungsvorrichtung 12, indem sie die NMOS-Transistoren 24 und 25 komplementär EIN/AUS schaltet. Die negative Elektrode der hochspannungsseitigen Energiequelle 10 ist an den Knotenpunkt N1 angeschlossen. Die Spannung des Knotenpunkts zwischen den NMOS-Transistoren 24 und 25 wird als hochspannungsseitige Ausgangsspannung HO bezeichnet.
Die Treiberschaltung HD1 für die hochspannungsseitige Leistungsvorrichtung weist ferner eine Taktsignalgeneratorschaltung 16 auf, die in einem konstanten Zyklus T Impulse abgibt, wodurch das sogenannte interne Taktsignal zum Ansteuern der NMOS-Transistoren 24 und 25 erzeugt wird, und eine Iterativpulsgeneratorschaltung 17, die den Zustand eines externen Eingangssignals (dem ersten Eingangssignal) S1 überwacht, das synchron mit einem Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 ist, und das Eingangspulssignal S1 empfängt (das zwei Potentialzustände aufweist, d. h. einen ersten und einen zweiten Zustand), das mit Bezug auf das Erdungspotential erzeugt wird, und EIN- und AUS-Pulssignale (ein erstes und zweites Iterativpulssignal) S2 und S3 erzeugt.
Die Kombination der Taktsignalgeneratorschaltung 16 und der Iterativpulsgeneratorschaltung 17 kann als Pulsgeneratorteil bezeichnet werden, das von einer niederspannungsseitigen Energiequelle 11 für die Treiberschaltung LD für die niederspannungsseitige Leistungsvorrichtung mit Antriebsenergie versorgt wird.
Nun wird mit Bezug auf 2 ein beispielhafter Aufbau einer Iterativpulsgeneratorschaltung 17 beschrieben. Wie in 2 gezeigt ist, weist die Iterativpulsgeneratorschaltung 17 zwei UND-Schaltungen 171 und 172 mit zwei Eingängen auf. Das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 wird in die UND-Schaltungen 171 und 172 eingegeben, während das externe Eingangssignal S1 durch eine Umkehrschaltung 173 in die UND-Schaltung 171 und in die UND-Schaltung 172 eingegeben wird. Die UND-Schaltungen 171 und 172 geben jeweils die EIN- und AUS-Signale S2 und S3 aus.
Nach diesem Aufbau kann ein Taktsignal als ein AN-Signal S2 ausgegeben werden, wenn sich das Eingangssignal S1 auf einem hohen Potential, d. h., in einer EIN-Zeitspanne befindet, und kann als AUS-Signal S3 ausgegeben werden, wenn sich das Eingangssignal S1 auf einem niedrigen Potential, d. h. in einer AUS-Zeitspanne, befindet.
Erneut mit Bezug auf 1 sind zwei Ausgänge der Iterativpulsgeneratorschaltung 17 an die Gate-Elektroden von hoch spannungswiderstandsfähigen N-Kanal-Feldeffekttransistoren (im Folgenden HNMOS-Transistoren) 4 und 5 angeschlossen, welche Pegelverschiebungstransistoren sind. Die EIN- und AUS-Signale S2 und S3 werden an die Gate-Elektroden der HNMOS-Transistoren 4 bzw. 5 geliefert.
Die Drain-Elektroden der HNMOS-Transistoren 4 und 5 sind an erste Enden von Widerständen 29 bzw. 30 sowie an Eingänge von Umkehrschaltungen 6 bzw. 7 angeschlossen.
Ausgänge der Umkehrschaltungen 6 und 7 sind so angeschlossen, dass sie Eingänge der SR-Flipflopschaltung 9 setzen und zurücksetzen.
Ein Q-Ausgang der SR-Flipflopschaltung 9 ist an die Gate-Elektrode eines NMOS-Transistors 24 sowie an einen Eingang einer Umkehrschaltung 23 angeschlossen, von der ein Ausgang an die Gate-Elektrode eines NMOS-Transistors 25 angeschlossen ist.
Zweite Enden der Widerstände 29 und 30 sind an die Drain-Elektrode des NMOS-Transistors 24, d. h., die positive Elektrode (deren Spannung als schwebende hochspannungsseitige Energieversorgungsabsolutspannung VB bezeichnet wird) der hochspannungsseitigen Energiequelle 10 angeschlossen. Die Source-Elektrode des NMOS-Transistors 24, d. h., die negative Elektrode (deren Spannung als hochspannungsseitige schwebende Energieversorgungsoffsetspannung VS bezeichnet wird) der hochspannungsseitigen Energiequelle 10 ist an Anoden von Dioden 21 und 22 angeschlossen, deren Kathoden an die Drain-Elektroden der HNMOS-Transistoren 4 bzw. 5 angeschlossen sind.
Die Treiberschaltung LD für die niederspannungsseitige Leistungsvorrichtung weist NMOS-Transistoren 27 und 28 auf, die zwischen einer positiven Elektrode (deren Spannung als niederspannungsseitige feste Energieversorgungsspannung VCC bezeichnet wird) und einer negativen Elektrode (Erdungspotential) einer niederspannungsseitigen Energiequelle 11 für die Treiberschaltung LD in Reihe geschaltet sind, und schaltet die Leistungsvorrichtung 13, indem sie die NMOS-Transistoren 27 und 28 komplementär EIN/AUS schaltet.
Die Spannung des Knotenpunkts zwischen den NMOS-Transistoren 27 und 28 wird als niederspannungsseitige Ausgangsspannung LO bezeichnet, deren Veränderung ein Steuersignal S17 zur Steuerung der Leistungsvorrichtung 13 bestimmt.
Der NMOS-Transistor 27 wird von einem extern bereitgestellten Eingangssignal SO (zweites Eingangssignal) gesteuert, und der NMOS-Transistor 28 wird von einem Signal gesteuert, das erhalten wird, indem das Eingangssignal SO durch eine Umkehrschaltung 26 invertiert wird.
A-2. Aufbau der Vorrichtung
Die Funktionsabläufe der Pegelverschiebungsschaltung 100 werden nun mit Bezug auf das in 3 gezeigte Zeitablaufdiagramm beschrieben.
Mit Bezug auf 3 gibt die Iterativpulsschaltung 17, die das extern gelieferte Eingangssignal S1 empfängt, wiederholt einen Impuls ab, der mit demjenigen des Ausgangssignals S10 als dem EIN-Signal S2 zu einem Zeitpunkt synchronisiert wird, an dem das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 auf Hochpegel geht (ansteigt). Dieser Arbeitsgang wird aufrechterhalten bis das Eingangssignal S1 auf Tiefpegel geht (abfällt).
Die Iterativpulsgeneratorschaltung 17, die das Eingangsimpulssignal S1 empfängt, hört dann damit auf, einen Impuls abzugeben, der mit dem Impuls des Ausgangssignals S10 als dem AUS-Signal S3 synchronisiert ist, wenn das Eingangssignal S1 auf Hochpegel bleibt, während sie den Impuls abgibt, der mit demjenigen des Ausgangssignals S10 als dem AUS-Signal S3 synchronisiert ist, nachdem das Eingangssignal S1 abfällt. Dieser Arbeitsgang wird aufrechterhalten, solange das Eingangssignal auf Tiefpegel ist.
Der HNMOS-Transistor 4 wird durch den Impuls des AN-Signals S2 zyklisch eingeschaltet. Der HNMOS-Transistor 5 bleibt ausgeschaltet während der Impuls als AN-Signal S2 ausgegeben wird.
Wenn der HNMOS-Transistor 4 eingeschaltet ist, verursacht der an den HNMOS-Transistor 4 angeschlossene Widerstand 29 einen Spannungsabfall, um ein Tiefpegelsignal in die Umkehrschaltung 6 einzugeben. Andererseits verursacht der an den HNMOS-Transistor 5 angeschlossene Widerstand 30 keinen Spannungsabfall, und somit wird beständig ein Hochpegelsignal in die Umkehrschaltung 7 eingegeben. Deshalb gibt die Umkehrschaltung 6 ein Impulssignal als Ausgangssignal S4 aus, während ein Ausgangssignal S5 der Umkehrschaltung 7 auf Tiefpegel bleibt.
Die SR-Flipflopschaltung 9 des Typs der Umkehrungseingabe wird gesetzt, wenn Hoch- und Tiefpegelsignale an die gesetzten bzw. rückgesetzten Eingänge geliefert werden, um ein Hochpegelsignal aus dem Q-Ausgang abzugeben. Deshalb wird die SR-Flipflopschaltung 9, die die Ausgangssignale S4 und S5 aus den Umkehrschaltungen 6 und 7 empfängt, zu einem Zeitpunkt gesetzt, an dem der erste Impuls des Ausgangssignals S4 auf Hochpegel geht (ansteigt), und das Ausgangssignal S8 aus dessen Q-Ausgang auf Hochpegel bleibt. Dieser Zustand wird aufrechterhalten, solange der Impuls wiederholt als Ausgangssignal S4 ausgegeben wird, und wird zu einem Zeitpunkt rückgesetzt, an dem der erste Impuls des Ausgangssignals S5 auf Hochpegel geht (ansteigt).
Ein ähnliches Steuersignal S9 für die Leistungsvorrichtung 12 wird erhalten, indem die NMOS-Transistoren 24 und 25 durch die Ausgangssignale S4 und S5 komplementär ein-/ausgeschaltet werden.
In einem Zeitraum, in dem das Eingangssignal S1 auf Tiefpegel ist, wird ein Impuls, der mit demjenigen des Ausgangssignals S10 synchronisiert ist, wiederholt als AUS-Signal S3 ausgegeben, um den HNMOS-Transistor 5 zyklisch einzuschalten.
Wenn der HNMOS-Transistor 5 eingeschaltet ist, verursacht der an den HNMOS-Transistor 5 angeschlossene Widerstand 30 einen Spannungsabfall, um ein Tiefpegelsignal in die Umkehrschaltung 7 einzugeben. Andererseits verursacht der an den HNMOS-Transistor 4 angeschlossene Widerstand 29 keinen Spannungsabfall, und somit wird beständig ein Hochpegelsignal in die Umkehrschaltung 6 eingegeben. Deshalb gibt die Umkehrschaltung 7 wiederholt einen Impuls als Ausgangssignal S5 ab, während das Ausgangssignal S4 aus der Umkehrschaltung 6 auf Tiefpegel bleibt.
Die SR-Flipflopschaltung 9, die die Ausgangssignale 4 und S5 aus den Umkehrschaltungen 6 und 7 empfängt, wird zu einem Zeitpunkt rückgesetzt, wenn der erste Impuls des Ausgangssignals S5 ansteigt und das Ausgangssignal S8 aus dessen Q-Ausgang auf Tiefpegel bleibt. Dieser Zustand wird aufrechterhalten, solange der Impuls wiederholt als Ausgangssignal S5 ausgegeben wird.
A-3. Funktion/Wirkung
Bei der Pegelverschiebungsschaltung 100 nach der Ausführungsform 1 der vorliegenden Erfindung werden, wie vorstehend beschrieben, wiederholt Impulse an die EIN- und AUS-Signale S2 und S3 im konstanten Zyklus T übereinstimmend mit dem externen Eingangssignal 51 geliefert, um die HNMOS-Transistoren 4 und 5 zyklisch anzuschalten, wodurch die EIN- und AUS-Signale S2 und S3 zur Hochspannungsseite pegelverschoben werden, um die Signale S4 und S5 (pegelverschobene AN- und AUS-Signale) zu bilden.
Auch wenn die EIN- und AUS-Signale S2 und S3 mit Fehlerimpulsen P3 und P4 geliefert werden, die von einem dv/dt-Stör-/Umschaltsignal herrühren, und der Fehlerimpuls P3 die SR-Flipflopschaltung 9 im AUS-Zeitraum setzt, hält dieser Zustand deshalb nur solange an, bis dem AUS-Signal S3 ein normaler Impuls geliefert wird. Deshalb ist der Zeitraum, in dem die Leistungsvorrichtung 12 im AN-Zustand ist, auf denjenigen begrenzt, der dem maximalen Zyklus T entspricht, gefolgt von einer normalen Steuerung, wodurch die Leistungsvorrichtungen 12 und 13 davor bewahrt werden können, gleichzeitig angeschaltet und zur unpassenden Zeit kurzgeschlossen zu werden.
Der Zyklus T des durch die Taktsignalgeneratorschaltung 16 erzeugten Impulses wird im Vergleich mit dem Zyklus des Eingangspulssignals S1 ausreichend reduziert, d. h., die Frequenz des Impulses wird erhöht. Beispielsweise können die Leistungsvorrichtungen 12 und 13 einem kurzgeschlossenen Zustand ca. 1 μsec. standhalten, und von daher kann die Taktsignalgeneratorschaltung 16 so ausgebildet sein, dass sie eine Schwingungsfrequenz von 1 bis 2 MHz unter Berücksichtigung einer Signalübertragungszeit hat, um die Kurzschlusszeit innerhalb 1 μsec. zu unterdrücken.
B. Ausführungsform 2
B-1. Aufbau der Vorrichtung
4 zeigt den Aufbau einer Pegelverschiebungsschaltung 200 als einer Halbleitervorrichtung nach einer Ausführungsform 2 der vorliegenden Erfindung. Mit Bezug auf 4 sind Elemente, die identisch mit denjenigen der in 1 gezeigten Pegelverschiebungsschaltung 100 sind, mit denselben Bezugszeichen versehen, um eine sich wiederholende Beschreibung zu vermeiden.
Wie in 4 gezeigt ist, ist die Pegelverschiebungsschaltung 200 in eine Treiberschaltung HD2 für die hochspannungsseitige Leistungsvorrichtung und eine Treiberschaltung LD für die niederspannungsseitige Leistungsvorrichtung LD aufgeteilt. Die Treiberschaltung HD2 für die hochspannungsseitige Leistungsvorrichtung weist keine Taktsignalgeneratorschaltung 16 auf, die derjenigen entspricht, die in der in 1 gezeigten Pegelverschiebungsschaltung 100 vorgesehen ist, sondern liefert ein extern zugeführtes Taktsignal als Signal S10 an eine Iterativpulsgeneratorschaltung 17.
Während die in 1 gezeigte Pegelverschiebungsschaltung 100 das Impulssignal verwendet, das von der ursprünglich darin vorgesehenen Taktsignalgeneratorschaltung 16 erzeugt wurde, kann die zeitliche Abstimmung des Impulses des extern zugeführten Eingangssignals S1 in diesem Falle nicht mit der zeitlichen Abstimmung des Impulses übereinstimmen, der von der Taktsignalgeneratorschaltung 16 geliefert wird, was zu einer Zeitverzögerung td führt, die sich aus einer Verschiebung des Taktsignals zwischen dem Eingangssignal S1 und dem Steuersignal S9 für die Leistungsvorrichtung 12 ergibt (siehe 3).
Das Problem der Zeitverzögerung td kann gelöst werden, indem das extern zugeführte Taktsignal wie in der Ausführungsform 2 verwendet wird.
B-2. Funktionsablauf der Vorrichtung
Charakteristische Funktionsabläufe der Pegelverschiebungsschaltung 200 werden nun mit Bezug auf ein in 5 gezeigtes Zeitablaufdiagramm gezeigt.
Die Iterativpulsgeneratorschaltung 17, die ein extern zugeführtes Eingangspulssignal S1 empfängt, gibt wiederholt zu einem Zeitpunkt einen Impuls ab, der mit demjenigen des externen Taktsignals S10 als EIN-Signal S2 synchronisiert ist, wenn der Impuls des extern zugeführten externen Taktsignals S10 ansteigt.
Wenn ein Mikrocomputer oder dergleichen die Vorrichtung steuert, die eine Halbbrückenleistungsvorrichtung einschließlich der Pegelverschiebungsschaltung 200 aufweist, wird ein gemeinsames Taktsignal (das externe Taktsignal) verwendet, und von daher wird das Eingangssignal S1 auch synchron mit dem externen Taktsignal erzeugt.
Deshalb ist das externe Taktsignal S10, das der Iterativpulsgeneratorschaltung 17 geliefert wird, synchron mit dem Eingangssignal S1, und die zeitliche Abstimmung des Anstiegs des Eingangssignals S1 stimmt mit dem Zeitpunkt überein, an dem der erste Impuls des EIN-Signals S2 geliefert wird, wodurch sich keine Zeitverzögerung aus einer Verschiebung zwischen diesen Signalen ergibt.
Dies trifft auch auf die zeitliche Abstimmung des Abfalls des Eingangssignals S1 und einen Zeitpunkt zu, an dem ein Impuls eines AUS-Signals S3 geliefert wird.
B-3. Funktion/Wirkung
Bei der Pegelverschiebungsschaltung 200 nach der wie vorstehend beschriebenen Ausführungsform 2 der vorliegenden Erfindung werden wiederholt Impulse in einem konstanten Zyklus an die EIN- und AUS-Signale S2 und S3 geliefert, die mit dem externen Eingangssignal S1 synchron sind, wodurch sich keine Zeitverzögerung aus einer Verschiebung eines Taktsignals zwischen dem Eingangssignal S1 und einem Steuersignal S9 für eine Leistungsvorrichtung 12 ergibt, d. h. zwischen einem Eingang und einem Ausgang, und die Leistungsvorrichtung 12 kann vor einer Abnahme bei der Ansprechgeschwindigkeit bewahrt werden.
C. Ausführungsform 3
C-1. Aufbau der Vorrichtung
6 zeigt den Aufbau einer Pegelverschiebungsschaltung 300 als einer Halbleitervorrichtung nach einer Ausführungsform 3 der vorliegenden Erfindung. Mit Bezug auf 6 sind Elemente, die identisch mit denjenigen der in 1 gezeigten Pegelverschiebungsschaltung 100 sind, mit denselben Bezugszeichen versehen, um eine sich wiederholende Beschreibung zu vermeiden.
Wie in 6 gezeigt ist, ist die Pegelverschiebungsschaltung 300 in eine Treiberschaltung HD3 für die hochspannungsseitige Leistungsvorrichtung und eine Treiberschaltung LD für die niederspannungsseitige Leistungsvorrichtung LD aufgeteilt. Die Treiberschaltung HD3 für die hochspannungsseitige Leistungsvorrichtung weist ein ODER-Glied 19 auf, das das ODER-Element der wiederholt gelieferten pegelverschobenen EIN- und AUS-Signale S4 und S5 betätigt, wodurch ein Taktsignal mit derselben Frequenz wie die Schwingungsfrequenz einer Taktsignalgeneratorschaltung 16 in einem Hochspannungsbereich erhalten wird.
Ausgänge der Umkehrschaltungen 6 und 7 sind so angeschlossen, dass sie Eingänge einer SR-Flipflopschaltung 9 setzen und rücksetzen, und an zwei Eingänge des ODER-Glieds 19 angeschlossen sind.
Ein Ausgangssignal Sc aus dem ODER-Glied 19 wird an eine Schutzschaltung 20 geliefert, die an einen Q-Ausgang der SR-Flipflopschaltung 9 angeschlossen ist.
Die Schutzschaltung 20 hat eine Funktion des Erfassens eines Betriebsfehlers jedes Aufbaus des Hochspannungsbereichs, wie z.B. eine Abnahme der Versorgungsspannung einer hochspannungsseitigen Energiequelle 10, und des zwangsweisen Unterbrechens des Ausgangs ungeachtet eines Eingangszustands, und umfasst einen Ausgang, der an die Gate-Elektrode eines NMOS-Transistors 24 und an einen Eingang einer Umkehrschaltung 23 angeschlossen ist.
Das Symbol S8 bezeichnet ein Ausgangssignal der Schutzschaltung 20, welches im wesentlichen identisch mit einem Ausgangssignal S8 aus der SR-Flipflopschaltung 9 ist.
C-2. Funktionsablauf der Vorrichtung
Mit Bezug auf das in 7 gezeigte Zeitablaufdiagramm werden nun charakteristische Funktionsabläufe der Pegelverschiebungsschaltung 300 beschrieben.
Das Zeitablaufdiagramm von 7, das Funktionsabläufe des ODER-Glieds 19 darstellt, zeigt an, dass das Taktsignal mit derselben Frequenz wie die Schwingungsfrequenz der Taktsignalgeneratorschaltung 16 als das Ausgangssignal Sc erhalten werden kann, indem das ODER-Element der wiederholt gelieferten pegelverschobenen EIN- und AUS-Signale S4 und S5 betätigt wird.
Die mit dem Ausgangssignal Sc belieferte Schutzschaltung 20 kann korrekte Operationen durchführen.
Wenn die Schutzschaltung 20 eine Filterschaltung aufweist, die einen Fehler nicht erkennt, wenn ein Fehlervorgang in einem überwachten Element des Hochspannungsbereichs nicht über eine vorgeschriebene Zeit hinaus anhält, kann der Fehlervorgang auf der Basis des Ausgangssignals Sc gemessen werden, wodurch eine Messgenauigkeit verbessert ist, um einen korrekten Schutzbetrieb zu ermöglichen.
C-3. Funktion/Wirkung
Bei der wie vorstehend beschriebenen Pegelverschiebungsschaltung 300 nach der Ausführungsform 3 der vorliegenden Erfindung kann das Taktsignal mit derselben Frequenz wie die Schwingungsfrequenz der Taktsignalgeneratorschaltung 16 im Hochspannungsbereich erhalten werden, indem das ODER-Element der pegelverschobenen EIN- und AUS-Signale S4 und S5 betätigt werden, um das Taktsignal an die Schutzschaltung 20 zu liefern, wodurch die Erfassungsgenauigkeit für einen Betriebs fehler jedes Elements im Hochspannungsbereich verbessert und ein korrekter Schutzbetrieb der Schutzschaltung 20 ermöglicht wird.
Die in 4 gezeigte Pegelverschiebungsschaltung 200 kann selbstverständlich mit dem ODER-Glied 19 und der Schutzschaltung 20 versehen sein. In diesem Fall kann ein Taktsignal im Hochspannungsbereich erhalten werden, das identisch mit dem externen Taktsignal S10 ist.
D. Ausführungsform 4
D-1. Aufbau der Vorrichtung
8 zeigt den Aufbau einer Pegelverschiebungsschaltung 400 als einer Halbleitervorrichtung nach einer Ausführungsform 4 der vorliegenden Erfindung. Mit Bezug auf 8 sind Elemente, die identisch mit denjenigen der in 1 gezeigten Pegelverschiebungsschaltung 100 sind, mit denselben Bezugszeichen versehen, um eine sich wiederholende Beschreibung zu vermeiden.
Wie in 8 gezeigt ist, ist die Pegelverschiebungsschaltung 400 in eine Treiberschaltung HD4 für die hochspannungsseitige Leistungsvorrichtung und eine Treiberschaltung LD für die niederspannungsseitige Leistungsvorrichtung LD aufgeteilt. Die Treiberschaltung HD4 für die hochspannungsseitige Leistungsvorrichtung weist keine Taktsignalgeneratorschaltung 16 und Iterativpulsgeneratorschaltung 17 auf, die denjenigen der in 1 gezeigten Pegelverschiebungsschaltung 100 entsprächen, sondern umfasst ersatzweise einen Schwingkreis 41, der ein externes Eingangssignal S1 empfängt und wiederholt einen Impuls mit einem konstanten Zyklus als ein EIN-Signal S2 synchron mit einem Übergang (Anstieg) des Eingangssignals S1 zu einem hohen Pegel ausgibt, und einen Schwingkreis 42, der wiederholt einen Impuls mit einem konstanten Zyklus als ein AUS-Signal S3 synchron mit der Abfallflanke des Eingangssignals S1 ausgibt.
D-2. Funktionsablauf der Vorrichtung
Mit Bezug auf ein in 9 gezeigtes Zeitablaufdiagramm wird nun der charakteristische Funktionsablauf der Pegelverschiebungsschaltung 400 beschrieben.
Wie in 9 gezeigt ist, beginnt der Schwingkreis 41, der das extern zugeführte Eingangsimpulssignal S1 empfängt, wiederholt einen Impuls mit einem konstanten Zyklus an der Anstiegflanke des Eingangssignals S1 auszugeben, und unterbricht die Ausgabe des Impulses an der Abfallflanke des Eingangssignals S1. Deshalb stimmt die zeitliche Abstimmung des Anstiegs des Eingangssignals S1 mit einer zeitlichen Abstimmung überein, wenn der erste Impuls des EIN-Signals S2 geliefert wird, wodurch sich keine Zeitverzögerung aus der Verschiebung zwischen den Signalen S1 und S2 ergibt.
Andererseits unterbricht der Schwingkreis 42, der das extern zugeführte Eingangsimpulssignal S1 empfängt, wiederholt die Ausgabe eines Impulses in einem konstanten Zyklus in einem Zeitraum, in dem das Eingangssignal auf Hochpegel bleibt, und beginnt mit der Ausgabe des Impulses, nachdem das Eingangssignal S1 nach unten geht. Deshalb stimmt die zeitliche Abstimmung des Abfalls des Eingangssignals S1 mit der zeitlichen Abstimmung überein, wenn der erste Impuls des AUS-Signals S3 geliefert wird, wodurch sich keine Zeitverzögerung aus der Verschiebung zwischen den Signalen S1 und S3 ergibt.
D-3. Funktion/Wirkung
Wie vorstehend beschrieben, umfasst die Pegelverschiebungsschaltung 400 nach der Ausführungsform 4 der vorliegenden Erfindung die Schwingkreise 41 und 42, die wiederholt die Impulse in konstanten Zyklen synchron mit dem Eingangssignals S1 als den EIN- und AUS-Signalen S2 und S3 ausgeben, wodurch sich keine Zeitverzögerung eines Taktsignals zwischen dem Eingangssignal S1 und einem Steuersignal S9 für eine Leistungsvorrichtung 12 ergibt, d. h., zwischen einem Eingang und einem Ausgang, und die Leistungsvorrichtung kann vor einer Abnahme bei der Ansprechgeschwindigkeit bewahrt werden.
E. Ausführungsform 5
E-1. Aufbau der Vorrichtung
10 zeigt den Aufbau einer Pegelverschiebungsschaltung 500 als einer Halbleitervorrichtung nach einer Ausführungsform 5 der vorliegenden Erfindung. Mit Bezug auf 10 sind Elemente, die identisch mit denjenigen der in 1 gezeigten Pegelverschiebungsschaltung 100 sind, mit denselben Bezugszeichen versehen, um eine sich wiederholende Beschreibung zu vermeiden.
Wie in 10 gezeigt ist, ist die Pegelverschiebungsschaltung 500 in eine Treiberschaltung HD1 für die hochspannungsseitige Leistungsvorrichtung und eine Treiberschaltung LD1 für die niederspannungsseitige Leistungsvorrichtung aufgeteilt. Die Treiberschaltung LD1 für die niederspannungsseitige Leistungsvorrichtung weist eine Synchronschaltung 50 auf, die ein Ausgangssignal S10 aus einer Taktsignalgeneratorschaltung 16 und ein extern zugeführtes Eingangssignal SO empfängt, und ein synchrones Pulssteuersignal 16 ausgibt, dessen Anstieg- und Abfallflanken in Übereinstimmung mit einem Hochpegelübergang (Anstieg) und einem Tiefpegelübergang (Abfall) des Eingangssignals SO und synchron mit der Anstiegflanke des Impulses des Ausgangssignals S10 gesetzt werden.
Die in 1 gezeigte Pegelverschiebungsschaltung 100 reduziert den Einfluss, der durch einen von einem dv/dt-Stör-/Umschaltsignal herrührenden Fehlerimpuls ausgeübt wird, durch den Impuls, der von der ursprünglich darin vorgesehenen Taktsignalgeneratorschaltung 16 erzeugt wird, und es ergibt sich für die Leistungsvorrichtung 12 eine Zeitverzögerung aus der Verschiebung des Taktsignals zwischen dem Eingangssignal S1 und dem Steuersignal S9, wenn die zeitliche Abstimmung bei der Zuführung des externen Eingangssignals S1 und die zeitliche Abstimmung des von der Taktsignalgeneratorschaltung 16 gelieferten Impulses, wie oben beschrieben, nicht miteinander übereinstimmen.
Die Treiberschaltung LD für die niederspannungsseitige Leistungsvorrichtung, die die Pegelverschiebungsschaltung 100 bildet, steuert die Leistungsvorrichtung 13 unabhängig mit dem extern zugeführten Eingangssignal S0, und somit findet eine Zeitverzögerung statt, die sich aus einer Signalverzögerung o. dgl. zwischen dem Eingangssignal SO und dem Steuersignal S17 für die Leistungsvorrichtung 13 ergibt. Aufgrund des außerordentlichen Unterschieds zwischen den Verzögerungszeiten ist es schwierig, diese Zeitverzögerung in Einklang mit derjenigen zu bringen, die sich aus einer Verschiebung des Taktsignals in der Treiberschaltung HD1 für die hochspannungsseitige Leistungsvorrichtung ergibt.
Bei der Pegelverschiebungsschaltung 500 synchronisiert die Synchronschaltung 50 das Eingangssignal SO mit dem Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16, wodurch eine Zeitverzögerung, die in der Treiberschaltung HD1 für die hochspannungsseitige Leistungsvorrichtung verursacht wird, einfach mit derjenigen in Einklang gebracht wird, die in der Treiberschaltung LD1 für die niederspannungsseitige Leistungsvorrichtung verursacht wird.
E-2. Funktionsablauf der Vorrichtung
Mit Bezug auf die in den 11 und 12 gezeigten Zeitablaufdiagrammen werden nun charakteristische Funktionsabläufe der Pegelverschiebungsschaltung 500 beschrieben.
Mit Bezug auf 11 sind die zeitlichen Abstimmungen eines Eingangssignals S1, das der Treiberschaltung HD1 für die hochspannungsseitige Leistungsvorrichtung zugeführt wird, das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16, die EIN- und AUS-Signale S2 und S3, die pegelverschobenen An- und AUS-Signale S4 und S5, eine Ausgangssignal S8 aus einer SR-Flipflopschaltung 9 und ein Steuersignal S9 für eine Leistungsvorrichtung 12 identisch mit denjenigen in der mit Bezug auf die 1 bis 3 beschriebenen Pegelverschiebungsschaltung 100, und daher unterbleibt eine sich wiederholende Beschreibung.
Die zeitlichen Abstimmungen für ein Eingangssinal S0, das der Treiberschaltung LD1 für die niederspannungsseitige Leistungsvorrichtung zugeführt wird, ein synchrones Steuersignal S16, das von der Synchronschaltung 50 ausgegeben wird, und ein auf dem synchronen Steuersignal S16 basierendes Steuersignal S17 für eine Leistungsvorrichtung 13 werden mit Bezug auf 12 beschrieben, die eine vergrößerte Ansicht von 11 zeigt.
Die Steuersignale S9 und S17 für die Leistungsvorrichtungen 12 und 13 sind im wesentlichen identisch mit dem Ausgangssignal S8 der SR-Flipflopschaltung 9 bzw. dem synchronen Steuersignal S16, und von daher werden nur das Ausgangssignal S8 und das synchrone Steuersignal S16 in der folgenden Beschreibung erwähnt.
Wie in 12 gezeigt ist, senkt die Synchronschaltung 50, die das extern zugeführte Eingangssignal S0 empfängt, das synchrone Steuersignal S16 an der Anstiegflanke des Impulses des Ausgangssignals S10 aus der Taktsignalgeneratorschaltung 16, wenn das Eingangssignal SO abfällt, und hebt das synchrone Steuersignal S16 an der Anstiegflanke des Ausgangssignals S10, wenn das Eingangssignal SO ansteigt.
12 zeigt die Verschiebung zwischen den Abfallflanken des Eingangssignals SO und des synchronen Steuersignals S16 als eine Zeitverzögerung td1, während sie die Verschiebung zwischen den Anstiegflanken des Eingangssignals SO und des synchronen Steuersignals S16 als eine Zeitverzögerung td2 zeigt. 12 zeigt auch die Verschiebung zwischen den Anstiegflanken des Eingangssignals S1 und des Ausgangssignals S8 aus der SR-Flipflopschaltung 9 als eine Zeitverzögerung td3, während sie die Verschiebung zwischen den Abfallflanken des Eingangssignals S1 und des synchronen Steuersignals S8 als eine Zeitverzögerung td4 zeigt.
Wie in 12 gezeigt ist, hängen alle Zeitverzögerungen td1 bis td4 nur vom Taktsignal S10 ab, das aus der Taktsignalgeneratorschaltung 16 ausgegeben wird, wodurch die Zeitverzögerungen td1 bis td4 einfach so aufeinander abgestimmt werden können, dass ein Zeitraum (Totzeit) ohne weiteres sichergestellt werden kann, wenn beide Leistungsvorrichtungen 12 und 13 inaktiv sind.
Die Leistungsvorrichtungen 12 und 13, die im Grunde komplementär miteinander wirken, müssen, wie vorstehen beschrieben, daran gehindert werden, gleichzeitig in EIN-Zustände einzutreten. Deshalb ist die Totzeit absichtlich vorgesehen, um die Leistungsvorrichtungen 12 und 13 daran zu hindern, gleichzeitig aufgrund von Streuung bei den Elementbetriebskennlinien o. dgl. in EIN-Zustände einzutreten.
Beim Vergleich der Eingangssignale SO und S1 sind die Pulsbreiten beispielsweise so eingestellt, dass der AUS-Zeitraum der Leistungsvorrichtung 13 länger ist als der EIN-Zeitraum der Leistungsvorrichtung 12, und eine Totzeit Dt1 für den Signalwechsel sichergestellt ist.
Die Pegelverschiebungsschaltung 500, die über die Zeitverzögerungen td1 bis td4 nur mit Bezug auf das Taktsignal S10 aus der Taktsignalgeneratorschaltung 16 entscheidet, stellt eine Totzeit Dt2 auch in dem Verhältnis zwischen dem Ausgangssignal S8 und dem synchronen Steuersignal S16 sicher. Die Totzeit Dt2 ist aufgrund des Vorhandenseins der Zeitverzögerungen td1 bi td4 kennzeichnenderweise länger als die Totzeit Dt1, und die Totzeit Dt2, die länger ist als die Totzeit Dt1, kann zuverlässig sichergestellt werden, auch wenn die vorher eingestellte Totzeit Dt1 verkürzt ist.
Deshalb kann die Totzeit Dt2, d. h. der Zeitraum, in dem die Leistungsvorrichtungen 12 und 13 inaktiv sind, in der Praxis folglich zur Verbesserung der Energieeffizienz verkürzt sein.
Darüber hinaus entspricht die Länge der Zeitverzögerungen td1 bis td4, die nur vom Taktsignal S10 aus der Taktsignalgeneratorschaltung 16 abhängen, derjenigen eines maximalen Zyklus des Taktsignals S10 und der Bereich von Maximum zu Minimum kann vorhergesagt werden, während die Totzeit Dt2 ähnlich vorhersagbar ist.
Deshalb werden unbestimmte Elemente beim Einstellen der Totzeit Dt1 eliminiert, wodurch die Totzeit Dt1 möglicherweise keine große Spanne umfassen, aber ein Zeitraum, in dem die Leistungsvorrichtungen 12 und 13 inaktiv sind, in der Praxis auch in diesem Punkt zur Verbesserung der Energieeffizienz verkürzt sein kann.
E-3. Funktion/Wirkung
Bei der wie vorstehend beschriebenen Pegelverschiebungsschaltung 500 nach der Ausführungsform 5 der vorliegenden Erfindung, ist die Treiberschaltung LD1 für die niederspannungsseitige Leistungsvorrichtung mit der Synchronschaltung 50 versehen, um das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 mit dem externen Eingangssignal SO zu synchronisieren, wodurch die Zeitverzögerung, die in der Treiberschaltung HD1 für die hochspannungsseitige Leistungsvorrichtung verursacht wird, mit derjenigen ohne weiteres abgestimmt wird, die in der Treiberschaltung LD1 für die niederspannungsseitige Leistungsvorrichtung verursacht wird.
Darüber hinaus wird die Zeitverzögerung bei der Treiberschaltung LD1 für die niederspannungsseitige Leistungsvorrichtung absichtlich verursacht, wodurch die Totzeit ohne weiteres gesteuert werden kann, und der Zeitraum, in dem die Leistungsvorrichtungen 12 und 13 inaktiv sind, kann in der Praxis zur Verbesserung der Energieeffizienz verkürzt sein. Darüber hinaus werden unbestimmte Elemente beim Einstellen der Totzeit eliminiert, wodurch die Totzeit möglicherweise keine große Spanne umfassen, aber die Energieeffizienz verbessert werden kann.
Während die an der Treiberschaltung LD1 für die niederspannungsseitige Leistungsvorrichtung vorgesehene Synchronschaltung 50 in der obigen Beschreibung mit dem Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 versorgt wird, kann die Synchronschaltung 50 alternativ an der Treiberschaltung LD für die niederspannungsseitige Leistungsvorrichtung in dem Aufbau vorgesehen sein, der wie in der mit Bezug auf 4 beschriebenen Pegelverschiebungsschaltung 200 das externe Taktsignal als das Signal S10 verwendet.
F. Ausführungsform 6
F-1. Aufbau der Vorrichtung
13 zeigt den Aufbau einer Pegelverschiebungsschaltung 600 als einer Halbleitervorrichtung nach einer Ausführungsform 6 der vorliegenden Erfindung. Mit Bezug auf 13 sind Elemente, die identisch mit denjenigen der in 1 gezeigten Pegelverschiebungsschaltung 100 sind, mit denselben Bezugszeichen versehen, um eine sich wiederholende Beschreibung zu vermeiden.
Wie in 13 gezeigt ist, ist die Pegelverschiebungsschaltung 600 in eine Treiberschaltung HD4 für die hochspannungsseitige Leistungsvorrichtung und eine Treiberschaltung LD für die niederspannungsseitige Leistungsvorrichtung aufgeteilt. Die Treiberschaltung HD4 für die hochspannungsseitige Leistungsvorrichtung umfasst ein Einzelpulsgeneratorteil 15 zusätzlich zu einer Taktsignalgeneratorschaltung 16 und einer Iterativpulsgeneratorschaltung 17.
Das Einzelpulsgeneratorteil 15, das einen Impuls mit einer bestimmten Breite an der Anstieg- (oder Abfall-) Flanke eines Eingangspulses ausgibt, weist Einzelpulsgeneratorschaltungen 151 und 152 für EIN- und AUS-Signale S2 bzw. S3 auf.
Die Einzelpulsgeneratorschaltungen 151 und 152 sind allgemeine Schaltungen, und ähnliche sind auch in der Taktsignalgeneratorschaltung 16 vorgesehen.
Wie in 13 gezeigt ist, weist die Taktsignalgeneratorschaltung 16 eine Source-Taktsignalgeneratorschaltung 161 und eine Einzelpulsgeneratorschaltung 162 auf, um einen Impuls mit einer bestimmten Breite in der Einzelpulsgeneratorschaltung 162 auf der Basis eines Impulssignals zu erzeugen, das in der Source-Taktsignalgeneratorschaltung 161 erzeugt wird, und selbiges als ein Signal S10 auszugeben.
14 zeigt einen beispielhaften Aufbau der Einzelpulsgeneratorschaltung, und 15 ist ein Zeitablaufdiagramm von deren Funktionsabläufen.
Wie in 14 gezeigt ist, umfasst die Einzelpulsgeneratorschaltung vier in Reihe geschaltete Umkehrschaltungen G1, G2, G3 und G4, eine mit den Umkehrschaltungen G1 bis G1 parallel geschaltete Umkehrschaltung G5, eine NOR-Glied G6, das Ausgangssignale der Umkehrschaltungen G4 und G5 empfängt, und einen Kondensator CP, der zwischen dem Knotenpunkt der Umkehrschaltungen G2 und G3 und einem Erdungspotential GND angeordnet ist. Die Umkehrschaltungen G1 und G5 empfangen ein gemeinsames Signal.
15 zeigt jeweils Signalzustände in einem Signaleingangsteil A der Umkehrschaltungen G1 und G5, dem Knotenpunkt B der Umkehrschaltungen G2 und G3, einem Ausgangspunkt C der Umkehrschaltung G4, einem Ausgangspunkt D der Umkehrschaltung G5, und einem Ausgangspunkt E des NOR-Glieds G6.
Ein extern in das Eingangsteil A eingegebener Impuls entspricht einem Signal, das aus der Source-Taktsignalgeneratorschaltung 161 in der Taktsignalgeneratorschaltung 16 geliefert wird, und entspricht dem externen Eingangssignal S1 in den Einzelpulsgeneratorschaltungen 151 und 152.
Eine Impulseingabe in die Umkehrschaltung G1 wird aufgrund der Anwesenheit des Kondensators CP im Knotenpunkt B in der Schwingungsform abgeflacht, und wird am Punkt C durch die Umkehrschaltungen G3 und G4 wiederhergestellt. Allerdings ergibt sich aus diesem Abflachen der Schwingungsform eine Verzögerung.
Andererseits wird ein in die Umkehrschaltung G5 eingegebener Impuls am Punkt D umgekehrt und ohne Verzögerung ausgegeben. Wenn Signale an den Punkten C und D in das NOR-Glied G6 eingegeben werden, folgt deshalb daraus, dass ein Einzelpuls mit einer Pulsbreite am Punkt E erhalten wird, die einer Signalverzögerungsbreite entspricht. Daraus folgt, dass die Anstiegflanke dieses Einzelpulses mit der Anstiegflanke des extern eingegebenen Impulses synchronisiert ist.
Somit kann ein mit der Anstiegflanke des Eingangspulses synchroner Impuls, der eine vorgeschriebene Breite hat, die durch den Aufbau in der Schaltung festgelegt ist, erhalten werden, indem der Impuls in die Einzelpulsgeneratorschaltung eingegeben wird.
Wieder mit Bezug auf 13 wird das externe Eingangssignal S1 in die Einzelpulsgeneratorschaltung 151 eingegeben, während ein invertiertes Signal des Eingangssignals S1 in die Einzelpulsgeneratorschaltung 152 eingegeben wird.
Ein Ausgangssignal S22 aus der Einzelpulsgeneratorschaltung 151 wird zusammen mit einem Ausgangssignal S12 aus einem UND-Glied 171, das eine Iterativpulsgeneratorschaltung 17 bildet, in das ODER-Glied 31 eingegeben, während ein Ausgangssignal S23 aus der Einzelpulsgeneratorschaltung 152 zusammen mit einem Ausgangssignal S13 aus einem UND-Glied 172, das die Iterativpulsgeneratorschaltung 17 bildet, in ein ODER-Glied 32 eingegeben wird.
Ein Ausgangssignal S2 aus dem ODER-Glied 31 wird an einen HNMOS-Transistor 4 als ein EIN-Signal geliefert, während ein Ausgangssignal S3 aus dem ODER-Glied S3 an einen HNMOS-Transistor 5 als ein AUS-Signal geliefert wird.
F-2. Funktionsablauf der Vorrichtung
Mit Bezug auf ein in 16 gezeigtes Zeitablaufdiagramm werden nun charakteristische Funktionsabläufe der Pegelverschiebungsschaltung 600 beschrieben.
Mit Bezug auf 16 sind die zeitlichen Abstimmungen für das Eingangssignal S1, das der Treiberschaltung HD4 für die hochspannungsseitige Leistungsvorrichtung zugeführt wird, das Eingangssignal S0, das der Treiberschaltung LD für die niederspannungsseitigen Leistungsvorrichtung zugeführt wird, und das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 identisch mit denjenigen in der mit Bezug auf die 1 bis 3 beschriebenen Pegelverschiebungsschaltung 100, und daher unterbleibt eine sich wiederholende Beschreibung, Die Abfallflanke des Eingangssignals S1 ist der Einfachheit halber, um die Darstellung zu vereinfachen mit der Abfallflanke des Ausgangssignals S10 aus der Taktsignalgeneratorschaltung 16, synchronisiert.
Wie in 16 gezeigt ist, ist das Ausgangssignal S12 aus dem UND-Glied 171 asynchron mit dem Eingangssignal S1, und von daher ist die Anstiegflanke des ersten Impulses des Ausgangssignals S12, das in Übereinstimmung mit jedem Zyklus des Eingangssignals zugeführt wird, etwas verschoben.
Dennoch wird die Anstiegflanke des Impulses des Ausgangssignals S22 aus der Einzelpulsgeneratorschaltung 151 mit dem Eingangssignal S1 synchronisiert, und von daher wird die Anstiegflanke des ersten Impulses des Ausgangssignals (AN-Signal) S2 aus dem ODER-Glied 31, das durch die ODER-Operation (logische Adjunktion) der Ausgangssignale S22 und S12 definiert ist, in jedem Zyklus des Eingangssignals S1 unveränderlich mit der Anstiegflanke des Eingangssignals S1 synchronisiert. Die Pulsanordnung des Ausgangssignals S2 wird aufgrund der Betätigung des ODER-Elements der Ausgangssignale S22 und S12 unregelmäßig.
Das Ausgangssignal (AUS-Signal) S3 aus dem ODER-Glied 32 wird auch dadurch bestimmt, dass das ODER-Element des Ausgangssignals S23 und des Ausgangssignals S13 (nicht gezeigt) betätigt, der Impuls (nicht gezeigt) des Ausgangssignals S13 mit der Abfallflanke des Eingangssignals S1 synchronisiert wird, und somit behält die Pulsanordnung des Ausgangssignals S3 die Regelmäßigkeit bei.
Die pegelverschobenen EIN- und AUS-Signale S4 und S5 sind auch ähnliche Signale, woraus folgt, dass das Ausgangssignal S8 aus der SR-Flipflopschaltung 9 und das Steuersignal S9 für die Leistungsvorrichtung 12 mit dem Eingangssignal S1 übereinstimmen.
F-3. Funktion/Wirkung
Wie vorstehend beschrieben, umfasst die Pegelverschiebungsschaltung 600 nach der Ausführungsform 6 der vorliegenden Erfindung das Einzelpulsgeneratorteil 15, das den mit dem externen Eingangssignal S1 synchronisierten Einzelpuls erzeugt, und verwendet diese Signale, die durch die Betätigung der jeweiligen ODER-Elemente der Ausgangssignale S22 bzw. S23 aus dem Einzelpulsgeneratorteil 15 und den Ausgangssignalen S12 bzw. S13 als den AN- und AUS-Signalen S2 bzw. S3 erhalten werden, woraus folgt, dass die Anstiegflanke des ersten Impulses des AN-Signals S2 in jedem Zyklus des Eingangssignals S1 unveränderlich mit der Anstiegflanke des Eingangssignals S1 synchronisiert wird, wodurch die Anstiegflanken des Eingangssignals S1 und des Steuersignals S9 für die Leistungsvorrichtung 12 in der Folge aufeinander abgestimmt werden können, und die Leistungsvorrichtung 12 vor einer Abnahme bei der Ansprechgeschwindigkeit bewahrt werden kann, indem Zeitverzögerungen ausgeschaltet werden. Während die Abfallflanke des Eingangssignals S1 im allgemeinen asychron zum Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 ist, können die Abfallflanken des Eingangssignals S1 und des Steuersignals S9 in diesem Fall auch durch eine der obigen Funktion ähnliche Funktion aufeinander abgestimmt werden.
G. Ausführungsform 7
G-1. Aufbau der Vorrichtung
17 zeigt den Aufbau einer Pegelverschiebungsschaltung 700 als einer Halbleitervorrichtung nach einer Ausführungsform 7 der vorliegenden Erfindung. Mit Bezug auf 17 sind Elemente, die identisch mit denjenigen der in 13 gezeigten Pegelverschiebungsschaltung 600 sind, mit denselben Bezugszeichen versehen, um eine sich wiederholende Beschreibung zu vermeiden.
Wie in 17 gezeigt ist, ist die Pegelverschiebungsschaltung 700 in eine Treiberschaltung HD5 für die hochspannungsseitige Leistungsvorrichtung und eine Treiberschaltung LD für die niederspannungsseitige Leistungsvorrichtung aufgeteilt.
Die Treiberschaltung HD5 für die hochspannungsseitige Leistungsvorrichtung umfasst anstelle des Pulsgeneratorteils 15 der in 13 gezeigten Pegelverschiebungsschaltung eine Verriegelungsschaltung 18.
Die Verriegelungsschaltung 18 weist einen T-Eingang auf, der mit einem externen Eingangssignal S1 versorgt wird, und einen Rücksetzeingang, der mit einem Ausgangssignal S10 aus einer Taktsignalgeneratorschaltung 16 versorgt wird.
Ein Ausgangssignal S32 aus einem Q-ein-Ausgang der Verriegelungsschaltung 18 wird zusammen mit einem Ausgangssignal S12 aus einem UND-Glied 171, das eine Iterativpulsgeneratorschaltung 17 bildet, in ein ODER-Glied 31 eingegeben, während ein Ausgangssignal S33 aus einem Q-aus-Ausgang der Verriegelungsschaltung 18 zusammen mit einem Ausgangssignal S13 aus einem UND-Glied 172, das die Iterativpulsgeneratorschaltung 17 bildet, in ein ODER-Glied 32 eingegeben wird.
Gemäß dieses Aufbaus folgt, dass der Q-ein-Ausgang auf die Anstiegflanke des Eingangssignals S1 gesetzt wird, der Q-aus-Ausgang auf die Abfallflanke des Eingangssignals S1 gesetzt wird, und beide Q-ein- und Q-aus-Ausgänge auf die Anstiegflanke des Impulses des Eingangssignals S10 aus der Taktsignalgeneratorschaltung 16 in der Verriegelungsschaltung 18 rückgesetzt werden.
G-2. Funktionsablauf der Vorrichtung
Mit Bezug auf ein in 18 gezeigtes Zeitablaufdiagramm werden nun charakteristische Funktionsabläufe der Pegelverschiebungsschaltung 700 beschrieben.
Mit Bezug auf 18 sind die zeitlichen Abstimmungen für das Eingangssignal S1, das der Treiberschaltung HD5 für die hochspannungsseitige Leistungsvorrichtung zugeführt wird, ein Eingangssignal S0, das der Treiberschaltung LD für die niederspannungsseitigen Leistungsvorrichtung zugeführt wird, das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 und das Ausgangssignal S12 aus dem UND-Glied 171 identisch mit denjenigen in der mit Bezug auf die 16 beschriebenen Pegelverschiebungsschaltung 600, und daher unterbleibt eine sich wiederholende Beschreibung.
Wie in 18 gezeigt ist, wird das Ausgangssignal S32 aus dem Q-an-Ausgang der Verriegelungsschaltung 18 auf die Anstiegflanke des Impulses des Eingangssignals S1 gesetzt und an der Anstiegflanke des Impulses des Ausgangssignals S10 rückgesetzt. Deshalb entspricht dessen Pulsbreite in jedem Zyklus des Eingangssignals S1 der Verschiebung zwischen der Anstiegflanke des ersten Impulses des Ausgangssignals S10 und der Anstiegflanke des Eingangssignals S1. Diese Verschiebung variiert mit jedem Zyklus des Impulses des Eingangssignals S1, und somit unterscheiden sich die jeweiligen Impulse des Ausgangssignals S32 voneinander.
Was das Ausgangssignal S33 aus dem Q-aus-Ausgang der Verriegelungsschaltung 18 anbelangt, wird der Q-aus-Ausgang nicht gesetzt, da die Abfallflanke des Impulses des Eingangssignals S1 mit der Anstiegflanke des Ausgangssignals S10 synchronisiert ist, und somit folgt, dass das Ausgangssignal S33 keinen Impuls aufweist.
Die Anstiegflanke des ersten Impulses des Ausgangssignals (EIN-Signal) S2 aus dem ODER-Glied 31, das durch das ODER-Element des Ausgangssignals S32 bestimmt ist, das unterschiedliche Pulsbreiten hat, und das Ausgangssignal S12 aus dem UND-Glied 171, ist unveränderlich mit der Anstiegflanke des Eingangssignals S1 synchronisiert. Die Impulsanordnung des Ausgangssignals S2 ist aufgrund der Betätigung des ODER-Elements der Ausgangssignale S32 und S12 unregelmäßig.
Das pegelverschobene EIN-Signal S4 ist auch ähnlich, woraus folgt, dass das Ausgangssignal S8 aus der SR-Flipflopschaltung 9 und das Steuersignal S9 für die Leistungsvorrichtung 12 in der Folge mit dem Eingangssignal S1 abgestimmt sind.
G-3. Funktion/Wirkung
Wie vorstehend beschrieben, umfasst die Pegelverschiebungsschaltung 700 nach der Ausführungsform 7 der vorliegenden Erfindung die Verriegelungsschaltung 19, deren Ausgang synchron mit dem externen Eingangssignal S1 gesetzt wird, und an der Anstiegflanke des Impulses des Ausgangssignals S10 aus der Taktsignalgeneratorschaltung 16 rückgesetzt wird, und die erhaltenen Signale verwendet, indem sie die ODER-Elemente der jeweiligen Ausgangssignale S32 bzw. S33 aus der Verriegelungsschaltung 18 und der Ausgangssignale S12 bzw. S13 betätigt, woraus folgt, dass in jedem Zyklus des Eingangssignals S1 die Anstiegflanke des ersten Impulses des EIN-Signals S2 unveränderlich mit der Anstiegflanke des Eingangssignals S1 so synchronisiert wird, dass die Anstiegflanken des Eingangssignals S1 und des Steuersignals S9 für die Leistungsvorrichtung 12 in der Folge aufeinander abgestimmt werden können, um Zeitverzögerungen auszuschalten und die Leistungsvorrichtung 12 vor einer Abnahme in der Ansprechgeschwindigkeit zu bewahren. Während die Anstiegflanke des Eingangssignals S1 im allgemeinen asynchron zum Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 ist, können die Abfallflanken des Eingangssignals S1 und des Steuersignals S9 auch in diesem Fall durch eine Funktion, die der obigen ähnlich ist, aufeinander abgestimmt werden.
H. Ausführungsform 8
H-1. Aufbau der Vorrichtung
19 zeigt den Aufbau einer Pegelverschiebungsschaltung 800 als einer Halbleitervorrichtung nach einer Ausführungsform 8 der vorliegenden Erfindung. Mit Bezug auf 19 sind Elemente, die identisch mit denjenigen der in 17 gezeigten Pegelverschiebungsschaltung 700 sind, mit denselben Bezugszeichen versehen, um eine sich wiederholende Beschreibung zu vermeiden.
Wie in 19 gezeigt ist, ist die Pegelverschiebungsschaltung 800 in eine Treiberschaltung HD6 für die hochspannungsseitige Leistungsvorrichtung und eine Treiberschaltung LD für die niederspannungsseitige Leistungsvorrichtung aufgeteilt. In der Treiberschaltung HD6 für die hochspannungsseitige Leistungsvorrichtung ist eine Source-Taktsignalgeneratorschaltung 161, die eine Taktsignalgeneratorschaltung 16 bildet, anstelle der Taktsignalgeneratorschaltung 16 angeordnet, die in der Pegelverschiebungsschaltung 700 verwendet wird. Ein von der Source-Taktsignalgeneratorschaltung 161 ausgegebenes Source-Taktsignal S44 wird an die Eingänge der UND-Glieder 171 und 171 geliefert, die eine Iterativpulsgeneratorschaltung 17 und einen Rücksetzeingang einer Verriegelungsschaltung 18 bilden.
Ein Ausgangssignal S42, das durch die ODER-Operation (logische Ad.) eines Ausgangssignals S32 aus einem Q-Ein-Ausgang der Verriegelungsschaltung 18 und eines Eingangssignals S12 aus dem UND-Glied 171 definiert ist, wird in eine Einzelpulsgeneratorschaltung 51 eingegeben, deren Ausgangssignal S2 als ein EIN-Signal an einen HNMOS-Transistor 4 geliefert wird, während ein Ausgangssignal S43 aus einem ODER-Glied 32, das durch die ODER-Operation eines Ausgangssignals S33 aus einem Q-Aus-Ausgang der Verriegelungsschaltung 18 und eines Ausgangssignals S13 aus dem UND-Glied 172 definiert ist, in eine Einzelpulsgeneratorschaltung 52 eingegeben wird, deren Ausgangssignal S3 als ein AUS-Signal an einen HNMOS-Transistor 5 geliefert wird.
H-2. Funktionsablauf der Vorrichtung
Mit Bezug auf ein in 20 gezeigtes Zeitablaufdiagramm werden nun charakteristische Funktionsabläufe der Pegelverschiebungsschaltung 800 beschrieben.
Mit Bezug auf 20 sind die zeitlichen Abstimmungen für das Eingangssignal S1, das der Treiberschaltung HD6 für die hochspannungsseitige Leistungsvorrichtung zugeführt wird, ein Eingangssignal S0, das der Treiberschaltung LD für die niederspannungsseitige Leistungsvorrichtung zugeführt wird, und das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 identisch mit denjenigen in der mit Bezug auf die 16 beschriebenen Pegelverschiebungsschaltung 600, und daher unterbleibt eine sich wiederholende Beschreibung.
Wie in 20 gezeigt ist, ist das Source-Taktsignal S44, das von der Source-Taktsignalgeneratorschaltung 161 ausgegeben wird, ein Impuls mit einer relativ großen Breite.
Das Ausgangssignal S12 aus dem UND-Glied 171 ist asynchron zum Eingangssignal S1, und deshalb ist die Anstiegflanke des ersten Impulses des Ausgangssignals S12, das entsprechend jedem Zyklus des Eingangssignals S1 geliefert wird, leicht verschoben.
Daraus folgt, dass das Ausgangssignal S32 aus dem Q-Ein-Ausgang der Verriegelungsschaltung 18 auf die Anstiegflanke des Impulses des Eingangssignals S1 gesetzt wird und auf die Anstiegflanke des Impulses des Source-Taktsignals S44 rückgesetzt wird, und deren Impulsbreite daher der Verschiebung zwischen der Anstiegflanke des ersten Impulses des Source-Taktsignals S4 in jedem Zyklus des Eingangssignals S1 und der Anstiegflanke des Impulses des Eingangssignals S1 entspricht. Diese Verschiebung variiert mit jedem Zyklus des Eingangssignals S1, und deshalb unterscheiden sich die Breiten der jeweiligen Impulse des Ausgangssignals S32 voneinander.
Was das Ausgangssignal S33 aus dem Q-Aus-Ausgang der Verriegelungsschaltung 18 betrifft, wird der Q-Aus-Ausgang nicht gesetzt, da die Abfallflanke des Impulses des Eingangssignals S1 mit der Anstiegflanke des Source-Taktsignals S44 synchronisiert ist, und woraus folgt, dass das Ausgangssignal S33 keinen Impuls aufweist.
Die Anstiegflanke des ersten Impulses des Ausgangssignals S42 aus dem ODER-Glied 31, das durch die ODER-Operation des Ausgangssignals S32 mit unterschiedlichen Impulsbreiten und des Ausgangssignals S12 aus dem UND-Glied 171 definiert ist, wird mit der Anstiegflanke des Eingangssignals S1 in jedem Zyklus des Eingangssignals S1 unveränderlich synchronisiert. Die Impulsanordnung des Ausgangssignals S42 wird aufgrund der ODER-Operationen an den Ausgangssignalen S32 und S12 unregelmäßig.
Darüber hinaus wird das Ausgangssignal S42 in die Einzelpulsgeneratorschaltung 51 eingegeben und in der Pulsbreite reduziert, d. h., im Schaltverhältnis durch einen mit Bezug auf die 14 und 15 beschriebenen Mechanismus reduziert, um das EIN-Signal S2 zu bilden.
Das Ausgangssignal S43, das durch Betätigen des ODER-Glieds der Ausgangssignale S33 und S13 gebildet wird, wird auch auf ähnliche Weise in der Einzelpulsgeneratorschaltung 52 verarbeitet, um das AUS-Signal S3 zu bilden. Während die Abfallflanke des Eingangssignals S1 im allgemeinen asynchron zur Anstiegflanke des Source-Taktsignals S44 ist, folgt, dass das Ausgangssignal S43 aus dem ODER-Glied 32 auch in diesem Fall durch eine zur oben genannten ähnliche Funktion mit der Abfallflanke des Eingangssignals S1 synchronisiert wird.
Auch die pegelverschobenen EIN- und AUS-Signale S4 und S5 sind den EIN- und AUS-Signalen S2 und S3 ähnlich, woraus folgt, dass das Ausgangssignal S8 aus der SR-Flipflopschaltung 9 und das Steuersignal S9 für die Leistungsvorrichtung 12 sich in der Folge dem Eingangssignal S1 anpassen.
H-3. Funktion/Wirkung
Wie vorstehend beschrieben erhält die Pegelverschiebungsschaltung 800 nach Ausführungsform 8 der vorliegenden Erfindung die in der Pulsbreite reduzierten EIN- und AUS-Signale S2 und S3, indem die Ausgangssignale S42 und S43, die durch Betätigen der ODER-Glieder der jeweiligen Ausgangssignale S32 und S33 aus der Verriegelungsschaltung 18 und die Ausgangssignale S12 bzw. S13, durch die Einzelpulsgeneratorschaltungen 51 und 52 geschickt werden, durchgelassen werden, wodurch die Schaltverhältnisse der EIN- und AUS-Signale S3 so reduziert werden, dass die Betriebszeiten der HNMOS-Transistoren 4 und 5 reduziert werden können, um den Energieverbrauch zu senken.
I. Ausführungsform 9
I-1. Aufbau mit Filterschaltung
In jeder der vorgenannten Ausführungsformen 1 bis 8 werden die Signale S4 und S5,
die von den HNMOS-Transistoren 4 und 5 pegelverschoben und von den Umkehrschaltungen 6 und 7 invertiert wurden, dem gesetzten und dem rückgesetzten Eingang der SR-Flipflopschaltung 9 zur Verfügung gestellt.
Dennoch kann die im allgemeinen verwendete Filterschaltung 8 zwischen die Umkehrschaltungen 6 und 7 und die SR-Flipflopschaltung 9 elektrisch zwischengeschaltet sein, um die SR-Flipflopschaltung 9 vor gleichzeitigen Signaleingängen zu bewahren, wenn Fehlerimpulse, die von einem dv/dt-Stör-/Umschaltsignal herrühren, gleichzeitig natürlich als die Signale S2 und S3 geliefert werden.
21 zeigt den Aufbau einer Pegelverschiebungsschaltung 600A, die eine Treiberschaltung HD4A für die starkstromseitige Leistungsvorrichtung und eine Filterschaltung 8 umfasst. Mit Bezug auf 21 sind Elemente, die identisch mit denjenigen der in 13 gezeigten Pegelverschiebungsschaltung 600 sind, mit denselben Bezugszeichen versehen, um eine sich wiederholende Beschreibung zu vermeiden.
Wie in 21 gezeigt ist, sind Ausgänge der Umkehrschaltungen 6 und 7 an Eingänge der Filterschaltung 8 angeschlossen, und Ausgänge der Filterschaltung 8 sind an einen gesetzten Eingang und einen rückgesetzten Eingang einer SR-Flipflopschaltung 9 angeschlossen. 21 zeigt Signale, die von den HNMOS-Transistoren 4 und 5 pegelverschoben wurden, als Signale S21 bzw. S31, während Signale, die von der Filterschaltung 8 an den gesetzten und den rückgesetzten Eingang der SR-Flipflopschaltung 9 geliefert werden, als Signale S41 bzw. S51 gezeigt sind.
22 zeigt einen beispielhaften Aufbau einer Filterschaltung B. Wie in 22 gezeigt ist, weist die Filterschaltung 8 ein NAND-Glied G31 auf, dem die Ausgangssignale S4 und S5 aus den Umkehrschaltungen 6 und 7 geliefert werden, eine Umkehrschaltung G32, der ein Ausgangssignal des NAND-Glieds G31 geliefert wird, und NOR-Glieder G33 und G34, denen ein Ausgangssignal der Umkehrschaltung G32 geliefert wird. Das Ausgangssignal S4 aus der Umkehrschaltung 6 wird dem NOR-Glied G33 über in Reihe geschaltete Umkehrschaltungen G41, G42 und G43 geliefert, während das Ausgangssignal S5 aus der Umkehrschaltung 7 dem NOR-Glied G34 über in Reihe geschaltete Umkehrschaltungen G51, G52 und G53 geliefert wird. Die Ausgangssignale S41 und S51 aus den NOR-Gliedern G33 und G34 werden dem gesetzten und dem rückgesetzten Eingang der SR-Flipflopschaltung 9 als Ausgangssignale der Filterschaltung 8 geliefert.
Das NAND-Glied G31 kann durch ein Inversionseingang-ODER-Glied ersetzt werden, und die NOR-Glieder G33 und G34 können durch Inversionseingang-UND-Glieder ersetzt werden.
Der vorstehend erwähnte beispielhafte Aufbau der Filterschaltung 8 entspricht demjenigen der Filterschaltungen, die in der japanischen Offenlegungsschrift Nr. 9-200017 (1997) offenbart sind, und die vorliegende Erfindung beschränkt sich insofern nicht auf den vorstehend genannten Aufbau, als beide Ausgänge der Filterschaltung 8 (in diesem Fall die Ausgangssignale S41 und S51 aus den NOR-Gliedern G33 und G34) auf Tiefpegel gesetzt werden können, wenn Hochpegelsignale aufgrund eines dv/dt-Stör-/Umschaltsignals gleichzeitig als Signale S4 und S5 geliefert werden.
In diesem Fall werden Tiefpegelsignale an den gesetzten und den rückgesetzten Eingang der SR-Flipflopschaltung 9 geliefert, die wiederum einen Q-Ausgang aufrechterhält.
Somit ist die Filterschaltung 8 so vorgesehen, dass sie die SR-Flipflopschaltung 9 davor bewahrt, gleichzeitig Fehlerimpulse zu erhalten, die aus einem dv/dt-Stör-/Umschaltsignal sowie einer Fehlfunktion herrühren. Auch wenn von einem dv/dt-Stör-/Umschaltsignal herrührende Fehlerimpulse mit einem Zeitunterschied geliefert werden, schränkt ein Iterativpuls, der von einer Iterativpulsgeneratorschaltung 17 geliefert wird, die Zeitspanne zum Kurzschließen der Leistungsvorrichtungen 12 und 13 ein, wodurch die Leistungsvorrichtungen 12 und 13 geschützt werden können. Während die Filterschaltung 8 in der in 13 in der vorstehenden Beschreibung gezeigten Pegelverschiebungsschaltung 600 vorgesehen ist, kann die Filterschaltung 8 natürlich auch in jeder der Pegelverschiebungsschaltungen nach den Ausführungsformen 1 bis 8 der vorliegenden Erfindung vorgesehen sein, wie beispielsweise der in 8 gezeigten Pegelverschiebungsschaltung 100.
In der in 21 gezeigten Pegelverschiebungsschaltung 600A gibt ein Einzelpulsgeneratorteil 15 einen Einzelimpuls an der Anstiegs- und Abfallflanke eines Eingangssignals S1 ab, um die Signale S2 und S3 durch Disjunktion diese Impulses und des Iterativpulses zu bilden und die HNMOS-Transistoren 4 und 5 zu steuern, wodurch eine Signalübertragung zwangsläufig an der Flanke des Eingangssignals S1 stattfindet, und eine Eingangs-/Ausgangsübertragungsverzögerungszeit zwischen Zeiten für den Empfang des Eingangssignals S1 und den Erhalt des Ausgangssignals in einem idealem Stadium konstant ist.
I-2. Jittern der Eingangs-/Ausgangsübertragungsverzögerungszeit
Bei der gegenwärtigen Vorrichtung wird jedoch die Eingangs-/Ausgangsübertragungsverzögerungszeit im Bereich von mehreren ungeradzahligen 10 bis 100 nsec jedes Mal geändert, wenn das Eingangssignal 51 geschaltet wird, und wird als Jittern beobachtet. Nun wird das Jittern der Eingangs-/Ausgangsübertragungsverzögerungszeit beschrieben.
23 ist ein Zeitablaufdiagramm, das die Funktionsabläufe der Pegelverschiebungsschaltung 600A darstellt. Mit Bezug auf 23 unterbleibt eine sich wiederholende Beschreibung, was Signale betrifft, die Funktionsabläufe aufweisen, die ähnlich denjenigen der in 13 gezeigten Pegelverschiebungsschaltung 600 sind.
23 zeigt einen Fall, bei dem das Eingangssignal S1 von einem AUS-Befehl, d. h. einem Tiefpegelstatus, zu einem EIN-Befehl, d. h. einem Hochpegelstatus, geschaltet wird.
Angenommen, das Eingangssignal S1 wird von einem AUS-Befehl zu einem EIN-Befehl geschaltet, wenn das Signal S3 (das im Folgenden als ein internes AUS-Signal bezeichnet werden kann), das auf dem Iterativpuls basiert, als Vorbedingung zulässig (auf Hochpegel) ist, wird das Signal S2 (das im Folgenden als ein internes EIN-Signal bezeichnet werden kann), das auf dem Iterativpuls basiert, zu demselben Zeitpunkt zugelassen, an dem das interne AUS-Signal S3 zwangsweise unterbrochen wird.
Es ist problematisch, dass zulässige Zustände des internen EIN-Signals S2 und des internen AUS-Signals S3 sich nahe beieinander befinden.
Wie oben beschrieben werden das interne EIN-Signal S2 und das interne AUS-Signal S3 durch die HNMOS-Transistoren 4 bzw. 5 pegelverschoben und von den Umkehrschaltungen 6 und 7 invertiert, um das Signal S4 (das im Folgenden als ein interner EIN-Befehl bezeichnet werden kann) und das Signal S5 zu bilden (das im Folgenden als ein Interner AUS-Befehl bezeichnet werden kann).
Deshalb werden das interne EIN-Signal S2 und das interne AUS-Signal S3 von Zeitkonstanten beeinflusst, die von den Parasitärkapazitäten (Drain-zu-Source-Kapazitäten) der HNMOS-Transistoren 4 und 5 und der Widerstände 29 und 30 und von Schwellenwerten der Umkehrschaltungen 6 und 7 bestimmt werden, bevor diese als die Signale S4 bzw. S5 an die Filterschaltung 8 geliefert werden. Die Signale S2 und S3 können auch von einem dv/dt-Stör-/Umschaltsignal beim Schalten der Leistungsvorrichtungen 12 und 13 beeinflusst werden.
Insbesondere folgt daraus, dass die zeitliche Abstimmung des Schattens für das interne AUS-Befehlssignal S5 deutlich von der Zeitkonstante beeinflusst wird, die durch die Parasitärkapazität des HNMOS-Transistors 5 und des Widerstands 30 bestimmt und über die zeitliche Abstimmung für das interne AUS-Signal S3 hinaus verzögert wird. Diese Abweichung bei der zeitlichen Abstimmung wird als Zeitverzögerung td5 bezeichnet. Die von den HNMOS-Transistoren 4 und 5 pegelverschobenen Signale S21 und S31 steigen aufgrund der Zeitkonstanten leicht an.
Während die Zeitverzögerung td5 nicht so groß ist, werden das interne EIN-Befehlssignal S4 und das interne AUS-Befehlssignal S5 gleichzeitig zugelassen, d. h. auf Hochpegel gesetzt, wenn die zulässigen Zustände des internen EIN-Signals S2 und des internen AUS-Signals S3 nahe beieinander liegen.
Während die Pegelverschiebungsschaltung 600A die Filterschaltung 8 umfasst, um die SR-Flipflopschaltung 9 vor einem gleichzeitigen Eingang von Fehlerimpulsen zu bewahren, die von einen dv/dt-Stör-/Umschaltsignal herrühren, funktioniert die Filterschaltung 8 auch, wenn das interne EIN-Befehlssignal S4 und das interne AUS-Befehlssignal S5 aufgrund des vorgenannten Funktionsablaufes gleichzeitig zugelassen werden.
Anders ausgedrückt bleiben beide Ausgangssignale S41 und S51 aus der Filterschaltung 8 auf Tiefpegel, während das interne EIN-Befehlssignal S4 und das interne AUS-Befehlssignal S5 gleichzeitig auf Hochpegel sind, d. h. in der Zeitspanne der Zeitverzögerung td5, und ein Ausgangssignal S8 aus der SR-Flipflopschaltung 9 bleibt auf Tiefpegel und geht nach einem Verstreichen der Zeitverzögerung td5 einen Übergang zu einem hohen Pegel über.
Auch wenn das Eingangssignal S1 von einem tiefen Pegel zu einem hohen Pegel geschaltet wird, wird deshalb ein Steuersignal S9 für die Leistungsvorrichtung 12, das von der Treiberschaltung HD4A für die starkstromseitige Leistungsvorrichtung ausgegeben wird, bis zum Verstreichen der Zeitverzögerung td5 nicht geschaltet, und es folgt, dass die Eingangs-/Ausgangsübertragungsverzögerungszeit durch die Zeitverzögerung td5 erhöht wird.
Im allgemeinen (mit Ausnahme eines Aufbaus, der einen Iterativpuls in Synchronisierung mit einem extern zugeführten Taktsignal erzeugt, wie es bei der Pegelverschiebungsschaltung 200 der Fall ist, die mit Bezug auf 4 beschrieben wurde) sind der Iterativpuls und das Eingangssignal S1 asynchron, und somit wird das Eingangssignal S1 zufällig von einem AUS-Befehl zu einem EIN-Befehl geschaltet, wenn das auf dem Iterativpuls beruhende interne AUS-Signal S3 zulässig ist, und wird in der Folge als ein zufälliges Jittern der Eingangs-/Ausgangsübertragungsverzögerungszeit beobachtet.
Während die Eingangs-/Ausgangsübertragungsverzögerungszeit verlängert wird, wenn das Eingangssignal S1 von einem AUS-Befehl zu einem EIN-Befehl geschaltet wird, wenn das auf dem Iterativpuls beruhende interne AUS-Signal S3 zulässig ist, wird keine Zeitverzögerung td5 hervorgerufen und die Eingangs-/Ausgangsübertragungsverzögerungszeit wird auch nicht verlängert, wenn das Eingangssignal S1 von einem AUS-Befehl zu einem EIN-Befehl geschaltet wird, wenn das auf dem Iterativpuls beruhende AUS-Signal S3 nicht zulässig ist.
24 zeigt ein Zeitablaufdiagramm in einem Fall, in dem das Eingangssignal S1 von einem AUS-Befehl zu einem EIN-Befehl geschaltet wird, wenn das auf dem Iterativpuls beruhende interne AUS-Signal S3 nicht zulässig ist.
Wird das Eingangssignal S1 von einem AUS-Befehl zu einem EIN-Befehl geschaltet, wenn das auf dem Iterativpuls beruhende interne AUS-Signal S3 nicht zulässig (auf Tiefpegel) ist, dann wird das interne EIN-Signal S2 synchron damit zugelassen, wie in 24 gezeigt ist. In diesem Fall liegen die zulässigen Zustände des internen EIN-Signals S2 und des internen AUS-Signals S3 nicht nahe beieinander, und somit werden das interne EIN-Befehlssignal S4 und das interne AUS-Befehlssignal S5 nicht gleichzeitig zugelassen.
I-3. Aufbau der Vorrichtung
Wie vorstehend beschrieben, kann ein zufälliges Jittern bei der Eingangs-/Ausgangsübertragungsverzögerungszeit aufgrund des Vorhandenseins der Filterschaltung 8 hervorgerufen werden, wobei solch ein zufälliges Jittern bei der Eingangs-/Ausgangsübertragungsverzögerungszeit auch aufgrund eines Verriegelungsvorgangs der SR-Flipflopschaltung 9 in einem Aufbau ohne Filterschaltung hervorgerufen werden kann (wie beispielsweise der in 13 gezeigten Pegelverschiebungsschaltung 600).
Nun wird eine Pegelverschiebungsschaltung 900 als Ausführungsform 9 der vorliegenden Erfindung beschrieben, die ein Jittern einer Eingangs-/Ausgangsübertragungsverzögerungszeit unterdrückt. Die Pegelverschiebungsschaltung 900, die auf der in 21 gezeigten Pegelverschiebungsschaltung 600A beruht, kann in der folgenden Beschreibung natürlich alternativ auf der Pegelverschiebungsschaltung (einer Pegelverschiebungsschaltung, bei der das Eingangssignal S1 asynchron zum Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 geschaltet wird, mit Ausnahme des Aufbaus, der den Iterativpuls synchron mit dem extern zugeführten Taktsignal erzeugt, wie dies bei der mit bezug auf 4 beschriebenen Pegelverschiebungsschaltung 200 der Fall ist) nach jeder der Ausführungsformen 1 bis 8 der vorliegenden Erfindung beruhen. Die Pegelverschiebungsschaltung 900 muss nicht unbedingt eine Filterschaltung 8 aufweisen.
25 zeigt den Aufbau der Pegelverschiebungsschaltung 900. Mit Bezug auf 25 sind Elemente, die identisch mit denjenigen der in 21 gezeigten Pegelverschiebungsschaltung 600A sind, mit denselben Bezugszeichen versehen, um eine sich wiederholende Beschreibung zu unterlassen.
Wie in 25 gezeigt ist, ist die Pegelverschiebungsschaltung 900 in eine Treiberschaltung HD7 für die starkstromseitige Leistungsvorrichtung und eine Treiberschaltung LD für die schwachstromseitige Leistungsvorrichtung aufgeteilt, wobei die Treiberschaltung HD7 für die starkstromseitige Leistungsvorrichtung darüber hinaus mit einer Verzögerungsschaltung 76 und einer Maskenschaltung 77 in einem Aufbau versehen ist, der ähnlich demjenigen der Treiberschaltung HD4A für die starkstromseitige Leistungsvorrichtung der Pegelverschiebungsschaltung 600A ist.
Die Verzögerungsschaltung 76 verzögert ein Eingangssignal S1, um ein verzögertes Eingangssignal S1d zu erzeugen, das wiederum einer Iterativpulsgeneratorschaltung 17 zugeführt wird, während das Eingangssignal S1 und das verzögerte Eingangssignal S1d der Maskenschaltung 77 zugeführt werden.
Die Maskenschaltung 77 hat eine Funktion des Empfangens eines Ausgangssignals S10 aus einer Taktsignalgeneratorschaltung 16 und des Ausgebens eines Maskensignals S10m, das erzeugt wird, indem das zulässige Signal S10 eine vorgegebene Zeit lang auf der Basis des Eingangssignals S1 und des verzögerten Eingangssignals S1d nicht zugelassen (maskiert) wird.
Das verzögerte Eingangssignal S1d wird in ein UND-Glied 171 eingegeben, durch eine Umkehrschaltung 173 in ein UND-Glied 172 eingegeben, und auch den Einzelpulsgeneratorschaltungen 151 und 152 zugeführt. Das Maskensignal S10m wird den UND-Gliedern 171 und 172 zugeführt.
Die Verzögerungsschaltung 76 und die Maskenschaltung 77, die das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 durch Maskieren etc. einstellen, können auch als Taktsignaleinstelleinrichtungen bezeichnet werden.
I-4. Funktionsablauf der Vorrichtung
26 ist ein Zeitablaufdiagramm, das die Funktionsabläufe der Pegelverschiebungsschaltung 900 darstellt. Mit Bezug auf 26 wird eine sich wiederholende Beschreibung bezüglich der Signale unterlassen, die Funktionsabläufe ähnlich denjenigen der mit Bezug auf 13 beschriebenen Pegelverschiebungsschaltung 600 aufweisen.
Wie in 26 gezeigt ist, hat das verzögerte Eingangssignal S1d im Hinblick auf das Eingangssignal S1 eine Zeitverzögerung td6, und das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 wird während der Zeitspanne der Zeitverzögerung td6 nicht zugelassen (ist auf Tiefpegel) (was auch als stiller Zustand bezeichnet wird), und wird von der Maskenschaltung 77 als Maskensignal S10m ausgegeben.
Deshalb wird das Eingangssignal S1 von einem AUS-Befehl zu einem EIN-Befehl geschaltet, wenn das auf dem Iterativpuls beruhende interne AUS-Signal S3 zulässig ist. Auch wenn die zeitliche Abstimmung für das Schalten eines internen AUS-Befehlssignals 55 von derjenigen des internen AUS-Signals S3 um die Zeitverzögerung td5 abweicht, werden zulässige Zustände eines internen EIN-Signals S2 und des internen AUS-Signals S3 daran gehindert, sich einander zu nähern, so dass ein internes EIN-Befehlssignal S4 und das interne AUS-Befehlssignal S5 nicht gleichzeitig zugelassen werden, d. h.
hochgesetzt werden, wenn die Zeitverzögerung td6 ausreichend länger eingestellt ist als die Zeitverzögerung td5.
Angenommen, die Zeitverzögerung td5 beträgt ca. 100 nsec, dann wird die Zeitverzögerung td6 auf ca. 150 nsec eingestellt. In diesem Fall kann man sagen, dass die zulässigen Zustände des internen EIN-Signals S2 und des internen AUS-Signals S3 bei einem Zeitintervall von mindestens 150 nsec voneinander getrennt werden. Während ein wünschenswerter Wert für die Zeitverzögerung td6 mit der Vorrichtung variiert, beträgt die typische Zeitverzögerung td5 ca. 100 nsec, und von daher liegt die Zeitverzögerung td6 vorzugsweise bei ca. 100 nsec.
27 zeigt ein Zeitablaufdiagramm in einem Fall, bei dem das Eingangssignal S1 von einem AUS-Befehl zu einem EIN-Befehl geschaltet wird, wenn das auf dem Iterativpuls beruhende interne AUS-Signal S3 nicht zulässig ist.
Wird das Eingangssignal S1 von einem AUS-Befehl zu einem EIN-Befehl geschaltet, wenn das auf dem Iterativpuls beruhende interne AUS-Signal S3 nicht zulässig (auf Tiefpegel) ist, wird das interne EIN-Signal S2 synchron damit zugelassen, wie in 27 gezeigt ist. In diesem Fall liegen die zulässigen Zustände des internen EIN-Signals S2 und des internen AUS-Signals S3 nicht nahe beieinander, und von daher werden das interne EIN-Befehlssignal S4 und das interne AUS-Befehlssignal S5 nicht gleichzeitig zugelassen.
28 zeigt einen beispielhaften Aufbau der Maskenschaltung 77. Wie in 28 gezeigt ist, besitzt die Maskenschaltung 77 ein exklusives NOR-Glied G10 und ein UND-Glied G11, so dass das Eingangssignal S1 und das verzögerte Eingangssignal S1d dem exklusiven NOR-Glied G10 zugeführt wird, und ein Ausgangssignal des exklusiven NOR-Glieds G10 und das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 dem UND-Glied G11 zugeführt wird, und das UND-Glied G11 das Maskensignal S10m ausgibt.
I-5. Funktion/Wirkung
Bei der Pegelverschiebungsschaltung 900 nach der Ausführungsform 9 der vorliegenden Erfindung, verzögert, wie vorstehend beschrieben, die Verzögerungsschaltung 76 das Eingangssignal S1, um das verzögerte Eingangssignal S1d zu erzeugen, erzeugt das Maskensignals S10m, indem das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 eine vorgegebene Zeitspanne lang auf der Basis des verzögerten Eingangssignals S1d und des Eingangssignals S1 maskiert wird, und führt dieses der Iterativpulsgeneratorschaltung 17 zu, um das interne EIN-Befehlssignal S4 und das interne AUS-Befehlssignal S5 nicht gleichzeitig zuzulassen, d. h. auf Hochpegel zu setzen, wodurch ein Auftreten eines zufälligen Jitterns in der Eingangs-/Ausgangsübertragungsverzögerungszeit verhindert werden kann.
Ein dem vorgenannten ähnlicher Effekt kann erzielt werden, indem Taktsignaleinstelleinrichtungen hinzugefügt werden, die am Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 zur Pegelverschiebungsschaltung eine vorgeschriebene Verarbeitung (mit Ausnahme des Aufbaus, der den Iterativpuls synchron mit dem extern zugeführten Taktsignal erzeugt, wie dies der Fall wie bei der mit Bezug auf 4 beschriebenen Pegelverschiebungsschaltung 20 ist) gemäß jeder der vorgenannten Ausführungsformen 1 bis 8 vornehmen, um keine Iterativpulssignale S2 und S3 zu erzeugen, die über ein vorgeschriebenes Intervall hinaus nahe beieinander liegen.
I-6. Abwandlung 1
Während die Maskenschaltung 77 das Maskensignal S10m erzeugt, indem sie das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 eine vorbestimmte Zeitspanne lang auf der Basis des verzögerten Eingangssignals S1d und des Eingangssignals S1 in der vorgenannten Pegelverschiebungsschaltung 900 nach Ausführungsform 9 der vorliegenden Erfindung maskiert, kann der Schaltungsumfang durch Verwendung eines in 29 gezeigten Aufbaus reduziert werden.
29 zeigt den Aufbau einer Iterativpulsgeneratorschaltung 17A, die die Funktion einer Maskenschaltung hat. Der Aufbau der Iterativpulsgeneratorschaltung 17A ist identisch mit derjenigen der in 25 gezeigten Pegelverschiebungsschaltung 900, und deshalb unterbleibt deren Darstellung und wiederholte Beschreibung.
Wie in 29 gezeigt ist, hat die Iterativpulsgeneratorschaltung 17A zwei UND-Glieder 171A und 172A mit drei Eingängen, so dass ein Ausgangssignal S10 aus einer Taktsignalgeneratorschaltung 16 in die UND-Glieder 171A und 172A eingegeben wird, während ein Eingangssignal S1 in das UND-Glied 171A und in das UND-Glied 172A über eine Umkehrschaltung 1731 eingegeben wird. Ein von einer Verzögerungsschaltung 76 ausgegebenes verzögertes Eingangssignal S1d wird in das UND-Glied 171A und in das UND-Glied 172A über eine Umkehrschaltung 1732 eingegeben.
30 ist ein Zeitablaufdiagramm, das die Funktionsabläufe der Iterativpulsgeneratorschaltung 17A darstellt.
Wie in 30 gezeigt ist, hat das verzögerte Eingangssignal S1d im Hinblick auf das Eingangssignal S1 eine Zeitverzögerung td6, das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 wird im wesentlichen in einer Zeitspanne (td6) maskiert, in der das Eingangssignal S1d nicht von einem tiefen Pegel in einen hohen Pegel geschaltet ist, selbst wenn das Eingangssignal S1 von einem tiefen Pegel in einen hohen Pegel geschaltet wird, woraus folgt, dass Zeitspannen der Zulässigkeit der Ausgangssignale S12 und S13 aus den UND-Gliedern 171A und 172A um die Zeitspanne der Zeitverzögerung td6 voneinander getrennt sind, zulässige Zustände eines internen EIN-Signals S2 und eines internen AUS-Signals S3 liegen folglich nicht nahe beieinander, und ein internes EIN-Befehlssignal S4 und ein internes AUS-Befehlssignal S5 werden nicht gleichzeitig zugelassen.
Wird der in 29 gezeigte Aufbau verwendet, kann der Schaltungsumfang im Vergleich zu der in 25 gezeigten Pegelverschiebungsschaltung 900 reduziert werden, wodurch eine Zeitverzögerung td5 reduziert werden kann.
Maskenfunktionen, die in der Verzögerungsschaltung 76 und der Iterativpulsgeneratorschaltung 17A enthalten sind, um das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 durch Maskieren etc. einzustellen, können auch als Taktsignaleinstelleinrichtungen bezeichnet werden.
I-7. Abwandlung 2
Während die Iterativpulsgeneratorschaltung 17A mit der Funktion einer Maskenschaltung in einer Abwandlung 1 der Ausführungsform 9 der vorliegenden Erfindung wie vorstehend beschrieben verwendet wird, ist die Anzahl an Gattern die das Signal durchläuft, auf den Anstieg- und Abfallflanken des Eingangssignals S1 in dem in 29 gezeigten Aufbau unterschiedlich.
Während das Eingangssignal S1, wenn es ansteigt, durch ein UND-Glied 171A in ein ODER-Glied 31 eingegeben wird, d. h., wenn ein EIN-Befehl ergeht, wird das Eingangssignal S1 durch die Umkehrschaltung 1732 und das UND-Glied 172A in ein ODER-Glied 32 eingegeben, wenn das Eingangssignal S1 abfällt, d. h., wenn ein AUS-Befehl ergeht.
Deshalb folgt daraus, dass der AUS-Befehl durch eine größere Anzahl logischer Gatter läuft, und zwischen dem EIN-Befehl und dem AUS-Befehl wird ein Unterschied in der relativen Übertragungsrate hervorgerufen.
Der Unterschied in der Signalübertragungsrate kann durch die Verwendung eines in 31 gezeigten Aufbaus beseitigt werden.
31 zeigt den Aufbau einer Iterativpulsgeneratorschaltung 17B mit der Funktion einer Maskenschaltung. Wie in 31 gezeigt ist, besitzt die Iterativpulsgeneratorschaltung 17B wie die in 29 gezeigte Iterativpulsgeneratorschaltung 17A zwei UND-Glieder 171A und 172A mit drei Eingängen, wobei ein Eingangssignal S1 durch ein exklusives NOR-Glied 174 in die UND-Glieder 171A und 172A eingegeben wird. Der übrige Aufbau der Iterativpulsgeneratorschaltung 17B ist identisch mit demjenigen der Iterativpulsgeneratorschaltung 17A.
Während Funktionsabläufe der Iterativpulsgeneratorschaltung 17B identisch mit denjenigen der Iterativpulsgeneratorschaltung 17A sind, wird das Eingangssignal S1 durch das exklusive NOR-Glied 174 und das UND-Glied 171A in ein ODER-Glied 31 eingegeben, wenn ein EIN-Befehl als Eingangssignal S1 ergeht, und das Eingangssignal S1 wird durch das exklusive NOR-Glied 174 und das UND-Glied 172A in ein ODER-Glied 32 eingegeben, wenn ein AUS-Befehl ergeht, wodurch die relative Übertragungsrate für das Eingangssignal S1 für den EIN-Befehl und den AUS-Befehl im wesentlichen identisch ausgelegt werden und der Unterschied in der Signalübertragungsrate beseitigt werden kann.
Maskenfunktionen, die in einer Verzögerungsschaltung 76 und der Iterativpulsgeneratorschaltung 17B enthalten sind, um ein Ausgangssignal S10 aus einer Taktsignalgeneratorschaltung 16 durch Maskieren etc. einzustellen, können auch als Taktsignaleinstelleinrichtungen bezeichnet werden.
J. Ausführungsform 10
Bei der zuvor erwähnten Pegelverschiebungsschaltung 900 nach Ausführungsform 9 der vorliegenden Erfindung verzögert die Verzögerungsschaltung 76 das Eingangssignal S1 um die vorgeschriebene Zeit (td5), und somit kann die Eingangs-/Ausgangsübertragungsverzögerungszeit vor einem Jittern bewahrt werden, wobei die Eingangs-/Ausgangsübertragungsverzögerungszeit unvorteilhafter Weise erhöht ist.
Eine Pegelverschiebungsschaltung 1000, die eine Eingangs-/Ausgangsübertragungsverzögerungszeit vor einem Jittern bewahren und einen Anstieg der Eingangs-/Ausgangsübertragungsverzögerungszeit unterdrücken kann, wird nun als eine Ausführungsform 10 der vorliegenden Erfindung beschrieben. Die Pegelverschiebungsschaltung 1000, die auf der in 21 gezeigten Pegelverschiebungsschaltung 600A beruht, kann natürlich in der folgenden Beschreibung alternativ auf der Pegelverschiebungsschaltung (wie einer Pegelverschiebungsschaltung, deren Eingangssignal S1 asynchron mit dem Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 geschaltet wird, mit Ausnahme des Aufbaus, der den Iterativpuls synchron mit dem extern zugeführten Taktsignal erzeugt, wie es in der mit Bezug auf 4 beschriebenen Pegelverschiebungsschaltung 200 der Fall ist) nach jeder der Ausführungsformen 1 bis 8 der vorliegenden Erfindung beruhen. Die Pegelverschiebungsschaltung 1000 muss nicht unbedingt eine Filterschaltung 8 aufweisen.
J-1. Aufbau der Vorrichtung
32 zeigt den Aufbau der Pegelverschiebungsschaltung 1000. Mit Bezug auf 32 sind die Auslegungen des Aufbaus, die identisch mit denjenigen der in 21 gezeigten Pegelverschiebungsschaltung 600A sind, mit denselben Bezugszeichen versehen, und somit unterbleibt eine sich wiederholende Beschreibung.
Wie in 32 gezeigt ist, ist die Pegelverschiebungsschaltung 1000 in eine Treiberschaltung HD8 für die starkstromseitige Leistungsvorrichtung und eine Treiberschaltung LD für die schwachstromseitige Leistungsvorrichtung aufgeteilt, wobei die Treiberschaltung HD8 für die starkstromseitige Leistungsvorrichtung darüber hinaus mit einer Zeitgeberschaltung 78 in einem Aufbau versehen ist, der ähnlich demjenigen der Treiberschaltung HD4A für die starkstromseitige Leistungsvorrichtung der Pegelverschiebungsschaltung 600A ist.
Die Zeitgeberschaltung 78 hat eine Funktion des Empfangens eines Eingangssignals S1 und des Ausgebens eines Zeitgebersignals S1t, das eine vorgegebene Zeitspanne lang zugelassen wird, wenn ein EIN-Befehl oder ein AUS-Befehl als Eingangssignal S1 zugeführt wird. Das Zeitgebersignal S1t wird an eine Iterativpulsgeneratorschaltung 17C geliefert, um die zulässigen Zustände der Iterativpulsausgangssignale S12 und S13 zu begrenzen, die aus der Iterativpulsgeneratorschaltung 17C ausgegeben werden.
Die Iterativpulsgeneratorschaltung 17C besitzt zwei UND-Glieder 171A und 172A mit drei Eingängen, so dass ein Ausgangssignal S10 aus einer Taktsignalgeneratorschaltung 16 in die UND-Glieder 171A und 172A eingegeben wird, während das Eingangssignal S1 durch eine Umkehrschaltung 173 in das UND-Glied 171A und in das UND-Glied 172A eingegeben wird. Das von der Zeitgeberschaltung 78 ausgegebene Zeitgebersignal S1t wird in die UND-Glieder 171A und 172a eingegeben.
J-2. Funktionsablauf der Vorrichtung
33 ist ein Zeitablaufdiagramm, das Funktionsabläufe der Pegelverschiebungsschaltung 1000 darstellt. Mit Bezug auf 33 wird eine sich wiederholende Beschreibung zu den Signalen unterlassen, die Funktionsabläufe ähnlich denjenigen der mit Bezug auf 13 beschriebenen Pegelverschiebungsschaltung 600 aufweisen.
Wird das Eingangssignal S1 von einem AUS-Befehl zu einem EIN-Befehl geschaltet, wenn ein auf einem Iterativpuls beruhendes internes AUS-Signal S3 zulässig ist, wird das von der Zeitgeberschaltung 78 ausgegebene Zeitgebersignal S1t eine Zeitspanne tein (ton) lang zugelassen (auf Hochpegel), und die Iterativpulsgeneratorschaltung 17C gibt das Signal S12, das dem Ausgangssignal S10 aus der Taktsignalgeneratorshaltung 16 entspricht, nur in dieser Zeitspanne aus.
Das Zeitgebersignal S1t wird nicht zugelassen (ist auf Tiefpegel), wenn dessen zulässiger Zustand beendet ist, und das Signal S12 bleibt unzulässig während das Zeitgebersignal S1t unzulässig ist, und von daher wird der Zustand (Status) des Eingangssignals S1 nicht regelmäßig übertragen, die Pegelverschiebungsschaltung 1000 kann jedoch richtigerweise als eine Quasistatussystem-Pegelverschiebungsschaltung bezeichnet werden.
33 stellt einen solchen Zustand dar, in dem das Eingangssignal S1 von einem EIN-Befehl zu einem AUS-Befehl geschaltet wird, wenn das auf dem Iterativpuls beruhende interne AUS-Signal S3 zulässig ist, so dass das aus der Zeitgeberschaltung 78 ausgegebene Zeitgebersignal S1t um eine Zeitspanne taus (toff) zugelassen wird, wenn das Eingangssignal S1 vom EIN-Befehl zum AUS-Befehl geschaltet wird, und die Iterativpulsgeneratorschaltung 17C gibt in diesem Fall das Signal S13, das dem Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 entspricht, als Iterativpuls aus.
34 zeigt ein Zeitablaufdiagramm in einem Fall, bei dem das Eingangssignal S1 von einem AUS-Befehl zu einem EIN-Befehl und von einem EIN-Befehl zu einem AUS-Befehl geschaltet wird, wenn ein auf dem Iterativpuls beruhenden internes AUS-Signal S3 nicht zulässig ist.
Wird das Eingangssignal S1 vom AUS-Befehl zum AN-Befehl geschaltet, wenn das auf dem Iterativpuls beruhende interne AUS-Signal S3 nicht zulässig (auf Tiefpegel) ist, wird das aus der Zeitgeberschaltung 78 ausgegebene Zeitgebersignal S1t um die Zeitspanne tein (ton) synchron damit zugelassen, und die Iterativpulsgeneratorschaltung 17C gibt das Signal S12, das dem aus der Taktsignalgeneratorschaltung 16 ausgegebenen Ausgangssignal S10 entspricht, nur in dieser Zeitspanne als Iterativpuls aus, wie in 34 gezeigt ist. Wird das Eingangssignal S1 vom EIN-Befehl zum AUS-Befehl geschaltet, wird das von der Zeitgeberschaltung 78 ausgegebene Zeitgebersignal S1t um die Zeitspanne taus (toff) zugelassen, und die Iterativpulsgeneratorschaltung 17C erzeugt in diesem Fall das Signal S13, das dem Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 entspricht, als Iterativpuls.
Wie vorstehend beschrieben, kommen ständig stille Zustände bei Ausgangssignalen S12 und S13 aus der Iterativpulsgeneratorschaltung 17C vor, und von daher ist die Wahrscheinlichkeit, eine Leistungsvorrichtung von einer Fehlfunktion wieder in einen korrekten Betrieb zurückzubringen, wenn ihr ein von einem dv/dt-Stör-/Umschaltsignal herrührender Fehlerimpuls zugeführt wird, bei der Berechnung etwas reduziert, während der von einem dv/dt-Stör-/Umschaltsignal herrührende Fehlerimpuls oftmals unmittelbar nach dem Schalten des Eingangssignals S1 auftritt, d. h. unmittelbar nach dem Schalten der Leistungsvorrichtungen 12 und 13, und von daher tritt in der Praxis kein Problem auf, wenn die zulässigen Zeitspannen tein und taus des Zeitgebersignals S1t auf geeignete Längen eingestellt werden.
Die geeigneten Längen der zulässigen Zeitspannen tein und taus des Zeitgebersignals S1t betragen mindestens die Breite des vom dv/dt-Stör-/Umschaltsignal herrührenden Fehlerimpulses, und weniger als die Mindesteingangspulsbreite des Eingangssignals S1. Im Spezielleren können die geeigneten Längen unter der Annahme eingestellt werden, dass die Breite des Fehlerimpulses ca. 100 nsec und die Mindesteingangspulsbreite 300 nsec bis 1 μsec beträgt.
35 zeigt einen beispielhaften Aufbau der Zeitgeberschaltung 78. Wie in 35 gezeigt ist, hat die Zeitgeberschaltung 78 zwei Einzelpulsgeneratorschaltungen 781 und 782, ein ODER-Glied, das die Ausgangssignale der Einzelpulsgeneratorschaltungen 781 und 782 empfängt, und eine Umkehrschaltung 783, die an einen Eingang der Einzelpulsgeneratorschaltung 782 angeschlossen ist, so dass das Eingangssignal S1 durch die Umkehrschaltung 783 der Einzelpulsgeneratorschaltung 781 und der Einzelpulsgeneratorschaltung 782 zugeführt wird. Ein Ausgangssignal des ODER-Glieds 784 bildet das Zeitgebersignal S1t.
Die Einzelpulsgeneratorschaltungen 781 und 782 können im Aufbau beispielsweise identisch mit denjenigen sein, die mit Bezug auf 14 beschrieben wurden, und die zulässige Zeitspanne für das Zeitgebersignal S1t kann durch Schwellenwerte der Umkehrschaltungen G1 bis G5, die die Einzelpulsgeneratorschaltungen 781 und 782 bilden, und die Kapazität eines Kondensators CP eingestellt werden.
Die Zeitgeberschaltung 78, die das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 begrenzt, das von der Iterativpulsgeneratorschaltung 17C mit dem Zeitgebersignal S1t verarbeitet wurde, um eine Erzeugung des Iterativpulses zu limitieren, kann auch als Pulssteuereinrichtung bezeichnet werden.
J-3. Funktion/Wirkung
Wie vorstehend beschrieben, macht die Pegelverschiebungsschaltung 1000 nach der Ausführungsform 10 der vorliegenden Erfindung das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 unmittelbar vor dem Zeitpunkt zum Schalten des Eingangssignals S1 von einem AUS-Befehl in einen AN-Befehl und unmittelbar vor einem Zeitpunkt, um das Eingangssignal S1 von einem EIN-Befehl zu einem AUS-Befehl zu schalten, im wesentlichen unzulässig, wodurch verhindert wird, dass sich zulässige Zustände eines internen EIN-Signals S2 und das interne AUS-Signal S3 sich einander annähern, und ein interner EIN-Befehl S4 und ein interner AUS-Befehl S5 werden nicht gleichzeitig zugelassen.
Das Zeitgebersignal S1t kann alternativ dadurch erzeugt werden, dass das Ausgangssignal S10 aus der Taktsignalgeneratorschaltung 16 mit einer Zähleinrichtung anstelle der Zeitgeberschaltung 78 um eine vorgegebene Pulszahl gezählt wird. In diesem Fall kann die zulässige Zeitspanne für das Zeitgebersignal S1t ohne Weiteres eingestellt werden.
Ein zum vorgenannten ähnlicher Effekt kann erzielt werden, indem Pulssteuereinrichtungen hinzugefügt werden, die ein Pulsgeneratorteil so steuern, dass es die Signale S2 und S3 nur unmittelbar vor dem Zeitpunkt zum Schalten des Eingangssignals S1 von einem AUS-Befehl zu einem EIN-Befehl erzeugt, und nur um eine vorgegebene Zeitspanne ab dem Zeitpunkt zum Schalten des Eingangssignals S1 von einem EIN-Befehl zu einem AUS-Befehl zur Pegelverschiebungsschaltung (mit Ausnahme des Aufbaus, der den Iterativpuls synchron mit dem extern zugeführten Taktsignal erzeugt, wie dies bei der mit Bezug auf 4 beschriebenen Pegelverschiebungsschaltung 200 der Fall ist) nach jeder der vorgenannten Ausführungsformen 1 bis 8.
Während die Erfindung im Einzelnen aufgezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen ihren Aspekten illustrativ und nicht einschränkend. Selbstverständlich können zahlreiche Abwandlungen und Variationen angedacht werden, ohne den Rahmen der Erfindung zu verlassen.
Bezugszeichenliste

Claims

Halbleitervorrichtung, die eine erste und eine zweite Schaltvorrichtung (12, 13) ansteuert/steuert, die miteinander in Reihe geschaltet und zwischen einem Hochspannungsversorgungspotential und einem Niederspannungsversorgungspotential zwischengeschaltet sind, die folgendes umfaßt: ein Steuerteil (9), das die Leitung/Nichtleitung einer hochspannungsseitigen Schaltvorrichtung der ersten bzw. zweiten Schaltvorrichtung steuert; ein Pulsgeneratorteil (16, 17), das erste und zweite Iterativpulssignale (S2, S3) in Übereinstimmung mit einem ersten und einem zweiten Zustand eines ersten Eingangssignals (S1) erzeugt, wobei der erste Zustand die Leitung der hochspannungsseitigen Schaltvorrichtung anzeigt, und der zweite Zustand die Nichtleitung der hochspannungsseitigen Schaltvorrichtung anzeigt, wobei das erste Iterativpulssignal jeweils in einer Zeitspanne, in der sich das erste Eingangssignal im ersten Zustand befindet, und das zweite Iterativpulssignal in einer Zeitspanne, in der sich das erste Eingangssignal im zweiteiten Zustand befindet, aus Iterativpulsen besteht und ein Pegelverschiebungsteil, das die Pegel der ersten und zweiten Iterativpulssignale zu einer höheren Potentialseite verschiebt, um jeweils pegelverschobene erste und zweite Iterativpulssignale zu erhalten, bei der das Steuerteil ein Steuersignal ausgibt, das die hochspannungsseitige Schaltvorrichtung auf der Basis der ersten und zweiten pegelverschobenen Iterativpulssignale leitend oder nichtleitend macht.
Halbleitervorrichtung nach Anspruch 1, bei der das Pulsgeneratorteil umfasst: ein Taktsignalgeneratorteil (16), das ein Taktsignal erzeugt, und ein Iterativpulsgeneratorteil (17), das das Taktsignal und das erste Eingangssignal empfängt, und das Taktsignal als erstes Iterativpulssignal nur in einer Zeitspanne ausgibt, in der sich das erste Eingangssignal in dem ersten Zustand befindet, während es das Taktsignal als zweites Iterativpulssignal nur in einer Zeitspanne ausgibt, in der sich das erste Eingangssignal in dem zweiten Zustand befindet.
Halbleitervorrichtung nach Anspruch 1, bei der das Pulsgeneratorteil umfasst: ein Iterativpulsgeneratorteil (17), das ein externes Taktsignal und das erste Eingangssignal empfängt, und das erste externe Taktsignal als erstes Iterativpulssignal nur in einer Zeitspanne ausgibt, in der sich das erste Eingangssignal in dem ersten Zustand befindet, während es das externe Taktsignal als zweites Iterativpulssignal nur in einer Zeitspanne ausgibt, in der sich das erste Eingangssignal in dem zweiten Zustand befindet, und das erste Eingangssignal mit dem externen Taktsignal synchron ist.
Halbleitervorrichtung nach Anspruch 2 oder 3, darüber hinaus umfassend: eine Logikschaltung (19), die die ersten und zweiten pegelverschobenen Iterativpulssignale empfängt und das ODER-Ergebnis dieser Signale ausgibt, um das Taktsignal oder das externe Taktsignal zu reproduzieren und dieses als internes Taktsignal auszugeben.
Halbleitervorrichtung nach Anspruch 1, bei der das Pulsgeneratorteil umfasst: einen ersten Schwingkreis (41), der das erste Eingangssignal empfängt, und das erste Iterativpulssignal synchron mit dem Übergang des ersten Eingangssignals in den ersten Zustand nur in einer Zeitspanne ausgibt, in der sich das erste Eingangssignal in dem ersten Zustand befindet, und einen zweiten Schwingkreis (42), der das erste Eingangssignal empfängt, und das zweite Iterativpulssignal synchron mit dem Übergang des ersten Eingangssignals in den zweiten Zustand nur in einer Zeitspanne ausgibt, in der sich das erste Eingangssignal in dem zweiten Zustand befindet.
Halbleitervorrichtung nach Anspruch 2 oder 3, bei der ein zweites Eingangssignal (SO) die Leitung/Nichtleitung einer schwachstromseitigen Schaltvorrichtung der ersten und/oder zweiten Schaltvorrichtung steuert, wobei die Halbleitervorrichtung darüber hinaus umfasst: eine Synchronschaltung (50), die das Taktsignal oder das externe Taktsignal und das zweite Eingangssignal empfängt, und das zweite Eingangssignal als ein synchrones Steuersignal (S16) synchron mit dem Taktsignal oder dem externen Taktsignal ausgibt, um durch das synchrone Steuersignal die Leitung/Nichtleitung der schwachstromseitigen Schaltvorrichtung zu steuern.
Halbleitervorrichtung nach Anspruch 1, bei der das Pulsgeneratorteil umfasst: ein Taktsignalgeneratorteil (16), das ein Taktsignal erzeugt, ein Iterativpulsgeneratorteil (17), das das Taktsignal und das erste Eingangssignal empfängt, und das Taktsignal als ein erstes Signal (S12) nur in einer Zeitspanne ausgibt, in der sich das erste Eingangssignal in dem ersten Zustand befindet, während es das zweite Taktsignal als ein zweites Signal (S13) nur in einer Zeitspanne ausgibt, in der sich das erste Eingangssignal in dem zweiten Zustand befindet, eine erste Einzelpulsgeneratorschaltung (151), die das erste Eingangssignal empfängt, und ein drittes Signal (S22) mit einem Impuls ausgibt, der mit dem Übergang des ersten Eingangssignals in den ersten Zustand in jedem Zyklus des ersten Eingangssignals synchronisiert ist, eine zweite Einzelpulsgeneratorschaltung (152), die ein invertiertes Signal des ersten Eingangssignals empfängt, und ein viertes Signal (S23) mit einem Impuls, der mit dem Übergang des ersten Eingangssignals in den zweiten Zustand in jedem Zyklus des ersten Eingangssignals synchronisiert ist, eine erste Logikschaltung (31), die die ersten und dritten Signale empfängt, das ODER-Element dieser Signale betätigt, und diese als das erste Iterativpulssignal ausgibt, und eine zweite Logikschaltung (32), die die zweiten und vierten Signale empfängt, das ODER-Element dieser Signale betätigt, und diese als das zweite Iterativpulssignal ausgibt.
Halbleitervorrichtung nach Anspruch 1, bei der das Pulsgeneratorteil umfasst: ein Taktsignalgeneratorteil (16), das ein Taktsignal erzeugt, ein Iterativpulsgeneratorteil (17), das das Taktsignal und das erste Eingangssignal empfängt, und das Taktsignal als ein erstes Signal (S12) nur in einer Zeitspanne ausgibt, in der sich das erste Eingangssignal in dem ersten Zustand befindet, während es das Taktsignal als ein zweites Signal (S13) nur in einer Zeitspanne ausgibt, in der sich das erste Eingangssignal in dem zweiten Zustand befindet, eine Verriegelungsschaltung (18), die das Taktsignal und das erste Eingangssignal empfängt und ein erstes Ausgangsende aufweist, das synchron mit dem Übergang des ersten Eingangssignals in den ersten Zustand gesetzt wird, und ein zweites Ausgangsende, das synchron mit dem Übergang des ersten Eingangssignals in den zweiten Zustand gesetzt wird, während das erste und das zweite Ausgangsende synchron mit dem Taktsignal rückgesetzt wird, eine erste Logikschaltung (31), die das erste Signal und ein drittes Signal (S32) empfängt, das vom ersten Ausgangsende ausgegeben wird, das ODER-Element dieser Signale betätigt, und diese als das erste Iterativpulssignal ausgibt, und eine zweite Logikschaltung (32), die das zweite Signal und ein viertes Signal (S33) empfängt, das vom zweiten Ausgangsende ausgegeben wird, das ODER-Element dieser Signale betätigt, und diese als das zweite Iterativpulssignal ausgibt.
Halbleitervorrichtung nach Anspruch 1, bei der das Pulsgeneratorteil umfasst: ein Taktsignalgeneratorteil (161), das ein Taktsignal erzeugt, ein Iterativpulsgeneratorteil (17), das das Taktsignal und das erste Eingangssignal empfängt, und das Taktsignal als ein erstes Signal (S12) nur in einer Zeitspanne ausgibt, in der sich das erste Eingangssignal in dem ersten Zustand befindet, während es das Taktsignal als ein zweites Signal (S13) nur in einer Zeitspanne ausgibt, in der sich das erste Eingangssignal in dem zweiten Zustand befindet, eine Verriegelungsschaltung (18), die das Taktsignal und das erste Eingangssignal empfängt und ein erstes Ausgangsende aufweist, das synchron mit dem Übergang des ersten Eingangssignals in den ersten Zustand gesetzt wird, und ein zweites Ausgangsende, das synchron mit dem Übergang des ersten Eingangssignals in den zweiten Zustand gesetzt wird, während das erste und das zweite Ausgangsende synchron mit dem Taktsignal rückgesetzt wird, eine erste Logikschaltung (31), die das erste Signal und ein drittes Signal (S32) empfängt, das vom ersten Ausgangsende ausgegeben wird, das ODER-Element dieser Signale betätigt, und diese als ein fünftes Signal ausgibt, und eine zweite Logikschaltung (32), die das zweite Signal und ein viertes Signal (S33) empfängt, das vom zweiten Ausgangsende ausgegeben wird, das ODER-Element dieser Signale betätigt, und diese als ein sechstes Signal ausgibt, eine erste Einzelpulsgeneratorschaltung (51), die das fünfte Signal empfängt, das Schaltverhältnis eines in dem fünften Signal enthaltenen Pulses herabsetzt, und dieses Signal als das erste Iterativpulssignal ausgibt, und eine zweite Einzelpulsgeneratorschaltung (52), die das sechste Signal empfängt, das Schaltverhältnis eines in dem sechsten Signal enthaltenen Pulses herabsetzt, und dieses Signal als das zweite Iterativpulssignal ausgibt.
Halbleitervorrichtung nach Anspruch 1 oder 7, darüber hinaus eine Taktsignaleinstelleinrichtung umfassend, die eine vorgeschriebene Verarbeitung an dem Taktsignal (S10) so vornimmt, dass das erste und das zweite Iterativpulssignal (S2, S3) über einen vorgeschriebenen Zeitraum hinaus nicht nahe beieinander liegend erzeugt werden.
Halbleitervorrichtung nach Anspruch 10, bei der die Taktsignaleinstelleinrichtung umfasst: eine Verzögerungsschaltung (76), die das erste Eingangssignal empfängt, eine vorgeschriebene Verzögerung bereitstellt, um ein verzögertes Eingangssignal (S1d) zu bilden, und dieses anstelle des ersten Eingangssignals dem Iterativpulsgeneratorteil und/oder der ersten und zweiten Einzelpulsgeneratorschaltung zuzuführen, und eine Maskenschaltung (77), die das Taktsignal (S10) empfängt und das Taktsignal für eine vorgeschriebene Zeitspanne als zulässig maskiert, die der Zeitspanne der vorgeschriebenen Verzögerung auf der Basis des ersten Eingangssignals und des verzögerten Eingangssignals entspricht, um dieses dem Iterativpulsgeneratorteil als ein Maskensignal (S10m) zuzuführen.
Halbleitervorrichtung nach Anspruch 10, bei der die Taktsignaleinstellvorrichtung eine Verzögerungsschaltung (76) umfasst, die das erste Eingangssignal empfängt, eine vorgeschriebene Verzögerung bereitstellt, um ein verzögertes Eingangssignal (S1d) zu bilden, und dieses dem Iterativpulsgeneratorteil und der ersten und zweiten Einzelpulsgeneratorschaltung zuzuführen, und das Iterativpulsgeneratorteil das Taktsignal, das erste Eingangssignal und das verzögerte Eingangssignal empfängt, und die Intervalle um die vorgeschriebene Zeitspanne trennt, um das erste und zweite Iterativpulssignal zu erzeugen.
Halbleitervorrichtung nach Anspruch 1 oder 7, darüber hinaus eine Pulssteuereinrichtung umfassend, die das Pulsgeneratorteil steuert, um das erste und zweite Iterativpulssignal nur eine vorgeschriebene Zeitspanne lang vom Übergang des ersten Eingangssignals in den zweiten Zustand und vom Übergang in den ersten Zustand zu erzeugen.
Halbleitervorrichtung nach einem der Ansprüche 1, 7, 10 und 13, darüber hinaus eine Filterschaltung (8) umfassend, die in einer Vorstufe des Steuerteils angeordnet ist, bei der die Filterschaltung dem Steuerteil ein vorgeschriebenes Signal zur Verfügung stellt, das unmittelbar vor dem Steuersignal in einer Zeitspanne kontinuierlich ausgegeben wird, in der das erste und zweite pegelverschobene Iterativpulssignal gleichzeitig eingegeben werden.