DE10207131A1 - Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe - Google Patents

Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe

Info

Publication number
DE10207131A1
DE10207131A1 DE10207131A DE10207131A DE10207131A1 DE 10207131 A1 DE10207131 A1 DE 10207131A1 DE 10207131 A DE10207131 A DE 10207131A DE 10207131 A DE10207131 A DE 10207131A DE 10207131 A1 DE10207131 A1 DE 10207131A1
Authority
DE
Germany
Prior art keywords
layer
structures
spacer
width
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10207131A
Other languages
English (en)
Other versions
DE10207131B4 (de
Inventor
Dirk Manger
Matthias Goldbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10207131A priority Critical patent/DE10207131B4/de
Priority to US10/370,857 priority patent/US7005240B2/en
Publication of DE10207131A1 publication Critical patent/DE10207131A1/de
Application granted granted Critical
Publication of DE10207131B4 publication Critical patent/DE10207131B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Eine Hartmaske wird gebildet, indem seitlich an auf lithographischem Wege in Projektion erzeugten erhabenen Strukturen (21-24) Spacerstrukturen (41, 42) durch konformes Abscheiden und Rückätzen gebildet werden. Die erhabenen Strukturen zwischen den Spacerstrukturen werden anschließend weggeätzt, so daß die Spacerstrukturen (41, 42) isoliert als sublithographische Strukturen einer Hartmaske mit einer gegenüber der ursprünglich in lithographischer Pojektion erzeugten, verdoppelter Strukturdichte zurückbleiben. In einem regelmäßig angeordneten zweidimensionalen Feld von Strukturen (21-24) in der Hartmaske zur Bildung von Gräben - etwa für Grabenkondensatoren - wird mit dem Verfahren eine Verdoppelung der Strukturdichte in dem Feld erreicht. Ein weiterer Iterationsschritt wird durch Bildung weiterer Spacerstrukturen (51- 54) an den ersten und zweiten Spacerstrukturen (41, 42) gebildet, so daß eine noch höhere Strukturdichteerhöhung in der Hartmaske erreicht wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe, insbesondere Halbleiterwafern, Masken oder Flatpanels.
  • Bei der Herstellung von integrierten Schaltungen ist es allgemein das Ziel, eine möglichst hohe Zahl von Bauelementen auf einer vorgegebenen Substratfläche zu erreichen. Insbesondere bei der Herstellung von Speicherbausteinen kann durch die Verkürzung von Längen der Leitungsbahnen eine höhere Taktfrequenz und damit ein schnellerer Baustein zur Verfügung gestellt werden. Die Erzeugung kleinerer Strukturen wird heutzutage im wesentlichen mit Mitteln der optischen Lithographie erreicht. Die minimal erreichbare bzw. auflösbare Strukturbreite beträgt

    bmin = x × λ/NA,

    wobei bmin die minimal auflösbare Strukturbreite, x ein die Lithographietechnik beschreibender Parameter, λ die Wellenlänge des Lichtes für die optische Projektion und NA die numerische Apertur des Projektionssystems sind. Gegenwärtig produzierte integrierte Schaltungen können mit minimal auflösbaren Strukturbreiten von 110 nm hergestellt werden. Um aber beispielsweise zu der 70 nm-Technologiegeneration zu gelangen, ist ein Übergang bei den in den Belichtungsgeräten verwendeten Wellenlängen des Lichtes auf solche Geräte mit λ = 157 nm zu bewerkstelligen. Derartige Belichtungsgeräte befinden sich derzeit allerdings noch in Entwicklung und sind zur Zeit nicht produktiv verfügbar.
  • Derartige Technologiesprünge sind zumeist mit hohen Kosten verbunden. Der Übergang auf die 157 nm-Belichtungsgeräte erfordert beispielsweise die Verwendung exotischer Linsenmaterialien wie CaF2, welche gleichermaßen erst noch entwickelt werden müssen. Ein weiteres Problem stellen die mit dem Belichtungsschritt verbundenen Prozesse dar. Eine Abnahme der Belichtungswellenlänge führt auch zu einer notwendigen Einschränkung des für eine Belichtung zulässigen Fokusbereiches. Dieses Erfordernis zieht wiederum die Verwendung noch dünnerer Lacke für die Belichtung nach sich.
  • Neben den Kosten, die für einen Sprung auf die nächste Technologiegeneration notwendig sind, steigt aber auch der Zeitaufwand für die Durchführung des Technologiesprunges aufgrund der Komplexität der Abhängigkeiten der jeweils verschiedenen Prozeßtechniken zueinander. Zwar ist es möglich, mit Hilfe der der lithographischen Projektion üblicherweise in der herstellungsequenz folgenden Prozeßschritte Strukturgrößen unterhalb der Auflösungsgrenze zu erzeugen - etwa durch Spacer- Abscheidung auf die eine Spalte umgebenden Seitenflächen zur Einschränkung der Spaltengröße - aber eine erzeugbare Strukturdichte, die sich in dem Beispiel aus Spalt- und Linienbreite zusammensetzt, kann dadurch nicht erhöht werden.
  • Es ist daher die Aufgabe der vorliegenden Erfindung eine Methode zur Erzeugung hochaufgelöster Strukturen, insbesondere sublithographischer Strukturen, mit gleichzeitig geringem Strukturabstand bei niedrigen Kosten und kurzer Entwicklungszeit zur Verfügung zu stellen.
  • Die Aufgabe wird gelöst durch ein Verfahren zur Bildung einer Hartmaske in einer ersten Schicht auf einer flachen Scheibe, umfassend die Schritte: Abscheidung einer zweiten Schicht auf der ersten Schicht, Bilden wenigstens einer erhabenen ersten Struktur in der zweiten Schicht oberhalb der ersten Schicht mittels eines lithographischen Projektionsschrittes, konformes Abschalten und Rückätzen einer dritten Schicht zur Bildung einer ersten und einer zweiten Spacerstruktur auf je einer Seitenfläche der erhabenen ersten Struktur in der zweiten Schicht, Ätzen der zweiten Schicht selektiv zu der ersten und der dritten Schicht zur Entfernung der ersten Struktur zwischen der ersten und der zweiten Spacerstruktur, Ätzen der ersten Schicht selektiv zu der dritten Schicht, so daß die erste und die zweite Spacerstruktur in die erste Schicht zur Bildung der Hartmaske übertragen werden.
  • Die Aufgabe wird ebenfalls gelöst durch ein Verfahren zur Bildung einer Hartmaske in einer ersten Schicht auf einer flachen Scheibe, umfassend die Schritte: Abscheiden einer vierten Schicht auf der ersten Schicht, Bilden einer Lochstruktur in der vierten Schicht mittels eines lithographischen Projektionsschrittes, konformes Abscheiden und Rückätzen einer dritten Schicht zur Bildung einer ersten und einer zweiten Spacerstruktur auf je einer Seitenfläche der Lochstruktur, Abscheiden und Planarisieren einer zweiten Schicht zur Verfüllung der Lochstruktur, Ätzen der vierten Schicht selektiv zu der ersten, der zweiten und der dritten Schicht zur Bildung einer von der ersten und der zweiten Spacerstruktur an ihren Seitenflächen eingeschlossenen erhabenen ersten Struktur, Ätzen der zweiten Schicht selektiv zu der ersten und der dritten Schicht zur Entfernung der ersten Struktur zwischen der ersten und der zweiten Spacerstruktur, Ätzen der ersten Schicht selektiv zu der dritten Schicht, so daß die erste und die zweite Spacerstruktur in die erste Schicht zur Bildung der Hartmaske übertragen werden.
  • Der vorliegenden Erfindung zufolge werden zunächst in lithographischen Projektionsschritten Strukturen gebildet, welche naturgemäß eine Strukturbreite oberhalb der Auflösungsgrenze des jeweils verwendeten Projektionsapparates sitzen. Seitlich an diesen Strukturen werden anschließend Spacer gebildet, welche danach durch Entfernen der lithographisch gebildeten Struktur selbst wiederum in Form isoliert stehender Strukturen als Hartmaske dienen können. Die Strukturbreite dieser Spacerstrukturen ist durch die Schichtdicke beim Abscheiden der dritten Schicht gegeben, wobei durch das konforme Abscheiden, etwa in einem CVD, LPCVD oder ALD-Verfahren, insbesondere an den Seitenflächen einer bestehenden erhabenen Struktur die Dicke der Abscheidung parallel zu der Oberfläche des verwendeten Substrates der Scheibe zu messen ist. Da die Dicken abgeschiedener Schichten wenige Nanometer betragen können, ist insbesondere auch die Erzeugung von Strukturbreiten im sublithographischen Bereich, d. h. die Erzeugung von Strukturbreiten unterhalb der minimalen Auflösungsgrenze des Projektionssystems möglich.
  • Da zudem die Bildung von Spacern auf jeweils einer Seite einer lithographisch gebildeten Linie, also den erhabenen Strukturen oder den Lochstrukturen, erfolgt, wird auf vorteilhafte Weise die Erzeugung von zwei gleichartigen Strukturen (jeweils beide erhaben oder beide als Lochstruktur) in einem Flächenbereich erreicht, welcher auf dem Wege lithographischer Projektion nur eine einzige erzeugte Struktur aufnehmen könnte. Somit wird durch die vorliegende Erfindung gegenüber dem Stand der Technik eine Verkleinerung von Strukturen bis in den sublithographischen Bereich in Verbindung mit einer Erhöhung der Strukturdichte auf dem Substrat einer flachen Scheibe erreicht. Da dies außerdem mit Mitteln der einfachen Prozeßtechnik erfolgt, entsteht ein erheblicher Kosten- und Zeitvorteil durch die Anwendung der vorliegenden Erfindung gegenüber der Entwicklung weiter hochauflösender Belichtungstechniken von flachen Scheiben wie etwa Wafern oder Masken.
  • Die beiden erfindungsgemäßen Verfahren unterscheiden sich darin, daß in dem ersten Verfahren mit lithographischen Techniken die Spacerstrukturen an den Seitenflächen einer erhabenen Struktur gebildet werden, während im zweiten Verfahren zunächst Lochstrukturen gebildet werden, an deren inneren Seitenflächen die Spacerstrukturen gebildet werden. Zu den erhabenen Strukturen gelangt man allerdings auch im zweiten Verfahren, wenn die mit Spacerstrukturen versehenen Löcher verfüllt und die ursprünglich die Löcher umgebende Schicht entfernt wird. Nach Erreichen dieses Zustandes ist der Ablauf in den beiden Verfahren im wesentlichen identisch.
  • In einer weiteren Ausgestaltung wird eine fünfte Schicht konform auf der ersten Schicht und den Spacerstrukturen abgeschieden und zurückgeätzt, nachdem die lithographisch erzeugten Strukturen zwischen den nun isoliert stehenden Spacerstrukturen entfernt worden sind. Die erste und die zweite Spacerstruktur wirken nun erneut als Mutterstruktur zur Bildung einer dritten und vierten bzw. fünften und sechsten Spacerstruktur auf je einer Seite der ersten bzw. zweiten Spacerstruktur. Die Spacerstruktur, die sich beispielsweise aus der ersten, dritten und vierten Spacerstruktur zusammensetzt, kann dadurch in ihrer Strukturbreite in diesem Verfahrensschritt variiert werden. Somit wird auf vorteilhafte Weise eine Anpassung des Linien- zu Spaltenverhältnisses in einem dichten periodischen Gitter von Linien möglich.
  • In einer weiteren Ausgestaltung wird aus der zusammengesetzten Spacerstruktur die zuerst gebildete Spacerstruktur, d. h. die erste oder zweite Spacerstruktur entfernt. Dieser Schritt entspricht einer weiteren Iteration zur Verdoppelung der Anzahl von Strukturen je vorgegebener Substratfläche. Es sind noch weitere Iterationsschritte möglich.
  • In einer weiteren Ausgestaltung setzt sich die erste Schicht im wesentlichen aus Siliziumnitrid, die zweite Schicht im wesentlichen aus SiO2 und die dritte Schicht im wesentlichen aus Poly-Silizium zusammen. Die Wahl dieser Zuordnungen zu den drei Schichten gewährleistet für die jeweiligen Ätzschritte eine hohe Selektivität und damit eine hohe Qualität der jeweiligen Strukturbildung. Es ist erfindungsgemäß auch möglich, die Zuordnungen der genannten Bestandteile zu den Schichten zu tauschen. Die Wahl von Siliziumnitrid für die erste Schicht bietet jedoch den besonderen Vorteil, als Ätz- Stop für eine Endpunkterkennung bei isotropem oder anisotropem Atzen zu dienen. Das Rückätzen der Spacerstrukturen erfolgt vorteilhafterweise in einem anisotropen Ätzprozeß.
  • In einer weiteren Ausgestaltung umfassen die dritte und fünfte Schicht im wesentlichen das gleiche Material mit dem Vorteil, daß die zusammengesetzte Spacerstruktur resistenter bzw. stabiler gegen nachfolgende Ätzschritte ist.
  • In einer weiteren Ausgestaltung werden die ersten und zweiten bzw. dritten bis sechsten Spacerstrukturen bzw. die aus diesen zusammengesetzten Spacerstrukturen mit einer Strukturbreite erzeugt, die unterhalb der minimalen Auflösungsgrenze des lithographischen Projektionsapparates liegt.
  • Weitere vorteilhafte Ausgestaltungen sind den untergeordneten Ansprüchen zu entnehmen.
  • Um die Erfindung besser zu verstehen, soll diese in Ausführungsbeispielen anhand einer Zeichnung näher erläutert werden. Darin zeigen:
  • Fig. 1 ein erstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Bildung einer Hartmaske mit doppelter Strukturdichte,
  • Fig. 2 ein zweites Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Bildung einer Hartmaske mit doppelter Strukturdichte mit gleicher Breite von Linien und Spalten,
  • Fig. 3 ein drittes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Bildung einer Hartmaske mit einer regelmäßigen Anordnung von Löchern zur Strukturierung von Gräben in einem Speicherzellenfeld,
  • Fig. 4 wie Fig. 3, jedoch ausgehend von Lochstrukturen,
  • Fig. 5 einen Vergleich der lithographisch erzeugten Lochstrukturen (a) mit den daraus in dem erfindungsgemäßen Verfahren erzeugten Lochstrukturen der Hartmaske (b).
  • Fig. 1 zeigt ein erstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens anhand eines Querschnittes durch einen Halbleiterwafer. Auf dem Substrat 5, welches im wesentlichen aus monokristallinem Silizium besteht, befindet sich eine erste Schicht 10, welche im wesentlichen Siliziumnitrid umfaßt. Darauf wird eine zweite Schicht 20 aus Siliziumoxid (SiO2) abgeschieden. Der so beschichtete Halbleiterwafer wird zur Durchführung eines lithographischen Projektionsschrittes mit einem Resist 30 belackt, welcher in dem Projektionsschritt zur Erzeugung von Strukturen 21 belichtet wird. Die belichteten Teile werden entwickelt und entfernt (Fig. 1a), so daß in einem anschließenden Ätzschritt die belichteten Strukturen in die zweite Schicht 20 übertragen werden (Fig. 1b).
  • Im vorliegenden Ausführungsbeispiel besitzt die Struktur 21 der zweiten Schicht 20 einen Abstand 27 von einer nächstliegenden weiteren erhabenen Struktur 23 der zweiten Schicht 20, welcher gleich dem dreifachen der minimal auflösbaren Strukturbreite des Projektionsapparates ist, d. h. 3F, wobei F = bmin. Die Strukturbreite 28 der Strukturen 21, 23 wird in dem Beispiel mit 1F an der Auflösungsgrenze ausgeführt.
  • Eine dritte Schicht 40 aus Poly-Silizium wird anschließend auf das Siliziumnitrid und die Strukturen 21, 23 abgeschieden. Durch Rückätzen bis zu einem Ätz-Stop mit Endpunkterkenung auf der Siliziumnitrid-Schicht wird die Schicht 40 auf den Strukturen 21, 23 und dem Siliziumnitrid entfernt, außer an jenen Stellen, an denen sie konform an den Seitenflächen der Strukturen 21, 23 anliegend eine vertikale Ausrichtung besitzt. In dem anisotropen Rückätzschritt wird dieser Bereich als Spacerstruktur 41, 42 zurückgelassen (Fig. 1c).
  • In einem weiteren Ätzschritt wird das Siliziumoxid der zweiten Schicht 20 selektiv gegenüber dem Siliziumnitrid der ersten Schicht 10 und dem Polysilizium der dritten Schicht 40 zwischen den Spacerstrukturen 41, 42 entfernt. Die Spacerstrukturen 41, 42 liegen nun isoliert auf der ersten Schicht des Siliziumnitrids auf. Die Spacerstrukturen 41, 42 besitzen eine Strukturbreite 48, welche der Abscheidedicke des Poly- Siliziums zur Bildung der dritten Schicht 40 entspricht.
  • Die Gitterweite der lithographisch erzeugten Strukturen 21, 23 setzt sich zusammen aus der Strukturbreite 28 und dem Strukturabstand 27 der Strukturen 21, 23. Sie beträgt damit im vorliegenden Beispiel 4F. Durch geeignete Wahl der Abscheidedicke - entsprechend in etwa der minimal auflösbaren Strukturbreite 1F - beträgt auch die Strukturbreite 48 der Spacerstrukturen 41, 42 etwa 1F. Der gegenseitige Abstand der Spacerstrukturen 41, 42 beträgt damit aber auch etwa 1F. Bei in etwa gleicher Strukturbreite 28, 48 von lithographisch erzeugten erhabenen Strukturen 21, 23 und Spacerstrukturen 41, 42 kann infolgedessen die Gitterweite von 4F auf einen Wert von 2F für die durch die Spacerstrukturen 41, 42 gebildete Hartmaske reduziert werden.
  • Ein besonderer Vorteil entsteht nun dadurch, daß gemäß der vorliegenden Erfindung Linien mit einer Gitterweite von weniger als 2F hergestellt werden können. Hierbei wird durch konventionelle lithographische Methoden ein Gitter mit einer Gitterweite von 2F hergestellt, wobei aber die Linienstrukturen auch eine Breite kleiner als 1F und die Spaltenstrukturen eine Breite größer als 1F besitzen können. Die Linien werden dabei etwas überbelichtet. Damit kann man auf die doppelte Spacertechnik in einem eingeschränkten Prozessfenster verzichten.
  • Die Spacerstrukturen 41, 42 stellen dabei entweder selbst die Hartmaske dar oder diese wird gebildet durch einen anisotropen Ätzschritt zur Übertragung der Spacerstrukturen 41, 42 in die erste Schicht 10 aus Siliziumnitrid (Fig. 1d).
  • Ein weiteres Ausführungsbeispiel ist in Fig. 2 gezeigt. In diesem Beispiel wird eine besonders vorteilhafte Wirkung durch eine geeignete Wahl von Abscheidedicken in verschiedenen Schritten der Spacerbildung erzielt. Zum besseren Verständnis wird zunächst der Verfahrensablauf beschrieben:
    Ähnlich wie in den Fig. 1a und b dargestellt, wird den Fig. 2a und b zufolge ein monokristallines Siliziumsubstrat 5 mit einer ersten Schicht 10 aus Siliziumnitrid und einer zweiten Schicht 20 aus Siliziumoxid (SiO2) beschichtet und anschließend mit einer Resistschicht 30 belackt, welche zur Bildung der Strukturen 21, 23 belichtet, entwickelt und geätzt wird, um Strukturen in die zweite Schicht 20 zu übertragen. Aufgabe des vorliegenden Beispiels ist es, eine dichte Struktur aus Linien und Spalten zu erzeugen, in welchen die Spalten- und Linienbreiten in identischem Verhältnis zu einander stehen. Die Strukturbreite 28 und der Strukturabstand 27 der lithographisch erzeugten erhabenen Strukturen 21, 23 ist zunächst beliebig, muß jedoch den folgenden Bedingungen genügen: Das Dreifache der Strukturbreite 28 muß kleiner als der Strukturabstand 27 sein, die Strukturbreite 28 darf jedoch nicht größer als der Strukturabstand 27 sein. Bei f der Strukturabstand 27, dann gilt:

    F < f < 3F.
  • Wie im vorigen Beispiel werden nun in einem Abscheideschritt die Spacerstrukturen 41, 42 aus einer dritten Schicht 40 aus Poly-Silizium gebildet durch anisotrope Rückätzung. Die Strukturbreite 48 der Spacerstrukturen 41, 42 entspricht der Abscheidedicke 49. Anschließend wird die zweite Schicht 20 in einem selektiven Ätzschritt entfernt (Fig. 1c). Durch Abscheiden einer fünften Schicht 50 werden an die bestehenden Spacerstrukturen 41, 42 weitere Spacerstrukturen, etwa die dritte, vierte, fünfte und sechste Spacerstruktur 51 bis 54 gebildet, indem wiederum Polysilizium mit einer Abscheidedicke 59 konform abgeschieden und rückgeätzt wird. Die Strukturbreite 48 wird dadurch vergrößernd in eine neue Strukturbreite 48', denn wenigstens eine der resultierenden Spacerstrukturen setzt sich zusammen aus der ursprünglich zweiten Spacerstruktur 42, der auf ihrer linken Seite gebildeten fünften Spacerstruktur 53 und der auf ihrer rechten Seite gebildeten sechsten Spacerstruktur 54. Die Strukturbreite 48' beträgt nun die Summe aus der Abscheidedicke 49, der dritten Schicht 40 und dem zweifachen der Abscheidedicke 59 der fünften Schicht 50, welche beide aus Polysilizium gebildet sind.
  • Ein identisches Breitenverhältnis von Linien und Spalten läßt sich nun erreichen, indem die Abscheidedicken 49, 59 wie folgt gewählt werden: Bei d1 die Abscheidedicke 49 und d2 die Abscheidedicke 59, dann gilt


  • Als Bedingung gilt, daß zur Bildung im wesentlichen gleich großer Spacerstrukturabstände 127, 127' schon bei der lithographischen Projektion bzw. im Design der Maskenstrukturen zur Projektion auf einen Wafer die Strukturbreiten 28 um gerade die doppelte Abscheidedicke 49 der dritten Schicht 40 kleiner als der Strukturabstand 27 sind.
  • Die Bildung einer Hartmaske zur Strukturierung eines dichten, regelmäßigen Feldes von Gräben ist in Fig. 3 und 4 gezeigt. Fig. 3 zeigt als Ausgangspunkt eine Anordnung von vier erhabenen Strukturen 21-24 auf einer ersten Schicht 10 aus Siliziumnitrit, dem sogenannten Pad-Nitrit. Die erhabenen Strukturen 21 bis 24 bestehen z. B. aus Poly-Silizium. In Fig. 3a ist auf der linken Seite die Draufsicht, auf der rechten Seite eine Querschnittsdarstellung zwischen den Punkten A und B zu sehen. Ähnlich wie in den vorangegangenen Beispielen wird auf die die erhabenen Strukturen 21-24 bildende zweite Schicht 20 eine dritte Schicht 40 aus Siliziumoxid konform abgeschieden und rückgeätzt, so daß die Strukturen 21-24 von den Spacerstrukturen 41, 42, welche - wie in der Draufsicht der Fig. 3b zu sehen ist - miteinander verbunden sind, eingeschlossen sind.
  • Da die Strukturen 21-24 erfindungsgemäß derart angeordnet sind, daß jede der Strukturen den gleichen Abstand 27' zu zwei weiteren Strukturen besitzt, ergibt sich ein anfänglich unstrukturierter Zwischenraum in einem durch die vier Strukturen gebildeten Viereck. Durch die Bildung der Spacerstrukturen 41, 42, welche mit einer derart großen Abscheidedicke 49 gebildet werden, daß die Spacerstrukturen 41, 42 miteinander verbunden sind, bildet sich innerhalb des beschriebenen Vierecks ein von den Spacerstrukturen 41, 42 umschlossener Bereich 125. Dieser Bereich 125 bildet somit eine Lochstruktur zwischen den von den Spacern eingeschlossenen Strukturen 21-24. Durch selektives Entfernen der zweiten Schicht 20 zwischen den Spacerstrukturen 41, 42 werden auch an den Stellen der bisherigen Strukturen 21-24 Lochstrukturen gebildet. Durch Abscheiden einer fünften Schicht 50 können die Breiten dieser Lochstrukturen 121, 123, 125 weiter dimensioniert werden (Fig. 3c). Als besonders vorteilhaftes Ergebnis folgt hingegen, daß die durch die Spacerstrukturen 41, 42, 51 --54 gebildete Hartmaske, welche auch in die Siliziumnitrid- Schicht 10 übertragen werden kann, aus den ursprünglich vier Strukturen 21-24 nun fünf Lochstrukturen 121-125 durch das erfindungemäße Verfahren gebildet wurden. Betrachtet man nun die Strukturen 21-24 als Ausschnitt aus einem regelmäßig angeordneten Feld einer Vielzahl von Strukturen, so ergibt sich eine Verdoppelung der Dichte von Lochstrukturen auf beispielsweise einem Wafer gegenüber den ursprünglich lithographisch gebildeten Strukturen 21-24 auf der ersten Schicht 10, wie aus dem schematischen Vergleich der Fig. 5a und b zu sehen ist. Zu beachten ist allerdings, daß bei der Prozessierung mittels des erfindungsgemäßen Verfahrens die Gitterorientierung um 45 Grad gedreht wird. Des weiteren ist aufgrund der zweidimensionalen Betrachtungsweise in diesem Ausführungsbeispiel zu beachten, daß der Strukturabstand 27 sich hier nicht mehr halbiert, sondern nur noch durch den Faktor √2 geteilt wird. Vorteilhaft kann dieses Beispiel zur Bildung von dichten Speicherzellenfeldern verwendet werden, wie sie besonders in den Technologiegenerationen unterhalb von 110 nm geplant sind, nämlich in matrizenartig angeordneten Grabenstrukturen bzw. Speicherzellen.
  • Der gleiche Erfolg kann auch ausgehend von Lochstrukturen 29 in einer vierten Schicht 60, welche beispielsweise aus Bor- Phosphor-Silikatglas gebildet ist - erreicht werden, wie in Fig. 4a zu sehen ist. Die Anforderungen an die Anordnung der Lochstruktur 29 ist die gleiche, wie jene an die erhabenen Strukturen 21-24. Anzumerken ist aber, daß in einem Speicherzellenfeld mit einer Vielzahl von Lochstrukturen 29 - oder erhabenen Strukturen 21-24 - die Bedingung gilt, daß jede der Strukturen den gleichen Abstand zu vier weiteren Strukturen besitzt mit Ausnahme derjenigen Strukturen besitzt, die am Rande des Speicherzellenfeldes liegen.
  • In die Lochstrukturen 29 wird die dritte Schicht 40 konform abgeschieden und zurückgeätzt, so daß Spacerstrukturen 41, 42 an den inneren Seitenflächen der Lochstrukturen 29 gebildet werden. Die Lochstrukturen 29 werden mit einer zweiten Schicht 20 beispielsweise aus Polysilizium verfüllt und in einem chemisch-mechanischen Polierprozeß planarisiert. Der Planarisierungsprozeß wird auf dem Bor-Phosphor-Silikatglas beendet. Das Silikatglas wird anschließend selektiv zum Poly- Silizium und Siliziumoxid entfernt (Fig. 4b). Anschließend wird wiederum Siliziumoxid abgeschieden und rückgeätzt mit einem Ätz-Stop auf dem Siliziumnitrid. Danach wird das Poly- Silizium entfernt, so daß die Spacerstrukturen isoliert auf dem Siliziumnitrit der ersten Schicht 10 stehen. Auch in diesem Verfahren, ausgehend von lithographisch erzeugten Lochstrukturen - wird eine zusätzliche Lochstruktur 125 zwischen den Spacerstrukturen 41, 42, 51, 54 gebildet. Im Unterschied zu dem Verfahren ausgehend von den erhabenen Strukturen wird bei diesem Aspekt durch das Entfernen der Füllung der zweiten Schicht 20 erst nach der zweiten Spacerbildung die Erzeugung der Spacerstrukturen 51, 54 auf nur einer Seite der ersten und zweiten Spacerstrukturen 41, 42 ermöglicht. Das führt gleichzeitig zu einer Verschiebung des Mittelpunktes von zusammengesetzten Spacerstrukturen. Bezugszeichenliste 5 Substrat
    10 erste Schicht (Siliziumnitrid)
    20 zweite Schicht (Siliziumoxid)
    21 erste erhabene Struktur
    22 zweite erhabene Struktur
    23-24 weitere erhabene Strukturen
    27 Strukturabstand
    28 Strukturbreite der erhabenen Struktur
    30 Resist
    40 dritte Schicht (Poly-Silizium)
    41 erste Spacerstruktur
    42 zweite Spacerstruktur
    48 Strukturbreite der Spacerstruktur
    48' Strukturbreite der Spacerstruktur nach 2. Spacerschritt
    49 Abscheidedicke der dritten Schicht
    50 fünfte Schicht (Poly-Silizium)
    51 dritte Spacerstruktur
    52 vierte Spacerstruktur
    53 fünfte Spacerstruktur
    54 sechste Spacerstruktur
    59 Abscheidedicke der fünften Schicht
    60 vierte Schicht
    121-124 Lochstrukturen, aus erhabenen Strukturen
    125 Lochstruktur, neu

Claims (15)

1. Verfahren zur Bildung einer Hartmaske in einer ersten Schicht (10) auf einer flachen Scheibe, umfassend die Schritte:
a) Abscheidung einer zweiten Schicht (20) auf der ersten Schicht (10),
b) Bilden wenigstens einer erhabenen ersten Struktur (21) in der zweiten Schicht (20) oberhalb der ersten Schicht (10) mittels eines lithographischen Projektionsschrittes,
c) konformes Abscheiden und Rückätzen einer dritten Schicht (40) zur Bildung einer ersten (41) und einer zweiten Spacerstruktur (42) auf je einer Seitenfläche der erhabenen ersten Struktur (21) in der zweiten Schicht (20),
d) Ätzen der zweiten Schicht (20) selektiv zu der ersten (10) und der dritten Schicht (40) zur Entfernung der ersten Struktur (21) zwischen der ersten (41) und der zweiten Spacerstruktur (42), so daß die Hartmaske aus den Spacerstrukturen (41, 42) gebildet wird.
2. Verfahren zur Bildung einer Hartmaske in einer ersten Schicht (10) auf einer flachen Scheibe, umfassend die Schritte:
a) Abscheiden einer vierten Schicht (60) auf der ersten Schicht (10),
1. Bilden einer Lochstruktur (29) in der vierten Schicht (60) mittels eines lithographischen Projektionsschrittes,
b) konformes Abscheiden und Rückätzen einer dritten Schicht (40) zur Bildung einer ersten (41) und einer zweiten Spacerstruktur (42) auf je einer Seitenfläche der Lochstruktur (29),
1. Abscheiden und planarisieren einer zweiten Schicht (20) zur Verfüllung der Lochstruktur (60),
c) Ätzen der vierten Schicht (60) selektiv zu der ersten (10), der zweiten (20) und der dritten Schicht (40) zur Bildung einer von der ersten (41) und der zweiten Spacerstruktur (42) an ihren Seitenflächen eingeschlossenen erhabenen ersten Struktur (21),
d) Ätzen der zweiten Schicht (20) selektiv zu der ersten (10) und der dritten Schicht (40) zur Entfernung der ersten Struktur (21) zwischen der ersten (41) und der zweiten Spacerstruktur (42), so daß die Hartmaske aus den Spacerstrukturen (41, 42) gebildet wird
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß nach dem Schritt d) und vor dem Schritt e)
eine fünfte Schicht (50) konform auf der ersten Schicht (10) und den Spacerstrukturen (41, 42) abgeschieden wird,
die fünfte Schicht (50) rückgeätzt wird zur Bildung einer dritten (51) und vierten Spacerstruktur (52) auf je einer Seite der ersten Spacerstruktur (41) sowie einer fünften (53) und sechsten Spacerstruktur (54) auf je einer Seite der zweiten Spacerstruktur (42).
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß jeweils die aus der dritten Schicht (40) gebildete erste Spacerstruktur (41) zwischen der dritten (51) und vierten Spacerstruktur (52) und die zweite Spacerstruktur (42) zwischen der fünften (53) und sechsten Spacerstruktur (54) in einem selektiven Ätzschritt entfernt werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Schicht (10) Siliziumnitrid, die zweite Schicht (20) Siliziumoxid und die dritte Schicht (40) Poly-Silizium umfaßt.
6. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die dritte (40) und die fünfte Schicht (50) im wesentlichen das gleiche Material umfassen.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß
der lithographische Projektionsschritt in einem Projektionsapparat mit einer minimal auflösbaren Strukturbreite durchgeführt wird,
wenigstens eine der in die erste Schicht übertragenen Spacerstrukturen (41, 42, 51-56) mit einer Strukturbreite (48) erzeugt wird,
die erzeugte Strukturbreite (48) der wenigstens einen Spacerstruktur geringer als die minimal auflösbare Strukturbreite des Projektionsapparates ist.
8. Verfahren nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, daß
eine erste (21) und eine zweite Struktur (23) gebildet und die folgenden Verfahrensschritte jeweils auf die erste (21) und die zweite Struktur (23) angewendet werden, wobei die erste (21) und die zweite Struktur (23) eine Breite (28) und einen gegenseitigen Abstand (27) besitzen und der gegenseitige Abstand
nicht weniger als die Breite (27) beträgt,
nicht mehr als das Dreifache der Breite (27) beträgt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Abscheidung der dritten Schicht (40) mit einer ersten Dicke (49) und die Abscheidung der fünften Schicht (50) mit einer zweiten Dicke (59) durchgeführt wird, wobei die erste (49) und zweite Dicke (59) der Abscheidung jeweils in Abhängigkeit von der Breite (28) und dem gegenseitigen Abstand (27) ausgeführt werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß
die erste Dicke im wesentlichen die Hälfte der Differenz zwischen dem gegenseitigen Abstand und der Breite der ersten und zweiten Struktur beträgt, und
die zweite Dicke im wesentlichen dem achten Teile der Differenz zwischen dem Dreifachen der Breite und dem gegenseitigen Abstand beträgt.
11. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
wenigstens vier der erhabenen Strukturen (21-24) vor dem Schritt d) gebildet werden, welche nicht zusammenhängend auf der ersten Schicht (10) angeordnet sind, von denen jeweils eine erste der erhabenen Strukturen in einer ersten Richtung einen Abstand (27') zu einer zweiten und in der im wesentlichen zu der ersten Richtung senkrechten Richtung den gleichen Abstand (27') zu einer dritten der erhabenen Strukturen besitzt,
und daß die Schritte d) und e) des Verfahrens auf wenigstens die erste bis vierte Struktur (21-24) in gleicher Weise zur Bildung einer von den dritten bis sechsten Spacerstrukturen (51-54) der fünften Schicht (50) umschlossenen Lochstruktur (125) in der Hartmaske angewendet werden.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß
die erste Schicht (10) auf einem Siliziumsubstrat (5) aufliegt und im wesentlichen Siliziumnitrid umfaßt,
die zweite Schicht (20) im wesentlichen Polysilizium umfaßt,
die dritte Schicht (40) im wesentlichen Siliziumoxid umfaßt,
die fünfte Schicht (50) im wesentlichen Siliziumoxid umfaßt,
die in die erste Schicht (10) übertragene Hartmaske in einem Ätzschritt zur Bildung von Grabenkondensatoren in einem Speicherzellenfeld verwendet wird.
13. Verfahren nach Anspruch 12 wenn rückbezogen auf Anspruch 2, dadurch gekennzeichnet, daß die fünfte Schicht (50) Bor-Phosphor-Silikat-Glas umfaßt.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die flache Scheibe eine Halbleiterwafer, eine Maske oder ein Flat-Panel ist.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß im Anschluß an Schritt d) die ersten Schicht (10) selektiv zu der dritten Schicht (40) geätzt wird, so daß die erste (40) und die zweite Spacerstruktur (42) in die erste Schicht (10) zur Bildung einer weiteren Hartmaske übertragen werden.
DE10207131A 2002-02-20 2002-02-20 Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe Expired - Fee Related DE10207131B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10207131A DE10207131B4 (de) 2002-02-20 2002-02-20 Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe
US10/370,857 US7005240B2 (en) 2002-02-20 2003-02-20 Method for forming a hard mask in a layer on a planar device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10207131A DE10207131B4 (de) 2002-02-20 2002-02-20 Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe

Publications (2)

Publication Number Publication Date
DE10207131A1 true DE10207131A1 (de) 2003-08-28
DE10207131B4 DE10207131B4 (de) 2007-12-20

Family

ID=27635196

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10207131A Expired - Fee Related DE10207131B4 (de) 2002-02-20 2002-02-20 Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe

Country Status (2)

Country Link
US (1) US7005240B2 (de)
DE (1) DE10207131B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007008934A1 (de) * 2007-01-29 2008-08-28 Qimonda Ag Vorrichtung und Speichervorrichtung, Verfahren zur Herstellung von Strukturen in einem Werkstück und Verfahren zur Herstellung einer Speichervorrichtung

Families Citing this family (410)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345455A1 (de) * 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
JP2006186562A (ja) * 2004-12-27 2006-07-13 Sanyo Electric Co Ltd ビデオ信号処理装置
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7888721B2 (en) * 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7413981B2 (en) 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) * 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7495294B2 (en) * 2005-12-21 2009-02-24 Sandisk Corporation Flash devices with shared word lines
EP1964170A2 (de) * 2005-12-21 2008-09-03 Sandisk Corporation Flash-geräte mit gemeinsam genutzten wortleitungen und herstellungsverfahren dafür
US7655536B2 (en) * 2005-12-21 2010-02-02 Sandisk Corporation Methods of forming flash devices with shared word lines
EP1804115A1 (de) * 2005-12-28 2007-07-04 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
US7538858B2 (en) * 2006-01-11 2009-05-26 Micron Technology, Inc. Photolithographic systems and methods for producing sub-diffraction-limited features
US7897058B2 (en) * 2006-02-13 2011-03-01 Asml Netherlands B.V. Device manufacturing method and computer program product
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7902074B2 (en) * 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7314810B2 (en) * 2006-05-09 2008-01-01 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7666578B2 (en) 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US8129289B2 (en) * 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
US20080241574A1 (en) * 2007-03-26 2008-10-02 Advanced Micro Devices, Inc. Semiconductor device having structure with sub-lithography dimensions
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
KR100905157B1 (ko) * 2007-09-18 2009-06-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
KR100875662B1 (ko) * 2007-11-02 2008-12-26 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7790531B2 (en) * 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US7887999B2 (en) * 2007-12-27 2011-02-15 Sandisk 3D Llc Method of making a pillar pattern using triple or quadruple exposure
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US7781269B2 (en) 2008-06-30 2010-08-24 Sandisk 3D Llc Triangle two dimensional complementary patterning of pillars
US7732235B2 (en) * 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8076056B2 (en) * 2008-10-06 2011-12-13 Sandisk 3D Llc Method of making sub-resolution pillar structures using undercutting technique
US8084310B2 (en) * 2008-10-23 2011-12-27 Applied Materials, Inc. Self-aligned multi-patterning for advanced critical dimension contacts
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
KR101460697B1 (ko) * 2008-11-28 2014-11-13 삼성전자 주식회사 반도체 집적 회로 장치의 제조 방법
KR101096987B1 (ko) * 2009-02-17 2011-12-20 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체소자의 형성방법
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US7972926B2 (en) * 2009-07-02 2011-07-05 Micron Technology, Inc. Methods of forming memory cells; and methods of forming vertical structures
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US8026178B2 (en) 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
US7923305B1 (en) 2010-01-12 2011-04-12 Sandisk 3D Llc Patterning method for high density pillar structures
US8691697B2 (en) 2010-11-11 2014-04-08 International Business Machines Corporation Self-aligned devices and methods of manufacture
US8901016B2 (en) 2010-12-28 2014-12-02 Asm Japan K.K. Method of forming metal oxide hardmask
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US9793148B2 (en) 2011-06-22 2017-10-17 Asm Japan K.K. Method for positioning wafers in multiple wafer transport
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US8946830B2 (en) 2012-04-04 2015-02-03 Asm Ip Holdings B.V. Metal oxide protective layer for a semiconductor device
US9558931B2 (en) 2012-07-27 2017-01-31 Asm Ip Holding B.V. System and method for gas-phase sulfur passivation of a semiconductor surface
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US9021985B2 (en) 2012-09-12 2015-05-05 Asm Ip Holdings B.V. Process gas management for an inductively-coupled plasma deposition reactor
US9324811B2 (en) 2012-09-26 2016-04-26 Asm Ip Holding B.V. Structures and devices including a tensile-stressed silicon arsenic layer and methods of forming same
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US9640416B2 (en) 2012-12-26 2017-05-02 Asm Ip Holding B.V. Single-and dual-chamber module-attachable wafer-handling chamber
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9711368B2 (en) * 2013-04-15 2017-07-18 United Microelectronics Corp. Sidewall image transfer process
US8993054B2 (en) 2013-07-12 2015-03-31 Asm Ip Holding B.V. Method and system to reduce outgassing in a reaction chamber
US9018111B2 (en) 2013-07-22 2015-04-28 Asm Ip Holding B.V. Semiconductor reaction chamber with plasma capabilities
US9793115B2 (en) 2013-08-14 2017-10-17 Asm Ip Holding B.V. Structures and devices including germanium-tin films and methods of forming same
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US9556516B2 (en) 2013-10-09 2017-01-31 ASM IP Holding B.V Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
US10179947B2 (en) 2013-11-26 2019-01-15 Asm Ip Holding B.V. Method for forming conformal nitrided, oxidized, or carbonized dielectric film by atomic layer deposition
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US9447498B2 (en) 2014-03-18 2016-09-20 Asm Ip Holding B.V. Method for performing uniform processing in gas system-sharing multiple reaction chambers
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US9404587B2 (en) 2014-04-24 2016-08-02 ASM IP Holding B.V Lockout tagout for semiconductor vacuum valve
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9543180B2 (en) 2014-08-01 2017-01-10 Asm Ip Holding B.V. Apparatus and method for transporting wafers between wafer carrier and process tool under vacuum
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR102300403B1 (ko) 2014-11-19 2021-09-09 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US9478415B2 (en) 2015-02-13 2016-10-25 Asm Ip Holding B.V. Method for forming film having low resistance and shallow junction depth
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10043661B2 (en) 2015-07-13 2018-08-07 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US9899291B2 (en) 2015-07-13 2018-02-20 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10083836B2 (en) 2015-07-24 2018-09-25 Asm Ip Holding B.V. Formation of boron-doped titanium metal films with high work function
US10087525B2 (en) 2015-08-04 2018-10-02 Asm Ip Holding B.V. Variable gap hard stop design
US9647114B2 (en) 2015-08-14 2017-05-09 Asm Ip Holding B.V. Methods of forming highly p-type doped germanium tin films and structures and devices including the films
US9711345B2 (en) 2015-08-25 2017-07-18 Asm Ip Holding B.V. Method for forming aluminum nitride-based film by PEALD
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US9909214B2 (en) 2015-10-15 2018-03-06 Asm Ip Holding B.V. Method for depositing dielectric film in trenches by PEALD
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US9455138B1 (en) 2015-11-10 2016-09-27 Asm Ip Holding B.V. Method for forming dielectric film in trenches by PEALD using H-containing gas
US9905420B2 (en) 2015-12-01 2018-02-27 Asm Ip Holding B.V. Methods of forming silicon germanium tin films and structures and devices including the films
US9607837B1 (en) 2015-12-21 2017-03-28 Asm Ip Holding B.V. Method for forming silicon oxide cap layer for solid state diffusion process
US9627221B1 (en) 2015-12-28 2017-04-18 Asm Ip Holding B.V. Continuous process incorporating atomic layer etching
US9735024B2 (en) 2015-12-28 2017-08-15 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9754779B1 (en) 2016-02-19 2017-09-05 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10087522B2 (en) 2016-04-21 2018-10-02 Asm Ip Holding B.V. Deposition of metal borides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9793135B1 (en) 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102354490B1 (ko) 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10177025B2 (en) 2016-07-28 2019-01-08 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10090316B2 (en) 2016-09-01 2018-10-02 Asm Ip Holding B.V. 3D stacked multilayer semiconductor memory using doped select transistor channel
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US9916980B1 (en) 2016-12-15 2018-03-13 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10103040B1 (en) 2017-03-31 2018-10-16 Asm Ip Holding B.V. Apparatus and method for manufacturing a semiconductor device
USD830981S1 (en) 2017-04-07 2018-10-16 Asm Ip Holding B.V. Susceptor for semiconductor substrate processing apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10236177B1 (en) 2017-08-22 2019-03-19 ASM IP Holding B.V.. Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Asm 智慧財產控股公司 沈積方法
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) * 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Asm 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Asm Ip私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
TWI815915B (zh) 2018-06-27 2023-09-21 荷蘭商Asm Ip私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Asm Ip私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Asm Ip 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
CN111593319B (zh) 2019-02-20 2023-05-30 Asm Ip私人控股有限公司 用于填充在衬底表面内形成的凹部的循环沉积方法和设备
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Asm Ip私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー.ブイ. 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Asm Ip私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー.ブイ. 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Asm Ip私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
TW202129068A (zh) 2020-01-20 2021-08-01 荷蘭商Asm Ip控股公司 形成薄膜之方法及修飾薄膜表面之方法
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Asm Ip私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Asm Ip私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Asm Ip控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Asm Ip控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Asm Ip私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Asm Ip私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Asm Ip私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Asm Ip私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
KR20220006455A (ko) 2020-07-08 2022-01-17 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Asm Ip私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Asm Ip私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Asm Ip私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Asm Ip私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Asm Ip私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071653A (en) * 1998-11-04 2000-06-06 United Microelectronics Corp. Method for fabricating a photomask
DE10137575A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007008934A1 (de) * 2007-01-29 2008-08-28 Qimonda Ag Vorrichtung und Speichervorrichtung, Verfahren zur Herstellung von Strukturen in einem Werkstück und Verfahren zur Herstellung einer Speichervorrichtung

Also Published As

Publication number Publication date
US20030157436A1 (en) 2003-08-21
DE10207131B4 (de) 2007-12-20
US7005240B2 (en) 2006-02-28

Similar Documents

Publication Publication Date Title
DE10207131A1 (de) Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe
DE19526011C1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE102007016290B4 (de) Verfahren zum Herstellen von Halbleiterstrukturen
DE102004034572B4 (de) Verfahren zum Herstellen einer Struktur auf der Oberfläche eines Substrats
DE69737433T2 (de) Lückenfüllungs- und Planarisierungsverfahren für flache Grabenisolation
DE102007026879A1 (de) Verfahren zum Herstellen einer Struktur auf oder in einem Substrat, Abbildungsschicht zum Erzeugen sublithographischer Strukturen, Verfahren zum Invertieren eines sublithographischen Musters, durch Herstellung einer Struktur erhältliche Einrichtung
DE102005039351A1 (de) Nicht-flüchtige Speicherzellen und Verfahren zur Herstellung von nicht-flüchtigen Speicherzellen sowie NAND-Speicher und Verfahren zur Herstellung eines nicht-flüchtigen NAND-Speichers
DE69921254T2 (de) Mikrovorrichtung und strukturelle Komponenten derselben
DE10341321B4 (de) Verfahren zur Bildung eines Grabens in einer Schicht oder einem Schichtstapel auf einem Halbleiterwafer
DE102015116124A1 (de) Lithografie-Technik zur Trennung eines Elements durch Schrumpfung des Linienendes
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
DE102007007696B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
EP1540712B1 (de) Herstellungsverfahren für eine halbleiterstruktur
DE10154820A1 (de) Verfahren zum Herstellen einer Maske für Halbleiterstrukturen
DE102019109988B4 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE102012216695A1 (de) Mikrolinsenarray und verfahren zum herstellen eines mikrolinsenarrays
DE102019204838A1 (de) Halbleiterbauelemente mit selbstausgerichteten aktiven Gebieten für eine ebene Transistorarchitektur
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
EP3637157B1 (de) Gitterstruktur für eine diffraktive optik
DE10245159B4 (de) Photomaske, insbesondere alternierende Phasenmaske, mit Kompensationsstruktur
DE102022130643B4 (de) Mehrfachgestapelter kondensator und verfahren zum ausbilden desselben
DE10259322B4 (de) Verfahren zum Bilden einer Justiermarke in einer lichtundurchlässigen Schicht auf einem Substrat
DE10305617A1 (de) Maske und Verfahren zum Strukturieren eines Halbleiterwafers
DE102007022748B4 (de) Verfahren zur Strukturierung eines Materials und strukturiertes Material
DE102005040883B3 (de) Verfahren zur Unterteilung von Teilungsperioden in der Halbleitertechnologie

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee