JP2006186562A

JP2006186562A - ビデオ信号処理装置

Info

Publication number: JP2006186562A
Application number: JP2004376825A
Authority: JP
Inventors: Hiroshi Matsui; 寛松井; Masato Meya; 正人女屋
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-12-27
Filing date: 2004-12-27
Publication date: 2006-07-13
Also published as: KR100796422B1; CN100484254C; KR20060074864A; CN1798347A; US20060139496A1

Abstract

【課題】フィルタ回路の回路規模を小さくしつつ、フィルタの周波数特性を安定させたビデオ信号処理装置を実現する。
【解決手段】少なくとも輝度信号と色差信号とが重畳されてなるビデオ信号を受けて、色差信号の周波数帯域を減衰させてビデオ信号から輝度信号を分離するトラップ・フィルタ３０と、輝度信号の周波数帯域を減衰させてビデオ信号から色差信号を分離するバンドパス・フィルタ３２と、を備え、トラップ・フィルタ３０は、後段の輝度信号処理回路３４における処理による遅延時間と色差信号処理回路３６における処理による遅延時間との時間差に相当する時間だけ輝度信号を遅延させて出力するスイッチト・キャパシタ・フィルタで構成する。
【選択図】図２

Description

本発明は、ビデオ信号の処理に用いられるビデオ信号処理装置に関する。

コンポジット信号と呼ばれる輝度信号（Ｙ）、色差信号（Ｃ）及び同期信号（Ｓｙｎｃ）が重畳されたビデオ信号をＲＧＢ信号等に変換するビデオ信号処理装置が広く用いられている。図６に、従来のビデオ信号処理装置の構成を示す。アンテナ１０で受信された電波からチューナ１２によって所望のチャンネルのビデオ信号が選択され、ＳＡＷフィルタ１４及び中間周波数変換回路１６で処理された後、Ｙ／Ｃ分離回路１８において輝度信号（Ｙ）＋同期信号（Ｓｙｎｃ）と色差信号（Ｃ）とに分離され、信号処理回路２０において輪郭補正等の後処理を経た後にブラウン管２２に画像として表示される。

図７に、Ｙ／Ｃ分離回路１８以降の回路構成を示す。中間周波数変換回路１６から出力されたビデオ信号は、トラップ・フィルタ３０及びバンドパス・フィルタ３２に入力される。トラップ・フィルタ３０及びバンドパス・フィルタ３２としては、抵抗、容量及びオペアンプ等から構成されるＣＲフィルタが用いられる。トラップ・フィルタ３０は、３．５８ＭＨｚ，４．４３ＭＨｚを中心周波数として、その周波数帯域のみを減衰させるフィルタである。トラップ・フィルタ３０によって、ビデオ信号から輝度信号（Ｙ）及び同期信号（Ｓｙｎｃ）が分離されて出力される。バンドパス・フィルタ３２は、３．５８ＭＨｚ，４．４３ＭＨｚを中心とする周波数帯域のみを透過させるフィルタである。バンドパス・フィルタ３２によって、ビデオ信号から色差信号（Ｃ）のみが分離されて出力される。トラップ・フィルタ３０から出力された輝度信号（Ｙ）は輝度信号処理回路３４で所定の処理を受けた後にマトリックス回路３８に入力される。また、バンドパス・フィルタ３２から出力された色差信号（Ｃ）はクロマ信号処理回路３６で所定の処理を受けた後にマトリックス回路３８に入力される。

マトリックス回路３８では、輝度信号（Ｙ）と色差信号（Ｃ）とに行列変換処理を施してＲＧＢ色空間等の他の色空間へ変換して後処理回路４０へ出力する。後処理回路４０では、色空間変換された信号に各種の補正処理等が施されて出力される。

マトリックス回路３８では一旦分離された輝度信号（Ｙ）と色差信号（Ｃ）とを再度合成して色空間変換処理を行うので、マトリックス回路３８に入力される輝度信号（Ｙ）と色差信号（Ｃ）とは同期が取れている必要がある。

しかしながら、輝度信号処理回路３４での輝度信号（Ｙ）への処理よりもクロマ信号処理回路３６での色差信号（Ｃ）への処理に時間が掛かるため、色差信号（Ｃ）は輝度信号（Ｙ）よりも数百ｎｓの遅延を生ずる。従って、マトリックス回路３８での変換処理にずれが生じ、画像が劣化する問題が生ずる。

これを防ぐために、図８に示すように、トラップ・フィルタ３０と輝度信号処理回路３４との間にオールパス・フィルタ４２を挿入して、色差信号（Ｃ）と輝度信号（Ｙ）との遅延時間のずれを補正する方法等も採用されている。一般的に、オールパス・フィルタ４２としては、抵抗、容量及びオペアンプ等から構成されるＣＲフィルタが用いられる。

トラップ・フィルタ３０、バンドパス・フィルタ３２及びオールパス・フィルタ４２として用いられるＣＲフィルタは、それに含まれるオペアンプのｇ_mにより周波数特性が決定される。従って、オペアンプのｇ_mのばらつきにより、ＣＲフィルタの周波数特性もばらついてしまう問題がある。さらに、オペアンプのｇ_mは入力電圧の変化に対して一定値を保つ範囲が狭く、入力電圧の変化と共にオペアンプを構成要素とするＣＲフィルタの周波数特性が変化してしまう。すなわち、一定の周波数特性を維持してフィルタリングできるビデオ信号や輝度信号（Ｙ）の入力電圧の範囲が狭いという問題がある。

特に、トラップ・フィルタ３０とオールパス・フィルタ４２とを直列に接続して用いるような回路構成では、所望の周波数特性を維持しつつ処理できる入力信号のダイナミックレンジが極めて狭くなると共に、回路規模が大きくなるという別の問題も生ずる。

さらに、ＣＲフィルタでは、それを構成する抵抗及び容量のばらつきによってフィルタの周波数特性が変化するので、個々のフィルタ特性を所望の特性に調整することが困難となる。

本発明は、上記従来技術の問題を鑑み、信号処理のダイナミックレンジを広く維持すると共に、回路構成を簡略化したビデオ信号の処理に用いられるビデオ信号処理装置を提供することを目的とする。

本発明は、少なくとも輝度信号と色差信号とが重畳されてなるビデオ信号を受けて、前記色差信号の周波数帯域を減衰させて前記ビデオ信号から前記輝度信号を分離するトラップ・フィルタと、前記輝度信号の周波数帯域を減衰させて前記ビデオ信号から前記色差信号を分離するバンドパス・フィルタと、前記トラップ・フィルタから出力された輝度信号に対して所定の処理を施す輝度信号処理回路と、前記バンドパス・フィルタから出力された色差信号に対して所定の処理を施す色差信号処理回路と、を備えるビデオ信号処理装置であって、前記トラップ・フィルタは、スイッチト・キャパシタ・フィルタで構成され、前記輝度信号処理回路における処理による遅延時間と前記色差信号処理回路における処理による遅延時間との時間差に相当する時間だけ前記輝度信号を遅延させて出力することを特徴とする。

具体的には、前記トラップ・フィルタは、ポインタ信号により前記ビデオ信号の入力端子との接続を制御して前記輝度信号の電圧に対応する充電電圧に充電させるスイッチ素子と、ポインタ信号により出力端子との接続を制御して前記充電電圧に応じた出力電圧を出力させるスイッチ素子と、を備えるコンデンサをそれぞれ複数含む第１及び第２の遅延回路と、前記第１及び第２の遅延回路に含まれるスイッチ素子にポインタ信号を順次出力することによって、前記コンデンサの充放電を制御するシフトレジスタと、を備えるスイッチト・キャパシタ・フィルタとすることが好適である。

前記バンドパス・フィルタも、前記トラップ・フィルタと同様の構成を有するスイッチト・キャパシタ・フィルタとすることが好適である。

ここで、前記第１の遅延回路に含まれる各コンデンサの充電と放電との時間差と、前記第２の遅延回路に含まれる各コンデンサの充電と放電との時間差と、を異ならせることによって、前記色差信号の周波数帯域を減衰させて前記ビデオ信号から前記輝度信号を分離することができる。

本発明によれば、オペアンプのｇ_m並びに抵抗値及び容量値によらずフィルタの周波数特性が決定されるスイッチト・キャパシタ・フィルタを適用することによって信号処理のダイナミックレンジを広く維持することができる。さらに、ＣＲフィルタを適用した場合に比べて、フィルタ回路の回路規模を小さくすることができる。

本発明の実施の形態におけるビデオ信号処理回路は、図１に示すように、アンテナ１０、ＳＡＷフィルタ１４、中間周波数変換回路１６、Ｙ／Ｃ分離回路５０、信号処理回路２０及びブラウン管２２を含んで構成される。

本実施の形態におけるビデオ信号処理回路は、上記従来と同様に、アンテナ１０で受信された電波からチューナ１２によって所望のチャンネルのビデオ信号が選択され、ＳＡＷフィルタ１４及び中間周波数変換回路１６で処理された後、Ｙ／Ｃ分離回路５０において輝度信号（Ｙ）＋同期信号（Ｓｙｎｃ）と色差信号（Ｃ）とに分離され、信号処理回路２０において輪郭補正等の処理を経た後にブラウン管２２に画像として表示される。

本実施の形態では、Ｙ／Ｃ分離回路５０に特徴を有する。本実施の形態におけるＹ／Ｃ分離回路５０に含まれるトラップ・フィルタとしては、スイッチト・キャパシタ・フィルタ（ＳＣフィルタ）で構成されたコム（Ｃｏｍｂ）フィルタが用いられる。

コムフィルタとは、図２に示すように、遅延回路５２及び加算器５４とを含む回路から構成されるフィルタである。コムフィルタでは、遅延回路５２によって減衰させたい周波数の信号を半周期だけ遅延させ、加算器５４において元の信号と遅延させた信号とを加算合成する。これによって、図３に示すように、中心周波数近傍の周波数帯域の信号は互いに打ち消しあうように合成される。

本実施の形態におけるＹ／Ｃ分離回路５０に含まれるトラップ・フィルタは、図４に示すように、ＳＣフィルタにより構成することができる。ＳＣフィルタは、オペアンプＯＰ₁，ＯＰ₂、コンデンサＣ₁〜Ｃ₄及びトランジスタＴ_ri1〜Ｔ_ri4，Ｔ_ro1〜Ｔ_ro4を含む遅延回路６０、オペアンプＯＰ₃，ＯＰ₄、コンデンサＣ₅〜Ｃ₈及びトランジスタＴ_ri5〜Ｔ_ri8，Ｔ_ro5〜Ｔ_ro8を含む遅延回路６２、フリップ・フロップ回路ＦＦ₁〜ＦＦ₄を含むシフトレジスタ６４を備える。

シフトレジスタ６４は、Ｄ−フリップ・フロップ回路ＦＦ₁〜ＦＦ₄が直列に接続された構成を有する。各フリップ・フロップ回路ＦＦ₁〜ＦＦ₄のクロック端子Ｃ及びリセット端子Ｒにはそれぞれクロック信号及びリセット信号が入力される。また、第１段目のフリップ・フロップ回路ＦＦ₁の入力端子Ｄにはポインタ信号が入力され、第１段目のフリップ・フロップ回路ＦＦ₁の出力端子Ｑは第２段目のフリップ・フロップ回路ＦＦ₁の入力端子Ｄに接続される。同様に、各フリップ・フロップ回路ＦＦ₂，ＦＦ₃の出力端子Ｑは次段の入力端子Ｄに接続される。また、遅延回路６０，６２のトランジスタＴ_ri1〜Ｔ_ri8，Ｔ_ro1〜Ｔ_ro8のゲートは、各フリップ・フロップ回路ＦＦ₁〜ＦＦ₄の出力端子Ｑのいずれか１つに接続される。

遅延回路６０は、バッファとなるオペアンプＯＰ₁を介して入力信号を受ける。Ｙ／Ｃ分離回路５０における入力信号は、輝度信号（Ｙ）及び色差信号（Ｃ）が重畳されたビデオ信号とすることができる。オペアンプＯＰ₁からの出力は、それぞれトランジスタＴ_ri1のドレイン−ソース及びコンデンサＣ₁の直列回路、トランジスタＴ_ri2のドレイン−ソース及びコンデンサＣ₂の直列回路、トランジスタＴ_ri3のドレイン−ソース及びコンデンサＣ₃の直列回路、トランジスタＴ_ri4のドレイン−ソース及びコンデンサＣ₄の直列回路を介して接地される。これによって、トランジスタＴ_ri1〜Ｔ_ri4のいずれかがオン状態となれば、オン状態となったトランジスタＴ_ri1〜Ｔ_ri4と対となったコンデンサＣ₁〜Ｃ₄が入力信号の電圧によって充電される。

トランジスタＴ_ri1とコンデンサＣ₁との接続点、トランジスタＴ_ri2とコンデンサＣ₂との接続点、トランジスタＴ_ri3とコンデンサＣ₃との接続点、トランジスタＴ_ri4とコンデンサＣ₄との接続点は、それぞれトランジスタＴ_ro1〜Ｔ_ro4のソース−ドレインを介して、バッファとなるオペアンプＯＰ₂の入力端子に接続される。これによって、トランジスタＴ_ro1〜Ｔ_ro4のいずれかがオン状態となれば、オン状態となったトランジスタＴ_ro1〜Ｔ_ro4と対となったコンデンサＣ₁〜Ｃ₄の充電電圧がオペアンプＯＰ₂を介して出力される。

また、トランジスタＴ_ri1とＴ_ro2とのゲートにはフリップ・フロップ回路ＦＦ₁の出力端子Ｑが接続され、トランジスタＴ_ri2とＴ_ro3とのゲートにはフリップ・フロップ回路ＦＦ₂の出力端子Ｑが接続され、トランジスタＴ_ri3とＴ_ro4とのゲートにはフリップ・フロップ回路ＦＦ₃の出力端子Ｑが接続され、トランジスタＴ_ri4とＴ_ro1とのゲートにはフリップ・フロップ回路ＦＦ₄の出力端子Ｑが接続される。シフトレジスタ６４においてクロック信号の周期に同期してポインタがシフトされて、フリップ・フロップ回路ＦＦ₁〜ＦＦ₄の出力端子Ｑが順にハイレベル（オン）となるように制御することによって、トランジスタＴ_ri1とＴ_ro2とがオン状態となるとコンデンサＣ₁が入力信号で充電されると共にコンデンサＣ₂の充電電圧がオペアンプＯＰ₂へ出力され、続いて、トランジスタＴ_ri2とＴ_ro3とがオン状態となるとコンデンサＣ₂が入力信号で充電されると共にコンデンサＣ₃の充電電圧がオペアンプＯＰ₂へ出力され・・・とコンデンサＣ₁〜Ｃ₄の充電と放電が順に繰り返される。

遅延回路６２も、遅延回路６０とほぼ同様の構成を有する。バッファとなるオペアンプＯＰ₃を介して入力信号を受ける。オペアンプＯＰ₃からの出力は、それぞれトランジスタＴ_ri5のドレイン−ソース及びコンデンサＣ₅の直列回路、トランジスタＴ_ri6のドレイン−ソース及びコンデンサＣ₆の直列回路、トランジスタＴ_ri7のドレイン−ソース及びコンデンサＣ₇の直列回路、トランジスタＴ_ri8のドレイン−ソース及びコンデンサＣ₈の直列回路を介して接地される。これによって、トランジスタＴ_ri5〜Ｔ_ri8のいずれかがオン状態となれば、オン状態となったトランジスタＴ_ri5〜Ｔ_ri8と対となったコンデンサＣ₅〜Ｃ₈が入力信号の電圧によって充電される。

トランジスタＴ_ri5とコンデンサＣ₅との接続点、トランジスタＴ_ri6とコンデンサＣ₆との接続点、トランジスタＴ_ri7とコンデンサＣ₇との接続点、トランジスタＴ_ri8とコンデンサＣ₈との接続点は、それぞれトランジスタＴ_ro5〜Ｔ_ro8のソース−ドレインを介して、バッファとなるオペアンプＯＰ₄の入力端子に接続される。これによって、トランジスタＴ_ro5〜Ｔ_ro8のいずれかがオン状態となれば、オン状態となったトランジスタＴ_ro5〜Ｔ_ro8と対となったコンデンサＣ₅〜Ｃ₈の充電電圧がオペアンプＯＰ₄を介して出力される。

また、トランジスタＴ_ri5とＴ_ro7とのゲートにはフリップ・フロップ回路ＦＦ₁の出力端子Ｑが接続され、トランジスタＴ_ri6とＴ_ro8とのゲートにはフリップ・フロップ回路ＦＦ₂の出力端子Ｑが接続され、トランジスタＴ_ri7とＴ_ro5とのゲートにはフリップ・フロップ回路ＦＦ₃の出力端子Ｑが接続され、トランジスタＴ_ri8とＴ_ro6とのゲートにはフリップ・フロップ回路ＦＦ₄の出力端子Ｑが接続される。シフトレジスタ６４においてクロック信号の周期に同期してポインタがシフトされて、フリップ・フロップ回路ＦＦ₁〜ＦＦ₄の出力端子Ｑが順にハイレベル（オン）となるように制御することによって、トランジスタＴ_ri5とＴ_ro7とがオン状態となるとコンデンサＣ₅が入力信号で充電されると共にコンデンサＣ₇の充電電圧がオペアンプＯＰ₄へ出力され、続いて、トランジスタＴ_ri6とＴ_ro8とがオン状態となるとコンデンサＣ₆が入力信号で充電されると共にコンデンサＣ₈の充電電圧がオペアンプＯＰ₄へ出力され・・・とコンデンサＣ₅〜Ｃ₈の充電と放電が順に繰り返される。

遅延回路６０のオペアンプＯＰ₂及び遅延回路６２のオペアンプＯＰ₄の出力は合成されて出力信号として信号処理回路２０へ出力される。

図５を参照して、本実施の形態におけるビデオ信号処理回路の動作原理を説明する。Ｔ₁，Ｔ₂，Ｔ₃・・・と所定の周期的に立ち上がるパルスがクロック信号として入力され、クロック信号の周期にシフトレジスタ６４のフリップ・フロップ回路の数を掛けた周期Ａで立ち上がるパルスがポインタ信号として入力される。

これらのクロック信号及びポインタ信号の入力によって、シフトレジスタ６４に含まれるフリップ・フロップ回路ＦＦ₁〜ＦＦ₄の出力Ｑに順にパルスが出力され、トランジスタＴ_ri1〜Ｔ_ri8，Ｔ_ro1〜Ｔ_ro8のゲートに伝達され、コンデンサＣ₁〜Ｃ₈の充放電が行われる。図５に示すように、時刻Ｔ₁において、フリップ・フロップ回路ＦＦ₁の出力Ｑが立ち上がる。これによって、コンデンサＣ₁に入力信号の電圧に応じた充電が行われ、コンデンサＣ₂の充電電圧がオペアンプＯＰ₂へ放電される。同時に、コンデンサＣ₅に入力信号の電圧に応じた充電が行われ、コンデンサＣ₇の充電電圧がオペアンプＯＰ₄へ放電される。時刻Ｔ₂では、フリップ・フロップ回路ＦＦ₂の出力Ｑが立ち上がる。これによって、先ほど放電されたコンデンサＣ₂に入力信号の電圧に応じた充電が行われ、コンデンサＣ₃の充電電圧がオペアンプＯＰ₂へ放電される。同時に、コンデンサＣ₆に入力信号の電圧に応じた充電が行われ、コンデンサＣ₈の充電電圧がオペアンプＯＰ₄へ放電される。時刻Ｔ₃では、フリップ・フロップ回路ＦＦ₃の出力Ｑが立ち上がる。これによって、先ほど放電されたコンデンサＣ₃に入力信号の電圧に応じた充電が行われ、コンデンサＣ₄の充電電圧がオペアンプＯＰ₂へ放電される。同時に、コンデンサＣ₇に入力信号の電圧に応じた充電が行われ、コンデンサＣ₅の充電電圧がオペアンプＯＰ₄へ放電される。時刻Ｔ₄では、フリップ・フロップ回路ＦＦ₄の出力Ｑが立ち上がる。これによって、先ほど放電されたコンデンサＣ₃に入力信号の電圧に応じた充電が行われ、コンデンサＣ₄の充電電圧がオペアンプＯＰ₂へ放電される。同時に、コンデンサＣ₇に入力信号の電圧に応じた充電が行われ、コンデンサＣ₅の充電電圧がオペアンプＯＰ₄へ放電される。

このように、同じタイミングにおいて異なるコンデンサに入力信号の電圧に応じた充電を行い、互いに異なる遅延時間後にそれらのコンデンサの充電電圧を出力する構成とすることによって、中心周波数近傍の周波数帯域の信号が互いに打ち消しあうコムフィルタを構成することができる。

すなわち、遅延回路６０からは４クロック前における入力信号の電圧値が出力され、遅延回路６２からは２クロック前における入力信号の電圧値が出力される。従って、クロック信号の２クロック分の時間と減衰させたい中心周波数の信号における半周期とが一致する場合、その中心周波数近傍の周波数帯域の信号を減衰させることができる。なお、中心周波数は、クロック信号の周期又はフリップ・フロップ回路の段数差を設定することによって変更することができる。

また、遅延回路６０，６２に共通する全体としての遅延時間は２クロック分の時間となる。この全体としての遅延時間は遅延回路６０，６２に含まれる回路の段数をそれぞれ同じ数だけ増加させることによって変更することができる。従って、後段におけるクロマ信号処理回路３６での色差信号（Ｃ）への処理時間と輝度信号処理回路３４での輝度信号（Ｙ）への処理時間との遅延時間差を相殺するように輝度信号（Ｙ）に対するトラップ・フィルタにおける段数を調整することによって、全体としての遅延時間とクロマ信号処理回路３６での色差信号（Ｃ）への処理時間と輝度信号処理回路３４での輝度信号（Ｙ）への処理時間との遅延時間差とを一致させることができる。これにより、トラップ・フィルタとは別にＣＲフィルタからなるオールパス・フィルタを設けることなく、マトリックス回路３８へ入力される輝度信号（Ｙ）と色差信号（Ｃ）との時間差をなくし、画質の劣化を低減することができる。

なお、本実施の形態では、それぞれ４段のコンデンサＣ₁〜Ｃ₄又はコンデンサＣ₅〜Ｃ₈を用いた遅延回路６０，６２としたが、シフトレジスタ及びコンデンサの段数又はクロックのパルス周期を変更することによって、タップフィルタ全体としての遅延時間及び遅延回路６０と遅延回路６２との遅延差を変更することもできる。

本発明の実施の形態におけるビデオ信号処理装置の構成を示す図である。コムフィルタの構成を示す図である。コムフィルタの作用を説明する図である。本発明の実施の形態におけるＹ／Ｃ分離回路に含まれるタップフィルタの構成を示す図である。本発明の実施の形態におけるＹ／Ｃ分離回路に含まれるタップフィルタの作用を示すタイミングチャートである。従来のビデオ信号処理装置の構成を示す図である。従来のＹ／Ｃ分離回路以降の回路構成を示す図である。オールパス・フィルタを含むＹ／Ｃ分離回路以降の回路構成を示す図である。

符号の説明

１０アンテナ、１２チューナ、１４ＳＡＷフィルタ、１６中間周波数変換回路、１８Ｙ／Ｃ分離回路、２０信号処理回路、２２ブラウン管、３０トラップ・フィルタ、３２バンドパス・フィルタ、３４輝度信号処理回路、３６クロマ信号処理回路、３８マトリックス回路、４０後処理回路、４２オールパス・フィルタ、５０Ｙ／Ｃ分離回路、５２遅延回路、５４加算器、６０，６２遅延回路、６４シフトレジスタ。

Claims

少なくとも輝度信号と色差信号とが重畳されてなるビデオ信号を受けて、
前記色差信号の周波数帯域を減衰させて前記ビデオ信号から前記輝度信号を分離するトラップ・フィルタと、
前記輝度信号の周波数帯域を減衰させて前記ビデオ信号から前記色差信号を分離するバンドパス・フィルタと、
前記トラップ・フィルタから出力された輝度信号に対して所定の処理を施す輝度信号処理回路と、前記バンドパス・フィルタから出力された色差信号に対して所定の処理を施す色差信号処理回路と、
を備えるビデオ信号処理装置であって、
前記トラップ・フィルタは、スイッチト・キャパシタ・フィルタで構成され、前記輝度信号処理回路における処理による遅延時間と前記色差信号処理回路における処理による遅延時間との時間差に相当する時間だけ前記輝度信号を遅延させて出力することを特徴とするビデオ信号処理装置。
請求項１に記載のビデオ信号処理装置において、
前記トラップ・フィルタは、
ポインタ信号により前記ビデオ信号の入力端子との接続を制御して前記輝度信号の電圧に対応する充電電圧に充電させるスイッチ素子と、ポインタ信号により出力端子との接続を制御して前記充電電圧に応じた出力電圧を出力させるスイッチ素子と、を備えるコンデンサをそれぞれ複数含む第１及び第２の遅延回路と、
前記第１及び第２の遅延回路に含まれるスイッチ素子にポインタ信号を順次出力することによって、前記コンデンサの充放電を制御するシフトレジスタと、
を備えるスイッチト・キャパシタ・フィルタであることを特徴とするビデオ信号処理装置。
請求項１又は２に記載のビデオ信号処理装置において、
前記第１の遅延回路に含まれる各コンデンサの充電と放電との時間差と、前記第２の遅延回路に含まれる各コンデンサの充電と放電との時間差と、を異ならせることを特徴するビデオ信号処理装置。