DE102020119950A1 - Resistive speicherzelle mit einer schaltschicht mit einem oder mehreren dotanden - Google Patents

Resistive speicherzelle mit einer schaltschicht mit einem oder mehreren dotanden Download PDF

Info

Publication number
DE102020119950A1
DE102020119950A1 DE102020119950.3A DE102020119950A DE102020119950A1 DE 102020119950 A1 DE102020119950 A1 DE 102020119950A1 DE 102020119950 A DE102020119950 A DE 102020119950A DE 102020119950 A1 DE102020119950 A1 DE 102020119950A1
Authority
DE
Germany
Prior art keywords
switching layer
dopant
layer
lower switching
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020119950.3A
Other languages
English (en)
Inventor
Fa-Shen JIANG
Cheng-Yuan Tsai
Hai-Dang Trinh
Hsing-Lien Lin
Hsun-Chung KUANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020119950A1 publication Critical patent/DE102020119950A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verschiedene Ausführungsformen der vorliegenden Erfindung sind auf eine Speicherzelle gerichtet, die eine Datenspeicherstruktur aufweist, die zwischen einer oberen Elektrode und einer unteren Elektrode angeordnet ist. Die Datenspeicherstruktur weist über der unteren Elektrode eine untere Schaltschicht und über der unteren Schaltschicht eine obere Schaltschicht auf. Die untere Schaltschicht weist ein dielektrisches Material auf, das mit einem ersten Dotanden dotiert ist.

Description

  • Verweis auf verwandte Anmeldung
  • Die vorliegende Anmeldung beansprucht die Priorität der am 24. April 2020 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 63/014.864 , die durch Bezugnahme aufgenommen ist.
  • Hintergrund
  • Zahlreiche moderne elektronische Geräte enthalten einen elektronischen Speicher, der zum Speichern von Daten konfiguriert ist. Ein elektronischer Speicher kann ein flüchtiger oder ein nichtflüchtiger Speicher sein. Ein flüchtiger Speicher speichert Daten, wenn er eingeschaltet ist, während ein nichtflüchtiger Speicher Daten auch dann speichern kann, wenn der Strom abgeschaltet wird. Ein resistiver Direktzugriffsspeicher (RRAM) ist auf Grund seiner einfachen Struktur und seiner Kompatibilität mit CMOS-Logikprozessen (CMOS: komplementärer Metalloxidhalbleiter) ein aussichtsreicher Kandidat für eine nichtflüchtige Speichertechnologie der nächsten Generation. Eine RRAM-Zelle hat eine dielektrische Datenspeicherstruktur mit einem variablen Widerstand, die zwischen zwei Elektroden platziert ist, die in Verbindungsmetallisierungsschichten angeordnet sind.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • 1 zeigt eine schematische Darstellung einiger Ausführungsformen einer Speichervorrichtung mit einer Speicherzelle, die eine niedrige Formierungsspannung hat.
    • 2 zeigt eine Schnittansicht einiger Ausführungsformen einer Speichervorrichtung mit einer Speicherzelle, die eine dotierte untere Schaltschicht hat.
    • Die 3A und 3B zeigen Schnittansichten einiger Ausführungsformen einer Speichervorrichtung mit einer Speicherzelle, die eine dotierte untere Schaltschicht hat.
    • 3C zeigt eine grafische Darstellung, die einigen Ausführungsformen einer Konzentration von Dotanden in der dotierten unteren Schaltschicht der 1 bis 3B entspricht.
    • Die 4A bis 4C sowie 5A und 5B zeigen Schnittansichten einiger alternativer Ausführungsformen der Speichervorrichtung von 2.
    • 6 zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Chips mit Speicherzellen, die jeweils eine niedrige Formierungsspannung haben und in einer Verbindungsstruktur angeordnet sind, die sich über einem Substrat befindet.
    • Die 7 bis 14 zeigen Schnittansichten einiger Ausführungsformen eines ersten Verfahrens zum Herstellen einer Speicherzelle mit einer Datenspeicherstruktur, die eine untere Schaltschicht hat, die mit einem oder mehreren Dotanden dotiert ist.
    • Die 15 bis 24 zeigen Schnittansichten einiger Ausführungsformen eines zweiten Verfahrens zum Herstellen einer Speicherzelle mit einer Datenspeicherstruktur, die eine untere Schaltschicht hat, die mit einem oder mehreren Dotanden dotiert ist.
    • 25 zeigt ein Ablaufdiagramm gemäß einigen Ausführungsformen eines Verfahrens zum Herstellen einer Speicherzelle mit einer Datenspeicherstruktur, die eine untere Schaltschicht hat, die mit einem oder mehreren Dotanden dotiert ist.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Eine RRAM-Zelle (RRAM: resistiver Direktzugriffsspeicher) weist eine Datenspeicherstruktur (z. B. eine oder mehrere Oxidschichten) auf, die zwischen einer oberen Elektrode und einer unteren Elektrode angeordnet ist. Die RRAM-Zelle ist über einem Halbleitersubstrat angeordnet. Ein variabler Widerstand der Datenspeicherstruktur stellt eine Dateneinheit, wie etwa ein Datenbit, dar. In Abhängigkeit von einer Spannung, die zwischen der oberen und der unteren Elektrode angelegt wird, erfährt der variable Widerstand eine reversible Änderung zwischen einem hochohmigen Zustand und einem niederohmigen Zustand, die Datenzuständen der Dateneinheit entsprechen. Der hochohmige Zustand ist insofern hoch, als der variable Widerstand einen Schwellenwert überschreitet, und der niederohmige Zustand ist insofern niedrig, als der variable Widerstand unter dem Schwellenwert liegt.
  • Bevor eine RRAM-Zelle zum Speichern von Daten verwendet werden kann, wird normalerweise ein erster leitender Pfad (d. h., ein leitfähiges Filament) quer über die Datenspeicherstruktur erzeugt. Durch Erzeugen des ersten leitenden Pfads lassen sich spätere Schreiboperationen (die den leitenden Pfad erzeugen) leichter ausführen. Zum Erzeugen des ersten leitenden Pfads wird am Ende des RRAM-Herstellungsprozesses eine Formierungsspannung quer über die obere und die untere Elektrode angelegt. Bei einigen Arten von RRAM-Zellen kann der leitende Pfad Leerstellen (z. B. Sauerstoff-Leerstellen) haben. Bei diesen Vorrichtungen kann die Formierungsspannung Bindungen zwischen Sauerstoffatomen und Metallatomen in der Datenspeicherstruktur lösen, wodurch Sauerstoffatome aus einem Gitter der Datenspeicherstruktur herausgeschlagen werden und lokal begrenzte Sauerstoff-Leerstellen entstehen. Diese lokal begrenzten Sauerstoff-Leerstellen haben die Tendenz, sich so auszurichten, dass ein leitender Pfad entsteht, der sich durch die Datenspeicherstruktur erstreckt. Anschließend können Einstell- oder Rücksetzspannungen quer über die obere und die untere Elektrode angelegt werden, um den spezifischen Widerstand der Datenspeicherstruktur zwischen dem hochohmigen und dem niederohmigen Zustand zu ändern. Im Allgemeinen ist die Formierungsspannung höher als die Einstellspannung. Normalerweise stellen ein oder mehrere Transistoren, z. B. ein Metalloxidhalbleiter-Feldeffekttransistor (MOSFET), die auf/über dem Halbleitersubstrat angeordnet sind, Spannungen für die RRAM-Zelle bereit, sodass die Formierungsspannung, die Einstellspannung und die Rücksetzspannung quer über die obere und die untere Elektrode angelegt werden können.
  • Bei einigen Ausführungsformen, bei denen der leitende Pfad erzeugt wird, bevor die RRAM-Zelle zum Speichern von Daten verwendet wird, kann die Datenspeicherstruktur eine undotierte Metalloxidstruktur, z. B. undotiertes Hafniumoxid (HFOx), sein oder aufweisen. Bei diesen Ausführungsformen kann der leitende Pfad nicht auf einen speziellen Bereich der Datenspeicherstruktur begrenzt sein, sodass der leitende Pfad zufällig in der Datenspeicherstruktur entsteht. Und um eine ausreichende Anzahl von Bindungen zwischen den Sauerstoff- und den Metallatomen zu lösen, kann die Formierungsspannung relativ hoch sein. Wenn jedoch die Strukturgrößen des einen oder der mehreren Transistoren verkleinert werden, wird die relativ hohe Formierungsspannung problematisch (z. B. da die reduzierten Strukturgrößen des einen oder der mehreren Transistoren Durchbruchspannungen senken). Die relativ hohe Formierungsspannung kann höher als eine zulässige Ausgangsspannung des einen oder der mehreren Transistoren sein. Dementsprechend können der eine oder die mehreren Transistoren beschädigt und/oder zerstört werden, wenn sie so betrieben werden, dass sie die relativ hohe Formierungsspannung ausgeben.
  • Die vorliegende Anmeldung ist bei einigen Ausführungsformen auf eine Speicherzelle gerichtet, die eine Datenspeicherstruktur mit einer unteren Schaltschicht aufweist, die mit einem ersten Dotanden dotiert ist und eine niedrige Formierungsspannung hat. Die Speicherzelle weist weiterhin eine obere Elektrode und eine untere Elektrode auf, wobei die Datenspeicherstruktur zwischen der oberen und der unteren Elektrode angeordnet ist. Die Datenspeicherstruktur weist über der unteren Schaltschicht eine obere Schaltschicht auf. Die obere und die untere Schaltschicht weisen jeweils ein dielektrisches Material, z. B. Hafniumoxid (HfO2), Aluminiumoxid (Al2O3) usw., auf, und die untere Schaltschicht ist mit dem ersten Dotanden (z. B. Wasserstoff) dotiert. Der erste Dotand reagiert stark mit Sauerstoff, sodass während der Herstellung der unteren Schaltschicht der erste Dotand Bindungen zwischen den Metall- und Sauerstoffatomen in der unteren Schaltschicht lösen kann. Dadurch entstehen eigenleitende Sauerstoff-Leerstellen, die sich zueinander ausrichten können, um einen oder mehrere eigenleitende Pfade in der unteren Schaltschicht zu bilden. Somit weist die untere Schaltschicht einen oder mehrere eigenleitende Pfade auf, die entstehen, ohne dass die Formierungsspannung quer über die Speicherzelle angelegt wird. Außerdem können die eigenleitenden Pfade als ein Leitender-Pfad-Keim zum Erzeugen von oberen leitenden Pfaden in der oberen Schaltschicht während eines späteren Formierungsschritts dienen. Da die eigenleitenden Sauerstoff-Leerstellen entstehen, bevor der Formierungsschritt an der Speicherzelle durchgeführt wird, wird eine Anzahl von lokal begrenzten Sauerstoff-Leerstellen begrenzt, die durch den Formierungsschritt entstehen. Dadurch werden eine Größe der Formierungsspannung und/oder eine Dauer des Formierungsschritts teilweise reduziert, wodurch ein Energieverbrauch der Speicherzelle gesenkt wird und eine Anzahl von Einstell- und Rücksetzschritten steigt, die an der Speicherzelle durchgeführt werden können.
  • Außerdem kann die untere Schaltschicht mit dem ersten Dotanden und einem zweiten Dotanden (z. B. Stickstoff) codotiert werden, wobei der zweite Dotand einen Platz benachbart zu den eigenleitenden Sauerstoff-Leerstellen einnehmen kann, wodurch die eigenleitenden Pfade auf einen oder mehrere Bereiche der unteren Schaltschicht (z. B. einen mittleren Bereich der unteren Schaltschicht) begrenzt werden können. Dadurch kann eine Qualitätsminderung der eigenleitenden Pfade während des Betriebs der Speicherzelle vermieden werden, wodurch eine Lebensdauer und eine Stabilität der Speicherzelle erhöht werden können. Dementsprechend kann ein integrierter Chip mit der Speicherzelle einen oder mehrere Transistoren mit verringerten Strukturgrößen haben, die die reduzierte Formierungsspannung sicher für die Speicherzelle bereitstellen können. Dadurch wird eine Verringerung der Strukturgrößen der Speicherzelle und des einen oder der mehreren Transistoren ermöglicht, und dabei wird eine Beschädigung der Speicherzelle und/oder des einen oder der mehreren Transistoren gemindert und/oder vermieden.
  • 1 zeigt eine schematische Darstellung einiger Ausführungsformen einer Speichervorrichtung 100 mit einer Speicherzelle 104, die eine niedrige Formierungsspannung hat.
  • Die Speichervorrichtung 100 weist die Speicherzelle 104 auf, die mit einem Transistor 102 elektrisch verbunden ist, sodass die Speichervorrichtung 100 eine Ein-Transistor-eine-resistive-Speicherzelle(iTiR)-Konfiguration hat. Bei einigen Ausführungsformen kann der Transistor 102 zum Beispiel ein Metalloxidhalbleiter-Feldeffekttransistor (MOSFET) sein. Die Speicherzelle 104 weist eine untere Elektrode 106, eine obere Elektrode 116, eine Verkappungsschicht 114 und eine Datenspeicherstruktur 108 auf, die zwischen der unteren Elektrode 106 und der Verkappungsschicht 114 angeordnet ist. Bei alternativen Ausführungsformen wird die Verkappungsschicht 114 weggelassen. Eine Bitleitung BL ist über die untere Elektrode 116 mit einem Ende der Datenspeicherstruktur 108 elektrisch verbunden, und eine Sourceleitung SL ist mittels des Transistors 102 mit einem entgegengesetzten Ende der Datenspeicherstruktur 108 elektrisch verbunden. Eine Wortleitung (WL) ist mit einer Gateelektrode des Transistors 102 elektrisch verbunden. Somit wird durch Anlegen einer geeigneten WL-Spannung an die Gateelektrode des Transistors 102 die Speicherzelle 104 zwischen die Bitleitung BL und die Sourceleitung SL geschaltet. Folglich kann bei einigen Ausführungsformen durch Bereitstellen geeigneter Vorspannungsbedingungen die Speicherzelle 104 zwischen zwei elektrischen Widerstandszuständen, und zwar einem niederohmigen Zustand und einem hochohmigen Zustand, umgeschaltet werden, um Daten zu speichern.
  • Bei einigen Ausführungsformen umfasst die Datenspeicherstruktur 108 eine untere Schaltschicht 110 und eine obere Schaltschicht 112, die jeweils ein dielektrisches Material aufweisen. Das dielektrische Material kann zum Beispiel ein Metalloxid sein oder aufweisen, z. B. Hafniumoxid (HfO2), Tantaloxid (Ta2O5), Aluminiumoxid (Al2O3) usw. Außerdem wird die untere Schaltschicht 110 mit einem ersten Dotanden dotiert. Bei einigen Ausführungsformen kann der erste Dotand Wasserstoff sein oder aufweisen. Es dürfte wohlverstanden sein, dass ein erster Dotand, der ein anderes Element umfasst, ebenfalls innerhalb des Schutzumfangs der Erfindung liegt. Somit weist bei verschiedenen Ausführungsformen die untere Schaltschicht 110 das dielektrische Material (z. B. HfO2, Ta2O5, Al2O3 usw.) und Wasserstoff auf. Bei weiteren Ausführungsformen macht der erste Dotand (z. B. Wasserstoff) etwa 1,5 % bis 30 % der chemischen Zusammensetzung der unteren Schaltschicht 110 aus. Es dürfte wohlverstanden sein, dass eine untere Schaltschicht 110, die andere Anteile des ersten Dotanden an der chemischen Zusammensetzung aufweist, ebenfalls innerhalb des Schutzumfangs der Erfindung liegt. Bei verschiedenen Ausführungsformen besteht die untere Schaltschicht 110 vollständig oder im Wesentlichen aus dem dielektrischen Material (z. B. HfO2, Ta2O5, Al2O3 usw.) und dem ersten Dotanden, sodass die untere Schaltschicht 110 keinen anderen Dotanden aufweist.
  • Bei noch weiteren Ausführungsformen wird die untere Schaltschicht 110 mit dem ersten Dotanden und einem zweiten Dotanden codotiert. Bei einigen Ausführungsformen kann der zweite Dotand Stickstoff sein oder aufweisen, sodass der zweite Dotand von dem ersten Dotanden verschieden ist. Es dürfte wohlverstanden sein, dass ein zweiter Dotand, der ein anderes Element umfasst, ebenfalls innerhalb des Schutzumfangs der Erfindung liegt. Bei einigen Ausführungsformen besteht die untere Schaltschicht 110 vollständig oder im Wesentlichen aus dem dielektrischen Material (z. B. HfO2, Ta2O5, Al2O3 usw.), dem ersten Dotanden und dem zweiten Dotanden. Bei verschiedenen Ausführungsformen macht der zweite Dotand (z. B. Stickstoff) etwa 3 % bis 20 % der chemischen Zusammensetzung der unteren Schaltschicht 110 aus. Es dürfte wohlverstanden sein, dass eine untere Schaltschicht 110, die andere Anteile des zweiten Dotanden an der chemischen Zusammensetzung aufweist, ebenfalls innerhalb des Schutzumfangs der Erfindung liegt. Wenn die untere Schaltschicht 110 mit dem ersten und dem zweiten Dotanden codotiert wird, ist der Anteil des ersten Dotanden an der chemischen Zusammensetzung in der unteren Schaltschicht 110 zum Beispiel niedriger als der Anteil des zweiten Dotanden an der chemischen Zusammensetzung. Bei diesen Ausführungsformen macht der erste Dotand etwa 1,5 % bis 10 % an der chemischen Zusammensetzung der unteren Schaltschicht 110 aus. Die Speicherzelle 104 kann als eine RRAM-Zelle konfiguriert sein, sodass die Datenspeicherstruktur 108 ein oder mehrere Materialien mit einem variablen Widerstand aufweist, die so konfiguriert sind, dass sie eine reversible Phasenänderung zwischen einem hochohmigen Zustand und einem niederohmigen Zustand durchlaufen.
  • Bei einigen Ausführungsformen wird normalerweise ein erster leitender Pfad (d. h., ein erstes leitfähiges Filament) in einem Bereich 118 quer über die Datenspeicherstruktur 108 erzeugt, bevor die Speicherzelle 104 zum Speichern von Daten verwendet werden kann. Der Bereich 118 umfasst einen ersten Bereich 118a, der in der unteren Schaltschicht 110 angeordnet ist, und einen zweiten Bereich 118b, der in der oberen Schaltschicht 112 angeordnet ist. Durch das Erzeugen des ersten leitenden Pfads können spätere Schreiboperationen (mit denen der leitende Pfad erzeugt wird) leichter durchgeführt werden. Der erste leitende Pfad weist Sauerstoff-Leerstellen auf, die in dem Bereich 118 angeordnet sind und sich von einer Oberseite der unteren Elektrode 106 bis zu einer Unterseite der Verkappungsschicht 114 erstrecken.
  • Der erste Dotand (z. B. Wasserstoff) reagiert stark mit Sauerstoff, sodass während der Herstellung der unteren Schaltschicht 110 der erste Dotand Bindungen zwischen Metall- und Sauerstoffatomen in der unteren Schaltschicht 110 lösen kann. Dadurch entstehen eigenleitende Sauerstoff-Leerstellen, die sich zueinander ausrichten können, um einen eigenleitenden Pfad (d. h., ein eigenleitendes Filament) in dem ersten Bereich 118a der unteren Schaltschicht 110 zu bilden. Außerdem wird nach der Herstellung der Speicherzelle 104 ein Formierungsschritt an der Speicherzelle 104 ausgeführt. Der Formierungsschritt umfasst ein Anlegen einer Formierungsspannung quer über die obere Elektrode 116 und die untere Elektrode 106 durch den Transistor 102 und die Bitleitung BL. Dadurch entstehen Sauerstoff-Leerstellen in der oberen Schaltschicht 112, die die Tendenz haben, sich so zueinander auszurichten, dass ein oberer erster leitender Pfad (d. h., ein oberes erstes leitfähiges Filament) in dem zweiten Bereich 118b der oberen Schaltschicht 112 entsteht. Somit umfasst der erste leitende Pfad den eigenleitenden Pfad in dem ersten Bereich 118a und den oberen ersten leitenden Pfad in dem zweiten Bereich 118b. Anschließend können mittels des Transistors 102 und der Bitleitung BL Einstell- oder Rücksetzspannungen quer über die untere und die obere Elektrode 106 und 116 angelegt werden, um den spezifischen Widerstand der Datenspeicherstruktur 108 zwischen dem hochohmigen Zustand und dem niederohmigen Zustand zu ändern.
  • Bei verschiedenen Ausführungsformen kann der eigenleitende Pfad in der unteren Schaltschicht 110 als ein Leitender-Pfad-Keim zum Erzeugen des oberen ersten leitenden Pfads in der oberen Schaltschicht 112 dienen. Dadurch wird der obere erste leitende Pfad zu dem eigenleitenden Pfad ausgerichtet. Und da der eigenleitende Pfad erzeugt wird, bevor der Formierungsschritt an der Speicherzelle 104 durchgeführt wird, wird eine Anzahl von Sauerstoff-Leerstellen reduziert, die durch den Formierungsschritt entstehen. Dadurch werden eine Größe der Formierungsspannung und/oder eine Dauer des Anlegens der Formierungsspannung quer über die Speicherzelle 104 teilweise reduziert, wodurch ein Energieverbrauch der Speicherzelle 104 gesenkt wird. Außerdem kann der zweite Dotand (z. B. Stickstoff) einen Platz benachbart zu den eigenleitenden Sauerstoff-Leerstellen der oberen Schaltschicht 112 einnehmen, wodurch der eigenleitende Pfad auf den ersten Bereich 118a begrenzt wird. Dadurch werden während der Durchführung des Formierungsschritts, eines Einstellschritts und/oder eines Rücksetzschritts eine Lebensdauer und/oder eine Stabilität der Speicherzelle 104 teilweise erhöht. Dadurch, dass die untere Schaltschicht 110 den ersten Dotanden und den zweiten Dotanden aufweist, kann die Formierungsspannung reduziert werden, wodurch eine Verringerung der Strukturgrößen des Transistors 102 und/oder der Speicherzelle 104 ermöglicht wird.
  • 2 zeigt eine Schnittansicht einiger Ausführungsformen einer Speichervorrichtung 200, die die Speicherzelle 104 aufweist, die über einem Substrat 202 angeordnet ist.
  • Die Speichervorrichtung 200 weist eine dielektrische Verbindungsstruktur 214 über dem Substrat 202 auf. Bei einigen Ausführungsformen kann das Substrat 202 zum Beispiel einen Halbleiterkörper, wie etwa ein Monokristallines-Silizium/CMOS-Grundmaterial, Siliziumgermanium (SiGe), ein Silizium-auf-Isolator(SOI)-Material oder ein anderes geeignetes Halbleitersubstratmaterial, sein oder aufweisen. Außerdem kann das Substrat 202 bei einigen Ausführungsformen zum Beispiel eine erste Dotierungsart (z. B. p-leitend) haben. In/über dem Substrat 202 ist der Transistor 102 angeordnet. Bei einigen Ausführungsformen kann der Transistor 102 zum Beispiel ein MOSFET, ein Hochspannungstransistor, ein Bipolartransistor (BJT), ein n-Kanal-Metalloxidhalbleiter(nMOS)-Transistor, ein p-Kanal-Metalloxidhalbleiter(pMOS)-Transistor, ein Gate-all-around-FET (GAA-FET), ein Gate-Umschließungs-FET, ein Multi-Bridge-Channel-FET (MBCFET), ein Nanodraht-FET, ein Nanoring-FET, ein Nanosheet-FET (NSFET) oder dergleichen sein oder diesen aufweisen. Es dürfte wohlverstanden sein, dass ein Transistor 102, der als eine andere Halbleitervorrichtung konfiguriert ist, ebenfalls innerhalb des Schutzumfangs der Erfindung liegt. Bei weiteren Ausführungsformen kann der Transistor 102 Source-/Drain-Bereiche 204, eine dielektrische Gateschicht 206, eine Gateelektrode 208 und/oder eine Seitenwand-Abstandshalterstruktur 210 aufweisen. Die Source-/Drain-Bereiche 204 können in dem Substrat 202 angeordnet sein und/oder eine zweite Dotierungsart haben (z. B. n-leitend sein), die der ersten Dotierungsart entgegengesetzt ist.
  • In der dielektrischen Verbindungsstruktur 214 ist eine untere leitfähige Durchkontaktierung 212 über einem Source-/Drain-Bereich 204 des Transistors 102 angeordnet. Bei einigen Ausführungsformen kann die dielektrische Verbindungsstruktur 214 zum Beispiel eine oder mehrere Zwischenmetall-Dielektrikumschichten (IMD-Schichten) sein oder aufweisen. Die eine oder die mehreren IMD-Schichten können zum Beispiel jeweils Siliziumdioxid, ein dielektrisches Low-k-Material, ein dielektrisches Extrem-low-k-Material, ein anderes geeignetes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Ein dielektrisches Low-k-Material, das hier verwendet wird, kann zum Beispiel ein dielektrisches Material mit einer Dielektrizitätskonstante sein oder aufweisen, die kleiner als etwa 3, 9, 3, 2 oder 1 ist. In der dielektrischen Verbindungsstruktur 214 ist ein unterer leitfähiger Draht 216 über der unteren leitfähigen Durchkontaktierung 212 angeordnet. Über dem unteren leitfähigen Draht 216 ist ein oberer leitfähiger Draht 218 angeordnet. Bei einigen Ausführungsformen ist der untere leitfähige Draht 216 als eine Untere-Elektrode-Durchkontaktierung konfiguriert, und der obere leitfähige Draht 218 ist als eine Obere-Elektrode-Durchkontaktierung konfiguriert. Die Speicherzelle 104 ist in der dielektrischen Verbindungsstruktur 214 vertikal zwischen dem unteren leitfähigen Draht 216 und dem oberen leitfähigen Draht 218 angeordnet. Über dem oberen leitfähigen Draht 218 ist eine obere leitfähige Durchkontaktierung 220 angeordnet, und über der oberen leitfähigen Durchkontaktierung 220 ist ein zweiter oberer leitfähiger Draht 222 angeordnet. Bei einigen Ausführungsformen können die untere leitfähige Durchkontaktierung 212, die obere leitfähige Durchkontaktierung 220 und der zweite obere leitfähige Draht 222 jeweils zum Beispiel Ruthenium, Kupfer, Aluminium, Wolfram und/oder ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen.
  • Die Speicherzelle 104 weist die untere Elektrode 106, die obere Elektrode 116, die Verkappungsschicht 114 und die Datenspeicherstruktur 108 auf, die zwischen der unteren Elektrode 106 und der Verkappungsschicht 114 angeordnet ist. Die Datenspeicherstruktur 108 weist eine untere Schaltschicht 110 und eine obere Schaltschicht 112 über der unteren Schaltschicht 110 auf. Während des Betriebs stützt sich die Speicherzelle 104 auf Redoxreaktionen zum Erzeugen und Auflösen zumindest eines Teils des leitenden Pfads in dem Bereich 118 der Datenspeicherstruktur 108 zwischen der unteren Elektrode 106 und der Verkappungsschicht 114. Der Bereich 118 umfasst zum Beispiel einen ersten Bereich 118a, der in der unteren Schaltschicht 110 angeordnet ist, und einen zweiten Bereich 118b, der in der oberen Schaltschicht 112 angeordnet ist. Durch das Vorhandensein eines leitenden Pfads quer über die Datenspeicherstruktur 108 in dem Bereich 118 entsteht ein niederohmiger Zustand, während ein hochohmiger Zustand entsteht, wenn mindestens ein Teil des leitenden Pfads in dem Bereich 118 fehlt. Bei einigen Ausführungsformen umfasst der erste Bereich 118a den eigenleitenden Pfad, und der zweite Bereich 118b umfasst einen oberen leitenden Pfad (der z. B. unter Bezugnahme auf 1 beschrieben worden ist), sodass der leitende Pfad den eigenleitenden Pfad und den oberen leitenden Pfad umfasst, die sich quer über den Bereich 118 der Datenspeicherstruktur 108 erstrecken. Bei diesen Ausführungsformen kann die Speicherzelle 104 so konfiguriert sein, dass sie den oberen leitenden Pfad in dem zweiten Bereich 118b der oberen Schaltschicht 112 (siehe 3B) auflöst. Somit kann die Speicherzelle 104 durch Anlegen entsprechender Vorspannungen an die Speicherzelle 104 zwischen dem hochohmigen Zustand und dem niederohmigen Zustand umgeschaltet werden, um zumindest einen Teil des leitenden Pfads in dem Bereich 118 zu erzeugen oder aufzulösen.
  • Die untere Schaltschicht 110 und die obere Schaltschicht 112 weisen jeweils ein dielektrisches Material auf. Das dielektrische Material kann zum Beispiel ein dielektrisches High-k-Material, Hafniumoxid (HfO2), Zirconiumoxid (ZrO2), Aluminiumoxid (Al2O3), Tantaloxid (Ta2O5), Hafnium-Aluminiumoxid (HfAlO), Hafnium-Zirconiumoxid (HfZrO), Siliziumdioxid (SiO2), ein anderes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Ein dielektrisches High-k-Material, das hier verwendet wird, kann zum Beispiel ein dielektrisches Material mit einer Dielektrizitätskonstante sein oder aufweisen, die höher als etwa 3,9, 9,34, 9,9 oder 11,54 ist. Außerdem wird die untere Schaltschicht 110 mit einem ersten Dotanden dotiert, oder sie wird mit dem ersten Dotanden und einem zweiten Dotanden codotiert, wobei der erste Dotand von dem zweiten Dotanden verschieden ist. Bei einigen Ausführungsformen kann der erste Dotand Wasserstoff oder ein anderes geeignetes Element sein oder aufweisen. Bei weiteren Ausführungsformen kann der zweite Dotand Stickstoff oder ein anderes geeignetes Element sein oder aufweisen. Bei noch weiteren Ausführungsformen ist der erste Dotand (z. B. Wasserstoff) so konfiguriert, dass er eine Formierungsspannung der Speicherzelle 104 reduziert, und der zweite Dotand (z. B. Stickstoff) ist so konfiguriert, dass er die Formierungsspannung weiter reduziert und/oder eine Lebensdauer der Speicherzelle 104 verlängert. Bei noch weiteren Ausführungsformen kann die obere Schaltschicht 112 ein dielektrisches Material sein oder aufweisen, das den ersten Dotanden und/oder den zweiten Dotanden nicht aufweist, sodass die obere Schaltschicht 112 ein undotiertes dielektrisches Material aufweist. Bei diesen Ausführungsformen kann das undotierte dielektrische Material ein undotiertes dielektrisches High-k-Material, undotiertes Hafniumoxid (HfO2), undotiertes Zirconiumoxid (ZrO2), undotiertes Aluminiumoxid (Al2O3), undotiertes Tantaloxid (Ta2O5), undotiertes Hafnium-Aluminiumoxid (HfAlO), undotiertes Hafnium-Zirconiumoxid (HfZrO), undotiertes Siliziumdioxid (SiO2), ein anderes dielektrisches Material oder eine Kombination davon sein oder aufweisen.
  • Bei verschiedenen Ausführungsformen macht der erste Dotand (z. B. Wasserstoff) etwa 1,5 % bis 30 % der chemischen Zusammensetzung der unteren Schaltschicht 110 aus. Es dürfte wohlverstanden sein, dass eine untere Schaltschicht 110, die andere Anteile des ersten Dotanden an der chemischen Zusammensetzung aufweist, ebenfalls innerhalb des Schutzumfangs der Erfindung liegt. Bei einigen Ausführungsformen kann, wenn der erste Dotand einen relativ niedrigen Anteil (z. B. weniger als etwa 1,5 %) an der chemischen Zusammensetzung der unteren Schaltschicht 110 ausmacht, die Formierungsspannung der Speicherzelle 104 nicht reduziert werden. Bei einigen Ausführungsformen kann, wenn der erste Dotand einen relativ hohen Anteil (z. B. mehr als etwa 30 %) an der chemischen Zusammensetzung der unteren Schaltschicht 110 ausmacht, die untere Schaltschicht 110 eine relativ hohe Anzahl von eigenleitenden Sauerstoff-Leerstellen aufweisen, wodurch eine Größe der Rücksetzspannung steigt, die zum Umschalten der Speicherzelle 104 von dem niederohmigen Zustand in den hochohmigen Zustand verwendet wird. Dadurch können diskrete Datenzustände der Speicherzelle 104 reduziert werden.
  • Außerdem kann bei einigen Ausführungsformen die untere Schaltschicht 110 mit dem ersten und dem zweiten Dotanden codotiert werden, sodass der zweite Dotand (z. B. Stickstoff) etwa 3 % bis 20 % der chemischen Zusammensetzung der unteren Schaltschicht 110 ausmacht. Es dürfte wohlverstanden sein, dass eine untere Schaltschicht 110, die andere Anteile des zweiten Dotanden an der chemischen Zusammensetzung aufweist, ebenfalls innerhalb des Schutzumfangs der Erfindung liegt. Bei verschiedenen Ausführungsformen kann, wenn der zweite Dotand einen relativ niedrigen Anteil (z. B. weniger als etwa 3 %) an der chemischen Zusammensetzung der unteren Schaltschicht 110 ausmacht, eine Lebensdauer der Speicherzelle 104 nicht ausreichend verlängert werden, und/oder die Formierungsspannung der Speicherzelle 104 kann nicht ausreichend reduziert werden. Bei noch weiteren Ausführungsformen kann, wenn der zweite Dotand einen relativ hohen Anteil (z. B. mehr als etwa 20 %) an der chemischen Zusammensetzung der unteren Schaltschicht 110 ausmacht, die Lebensdauer der Speicherzelle 104 reduziert werden, wodurch eine Anzahl von Einstell- oder Rücksetzschritten sinkt, die an der Speicherzelle 104 durchgeführt werden können.
  • Die untere Schaltschicht 110 kann zum Beispiel einen ersten Atomanteil des ersten Dotanden (z. B. Wasserstoff) und einen zweiten Atomanteil des zweiten Dotanden (z. B. Stickstoff) aufweisen. Bei einigen Ausführungsformen beträgt der erste Atomanteil etwa 1,5 %, 5 %, 10 %, 15 %, 20 %, 25 % oder 30 %, oder er beträgt etwa 3 % bis 10 %, etwa 1,5 % bis 30 %, oder er hat einen anderen geeigneten Wert. Bei weiteren Ausführungsformen beträgt der zweite Atomanteil etwa 3 %, 5 %, 10 %, 15 %, 20 %, 25 % oder 30 %, oder er beträgt etwa 3 % bis 20 %, oder er hat einen anderen geeigneten Wert. Wenn bei noch weiteren Ausführungsformen die untere Schaltschicht 110 mit dem ersten und dem zweiten Dotanden codotiert wird, ist der erste Atomanteil kleiner als der zweite Atomanteil, zum Beispiel kann der erste Atomanteil etwa 10 % betragen und der zweite Atomanteil kann etwa 20 % betragen. Bei diesen Ausführungsformen kann ein Verhältnis des zweiten Atomanteils zu dem ersten Atomanteil etwa 2 : 1, 3 : 1, 4 : 1 oder 5 : 1 betragen oder kann einen anderen geeigneten Wert haben. Bei verschiedenen Ausführungsformen kann eine Summe des ersten Atomanteils und des zweiten Atomanteils etwa 1,5 % bis 30 % betragen.
  • Die untere Schaltschicht 110 hat eine Dicke 11, und die obere Schaltschicht 112 hat eine Dicke t2. Bei einigen Ausführungsformen beträgt die Dicke t1 etwa 1,5 nm, 1,75 nm oder 2 nm oder etwa 1,5 nm bis 2 nm, oder sie hat einen anderen geeigneten Wert. Bei weiteren Ausführungsformen kann, wenn die Dicke t1 relativ klein ist (z. B. kleiner als etwa 1,5 nm), eine Formierungsspannung der Speicherzelle 104 nicht ausreichend reduziert werden. Dies liegt zum Teil daran, dass der eine oder die mehreren eigenleitenden Pfade in der unteren Schaltschicht 110 relativ klein sein können und nicht als Leitender-Pfad-Keim(e) für die oberen leitenden Pfad(e) in der oberen Schaltschicht 112 dienen können. Bei noch weiteren Ausführungsformen können, wenn die Dicke t1 relativ groß ist (z. B. größer als etwa 2 nm), sich die eigenleitenden Pfade nicht zusammenhängend von einer Unterseite bis zu einer Oberseite der unteren Schaltschicht 110 erstrecken. Bei verschiedenen Ausführungsformen beträgt die Dicke t2 etwa 2 nm, 2,25 nm, 2,5 nm, 2,75 nm oder 3nm oder etwa 2 nm bis 3 nm, oder sie hat einen anderen geeigneten Wert. Bei einigen Ausführungsformen kann, wenn die Dicke t2 relativ klein ist (z. B. kleiner als etwa 2 nm), ein hoher Leckstrom zwischen der unteren Elektrode 106 und der Verkappungsschicht 114 auftreten. Bei noch weiteren Ausführungsformen kann, wenn die Dicke t2 relativ groß ist (z. B. größer als etwa 3 nm), die Formierungsspannung der Speicherzelle 104 steigen. Bei einigen Ausführungsformen ist die Dicke t1 der unteren Schaltschicht 110 kleiner als die Dicke t2 der oberen Schaltschicht 112.
  • Bei einigen Ausführungsformen kann die Speicherzelle 104 als eine RRAM-Zelle, eine programmierbare Metallisierungszelle (PMC), eine Metall-Kationen-RRAM-Zelle oder dergleichen konfiguriert sein. Bei einigen Ausführungsformen können der untere leitfähige Draht 216 und/oder der obere leitfähige Draht 218 jeweils zum Beispiel Kupfer, Aluminium, Wolfram, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen. Bei einer Ausführungsform, bei der die Speicherzelle 104 als eine RRAM-Zelle konfiguriert ist, kann die Verkappungsschicht 114 Tantal, Tantalnitrid, Titan, Titannidrid, Hafnium, Zirconium, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen. Bei weiteren Ausführungsformen, bei denen die Speicherzelle 104 als eine programmierbare Metallisierungszelle, wie etwa ein leitfähiger Überbrückungs-RAM (CBRAM), konfiguriert ist, kann die Verkappungsschicht 114 Kupfer, Gold, Silber, Tellur, Kupfer-Tellur, Aluminium, Aluminiumnitrid, eine Legierung davon, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen. Bei noch weiteren Ausführungsformen können die untere und die obere Elektrode 106 und 116 jeweils zum Beispiel Titan, Tantal, Titannidrid, Tantalnitrid, Platin, Nickel, Hafnium, Zirconium, Ruthenium, Iridium, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen.
  • Bei noch weiteren Ausführungsformen kann die untere Schaltschicht 110 einen Stapel von Schaltschichten (nicht dargestellt) umfassen, die jeweils ein dielektrisches Material [z. B. ein dielektrisches High-k-Material, Hafniumoxid (HfO2), Zirconiumoxid (ZrO2), Aluminiumoxid (Al2O3), Tantaloxid (Ta2O5), Hafnium-Aluminiumoxid (HfAlO), Hafnium-Zirconiumoxid (HfZrO), Siliziumdioxid (SiO2) usw.] aufweisen, das mit dem ersten Dotanden dotiert ist oder mit dem ersten und dem zweiten Dotanden codotiert ist. Bei diesen Ausführungsformen weist jede Schaltschicht in dem Stapel von Schaltschichten den ersten Dotanden (z. B. Wasserstoff) und einen oder mehrere eigenleitende Pfade auf.
  • Die 3A und 3B zeigen Schnittansichten einiger Ausführungsformen mit anderen Zuständen der Speicherzelle 104 der 1 und/oder 2 der Speicherzelle 104. Bei einigen Ausführungsformen zeigt 3A einen ersten Zustand 300a, bei dem die Speicherzelle 104 in einem hochohmigen Zustand ist (z. B. eine logische 0 speichert). Bei weiteren Ausführungsformen zeigt 3B einen zweiten Zustand 300b, bei dem die Speicherzelle 104 in einem niederohmigen Zustand ist (z. B. eine logische 1 speichert). Die 3A und 3B zeigen zwar eine Speicherzelle mit einem leitenden Pfad, der von Sauerstoff-Leerstellen gebildet wird, aber es dürfte wohlverstanden sein, dass die offenbarte Datenspeicherstruktur 108 nicht auf eine Speicherzelle mit solchen Pfaden beschränkt ist. Bei einigen Ausführungsformen kann die Datenspeicherstruktur 108 zum Beispiel in Speichervorrichtungen verwendet werden, die einen leitenden Pfad haben, der von leitfähigen Ionen und Sauerstoff-Leerstellen oder von leitfähigen Ionen, aber nicht von Sauerstoff-Leerstellen gebildet wird.
  • 3A zeigt eine Ausführungsform des ersten Zustands 300a der Speicherzelle 104, in dem kein Formierungsschritt und/oder kein Einstellschritt an der Speicherzelle 104 durchgeführt worden sind. Die Speicherzelle 104 weist die untere Elektrode 106, die untere Schaltschicht 110, die obere Schaltschicht 112, die Verkappungsschicht 114 und die obere Elektrode 116 auf (die z. B. in den 1 und/oder 2 gezeigt sind und/oder unter Bezugnahme auf diese beschrieben worden sind). Bei einigen Ausführungsformen umfasst die Verkappungsschicht 114 eine Metallschicht 114a, die ein metallisches Material (z. B. Tantal, Tantalnitrid, Titan, Titannidrid, Hafnium, Zirconium oder dergleichen) aufweist, über einer Metalloxidschicht 114b, die ein Metalloxid (z. B. ein Oxid des metallischen Materials) aufweist.
  • Bei einigen Ausführungsformen weist nach dem Herstellen der Speicherzelle 104 und vor dem Durchführen eines Formierungs- und/oder Einstellschritts an der Speicherzelle 104 die untere Schaltschicht 110 eine Mehrzahl von eigenleitenden Sauerstoff-Leerstellen 302 auf, die in einem ersten Bereich 118a der unteren Schaltschicht 110 angeordnet sind. Bei diesen Ausführungsformen wird während der Herstellung der Speicherzelle 104 die untere Schaltschicht 110 mit einem ersten Dotanden, z. B. Wasserstoff (H+), dotiert, der relativ stark mit Sauerstoff reagiert. Bei diesen Ausführungsformen ist der erste Dotand so konfiguriert, dass er Bindungen zwischen den Metallatomen und den Sauerstoffatomen in der unteren Schaltschicht 110 löst, sodass eine Verbindung aus Sauerstoff und dem ersten Dotanden, z. B. einem Hydroxid (OH-), und den eigenleitenden Sauerstoff-Leerstellen 302 in der unteren Schaltschicht 110 entsteht. Die eigenleitenden Sauerstoff-Leerstellen 302 haben die Tendenz, sich so zueinander auszurichten, dass ein oder mehrere eigenleitende Pfade (d. h., eigenleitende Filamente) in einem oder mehreren Bereichen der unteren Schaltschicht 110 (z. B. in dem ersten Bereich 118a) entstehen. Der eine oder die mehreren eigenleitenden Pfade erstrecken sich zusammenhängend von einer Unterseite 110b der unteren Schaltschicht 110 bis zu einer Oberseite 110t der unteren Schaltschicht 110. Bei verschiedenen Ausführungsformen können der eine oder die mehreren eigenleitenden Pfade als Leitender-Pfad-Keim(e) für einen oder mehrere obere leitende Pfade dienen, die in der oberen Schaltschicht 112 während eines späteren Formierungs- und/oder Einstellschritts (siehe z. B. 3B) erzeugt werden. Dadurch wird teilweise die Formierungsspannung gesenkt und/oder die Anzahl von Einstell-/Rücksetzschritten wird erhöht, die an der Speicherzelle 104 durchgeführt werden können.
  • Darüber hinaus hat die Datenspeicherstruktur 108 eine Dicke Td. Bei einigen Ausführungsformen beträgt die Dicke Td etwa 3,5 nm bis etwa 5 nm. Es dürfte wohlverstanden sein, dass eine Dicke Td mit anderen Werten ebenfalls innerhalb des Schutzumfangs der Erfindung liegt. Eine Position eines Spitzenwerts einer Konzentration des ersten Dotanden (z. B. Wasserstoff) und/oder des zweiten Dotanden (z. B. Stickstoff) in der unteren Schaltschicht 110 kann durch eine Waagerechte 304 dargestellt werden, wobei die Waagerechte 304 parallel zu der Unterseite 110b der unteren Schaltschicht 110 ist. Bei einigen Ausführungsformen beträgt ein erster Abstand d1 zwischen der Waagerechten 304 und der Unterseite 110b der unteren Schaltschicht 110 etwa 5 % bis 40 % der Dicke Td (z. B. 0,05Td bis 0,4Td). Es dürfte wohlverstanden sein, dass ein erster Abstand d1 mit einem anderen Wert ebenfalls innerhalb des Schutzumfangs der Erfindung liegt. Bei weiteren Ausführungsformen ist ein zweiter Abstand d2 zwischen der Waagerechten 304 und der Oberseite 110t der unteren Schaltschicht 110 kleiner als der erste Abstand d1. Bei noch weiteren Ausführungsformen kann die Konzentration des ersten Dotanden und/oder des zweiten Dotanden von der Oberseite 110t der unteren Schaltschicht 110 zu der Waagerechten 304 kontinuierlich steigen, und die Konzentration des ersten Dotanden und/oder des zweiten Dotanden kann von der Waagerechten 304 zu der Unterseite 110b der unteren Schaltschicht 110 kontinuierlich sinken. Daher liegt bei einigen Ausführungsformen der Spitzenwert der Konzentration des ersten und/oder des zweiten Dotanden näher an einer Unterseite der oberen Schaltschicht 112 als an einer Oberseite der unteren Elektrode 106 (siehe z. B. 3C), sodass eine Breite w1 des eigenleitenden Pfads von der Unterseite 110b der unteren Schaltschicht 110 zu ihrer Oberseite 110t zunehmen kann. Dies ermöglicht wiederum, dass der eigenleitende Pfad als ein Leitender-Pfad-Keim für den oberen leitenden Pfad während des späteren Formierungs- und/oder Einstellschritts (siehe z. B. 3B) dient.
  • Bei verschiedenen Ausführungsformen wird die untere Schaltschicht 110 mit dem ersten Dotanden und dem zweiten Dotanden codotiert, wobei der zweite Dotand (z. B. Stickstoff) so konfiguriert ist, dass er die eigenleitenden Sauerstoff-Leerstellen 302 verbindet, wodurch ein Platz direkt benachbart zu den eigenleitenden Sauerstoff-Leerstellen 302 belegt wird. Dadurch kann ein Begrenzen des eigenleitenden Pfads auf den ersten Bereich 118a erleichtert werden, und ein Auflösen des eigenleitenden Pfads in einem späteren Rücksetzschritt wird abgeschwächt. Somit kann der zweite Dotand die Formierungsspannung weiter senken und/oder die Lebensdauer und Stabilität der Speicherzelle 104 weiter erhöhen.
  • 3B zeigt eine Ausführungsform des zweiten Zustands 300b der Speicherzelle 104, bei der der Formierungsschritt an der Speicherzelle 104 durchgeführt worden ist. Bei einigen Ausführungsformen wird während des Formierungsschritts eine Formierungsspannung quer über die untere und die obere Elektrode 106 und 116 angelegt. Bei diesen Ausführungsformen ist die Formierungsspannung so konfiguriert, dass sie Sauerstoffatome aus einem Gitter der oberen Schaltschicht 112 (und/oder der unteren Schaltschicht 110) herausschlägt, und die Metalloxidschicht 114b ist so konfiguriert, dass sie die Sauerstoffatome aufnimmt, sodass Sauerstoff-Leerstellen 306 in der oberen Schaltschicht 112 entstehen. Bei einigen Ausführungsformen können die eigenleitenden Sauerstoff-Leerstellen 302 in der unteren Schaltschicht 110 als ein Leitender-Pfad-Keim dienen, sodass die Sauerstoff-Leerstellen 306 die Tendenz haben, sich in dem zweiten Bereich 118b, direkt über dem ersten Bereich 118a, so auszurichten, dass ein oberer leitender Pfad (d. h., ein oberes leitfähiges Filament) in der oberen Schaltschicht 112 entsteht. Der eigenleitende Pfad in dem ersten Bereich 118a und der obere leitende Pfad in dem zweiten Bereich 118b definieren einen leitenden Pfad (d. h., einen ersten leitenden Pfad), der sich von der unteren Elektrode 106 durch die Datenspeicherstruktur 108 bis zu der Verkappungsschicht 114 erstreckt. Somit ist nach dem Formierungsschritt die Speicherzelle 104 in einem niederohmigen Zustand (z. B. speichert sie eine logische 1). Anschließend können Rücksetz- oder Einstellspannungen quer über die untere und die obere Elektrode 106 und 116 angelegt werden, um den oberen leitenden Pfad in dem zweiten Bereich 118b der oberen Schaltschicht 112 aufzulösen und/oder zu erzeugen. Bei einigen Ausführungsformen ist eine Breite w2 des oberen leitenden Pfads in dem zweiten Bereich 118b größer als die Breite w1 des eigenleitenden Pfads in dem ersten Bereich 118a.
  • Bei einigen Ausführungsformen kann auf Grund dessen, dass die untere Schaltschicht 110 den ersten Dotanden (z. B. Wasserstoff) und den zweiten Dotanden (z. B. Stickstoff) aufweist, die Formierungsspannung reduziert und/oder eliminiert werden. Bei einigen Ausführungsformen wird die Formierungsspannung gesenkt, wenn der Atomanteil des ersten und/oder des zweiten Dotanden in der unteren Schaltschicht 110 steigt. Zum Beispiel kann die Formierungsspannung von etwa 2,75 V auf 2,44 V gesenkt werden, wenn der Atomanteil des ersten und/oder des zweiten Dotanden erhöht wird. Es dürfte wohlverstanden sein, dass eine Formierungsspannung mit anderen Werten ebenfalls innerhalb des Schutzumfangs der Erfindung liegt. Bei verschiedenen Ausführungsformen kann die Formierungsspannung ungefähr gleich einer Einstellspannung der Speicherzelle 104 sein, sodass der Formierungsprozess eliminiert wird und ein Einstellschritt an der Speicherzelle 104 durchgeführt wird, um den zweiten Zustand 300b zu erreichen. Dadurch wird wiederum der Energieverbrauch der Speicherzelle 104 gesenkt, und ein Reduzieren der Strukturgrößen der Speicherzelle 104 wird ermöglicht, während eine Beschädigung der Speicherzelle 104 gemindert wird.
  • Bei noch weiteren Ausführungsformen kann nach dem Anlegen der Formierungsspannung oder der Einstellspannung quer über die Speicherzelle 104 die Verbindung aus Sauerstoff und dem ersten Dotanden, z. B. einem Hydroxid (OH-), in der unteren Schaltschicht 110 zu der Metalloxidschicht 114b der Verkappungsschicht 114 wandern. Anschließend können durch Anlegen einer Rücksetzspannung quer über die Speicherzelle 104 die Sauerstoffatome und/oder die Verbindung, z. B. ein Hydroxid (OH-), aus der Metalloxidschicht 114b zu der oberen Schaltschicht 112 und/oder der unteren Schaltschicht 110 herausgeschlagen werden. Dadurch wird zumindest ein Teil des oberen leitenden Pfads in der oberen Schaltschicht 112 aufgelöst, sodass die Speicherzelle 104 in einem hochohmigen Zustand ist (z. B. speichert sie eine logische o). Bei einigen Ausführungsformen kann sich nach dem Anlegen der Rücksetzspannung die Verbindung, z. B. ein Hydroxid (OH-), in der oberen Schaltschicht 112 befinden, sodass die obere Schaltschicht 112 den ersten Dotanden aufweist. Bei verschiedenen Ausführungsformen ist der Atomanteil des ersten Dotanden (z. B. Wasserstoff) in der oberen Schaltschicht 112 kleiner als der Atomanteil des ersten Dotanden in der unteren Schaltschicht 110.
  • Bei einigen Ausführungsformen wird die Speicherzelle 104 zwischen dem hochohmigen Zustand (3A) und dem niederohmigen Zustand (3B) umgeschaltet. Dieser Umschaltprozess umfasst ein Anlegen der Rücksetzspannung, um den niederohmigen Zustand zu erzielen. In 3B wird mit der Einstellspannung der obere leitende Pfad in dem zweiten Bereich 118b erzeugt. Dann wird die Rücksetzspannung an die Speicherzelle 104 angelegt, wodurch der obere leitende Pfad in dem zweiten Bereich 118b entfernt wird, sodass nur der eigenleitende Pfad in dem ersten Bereich 118a übrig bleibt und die Speicherzelle 104 auf einen hochohmigen Zustand (3A) geschaltet wird. Dieser Prozess kann bei Bedarf mehrmals wiederholt werden. Die Schaltzeit wird im Vergleich zu herkömmlichen resistiven Speicherzellen reduziert, da der eigenleitende Pfad in dem hochohmigen Zustand und dem niederohmigen Zustand vorhanden ist. Außerdem wird auf Grund dessen, dass die untere Schaltschicht 110 den eigenleitenden Pfad in dem ersten Bereich 118a aufweist, eine Größe (z. B. eine Höhe) des oberen leitenden Pfads in dem zweiten Bereich 118b reduziert (z. B. im Vergleich zu herkömmlichen resistiven Speicherzellen). Da die Größe des oberen leitenden Pfads reduziert wird, werden auch die Größen der Einstell- und Rücksetzspannungen reduziert, die zum Erzeugen und Auflösen des oberen leitenden Pfads verwendet werden. Durch die Reduzierung der Größen der Einstell- und Rücksetzspannungen steigt die Anzahl von Umschaltschritten, die an der Speicherzelle 104 durchgeführt werden können. Dadurch kann eine Bitfehlerrate (BER) quer über eine Mehrzahl von Speicherzellen gesenkt werden, die jeweils die untere und die obere Schaltschicht 110 und 112 aufweisen.
  • 3C zeigt eine grafische Darstellung 300c, die einigen Ausführungsformen mit einem Dotierungsprofil eines oder mehrerer Dotanden quer über die Dicke Td der Datenspeicherstruktur 108 der 1 bis 3B entspricht. Die y-Achse der grafischen Darstellung 300c entspricht einer Dicke der Datenspeicherstruktur 108. Die x-Achse der grafischen Darstellung 300c entspricht einer Dotierungskonzentration des ersten Dotanden (z. B. Wasserstoff) oder einer Dotierungskonzentration des ersten Dotanden und des zweiten Dotanden (z. B. Stickstoff) in der Datenspeicherstruktur 108.
  • Eine Dotierungskonzentrationskurve 314 bezieht sich auf einige Ausführungsformen einer Dotierungskonzentration eines oder mehrerer Dotanden (z. B. des ersten Dotanden oder des ersten und des zweiten Dotanden) in der Datenspeicherstruktur 108. Wie an der Kurve 314 zu erkennen ist, steigt die Dotierungskonzentration des einen oder der mehreren Dotanden von der Oberseite 110t der unteren Schaltschicht 110 zu der Waagerechten 304 kontinuierlich an, und sie nimmt von der Waagerechten 304 in einer Richtung zu der Unterseite 110b der unteren Schaltschicht 110 kontinuierlich ab. Somit folgt bei einigen Ausführungsformen ein Dotierungsprofil des ersten Dotanden oder des ersten und des zweiten Dotanden in der Datenspeicherstruktur 108 einer Gaußschen Verteilung. Es dürfte wohlverstanden sein, dass ein Dotierungsprofil des ersten Dotanden oder des ersten und des zweiten Dotanden in der Datenspeicherstruktur 108, das eine andere Verteilung hat, ebenfalls innerhalb des Schutzumfangs der Erfindung liegt. Ein Spitzenwert der Dotierungskonzentration des einen oder der mehreren Dotanden befindet sich entlang der Waagerechten 304. Somit liegt, wie aus der Kurve 314 hervorgeht, der Spitzenwert der Dotierungskonzentration näher an der Oberseite 110t der unteren Schaltschicht 110 als an ihrer Unterseite 110b.
  • 4A zeigt eine Schnittansicht einiger Ausführungsformen einer Speichervorrichtung 400a, die einigen alternativen Ausführungsformen der Speichervorrichtung 200 von 2 entsprechen.
  • Die dielektrische Verbindungsstruktur 214 umfasst eine Mehrzahl von dielektrischen Schichten. Die dielektrischen Schichten umfassen eine erste Zwischenmetall-Dielektrikumschicht (IMD-Schicht) 402, eine Ätzstoppschicht 404, eine zweite IMD-Schicht 406 und eine dritte IMD-Schicht 408. Bei einigen Ausführungsformen kann die Ätzstoppschicht 404 Siliziumnitrid, Siliziumcarbid, Siliziumoxidnitrid, Siliziumoxidcarbid, ein anderes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Bei noch weiteren Ausführungsformen können die erste, die zweite und die dritte IMD-Schicht 402, 406 und 408 jeweils ein dielektrisches Low-k-Material, ein dielektrisches Extrem-low-k-Material oder ein anderes geeignetes dielektrisches Material sein oder aufweisen. Bei einigen Ausführungsformen hat die Speicherzelle 104 geneigte gegenüberliegende äußere Seitenwände. Über den und um die Schichten der Speicherzelle 104 ist eine Seitenwand-Abstandshalterstruktur 410 angeordnet. Bei weiteren Ausführungsformen kann die Seitenwand-Abstandshalterstruktur 410 Siliziumnitrid, Siliziumcarbid, Siliziumoxidnitrid, Siliziumoxidcarbid, ein anderes dielektrisches Material oder eine Kombination davon sein oder aufweisen.
  • 4B zeigt eine Schnittansicht einiger Ausführungsformen einer Speichervorrichtung 400b, die einigen alternativen Ausführungsformen der Speichervorrichtung 400a von 4A entsprechen, wobei die Verkappungsschicht (114 von 4A) weggelassen ist, sodass die obere Elektrode 116 die Datenspeicherstruktur 108 direkt kontaktiert. Bei noch weiteren Ausführungsformen weist die obere Elektrode 116 eine oder mehrere Obere-Elektrode-Schichten auf, sodass die Verkappungsschicht (114 von 4A) eine unterste Obere-Elektrode-Schicht der oberen Elektrode 116 (nicht dargestellt) ist. Bei diesen Ausführungsformen kann die obere Elektrode 116 Kupfer, Aluminium, Wolfram, Tantal, Tantalnitrid, Titan, Titannidrid, Hafnium, Zirconium, Gold, Silber, Tellur, Kupfer-Tellur, Aluminiumnitrid, Platin, Nickel, Ruthenium, Iridium, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen.
  • 4C zeigt eine Schnittansicht einiger Ausführungsformen einer Speichervorrichtung 400c, die einigen alternativen Ausführungsformen der Speichervorrichtung 400b von 4B entsprechen, wobei die untere Schaltschicht 110 eine Mehrzahl von eigenleitenden Pfaden aufweist, die in einer Mehrzahl von Bereichen 412 angeordnet sind, die quer über eine Breite der unteren Schaltschicht 110 verteilt sind.
  • 5A zeigt eine Schnittansicht einiger Ausführungsformen einer Speichervorrichtung 500a, die einigen alternativen Ausführungsformen der Speichervorrichtung 400a von 4A entsprechen.
  • Die Speicherzelle 104 enthält einen Speicherschichtstapel 502, der die untere Elektrode 106, die untere Schaltschicht 110, die obere Schaltschicht 112, die Verkappungsschicht 114 und die obere Elektrode 116 umfasst. Der Speicherschichtstapel 502 weist einen mittleren Bereich 502m über dem unteren leitenden Draht 216 und einen peripheren Bereich 502p auf, der von dem unteren Draht 216 seitlich versetzt ist. Eine Unterseite des mittleren Bereichs 502m des Speicherschichtstapels 502 befindet sich unter einer Unterseite des peripheren Bereichs 502p des Speicherschichtstapels 502.
  • Bei einigen Ausführungsformen sind die Schichten in dem Speicherschichtstapel 502 jeweils nicht-planar. Dies liegt daran, dass die Schichten in/über einem Graben angeordnet sind, der von Seitenwänden der Ätzstoppschicht 404 definiert wird. Zum Beispiel erstreckt sich die untere Elektrode 106 zusammenhängend von einer Oberseite der Ätzstoppschicht 404 und entlang Seitenwänden der Ätzstoppschicht 404 bis zu einer Oberseite des unteren leitfähigen Drahts 216. Außerdem passen sich Schichten in dem Speicherschichtstapel 502, die sich über der unteren Elektrode 106 befinden, einer Form der unteren Elektrode 106 an. Daher sind die untere Schaltschicht 110, die obere Schaltschicht 112, die Verkappungsschicht 114 und die obere Elektrode 116 jeweils nicht-planar.
  • 5B zeigt eine Schnittansicht einiger Ausführungsformen einer Speichervorrichtung 500b, die einigen alternativen Ausführungsformen der Speichervorrichtung 500a von 54A entsprechen, wobei die Verkappungsschicht (114 von 5A) weggelassen ist, sodass die obere Elektrode 116 die Datenspeicherstruktur 108 direkt kontaktiert. Bei noch weiteren Ausführungsformen weist die obere Elektrode 116 eine oder mehrere Obere-Elektrode-Schichten auf, sodass die Verkappungsschicht (114 von 5A) eine unterste Obere-Elektrode-Schicht der oberen Elektrode 116 ist. Bei diesen Ausführungsformen kann die obere Elektrode 116 Kupfer, Aluminium, Wolfram, Tantal, Tantalnitrid, Titan, Titannidrid, Hafnium, Zirconium, Gold, Silber, Tellur, Kupfer-Tellur, Aluminiumnitrid, Platin, Nickel, Ruthenium, Iridium, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen.
  • 6 zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Chips 600, der eine Verbindungsstruktur 604 über einem Substrat 202 aufweist.
  • Der integrierte Chip 600 weist Speicherzellen 104a und 104b auf, die in der Verbindungsstruktur 604 zwischen benachbarten Metallschichten der Verbindungsstruktur 604 angeordnet sind. Außerdem sind eine oder mehrere STI-Strukturen 608 (STI: flache Grabenisolation) in dem Substrat 202 angeordnet, die ein dielektrisches Material (z. B. Siliziumdioxid, Siliziumcarbid, Siliziumnitrid usw.) aufweisen können, das sich in einem Graben des Substrats 202 befindet.
  • In/über dem Substrat 202 sind zwei Zugriffstransistoren 610 und 612 zwischen den STI-Strukturen 608 angeordnet. Die Zugriffstransistoren 610 und 612 umfassen Zugriffs-Gateelektroden 614 bzw. 616, Zugriffs-Gatedielektrika 618 bzw. 620, Zugriffs-Seitenwand-Abstandshalter 622 und Source-/Drain-Bereiche 624. Die Source-/Drain-Bereiche 624 sind in dem Substrat 202 zwischen den Zugriffs-Gateelektroden 614 und 616 und den STI-Strukturen 608 angeordnet und sind so dotiert, dass sie einen ersten Leitfähigkeitstyp haben, der einem zweiten Leitfähigkeitstyp eines Kanalbereichs unter den Zugriffs-Gatedielektrika 618 bzw. 620 entgegengesetzt ist.
  • Die Zugriffs-Gateelektroden 614 und 616 können zum Beispiel dotiertes Polysilizium oder ein Metall, wie etwa Aluminium, Kupfer oder eine Kombination davon, sein. Die Zugriffs-Gatedielektrika 618 und 620 können zum Beispiel ein Oxid, wie etwa Siliziumdioxid, ein dielektrisches High-k-Material, wie etwa Aluminiumoxid oder Hafniumoxid, oder eine Kombination davon sein. Außerdem können die Zugriffs-Seitenwand-Abstandshalter 622 zum Beispiel Siliziumnitrid (z. B. Si3N4), Siliziumcarbid, ein anderes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Bei einigen Ausführungsformen können die Zugriffstransistoren 610 und 612 zum Beispiel jeweils mit einer Wortleitung (WL) elektrisch verbunden werden, sodass ein entsprechendes WL-Signal (z. B. ein Strom und/oder eine Spannung) an die Zugriffs-Gateelektroden 614 und 616 angelegt werden kann.
  • Über dem Substrat 202 ist die Verbindungsstruktur 604 angeordnet, die Vorrichtungen (z. B. die Zugriffstransistoren 610 und 612 und/oder die Speicherzellen 104a und 104b) miteinander verbindet. Die Verbindungsstruktur 604 umfasst eine Mehrzahl von IMD-Schichten 626, 628 und 630 und eine Mehrzahl von Metallisierungsschichten 632, 634 und 636, die abwechselnd aufeinandergeschichtet sind. Die IMD-Schichten 626, 628 und 630 können zum Beispiel aus einem Low-k-Material, wie etwa undotiertem Silicatglas oder einem Oxid wie Siliziumdioxid, oder einem Extrem-low-k-Material oder einer Kombination davon hergestellt werden. Die Metallisierungsschichten 632, 634 und 636 weisen Metallleitungen 638, 640 und 642 auf, die in Gräben hergestellt sind, und sie können aus einem Metall wie Kupfer, Aluminium, Ruthenium oder einer Kombination davon hergestellt werden. Kontakte 644 erstrecken sich von der unteren Metallisierungsschicht 632 bis zu den Source-/Drain-Bereichen 624 und/oder den Zugriffs-Gateelektroden 614 und 616, und Durchkontaktierungen 646 erstrecken sich zwischen den Metallisierungsschichten 632, 634 und 636. Die Durchkontaktierungen 646 und/oder die unteren Elektroden 106 erstrecken sich durch dielektrische Schutzschichten 650 und 652 (die aus einem dielektrischen Material hergestellt sein können und während der Herstellung als Ätzstoppschichten fungieren können). Die dielektrischen Schutzschichten 650 und 652 können aus Siliziumnitrid, Siliziumcarbid, einem anderen geeigneten dielektrischen Material oder einer Kombination davon hergestellt werden. Die Kontakte 644 und die Durchkontaktierungen 646 können aus einem Metall, wie zum Beispiel Kupfer, Aluminium, Wolfram oder Ruthenium, hergestellt werden.
  • Die Speicherzellen 104a und 104b sind so konfiguriert, dass sie jeweilige Datenzustände speichern, und sie sind in der Verbindungsstruktur 604 zwischen benachbarten Metallschichten angeordnet. Die Speicherzellen 104a und 104b weisen jeweils die untere Elektrode 106, die untere Schaltschicht 110, die obere Schaltschicht 112, die Verkappungsschicht 114 und/oder die obere Elektrode 116 auf. Eine erste Speicherzelle 104a ist über eine Metallleitung 642 mit einer ersten Bitleitung BL1 elektrisch verbunden, und eine zweite Speicherzelle 104b ist über eine weitere Metallleitung 642 mit einer zweiten Bitleitung BL2 elektrisch verbunden. Daher kann ein entsprechendes WL-Signal (z. B. eine Spannung und/oder ein Strom) an die Zugriffs-Gateelektroden 614 und 616 angelegt werden, um die erste Speicherzelle 104a mit der ersten Bitleitung BL1 und einer Sourceleitung (SL) elektrisch zu verbinden und um die zweite Speicherzelle 104b mit der zweiten Bitleitung BL2 und der SL elektrisch zu verbinden. Die SL wird mit einem mittleren Source-/Drain-Bereich 624 elektrisch verbunden, der von den Zugriffstransistoren 610 und 612 gemeinsam verwendet wird. Somit kann bei einigen Ausführungsformen beim Anlegen des entsprechenden WL-Signals auf ein Ausgangssignal der ersten Bitleitung BL1 und/oder der zweiten Bitleitung BL2 an der SL zugegriffen werden. Bei weiteren Ausführungsformen können entsprechende Vorspannungen mittels der WL, SL, BL1 und der BL2 an die Zugriffstransistoren 610 und 612 und die Speicherzellen 104a und 104b angelegt werden, sodass ein Formierungsschritt, ein Einstellschritt, ein Rücksetzschritt und/oder eine Lese-Operation an der ersten Speicherzelle 104a und/oder der zweiten Speicherzelle 104b durchgeführt werden können.
  • Die 7 bis 14 zeigen Schnittansichten 700 bis 1400 einiger Ausführungsformen eines ersten Verfahrens zum Herstellen einer Speichervorrichtung, die eine Speicherzelle mit einer Datenspeicherstruktur aufweist, die eine untere Schaltschicht hat, die erfindungsgemäß mit einem oder mehreren Dotanden dotiert ist. Die Schnittansichten 700 bis 1400, die in den 7 bis 14 gezeigt sind, werden zwar für ein erstes Verfahren beschrieben, aber es dürfte wohlverstanden sein, dass die in diesen Figuren gezeigten Strukturen nicht auf das erste Verfahren beschränkt sind, sondern als Strukturen eigenständig und unabhängig von dem Verfahren verwendet werden können. Die 7 bis 14 werden zwar als eine Reihe von Schritten beschrieben, aber es dürfte wohlverstanden sein, dass diese Schritte nicht beschränkend sind, insofern als die Reihenfolge der Schritte bei anderen Ausführungsformen geändert werden kann, und die offenbarten Verfahren können auch für andere Strukturen verwendet werden. Bei anderen Ausführungsformen können einige der dargestellten und/oder beschriebenen Schritte vollständig oder teilweise weggelassen werden.
  • Wie in der Schnittansicht 700 von 7 gezeigt ist, wird über einem Substrat 202 eine erste IMD-Schicht 402 hergestellt, und in der ersten IMD-Schicht 402 wird ein unterer leitfähiger Draht 216 hergestellt. Bei einigen Ausführungsformen kann das Substrat 202 zum Beispiel ein Halbleiterkörper, wie etwa ein Monokristallines-Silizium/CMOS-Grundmaterial, Siliziumgermanium (SiGe), ein Silizium-auf-Isolator(SOI)-Material oder ein anderes geeignetes Halbleitersubstratmaterial, sein oder aufweisen, und/oder das Substrat 202 kann eine erste Dotierungsart haben (z. B. p-leitend sein). Die IMD-Schicht 402 kann zum Beispiel Siliziumdioxid, ein dielektrisches Low-k-Material, ein dielektrisches Extrem-low-k-Material, ein anderes geeignetes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Außerdem kann der untere leitfähige Draht 216 zum Beispiel Kupfer, Aluminium, Wolfram, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen.
  • Wie außerdem in 7 gezeigt ist, wird über der ersten IMD-Schicht 402 eine Ätzstoppschicht 404 hergestellt, und in der Ätzstoppschicht 404 wird direkt über dem unteren leitfähigen Draht 216 wird eine untere Elektrode 106 hergestellt. Bei einigen Ausführungsformen kann die Ätzstoppschicht 404 durch chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), Atomlagenabscheidung (ALD) oder mit einem anderen geeigneten Abscheidungsverfahren abgeschieden werden oder kann mit einem Aufwachsprozess aufgewachsen werden. Anschließend wird die untere Elektrode 106 in der Ätzstoppschicht 404 hergestellt. Bei einigen Ausführungsformen umfasst ein Verfahren zum Herstellen der unteren Elektrode 106 die folgenden Schritte: Herstellen einer Maskierungsschicht (nicht dargestellt) über der Ätzstoppschicht 404; Strukturieren der Ätzstoppschicht 404 entsprechend der Maskierungsschicht, wodurch eine Untere-Elektrode-Öffnung in der Ätzstoppschicht und über dem unteren leitfähigen Draht 216 entsteht; Abscheiden (z. B. durch PVD, CVD, stromlose Plattierung, Elektroplattierung, Sputtern usw.) eines Untere-Elektrode-Materials über der Ätzstoppschicht 404, wodurch die Untere-Elektrode-Öffnung gefüllt wird; und Durchführen eines Planarisierungsprozesses, z. B. einer chemisch-mechanische Polierung (CMP), an dem Untere-Elektrode-Material, sodass die untere Elektrode 106 entsteht. Bei weiteren Ausführungsformen ist eine Oberseite der unteren Elektrode 106 koplanar mit einer Oberseite der Ätzstoppschicht 404. Die Ätzstoppschicht 404 kann zum Beispiel Siliziumnitrid, Siliziumcarbid, Siliziumoxidcarbid, Siliziumoxidnitrid, ein anderes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Außerdem kann die untere Elektrode 106 zum Beispiel Titan, Tantal, Titannidrid, Tantalnitrid, Platin, Nickel, Hafnium, Zirconium, Ruthenium, Iridium, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen.
  • Die 8A und 8B zeigen Schnittansichten 800a und 800b einer ersten Ausführungsform des ersten Verfahrens. Außerdem zeigt 9 eine Schnittansicht 900, die einer alternativen zweiten Ausführungsform des ersten Verfahrens entspricht. Zum Beispiel kann bei der ersten Ausführungsform des ersten Verfahrens das erste Verfahren von 7 zu den 8A und 8B und dann von 8B zu den 10 bis 14 weitergehen (d. h., 9 wird übersprungen). Bei einer noch weiteren Ausführungsform kann bei der zweiten Ausführungsform des zweiten Verfahrens das zweite Verfahren von 7 zu 9 und dann von 9 zu den 10 bis 14 weitergehen (d. h., die 8A und 8B werden übersprungen).
  • Wie in der Schnittansicht 800a von 8A gezeigt ist, wird eine undotierte untere Schaltschicht 802 über der unteren Elektrode 106 und der Ätzstoppschicht 404 hergestellt. Bei einigen Ausführungsformen kann die undotierte untere Schaltschicht 802 durch CVD, ALD, PVD oder mit einem anderen geeigneten Abscheidungs- oder Aufwachsverfahren mit einer Dicke 11 hergestellt werden, die etwa 1,5 nm bis 2 nm, etwa 1,5 nm bis 1,75 nm oder etwa 1,75 nm bis 2 nm beträgt oder einen anderen geeigneten Wert hat. Bei noch weiteren Ausführungsformen kann die undotierte untere Schaltschicht 802 zum Beispiel ein dielektrisches Datenspeichermaterial sein oder aufweisen, wie etwa Hafniumoxid (HfO2), Zirconiumoxid (ZrO2), Aluminiumoxid (Al2O3), Tantaloxid (Ta2O5), Hafnium-Aluminiumoxid (HfAlO), Hafnium-Zirconiumoxid (HfZrO), Siliziumdioxid (SiO2), ein anderes dielektrisches Material oder eine Kombination davon. Bei einigen Ausführungsformen kann die undotierte untere Schaltschicht 802 als ein Stapel von dielektrischen Schichten hergestellt werden, die jeweils das dielektrische Datenspeichermaterial (z. B. HfO2, ZrO2, Al2O3, Ta2O5, HfAlO, HfZrO, SiO2, ein anderes dielektrisches Material oder eine Kombination davon) sein oder aufweisen können.
  • Wie in der Schnittansicht 800b von 8B gezeigt ist, wird ein Dotierungsprozess an der undotierten unteren Schaltschicht (802 von 8A) durchgeführt, sodass eine untere Schaltschicht 110 über der unteren Elektrode 106 entsteht. Bei einigen Ausführungsformen umfasst der Dotierungsprozess Folgendes: Implantieren eines oder mehrerer Dotanden 806 in die undotierte untere Schaltschicht (802 von 8A); und Durchführen eines thermischen Temperprozesses an der undotierten unteren Schaltschicht (802 von 8A), wodurch die untere Schaltschicht 110 entsteht. Bei einigen Ausführungsformen umfassen der eine oder die mehreren Dotanden 806 den ersten Dotanden, z. B. Wasserstoff (H+); den zweiten Dotanden, z. B. Stickstoff (N2); eine Dotierungsverbindung, z. B. Ammoniak (NH3) oder dergleichen, die den ersten und den zweiten Dotanden aufweist; einen anderen geeigneten Dotanden oder eine Kombination davon.
  • Somit wird bei einigen Ausführungsformen die untere Schaltschicht 110 so hergestellt, dass sie das dielektrische Datenspeichermaterial (z. B. HfO2, ZrO2, Al2O3, Ta2O5, HfAlO, HfZrO, SiO2, ein anderes dielektrisches Material oder eine Kombination davon) aufweist, das mit einem ersten Dotanden (z. B. Wasserstoff) dotiert ist oder mit dem ersten Dotanden und dem zweiten Dotanden (z. B. Stickstoff) codotiert ist. Außerdem kann die untere Schaltschicht 110 zum Beispiel so hergestellt werden, dass sie einen ersten Atomanteil des ersten Dotanden und/oder einen zweiten Atomanteil des zweiten Dotanden aufweist. Bei einigen Ausführungsformen kann der erste Atomanteil etwa 3 % bis 10 % oder etwa 1,5 % bis 30 % betragen oder er kann einen anderen geeigneten Wert haben. Bei weiteren Ausführungsformen beträgt der zweite Atomanteil etwa 3 % bis 20 %. Bei einer Ausführungsform weist die untere Schaltschicht 110 nicht den zweiten Dotanden auf, sodass der zweite Atomanteil 0 beträgt. Bei einer anderen Ausführungsform, bei der die untere Schaltschicht 110 mit dem ersten und dem zweiten Dotanden codotiert wird, ist der erste Atomanteil kleiner als der zweite Atomanteil.
  • Der erste Dotand (z. B. Wasserstoff) ist so konfiguriert, dass er mit Sauerstoffatomen in der unteren Schaltschicht 110 reagiert, sodass eine Verbindung, z. B. ein Hydroxid (OH-), aus dem ersten Dotanden und Sauerstoff in der unteren Schaltschicht 110 entsteht. Bei weiteren Ausführungsformen löst der erste Dotand Bindungen zwischen den Metallatomen und den Wasserstoffatomen in der unteren Schaltschicht 110, wodurch eine Mehrzahl von eigenleitenden Sauerstoff-Leerstellen 302 in der unteren Schaltschicht 110 entsteht. Die eigenleitenden Sauerstoff-Leerstellen 302 haben die Tendenz, sich so auszurichten, dass ein oder mehrere eigenleitende Pfade (d. h., eigenleitende Filamente) in einem oder mehreren Bereichen 804 der unteren Schaltschicht entstehen. Bei weiteren Ausführungsformen wird der Dotierungsprozess so durchgeführt, dass eine Konzentration des ersten Dotanden und/oder des zweiten Dotanden von einer Oberseite 110t der unteren Schaltschicht 110 zu einer Waagerechten 304 kontinuierlich steigt und die Konzentration des ersten Dotanden und/oder des zweiten Dotanden von der Waagerechten 304 zu einer Unterseite 110b der unteren Schaltschicht 110 kontinuierlich sinkt (wie in 3A gezeigt ist und/oder unter Bezugnahme darauf dargelegt worden ist).
  • Wie in der Schnittansicht 900 von 9 gezeigt ist, wird alternativ eine untere Schaltschicht 110 über der unteren Elektrode 106 und der Ätzstoppschicht 404 hergestellt. Bei einigen Ausführungsformen kann die untere Schaltschicht 110 zum Beispiel durch CVD, PVD, ALD, Co-Sputtern oder einem anderen geeigneten Abscheidungs- oder Aufwachsverfahren hergestellt werden, bei dem die untere Schaltschicht 110 mit dem ersten Dotanden (z. B. Wasserstoff) oder mit dem ersten Dotanden und dem zweiten Dotanden (z. B. Stickstoff) in situ codotiert wird. Somit wird die untere Schaltschicht 110 so hergestellt, dass sie ein dielektrisches Datenspeichermaterial (z. B. HfO2, ZrO2, Al2O3, Ta2O5, HfAlO, HfZrO, SiO2, ein anderes dielektrisches Material oder eine Kombination davon) aufweist, das mit einem ersten Dotanden (z. B. Wasserstoff) dotiert ist oder mit dem ersten Dotanden und dem zweiten Dotanden (z. B. Stickstoff) in situ codotiert ist.
  • Bei einer Ausführungsform kann ein Verfahren zum Herstellen der unteren Schaltschicht 110 ein Abscheiden eines dielektrischen Datenspeichermaterials (z. B. HfO2, ZrO2, Al2O3, Ta2O5, HfAlO, HfZrO, SiO2 usw.) mit einem Abscheidungsverfahren (z. B. CVD, PVD, ALD, Co-Sputtern usw.) umfassen, während das dielektrische Datenspeichermaterial gleichzeitig mit dem ersten Dotanden (z. B. Wasserstoff) und/oder dem zweiten Dotanden (z. B. Stickstoff) behandelt wird. Bei noch weiteren Ausführungsformen kann die untere Schaltschicht 110 in einer Bearbeitungskammer hergestellt werden, wobei die Bearbeitungskammer auf eine Temperatur von etwa 250 °C bis 300 °C oder dergleichen erwärmt wird. Bei noch weiteren Ausführungsformen wird die untere Schaltschicht 110 mit einer Dicke 11 von etwa 1,5 nm bis 2 nm hergestellt.
  • Ein weiteres Verfahren zum Herstellen der unteren Schaltschicht 110 kann ein Durchführen eines Abscheidungsprozesses (z. B. ALD, CVD, PVD, Sputtern usw.) umfassen, um das dielektrische Datenspeichermaterial in einer Plasma-Umgebung abzuscheiden, wobei das Plasma zum Beispiel Stickstoff (z. B. N2), Wasserstoff (z. B. H2), Ammoniakhydrat (z. B. NH4OH oder H5NO), Ammoniak (z. B. NH3), eine Kombination davon oder dergleichen aufweist. Bei einigen Ausführungsformen umfasst das Herstellen der unteren Schaltschicht 110 ein Einleiten eines ersten Vorläufers und eines zweiten Vorläufers in eine Bearbeitungskammer, die das Substrat 202 enthält. Der erste Vorläufer kann zum Beispiel Hafniumtetrachlorid (HfCl4), Tantal(V)chlorid (TaCl5) oder ein anderer Vorläufer sein oder diesen aufweisen. Der zweite Vorläufer kann zum Beispiel Ammoniakhydrat (z. B. NH4OH oder H5NO), ein anderer geeigneter Vorläufer (der z. B. den ersten Dotanden und/oder den zweiten Dotanden enthält) oder eine Kombination davon sein oder aufweisen. Somit kann bei einigen Ausführungsformen die untere Schaltschicht 110 abgeschieden werden, während sie mit dem ersten und dem zweiten Dotanden in situ codotiert wird. Außerdem werden, wie vorstehend unter Bezugnahme auf 8B dargelegt worden ist, durch Herstellen der unteren Schaltschicht 110 mit dem ersten Dotanden (z. B. Wasserstoff) ein oder mehrere eigenleitende Pfade, die eigenleitende Sauerstoff-Leerstellen 302 umfassen, in einem oder mehreren Bereichen 804 der unteren Schaltschicht 110 erzeugt.
  • Bei noch weiteren Ausführungsformen kann die untere Schaltschicht 110 zum Beispiel so hergestellt werden, dass sie einen ersten Atomanteil des ersten Dotanden und/oder einen zweiten Atomanteil des zweiten Dotanden enthält. Bei einigen Ausführungsformen kann der erste Atomanteil etwa 3 % bis 10 % oder etwa 1,5 % bis 30 % betragen oder einen anderen geeigneten Wert haben. Bei weiteren Ausführungsformen kann der zweite Atomanteil etwa 3 % bis 20 % betragen. Bei einer Ausführungsform weist die untere Schaltschicht 110 nicht den zweiten Dotanden auf, sodass der zweite Atomanteil 0 beträgt. Bei einer anderen Ausführungsform, bei der die untere Schaltschicht 110 mit dem ersten und dem zweiten Dotanden codotiert wird, ist der erste Atomanteil kleiner als der zweite Atomanteil.
  • Wie in der Schnittansicht 1000 von 10 gezeigt ist, wird über der unteren Schaltschicht 110 eine obere Schaltschicht 112 hergestellt, und über der oberen Schaltschicht 112 wird eine obere Elektrode 116 hergestellt, wodurch ein Speicherschichtstapel 1002 über der unteren Elektrode 106 definiert wird. Der Speicherschichtstapel 1002 umfasst die untere Schaltschicht 110, die obere Schaltschicht 112 und die obere Elektrode 116. Bei einigen Ausführungsformen kann die obere Schaltschicht 112 durch CVD, PVD, ALD oder mit einem anderen geeigneten Abscheidungs- oder Aufwachsverfahren mit einer Dicke t2 hergestellt werden, die etwa 2 nm bis 3 nm beträgt. Bei weiteren Ausführungsformen ist die Dicke t2 der oberen Schaltschicht 112 größer als die Dicke 11 der unteren Schaltschicht 110. Außerdem kann die obere Schaltschicht 112 zum Beispiel Hafniumoxid (HfO2), Zirconiumoxid (ZrO2), Aluminiumoxid (Al2O3), Tantaloxid (Ta2O5), Hafnium-Aluminiumoxid (HfAlO), Hafnium-Zirconiumoxid (HfZrO), Siliziumdioxid (SiO2), ein anderes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Somit weisen bei einigen Ausführungsformen die obere Schaltschicht 112 und die untere Schaltschicht 110 beide das dielektrische Datenspeichermaterial auf. Außerdem wird eine Maskierungsschicht 1006 über der oberen Elektrode 116 hergestellt, sodass die Maskierungsschicht 1006 einen mittleren Bereich des Speicherschichtstapels 1002 bedeckt, während ein peripherer Bereich des Speicherschichtstapels 1002 unbedeckt und/oder freigelegt bleibt.
  • Außerdem kann die obere Elektrode 116 zum Beispiel durch CVD, PVD, Sputtern, Elektroplattierung, stromlose Plattierung oder mit einem anderen geeigneten Abscheidungs- oder Aufwachsverfahren hergestellt werden. Bei einigen Ausführungsformen kann die obere Elektrode 116 Titan, Tantal, Titannidrid, Tantalnitrid, Platin, Nickel, Hafnium, Zirconium, Ruthenium, Iridium, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen. Bei weiteren Ausführungsformen umfasst das Herstellen der oberen Schaltschicht 112 ein Einleiten eines ersten Vorläufers und eines dritten Vorläufers in eine Bearbeitungskammer, die das Substrat 202 enthält. Der erste Vorläufer kann zum Beispiel Hafniumtetrachlorid (HfCl4), Tantal(V)chlorid (TaCl5) oder ein anderer Vorläufer sein oder diesen aufweisen. Der dritte Vorläufer kann zum Beispiel Wasser (H2O), ein anderer geeigneter Vorläufer oder eine Kombination davon sein oder aufweisen. Bei noch weiteren Ausführungsformen wird eine Verkappungsschicht (nicht dargestellt) zwischen der oberen Elektrode 116 und der oberen Schaltschicht 112 hergestellt, wobei die Verkappungsschicht im Wesentlichen der Verkappungsschicht 114 der 1 bis 3B ähnlich ist. Bei einer alternativen Ausführungsform umfasst die obere Elektrode 116 eine Mehrzahl von Obere-Elektrode-Schichten, sodass eine unterste Obere-Elektrode-Schicht als die Verkappungsschicht konfiguriert ist (wie z. B. unter Bezugnahme auf 4B oder 5B dargelegt worden ist).
  • Wie in der Schnittansicht 1100 von 11 gezeigt ist, wird ein Strukturierungsprozess an dem Speicherschichtstapel (1002 von 10) entsprechend der Maskierungsschicht (1006 von 10) durchgeführt, wodurch eine Datenspeicherstruktur 108 und eine Speicherzelle 104 entstehen. Der Strukturierungsprozess kann zum Beispiel ein Durchführen eines Nassätzprozesses, eines Trockenätzprozesses und/oder eines anderen geeigneten Ätzprozesses oder einer Kombination davon umfassen. Bei verschiedenen Ausführungsformen weist die Speicherzelle 104 die untere Elektrode 106, die untere Schaltschicht 110, die obere Schaltschicht 112 und die obere Elektrode 116 auf. Bei einer Ausführungsform umfasst ein Verfahren zum Herstellen der unteren Schaltschicht 110 den Abscheidungsprozess von 8A, den Dotierungsprozess von 8B und den Strukturierungsprozess von 11. Bei einer weiteren Ausführungsform umfasst ein Verfahren zum Herstellen der unteren Schaltschicht 110 den Herstellungsprozess von 9 und den Strukturierungsprozess von 11. Außerdem weist die Datenspeicherstruktur 108 die untere Schaltschicht 110 und die obere Schaltschicht 112 auf.
  • Wie in der Schnittansicht 1200 von 12 gezeigt ist, wird über der Speicherzelle 104 eine Seitenwand-Abstandshalterstruktur 410 hergestellt, und über der Seitenwand-Abstandshalterstruktur 410 wird eine zweite IMD-Schicht 406 hergestellt. Bei einigen Ausführungsformen werden die Seitenwand-Abstandshalterstruktur 410 und/oder die zweite IMD-Schicht 406 jeweils zum Beispiel durch CVD, PVD, ALD oder mit einem anderen geeigneten Abscheidungs- oder Aufwachsverfahren hergestellt. Bei einigen Ausführungsformen kann die Seitenwand-Abstandshalterstruktur 410 Siliziumnitrid, Siliziumcarbid, Siliziumoxidnitrid, Siliziumoxidcarbid, ein anderes geeignetes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Bei weiteren Ausführungsformen kann die zweite IMD-Schicht 406 Siliziumdioxid, ein dielektrisches Low-k-Material, ein dielektrisches Extrem-low-k-Material, ein anderes geeignetes dielektrisches Material oder eine Kombination davon sein oder aufweisen.
  • Wie in der Schnittansicht 1300 von 13 gezeigt ist, wird ein oberer leitfähiger Draht 218 über der oberen Elektrode 116 hergestellt. Bei einigen Ausführungsformen umfasst ein Verfahren zum Herstellen des oberen leitfähigen Drahts 218 die folgenden Schritte: Abscheiden einer Maskierungsschicht (nicht dargestellt) über der zweiten IMD-Schicht 406; Strukturieren der zweiten IMD-Schicht 406 und der Seitenwand-Abstandshalterstruktur 410 entsprechend der Maskierungsschicht, wodurch eine Oberer-leitfähiger-Draht-Öffnung über der oberen Elektrode 116 entsteht; Abscheiden (z. B. durch CVD, PVD, Sputtern, Elektroplattierung, stromlose Plattierung oder mit einem anderen geeigneten Abscheidungs- oder Aufwachsverfahren) eines leitfähigen Materials (das z. B. Kupfer, Aluminium, Wolfram, ein anderes leitfähiges Material oder eine Kombination davon ist) über der zweiten IMD-Schicht 406 und der oberen Elektrode 116; und Durchführen eines Planarisierungsprozesses (z. B. eines CMP-Prozesses) in das leitfähige Material, wodurch der obere leitfähige Draht 218 entsteht.
  • Wie in der Schnittansicht 1400 von 14 gezeigt ist, wird über der zweiten IMD-Schicht 406 eine dritte IMD-Schicht 408 hergestellt, und in der dritten IMD-Schicht 408 werden eine obere leitfähige Durchkontaktierung 220 und ein zweiter oberer leitfähiger Draht 222 hergestellt. Bei einigen Ausführungsformen wird die dritte IMD-Schicht 408 zum Beispiel durch CVD, PVD, ALD oder mit einem anderen geeigneten Herstellungs- oder Aufwachsverfahren hergestellt. Bei weiteren Ausführungsformen können die obere leitfähige Durchkontaktierung 220 und der zweite obere leitfähige Draht 222 mit einem Single-Damascene-Prozess, einem Dual-Damascene-Prozess oder einem anderen geeigneten Herstellungsverfahren hergestellt werden. Bei einigen Ausführungsformen kann die dritte IMD-Schicht 408 zum Beispiel Siliziumdioxid, ein dielektrisches Low-k-Material, ein dielektrisches Extrem-low-k-Material, ein anderes geeignetes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Bei weiteren Ausführungsformen können die obere leitfähige Durchkontaktierung 220 und der zweite obere leitfähige Draht 222 jeweils zum Beispiel Kupfer, Aluminium, Titannidrid, Tantalnitrid, Wolfram, Ruthenium, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen.
  • Die 15 bis 24 zeigen Schnittansichten 1500 bis 2400 einiger Ausführungsformen eines zweiten Verfahrens zum Herstellen einer Speichervorrichtung, die eine Speicherzelle mit einer Datenspeicherstruktur aufweist, die eine untere Schaltschicht hat, die erfindungsgemäß mit einem oder mehreren Dotanden dotiert ist. Die Schnittansichten 1500 bis 2400, die in den 15 bis 24 gezeigt sind, werden zwar für ein zweites Verfahren beschrieben, aber es dürfte wohlverstanden sein, dass die in diesen Figuren gezeigten Strukturen nicht auf das zweite Verfahren beschränkt sind, sondern als Strukturen eigenständig und unabhängig von dem Verfahren verwendet werden können. Die 15 bis 24 werden zwar als eine Reihe von Schritten beschrieben, aber es dürfte wohlverstanden sein, dass diese Schritte nicht beschränkend sind, insofern als die Reihenfolge dieser Schritte bei anderen Ausführungsformen geändert werden kann, und die offenbarten Verfahren können auch für andere Strukturen verwendet werden. Bei anderen Ausführungsformen können einige der dargestellten und/oder beschriebenen Schritte vollständig oder teilweise weggelassen werden.
  • Wie in der Schnittansicht 1500 von 15 gezeigt ist, wird über einem Substrat 202 eine erste IMD-Schicht 402 hergestellt, und in der ersten IMD-Schicht 402 wird ein unterer leitfähiger Draht 216 hergestellt. Bei einigen Ausführungsformen werden die erste IMD-Schicht 402 und der untere leitfähige Draht 216 so hergestellt, wie es in 7 gezeigt ist und/oder unter Bezugnahme darauf beschrieben worden ist. Anschließend wird über dem unteren leitfähigen Draht 216 eine Ätzstoppschicht 404 hergestellt. Bei einigen Ausführungsformen kann die Ätzstoppschicht 404 durch CVD, PVD, ALD oder mit einem anderen geeigneten Abscheidungs- oder Aufwachsverfahren hergestellt werden. Die Ätzstoppschicht 404 kann zum Beispiel Siliziumnitrid, Siliziumcarbid, ein anderes dielektrisches Material oder eine Kombination davon sein oder aufweisen.
  • Wie in der Schnittansicht 1600 von 16 gezeigt ist, wird ein Strukturierungsprozess an der Ätzstoppschicht 404 durchgeführt, wodurch eine Untere-Elektrode-Öffnung 1602 in der Ätzstoppschicht 404 entsteht und eine Oberseite des unteren leitfähigen Drahts 216 freigelegt wird. Bei einigen Ausführungsformen umfasst der Strukturierungsprozess ein Herstellen einer Maskierungsschicht (nicht dargestellt) über der Ätzstoppschicht 404 und ein Behandeln von unmaskierten Bereichen der Ätzstoppschicht 404 mit einem oder mehreren Ätzmitteln. Bei weiteren Ausführungsformen umfasst der Strukturierungsprozess ein Durchführen eines Nassätzprozesses, eines Trockenätzprozesses, eines anderen geeigneten Ätzprozesses oder einer Kombination davon.
  • Wie in der Schnittansicht 1700 von 17 gezeigt ist, wird über dem unteren leitfähigen Draht 216 und der Ätzstoppschicht 404 eine untere Elektrode 106 abgeschieden, wodurch die Untere-Elektrode-Öffnung 1602 gefüllt wird. Bei einigen Ausführungsformen kann die untere Elektrode 106 Titan, Tantal, Titannidrid, Tantalnitrid, Platin, Nickel, Hafnium, Zirconium, Ruthenium, Iridium, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen. Bei weiteren Ausführungsformen wird die untere Elektrode 106 z. B. durch CVD, PVD, ALD oder mit einem anderen geeigneten Abscheidungs- oder Aufwachsverfahren als eine konforme Schicht hergestellt, die sich an eine Form von gegenüberliegenden Seitenwänden und/oder einer Oberseite der Ätzstoppschicht 404 anpasst, die die Untere-Elektrode-Öffnung 1602 definieren.
  • Die 18A und 18B zeigen Schnittansichten 1800a und 1800b einer ersten Ausführungsform des zweiten Verfahrens. Außerdem zeigt 19 eine Schnittansicht 1900, die einer alternativen zweiten Ausführungsform des zweiten Verfahrens entspricht. Zum Beispiel kann bei der ersten Ausführungsform des zweiten Verfahrens das zweite Verfahren von den 15 bis 17 zu den 18A und 18B und dann von 18B zu den 20 bis 24 weitergehen (d. h., 19 wird übersprungen). Bei einer noch weiteren Ausführungsform kann bei der zweiten Ausführungsform des zweiten Verfahrens das zweite Verfahren von den 15 bis 17 zu 19 und dann von 19 zu den 20 bis 24 weitergehen (d. h., die 18A und 18B werden übersprungen).
  • Wie in der Schnittansicht 1800a von 18A gezeigt ist, wird über der unteren Elektrode 106 und der Ätzstoppschicht 404 eine undotierte untere Schaltschicht 1802 abgeschieden. Bei diesen Ausführungsformen wird die undotierte untere Schaltschicht 1802 als eine konforme Schicht abgeschieden, die sich an eine Form der unteren Elektrode 106 anpasst. Bei einigen Ausführungsformen ist die undotierte untere Schaltschicht 1802 im Wesentlichen der undotierten unteren Schaltschicht 802 von 8A ähnlich. Bei diesen Ausführungsformen wird die undotierte untere Schaltschicht 1802 mit Verfahren hergestellt, die den Verfahren ähnlich sind, die für die Herstellung der undotierten unteren Schaltschicht 802 von 8A erläutert und/oder beschrieben worden sind.
  • Wie in der Schnittansicht 1800b von 18B gezeigt ist, wird ein Dotierungsprozess an der undotierten unteren Schaltschicht (1802 von 18A) durchgeführt, sodass eine untere Schaltschicht 110 über der unteren Elektrode 106 entsteht. Bei einigen Ausführungsformen wird der Dotierungsprozess so durchgeführt, wie es in 8B gezeigt ist und/oder unter Bezugnahme darauf beschrieben worden ist. Somit weist die untere Schaltschicht 110 eine Mehrzahl von eigenleitenden Sauerstoff-Leerstellen 302 auf, die eine Mehrzahl von eigenleitenden Pfaden in einem oder mehreren Bereichen 804 der unteren Schaltschicht 110 bilden (wie es z. B. in 8B gezeigt ist und/oder unter Bezugnahme darauf beschrieben worden ist).
  • Wie in der Schnittansicht 1900 von 19 gezeigt ist, wird alternativ über der unteren Elektrode 106 eine untere Schaltschicht 110 hergestellt. Bei diesen Ausführungsformen wird die untere Schaltschicht 110 als eine konforme Schicht hergestellt, die sich an die Form der unteren Elektrode 106 anpasst. Bei einigen Ausführungsformen wird die untere Schaltschicht 110 so hergestellt, wie es in 9 gezeigt ist und/oder unter Bezugnahme darauf beschrieben worden ist. Dadurch weist die untere Schaltschicht 110 eine Mehrzahl von eigenleitendem Sauerstoff-Leerstellen 302 auf, die eine Mehrzahl von eigenleitenden Pfaden in einem oder mehreren Bereichen 804 der unteren Schaltschicht 110 bilden (wie es z. B. in 9 gezeigt ist und/oder unter Bezugnahme darauf beschrieben worden ist).
  • Wie in der Schnittansicht 2000 von 20 gezeigt ist, wird über der unteren Schaltschicht 110 eine obere Schaltschicht 112 hergestellt, und über der oberen Schaltschicht 112 wird eine obere Elektrode 116 hergestellt, wodurch ein Speicherschichtstapel 1002 über der unteren Elektrode 106 definiert wird. Der Speicherschichtstapel 1002 umfasst die untere Schaltschicht 110, die obere Schaltschicht 112 und die obere Elektrode 116. Bei einigen Ausführungsformen werden die obere Schaltschicht 112 und die obere Elektrode 116 so hergestellt, wie es in 10 gezeigt ist und/oder unter Bezugnahme darauf beschrieben worden ist. Außerdem wird über der oberen Elektrode 116 eine Maskierungsschicht 2002 hergestellt.
  • Wie in der Schnittansicht 2100 von 21 gezeigt ist, werden Strukturierungsprozesse an dem Speicherschichtstapel (1002 von 20) und der unteren Elektrode 106 durchgeführt, wodurch eine Speicherzelle 104 und eine Datenspeicherstruktur 108 über dem unteren leitfähigen Draht 216 entstehen. Die Speicherzelle 104 weist die untere Elektrode 106, die untere Schaltschicht 110, die obere Schaltschicht 112 und die obere Elektrode 116 auf. Bei einigen Ausführungsformen werden der Speicherschichtstapel (1002 von 20) und die untere Elektrode 106 entsprechend der Maskierungsschicht (2002 von 20) strukturiert. Bei weiteren Ausführungsformen umfasst der Strukturierungsprozess ein Durchführen eines Nassätzprozesses, eines Trockenätzprozesses und/oder eines anderen geeigneten Ätzprozesses oder einer Kombination davon. Bei einer Ausführungsform umfasst ein Verfahren zum Herstellen der unteren Schaltschicht 110 den Abscheidungsprozess von 18A, den Dotierungsprozess von 18B und den Strukturierungsprozess von 21. Bei einer alternativen Ausführungsform umfasst ein Verfahren zum Herstellen der unteren Schaltschicht 110 den Herstellungsprozess von 19 und den Strukturierungsprozess von 21. Bei einer Ausführungsform können Seitenwände der unteren Elektrode 106, der unteren Schaltschicht 110 und der oberen Schaltschicht 112 eben sein, während die obere Elektrode 116 einen Teil der Oberseite der oberen Schaltschicht 112 freilegt.
  • Wie in der Schnittansicht 2200 von 22 gezeigt ist, wird über der Speicherzelle 104 eine Seitenwand-Abstandshalterstruktur 410 hergestellt, und über der Seitenwand-Abstandshalterstruktur 410 und der Ätzstoppschicht 404 wird eine zweite IMD-Schicht 406 hergestellt. Bei einigen Ausführungsformen werden die Seitenwand-Abstandshalterstruktur 410 und/oder die zweite IMD-Schicht 406 jeweils zum Beispiel durch CVD, PVD, ALD oder mit einem anderen geeigneten Abscheidungs- oder Aufwachsverfahren hergestellt. Bei einigen Ausführungsformen kann die Seitenwand-Abstandshalterstruktur 410 Siliziumnitrid, Siliziumcarbid, Siliziumoxidnitrid, Siliziumoxidcarbid, ein anderes geeignetes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Bei weiteren Ausführungsformen kann die zweite IMD-Schicht 406 Siliziumdioxid, ein dielektrisches Low-k-Material, ein dielektrisches Extrem-low-k-Material, ein anderes geeignetes dielektrisches Material oder eine Kombination davon sein oder aufweisen.
  • Wie in der Schnittansicht 2300 von 23 gezeigt ist, wird ein oberer leitfähiger Draht 218 über der oberen Elektrode 116 hergestellt. Bei einigen Ausführungsformen kann ein Verfahren zum Herstellen des oberen leitfähigen Drahts 218 die folgenden Schritte umfassen: Abscheiden einer Maskierungsschicht (nicht dargestellt) über der zweiten IMD-Schicht 406; Strukturieren der zweiten IMD-Schicht 406, der Seitenwand-Abstandshalterstruktur 410 und/oder der oberen Elektrode 116 entsprechend der Maskierungsschicht, wodurch eine Oberer-leitfähiger-Draht-Öffnung über der oberen Elektrode 116 entsteht; Abscheiden (z. B. durch CVD, PVD, Sputtern, Elektroplattierung, stromlose Plattierung oder mit einem anderen geeigneten Abscheidungs- oder Aufwachsverfahren) eines leitfähigen Materials (das z. B. Kupfer, Aluminium, Wolfram, ein anderes leitfähiges Material oder eine Kombination davon ist) über der zweiten IMD-Schicht 406 und der oberen Elektrode 116; und Durchführen eines Planarisierungsprozesses (z. B. eines CMP-Prozesses) in das leitfähige Material, wodurch der obere leitfähige Draht 218 entsteht.
  • Wie in der Schnittansicht 2400 von 24 gezeigt ist, wird über der zweiten IMD-Schicht 406 eine dritte IMD-Schicht 408 hergestellt, und in der dritten IMD-Schicht 408 und über dem oberen leitfähigen Draht 218 werden eine obere leitfähige Durchkontaktierung 220 und ein zweiter oberer leitfähiger Draht 222 hergestellt. Bei einigen Ausführungsformen wird die dritte IMD-Schicht 408 zum Beispiel durch CVD, PVD, ALD oder mit einem anderen geeigneten Herstellungs- oder Aufwachsverfahren hergestellt. Bei weiteren Ausführungsformen können die obere leitfähige Durchkontaktierung 220 und der zweite obere leitfähige Draht 222 mit einem Single-Damascene-Prozess, einem Dual-Damascene-Prozess oder einem anderen geeigneten Herstellungsverfahren hergestellt werden. Bei einigen Ausführungsformen kann die dritte IMD-Schicht 408 zum Beispiel Siliziumdioxid, ein dielektrisches Low-k-Material, ein dielektrisches Extrem-low-k-Material, ein anderes geeignetes dielektrisches Material oder eine Kombination davon sein oder aufweisen. Bei weiteren Ausführungsformen können die obere leitfähige Durchkontaktierung 220 und der zweite obere leitfähige Draht 222 jeweils zum Beispiel Kupfer, Aluminium, Titannidrid, Tantalnitrid, Wolfram, Ruthenium, ein anderes leitfähiges Material oder eine Kombination davon sein oder aufweisen.
  • 25 zeigt ein Verfahren 2500 zum Herstellen einer Speichervorrichtung, die eine Speicherzelle mit einer Datenspeicherstruktur aufweist, die eine untere Schaltschicht hat, die erfindungsgemäß mit einem oder mehreren Dotanden dotiert ist. Das Verfahren 2500 wird hier zwar als eine Reihe von Schritten oder Ereignissen dargestellt und/oder beschrieben, aber es dürfte wohlverstanden sein, dass das Verfahren nicht auf die dargestellte Reihenfolge oder die dargestellten Schritte beschränkt ist. Daher können bei einigen Ausführungsformen die Schritte in anderen Reihenfolgen als dargestellt und/oder gleichzeitig durchgeführt werden. Darüber hinaus können bei einigen Ausführungsformen die dargestellten Schritte oder Ereignisse in mehrere Schritte oder Ereignisse unterteilt werden, die zu verschiedenen Zeitpunkten oder gleichzeitig mit anderen Schritten oder Teilschritten durchgeführt werden können. Bei einigen Ausführungsformen können einige dargestellte Schritte oder Ereignisse weggelassen werden, und andere nicht-dargestellte Schritte oder Ereignisse können verwendet werden.
  • In einem Schritt 2502 wird eine untere Elektrode über einem Substrat hergestellt. 7 zeigt die Schnittansicht 700, die einigen Ausführungsformen des Schritts 2502 entspricht. Die 16 und 17 zeigen die Schnittansichten 1600 bzw. 1700, die einigen alternativen Ausführungsformen des Schritts 2502 entsprechen.
  • In einem Schritt 2504 wird über der unteren Elektrode eine untere Schaltschicht so hergestellt, dass sie ein dielektrisches Material aufweist, das mit einem ersten Dotanden dotiert ist. Bei einigen Ausführungsformen weist die untere Schaltschicht einen zweiten Dotanden auf, der von dem ersten Dotanden verschieden ist. Die 8A und 8B zeigen die Schnittansichten 800a bzw. 800b, die einigen Ausführungsformen des Schritts 2504 entsprechen. 9 zeigt die Schnittansicht 900, die einer alternativen Ausführungsform des Schritts 2504 entspricht. Die 18A und 18B zeigen die Schnittansichten 1800a bzw. 1800b, die einigen weiteren Ausführungsformen des Schritts 2504 entsprechen. 19 zeigt die Schnittansicht 1900, die einer weiteren alternativen Ausführungsform des Schritts 2504 entspricht.
  • In einem Schritt 2506 wird über der unteren Schaltschicht eine obere Schaltschicht hergestellt, und über der oberen Schaltschicht wird eine obere Elektrode hergestellt. 10 zeigt die Schnittansicht 1000, die einigen Ausführungsformen des Schritts 2506 entspricht. 20 zeigt die Schnittansicht 2000, die einigen alternativen Ausführungsformen des Schritts 2506 entspricht.
  • In einem Schritt 2508 werden die untere Schaltschicht, die obere Schaltschicht und die obere Elektrode strukturiert, sodass eine Speicherzelle über dem Substrat entsteht. 11 zeigt die Schnittansicht 1100, die einigen Ausführungsformen des Schritts 2508 entspricht. 21 zeigt die Schnittansicht 2100, die einigen alternativen Ausführungsformen des Schritts 2508 entspricht.
  • In einem Schritt 2510 wird über der Speicherzelle ein oberer leitfähiger Draht hergestellt. 13 zeigt die Schnittansicht 1300, die einigen Ausführungsformen des Schritts 2510 entspricht. 23 zeigt die Schnittansicht 2300, die einigen alternativen Ausführungsformen des Schritts 2510 entspricht.
  • In einem Schritt 2512 werden über dem oberen leitfähigen Draht eine obere leitfähige Durchkontaktierung und ein zweiter oberer leitfähiger Draht hergestellt. 14 zeigt die Schnittansicht 1400, die einigen Ausführungsformen des Schritts 2512 entspricht. 24 zeigt die Schnittansicht 2400, die einigen alternativen Ausführungsformen des Schritts 2512 entspricht.
  • Bei einigen Ausführungsformen betrifft die vorliegende Erfindung somit eine Speicherzelle, die eine obere Elektrode, eine untere Elektrode und eine Datenspeicherstruktur aufweist, die zwischen der oberen und der unteren Elektrode angeordnet ist, wobei die Datenspeicherstruktur eine untere Schaltschicht umfasst, die ein dielektrisches Material aufweist, das mit einem ersten Dotanden dotiert ist.
  • Bei einigen Ausführungsformen stellt die vorliegende Anmeldung eine Speichervorrichtung bereit, die Folgendes aufweist: ein Substrat; eine untere Elektrode über dem Substrat; eine obere Elektrode über der unteren Elektrode; und eine Datenspeicherstruktur, die zwischen der oberen und der unteren Elektrode angeordnet ist, wobei die Datenspeicherstruktur eine untere Schaltschicht über der unteren Elektrode und eine obere Schaltschicht über der unteren Schaltschicht umfasst, wobei die untere Schaltschicht ein dielektrisches Material aufweist, das mit einem ersten Dotanden dotiert ist. Bei einer Ausführungsform ist die untere Schaltschicht weiterhin mit einem zweiten Dotanden dotiert, der von dem ersten Dotanden verschieden ist. Bei einer Ausführungsform ist der erste Dotand Wasserstoff, und der zweite Dotand ist Stickstoff. Bei einer Ausführungsform weist die untere Schaltschicht einen ersten Atomanteil des ersten Dotanden und einen zweiten Atomanteil des zweiten Dotanden auf, wobei der zweite Atomanteil größer als der ersten Atomanteil ist. Bei einer Ausführungsform ist der erste Atomanteil größer als ein Atomanteil des ersten Dotanden in der oberen Schaltschicht, und der zweite Atomanteil ist größer als ein Atomanteil des zweiten Dotanden in der oberen Schaltschicht. Bei einer Ausführungsform ist die Speichervorrichtung so konfiguriert, dass sie zwischen einem hochohmigen Zustand und einem niederohmigen Zustand umschaltet, wobei in dem hochohmigen Zustand ein eigenleitendes Filament in der unteren Schaltschicht angeordnet ist, wobei das eigenleitende Filament eine Unterseite, die in Kontakt mit einer Oberseite der oberen Elektrode ist, und eine Oberseite hat, die durch die obere Schaltschicht von der oberen Elektrode beabstandet ist, und in dem niederohmigen Zustand das eigenleitende Filament in der unteren Schaltschicht angeordnet bleibt und ein oberes leitfähiges Filament so hergestellt wird, dass es sich von der Oberseite des eigenleitenden Filaments durch die obere Schaltschicht bis zu einer Oberseite der oberen Schaltschicht erstreckt. Bei einer Ausführungsform ist eine Breite des eigenleitenden Filaments kleiner als eine Breite des oberen leitfähigen Filaments. Bei einer Ausführungsform ist eine Dicke der unteren Schaltschicht kleiner als eine Dicke der oberen Schaltschicht. Bei einer Ausführungsform weist die obere Schaltschicht das dielektrische Material auf, und sie weist nicht den ersten Dotanden auf.
  • Bei einigen Ausführungsformen stellt die vorliegende Anmeldung einen integrierten Chip bereit, der Folgendes aufweist: ein Substrat; einen unteren leitfähigen Draht über dem Substrat; einen oberen leitfähigen Draht über dem unteren leitfähigen Draht; und eine RRAM-Zelle (RRAM: resistiver Direktzugriffsspeicher), die zwischen dem unteren leitfähigen Draht und dem oberen leitfähigen Draht angeordnet ist, wobei die RRAM-Zelle eine Verkappungsschicht über dem unteren leitfähigen Draht, eine untere Elektrode unter der Verkappungsschicht, eine untere Schaltschicht über der unteren Elektrode und eine obere Schaltschicht, die zwischen der unteren Schaltschicht und der Verkappungsschicht angeordnet ist, aufweist, wobei die untere und die obere Schaltschicht jeweils ein dielektrisches Material aufweisen, wobei die untere Schaltschicht mit einem ersten Dotanden und einem zweiten Dotanden codotiert ist, wobei der erste Dotand von dem zweiten Dotanden verschieden ist. Bei einer Ausführungsform ist ein Atomanteil des ersten und des zweiten Dotanden in der unteren Schaltschicht größer als ein Atomanteil des ersten und des zweiten Dotanden in der oberen Schaltschicht. Bei einer Ausführungsform nimmt eine Konzentration des ersten Dotanden von einer Oberseite der unteren Schaltschicht bis zu einem ersten Punkt unter der Oberseite der unteren Schaltschicht kontinuierlich zu, während die Konzentration des ersten Dotanden von dem ersten Punkt in einer Richtung zu einer Unterseite der unteren Schaltschicht kontinuierlich abnimmt. Bei einer Ausführungsform ist ein Abstand zwischen dem ersten Punkt und der Oberseite der unteren Schaltschicht kleiner als ein Abstand zwischen dem ersten Punkt und der Unterseite der unteren Schaltschicht. Bei einer Ausführungsform weist der integrierte Chip weiterhin eine Ätzstoppschicht über dem unteren leitfähigen Draht auf, wobei die untere Elektrode in einer Aussparung angeordnet ist, die von der Ätzstoppschicht definiert ist, und die untere Schaltschicht einen mittleren Bereich direkt über dem unteren leitfähigen Draht und einen peripheren Bereich, der von der Aussparung seitlich versetzt ist, aufweist, wobei sich eine Unterseite des mittleren Bereichs unter einer Unterseite des peripheren Bereichs befindet. Bei einer Ausführungsform befindet sich die Unterseite des mittleren Bereichs unter einer Oberseite der Ätzstoppschicht. Bei einer Ausführungsform ist eine Seitenwand der unteren Schaltschicht zwischen einer äußeren Seitenwand der unteren Elektrode und einer äußeren Seitenwand der Verkappungsschicht seitlich beabstandet.
  • Bei einigen Ausführungsformen stellt die vorliegende Anmeldung ein Verfahren zum Herstellen einer Speichervorrichtung mit den folgenden Schritten bereit: Herstellen einer unteren Elektrode über einem Substrat; Herstellen einer unteren Schaltschicht über der unteren Elektrode so, dass die untere Schaltschicht ein dielektrisches Material aufweist, das mit einem ersten Dotanden dotiert ist; Abscheiden einer oberen Schaltschicht über der unteren Schaltschicht so, dass ein Atomanteil des ersten Dotanden in der oberen Schaltschicht kleiner als ein Atomanteil des ersten Dotanden in der unteren Schaltschicht ist; Herstellen einer oberen Elektrode über der oberen Schaltschicht; und Strukturieren der unteren Schaltschicht, der oberen Schaltschicht und der oberen Elektrode, damit eine Speicherzelle entsteht. Bei einer Ausführungsform umfasst das Herstellen der unteren Schaltschicht ein Abscheiden einer unteren undotierten Schaltschicht über der unteren Elektrode, wobei die untere undotierte Schaltschicht das dielektrische Material aufweist, und ein Dotieren der unteren undotierten Schaltschicht mit dem ersten Dotanden und einem zweiten Dotanden, der von dem ersten Dotanden verschieden ist, damit die untere Schaltschicht über der unteren Elektrode entsteht. Bei einer Ausführungsform umfasst das Herstellen der unteren Schaltschicht ein Abscheiden des dielektrischen Materials über der unteren Elektrode, während es mit dem ersten Dotanden und einem zweiten Dotanden, der von dem ersten Dotanden verschieden ist, in situ codotiert wird. Bei einer Ausführungsform erstrecken sich nach dem Herstellen der unteren Schaltschicht und vor dem Herstellen der oberen Schaltschicht ein oder mehrere eigenleitende Filamente von einer Unterseite der unteren Schaltschicht bis zu einer Oberseite der unteren Schaltschicht.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/014864 [0001]

Claims (20)

  1. Speichervorrichtung mit: einem Substrat; einer unteren Elektrode über dem Substrat; einer oberen Elektrode über der unteren Elektrode; und einer Datenspeicherstruktur, die zwischen der oberen Elektrode und der unteren Elektrode angeordnet ist, wobei die Datenspeicherstruktur eine untere Schaltschicht über der unteren Elektrode und eine obere Schaltschicht über der unteren Schaltschicht umfasst, wobei die untere Schaltschicht ein dielektrisches Material aufweist, das mit einem ersten Dotanden dotiert ist.
  2. Speichervorrichtung nach Anspruch 1, wobei die untere Schaltschicht weiterhin mit einem zweiten Dotanden dotiert ist, der von dem ersten Dotanden verschieden ist.
  3. Speichervorrichtung nach Anspruch 2, wobei der erste Dotand Wasserstoff umfasst und der zweite Dotand Stickstoff umfasst.
  4. Speichervorrichtung nach Anspruch 2 oder 3, wobei die untere Schaltschicht einen ersten Atomanteil des ersten Dotanden und einen zweiten Atomanteil des zweiten Dotanden aufweist, wobei der zweite Atomanteil größer als der ersten Atomanteil ist.
  5. Speichervorrichtung nach Anspruch 4, wobei der erste Atomanteil größer als ein Atomanteil des ersten Dotanden in der oberen Schaltschicht ist und der zweite Atomanteil größer als ein Atomanteil des zweiten Dotanden in der oberen Schaltschicht ist.
  6. Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Speichervorrichtung so eingerichtet ist, dass sie zwischen einem hochohmigen Zustand und einem niederohmigen Zustand umschaltet, wobei in dem hochohmigen Zustand ein eigenleitendes Filament in der unteren Schaltschicht angeordnet ist, wobei das eigenleitende Filament eine Unterseite, die in Kontakt mit einer Oberseite der oberen Elektrode ist, und eine Oberseite hat, die durch die obere Schaltschicht von der oberen Elektrode beabstandet ist, und in dem niederohmigen Zustand das eigenleitende Filament in der unteren Schaltschicht angeordnet bleibt und ein oberes leitfähiges Filament so hergestellt wird, dass es sich von der Oberseite des eigenleitenden Filaments durch die obere Schaltschicht bis zu einer Oberseite der oberen Schaltschicht erstreckt.
  7. Speichervorrichtung nach Anspruch 6, wobei eine Breite des eigenleitenden Filaments kleiner als eine Breite des oberen leitfähigen Filaments ist.
  8. Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Dicke der unteren Schaltschicht kleiner als eine Dicke der oberen Schaltschicht ist.
  9. Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei die obere Schaltschicht das dielektrische Material aufweist, aber nicht den ersten Dotanden aufweist.
  10. Integrierter Chip mit: einem Substrat; einem unteren leitfähigen Draht über dem Substrat; einem oberen leitfähigen Draht über dem unteren leitfähigen Draht; und einer RRAM-Zelle (RRAM: resistiver Direktzugriffsspeicher), die zwischen dem unteren leitfähigen Draht und dem oberen leitfähigen Draht angeordnet ist, wobei die RRAM-Zelle eine Verkappungsschicht über dem unteren leitfähigen Draht, eine untere Elektrode unter der Verkappungsschicht, eine untere Schaltschicht über der unteren Elektrode und eine obere Schaltschicht, die zwischen der unteren Schaltschicht und der Verkappungsschicht angeordnet ist, aufweist, wobei die untere und die obere Schaltschicht jeweils ein dielektrisches Material aufweisen, wobei die untere Schaltschicht mit einem ersten Dotanden und einem zweiten Dotanden codotiert ist, wobei der erste Dotand von dem zweiten Dotanden verschieden ist.
  11. Integrierter Chip nach Anspruch 10, wobei ein Atomanteil des ersten und des zweiten Dotanden in der unteren Schaltschicht größer als ein Atomanteil des ersten und des zweiten Dotanden in der oberen Schaltschicht ist.
  12. Integrierter Chip nach Anspruch 10 oder 11, wobei eine Konzentration des ersten Dotanden von einer Oberseite der unteren Schaltschicht bis zu einem ersten Punkt unter der Oberseite der unteren Schaltschicht kontinuierlich zunimmt, während die Konzentration des ersten Dotanden von dem ersten Punkt in einer Richtung zu einer Unterseite der unteren Schaltschicht kontinuierlich abnimmt.
  13. Integrierter Chip nach Anspruch 12, wobei ein Abstand zwischen dem ersten Punkt und der Oberseite der unteren Schaltschicht kleiner als ein Abstand zwischen dem ersten Punkt und der Unterseite der unteren Schaltschicht ist.
  14. Integrierter Chip nach einem der Ansprüche 10 bis 13, der weiterhin Folgendes aufweist: eine Ätzstoppschicht über dem unteren leitfähigen Draht, wobei die untere Elektrode in einer Aussparung angeordnet ist, die von der Ätzstoppschicht definiert ist, wobei die untere Schaltschicht einen mittleren Bereich direkt über dem unteren leitfähigen Draht und einen peripheren Bereich, der von der Aussparung seitlich versetzt ist, aufweist, wobei sich eine Unterseite des mittleren Bereichs unter einer Unterseite des peripheren Bereichs befindet.
  15. Integrierter Chip nach Anspruch 14, wobei sich die Unterseite des mittleren Bereichs unter einer Oberseite der Ätzstoppschicht befindet.
  16. Integrierter Chip nach einem der Ansprüche 10 bis 15, wobei eine Seitenwand der unteren Schaltschicht zwischen einer äußeren Seitenwand der unteren Elektrode und einer äußeren Seitenwand der Verkappungsschicht seitlich beabstandet ist.
  17. Verfahren zum Herstellen einer Speichervorrichtung mit den folgenden Schritten: Herstellen einer unteren Elektrode über einem Substrat; Herstellen einer unteren Schaltschicht über der unteren Elektrode so, dass die untere Schaltschicht ein dielektrisches Material aufweist, das mit einem ersten Dotanden dotiert ist; Abscheiden einer oberen Schaltschicht über der unteren Schaltschicht so, dass ein Atomanteil des ersten Dotanden in der oberen Schaltschicht kleiner als ein Atomanteil des ersten Dotanden in der unteren Schaltschicht ist; Herstellen einer oberen Elektrode über der oberen Schaltschicht; und Strukturieren der unteren Schaltschicht, der oberen Schaltschicht und der oberen Elektrode, so dass eine Speicherzelle entsteht.
  18. Verfahren nach Anspruch 17, wobei das Herstellen der unteren Schaltschicht Folgendes umfasst: Abscheiden einer unteren undotierten Schaltschicht über der unteren Elektrode, wobei die untere undotierte Schaltschicht das dielektrische Material aufweist; und Dotieren der unteren undotierten Schaltschicht mit dem ersten Dotanden und einem zweiten Dotanden, der von dem ersten Dotanden verschieden ist, so dass die untere Schaltschicht über der unteren Elektrode entsteht.
  19. Verfahren nach Anspruch 17 oder 18, wobei das Herstellen der unteren Schaltschicht Folgendes umfasst: Abscheiden des dielektrischen Materials über der unteren Elektrode, während es mit dem ersten Dotanden und einem zweiten Dotanden, der von dem ersten Dotanden verschieden ist, in situ codotiert wird.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei sich nach dem Herstellen der unteren Schaltschicht und vor dem Herstellen der oberen Schaltschicht ein oder mehrere eigenleitende Filamente von einer Unterseite der unteren Schaltschicht bis zu einer Oberseite der unteren Schaltschicht erstrecken.
DE102020119950.3A 2020-04-24 2020-07-29 Resistive speicherzelle mit einer schaltschicht mit einem oder mehreren dotanden Pending DE102020119950A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063014864P 2020-04-24 2020-04-24
US63/014,864 2020-04-24
US16/939,455 US11430951B2 (en) 2020-04-24 2020-07-27 Resistive memory cell with switching layer comprising one or more dopants
US16/939,455 2020-07-27

Publications (1)

Publication Number Publication Date
DE102020119950A1 true DE102020119950A1 (de) 2021-10-28

Family

ID=78222813

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020119950.3A Pending DE102020119950A1 (de) 2020-04-24 2020-07-29 Resistive speicherzelle mit einer schaltschicht mit einem oder mehreren dotanden

Country Status (5)

Country Link
US (3) US11430951B2 (de)
KR (1) KR102526326B1 (de)
CN (1) CN113113533A (de)
DE (1) DE102020119950A1 (de)
TW (1) TWI752717B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309491B2 (en) * 2019-08-26 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Data storage structure for improving memory cell reliability
US11404638B2 (en) * 2020-07-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-doped data storage structure configured to improve resistive memory cell performance

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150333257A1 (en) 2012-06-14 2015-11-19 Micron Technology, Inc. Resistive memory elements, resistive memory cells, and resistive memory devices
US20160049584A1 (en) 2014-08-14 2016-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Oxide film scheme for rram structure
US20180175292A1 (en) 2016-08-11 2018-06-21 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
DE102018126665A1 (de) 2017-11-24 2019-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur und bildungsverfahren eines speicherbauteils
WO2020243417A1 (en) 2019-05-31 2020-12-03 Tokyo Electron Limited Method for controlling the forming voltage in resistive random access memory devices

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192995A (ja) * 2007-02-07 2008-08-21 Matsushita Electric Ind Co Ltd 抵抗変化素子とその製造方法ならびにそれを用いた抵抗変化型メモリ
JP6053250B2 (ja) * 2008-06-12 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR101569466B1 (ko) * 2009-12-31 2015-11-17 삼성전자주식회사 반도체 기억 소자 및 그 형성 방법
KR101823111B1 (ko) * 2011-01-20 2018-01-30 삼성전자주식회사 반도체 기억 소자 및 그 제조 방법
US8687399B2 (en) * 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
CN103250252B (zh) * 2011-10-06 2015-12-23 松下电器产业株式会社 非易失性存储元件及非易失性存储装置
US8787066B2 (en) 2011-10-26 2014-07-22 Intermolecular, Inc. Method for forming resistive switching memory elements with improved switching behavior
JP2013125903A (ja) * 2011-12-15 2013-06-24 Toshiba Corp 抵抗変化素子
US9153672B2 (en) * 2012-12-21 2015-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical BJT for high density memory
KR101977271B1 (ko) * 2013-04-05 2019-05-10 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR102029908B1 (ko) * 2013-05-20 2019-10-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
CN104299966B (zh) * 2013-07-15 2019-07-19 联华电子股份有限公司 静电放电保护结构
CN105280811B (zh) * 2014-07-03 2017-11-07 华邦电子股份有限公司 电阻式非易失性存储器装置及其制造方法
TWI548029B (zh) * 2014-10-27 2016-09-01 漢磊科技股份有限公司 半導體元件及其操作方法以及抑制漏電的結構
JP2018160547A (ja) 2017-03-22 2018-10-11 東芝メモリ株式会社 記憶装置
KR20190044780A (ko) * 2017-10-23 2019-05-02 삼성전자주식회사 비휘발성 메모리 장치
CN109817525B (zh) * 2017-11-22 2022-03-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP2019114644A (ja) 2017-12-22 2019-07-11 東芝メモリ株式会社 記憶装置
CN108615675B (zh) * 2018-05-04 2020-12-11 长江存储科技有限责任公司 衬底掺杂结构及其形成方法
US10985316B2 (en) * 2018-09-27 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode structure in memory device
US11502254B2 (en) * 2018-09-28 2022-11-15 Intel Corporation Resistive random access memory device and methods of fabrication
US10930706B2 (en) * 2019-04-23 2021-02-23 Tetramem Inc. Reducing RRAM relaxation in crossbar arrays for low current applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150333257A1 (en) 2012-06-14 2015-11-19 Micron Technology, Inc. Resistive memory elements, resistive memory cells, and resistive memory devices
US20160049584A1 (en) 2014-08-14 2016-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Oxide film scheme for rram structure
US20180175292A1 (en) 2016-08-11 2018-06-21 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
DE102018126665A1 (de) 2017-11-24 2019-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur und bildungsverfahren eines speicherbauteils
WO2020243417A1 (en) 2019-05-31 2020-12-03 Tokyo Electron Limited Method for controlling the forming voltage in resistive random access memory devices

Also Published As

Publication number Publication date
US20220336739A1 (en) 2022-10-20
KR102526326B1 (ko) 2023-04-26
CN113113533A (zh) 2021-07-13
US11430951B2 (en) 2022-08-30
US20240138272A1 (en) 2024-04-25
US11895933B2 (en) 2024-02-06
TW202141791A (zh) 2021-11-01
KR20210132572A (ko) 2021-11-04
TWI752717B (zh) 2022-01-11
US20210336135A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102017104622B4 (de) Integrierter Chip und Verfahren zu seiner Herstellung
DE102018108798B4 (de) Elektrodenstruktur und Verfahren zum Verbessern von RRAM-Leistung
DE102019107906A1 (de) Untere Elektrodenstruktur in Speichervorrichtungen
DE102017117845B4 (de) Verfahren zum Bilden einer Anordnung nichtflüchtiger Speicherzellen, Verfahren zum Bilden eines auf einem übergangsfreien Feldeffekttransistor basierenden nichtflüchtigen Speichers und eine auf einem übergangsfreien Feldeffekttransistor basierende nichtflüchtige Speicherstruktur
DE102016100024A1 (de) RRAM-Zelle mit PMOS-Zugriffstransistor
DE102019100488A1 (de) Rram-struktur
DE102019116329A1 (de) Rram mit einer barriereschicht
DE19823464A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102015120464A1 (de) Hochdichter resistiver direktzugriffsspeicher (rram)
DE102020105102A1 (de) Datenspeicherstruktur zur verbesserung der zuverlässigkeit von speicherzellen
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE102020106589A1 (de) Resistive speicherzelle mit einer niedriger bildungsspannung
DE102019104255B4 (de) Speicherstruktur mit FeRAM-Vorrichtung und Verfahren zu deren Herstellung sowie ein integrierter Chip mit einer ersten FeRAM-Zelle und einer zweiten FeRAM-Zelle
DE102021116207B4 (de) Hohlraum in Metallverschaltungsstruktur und Verfahren zum Herstellen einer solchen Struktur
DE102011004757B4 (de) Vertikale Speichertransistoren mit einem sich frei einstellenden Körperpotential, die in Vollsubstratbauelementen hergestellt sind und vergrabene Abfrage- und Wortleitungen aufweisen und Verfahren zur Herstellung der Speichertransistoren
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE102021111157A1 (de) Halbleitende metalloxid-speichervorrichtung mit wasserstoff-vermittelter schwellspannungsmodulation und deren herstellungsverfahren
DE102020119950A1 (de) Resistive speicherzelle mit einer schaltschicht mit einem oder mehreren dotanden
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung
DE102018124810B4 (de) Resistive Direktzugriffsspeichervorrichtung
DE10135580C1 (de) Kontaktintegrationsschema für Halbleiteranordnungen
DE102019129239A1 (de) Rram-struktur
DE102020122380B3 (de) Datenspeicherelement und herstellungsverfahren dafür
DE102019129936A1 (de) Rram-bauelement mit verbesserter leistung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0045000000

Ipc: H10N0070000000