DE102015110689A1 - Fein-Strukturierungsverfahren und Verfahren zum Herstellen von Halbleitervorrichtungen mit denselben - Google Patents

Fein-Strukturierungsverfahren und Verfahren zum Herstellen von Halbleitervorrichtungen mit denselben Download PDF

Info

Publication number
DE102015110689A1
DE102015110689A1 DE102015110689.2A DE102015110689A DE102015110689A1 DE 102015110689 A1 DE102015110689 A1 DE 102015110689A1 DE 102015110689 A DE102015110689 A DE 102015110689A DE 102015110689 A1 DE102015110689 A1 DE 102015110689A1
Authority
DE
Germany
Prior art keywords
structures
mask
layer
spacer
spacers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015110689.2A
Other languages
English (en)
Other versions
DE102015110689B4 (de
Inventor
Gyeong-seop Kim
Sungbong Kim
Myeongcheol Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102015110689A1 publication Critical patent/DE102015110689A1/de
Application granted granted Critical
Publication of DE102015110689B4 publication Critical patent/DE102015110689B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Fein-Strukturierungsverfahren weist ein Bilden einer Maskenschicht (45, 145) mit einer unteren und einer oberen Maskenschicht auf einer unterliegenden Schicht (20, 120), ein Bilden eines Paars von Opferstrukturen (50, 150) auf der Maskenschicht (45, 145), ein Bilden eines Verbindungsabstandshalters (64, 164) zwischen den Opferstrukturen (50, 150) und ersten Abstandshaltern (62, 162), welche voneinander mit dem Paar von Opferstrukturen (50, 150) dazwischenliegend angeordnet beabstandet sind und ein Bedecken von Seitenoberflächen der Opferstrukturen (50, 150), ein Ätzen der oberen Maskenschicht unter Verwendung der ersten Abstandshalter (62, 162) und des Verbindungsabstandshalters (64, 164) als einer Ätzmaske, um obere Maskenstrukturen zu bilden, ein Bilden von zweiten Abstandshaltern (72, 172), um Seitenoberflächen der oberen Maskenstrukturen zu bedecken, ein Ätzen der unteren Maskenschicht unter Verwendung der zweiten Abstandshalter (72, 172) als einer Ätzmaske, um untere Maskenstrukturen zu bilden und ein Ätzen der unterliegenden Schicht (20, 120) unter Verwendung der unteren Maskenstrukturen als einer Ätzmaske auf.

Description

  • QUERVERWEIS AUF EINE VERWANDTE ANMELDUNG
  • Diese Patentanmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2014-0100636 , welche am 05. August 2014 beim koreanischen Amt für gewerblichen Rechtsschutz (Korean Intellectual Property Office) eingereicht wurde, deren gesamter Inhalt hiermit durch Bezugnahme mit eingebunden ist.
  • HINTERGRUND
  • Beispielhafte Ausführungsformen der erfinderischen Konzepte beziehen sich auf Verfahren zum Bilden von feinen Strukturen und auf bezogene Verfahren zum Herstellen von Halbleitervorrichtungen, welche solche feinen Strukturierungstechniken verwenden.
  • Um eine in hohem Maße integrierte Halbleitervorrichtung zu realisieren, ist es notwendig, feine Strukturen zu bilden. Beispielsweise ist ein Verfahren zum Erhöhen der Anzahl von Vorrichtungen, welche innerhalb einer gegebenen Fläche beziehungsweise eines gegebenen Bereichs gebildet werden, die Größe der Strukturen, welche verwendet werden, um die Vorrichtungen zu bilden, zu verringern. In anderen Worten gesagt sollten Strukturen auf einem solchen Wege gebildet werden, dass ein Abstand davon oder eine Summe einer Breite jeder Struktur und ein Raum zwischen zwei benachbarten Strukturen verringert wird. Wenn jedoch die Strukturgrößen verringert werden, wird die Auflösung in einem Fotolithografie-Vorgang an die Grenze ausgedehnt und demnach wird es schwieriger und schwieriger, Strukturen zu bilden, welche kleinere Abstände haben.
  • KURZFASSUNG
  • Beispielhafte Ausführungsformen der erfinderischen Konzepte sehen ein Fein-Strukturierungsverfahren, welches in der Lage ist, eine Vielzahl von Abständen von nacheinander angeordneten Strukturen zu realisieren, und ein Verfahren zum Herstellen von Halbleitervorrichtungen, welches solche Verfahren verwendet, vor.
  • Gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte kann ein Fein-Strukturierungsverfahren ein Bilden einer Maskenschicht auf einer unterliegenden beziehungsweise darunterliegenden Schicht aufweisen, wobei die Maskenschicht eine erste Maskenschicht auf der unterliegenden Schicht und eine zweite Maskenschicht zwischen der unterliegenden Schicht und der ersten Maskenschicht aufweist, ein Bilden eines Paars von Opferstrukturen auf der Maskenschicht, ein Bilden eines Verbindungsabstandshalters, welcher einen Raum zwischen den Opferstrukturen und ersten Abstandshaltern füllt, welche voneinander mit den Opferstrukturen dazwischenliegend angeordnet beabstandet sind, wobei die ersten Abstandshalter jeweilige äußere Seitenoberflächen der Opferstrukturen bedecken, ein Ätzen der ersten Maskenschicht unter Verwendung der ersten Abstandshalter und des Verbindungsabstandshalters als einer Ätzmaske, um erste Maskenstrukturen zu bilden, ein Bilden von zweiten Abstandshaltern, um Seitenoberflächen jeder der ersten Maskenstrukturen zu bedecken, ein Ätzen der zweiten Maskenschicht unter Verwendung der zweiten Abstandshalter als einer Ätzmaske, um zweite Maskenstrukturen zu bilden, und ein Ätzen der unterliegenden Schicht unter Verwendung der zweiten Maskenstrukturen als einer Ätzmaske.
  • In beispielhaften Ausführungsformen können der Verbindungsabstandshalter und die ersten Abstandshalter durch ein Bilden einer ersten Abstandshalterschicht auf der Maskenschicht gebildet werden, welche winkelgetreu die Opferstrukturen bedeckt, und ein anisotropes Ätzen der ersten Abstandshalterschicht, um obere Oberflächen der Opferstrukturen und der Maskenschicht freizulegen. Ein erster Abstand zwischen den Opferstrukturen kann kleiner oder im Wesentlichen gleich zu zweimal einer Dicke der ersten Abstandshalterschicht sein.
  • In beispielhaften Ausführungsformen kann der erste Abstand ein- bis zweimal die Dicke der ersten Abstandshalterschicht sein.
  • In beispielhaften Ausführungsformen erstrecken sich die Opferstrukturen jeweils in einer ersten Richtung und sie können voneinander durch den ersten Abstand in einer zweiten Richtung beabstandet sein, welche im Wesentlichen rechtwinklig zu der ersten Richtung ist. Jeder der ersten Abstandshalter kann eine maximale Breite in der zweiten Richtung haben, welche im Wesentlichen gleich zu der Dicke der ersten Abstandshalterschicht ist.
  • In beispielhaften Ausführungsformen erstrecken sich die Opferstrukturen in einer ersten Richtung und sie können voneinander durch einen ersten Abstand in einer zweiten Richtung, welche im Wesentlichen rechtwinklig zu der ersten Richtung ist, beabstandet sein. Eine maximale Breite des Verbindungsabstandshalters kann im Wesentlichen gleich zu dem ersten Abstand zwischen den Opferstrukturen sein.
  • In beispielhaften Ausführungsformen sind die Opferstrukturen voneinander entlang einer zweiten Richtung beabstandet, und eine maximale Breite des Verbindungsabstandshalters in der zweiten Richtung kann kleiner als oder im Wesentlichen gleich zu zweimal einer maximalen Breite jedes der ersten Abstandshalter in der zweiten Richtung sein.
  • In beispielhaften Ausführungsformen kann die maximale Breite des Verbindungsabstandshalters ein- bis zweimal die maximale Breite jedes der ersten Abstandshalter sein.
  • In beispielhaften Ausführungsformen kann das Verfahren weiterhin ein Entfernen der Opferstrukturen vor dem Bilden der ersten Maskenstrukturen und ein Entfernen der ersten Abstandshalter und des Verbindungsabstandshalters nach dem Bilden der ersten Maskenstrukturen aufweisen. Das Bilden der zweiten Abstandshalter kann ein Bilden einer zweiten Abstandshalterschicht auf der zweiten Maskenschicht, um die ersten Maskenstrukturen winkelgetreu zu bedecken, und ein anisotropes Ätzen der zweiten Abstandshalterschicht, um obere Oberflächen der ersten Maskenstrukturen und der zweiten Maskenschicht freizulegen.
  • In beispielhaften Ausführungsformen können die Verbindungsabstandshalter dasselbe Material wie die ersten Abstandshalter aufweisen.
  • In beispielhaften Ausführungsformen kann das Verfahren weiterhin ein Vorsehen eines Substrats unter der unterliegenden Schicht aufweisen. Die Opferstrukturen können voneinander in einer zweiten Richtung beabstandet sein und die unterliegende Schicht kann geätzt werden, um untere Öffnungen zu bilden, welche das Substrat freilegen, wobei die unteren Öffnungen, eine erste, eine zweite und eine dritte untere Öffnung aufweisen, welche entlang der zweiten Richtung angeordnet sind, deren Breiten jeweils proportional zu einer Breite der Opferstruktur, einer maximalen Breite eines der ersten Abstandshalter und einer maximalen Breite des Verbindungsabstandshalters sind, wenn in der zweiten Richtung gemessen.
  • In beispielhaften Ausführungsformen kann ein Bilden des Verbindungsabstandshalters und der ersten Abstandshalter ein Bilden einer ersten Abstandshalterschicht auf der Maskenschicht aufweisen, welche winkelgetreu die Opferstrukturen bedeckt, und ein anisotropes Ätzen der ersten Abstandshalterschicht, um obere Oberflächen der Opferstrukturen und der Maskenschicht freizulegen. Die maximale Breite des ersten Abstandshalters kann durch ein Anpassen einer Dicke der ersten Abstandshalterschicht gesteuert werden.
  • In beispielhaften Ausführungsformen kann die maximale Breite des Verbindungsabstandshalters durch ein Anpassen eines Abstands zwischen den Opferstrukturen gesteuert werden.
  • In beispielhaften Ausführungsformen können die Breiten der ersten, der zweiten und der dritten unteren Öffnung voneinander unterschiedlich sein.
  • Gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte kann ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden von aktiven Strukturen, welche nach oben von einer oberen Oberfläche eines Substrats hervorstehen, und ein Bilden einer Gatestruktur, welche die aktiven Strukturen kreuzt, aufweisen. Die aktiven Strukturen können durch ein nacheinander folgendes Bilden einer unterliegenden Schicht und einer Maskenschicht auf dem Substrat, wobei die Maskenschicht eine erste Maskenschicht auf der unterliegenden Schicht und eine zweite Maskenschicht zwischen der unterliegenden Schicht und der ersten Maskenschicht aufweist, ein Bilden eines Paars von Opferstrukturen auf der Maskenschicht, ein Bilden von ersten Abstandshaltern und einem Verbindungsabstandshalter, wobei die ersten Abstandshalter voneinander mit dem Paar der Opferstrukturen dazwischenliegend angeordnet beabstandet sind, wobei die ersten Abstandshalter jeweilige äußere Seitenoberflächen der Opferstrukturen bedecken, wobei der Verbindungsabstandshalter einen Raum zwischen dem Paar der Opferstrukturen füllt, ein Ätzen der ersten Maskenschicht unter Verwendung der ersten Abstandshalter und des Verbindungsabstandshalters als einer Ätzmaske, um erste Maskenstrukturen zu bilden, ein Bilden von zweiten Abstandshaltern, um Seitenoberflächen jeder der ersten Maskenstrukturen zu bedecken, ein Ätzen der zweiten Maskenschicht unter Verwendung des zweiten Abstandshalters als einer Ätzmaske, um zweite Maskenstrukturen zu bilden, ein Ätzen der unterliegenden Schicht unter Verwendung der zweiten Maskenstrukturen als einer Ätzmaske, um untere Maskenstrukturen zu bilden, und ein Ätzen eines oberen Abschnitts des Substrats unter Verwendung der unteren Maskenstrukturen als einer Ätzmaske gebildet werden.
  • In beispielhaften Ausführungsformen können sich die Opferstrukturen parallel zu einer ersten Richtung erstrecken und können voneinander in einer zweiten Richtung, welche die erste Richtung kreuzt, beabstandet sein. Die aktiven Strukturen können eine erste aktive Struktur und eine zweite aktive Struktur aufweisen, von welchen sich jede parallel zu der ersten Richtung erstreckt und welche benachbart zueinander und beabstandet voneinander in der zweiten Richtung angeordnet sind. Weiterhin können die erste und die zweite aktive Struktur unterschiedliche Leitfähigkeitstypen voneinander haben. Ein erster Abstand zwischen der ersten und der zweiten aktiven Struktur kann proportional zu einer Breite jeder der Opferstrukturen in der zweiten Richtung sein.
  • In beispielhaften Ausführungsformen können die aktiven Strukturen weiterhin eine dritte aktive Struktur aufweisen, welche von der ersten aktiven Struktur mit der zweiten aktiven Struktur dazwischenliegend angeordnet beabstandet ist, und denselben Leitfähigkeitstyp wie die zweite aktive Struktur hat. Ein zweiter Abstand zwischen der zweiten und der dritten aktiven Struktur kann proportional zu einer maximalen Breite jedes der ersten Abstandshalter in der zweiten Richtung sein.
  • In beispielhaften Ausführungsformen können die ersten Abstandshalter und der Verbindungsabstandshalter durch ein Bilden einer ersten Abstandshalterschicht auf der Maskenschicht gebildet werden, welche winkelgetreu die Opferstrukturen bedeckt, und ein anisotropes Ätzen der ersten Abstandshalterschicht, um obere Oberflächen der Opferstrukturen und der Maskenschicht freizulegen. Die maximale Breite jedes der ersten Abstandshalter kann durch ein Anpassen einer Dicke der ersten Abstandshalterschicht gesteuert werden.
  • In beispielhaften Ausführungsformen kann eine maximale Breite jedes der ersten Abstandshalter im Wesentlichen gleich zu der Dicke der ersten Abstandshalterschicht sein.
  • In beispielhaften Ausführungsformen können die aktiven Strukturen weiterhin eine vierte aktive Struktur aufweisen, welche von der zweiten aktiven Struktur mit der ersten aktiven Struktur dazwischenliegend angeordnet beabstandet ist und denselben Leitfähigkeitstyp wie die erste aktive Struktur hat. Ein dritter Abstand zwischen der ersten und der vierten aktiven Struktur kann proportional zu einer maximalen Breite des Verbindungsabstandshalters in der zweiten Richtung sein.
  • In beispielhaften Ausführungsformen kann die maximale Breite des Verbindungsabstandshalters durch ein Anpassen eines Abstands zwischen den Opferstrukturen gesteuert werden.
  • In beispielhaften Ausführungsformen kann die maximale Breite des Verbindungsabstandshalters im Wesentlichen gleich zu dem Abstand zwischen den Opferstrukturen sein.
  • In beispielhaften Ausführungsformen können die Opferstrukturen sich in einer ersten Richtung erstrecken und können voneinander in einer zweiten Richtung, welche die erste Richtung kreuzt, beabstandet sein. Die ersten Abstandshalter und der Verbindungsabstandshalter können gebildet werden durch ein Bilden einer ersten Abstandshalterschicht auf der Maskenschicht, welche winkelgetreu die Opferstrukturen bedeckt, und ein anisotropes Ätzen der ersten Abstandshalterschicht, um obere Oberflächen der Opferstrukturen und der Maskenschicht freizulegen. Ein erster Abstand zwischen den Opferstrukturen kann kleiner sein als oder im Wesentlichen gleich zu zweimal der Dicke der ersten Abstandshalterschicht.
  • In beispielhaften Ausführungsformen kann der erste Abstand ein- bis zweimal die Dicke der ersten Abstandshalterschicht sein.
  • In beispielhaften Ausführungsformen kann das Verfahren weiterhin ein Entfernen der Opferstrukturen vor dem Bilden der ersten Maskenstrukturen und ein Entfernen der ersten Abstandshalter und des Verbindungsabstandshalters nach dem Bilden der ersten Maskenstrukturen aufweisen. Die zweiten Abstandshalter können durch ein Bilden einer zweiten Abstandshalterschicht auf der zweiten Maskenschicht gebildet werden, um die ersten Maskenstrukturen winkelgetreu zu bedecken, und ein anisotropes Ätzen der zweiten Abstandshalterschicht, um obere Oberflächen der ersten Maskenstrukturen und der zweiten Maskenschicht freizulegen.
  • In beispielhaften Ausführungsformen kann der Verbindungsabstandshalter dasselbe Material wie die ersten Abstandshalter aufweisen.
  • Gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte kann ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden einer ersten Maskenschicht auf einem Substrat aufweisen; ein Bilden einer ersten Opferstruktur und einer zweiten Opferstruktur auf der ersten Maskenschicht, wobei sich die erste und die zweite Opferstruktur jeweils in einer ersten Richtung und voneinander in einer zweiten Richtung, welche die erste Richtung kreuzt, beabstandet erstrecken, wobei jede der ersten und der zweiten Opferstruktur eine erste und eine zweite Seitenwand hat, welche sich in der ersten Richtung erstrecken; ein Bilden einer ersten Abstandshalterschicht auf der ersten Maskenschicht, welche die erste und die zweite Opferstruktur winkelgetreu bedeckt; ein anisotropes Ätzen der ersten Abstandshalterschicht, um einen Verbindungsabstandshalter zu bilden, welcher sich von der ersten Seitenwand der ersten Opferstruktur zu der ersten Seitenwand der zweiten Opferstruktur erstreckt und um jeweilige erste Abstandshalter auf den zweiten Seitenwänden der ersten und der zweiten Opferstruktur zu bilden; ein Ätzen des Substrats, um eine erste und eine zweite aktive Struktur zu bilden, welche einen ersten Leitfähigkeitstyp haben, und eine dritte und eine vierte aktive Struktur, welche einen zweiten Leitfähigkeitstyp haben, welcher dem ersten Leitfähigkeitstyp entgegengesetzt ist. Ein zweiter Abstand zwischen der dritten aktiven Struktur und der vierten aktiven Struktur ist gleich zu einer Breite des ersten Abstandshalters in der zweiten Richtung, und ein dritter Abstand zwischen der ersten aktiven Struktur und der zweiten aktiven Struktur ist gleich zu einer Breite des Verbindungsabstandshalters in der zweiten Richtung.
  • In beispielhaften Ausführungsformen kann jeder der ersten Abstandshalter eine maximale Breite in der zweiten Richtung haben, welche im Wesentlichen gleich zu der Dicke der ersten Abstandshalterschicht ist.
  • In beispielhaften Ausführungsformen kann ein erster Abstand zwischen der zweiten aktiven Struktur und der dritten aktiven Struktur weniger als eine Breite der ersten Opferstruktur in der zweiten Richtung sein.
  • In beispielhaften Ausführungsformen kann ein Ätzen des Substrats, um eine erste und eine zweite aktive Struktur zu bilden, welche den ersten Leitfähigkeitstyp haben, und eine dritte und vierte aktive Struktur, welche den zweiten Leitfähigkeitstyp haben, welcher dem ersten Leitfähigkeitstyp entgegengesetzt ist, Folgendes aufweisen: ein Ätzen der ersten Maskenschicht unter Verwendung der ersten Abstandshalter und des Verbindungsabstandshalters als einer Ätzmaske, um erste Maskenstrukturen zu bilden; ein Bilden von zweiten Abstandshalter, um Seitenoberflächen jeder der ersten Maskenstrukturen zu bedecken; und ein Ätzen einer zweiten Maskenschicht, welche zwischen der ersten Maskenschicht und dem Substrat ist, unter Verwendung der zweiten Abstandshalter als einer Ätzmaske, um zweite Maskenstrukturen zu bilden.
  • In beispielhaften Ausführungsformen kann das Verfahren weiterhin ein Ätzen einer unterliegenden Schicht aufweisen, welche zwischen der zweiten Maskenschicht und dem Substrat ist, unter Verwendung der zweiten Maskenstrukturen als einer Ätzmaske.
  • In beispielhaften Ausführungsformen kann ein Abstand zwischen den Opferstrukturen kleiner sein als oder im Wesentlichen gleich zu zweimal einer Dicke der ersten Abstandshalterschicht.
  • In beispielhaften Ausführungsformen können die erste bis vierte aktive Struktur in numerischer Reihenfolge entlang der zweiten Richtung angeordnet sein.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Beispielhafte Ausführungsformen werden klarer aus der folgenden kurzen Beschreibung zusammengenommen in Verbindung mit den beigefügten Zeichnungen verstanden werden. Die beigefügten Zeichnungen veranschaulichen nicht-beschränkende, beispielhafte Ausführungsformen, wie sie hierin beschrieben sind.
  • 1 bis 8 sind Schnittansichten, welche ein Verfahren zum Bilden von feinen Strukturen beziehungsweise Feinstrukturen gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte veranschaulichen.
  • 9A bis 16A sind Draufsichten, welche ein Verfahren zum Herstellen einer Halbleitervorrichtung unter Verwendung Fein-Strukturierungsverfahrens beziehungsweise Fein-Strukturverfahrens gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte veranschaulichen.
  • 9B bis 16B sind Schnittansichten, jeweils aufgenommen entlang einer Linie I-I' der 9A bis 16A.
  • 17A bis 19A sind Draufsichten, welche ein anderes Verfahren zum Herstellen einer Halbleitervorrichtung unter Verwendung eines Fein-Strukturierungsverfahrens gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte veranschaulichen.
  • 17B bis 19B sind Schnittansichten, jeweils aufgenommen entlang einer Linien I-I' der 17A bis 19A.
  • 20 und 21 in Verbindung mit den 16A und 19A sind Draufsichten, welche Layouts von SRAM-Bitzellen veranschaulichen, welche unter Verwendung von Fein-Strukturierungsverfahren gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte gebildet sind.
  • 22 und 23 sind Blockschaltbilder, welche Bespiele von elektronischen Vorrichtungen veranschaulichen, welche Halbleitervorrichtungen aufweisen, welche durch die oben beschriebenen Fein-Strukturierungsverfahren hergestellt sind.
  • Es sollte festgehalten werden, dass diese Figuren vorgesehen sind, um die allgemeinen Charakteristiken von Verfahren, einer Struktur und/oder Materialien, welche in bestimmten beispielhaften Ausführungsformen verwendet werden, zu veranschaulichen, und um die Beschreibung, welche untenstehend vorgesehen ist, zu ergänzen. Diese Zeichnungen sind nicht notwendigerweise maßstabsgetreu und mögen nicht präzise die exakten strukturellen Charakteristiken oder Leistungsfähigkeitscharakteristiken jeder gegebenen Ausführungsform reflektieren, und sie sollten nicht als den Bereich von Werten oder Eigenschaften definierend oder begrenzend interpretiert werden, welcher durch beispielhafte Ausführungsformen umfasst ist. Beispielsweise können die relativen Dicken und Positionierungen von Schichten, Bereichen und/oder strukturellen Elementen für die Klarheit verkleinert oder überhöht sein. Die Verwendung von ähnlichen oder identischen Bezugszeichen ist vorgesehen, um die Anwesenheit von einem ähnlichen oder identischen Element oder Merkmal anzuzeigen.
  • DETAILLIERTE BESCHREIBUNG
  • Beispielhafte Ausführungsformen der erfinderischen Konzepte werden nun vollständiger unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, in welchen beispielhafte Ausführungsformen gezeigt sind. Beispielhafte Ausführungsformen der erfinderischen Konzepte können jedoch in vielen unterschiedlichen Formen ausgeführt werden und sollten nicht als auf die Ausführungsformen, welche hierin erläutert sind, beschränkt betrachtet werden; vielmehr sind diese Ausführungsformen vorgesehen, sodass diese Offenbarung gewissenhaft und vollständig sein wird und das Konzept von beispielhaften Ausführungsformen Fachleuten vollständig übermitteln wird.
  • Es wird verstanden werden, dass wenn auf ein Element Bezug genommen wird als ”verbunden” oder ”gekoppelt” mit einem anderen Element, es mit dem anderen Element direkt verbunden oder gekoppelt sein kann oder zwischenliegende Elemente gegenwärtig sein können. Im Gegensatz hierzu sind, wenn auf ein Element Bezug genommen wird als ”direkt verbunden” oder ”direkt gekoppelt” mit einem anderen Element keine zwischenliegenden Elemente gegenwärtig. Wenn hierin verwendet, umfasst der Begriff ”und/oder” eine beliebige und alle Kombinationen von einem oder mehreren der zugeordneten aufgelisteten Gegenstände. Andere Worte, welche verwendet werden, um die Beziehung zwischen Elementen oder Schichten zu beschreiben, sollten in einer ähnlichen Art und Weise interpretiert werden (beispielsweise ”zwischen” gegenüber ”direkt zwischen”, ”benachbart” gegenüber ”direkt benachbart”, ”auf” gegenüber ”direkt auf”).
  • Es wird verstanden werden, dass, obwohl die Begriffe „erster/erste/erstes”, „zweiter/zweite/zweites” etc. hierin verwendet werden können, um verschiedene Elemente, Komponenten beziehungsweise Bestandteile, Bereiche und/oder Schichten zu beschreiben, diese Elemente, Komponenten, Bereiche und/oder Schichten nicht durch diese Begriffe beschränkt werden sollten. Diese Begriffe werden nur verwendet, um ein Element, eine Komponente, einen Bereich oder eine Schicht von einem anderen Element, einer anderen Komponente, einem anderen Bereich oder einer anderen Schicht zu unterscheiden. Demnach könnte ein erstes Element, eine erste Komponente, ein erster Bereich oder eine erste Schicht, welche untenstehend diskutiert sind, als ein zweites Element, eine zweite Komponente, ein zweiter Bereich oder eine zweite Schicht benannt werden, ohne von den Lehren der beispielhaften Ausführungsformen abzuweichen.
  • Räumlich relative Begriffe wie beispielsweise „unterhalb”, „unter”, „unterer/untere/unteres”, „über”, „oberer/obere/oberes” und dergleichen können hierin verwendet werden zur Erleichterung der Beschreibung, um ein Element oder eine Beziehung eines Merkmals zu (einem) anderen Element(en) oder Merkmal(en) zu beschreiben, wie in den Figuren veranschaulicht ist. Es wird verstanden werden, dass die räumlich relativen Begriffe vorgesehen sind, um verschiedene Orientierungen der Vorrichtung in Gebrauch oder Betrieb zusätzlich zu den Orientierungen, welche in den Figuren gezeigt sind, zu umfassen. Beispielsweise wären, wenn die Vorrichtung in den Figuren umgedreht wird, Elemente, welche als „unter” oder „unterhalb” anderen Elementen oder Merkmalen beschrieben sind, dann „über” den anderen Elementen oder Merkmalen orientiert. Demnach kann der beispielhafte Begriff „unter” sowohl eine Orientierung von über als auch unter umfassen. Die Vorrichtung kann anderweitig orientiert sein (gedreht um 90 Grad oder unter einer anderen Orientierung) und die räumlich relativen Beschreibungen beziehungsweise Beschreiber, welche hierin verwendet werden, werden demzufolge interpretiert.
  • Die Terminologie, welche hierin verwendet wird, ist ausschließlich für den Zweck des Beschreibens bestimmter Ausführungsformen und ist nicht vorgesehen, um auf beispielhafte Ausführungsformen beschränkend zu sein. Wenn hierin verwendet, sind die Singularformen „einer/eine/eines” und „der/die/das” vorgesehen, um die Pluralformen ebenso zu umfassen, solange der Zusammenhang nicht eindeutig anderweitiges anzeigt. Es wird weiterhin verstanden werden, dass die Begriffe „weist auf”, „aufweisend”, „enthält” und/oder „einschließlich” die Anwesenheit von genannten Operationen, Elementen und/oder Komponenten spezifizieren, jedoch die Anwesenheit oder Hinzufügung einer oder mehrerer anderer Operationen, Elemente, Komponenten und/oder Gruppen davon nicht ausschließen.
  • Beispielhafte Ausführungsformen der erfinderischen Konzepte sind hierin unter Bezugnahme auf Querschnittsveranschaulichungen beschrieben, welche schematische Veranschaulichungen von idealisierten Ausführungsformen (und Zwischenstrukturen) von beispielhaften Ausführungsformen sind. Als solches sind Variationen von den Formen der Veranschaulichungen als ein Ergebnis beispielsweise von Herstellungstechniken und/oder Toleranzen zu erwarten. Demnach sollten beispielhafte Ausführungsformen der erfinderischen Konzepte nicht als auf die bestimmten Formen von Bereichen, welche hierin veranschaulicht sind, beschränkt betrachtet werden, sondern sie müssen Abweichungen in Formen, welche beispielsweise von einer Herstellung resultieren, umfassen.
  • Vorrichtungen gemäß verschiedenen Ausführungsformen, welche hierin beschrieben sind, können in mikroelektronischen Vorrichtungen wie beispielsweise integrierten Schaltungen ausgeführt werden, in denen eine Mehrzahl von Vorrichtungen in derselben mikroelektronischen Vorrichtung integriert sind. Demzufolge kann (können) die Querschnittsansicht(en), welche hierin veranschaulicht ist (sind), in zwei unterschiedlichen Richtungen repliziert werden, welche in der mikroelektronischen Vorrichtung nicht orthogonal sein müssen. Demnach kann eine Draufsicht auf die mikroelektronische Vorrichtung, welche Vorrichtungen gemäß verschiedenen Ausführungsformen ausführt beziehungsweise verkörpert, welche hierin beschrieben sind, eine Mehrzahl der Vorrichtungen in einer Anordnung beziehungsweise einer Matrix und/oder in einer zweidimensionalen Struktur aufweisen, welches auf der Funktionalität der mikroelektronischen Vorrichtung basiert ist. Die Schnittansichten und Draufsichten, welche hierin vorgesehen sind, können nur einen kleinen Abschnitt der Matrix beziehungsweise der Anordnung veranschaulichen.
  • Die Vorrichtungen gemäß verschiedenen Ausführungsformen, welche hierin beschrieben sind, können unter andere Vorrichtungen abhängig von der Funktionalität der mikroelektronischen Vorrichtung eingestreut beziehungsweise vermischt werden. Darüber hinaus können mikroelektronische Vorrichtungen gemäß verschiedenen Ausführungsformen, welche hierin beschrieben sind, in einer dritten Richtung repliziert werden, welche orthogonal zu den zwei unterschiedlichen Richtungen sein kann, um dreidimensionale integrierte Schaltungen vorzusehen.
  • Demzufolge sieht (sehen) die Querschnittsansicht(en), welche hierin veranschaulicht ist (sind), Unterstützung für eine Mehrzahl von Vorrichtungen gemäß verschiedenen Ausführungsformen vor, welche hierin beschrieben sind, welche sich entlang zwei unterschiedlichen Richtungen in einer Draufsicht und/oder in drei unterschiedlichen Richtungen in einer perspektivischen Ansicht erstrecken. Beispielsweise kann, wenn ein einzelner aktiver Bereich in einer Querschnittsansicht einer Vorrichtung/Struktur veranschaulicht ist, die Vorrichtung/Struktur eine Mehrzahl von aktiven Bereichen und Transistorstrukturen (oder Speicherzellstrukturen, Gatestrukturen etc. wie für den Fall angemessen) darauf aufweisen, wie durch eine Draufsicht auf die Vorrichtung/Struktur veranschaulicht würde.
  • Solange nicht anderweitig definiert haben alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe), welche hierin verwendet werden, dieselbe Bedeutung wie allgemein durch einen Fachmann verstanden, zu dessen Fachgebiet beispielhafte Ausführungsformen der erfinderischen Konzepte gehören. Es wird weiterhin verstanden werden, dass Begriffe, wie solche, welche in herkömmlicherweise verwendeten Wörterbüchern definiert sind, als eine Bedeutung habend interpretiert werden sollten, welche konsistent mit ihrer Bedeutung in dem Zusammenhang des relevanten Fachgebiets ist, und nicht in einem idealisierten oder übermäßig formalen Sinne interpretiert werden werden, solange nicht ausdrücklich hierin so definiert.
  • Die 1 bis 8 sind Schnittansichten, welche ein Verfahren zum Bilden von feinen Strukturen gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte veranschaulichen.
  • Bezug nehmend auf 1 sind eine unterliegende Schicht beziehungsweise darunterliegende Schicht 20 und eine Maskenschicht 45 nacheinanderfolgend auf einem Substrat 10 geschichtet. Die Maskenschicht 45 kann eine erste Maskenschicht 40 auf der unterliegenden Schicht 20 und eine zweite Maskenschicht 30 zwischen der unterliegenden Schicht 20 und der ersten Maskenschicht 40 aufweisen. Opferstrukturen 50 sind auf der Maskenschicht 45 gebildet.
  • Das Substrat 10 kann ein Halbleitermaterial aufweisen. Beispielsweise kann das Substrat 10 ein Halbleiterwafer oder eine Struktur sein, welche eine epitaktische Schicht aufweist. Als ein Beispiel kann das Substrat 10 eine einkristalline, polykristalline oder amorphe Schicht aufweisen, welche aus Silizium, Germanium oder Silizium-Germanium gefertigt ist.
  • Die unterliegende Schicht 20 kann aus einem Material gebildet sein, welches eine Ätzselektivität hinsichtlich des Substrats 10 hat. Als ein Beispiel kann die unterliegende Schicht 20 gebildet sein aus oder aufweisen wenigstens eins von Siliziumoxid, Siliziumnitrid, oder Siliziumoxinitrid.
  • Die zweite Maskenschicht 30 kann aus einem Material gebildet sein, welche eine Ätzselektivität hinsichtlich der unterliegenden Schicht 20 hat. In beispielhaften Ausführungsformen kann die zweite Maskenschicht 30 eine Polysiliziumschicht aufweisen.
  • Die erste Maskenschicht 40 kann aus einem Material gebildet sein, welches eine Ätzselektivität hinsichtlich der zweiten Maskenschicht 30 hat. Als ein Beispiel kann die erste Maskenschicht 40 eine amorphe Kohlenstoffschicht (ACL = Amorphous Carbon Layer = amorphe Kohlenstoffschicht) aufweisen. Die erste Maskenschicht 40 kann weiterhin ein Silizium-enthaltendes Material (beispielsweise SiON) aufweisen.
  • Die Opferstrukturen 50 können gebildet werden unter Verwendung eines Fotolithografievorgangs. Die Opferstrukturen 50 können beispielsweise ein Fotolackmaterial oder ein Spin-auf-Hartmaske(SOH = Spin-on-Hardmask = Spin-auf-Hartmaske)-Material aufweisen. Jede der Opferstrukturen 50 kann gebildet sein, um eine erste Breite W1 zu haben, wenn in einer zweiten Richtung gemessen wird. Ein Paar von Opferstrukturen 50, welche benachbart zueinander angeordnet sind, kann voneinander um einen Abstand d in der zweiten Richtung beabstandet sein, wobei W1 > 0 und d > 0. Eine Breite und ein Abstand der Opferstrukturen 50 kann von einer Auflösung des Fotolithografievorganges abhängen.
  • Bezug nehmend auf 2 kann eine erste Abstandshalterschicht 60 gebildet werden, welche winkelgetreu die Maskenschicht 45 und die Opferstrukturen 50 bedeckt. Die erste Abstandshalterschicht 60 kann beispielsweise Siliziumoxid aufweisen. Der Abstand d zwischen den Opferstrukturen 50 kann kleiner sein als oder im Wesentlichen gleich zu zweimal einer Abscheidungsdicke t der ersten Abstandshalterschicht 60 (das heißt d ≤ 2t). In beispielhaften Ausführungsformen kann der Abstand d zwischen den Opferstrukturen 50 ein- oder zweimal die Dicke t der ersten Abstandshalterschicht 60 sein (das heißt t ≤ d ≤ 2t). Demzufolge kann die erste Abstandshalterschicht 60 gebildet werden, um einen Raum 50s zwischen dem Paar von Opferstrukturen 50 zu füllen.
  • Bezug nehmend auf 3 kann die erste Abstandshalterschicht 60 anisotrop geätzt werden, um einen Verbindungsabstandshalter 64 und erste Abstandshalter 62 zu bilden. Der Verbindungsabstandshalter 64 kann zwischen dem Paar von Opferstrukturen 50 gebildet werden, um den Raum 50s zu füllen, und die ersten Abstandshalter 62 können gebildet werden, um äußere Seitenoberflächen des Paars von Opferstrukturen 50 zu bedecken. Die ersten Abstandshalter 62 können voneinander beabstandet sein mit dem Paar von Opferstrukturen 50 dazwischenliegend angeordnet. Der anisotrope Ätzvorgang kann durchgeführt werden, um obere Oberflächen der Opferstrukturen 50 und der ersten Maskenschicht 40 freizulegen. Jeder der ersten Abstandshalter 62 kann lokal an einer äußeren Seitenoberfläche einer entsprechenden einen der Opferstrukturen 50 gebildet werden. Der Verbindungsabstandshalter 64 kann gebildet werden, um die entgegengesetzten inneren Seitenoberflächen der Opferstrukturen 50 und die obere Oberfläche der ersten Maskenschicht 40 dazwischen zu bedecken.
  • Durch ein Verwenden des anisotropen Ätzvorgangs kann jeder der ersten Abstandshalter 62 eine maximale Breite W2 haben, welche im Wesentlichen gleich der Dicke t der ersten Abstandshalterschicht 60 ist. Die maximale Breite W3 des Verbindungsabstandshalters 64 kann im Wesentlichen gleich zu dem Abstand d zwischen den Opferstrukturen 50 sein. In anderen Worten gesagt kann die maximale Breite W3 des Verbindungsabstandshalters 64 kleiner sein als oder im Wesentlichen gleich zu zweimal der maximalen Breite W2 jedes der ersten Abstandshalter 62 (das heißt W3 ≤ 2W2). In beispielhaften Ausführungsformen kann die maximale Breite W3 des Verbindungsabstandshalters 64 ein- bis zweimal die maximale Breite W2 jedes der ersten Abstandshalter 62 sein (das heißt W2 ≤ W3 ≤ 2W2).
  • Bezug nehmend auf 4 können die Opferstrukturen 50 entfernt werden. Die Opferstrukturen 50 können entfernt werden unter Verwendung beispielsweise eines Veraschungs- und/oder eines Abtrag- beziehungsweise Ablösevorgangs. Danach kann die erste Maskenschicht 40 geätzt werden unter Verwendung der ersten Abstandshalter 62 und des Verbindungsabstandshalters 64 als einer Ätzmaske, um erste Maskenstrukturen 42 zu bilden. Die ersten Maskenstrukturen 42 können gebildet werden, um erste Öffnungen 44 zu definieren beziehungsweise zu begrenzen, welche eine obere Oberfläche der zweiten Maskenschicht 30 zwischen den ersten Maskenstrukturen 42 freilegen.
  • Die ersten Maskenstrukturen 42 können Strukturen 42a einer schmalen Breite und eine Struktur 42b einer breiten Breite aufweisen. Die Strukturen 42a schmaler Breite können voneinander beabstandet sein mit der Struktur 42b großer Breite dazwischenliegend angeordnet. Jede der Strukturen 42a schmaler Breite kann eine Breite haben, welche proportional zu der maximalen Breite W2 jedes der ersten Abstandshalter 62 ist. In beispielhaften Ausführungsformen kann jede der Strukturen 42a schmaler Breite im Wesentlichen dieselbe Breite haben wie die maximale Breite W2 jedes der ersten Abstandshalter 62. Die Struktur 42b großer Breite kann eine Breite haben, welche proportional zu der maximalen Breite W3 des Verbindungsabstandshalters 64 ist. In beispielhaften Ausführungsformen kann die Struktur 42b breiter Breite im Wesentlichen dieselbe Breite haben wie die maximale Breite W3 des Verbindungsabstandshalters 64. Jede der ersten Öffnungen 44 kann eine Breite haben, welche proportional zu der ersten Breite W1 jeder der Opferstrukturen 50 ist. In beispielhaften Ausführungsformen kann jede der ersten Öffnungen 44 im Wesentlichen dieselbe Breite haben wie die erste Breite W1 jeder der Opferstrukturen 50.
  • Bezug nehmend auf 5 können die ersten Abstandshalter 62 und der Verbindungsabstandshalter 64 entfernt werden. Die ersten Abstandshalter 62 und der Verbindungsabstandshalter 64 können unter Verwendung eines Ätzrezepts entfernt werden, welches eine Ätzselektivität hinsichtlich der ersten Maskenstrukturen 42 und der zweiten Maskenschicht 30 hat. Die Entfernung der ersten Abstandshalter 62 und des Verbindungsabstandshalters 64 kann unter Verwendung beispielsweise eines Nassätzvorganges durchgeführt werden. Danach kann eine zweite Abstandshalterschicht 70 auf der zweiten Maskenschicht 30 gebildet werden, um winkelgetreu die ersten Maskenstrukturen 42 zu bedecken. Die zweite Abstandshalterschicht 70 kann beispielsweise gebildet werden aus oder aufweisen Siliziumoxid.
  • Bezug nehmend auf 6 kann die zweite Abstandshalterschicht 70 anisotrop geätzt werden, um zweite Abstandshalter 72 zu bilden, welche Seitenoberflächen der ersten Maskenstrukturen 42 bedecken. Der anisotrope Ätzvorgang kann obere Oberflächen der ersten Maskenstrukturen 42 und die zweite Maskenschicht 30 freilegen. Als ein Ergebnis des anisotropen Ätzvorgangs können die zweiten Abstandshalter 72 jeweils lokal an beziehungsweise auf den Seitenoberflächen der ersten Maskenstrukturen 42 gebildet werden. Jeder der zweiten Abstandshalter 72 kann eine erste Seitenoberfläche 72i haben, welche in Kontakt mit der ersten Maskenstruktur 42 ist, und eine zweite Seitenoberfläche 72j, welche entgegengesetzt der ersten Seitenoberfläche 72i ist.
  • Danach können die ersten Maskenstrukturen 42 entfernt werden. Die ersten Maskenstrukturen 42 können entfernt werden unter Verwendung eines Ätzrezepts, welches eine Ätzselektivität hinsichtlich der zweiten Abstandshalter 72 und der zweiten Maskenschicht 30 hat. Die ersten Maskenstrukturen 42 können beispielsweise unter Verwendung eines Nassätzvorgangs entfernt werden.
  • Als ein Ergebnis der Entfernung der ersten Maskenstrukturen 42 können vorläufige Öffnungen 74 gebildet werden, welche die zweite Maskenschicht 30 zwischen den zweiten Abstandshaltern 72 freilegen. Die vorläufigen Öffnungen 74 können eine erste vorläufige Öffnung 74a, eine zweite vorläufige Öffnung 74b und eine dritte vorläufige Öffnung 74c aufweisen, welche voneinander in der zweiten Richtung beabstandet sind. Die erste vorläufige Öffnung 74a kann zwischen der zweiten und der dritten vorläufigen Öffnung 74b und 74c sein.
  • Die erste vorläufige Öffnung 74a kann durch die zweiten Seitenoberflächen 72j eines benachbarten Paars der zweiten Abstandshalter und die obere Oberfläche der zweiten Maskenschicht 30 dazwischen definiert beziehungsweise begrenzt werden. Jede zweite vorläufige Öffnung 74b kann durch die ersten Seitenoberflächen 72i eines benachbarten Paars der zweiten Abstandshalter 72 definiert beziehungsweise begrenzt werden, welche an den Seitenoberflächen einer der Strukturen 42a schmaler Breite gebildet wurden und durch die obere Oberfläche der zweiten Maskenschicht 30 dazwischen. Die dritte vorläufige Öffnung 74c kann definiert beziehungsweise begrenzt werden durch die ersten Seitenoberflächen 72i eines benachbarten Paars von zweiten Abstandshaltern 72, welche an beziehungsweise auf den Seitenoberflächen der Struktur 42b breiter Breite gebildet wurden, und durch die obere Oberfläche der zweiten Maskenschicht 30 dazwischen. Demzufolge kann die zweite vorläufige Öffnung 74b eine Breite haben, welche proportional zu der maximalen Breite W2 des ersten Abstandshalters 62 ist, und die dritte vorläufige Öffnung 74c kann eine Breite haben, welche proportional zu der maximalen Breite W3 des Verbindungsabstandshalters 64 ist. In beispielhaften Ausführungsformen kann die zweite vorläufige Öffnung 74b im Wesentlichen dieselbe Breite wie die maximale Breite W2 des ersten Abstandshalters 62 haben, und die dritte vorläufige Öffnung 74c kann im Wesentlichen dieselbe Breite wie die maximale Breite W3 des Verbindungsabstandshalters 64 haben. Die erste vorläufige Öffnung 74a kann eine minimale Breite W4 haben, welche proportional zu der ersten Breite W1 der Opferstruktur 50 sein kann. Die minimale Breite W4 der ersten vorläufigen Öffnung 74a kann kleiner sein als die erste Breite W1 der Opferstruktur 50 (das heißt W4 < W1).
  • Bezug nehmend auf 7 kann die zweite Maskenschicht 30 unter Verwendung der zweiten Abstandshalter 72 als einer Ätzmaske geätzt werden, um zweite Maskenstrukturen 32 zu bilden. Die zweiten Maskenstrukturen 32 können zweite Öffnungen 34 definieren beziehungsweise begrenzen, welche die obere Oberfläche der unterliegenden Schicht 20 dazwischen freilegen. Eine Breite jeder der zweiten Öffnungen 34 kann proportional zu derjenigen einer entsprechenden einen der vorläufigen Öffnungen 74 sein. In beispielhaften Ausführungsformen kann jede der zweiten Öffnungen 34 im Wesentlichen dieselbe Breite haben wie eine entsprechende eine der vorläufigen Öffnungen 74.
  • Bezug nehmend auf 8 können die zweiten Abstandshalter 72 entfernt werden. Die Entfernung der zweiten Abstandshalter 72 kann durchgeführt werden unter Verwendung eines Ätzrezepts, welches eine Ätzselektivität hinsichtlich der zweiten Maskenstrukturen 32 und der unterliegenden Schicht 20 hat. Als ein Beispiel kann die Entfernung der zweiten Abstandshalter 72 beispielsweise unter Verwendung eines Nassätzvorgangs durchgeführt werden.
  • Die unterliegende Schicht 20 kann unter Verwendung der zweiten Maskenstrukturen 32 als eine Ätzmaske geätzt werden, um untere Maskenstrukturen 22 zu bilden. Die unteren Maskenstrukturen 22 können untere Öffnungen 24 definieren beziehungsweise begrenzen, welche die obere Oberfläche des Substrats 10 dazwischen freilegen.
  • Eine Breite jeder der unteren Öffnungen 24 kann proportional zu derjenigen einer entsprechenden einen der zweiten Öffnungen 34 sein. In beispielhaften Ausführungsformen kann jede der unteren Öffnungen 24 im Wesentlichen dieselbe Breite haben wie diejenige einer entsprechenden einen der zweiten Öffnungen 34.
  • Die unteren Öffnungen 24 können eine erste untere Öffnung 24a, eine zweite untere Öffnung 24b und eine dritte untere Öffnung 24c aufweisen, welche voneinander in der zweiten Richtung beabstandet sind. Die erste untere Öffnung 24a kann zwischen der zweiten und dritten unteren Öffnung 24b und 24c sein.
  • Die zweite untere Öffnung 24b kann eine Breite haben, welche proportional zu der maximalen Breite W2 des ersten Abstandshalters 62 ist, und die dritte untere Öffnung 24c kann eine Breite haben, welche proportional zu der maximalen Breite W3 des Verbindungsabstandshalters 64 ist. In beispielhaften Ausführungsformen kann die zweite untere Öffnung 24b im Wesentlichen dieselbe Breite haben wie die maximale Breite W2 des ersten Abstandshalters 62, und die dritte untere Öffnung 24c kann im Wesentlichen dieselbe Breite wie die maximale Breite W3 des Verbindungsabstandshalters 64 haben. Die erste untere Öffnung 24a kann eine zweite Breite W5 haben, welche proportional zu der ersten Breite W1 der Opferstruktur 50 sein kann. Die zweite Breite W5 der ersten unteren Öffnung 24a kann kleiner sein als die erste Breite W1 der Opferstruktur 50 (das heißt W5 < W1). In beispielhaften Ausführungsformen kann die zweite Breite W5 der ersten unteren Öffnung 24a im Wesentlichen gleich zu der minimalen Breite W4 der ersten vorläufigen Öffnung 74a sein.
  • In beispielhaften Ausführungsformen können die Breiten der ersten, zweiten und dritten unteren Öffnung 24a, 24b und 24c jeweils proportional zu der ersten Breite W1 der Opferstruktur 50, der maximalen Breite W2 des ersten Abstandshalters 62 und der maximalen Breite W3 des Verbindungsabstandshalters 64 sein. Die maximale Breite W2 des ersten Abstandshalters 62 kann durch die Dicke t der ersten Abstandshalterschicht 60 gesteuert werden, und die maximale Breite W3 des Verbindungsabstandshalters 64 kann durch den Abstand d zwischen dem Paar der Opferstrukturen 50 gesteuert werden. In anderen Worten gesagt können die erste Breite W1 der Opferstruktur 50, die Dicke t der ersten Abstandshalterschicht 60 und der Abstand d zwischen dem Paar der Opferstrukturen 50 verwendet werden, um jeweils die Breiten der ersten bis dritten unteren Öffnung 24a, 24b und 24c zu steuern. Dies bedeutet, dass das oben beschriebene feine Strukturierungsverfahren verwendet werden kann, um eine Mehrzahl von Abständen von nacheinanderfolgend angeordneten Strukturen zu realisieren.
  • Die 9A bis 16A sind Draufsichten, welche ein Verfahren zum Herstellen einer Halbleitervorrichtung unter Verwendung eines Fein-Strukturierungsverfahrens gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte veranschaulichen. Die 9B bis 16B sind Schnittansichten, jeweils aufgenommen entlang einer Linie I-I' der 9A bis 16A.
  • Bezug nehmend auf die 9A und 9B können eine unterliegende Schicht 120 und eine Maskenschicht 145 nacheinanderfolgend auf einem Substrat 100 gebildet werden. Die Maskenschicht 145 kann eine erste Maskenschicht 140 auf der unterliegenden Schicht 120 und eine zweite Maskenschicht 130 zwischen der unterliegenden Schicht 120 und der ersten Maskenschicht 140 aufweisen. Eine Ätzstoppschicht 147 kann auf der Maskenschicht 145 gebildet werden.
  • Das Substrat 10 kann ein Halbleitermaterial aufweisen. Beispielsweise kann das Substrat 10 ein Halbleiterwafer oder eine Struktur sein, welche eine epitaktische Schicht aufweist. Als ein Beispiel kann das Substrat 10 eine einkristalline, polykristalline oder amorphe Schicht aufweisen, welche aus Silizium, Germanium oder Silizium-Germanium gefertigt ist. Die unterliegende Schicht 20 kann aus einem Material gebildet werden, welches eine Ätzselektivität hinsichtlich des Substrats 10 hat. Als ein Beispiel kann die unterliegende Schicht 20 gebildet werden aus oder aufweisen wenigstens eines von Siliziumoxid, Siliziumnitrid oder Siliziumoxinitrid. Die zweite Maskenschicht 30 kann gebildet werden aus einem Material, welches eine Ätzselektivität hinsichtlich der unterliegenden Schicht 20 hat. Als ein Beispiel kann die zweite Maskenschicht 30 gebildet werden aus oder aufweisen Polysilizium. Die erste Maskenschicht 40 kann aus einem Material gebildet werden, welches eine Ätzselektivität hinsichtlich der zweiten Maskenschicht 30 hat. Als ein Beispiel kann die erste Maskenschicht 40 gebildet werden aus oder aufweisen eine amorphe Kohlenstoffschicht (ACL = Amorphous Carbon Layer = amorphe Kohlenstoffschicht). Die Ätzstoppschicht 147 kann gebildet werden aus oder aufweisen beispielsweise Siliziumoxinitrid (SiOn).
  • Opferstrukturen 150 können auf der Ätzstoppschicht 147 gebildet werden. Jede Opferstruktur 150 kann eine linienförmige Struktur sein, welche sich in einer ersten Richtung D1 erstreckt. Die Opferstrukturen 150 können entlang einer zweiten Richtung D2 angeordnet sein, welche die erste Richtung D1 kreuzt. Die zweite Richtung D2 kann rechtwinklig zu der ersten Richtung D1 sein. Jede der Opferstrukturen 150 kann gebildet werden, um eine erste Breite W1 zu haben, wenn in der zweiten Richtung D2 gemessen. Ein Paar von Opferstrukturen 150 kann voneinander in der zweiten Richtung D2 durch einen Abstand d beabstandet sein (wobei W1 > 0 und d > 0).
  • Die Opferstrukturen 150 können gebildet werden unter Verwendung eines Fotolithografievorgangs. Als ein Beispiel können die Opferstrukturen 150 beispielsweise ein Fotolackmaterial oder ein Spin-auf-Hartmaske(SOH = Spin-on-Hardmask = Spin-auf-Hartmaske)-Material aufweisen. Eine Breite und ein Abstand der Opferstruktur 150 kann von einer Auflösungsfähigkeit des Fotolithografievorgangs abhängen.
  • Eine Antireflexionsstruktur 149 kann unter jeder Opferstruktur 150 gebildet werden. Die Antireflexionsstrukturen 149 können beispielsweise aus einer organischen antireflexiven Beschichtungs(ARC = Anti-Reflective Coating = antireflexive Beschichtung)-Schicht gebildet werden.
  • Bezug nehmend auf die 10A und 10B kann ein Verbindungsabstandshalter 164 gebildet werden, um einen Raum 150s zwischen dem Paar von Opferstrukturen 150 zu füllen, und erste Abstandshalter 162 können gebildet werden, um entgegengesetzte äußere Seitenoberflächen des Paares von Opferstrukturen 150 zu bedecken. Der Verbindungsabstandshalter 164 und die ersten Abstandshalter 162 können gebildet werden durch ein Bilden einer ersten Abstandshalterschicht (nicht gezeigt) auf der Ätzstoppschicht 147, um die Opferstrukturen 150 winkelgetreu zu bedecken, und dann ein anisotropes Ätzen der ersten Abstandshalterschicht. Der Verbindungsabstandshalter 164 und die ersten Abstandshalter 162 können gebildet werden unter Verwendung des feinen Strukturierungsverfahrens, welches voranstehend unter Bezugnahme auf die 2 und 3 beschrieben wurde.
  • Als ein Ergebnis des anisotropen Ätzvorgangs kann die maximale Breite W2 jedes der ersten Abstandshalter 162 im Wesentlichen gleich zu einer Dicke t der ersten Abstandshalterschicht sein, wie obenstehend unter Bezugnahme auf die 2 und 3 beschrieben ist. Die maximale Breite W3 des Verbindungsabstandshalters 164 kann im Wesentlichen gleich zu dem Abstand d zwischen den Opferstrukturen 50 sein. Die maximale Breite W3 des Verbindungsabstandshalters 164 kann kleiner sein als oder im Wesentlichen gleich zweimal der maximalen Breite W2 jedes der ersten Abstandhalter 162 (das heißt W3 ≤ 2W2). In beispielhaften Ausführungsformen kann die maximale Breite W3 des Verbindungsabstandshalters 164 ein- bis zweimal die maximale Breite W2 jedes der ersten Abstandshalter 162 sein (das heißt W2 ≤ W3 ≤ 2W2).
  • Bezug nehmend auf die 11A und 11B können die Opferstrukturen 150 und die Antireflexionsstrukturen 149 entfernt werden. Die Entfernung der Opferstrukturen 150 und der Antireflexionsstrukturen 149 kann durchgeführt werden unter Verwendung beispielsweise eines Veraschungs- und/oder eines Abtrag- beziehungsweise Ablösevorgangs. Danach können die Ätzstoppschicht 147 und die erste Maskenschicht 140 unter Verwendung der ersten Abstandshalter 162 und des Verbindungsabstandshalters 164 als einer Ätzmaske geätzt werden, um Ätzstoppstrukturen 148 und erste Maskenstrukturen 142 zu bilden. Die ersten Maskenstrukturen 142 können erste Öffnungen 144 definieren beziehungsweise begrenzen, welche die obere Oberfläche der zweiten Maskenschicht 130 dazwischen freilegen.
  • Die ersten Maskenstrukturen 142 können Strukturen 142a kleiner Breite beziehungsweise schmaler Breite und eine Struktur 142b breiter Breite aufweisen. Die Strukturen 142a schmaler Breite können voneinander mit der Struktur 142b breiter Breite dazwischenliegend angeordnet beabstandet sein. Jede der Strukturen 142a schmaler Breite kann eine Breite haben, welche proportional zu der maximalen Breite W2 jedes der ersten Abstandshalter 162 ist. In beispielhaften Ausführungsformen kann jede der Strukturen 142a schmaler Breite im Wesentlichen dieselbe Breite haben wie die maximale Breite W2 jedes der ersten Abstandshalter 162. Die Struktur 142b breiter Breite kann eine Breite haben, welche proportional zu der maximalen Breite W3 des Verbindungsabstandshalters 164 ist. In beispielhaften Ausführungsformen kann die Struktur 142b breiter Breite im Wesentlichen dieselbe Breite haben wie die maximale Breite W3 des Verbindungsabstandshalters 164. Jede der ersten Öffnungen 144 kann eine Breite haben, welche proportional zu der ersten Breite W1 jeder der Opferstrukturen 150 ist. In beispielhaften Ausführungsformen kann jede der ersten Öffnungen 144 im Wesentlichen dieselbe Breite wie die erste Breite W1 jeder der Opferstrukturen 150 haben.
  • Die Ätzstoppstrukturen 148 können zwischen den ersten Abstandshaltern 162 und den Strukturen 142a schmaler Breite und zwischen dem Verbindungsabstandshalter 164 und der Struktur 142b breiter Breite zwischenliegend angeordnet sein.
  • Bezug nehmend auf die 12A und 12B können die ersten Abstandshalter 162, der Verbindungsabstandshalter 164 und die Ätzstoppstrukturen 148 entfernt werden. Die ersten Abstandshalter 162, der Verbindungsabstandshalter 164 und die Ätzstoppstrukturen 148 können entfernt werden unter Verwendung eines Ätzrezepts, welche eine Ätzselektivität hinsichtlich der ersten Maskenstrukturen 142 und der zweiten Maskenschicht 130 hat.
  • Danach können zweite Abstandshalter 172 gebildet werden, um Seitenoberflächen der ersten Maskenstrukturen 142 zu bedecken. Die zweiten Abstandshalter 172 können gebildet werden durch ein Bilden einer zweiten Abstandshalterschicht (nicht gezeigt) auf der zweiten Maskenschicht 130, um die ersten Maskenstrukturen 142 winkelgetreu zu bedecken und dann ein anisotropes Ätzen der zweiten Abstandshalterschicht. Die zweiten Abstandshalter 172 können gebildet werden unter Verwendung des feinen Strukturierungsverfahrens, welches obenstehend unter Bezugnahme auf die 5 und 6 beschrieben ist. Jeder der zweiten Abstandshalter 172 kann eine erste Seitenoberfläche 172i haben, welche die erste Maskenstruktur 142 kontaktiert beziehungsweise berührt, und eine zweite Seitenoberfläche 172j, entgegengesetzt der ersten Seitenoberfläche 172i.
  • Als ein Ergebnis des anisotropen Ätzvorgangs kann eine erste vorläufige Öffnung 174a gebildet werden, welche die obere Oberfläche der zweiten Maskenschicht 130 zwischen den zweiten Abstandshaltern 172 freilegt. Die erste vorläufige Öffnung 174a kann durch die zweiten Seitenoberflächen 172j von benachbarten einen der zweiten Abstandshalter 172 und die obere Oberfläche der zweiten Maskenschicht 130 dazwischen definiert beziehungsweise begrenzt werden. Die erste vorläufige Öffnung 174a kann eine minimale Breite W4 haben, welche proportional zu der ersten Breite W1 der Opferstruktur 150 ist. Die minimale Breite W4 der ersten vorläufigen Öffnung 174a kann kleiner sein als die erste Breite W1 der Opferstruktur 150.
  • Bezug nehmend auf die 13A und 13B können die ersten Maskenstrukturen 142 entfernt werden. Die ersten Maskenstrukturen 142 können unter Verwendung eines Ätzrezepts, welches eine Ätzselektivität hinsichtlich der zweiten Abstandshalter 172 und der zweiten Maskenschicht 130 hat, entfernt werden. Als ein Ergebnis der Entfernung der ersten Maskenstrukturen 142 können eine zweite vorläufige Öffnung 174b und eine dritte vorläufige Öffnung 174c zwischen den zweiten Abstandshaltern 172 gebildet werden, welche die obere Oberfläche der zweiten Maskenschicht 130 freilegen. Die zweite vorläufige Öffnung 174b kann durch die ersten Seitenoberflächen 172i eines Paars der zweiten Abstandshalter 172 definiert beziehungsweise begrenzt werden, welche an beiden Seiten der Struktur 142a schmaler Breite und durch die obere Oberfläche der zweiten Maskenschicht 130 dazwischen gebildet wurden. Die dritte vorläufige Öffnung 174c kann durch die ersten Seitenoberflächen 172i eines Paars der zweiten Abstandshalter 172 definiert beziehungsweise begrenzt werden, welche an beiden Seiten der Struktur 142b breiter Breite und durch die obere Oberfläche der zweiten Maskenschicht 130 dazwischen gebildet wurden.
  • Die erste, zweite und dritte vorläufige Öffnung 174a, 174b und 174c können entlang der zweiten Richtung D2 gebildet werden. Die erste vorläufige Öffnung 174a kann zwischen der zweiten und dritten vorläufigen Öffnung 174b und 174c positioniert werden. Die zweite vorläufige Öffnung 174b kann eine Breite haben, welche proportional zu der maximalen Breite W2 des ersten Abstandshalters 162 ist, und die dritte vorläufige Öffnung 174c kann eine Breite haben, welche proportional zu der maximalen Breite W3 des ersten Verbindungsabstandshalters 164 ist. In beispielhaften Ausführungsformen kann die zweite vorläufige Öffnung 174b im Wesentlichen dieselbe Breite haben wie die maximale Breite W2 des ersten Abstandshalters 162, und die dritte vorläufige Öffnung 174c kann im Wesentlichen dieselbe Breite haben wie die maximale Breite W3 des Verbindungsabstandshalters 164. Die erste, zweite und dritte vorläufige Öffnung 174a, 174b und 174c können vorläufige Öffnungen 174 bilden, welche durch die zweiten Abstandshalter 172 definiert beziehungsweise begrenzt sind.
  • Die zweite Maskenschicht 130 kann unter Verwendung der zweiten Abstandshalter 172 als eine Ätzmaske geätzt werden, um zweite Maskenstrukturen 132 zu bilden. Die zweiten Maskenstrukturen 132 können gebildet werden, um zweite Öffnungen 134 zu definieren beziehungsweise zu begrenzen, welche die obere Oberfläche der unterliegenden Schicht 120 dazwischen freilegen. Eine Breite jeder der zweiten Öffnungen 134 kann proportional zu derjenigen einer entsprechenden einen der vorläufigen Öffnungen 174 sein. In beispielhaften Ausführungsformen kann jede der zweiten Öffnungen 134 im Wesentlichen dieselbe Breite haben wie diejenige einer entsprechenden einen der vorläufigen Öffnungen 174.
  • Bezug nehmend auf die 14A und 14B können die zweiten Abstandshalter 172 entfernt werden. Die zweiten Abstandshalter 172 können entfernt werden unter Verwendung eines Ätzrezepts, welches eine Ätzselektivität hinsichtlich der zweiten Maskenstrukturen 132 und der unterliegenden Schicht 120 hat.
  • Die unterliegende Schicht 120 kann geätzt werden unter Verwendung der zweiten Maskenstrukturen 132 als einer Ätzmaske, um untere Maskenstrukturen 122 zu bilden. Die unteren Maskenstrukturen 122 können untere Öffnungen 124 definieren beziehungsweise begrenzen, welche die obere Oberfläche des Substrats 100 dazwischen freilegen.
  • Die unteren Öffnungen 124 können eine erste untere Öffnung 124a, eine zweite untere Öffnung 124b und eine dritte untere Öffnung 124c aufweisen, welche voneinander in der zweiten Richtung beabstandet sind. Die erste untere Öffnung 124a kann zwischen der zweiten und dritten unteren Öffnung 124b und 124c gebildet werden.
  • Die zweite untere Öffnung 124b kann eine Breite haben, welche proportional zu der maximalen Breite W2 des ersten Abstandshalters 162 ist, und die dritte untere Öffnung 124c kann eine Breite haben, welche proportional zu der maximalen Breite W3 des Verbindungsabstandshalters 164 ist. In beispielhaften Ausführungsformen kann die zweite untere Öffnung 124b im Wesentlichen dieselbe Breite haben wie die maximale Breite W2 des ersten Abstandshalters 162 und die dritte untere Öffnung 124c kann im Wesentlichen dieselbe Breite haben wie die maximale Breite W3 des Verbindungsabstandshalters 164. Die erste untere Öffnung 124a kann eine zweite Breite W5 haben, welche proportional zu der ersten Breite W1 der Opferstruktur 150 ist. Die zweite Breite W5 der ersten unteren Öffnung 124a kann kleiner sein als die erste Breite W1 der Opferstrukturen 150. In beispielhaften Ausführungsformen kann die zweite Breite W5 der ersten unteren Öffnung 124a im Wesentlichen gleich zu der minimalen Breite W4 der ersten vorläufigen Öffnung 174a sein.
  • Bezug nehmend auf die 15A und 15B kann ein oberer Abschnitt des Substrats 100 unter Verwendung der zweiten Maskenstrukturen 132 und der unteren Maskenstrukturen 122 als einer Ätzmaske geätzt werden, um Gräben 102 und aktive Strukturen AP zu bilden, welche durch die Gräben 102 definiert beziehungsweise begrenzt werden. In bestimmten Ausführungsformen kann wenigstens ein Abschnitt der zweiten Maskenstrukturen 132 während des Ätzvorgangs entfernt werden.
  • Die aktiven Strukturen AP können linienförmige Strukturen sein, welche sich in der ersten Richtung D1 erstrecken, welche voneinander in der zweiten Richtung D2 beabstandet sind. Wenn in einer Schnittansicht betrachtet, können obere Abschnitte jeder der aktiven Strukturen AP nach oben von der oberen Oberfläche des Substrats 100 hervorstehen.
  • Danach können Vorrichtungsisolierstrukturen ST jeweils in den Gräben 102 gebildet werden. Als ein Beispiel können die Vorrichtungsisolierstrukturen ST durch ein Bilden einer Vorrichtungsisolationsschicht (nicht gezeigt) auf dem Substrat 100 gebildet werden, um die Gräben 102 zu füllen und dann ein Planarisieren der Vorrichtungsisolationsschicht, um das Substrat 100 freizulegen. In bestimmten Ausführungsformen können die unteren Maskenstrukturen 122 während des Planarisierungsvorgangs entfernt werden. Obere Abschnitte der Vorrichtungsisolierstrukturen ST können vertikal ausgespart werden, um obere Abschnitte der aktiven Strukturen AP freizulegen. Die freiliegenden oberen Abschnitte der aktiven Strukturen AP können als aktive Finnen AF dienen.
  • Die aktiven Strukturen AP können aktive Strukturen AP1 (hierin nachstehend erste aktive Strukturen), welche einen ersten Leitfähigkeitstyp haben, und aktive Strukturen AP2 (hierin nachstehend zweite aktive Strukturen), welche einen zweiten Leitfähigkeitstyp haben, aufweisen. Der erste Leitfähigkeitstyp kann unterschiedlich von oder entgegengesetzt zu dem zweiten Leitfähigkeitstyp sein. Die Leitfähigkeitstypen der ersten und zweiten aktiven Strukturen AP1 und AP2 kann erreicht werden durch ein Durchführen eines Ionenimplantationsvorgangs auf dem Substrat 100, beispielhaften Ausführungsformen der erfinderischen Konzepte sind jedoch nicht darauf beschränkt.
  • In beispielhaften Ausführungsformen können ein Paar der ersten aktiven Strukturen AP1 und zwei Paare der zweiten aktiven Strukturen AP2 auf dem Substrat 100 vorgesehen werden. Ein Paar der zweiten aktiven Strukturen AP2 kann von einem anderen Paar der zweiten aktiven Strukturen AP2 beabstandet sein, und das Paar der ersten aktiven Strukturen AP1 kann dazwischenliegend angeordnet sein.
  • Ein erster Abstand d1 zwischen einer ersten aktiven Struktur AP1 und einer benachbarten zweiten aktiven Struktur AP2 kann proportional zu der ersten Breite W1 der Opferstruktur 150 sein. Der erste Abstand d1 kann kleiner sein als die erste Breite W1 der Opferstruktur 150. In beispielhaften Ausführungsformen kann der erste Abstand d1 im Wesentlichen gleich zu der zweiten Breite W5 der ersten unteren Öffnung 124a sein. Ein zweiter Abstand d2 zwischen den zweiten aktiven Strukturen AP2 jedes Paars von zweiten aktiven Strukturen AP2 kann proportional zu der maximalen Breite W2 des ersten Abstandshalters 162 sein. In beispielhaften Ausführungsformen kann der zweite Abstand d2 im Wesentlichen gleich zu der maximalen Breite W2 des ersten Abstandshalters 162 sein. Ein dritter Abstand d3 zwischen den ersten aktiven Strukturen AP1 des Paars von ersten aktiven Strukturen AP1 kann proportional zu der maximalen Breite W3 des Verbindungsabstandshalters 164 sein. In beispielhaften Ausführungsformen kann der dritte Abstand d3 im Wesentlichen gleich zu der maximalen Breite W3 des Verbindungsabstandshalters 164 sein.
  • In beispielhaften Ausführungsformen können der erste, zweite und dritte Abstand d1, d2 und d3 jeweils proportional zu der ersten Breite W1 der Opferstruktur 150, der maximalen Breite W2 des ersten Abstandshalters 162 und der maximalen Breite W3 des Verbindungsabstandshalters 164 sein. Wie unter Bezugnahme auf die 2 und 3 beschrieben ist, kann die maximale Breite W2 des ersten Abstandshalters 162 durch die Dicke t der ersten Abstandshalterschicht gesteuert beziehungsweise kontrolliert werden, und die maximale Breite W3 des Verbindungsabstandshalters 164 kann durch den Abstand d zwischen dem Paar von Opferstrukturen 150 gesteuert werden. In anderen Worten gesagt können die erste Breite W1 der Opferstruktur 150, die Dicke t der ersten Abstandshalterschicht und der Abstand d zwischen dem Paar von Opferstrukturen 150 verwendet werden, um den jeweiligen ersten bis dritten Abstand d1, d2 und d3 zu steuern. Demzufolge kann das obenstehend beschriebene feine Strukturierungsverfahren verwendet werden, um eine Vielzahl von Abständen der aktiven Strukturen AP zu erlauben, welche nacheinanderfolgend angeordnet werden.
  • Bezug nehmend auf die 16A und 16B können Gatestrukturen G auf dem Substrat 100 gebildet werden, um die aktiven Strukturen AP zu kreuzen. Jede der Gatestrukturen G kann eine dielektrische Gatestruktur 104, eine Gateelektrode 106 und eine Deckstruktur 108 aufweisen, welche nacheinanderfolgend auf dem Substrat 100 geschichtet beziehungsweise gestapelt sind. Die Gatestruktur G kann gebildet werden durch ein Strukturieren einer dielektrischen Gateschicht, einer Gateelektrodenschicht und einer Deckschicht, welche nacheinanderfolgend auf dem Substrat 100 geschichtet sind. Die dielektrische Gatestruktur 104 kann gebildet werden aus oder aufweisen wenigstens eines einer Siliziumoxidschicht, einer Siliziumoxinitridschicht oder Materialien mit hohem k, deren dielektrische Konstanten höher sind als diejenige von Siliziumoxid. Die Gateelektrode 106 kann wenigstens eines von dotierten Halbleitern, Metallen oder leitfähigen Metallnitriden aufweisen. Die Deckstruktur 108 kann wenigstens eines einer Siliziumoxidschicht, einer Siliziumnitridschicht oder einer Siliziumoxinitridschicht aufweisen. Obwohl nicht gezeigt können Gateabstandshalter an beziehungsweise auf beiden Seitenoberflächen jeder der Gatestrukturen G gebildet werden. In beispielhaften Ausführungsformen kann ein Abschnitt der ersten aktiven Struktur AP1 entfernt werden vor der Bildung der Gatestrukturen G. Beispielsweise kann, wenn in der ersten Richtung D1 gemessen, eine Länge der ersten aktiven Struktur AP1 kleiner sein als diejenige der zweiten aktiven Struktur AP2.
  • Source-/Drain-Bereiche können in oder auf beziehungsweise an Abschnitten der aktiven Strukturen AP gebildet werden, welche an beiden Seiten jeder Gatestruktur G positioniert sind. Andere Abschnitte der aktiven Finnen AF, welche unter den Gatestrukturen G positioniert sind, können als Kanalbereiche von Transistoren dienen. Danach können erste und zweite Kontakte CT1 und CT2 gebildet werden. Die ersten Kontakte CT1 können verwendet werden, um Source-/Drain-Spannungen an die Source-/Drain-Bereiche anzulegen, und die zweiten Kontakte CT2 können verwendet werden, um Gatespannungen an die Gateelektroden 106 anzulegen.
  • Die 17A bis 19A sind Draufsichten, welche ein anderes Verfahren zum Herstellen einer Halbleitervorrichtung unter Verwendung eines Fein-Strukturierungsverfahrens gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte veranschaulichen. Die 17B bis 19B sind Schnittansichten, aufgenommen jeweils entlang einer Linie I-I' der 17A bis 19A. Für eine prägnante Beschreibung kann ein Element oder ein Schritt, welches/welcher vorangehend unter Bezugnahme auf die 9A bis 16A und 9B bis 16B beschrieben wurde, durch ein ähnliches oder identisches Bezugszeichen ohne eine Wiederholung der Beschreibung davon identifiziert werden.
  • Zuerst können Stapel der unteren Maskenstrukturen 122 und der zweiten Maskenstrukturen 132 auf dem Substrat 100, wie unter Bezugnahme auf die 9A bis 14A und 9B bis 14B beschrieben, gebildet werden.
  • Bezug nehmend auf die 17A und 17B kann der obere Abschnitt des Substrats 100 unter Verwendung der zweiten Maskenstrukturen 132 und der unteren Maskenstrukturen 122 als einer Ätzmaske geätzt werden, um erste Gräben 102a und aktive Strukturen AP zu bilden, welche durch die ersten Gräben 102a definiert beziehungsweise begrenzt sind. Die aktiven Strukturen AP können linienförmige Strukturen sein, welche sich in der ersten Richtung D1 erstrecken, und können voneinander in der zweiten Richtung D2 beabstandet sein. Wenn in einer Schnittansicht betrachtet, kann jede der aktiven Strukturen AP nach oben von der oberen Oberfläche des Substrats 100 hervorstehen. Die zweiten Maskenstrukturen 132 und die unteren Maskenstrukturen 122 können nach der Bildung der ersten Gräben 102a entfernt werden.
  • In den vorliegenden Ausführungsformen kann eine dritte Maskenstruktur 180 auf dem Substrat 100 gebildet werden, um wenigstens eine der aktiven Strukturen AP freizulegen. Die dritte Maskenstruktur 180 kann beispielsweise ein SOH-Material aufweisen.
  • Bezug nehmend auf die 18A und 18B kann das Substrat 100 unter Verwendung der dritten Maskenstruktur 180 als einer Ätzmaske geätzt werden, um zweite Gräben 102b zu bilden. Die zweiten Gräben 102b können Bodenoberflächen haben, welche tiefer sind als diejenigen der ersten Gräben 102a, wenn von der oberen Oberfläche des Substrats 100 gemessen. Wenigstens eine der aktiven Strukturen AP, welche durch die dritte Maskenstruktur 180 freigelegt sind, kann während des Ätzvorgangs entfernt werden.
  • Die dritte Maskenstruktur 180 kann nach der Bildung der zweiten Gräben 102b entfernt werden. Die dritte Maskenstruktur 180 kann unter Verwendung beispielsweise eines Veraschungs- und/oder eines Abtrag- beziehungsweise Ablösevorgangs entfernt werden.
  • Danach können die Vorrichtungsisolierstrukturen ST gebildet werden, um die ersten und zweiten Gräben 102a und 102b zu füllen. Die Vorrichtungsisolierstrukturen ST können gebildet werden unter Verwendung des Vorgangs, welcher obenstehend unter Bezugnahme auf die 15A und 15B beschrieben ist. Obere Abschnitte der aktiven Strukturen AP, welche durch die Vorrichtungsisolierstrukturen ST freigelegt sind beziehungsweise freiliegend sind, können als aktive Firmen AF dienen.
  • Die aktiven Strukturen AP können erste aktive Strukturen AP1 und zweite aktive Strukturen AP2 aufweisen, welche unterschiedliche Leitfähigkeitstypen voneinander haben. In den vorliegenden Ausführungsformen können ein Paar von ersten aktiven Strukturen AP1 und ein Paar von zweiten aktiven Strukturen AP2 an beziehungsweise auf dem Substrat vorgesehen sein. Das Paar von zweiten aktiven Strukturen AP2 kann voneinander mit dem Paar von ersten aktiven Strukturen AP1 dazwischenliegend angeordnet beabstandet sein. Ein erster Abstand d1 zwischen einer ersten aktiven Struktur AP1 und einer zweiten aktiven Struktur AP2, welche dazu benachbart ist, kann proportional zu der ersten Breite W1 der Opferstruktur 150 sein, welche obenstehend unter Bezugnahme auf 10B beschrieben ist. Der erste Abstand d1 kann kleiner sein als die erste Breite W1 der Opferstruktur 150. In beispielhaften Ausführungsformen kann der erste Abstand d1 im Wesentlichen gleich zu der zweiten Breite W5 der ersten unteren Öffnung 124a sein, welche unter Bezugnahme auf 14B beschrieben ist. Ein dritter Abstand d3 zwischen den ersten aktiven Strukturen AP1 kann proportional zu der maximalen Breite W3 des Verbindungsabstandshalters 164 sein, welcher obenstehend unter Bezugnahme auf 10B beschrieben ist. In beispielhaften Ausführungsformen kann der dritte Abstand d3 im Wesentlichen gleich zu der maximalen Breite W3 des Verbindungsabstandshalters 164 sein.
  • Bezug nehmend auf beispielhafte Ausführungsformen der erfinderischen Konzepte können sechs aktive Strukturen AP unter Verwendung eines Paars der Opferstrukturen 150 gebildet werden. In dem Fall, in dem eine Einheitszelle sechs aktive Strukturen AP aufweist, wie obenstehend unter Bezugnahme auf die 9A bis 16A beschrieben ist, mag ein zusätzlicher Vorgang zum Entfernen unnötiger aktiver Strukturen AP nicht notwendig sein. Weiterhin kann im dem Fall, in dem die Einheitszelle vier aktive Strukturen AP benötigt, ein zusätzlicher Vorgang durchgeführt werden, um die unnötigen aktiven Strukturen AP zu entfernen.
  • Bezug nehmend auf die 19A und 19B können Gatestrukturen G auf dem Substrat 100 gebildet werden, um die aktiven Strukturen AP zu kreuzen. Jede der Gatestrukturen G kann eine dielektrische Gatestruktur 104, eine Gateelektrode 106 und eine Deckstruktur 108 aufweisen, welche nacheinanderfolgend auf dem Substrat 108 gestapelt beziehungsweise geschichtet sind. Obwohl nicht gezeigt, können Gateabstandshalter an beziehungsweise auf den jeweiligen Seitenoberflächen jeder der Gatestrukturen G gebildet werden. In beispielhaften Ausführungsformen kann ein Abschnitt der ersten aktiven Struktur AP1 vor der Bildung der Gatestrukturen G entfernt werden. Beispielsweise kann, wenn in der ersten Richtung D1 gemessen, eine Länge der ersten aktiven Struktur AP1 kürzer sein als diejenige der zweiten aktiven Struktur AP2. Source-/Drain-Bereiche können in oder an beziehungsweise auf Abschnitten der aktiven Strukturen AP gebildet werden, welche an beiden Seiten jeder Gatestruktur G positioniert sind. Andere Abschnitte der aktiven Firmen AF, welche unter den Gatestrukturen G positioniert sind, können als die Kanalbereiche der Transistoren dienen. Danach können erste und zweite Kontakte CT1 und CT2 gebildet werden. Die ersten Kontakte CT1 können verwendet werden, um Source-/Drain-Spannungen an die Source-/Drain-Bereiche anzulegen, und die zweiten Kontakte CT2 können verwendet werden, um Gatespannungen an die Gateelektroden 106 anzulegen.
  • Die 16A, 19A, 20 und 21 sind Draufsichten, welche Layouts von SRAM-Bitzellen veranschaulichen, welche unter Verwendung von Fein-Strukturierungsverfahren gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte gebildet werden. In der vorliegenden Beschreibung bezieht sich der Begriff ”Bitzelle” auf eine Einheitszelle, welche konfiguriert ist, um ein Bit von Daten darin zu speichern.
  • Bezug nehmend auf 16A kann in einigen Ausführungsformen eine SRAM-Bitzelle vorgesehen sein, welche aktive Strukturen AP und Vorrichtungsisolierstrukturen ST aufweist, welche die aktiven Strukturen definieren. Die aktiven Strukturen AP können sich parallel zu einer ersten Richtung D1 erstrecken und können voneinander in einer zweiten Richtung D2, welche die erste Richtung D1 kreuzt, beabstandet sein. Die aktiven Strukturen AP können erste aktive Strukturen AP1 und zweite aktive Strukturen AP2 aufweisen, welche unterschiedliche Leitfähigkeitstypen voneinander haben. In der beispielhaften Ausführungsform der 16A können ein Paar von ersten aktiven Strukturen AP1 und zwei Paare von zweiten aktiven Strukturen AP2 in der Bitzelle vorgesehen sein. Das Paar von zweiten aktiven Strukturen AP2 kann von einem anderen Paar von zweiten aktiven Strukturen AP2 beabstandet sein, und das Paar von ersten aktiven Strukturen AP1 kann dazwischenliegend angeordnet sein.
  • In den vorliegenden Ausführungsformen können ein erster Abstand d1 zwischen einer ersten aktiven Struktur AP1 und einer zweiten aktiven Struktur AP2 benachbart dazu, ein zweiter Abstand d2 zwischen benachbarten zweiten aktiven Strukturen AP2 und ein dritter Abstand d3 zwischen den ersten aktiven Strukturen AP1 unterschiedlich voneinander sein. In anderen Worten gesagt können aktive Strukturen mit verschiedenen Abständen nacheinander folgend angeordnet werden.
  • In beispielhaften Ausführungsformen kann, wenn in der ersten Richtung D1 gemessen, eine Länge der ersten aktiven Strukturen AP1 kürzer sein diejenige der zweiten aktiven Strukturen AP2. Gatestrukturen G können über die aktiven Strukturen AP1 und AP2 kreuzen, und jede der Gatestrukturen G kann eine dielektrische Gatestruktur, eine Gateelektrode und eine Deckstruktur aufweisen, welche nacheinanderfolgend auf den aktiven Strukturen AP1 und AP2 geschichtet sind.
  • Source-/Drain-Bereiche können in oder an beziehungsweise auf Abschnitten der aktiven Strukturen AP1 und AP2 gebildet werden, welche an beiden Seiten jeder Gatestruktur G positioniert sind. Andere Abschnitte der aktiven Strukturen AP1 und AP2, welche unter den Gatestrukturen G positioniert sind, können als Kanalbereiche von Transistoren, welche die Bitzelle aufbauen beziehungsweise bilden, dienen. Erste und zweite Kontakte CT1 und CT2 können in der Bitzelle vorgesehen sein. Die ersten Kontakte CT1 können verwendet werden, um Source-/Drain-Spannungen an die Source-/Drain-Bereiche anzulegen, und die zweiten Kontakte CT2 können verwendet werden, um Gatespannungen an die Gateelektroden 106 anzulegen. Obwohl nicht gezeigt, kann eine Zwischenverbindungsstruktur, welche mit den ersten und den zweiten Kontakten CT1 und CT2 verbunden ist, in der Bitzelle vorgesehen sein. Demzufolge kann die Bitzelle als eine Einheitsschaltung verwendet werden, welche in der Lage ist ein Bit von Daten zu speichern.
  • Bezug nehmend auf die 19A kann in anderen Ausführungsformen eine SRAM-Bitzelle vorgesehen sein, welche aktive Strukturen AP und Vorrichtungsisolierstrukturen ST aufweist, welche die aktiven Strukturen AP begrenzen beziehungsweise definieren. Die aktiven Strukturen AP können sich in einer ersten Richtung D1 erstrecken und können voneinander in einer zweiten Richtung D2, welche die erste Richtung D1 kreuzt, beabstandet sein. Die aktiven Strukturen AP können erste aktive Strukturen AP1 und zweite aktive Strukturen AP2 aufweisen, welche unterschiedliche Leitfähigkeitstypen voneinander haben.
  • Ein Paar von ersten aktiven Strukturen AP1 und ein Paar von zweiten aktiven Strukturen AP2 sind in der Bitzelle vorgesehen. Das Paar von zweiten aktiven Strukturen AP2 kann voneinander mit dem Paar von ersten aktiven Strukturen AP1 dazwischenliegend angeordnet beabstandet sein. Ein erster Abstand d1 zwischen einer ersten aktiven Struktur AP1 und einer zweiten aktiven Struktur AP2, welche benachbart dazu ist, und ein dritter Abstand d3 zwischen den ersten aktiven Strukturen AP1 kann unterschiedlich voneinander sein.
  • Mit Ausnahme dieser Unterschiede kann die SRAM-Bitzelle der 19A konfiguriert sein, um im Wesentlichen dieselben Merkmale wie diejenigen der 16A zu haben.
  • Bezug nehmend auf 20 kann in noch anderen Ausführungsformen eine SRAM-Bitzelle vorgesehen sein, welche aktive Strukturen AP und Vorrichtungsisolierstrukturen ST, welche die aktiven Strukturen definieren beziehungsweise begrenzen, aufweist. Die aktiven Strukturen AP können sich in einer ersten Richtung D1 erstrecken und können voneinander in einer zweiten Richtung D2, welche die erste Richtung D1 kreuzt, beabstandet sein. Die aktiven Strukturen AP können erste aktive Strukturen AP1 und zweite aktive Strukturen AP2 aufweisen, welche unterschiedliche Leitfähigkeitstypen voneinander haben.
  • Ein Paar von ersten aktiven Strukturen, AP1 und zwei Gruppen der zweiten aktiven Strukturen AP2 können in der Bitzelle vorgesehen sein. Beispielsweise können die zweiten aktiven Strukturen AP2 erste und zweite Gruppen G1 und G2 aufweisen, welche voneinander mit dem Paar von ersten aktiven Strukturen AP1 dazwischenliegend angeordnet beabstandet sind, und von welche jede wenigstens drei aktive Strukturen AP2 aufweist.
  • Hier können ein erster Abstand d1 zwischen der ersten aktiven Struktur AP1 und der zweiten aktiven Struktur AP2, welche benachbart dazu ist, ein Abstand d2 zwischen benachbarten einen der zweiten aktiven Strukturen AP2 und ein dritter Abstand d3 zwischen den ersten aktiven Strukturen AP1 unterschiedlich voneinander sein.
  • Mit Ausnahme dieser Unterschiede kann die SRAM-Bitzelle der 20 konfiguriert sein, um im Wesentlichen dieselben Merkmale wie diejenigen der 16A zu haben.
  • Bezug nehmend auf 21 kann in noch weiteren Ausführungsformen eine SRAM-Bitzelle vorgesehen sein, welche aktive Strukturen AP und Vorrichtungsisolierstrukturen ST, welche die aktiven Strukturen AP definieren beziehungsweise begrenzen, aufweist. Die aktiven Strukturen AP können erste aktive Strukturen AP1 und zweite aktive Strukturen AP2 aufweisen, welche unterschiedlich Leitfähigkeitstypen voneinander haben.
  • Die Bitzelle kann einen ersten Bereich R1 und einen zweiten Bereich R2 aufweisen, welche voneinander durch die Vorrichtungsisolierstruktur ST getrennt sein können. In beispielhaften Ausführungsformen können ein Paar von ersten aktiven Strukturen AP1 und zwei Paare von zweiten aktiven Strukturen AP2 in dem ersten Bereich R1 vorgesehen sein. Die zwei Paare von zweiten aktiven Strukturen AP2 können voneinander beabstandet sein, und das Paar der ersten aktiven Strukturen AP1 kann dazwischenliegend angeordnet sein. Weiterhin können wenigstens drei aktive Strukturen AP mit demselben Leitfähigkeitstyp in dem zweiten Bereich R2 vorgesehen sein.
  • In dem ersten Bereich R1 können ein erster Abstand d1 zwischen einer ersten aktiven Struktur AP1 und einer zweiten aktiven Struktur AP2, welche benachbart dazu ist, ein zweiter Abstand d2 zwischen den zweiten aktiven Strukturen AP2 in einem Paar von zweiten aktiven Strukturen AP2 und ein dritter Abstand d3 zwischen den ersten aktiven Strukturen AP1 unterschiedlich voneinander sein.
  • Mit Ausnahme dieser Unterschiede kann die SRAM-Bitzelle der 21 konfiguriert sein, um im Wesentlichen dieselben Merkmale wie diejenigen der 16A zu haben.
  • Die 22 und 23 sind Blockschaltbilder, welche Beispiele von elektronischen Vorrichtungen veranschaulichen, welche Halbleitervorrichtungen aufweisen, welche gemäß den oben beschriebenen Fein-Strukturierungsverfahren hergestellt sind.
  • Bezug nehmend auf 22 kann eine elektronische Vorrichtung 1300 eine Halbleitervorrichtung aufweisen, welche durch das oben beschriebene Fein-Strukturierungsverfahren hergestellt ist, und kann in einem eines persönlichen digitalen Assistenten (PDA = Personal Digital Assistant = Persönlicher digitaler Assistent), eines Laptopcomputers, eines mobilen Computers, eines Webtablet, eines drahtlosen Telefons, eines Mobiltelefons, eines digitalen Musikabspielgeräts, einer verdrahteten oder drahtlosen elektronischen Vorrichtung oder einer komplexen elektronischen Vorrichtung, welche wenigstens zwei davon aufweist, verwendet werden. Die elektronische Vorrichtung 1300 kann eine Steuerung beziehungsweise einen Controller 1310, eine Eingabe-/Ausgabevorrichtung 1320 wie beispielsweise ein Keypad, eine Tastatur und/oder eine Anzeige, eine Speichervorrichtung 1330 und eine drahtlose Schnittstelle 1340 aufweisen, welche miteinander über einen Bus 1350 verbunden sind. Der Controller 1310 kann beispielsweise wenigstens einen Mikroprozessor, einen digitalen Signalvorgang, einen Mikrocontroller oder dergleichen aufweisen. Die Speichervorrichtung 1330 kann konfiguriert sein, um einen Befehlscode, der durch den Controller 1310 zu verwenden ist, und/oder Verwenderdaten zu speichern. Die Speichervorrichtung 1330 kann eine Halbleitervorrichtung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte aufweisen. Die elektronische Vorrichtung 1300 kann eine drahtlose Schnittstelle 1340 verwenden, welche konfiguriert ist, um Daten zu übertragen zu oder um Daten zu empfangen von einem drahtlosen Kommunikationsnetzwerk unter Verwendung eines RF-Signals beziehungsweise Funksignals. Die drahtlose Schnittstelle 1340 kann beispielsweise eine Antenne, einen drahtlosen Transceiver und so weiter aufweisen. Das elektronische System 1300 kann in einem Kommunikationsschnittstellenprotokoll eines Kommunikationssystems wie beispielsweise CDMA, GSM, NADC, E-TDMA, WCDMA, CDMA2000, Wi-Fi, Muni Wi-Fi, Bluetooth, DECT, Wireless USB, Flash-OFDM, IEEE 802.20, GPRS, iBurst, WiBro, WiMAX, WiMAX-Advanced, UMTS-TDD, HSPA, EVDO, LTE-Advanced, MMDS, und so weiter verwendet werden.
  • Bezug nehmend auf 23 wird ein Speichersystem, welches eine Halbleitervorrichtung aufweist, welche durch den oben beschriebenen Fein-Strukturierungsvorgang hergestellt ist, beschrieben werden. Das Speichersystem 1400 kann eine Speichervorrichtung 1410 zum Speichern von großen Mengen von Daten und einen Speichercontroller beziehungsweise eine Speichersteuerung 1420 aufweisen. Der Speichercontroller 1420 steuert die Speichervorrichtung 1410, um Daten, welche in der Speichervorrichtung 1410 gespeichert sind, zu lesen, oder um Daten in die Speichervorrichtung 1410 in Antwort auf ein Lese-/Schreibanforderung eines Host 1430 zu schreiben. Der Speichercontroller 1420 kann eine Adressmappingtabelle beziehungsweise Adresszuordnungstabelle zum Mappen beziehungsweise Zuordnen einer Adresse, welche von dem Host 1430 vorgesehen ist (beispielsweise eine mobile Vorrichtung oder ein Computersystem), in eine physikalische Adresse der Speichervorrichtung 1410 aufweisen. Die Speichervorrichtung 1410 kann Halbleitervorrichtungen gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte aufweisen.
  • Die Halbleitervorrichtungen, welche obenstehend offenbart sind, können eingehaust beziehungsweise gekapselt werden unter Verwendung verschiedener und unterschiedlicher Einhausungs- beziehungsweise Packungstechniken. Beispielsweise können Halbleitervorrichtungen gemäß den vorstehenden Ausführungsformen gekapselt werden unter Verwendung einer beliebigen einer package on package(POP)-Technik, einer ball grid array(BGA)-Technik, einer chip scale package(CSP)-Technik, einer plastic leaded chip carrier(PLCC)-Technik, einer plastic dual in-line package(PDIP)-Technik, einer die in waffle pack-Technik, einer die in wafer form-Technik, einer chip on board(COB)-Technik, einer ceramic dual in-line package(CERDIP)-Technik, einer plastic quad flat package(PQFP)-Technik, einer thin quad flat package(TQFP)-Technik, einer small outline package(SOIC)-Technik, einer shrink small outline package(SSOP)-Technik, einer thin small outline package(TSOP)-Technik, einer thin quad flat package(TQFP)-Technik, einer system in package(SIP)-Technik, einer multi-chip package(MCP)-Technik, einer wafer-level fabricated package(WFP)-Technik und einer wafer-level processed stack package(WSP)-Technik.
  • Das Gehäuse, in welchem die Halbleitervorrichtung gemäß einer der obigen beispielhaften Ausführungsformen angebracht ist, kann weiterhin wenigstens eine Halbleitervorrichtung (beispielsweise einen Controller beziehungsweise eine Steuerung und/oder eine Logikvorrichtung) aufweisen, welche die Halbleitervorrichtung steuert.
  • Gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte können Breiten von nacheinanderfolgend angeordneten Öffnungen durch ein Anpassen von Breiten von und Abständen zwischen Opferstrukturen und einer Abscheidungsdicke einer Abstandshalterschicht gesteuert werden. Dies macht es möglich, eine Vielzahl von Abständen für nacheinander folgend angeordnete Strukturen zu erreichen. Weiterhin macht es dieses Verfahren möglich, eine Vielzahl von Abständen von aktiven Strukturen, welche nacheinanderfolgend in einer Halbleitervorrichtung angeordnet werden, zu realisieren.
  • Während beispielhafte Ausführungsformen der erfinderischen Konzepte insbesondere gezeigt und beschrieben wurden, wird durch Fachleute verstanden werden, dass Abwandlungen beziehungsweise Variationen in der Form und im Detail darin getätigt werden können, ohne von dem Gedanken und Umfang der beigefügten Ansprüche abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2014-0100636 [0001]
  • Zitierte Nicht-Patentliteratur
    • IEEE 802.20 [0137]

Claims (25)

  1. Fein-Strukturierungsverfahren, das Folgendes aufweist: ein Bilden einer Maskenschicht (45, 145) auf einer unterliegenden Schicht (20, 120), wobei die Maskenschicht (45, 145) eine erste Maskenschicht (40, 140) auf der unterliegenden Schicht (20, 120) und eine zweite Maskenschicht (30, 130) zwischen der unterliegenden Schicht (20, 120) und der ersten Maskenschicht (40, 140) aufweist; ein Bilden eines Paars von Opferstrukturen (50, 150) auf der Maskenschicht (45, 145); ein Bilden eines Verbindungsabstandshalters (64, 164) und erster Abstandshalter (62, 162), wobei der Verbindungsabstandshalter (64, 164) einen Raum zwischen den Opferstrukturen (50, 150) füllt, wobei die ersten Abstandshalter (62, 162) voneinander mit den Opferstrukturen (50, 150) dazwischenliegend angeordnet beabstandet sind, wobei die ersten Abstandshalter (62, 162) jeweilige äußere Seitenoberflächen der Opferstrukturen (50, 150) bedecken, ein Ätzen der ersten Maskenschicht (40, 140) unter Verwendung der ersten Abstandshalter (62, 162) und des Verbindungsabstandshalters (64, 164) als einer Ätzmaske, um erste Maskenstrukturen (42, 142) zu bilden; ein Bilden von zweiten Abstandshaltern (72, 172), um Seitenoberflächen jeder der ersten Maskenstrukturen (42, 142) zu bedecken; ein Ätzen der zweiten Maskenschicht (30, 130) unter Verwendung der zweiten Abstandshalter (72, 172) als einer Ätzmaske, um zweite Maskenstrukturen (32, 132) zu bilden; und ein Ätzen der unterliegenden Schicht (20, 120) unter Verwendung der zweiten Maskenstrukturen (32, 132) als einer Ätzmaske.
  2. Verfahren nach Anspruch 1, wobei das Bilden des Verbindungsabstandshalters (64, 164) und der ersten Abstandshalter (62, 162) Folgendes aufweist: ein Bilden einer ersten Abstandshalterschicht (60) auf der Maskenschicht (45, 145), welche die Opferstrukturen (50, 150) winkelgetreu bedeckt; und ein anisotropes Ätzen der ersten Abstandshalterschicht (60), um obere Oberflächen der Opferstrukturen (50, 150) und der Maskenschicht (45, 145) freizulegen, wobei ein erster Abstand zwischen den Opferstrukturen (50, 150) kleiner ist als oder gleich zweimal einer Dicke der ersten Abstandshalterschicht (60).
  3. Verfahren nach Anspruch 2, wobei der erste Abstand ein- oder zweimal die Dicke der ersten Abstandshalterschicht (60) ist.
  4. Verfahren nach Anspruch 2, wobei die Opferstrukturen (50, 150) sich jeweils in einer ersten Richtung erstrecken und voneinander durch den ersten Abstand in einer zweiten Richtung, welche im Wesentlichen rechtwinklig zu der ersten Richtung ist, beabstandet sind, und wobei jeder der ersten Abstandshalter (62, 162) eine maximale Breite in der zweiten Richtung hat, welche im Wesentlichen gleich zu der Dicke der ersten Abstandshalterschicht (60) ist.
  5. Verfahren nach Anspruch 1, wobei die Opferstrukturen (50, 150) sich in einer ersten Richtung erstrecken und voneinander durch einen ersten Abstand in einer zweiten Richtung, welche im Wesentlichen rechtwinklig zu der ersten Richtung ist, beabstandet sind, und wobei eine maximale Breite des Verbindungsabstandshalters (64, 164) in der zweiten Richtung im Wesentlichen gleich zu dem ersten Abstand zwischen den Opferstrukturen (50, 150) ist.
  6. Verfahren nach Anspruch 1, wobei die Opferstrukturen (50, 150) voneinander entlang einer zweiten Richtung beabstandet sind, und wobei eine maximale Breite des Verbindungsabstandshalters (64, 164) in der zweiten Richtung kleiner ist als oder im Wesentlichen gleich zweimal einer maximalen Breite jedes der ersten Abstandshalter (62, 162) in der zweiten Richtung.
  7. Verfahren nach Anspruch 6, wobei die maximale Breite des Verbindungsabstandshalters (64, 164) ein- oder zweimal die maximale Breite jedes der ersten Abstandshalter (62, 162) ist.
  8. Verfahren nach Anspruch 1, weiterhin aufweisend: ein Entfernen der Opferstrukturen (50, 150) vor dem Bilden der ersten Maskenstrukturen (42, 142), und ein Entfernen der ersten Abstandshalter (62, 162) und des Verbindungsabstandshalters (64, 164) nach dem Bilden der ersten Maskenstrukturen (42, 142), und wobei das Bilden der zweiten Abstandshalter (72, 172) Folgendes aufweist: ein Bilden einer zweiten Abstandshalterschicht (70) auf der zweiten Maskenschicht (30, 130), um die ersten Maskenstrukturen (42, 142) winkelgetreu zu bedecken; und ein anisotropes Ätzen der zweiten Abstandshalterschicht (70), um obere Oberflächen der ersten Maskenstrukturen (42, 142) und der zweiten Maskenschicht (30, 130) freizulegen.
  9. Verfahren nach Anspruch 1, wobei der Verbindungsabstandshalter (64, 164) dasselbe Material wie die ersten Abstandshalter (62, 162) aufweist.
  10. Verfahren nach Anspruch 1, weiterhin aufweisend ein Vorsehen eines Substrats (10, 100) unter der unterliegenden Schicht (20, 120), wobei die Opferstrukturen (50, 150) voneinander in einer zweiten Richtung beabstandet sind, und wobei die unterliegende Schicht (20, 120) geätzt wird, um untere Öffnungen (124) zu bilden, welche das Substrat (10, 100) freilegen, wobei die unteren Öffnungen (124) eine erste, eine zweite und eine dritte untere Öffnung (124a, 124b, 124c) aufweisen, welche entlang der zweiten Richtung angeordnet sind, und deren Breiten jeweils proportional zu einer Breite der Opferstruktur (50, 150), einer maximalen Breite eines der ersten Abstandshalter (62, 162) und einer maximalen Breite des Verbindungsabstandshalters (64, 164) sind, wenn in der zweiten Richtung gemessen.
  11. Verfahren nach Anspruch 10, wobei das Bilden des Verbindungsabstandshalters (64, 164) und der ersten Abstandshalter (62, 162) Folgendes aufweist: ein Bilden einer ersten Abstandshalterschicht (60) auf der Maskenschicht (45, 145), welche die Opferstrukturen (50, 150) winkelgetreu bedeckt; und ein anisotropes Ätzen der ersten Abstandshalterschicht (60), um obere Oberflächen der Opferstrukturen (50, 150) und der Maskenschicht (45, 145) freizulegen, wobei die maximale Breite des ersten Abstandshalters (62, 162) durch ein Anpassen einer Dicke der ersten Abstandshalterschicht (60) gesteuert wird.
  12. Verfahren nach Anspruch 10, wobei die maximale Breite des Verbindungsabstandshalters (64, 164) durch ein Anpassen eines Abstands zwischen den Opferstrukturen (50, 150) gesteuert wird.
  13. Verfahren nach Anspruch 10, wobei die Breite der ersten, zweiten und dritten unteren Öffnungen /124a, 124b, 124c) unterschiedlich voneinander sind.
  14. Verfahren zum Herstellen einer Halbleitervorrichtung, das Folgendes aufweist: ein Bilden von aktiven Strukturen (AP), welche von einer oberen Oberfläche eines Substrats (10, 100) nach oben hervorstehen, und ein Bilden einer Gatestruktur (G), welche die aktiven Strukturen (AP) kreuzt; wobei das Bilden der aktiven Strukturen (AP) Folgendes aufweist: ein nacheinanderfolgendes Bilden einer unterliegenden Schicht (20, 120) und einer Maskenschicht (45, 145) auf dem Substrat (10, 100), wobei die Maskenschicht (45, 145) eine erste Maskenschicht (40, 140) auf der unterliegenden Schicht (20, 120) und eine zweite Maskenschicht (30, 130) zwischen der unterliegenden Schicht (20, 120) und der ersten Maskenschicht (40, 140) aufweist, ein Bilden eines Paars von Opferstrukturen (50, 150) auf der Maskenschicht (45, 145); ein Bilden von ersten Abstandshaltern (62, 162) und einem Verbindungsabstandshalter (64, 164), wobei die ersten Abstandshalter (62, 162) voneinander mit dem Paar der Opferstrukturen (50, 150) dazwischenliegend angeordnet beabstandet sind, wobei die ersten Abstandshalter (62, 162) jeweilige äußere Seitenoberflächen der Opferstrukturen (50, 150) bedecken, wobei der Verbindungsabstandshalter (64, 164) einen Raum zwischen dem Paar der Opferstrukturen (50, 150) füllt; ein Ätzen der ersten Maskenschicht (40, 140) unter Verwendung der ersten Abstandshalter (62, 162) und des Verbindungsabstandshalters (64, 164) als einer Ätzmaske, um erste Maskenstrukturen (42, 142) zu bilden; ein Bilden von zweiten Abstandshaltern (72, 172), um Seitenoberflächen jeder der ersten Maskenstrukturen (42, 142) zu bedecken; ein Ätzen der zweiten Maskenschicht (30, 130) unter Verwendung der zweiten Abstandshalter (72, 172) als einer Ätzmaske, um zweite Maskenstrukturen (32, 132) zu bilden; ein Ätzen der unterliegenden Schicht (20, 120) unter Verwendung der zweiten Maskenstrukturen (32, 132) als eine Ätzmaske, um untere Maskenstrukturen zu bilden; und ein Ätzen eines oberen Abschnitts des Substrats (10, 100) unter Verwendung der unteren Maskenstrukturen als einer Ätzmaske.
  15. Verfahren nach Anspruch 14, wobei sich die Opferstrukturen (50, 150) parallel zu einer ersten Richtung erstrecken und voneinander in einer zweiten Richtung, welche die erste Richtung kreuzt, beabstandet sind, wobei die aktiven Strukturen (AP) eine erste aktive Struktur (AP1) und eine zweite aktive Struktur (AP2) aufweisen, von welchen sich jede parallel zu der ersten Richtung erstreckt, die benachbart und beabstandet voneinander in der zweiten Richtung sind und unterschiedliche Leitfähigkeitstypen voneinander haben, wobei ein erster Abstand zwischen der ersten und der zweiten aktiven Struktur (AP1, AP2) proportional zu einer Breite jeder der Opferstrukturen (50, 150) in der zweiten Richtung ist.
  16. Verfahren nach Anspruch 15, wobei die aktiven Strukturen (AP) weiterhin eine dritte aktive Struktur aufweisen, welche von der ersten aktiven Struktur (AP1) mit der zweiten aktiven Struktur (AP2) dazwischenliegend angeordnet beabstandet ist und denselben Leitfähigkeitstyp hat wie die zweite aktive Struktur (AP2), und wobei ein zweiter Abstand zwischen der zweiten und der dritten aktiven Struktur proportional zu einer maximalen Breite jedes der ersten Abstandshalter (62, 162) in der zweiten Richtung ist.
  17. Verfahren nach Anspruch 14, wobei die Opferstrukturen (50, 150) sich in einer ersten Richtung erstrecken und voneinander in einer zweiten Richtung, welche die erste Richtung kreuzt, beabstandet sind, wobei ein Bilden der ersten Abstandshalter (62, 162) und der Verbindungsabstandshalter (64, 164) Folgendes aufweist: ein Bilden einer ersten Abstandshalterschicht (60) auf der Maskenschicht (45, 145), welche die Opferstrukturen (50, 150) winkelgetreu bedeckt; und ein anisotropes Ätzen der ersten Abstandshalterschicht (60), um obere Oberflächen der Opferstrukturen (50, 150) und der Maskenschicht (45, 145) freizulegen, wobei ein erster Abstand zwischen den Opferstrukturen (50, 150) kleiner ist als oder im Wesentlichen gleich zweimal einer Dicke der ersten Abstandshalterschicht (60).
  18. Verfahren nach Anspruch 14, weiterhin aufweisend: ein Entfernen der Opferstrukturen (50, 150) vor dem Bilden der ersten Maskenstrukturen (42, 142), und ein Entfernen der ersten Abstandshalter (62, 162) und des Verbindungsabstandshalters (64, 164) nach dem Bilden der ersten Maskenstrukturen (42, 142), und wobei das Bilden der zweiten Abstandshalter (72, 172) Folgendes aufweist: ein Bilden einer zweiten Abstandshalterschicht (70) auf der zweiten Maskenschicht (30, 130), um die ersten Maskenstrukturen (42, 142) winkelgetreu zu bedecken; und ein anisotropes Ätzen der zweiten Abstandshalterschicht (70), um obere Oberflächen der ersten Maskenstrukturen (42, 142) und der zweiten Maskenschicht (30, 130) freizulegen.
  19. Verfahren zum Herstellen einer Halbleitervorrichtung, das Folgendes aufweist: ein Bilden einer ersten Maskenschicht (40, 140) auf einem Substrat (10, 100); ein Bilden einer ersten Opferstruktur (50, 150) und einer zweiten Opferstruktur (50, 150) auf der ersten Maskenschicht (40, 140), wobei sich die erste und die zweite Opferstruktur (50, 150) jeweils in einer ersten Richtung erstrecken und voneinander in einer zweiten Richtung, welche die erste Richtung kreuzt, beabstandet sind, wobei jede der ersten und der zweiten Opferstruktur (50, 150) eine erste und eine zweite Seitenwand hat, welche sich in der ersten Richtung erstrecken; ein Bilden einer ersten Abstandshalterschicht (60) auf der ersten Maskenschicht (40, 140), welche die erste und die zweite Opferstruktur (50, 150) winkelgetreu bedeckt; ein anisotropes Ätzen der ersten Abstandshalterschicht (60), um einen Verbindungsabstandshalter (64, 164) zu bilden, welcher sich von der ersten Seitenwand der ersten Opferstruktur (50, 150) zu der ersten Seitenwand der zweiten Opferstruktur (50, 150) erstreckt, und um jeweilige erste Abstandshalter (62, 162) auf den zweiten Seitenwänden der ersten und zweiten Opferstruktur (50, 150) zu bilden; ein Ätzen des Substrats (10, 100), um eine erste und zweite aktive Struktur (AP1, AP2) zu bilden, welche einen ersten Leitfähigkeitstyp haben, und eine dritte und vierte aktive Struktur, welche einen zweiten Leitfähigkeitstyp haben, welcher entgegengesetzt dem ersten Leitfähigkeitstyp ist, wobei ein zweiter Abstand zwischen der dritten aktiven Struktur und der vierten aktiven Struktur im Wesentlichen gleich zu einer Breite des ersten Abstandshalters (62, 162) in der zweiten Richtung ist; und wobei ein dritter Abstand zwischen der ersten aktiven Struktur (AP1) und der zweiten aktiven Struktur (AP2) im Wesentlichen gleich zu einer Breite des Verbindungsabstandshalters (64, 164) in der zweiten Richtung ist.
  20. Verfahren nach Anspruch 19, wobei jeder der ersten Abstandshalter (62, 162) eine maximale Breite in der zweiten Richtung hat, welche im Wesentlichen gleich der Dicke der ersten Abstandshalterschicht (60) ist.
  21. Verfahren nach Anspruch 20, wobei ein erster Abstand zwischen der zweiten aktiven Struktur (AP2) und der dritten aktiven Struktur geringer ist als eine Breite der ersten Opferstruktur (50, 150) in der zweiten Richtung.
  22. Verfahren nach Anspruch 19, wobei das Ätzen des Substrats (10, 100), um eine erste und eine zweite aktive Struktur (AP1, AP2) zu bilden, welche den ersten Leitfähigkeitstyp haben, und eine dritte und vierte aktive Struktur, welche den zweiten Leitfähigkeitstyp haben, welcher entgegengesetzt dem ersten Leitfähigkeitstyp ist, Folgendes aufweist: ein Ätzen der ersten Maskenschicht (40, 140) unter Verwendung der ersten Abstandshalter (62, 162) und des Verbindungsabstandshalters (64, 164) als einer Ätzmaske, um erste Maskenstrukturen (42, 142) zu bilden; ein Bilden von zweiten Abstandshaltern (72, 172), um Seitenoberflächen jeder der ersten Maskenstrukturen (42, 142) zu bedecken; ein Ätzen einer zweiten Maskenschicht (30, 130), welche zwischen der ersten Maskenschicht (40, 140) und dem Substrat (10, 100) ist, unter Verwendung der zweiten Abstandshalter (72, 172) als einer Ätzmaske, um zweite Maskenstrukturen (32, 132) zu bilden.
  23. Verfahren nach Anspruch 22, weiterhin aufweisend ein Ätzen einer unterliegenden Schicht (20, 120), welche zwischen der zweiten Maskenschicht (30, 130) und dem Substrat (10, 100) ist, unter Verwendung der zweiten Maskenstrukturen (32, 132) als einer Ätzmaske.
  24. Verfahren nach Anspruch 19, wobei ein Abstand zwischen den Opferstrukturen (50, 150) kleiner ist als oder im Wesentlichen gleich zweimal einer Dicke der ersten Abstandshalterschicht (60).
  25. Verfahren nach Anspruch 19, wobei die erste bis vierte aktive Struktur in einer nummerischen Reihenfolge entlang der zweiten Richtung angeordnet sind.
DE102015110689.2A 2014-08-05 2015-07-02 Verfahren zum Herstellen von Halbleitervorrichtungen Active DE102015110689B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140100636A KR102192350B1 (ko) 2014-08-05 2014-08-05 반도체 소자의 미세 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조방법
KR10-2014-0100636 2014-08-05

Publications (2)

Publication Number Publication Date
DE102015110689A1 true DE102015110689A1 (de) 2016-02-11
DE102015110689B4 DE102015110689B4 (de) 2023-10-19

Family

ID=55134941

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015110689.2A Active DE102015110689B4 (de) 2014-08-05 2015-07-02 Verfahren zum Herstellen von Halbleitervorrichtungen

Country Status (4)

Country Link
US (2) US9355911B2 (de)
KR (1) KR102192350B1 (de)
CN (1) CN105336584B (de)
DE (1) DE102015110689B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170253988A1 (en) * 2016-03-01 2017-09-07 The Boeing Company Electromodification of Conductive Surfaces
KR102637621B1 (ko) * 2016-05-25 2024-02-20 삼성전자주식회사 반도체 소자의 제조 방법
US11881520B2 (en) 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication
KR102609924B1 (ko) * 2018-01-10 2023-12-07 삼성전자주식회사 반도체 소자의 제조 방법
CN108511330A (zh) * 2018-03-29 2018-09-07 上海华力集成电路制造有限公司 掩模图案的形成方法、半导体器件和集成电路
KR102617139B1 (ko) * 2018-04-09 2023-12-26 삼성전자주식회사 반도체 소자 및 그 제조방법
KR102572514B1 (ko) * 2018-04-17 2023-08-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102638639B1 (ko) * 2018-05-28 2024-02-22 삼성전자주식회사 반도체 소자의 제조 방법
CN110690218B (zh) * 2018-07-05 2022-07-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR20200050708A (ko) * 2018-11-02 2020-05-12 삼성전자주식회사 반도체 소자 및 그의 제조방법
US10985028B1 (en) 2019-10-18 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing
US11574846B2 (en) * 2019-12-15 2023-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Gate formation of semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140100636A (ko) 2013-02-06 2014-08-18 임철수 사은품 전달시스템 및 전달방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
KR100715600B1 (ko) 2005-12-28 2007-05-10 동부일렉트로닉스 주식회사 반도체소자의 미세패턴 형성방법
DE102006001680B3 (de) * 2006-01-12 2007-08-09 Infineon Technologies Ag Herstellungsverfahren für eine FinFET-Transistoranordnung und entsprechende FinFET-Transistoranordnung
KR100784062B1 (ko) * 2006-01-20 2007-12-10 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US7998874B2 (en) * 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
US7407890B2 (en) * 2006-04-21 2008-08-05 International Business Machines Corporation Patterning sub-lithographic features with variable widths
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
KR100752674B1 (ko) 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US7470570B2 (en) * 2006-11-14 2008-12-30 International Business Machines Corporation Process for fabrication of FinFETs
KR100822592B1 (ko) * 2007-03-23 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100876892B1 (ko) * 2007-06-29 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7737039B2 (en) * 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US8716135B1 (en) 2008-01-30 2014-05-06 Cadence Design Systems, Inc. Method of eliminating a lithography operation
KR101515907B1 (ko) * 2008-10-23 2015-04-29 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR100994715B1 (ko) 2008-12-31 2010-11-17 주식회사 하이닉스반도체 4중 패터닝을 이용한 반도체 소자의 미세 패턴 형성방법
US7829466B2 (en) * 2009-02-04 2010-11-09 GlobalFoundries, Inc. Methods for fabricating FinFET structures having different channel lengths
KR20100098843A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 패턴 형성 방법
US20110129991A1 (en) 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
KR20110064661A (ko) * 2009-12-08 2011-06-15 삼성전자주식회사 반도체소자의 제조방법
US9362290B2 (en) 2010-02-08 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell layout
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8338305B2 (en) 2010-10-19 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-fin device by self-aligned castle fin formation
KR101732936B1 (ko) * 2011-02-14 2017-05-08 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR20130015145A (ko) 2011-08-02 2013-02-13 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR101807665B1 (ko) 2011-08-23 2017-12-12 삼성전자 주식회사 미세 패턴의 형성 방법
US9196541B2 (en) 2011-09-21 2015-11-24 Institute of Microelectronics, Chinese Academy of Sciences SRAM cell and method for manufacturing the same
US20130115778A1 (en) * 2011-11-04 2013-05-09 Applied Materials, Inc. Dry Etch Processes
KR101671082B1 (ko) * 2011-12-29 2016-10-31 인텔 코포레이션 스페이서 보조 피치 분할 리소그래피
US8669186B2 (en) 2012-01-26 2014-03-11 Globalfoundries Inc. Methods of forming SRAM devices using sidewall image transfer techniques
US8637406B1 (en) * 2012-07-19 2014-01-28 International Business Machines Corporation Image transfer process employing a hard mask layer
US8969206B1 (en) * 2013-09-04 2015-03-03 Sandisk Technologies Inc. Triple patterning NAND flash memory with stepped mandrel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140100636A (ko) 2013-02-06 2014-08-18 임철수 사은품 전달시스템 및 전달방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE 802.20

Also Published As

Publication number Publication date
KR102192350B1 (ko) 2020-12-18
US9553027B2 (en) 2017-01-24
US20160247725A1 (en) 2016-08-25
CN105336584A (zh) 2016-02-17
KR20160017382A (ko) 2016-02-16
US20160043001A1 (en) 2016-02-11
US9355911B2 (en) 2016-05-31
CN105336584B (zh) 2019-12-27
DE102015110689B4 (de) 2023-10-19

Similar Documents

Publication Publication Date Title
DE102015110689B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
US10096520B2 (en) Semiconductor device and method of fabricating the same
DE102013109011B4 (de) Stapel von Elektroden und damit hergestellte dreidimensionale Halbleitervorrichtungen
DE102015101205B4 (de) Halbleitervorrichtungen mit leitfähigen Kontaktstellen
DE102018127129A1 (de) Gate-Austausch-Strukturen für die Herstellung einer fortschrittlichen integrierten Schaltungsstruktur
DE102013102720A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
DE102013101248A1 (de) Feldeffekttransistor und Verfahren zum Herstellen desselben
DE112016007034T5 (de) Trigate- und finfet-bauelemente mit selbstausgerichtetem gate-rand
DE102020103386A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen
DE112016007104T5 (de) Dual-finne-endkappe für selbstjustierte (sage) architekturen
DE102013109297A1 (de) Halbleitervorrichtungen mit Stützmustern in Zwischenraumbereichen zwischen leitfähigen Mustern und Verfahren zum Herstellen derselben
DE102013111548A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102020130890A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE102014100744A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102020113776A1 (de) Depop unter verwendung zyklischer selektiver abstandhalter-ätzung
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE102018126911A1 (de) Gate-Schnitt und Finnentrimmisolation für fortschrittliche Integrierter-Schaltkreis-Struktur-Fertigung
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon
DE102020126631A1 (de) Speicheranordnung enthaltend dummy-bereiche
DE112016007366T5 (de) Halbleitervorrichtung, die finnenendspannungsinduzierende merkmale aufweist
DE112015007221T5 (de) Transistor mit einem dielektrischen Unterrippenbereich unter einem Gate
DE112017007857T5 (de) Herstellung von leitfähigen durchkontaktierungen und metalllinienenden und daraus resultierende strukturen
DE102019104915A1 (de) Duale selbstausgerichtete Gate-Endabdeckungs- (SAGE) Architekturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division