DE102012201586A1 - Integrierte Schaltungen mit platzsparenden Kondensatoren und Verfahren zu deren Herstellung - Google Patents

Integrierte Schaltungen mit platzsparenden Kondensatoren und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102012201586A1
DE102012201586A1 DE102012201586A DE102012201586A DE102012201586A1 DE 102012201586 A1 DE102012201586 A1 DE 102012201586A1 DE 102012201586 A DE102012201586 A DE 102012201586A DE 102012201586 A DE102012201586 A DE 102012201586A DE 102012201586 A1 DE102012201586 A1 DE 102012201586A1
Authority
DE
Germany
Prior art keywords
opening
forming
layer
dielectric layer
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012201586A
Other languages
English (en)
Other versions
DE102012201586B4 (de
Inventor
Dmytro Chumakov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102012201586A1 publication Critical patent/DE102012201586A1/de
Application granted granted Critical
Publication of DE102012201586B4 publication Critical patent/DE102012201586B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden integrierte Schaltungen mit platzsparenden Kondensatoren und Verfahren zu deren Herstellung bereitgestellt. Eine dielektrische Schicht wird über einem leitenden Strukturelement auf einem Halbleitersubstrat hergestellt. Es wird eine Kontaktlochöffnung in der dielektrischen Schicht hergestellt, so dass ein Bereich des leitenden Strukturelements freigelegt ist. Es wird eine Teilöffnung in die dielektrische Schicht geätzt, so dass die Teilöffnung über dem leitenden Strukturelement angeordnet ist. Ätzresistente Teilchen werden über der dielektrischen Schicht und in der Teilöffnung abgeschieden. Die dielektrische Schicht wird weiter geätzt unter Anwendung der ätzresistenten Teilchen als eine Ätzmaske, um die Teilöffnung zu erweitern. Es wird einen erste leitende Schicht über der erweiterten Teilöffnung hergestellt, so dass die leitende Schicht das leitende Strukturelement elektrisch kontaktiert. Es wird eine Kondensatorisolationsschicht über der ersten leitenden Schicht erzeugt. Eine zweite leitende Schicht wird danach über der isolierenden Schicht hergestellt.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft allgemein integrierte Schaltungen und Verfahren zu deren Herstellung und betrifft insbesondere integrierte Schaltungen mit platzsparenden Kondensatoren und Verfahren zu deren Herstellung.
  • Hintergrund der Erfindung
  • Während der Herstellung von halbleiterbasierten Schaltungselementen wird eine Vielzahl von Halbleiterbauelementen (beispielsweise Transistoren, Widerstände und dergleichen) auf einer Halbleiterscheibe hergestellt. Während der nachgeordneten Bearbeitung in der Metallisierungsebene (BEOL) werden viele Halbleiterbauelemente miteinander verbunden, um mehrere integrierte Schaltungen auf der Scheibe herzustellen, die nachfolgend in einzelne Chips während der Zersägung der Scheibe unterteilt werden. Die Verbindung der Halbleiterauelemente untereinander wird bewerkstelligt mittels der Herstellung mehrer BEOL-Schichten, die teilweise eine Reihe von Metallisierungsschichten und eine Reihe von dielektrischen Zwischenschichten (ILD-Schichten) aufweisen.
  • Kondensatoren werden in vielen elektrischen und elektronischen Geräten verwendet, um eine Fülle von Funktionen auszuüben. Kondensatoren werden als Teil der Metallisierungsbearbeitung (BEOL) hergestellt. Die BEOL-Bearbeitung beginnt, wenn eine erste Metallisierungsschicht auf der Halbleiterscheibe aufgebracht wird. Kondensatoren in der Metallisierungsschicht erfordern typischerweise einen großen Anteil an Chipfläche und stehen daher häufig in Konkurrenz mit der verfügbaren Chipfläche, in der Transistoren hergestellt werden können.
  • Es gibt ein beständiges Interesse die Integrationsdichte von Halbleiterbauelementen, etwa von Kondensatoren, etc., auf der integrierten Schaltung zu erhöhen. Für Kondensatoren ist eine hohe Kapazität gewünscht, wozu DRAM-Speicherkondensatoren gehören. Die „Kapazität” bezeichnet die Fähigkeit des Bauelements, elektrische Ladung zu speichern. Eine Vorgehensweise zur Vergrößerung der Kapazität besteht darin, die Fläche der Kondensatorelektroden zu vergrößern. Die Kapazität ist direkt proportional zur Oberfläche der Elektroden. Jedoch führt diese Vorgehensweise zu einer Vergrößerung der tatsächlichen Fläche, die von dem Kondensator in der integrierten Schaltung eingenommen wird, oder führt zu einer Vergrößerung der Größe des Chips (Größe der integrierten Schaltung). Keine diese Optionen ist wünschenswert, da eine Vergrößerung der tatsächlichen Fläche, die von dem Kondensator eingenommen wird, die Herstellung anderer Halbleiterbauelemente ausschließt, während ein Anstieg der Chipgröße zu einer Verringerung der Integrationsdichte führt.
  • Folglich ist es wünschenswert, integrierte Schaltungen mit einem Kondensator mit erhöhter Kapazität pro Einheitsfläche (d. h. einem „platzsparenden oder flächeneffizienten Kondensator”) und Verfahren zu dessen Herstellung bereitzustellen. Ferner ist es wünschenswert, die Kapazität des Kondensators zu erhöhen, ohne dass eine größere Chipfläche eingenommen wird oder ohne dass die Größe der integrierten Schaltung vergrößert wird, so dass eine Zunahme der Anzahl an Halbleiterbauelementen, die auf einer gegebenen Chipfläche der integrierten Schaltung integriert sind, möglich ist. Ferner sind andere vorteilhafte Merkmale und Eigenschaften der vorliegenden Erfindung deutlicher aus der nachfolgenden detaillierten Beschreibung der Erfindung und den angefügten Patenansprüchen entnehmbar, wenn diese in Verbindung mit den begleitenden Zeichnungen und diesem Hintergrund der Erfindung studiert werden.
  • Kurzer Überblick über die Erfindung
  • Es werden Verfahren zur Herstellung integrierter Schaltungen mit platzsparenden Kondensatoren bereitgestellt. Gemäß einer anschaulichen Ausführungsform umfasst das Verfahren das Bilden einer dielektrischen Schicht über einem leitenden Strukturelement auf einem Halbleitersubstrat. Es wird eine Kontaktlochöffnung in der dielektrischen Schicht hergestellt, so dass ein Teil des leitenden Strukturelements freigelegt wird. Es wird eine Teilöffnung in die dielektrische Schicht geätzt und über dem leitenden Strukturelement angeordnet. Es werden ätzresistente Teilchen über der dielektrischen Schicht und der Teilöffnung abgeschieden. Die dielektrische Schicht wird weitergeätzt unter Anwendung der ätzresistenten Teilchen als eine Ätzmaske, um die Teilöffnung zu erweitern. Es wird eine erste leitende Schicht über der erweiterten Teilöffnung erzeugt, die elektrisch mit dem leitenden Strukturelement in Kontakt ist. Es wird eine Kondensatorisolationsschicht über der ersten leitenden Schicht hergestellt. Es wird eine zweite leitende Schicht über der isolierenden Schicht hergestellt.
  • Es werden Verfahren zur Herstellung integrierter Schaltungen mit platzsparenden Kondensatoren gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung bereitgestellt. Das Verfahren umfasst das Bilden einer dielektrischen Schicht über einem leitenden Strukturelement auf einem Halbleitersubstrat. Es wird eine Kontaktlochöffnung in der dielektrischen Schicht gebildet, so dass ein Teil des leitenden Strukturelements freigelegt wird. Die Kontaktlochöffnung wird mit einem organischen Einebnungsschichtmaterial (OPL) gefüllt. Die dielektrische Schicht wird geätzt, so dass eine Teilöffnung erzeugt wird, die über dem leitenden Strukturelement angeordnet ist. Es werden ätzresistente Teilchen über der dielektrischen Schicht in der Teilöffnung abgeschieden. Die dielektrische Schicht wird um die ätzresistenten Teilchen herum weiter geätzt, um die Teilöffnung zur Erzeugung einer erweiterten Teilöffnung zu erweitern. Die ätzresistenten Teilchen und das OPL-Material in der Kontaktlochöffnung werden entfernt. Es wird eine untere Kondensatorelektrode beispielsweise aus einer Metallbeschichtung in der Kontaktlochöffnung und der erweiterten Teilöffnung hergestellt. Eine Kondensatorisolationsschicht wird über der Metallbeschichtung hergestellt. Es wird eine obere Kondensatorelektrode durch Füllen der Kontaktlochöffnung und der erweiterten Teilöffnung mit einem Metallfüllmaterial hergestellt.
  • Es werden integrierte Schaltungen mit einem platzsparenden Kondensator gemäß noch einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung bereitgestellt. Die integrierte Schaltung enthält eine untere Kondensatorelektrode mit einem Oberflächenbereich, der einen inneren Oberflächenbereich einer erweiterten Teilöffnung aufweist, und eine Kontaktlochöffnung, die in einer strukturierten dielektrischen Schicht auf einem Halbleitersubstrat gebildet ist. Eine Kondensatorisolationsschicht liegt über der unteren Kondensatorelektrode. Ein Metallfüllmaterial einer oberen Kondensatorelektrode füllt die erweiterte Teilöffnung und die Kontaktlochöffnung und besitzt einen Oberflächenbereich, der den innern Oberflächenbereich der erweiterten Teilöffnung und der Kontaktlochöffnung enthält.
  • Kurze Beschreibung der Zeichnungen
  • Im Weiteren wird die vorliegende Erfindung in Verbindung mit den folgenden Figuren beschrieben, wobei gleiche Bezugszeichen gleiche Elemente bezeichnen und wobei:
  • 1 ein Flussdiagramm eines Verfahrens zur Herstellung einer integrierten Schaltung gemäß anschaulichen Ausführungsformen der vorliegenden Erfindung ist;
  • 2 ein Querschnitt eines Teils einer anschaulichen integrierten Schaltung in einem anfänglichen Zustand ist; und
  • 3 bis 14 Querschnittsansichten der anfänglichen integrierten Schaltung in diversen Phasen der Herstellung eines platzsparenden Kondensators in einer Phase der Metallisierungsherstellung eines integrierten Herstellungsprozesses zeigen.
  • Detaillierte Beschreibung der Erfindung
  • Die folgende detaillierte Beschreibung der Erfindung ist lediglich anschaulicher Natur und soll die Erfindung oder die Anwendung und Einsatzzwecke der Erfindung nicht beschränken. Ferner ist keine Beschränkung auf jegliche Theorie beabsichtigt, die in dem vorhergehenden Hintergrund der Erfindung oder in der folgenden detaillierten Beschreibung der Erfindung angegeben ist.
  • Diverse Ausführungsformen richten sich an integrierte Schaltungen mit platzeffizienten bzw. platzsparenden Kondensatoren und Verfahren zu deren Herstellung. Im hierin verwendeten Sinne und wie dies zuvor angemerkt ist, sind „flächeneffiziente oder platzsparende Kondensatoren” Kondensatoren mit einer erhöhten Kapazität pro Einheitsfläche. Ätzresistente Teilchen werden als Strukturierungsmittel verwendet, um einer dielektrischen Schicht der integrierten Schaltung Porosität zu verleihen, so dass die wirksame Fläche zwischen Kondensatorelektroden vergrößert wird, wodurch die Kondensatorkapazität erhöht wird, ohne dass der Kondensator mehr Fläche auf der integrierten Schaltung einnimmt oder ohne dass die Größe der integrierten Schaltung vergrößert wird. Ein platzsparender Kondensator stellt mehr verfügbaren Raumbereich in der integrierten Schaltung für andere Halbleiterbauelemente bereit, wodurch die Wirtschaftlichkeit der Herstellungen integrierter Schaltungen ansteigt.
  • Gemäß 1 beginnt ein Verfahren 10 zur Herstellung einer integrierten Schaltung mit einem platzsparenden Kondensator durch das Vorsehen einer integrierten Schaltung 12 (Schritt 20). Die anfänglich bereitgestellte integrierte Schaltung wird unter Herstellung standardmäßiger Halbleiterbearbeitungsschritte erzeugt, die im Stand der Technik gut bekannt sind. 2 zeigt eine anschauliche anfängliche integrierte Schaltung mit einem Halbleitersubstrat 14, einer dielektrischen Schicht 16 auf dem Halbleitersubstrat (die dielektrische Schicht 16 ist eine dielektrische Zwischenschicht (ILD)), mindestens einem leitenden Strukturelement 18, das in der dielektrischen Schicht ausgebildet ist, wobei die dielektrische Schicht über dem leitenden Strukturelement angeordnet ist, und einer ersten Photolackschicht 22, die über der oberen Oberfläche der dielektrischen Schicht für Zwecke angeordnet ist, wie sie nachfolgend beschrieben sind. Die dielektrische Schicht ist aus dielektrischen Materialien hergestellt, wie sie im Stand der Technik bekannt sind. Zur einfacheren Darstellung sind die dielektrische Schicht und die Photolackschicht jeweils als eine einzelne Schicht dargestellt, wobei zu beachten ist, dass weitere dielektrische Schichten und/oder Photolackschichten sowie auch andere Schichten (nicht gezeigt) vorgesehen sein können, beispielsweise antireflektierende Beschichtungen (ARC), organische Einebnungsschichten (OPL), oder dergleichen. Das Halbleitersubstrat ist aus einem Halbleitermaterial, etwa monokristallinem Silizium, polykristallinem Silizium, Silizium-Germanium, und dergleichen aufgebaut und enthält ggf. isolierende Schichten, Diffusionsbarrierenschichten, leitende Schichten und dergleichen, sowie Schaltungen oder andere Strukturen mit einem oder mehreren Halbleiterbauelementen, etwa Transistoren, Kondensatoren, Widerständen und dergleichen (nicht gezeigt). Der Einfachheit halber wird das Halbleitersubstrat in den weiteren Zeichnungen nicht dargestellt. Das leitende Strukturelement ist aus Metall, etwa Kupfer, Wolfram, Aluminium, Silber, Gold oder einem anderen leitenden Metall und dergleichen aufgebaut. Das leitende Strukturelement ist mit anderen darunter liegenden Strukturelementen (nicht gezeigt) ggf. verbunden, etwa anderen Metallleitungen, Kontaktdurchführungen, Kontaktelementen bzw. Kontaktpfropfen, oder Silizidgebieten von MOS-Bauelementen.
  • Gemäß den 3 und 4 wird unter Anwendung bekannter Lithographieprozesse die erste Photolackschicht 22 hergestellt und zur Ausbildung einer ersten Öffnung 24 für eine Verbindungsstruktur (beispielsweise eine Kontaktdurchführung) in der dielektrischen Schicht geeignet strukturiert. Es wird eine Kontaktlochöffnung 26 in der dielektrischen Schicht hergestellt, an einem Ort, an dem der platzsparende Kondensator 48 (siehe 14) herzustellen ist, um das leitende Strukturelement freizulegen. Die Kontaktlochöffnung wird hergestellt, indem die dielektrische Schicht unter Anwendung eines Ätzprozesses geätzt wird, beispielsweise unter Anwendung einer reaktiven Ionenätzung (RIE). Es wird eine Ätzstoppschicht, die nicht gezeigt ist, verwendet, um das Ätzen der Kontaktlochöffnung zu ermöglichen. Wie weiterhin in 4 gezeigt ist, wird die erste Photolackschicht entfernt und das Substrat wird erneut gereinigt.
  • Gemäß den 5 bis 7 wird eine organische Einebnungsschicht (OPL) 28 über der dielektrischen Schicht hergestellt, wodurch auch die Kontaktlochöffnung 26 gefüllt wird. Die OPL-Schicht ebnet die obere Oberfläche der integrierten Schaltung im Hinblick auf eine zweite Photolackschicht 32 ein, die über einer oberen Oberfläche der organischen Eignungsschicht herzustellen ist. Unter Anwendung bekannter Lithographieprozesse wird eine zweite Öffnung 34 in der zweiten Photolackschicht und der OPL-Schicht (6) hergestellt und somit strukturiert, wodurch das OPL-Material in einem oberen Bereich der Kontaktlochöffnung entfernt wird. Die OPL-Schicht kann aus bekannten OPL-Materialien hergestellt werden.
  • Es sei insbesondere auf 7 verwiesen; eine Teilöffnung bzw. eine teilweise ausgebildete Öffnung (beispielsweise ein Graben) 36 wird in die dielektrische Schicht geätzt und ist über dem leitenden Strukturelement angeordnet (Schritt 25 in 1). Die dielektrische Schicht 16 wird teilweise geätzt, wobei unmittelbar unterhalb der unteren Oberfläche der dielektrischen Schicht angehalten wird, um die Teilöffnung 36 zu erzeugen. Die Teilöffnung wird an der Oberseite der Kontaktlochöffnung und quer dazu erzeugt. Die Teilöffnung wird dort erzeugt, wo eine nachfolgend hergestellte erste leitende Schicht als untere Kondensatorelektrode dient, wie dies nachfolgend beschrieben ist. Die Teilöffnung wird anisotrop unter Anwendung von beispielsweise einer Ätzchemie auf der Grundlage von C4F6/Ar/O2 geätzt.
  • Gemäß 8 geht das Verfahren 10 weiter, indem ätzresistente Teilchen 38 über der zweiten Photolackschicht 32 und der dielektrischen Schicht in der Teilöffnung (Schritt 30 in 1) abgeschieden werden. Die ätzresistenten Teilchen dienen als eine nicht zusammenhängende ätzresistente Maske (d. h. eine Porositätsmaske), wodurch Raum in der freigelegten Oberfläche der dielektrischen Schicht in der Teilöffnung beibehalten wird entsprechend den Positionen, an denen das darunter liegende dielektrische Material zu ätzen ist, wie dies nachfolgend beschrieben ist. In allen anderen Gebieten blockieren physikalisch die ätzresistenten Teilchen das Ätzmittel. Im hierin verwendeten Sinne bezeichnet der Begriff „ätzresistente Teilchen” eine ätzresistente poröse Schicht oder verteilte Teilchen. Die ätzresistente poröse Schicht kann eine poröse Polymerschicht sein (beispielsweise OPL-artige Materialien mit offenen Poren, die durch Verfahren hervorgerufen werden, wie sie im Stand der Technik gut bekannt sind). Die verteilten Teilchen können organische oder anorganische Teilchen sein, beispielsweise Platin (Pt), Gold (Au), Kohlenstoff (C), oder Kombinationen davon. Die organischen und anorganischen Teilchen können selbstanhäufend sein. Die organischen und anorganischen Teilchen besitzen eine Größe im Bereich von ungefähr 2 nm bis ungefähr 150 nm, und vorzugsweise von ungefähr 5 bis ungefähr 70 nm. Die organischen und anorganischen Teilchen werden in einer Weise abgeschieden, so dass diese in gleichmäßiger Weise über ungefähr 20% bis ungefähr 60% der Fläche verteilt sind. Im hierin verwendeten Sinne bezeichnet „verteilt sein” verstrichen oder verstreut sein. Die Poren der porösen Schicht sind in ähnlicher Weise verteilt.
  • Gemäß den 9 und 10 geht das Verfahren 10 weiter, indem die dielektrische Schicht weiter geätzt wird unter Anwendung der ätzresistenten Teilchen und der zweiten Photolackschicht als eine Ätzmaske, so dass die Teilöffnung tiefer in die dielektrische Schicht 60 ausgedehnt bzw. erweitert oder vergrößert wird, wodurch eine erweiterte Teilöffnung 52 entsteht (Schritt 40 in 1). Durch Ätzen der dielektrischen Schicht unter Anwendung der ätzresistenten Teilchen als eine Ätzmaske wird eine unregelmäßige Oberfläche mit einem größeren Oberflächenbereich geschaffen. Die erweiterte Teilöffnung 52, die gezeigt ist, enthält mindestens einen ersten und einen zweiten Bereich 54 und 56, die durch die Kontaktlochöffnung 26 getrennt sind. Abhängig von der Dichte der abgeschiedenen ätzresistenten Teilchen können selbstverständlich auch andere Bereiche ähnlich zu den Bereichen 54 und 56 geschaffen werden, die ein Ätzmuster bilden. Die ätzresistenten Teilchen können kleiner sein als das Auflösungsvermögen der üblichen Photolithographie und erzeugen ein geätztes Muster mit einer größeren Auflösung als sie durch konventionelle Photolithographie erreicht werden könnte. Das Ätzen um die ätzresistenten Teilchen herum wird ausgeführt, indem ein nasschemisches Ätzmittel verwendet wird, um die Teilöffnung zu erweitern und um die Fläche davor zu vergrößern, wobei die erweiterte Teilöffnung erzeugt wird, so dass die wirksame Fläche für eine Metallisierung vergrößert wird, wie dies nachfolgend beschrieben ist. Das Material für die OPL-Schicht in der Kontaktlochöffnung wird so gewählt, dass es im Wesentlichen ätzresistent zu dem Ätzmittel ist, das zum Ätzen der dielektrischen Schicht verwendet wird. Nach dem Ende des weiteren Ätzschrittes erscheint die integrierte Schaltung so, wie dies in 9 gezeigt ist. Die Gebiete unterhalb der ätzresistenten Teilchen (d. h. die Gebiete in deren Schatten) sind entweder nicht geätzt oder deutlich weniger intensiv geätzt. Die dielektrische Schicht wird um die ätzresistenten Teilchen herum geätzt, um der Oberfläche der dielektrischen Schicht eine Porosität zu verleihen, wodurch die wirksame Kondensatorfläche vergrößert wird, ohne dass dieser eine größere Fläche auf der integrierten Schaltung einnimmt. Das Ätzmuster kann ideal sein, wie in 9 gezeigt ist, oder kann chaotisch strukturiert sein.
  • Nachdem der weitere Ätzschritt abgeschlossen ist, werden die ätzresistenten Teilchen, die restliche zweite Photolackschicht und die OPL-Schicht auch innerhalb der Kontaktlochöffnung entfernt, um eine strukturierte dielektrische Schicht 42 zurückzulassen, die mit einem größeren Oberflächenbereich versehen und somit aufgeraut ist, wie in 10 gezeigt ist. Wie zuvor erläutert ist, besitzt die strukturierte dielektrische Schicht eine größere Porosität und Rauigkeit und damit eine größere aktive Oberfläche in der erweiterten Teilöffnung 52 und in der Kontaktlochöffnung im Vergleich zu der dielektrischen Schicht vor dem Ätzen.
  • Gemäß 11 geht das Verfahren weiter, indem eine erste leitende Schicht 44 über der dielektrischen Schicht und in der erweiterten Teilöffnung 52 und der Kontaktlochöffnung 26 gebildet wird, so dass das leitende Strukturelement 18 kontaktiert wird (Schritt 50 in 1). Die erste leitende Schicht kann eine Diffusionsbarrierenschicht sein. Die erste leitende Schicht dient gleichzeitig als eine Metallbeschichtung für die Teilöffnung (beispielsweise einen Graben) und die Kontaktlochöffnung und bildet später eine untere Kondensatorelektrode 58 (siehe 14). Die Metallbeschichtung besitzt eine Dicke von ungefähr 5 nm bis ungefähr 20 nm und wird aus einem leitenden Material hergestellt, beispielsweise aus Titan, Titannitrid oder dergleichen. Die Oberfläche der unteren Kondensatorelektrode enthält den unregelmäßigen Oberflächenbereich der erweiterten Teilöffnung und des inneren Oberflächenbereichs der Kontaktlochöffnung.
  • Gemäß 12 geht das Verfahren weiter, indem eine Kondensatorisolationsschicht 46 über der ersten leitenden Schicht 44 und in der erweiterten Teilöffnung und der Kontaktlochöffnung gebildet wird (Schritt 60 in 1). Die Kondensatorisolationsschicht bzw. Kondensatordielektrikumsschicht wird aus Isolatoren hergestellt, wie sie im Stand der Technik bekannt sind. Der platzsparende Kondensator 48 (14) enthält die untere Kondensatorelektrode und eine obere Kondensatorelektrode, die durch die Kondensatorisolationsschicht getrennt sind, wie dies nachfolgend beschrieben ist.
  • Gemäß den 13 und 14 geht das Verfahren 10 weiter, indem eine zweite leitende Schicht 49 über der Kondensatorisolationsschicht 40 gebildet wird, wobei auch die erweiterte Teilöffnung und die Kontaktlochöffnung gefüllt werden (Schritt 70 in 1). Die zweite leitende Schicht ist eine Metallschicht, die aus einem Metallfüllmaterial hergestellt ist, etwa beispielsweise Kupfer, Wolfram, Aluminium, Silber, Gold und dergleichen. Zur einfacheren Darstellung ist die zweite leitende Schicht 49 als eine einzelne Schicht gezeigt, wobei auch zu beachten ist, dass zusätzliche Metallschichten vorgesehen sein können, die in mehreren Schritten hergestellt werden. Das Metallfüllmaterial in der erweiterten Teilöffnung und in der Kontaktlochöffnung bildet die obere Platte des Kondensators (beispielsweise eine obere Kondensatorelektrode 62). Das überschüssige Metall wird beispielsweise durch chemische mechanische Einebnung bzw. Polierung (CMP) abgetragen, wie dies im Stand der Technik bekannt ist, um das zur Überfüllung dienende Metall zu entfernen, so dass die obere Kondensatorelektrode 62 des platzsparenden Kondensators 48 gebildet wird (14). Da der Oberflächenbereich der Teilöffnung durch die Verwendung der ätzresistenten Teilchen vergrößert ist, wird auch der Metallisierungsbereich in der erweiterten Teilöffnung vergrößert, wodurch der Oberflächenbereich der unteren und der oberen Kondensatorelektrode vergrößert wird und somit auch die Kondensatorkapazität vergrößert wird. Der Oberflächenbereich der oberen Kondensatorelektrode enthält den inneren Oberflächenbereich der erweiterten Teilöffnung und der Kontaktlochöffnung. Die integrierte Schaltung mit dem platzsparenden Kondensator kann in einem Gehäuse mit einer Metallisierung mit mehreren Ebenen eingebaut werden. Daraufhin werden standardmäßige Prozesse angewendet, um die Herstellung und das Einbringen in ein Gehäuse der integrierten Schaltung abzuschließen.
  • Aus dem Vorhergehenden ist zu entnehmen, dass die integrierte Schaltung mit einem platzsparenden Kondensator, der gemäß den anschaulichen Ausführungsformen hergestellt ist, eine deutlich höhere Kapazität pro Einheitsfläche auf der integrierten Schaltung erreicht. Die wirksame Fläche zwischen den Kondensatorelektroden wird vergrößert, wodurch eine effizientere Anwendung der Chipfläche möglich ist, wobei dies insbesondere vorteilhaft ist für hochdichte DRAM-Arrays. Die wirksame Kondensatorfläche wird vergrößert, ohne dass mehr Chipfläche eingenommen wird, indem der Oberflächenbereich der dielektrischen Schicht zwischen den Kondensatorelektroden vergrößert wird. Es kann eine große Anzahl an Halbleiterbauelementen auf einer gegebenen Fläche der integrierten Schaltung integriert werden, oder es kann eine höhere Kapazität für ein einzelnes Halbleiterbauelement erreicht werden.
  • Obwohl mindestens eine anschauliche Ausführungsform in der vorhergehenden detaillierten Beschreibung der Erfindung dargestellt ist, sollte beachtet werden, dass eine große Anzahl an Änderungsmöglichkeiten besteht. Auch ist zu beachten, dass die anschauliche Ausführungsform oder die anschaulichen Ausführungsformen lediglich Beispiele sind und nicht beabsichtigen, den Schutzbereich, die Anwendbarkeit oder die Struktur der Erfindung in irgendeiner Art und Weise zu beschränken. Vielmehr gibt die vorhergehende detaillierte Beschreibung dem Fachmann eine effiziente Anleitung in die Hand, um eine anschauliche Ausführungsform der vorliegenden Erfindung zu implementieren, wobei zu beachten ist, dass diverse Änderungen in Funktion und Anordnung von Elementen durchgeführt werden können, wie sie in der anschaulichen Ausführungsform beschrieben sind, ohne von dem Schutzbereich der Erfindung abzuweichen, der in den angefügten Patentansprüchen und den rechtlichen Äquivalenten definiert ist.

Claims (20)

  1. Verfahren zur Herstellung einer integrierten Schaltung mit einem platzsparenden Kondensator mit: Bilden einer dielektrischen Schicht über einem leitenden Strukturelement auf einem Halbleitersubstrat; Bilden einer Kontaktlochöffnung in der dielektrischen Schicht derart, dass ein Bereich des leitenden Strukturelements freigelegt ist; Ätzen einer Teilöffnung in die dielektrische Schicht über dem leitenden Strukturelement; Abscheiden von ätzresistenten Teilchen über der dielektrischen Schicht und in der Teilöffnung; weiteres Ätzen der dielektrischen Schicht unter Anwendung der ätzresistenten Teilchen als eine Ätzmaske, so dass die Teilöffnung erweitert wird; Bilden einer ersten leitenden Schicht über der erweiterten Teilöffnung, so dass das leitende Strukturelement elektrisch kontaktiert wird; Bilden einer Kondensatorisolationsschicht über der ersten leitenden Schicht; und Bilden einer zweiten leitenden Schicht über der Isolationsschicht.
  2. Verfahren nach Anspruch 1, wobei Bilden einer Kontaktlochöffnung in der dielektrischen Schicht umfasst: Bilden und Strukturieren einer Öffnung in einer ersten Photolackschicht; und Ätzen der Kontaktlochöffnung.
  3. Verfahren nach Anspruch 1, das ferner nach dem Bilden einer Kontaktlochöffnung und vor dem Ätzen einer Teilöffnung umfasst: Bilden einer organischen Einebnungsschicht (OPL) über der dielektrischen Schicht, wobei die Kontaktlochöffnung gefüllt wird; Bilden einer zweiten Photolackschicht auf der organischen Einebnungsschicht (OPL); und Bilden und Strukturieren einer zweiten Öffnung in der zweiten Photolackschicht und in der OPL-Schicht.
  4. Verfahren nach Anspruch 1, wobei Abscheiden von ätzresistenten Teilchen umfasst: Abscheiden von ätzresistenten Teilchen, die ausgewählt sind aus der Gruppe: poröses Polymermaterial, organische oder anorganische Teilchen und Kombinationen davon.
  5. Verfahren nach Anspruch 1, wobei Abscheiden von ätzresistenten Teilchen umfasst: Abscheiden von ätzresistenten Teilchen derart, dass sie über der dielektrischen Schicht und in der Teilöffnung verteilt sind.
  6. Verfahren nach Anspruch 1, wobei das weitere Ätzen umfasst: weiteres Ätzen eines idealen oder chaotischen Ätzmusters in die dielektrische Schicht.
  7. Verfahren nach Anspruch 1, wobei Bilden einer ersten leitenden Schicht das Bilden einer Metallbeschichtung umfasst.
  8. Verfahren nach Anspruch 7, wobei Bilden einer ersten leitenden Schicht umfasst: Bilden einer unteren Kondensatorelektrode mit einem unregelmäßigen Oberflächenbereich der erweiterten Teilöffnung und der Kontaktlochöffnung.
  9. Verfahren nach Anspruch 1, wobei Bilden einer zweiten leitenden Schicht über der Isolationsschicht umfasst: Bilden einer Metallschicht über der Isolationsschicht und Füllen der erweiterten Teilöffnung mit einem Metallfüllmaterial.
  10. Verfahren zur Herstellung einer integrierten Schaltung mit einem platzsparenden Kondensator, wobei das Verfahren umfasst: Bilden einer dielektrischen Schicht über einem leitenden Strukturelement auf einem Halbleitersubstrat; Bilden einer Kontaktlochöffnung in der dielektrischen Schicht zur Freilegung eines Bereichs des leitenden Strukturelements; Füllen der Kontaktlochöffnung mit einem organischen Einebnungsschicht-(OPL)Material; Ätzen der dielektrischen Schicht zur Erzeugung einer Teilöffnung, die über dem leitenden Strukturelement angeordnet ist; Abscheiden von ätzresistenten Teilchen über der dielektrischen Schicht in der Teilöffnung; weiteres Ätzen der dielektrischen Schicht um die ätzresistenten Teilchen herum derart, dass die Teilöffnung unter Erzeugung einer erweiterten Teilöffnung erweitert wird; Entfernen der ätzresistenten Teilchen und des OPL-Materials in der Kontaktlochöffnung; Bilden einer unteren Kondensatorelektrode, die eine Metallbeschichtung in der Kontaktlochöffnung und der erweiterten Teilöffnung aufweist; Bilden einer Kondensatorisolationsschicht über der Metallbeschichtung; und Bilden einer oberen Kondensatorelektrode, wobei die Kontaktlochöffnung und die erweiterte Teilöffnung mit einem Metallfüllmaterial gefüllt werden.
  11. Verfahren nach Anspruch 10, wobei Bilden einer Kontaktlochöffnung in der dielektrischen Schicht umfasst: Bilden und Strukturieren einer Öffnung in einer ersten Photolackschicht; und Ätzen der Kontaktlochöffnung.
  12. Verfahren nach Anspruch 10, das ferner nach dem Füllen der Kontaktlochöffnung und vor dem Ätzen der dielektrischen Schicht umfasst: Bilden einer zweiten Photolackschicht auf dem OPL-Material; und Bilden und Strukturieren einer zweiten Öffnung in der zweiten Photolackschicht und in der OPL-Schicht, wobei die Teilöffnung die zweite Öffnung erweitert.
  13. Verfahren nach Anspruch 10, wobei Ätzen der dielektrischen Schicht zur Erzeugung einer Teilöffnung umfasst: Ätzen des dielektrischen Materials zum Herstellen einer Teilöffnung transversal zu der Kontaktlochöffnung.
  14. Verfahren nach Anspruch 10, wobei Abscheiden von ätzresistenten Teilchen umfasst: Abscheiden von ätzresistenten Teilchen, die ausgewählt sind aus der Gruppe: poröse Polymermaterialien, organische oder anorganische Teilchen und Kombinationen davon.
  15. Verfahren nach Anspruch 14, wobei Abscheiden von ätzresistenten Teilchen umfasst: Abscheiden von ätzresistenten anorganischen Teilchen, die ausgewählt sind aus der Gruppe: Platin, Gold, Kohlenstoff und Kombinationen davon.
  16. Verfahren nach Anspruch 14, wobei Abscheiden von ätzresistenten Teilchen umfasst: Abscheiden von ätzresistenten Teilchen mit einer Flächenabdeckung von ungefähr 20% bis ungefähr 60%.
  17. Verfahren nach Anspruch 10, wobei das weitere Ätzen umfasst: weiteres Ätzen zur Erzeugung eines idealen oder chaotischen Ätzmusters in die dielektrische Schicht.
  18. Verfahren nach Anspruch 10, wobei Bilden einer unteren Kondensatorelektrode umfasst: Bilden der unteren Kondensatorelektrode mit einem unregelmäßigen Oberflächenbereich der erweiterten Teilöffnung und der Kontaktlochöffnung.
  19. Verfahren nach Anspruch 10, wobei Bilden einer oberen Kondensatorelektrode umfasst: Bilden einer Metallschicht über der Kondensatorisolationsschicht unter Füllung der Kontaktlochöffnung und der erweiterten Teilöffnung mit dem Metallfüllmaterial der Metallschicht.
  20. Integrierte Schaltung mit einem platzsparenden Kondensator mit: einer unteren Kondensatorelektrode mit einem Oberflächenbereich, der aus einem inneren Oberflächenbereich einer erweiterten Teilöffnung und einer Kontaktlochöffnung erzeugt ist, die in einer strukturierten dielektrischen Schicht auf einem Halbleitersubstrat gebildet sind; einer Kondensatorisolationsschicht über der unteren Kondensatorelektrode; und einer oberen Kondensatorelektrode mit einem Metallfüllmaterial, das die erweiterte Teilöffnung und die Kontaktlochöffnung füllt und einen Oberflächenbereich aufweist, der aus dem inneren Oberflächenbereich der erweiterten Teilöffnung und der Kontaktlochöffnung aufgebaut ist.
DE102012201586.8A 2011-02-07 2012-02-03 Verfahren zur Herstellung von integrierten Schaltungen mit platzsparenden Kondensatoren Expired - Fee Related DE102012201586B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/022,416 2011-02-07
US13/022,416 US8236645B1 (en) 2011-02-07 2011-02-07 Integrated circuits having place-efficient capacitors and methods for fabricating the same

Publications (2)

Publication Number Publication Date
DE102012201586A1 true DE102012201586A1 (de) 2012-08-09
DE102012201586B4 DE102012201586B4 (de) 2019-04-25

Family

ID=46547200

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012201586.8A Expired - Fee Related DE102012201586B4 (de) 2011-02-07 2012-02-03 Verfahren zur Herstellung von integrierten Schaltungen mit platzsparenden Kondensatoren

Country Status (6)

Country Link
US (2) US8236645B1 (de)
KR (1) KR101385281B1 (de)
CN (1) CN102629550B (de)
DE (1) DE102012201586B4 (de)
SG (1) SG183595A1 (de)
TW (1) TWI487010B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
US9048341B2 (en) * 2011-03-16 2015-06-02 Macronix International Co., Ltd. Integrated circuit capacitor and method
TWI488286B (zh) * 2012-12-25 2015-06-11 Univ Nat Chiao Tung 整合被動元件之半導體裝置
US10332790B2 (en) * 2015-06-15 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with interconnect structure
JP6583220B2 (ja) * 2016-11-15 2019-10-02 株式会社村田製作所 コンデンサ及びコンデンサの製造方法
US10381263B1 (en) 2018-05-04 2019-08-13 International Business Machines Corporation Method of forming via contact with resistance control
US10373866B1 (en) * 2018-05-04 2019-08-06 International Business Machines Corporation Method of forming metal insulator metal capacitor with extended capacitor plates
CN108766953B (zh) * 2018-05-31 2021-01-01 德淮半导体有限公司 半导体器件及其形成方法

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1739112A (en) 1929-12-10 chicago
US1290799A (en) 1918-02-06 1919-01-07 Edwin R Talley Life-protecting body-guard.
US1513766A (en) 1924-03-27 1924-11-04 American Armor Corp Bullet-proof armor
US3179553A (en) 1963-03-12 1965-04-20 Philip J Franklin Lightweight armor plate
US5469773A (en) 1965-09-23 1995-11-28 The United States Of America As Represented By The Secretary Of The Army Light weight armor
US3563836A (en) 1968-05-23 1971-02-16 Bell Aerospace Corp Projectile armor fabrication
US3962976A (en) 1971-08-16 1976-06-15 Aluminum Company Of America Composite armor structure
US3977294A (en) 1971-09-07 1976-08-31 Fiber Materials, Inc. Composite armor and method
US3829899A (en) 1972-05-08 1974-08-20 R Davis Bulletproof protective body armor
US3813281A (en) 1973-01-30 1974-05-28 Gulf & Western Ind Prod Co Composite flexible armor
US3867239A (en) 1973-06-11 1975-02-18 Us Army Body armor construction
US4323000A (en) 1977-06-09 1982-04-06 The United States Of America As Represented By The Secretary Of The Navy Armor fabrication
FR2419498A1 (fr) 1978-03-08 1979-10-05 Merlin Gerin Blindage composite coule
US4292375A (en) 1979-05-30 1981-09-29 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Superplastically formed diffusion bonded metallic structure
US4307140A (en) 1980-07-31 1981-12-22 Davis Thomas E Abrasive resistant laminated article and method of manufacture
US4476660A (en) 1982-09-09 1984-10-16 Francovitch Thomas F Membrane anchor with flexure resisting regions
US4739690A (en) 1984-04-10 1988-04-26 Ceradyne, Inc. Ballistic armor with spall shield containing an outer layer of plasticized resin
US4633756A (en) 1984-05-21 1987-01-06 Rudoi Boris L Bullet proof armor shield
US5686689A (en) 1985-05-17 1997-11-11 Aeronautical Research Associates Of Princeton, Inc. Lightweight composite armor
JPH0650240B2 (ja) 1985-08-16 1994-06-29 伊藤忠商事株式会社 人体防護材
US4953442A (en) 1986-01-07 1990-09-04 Harsco Corporation Magnetized ceramic armor system
GB2191275B (en) 1986-06-04 1990-01-04 Royal Ordnance Plc Composite armour
FR2605267B1 (fr) 1986-10-15 1989-06-30 Goeury Walter Panneau de protection et notamment ecran balistique
US4744187A (en) 1987-01-27 1988-05-17 The Firestone Tire & Rubber Company Mechanical roof fastener
US5333532A (en) 1988-06-03 1994-08-02 Foster-Miller, Inc. Survivability enhancement
US4928575A (en) 1988-06-03 1990-05-29 Foster-Miller, Inc. Survivability enhancement
US5170690A (en) 1988-06-03 1992-12-15 Foster-Miller, Inc. Survivability enhancement
US4868040A (en) 1988-10-20 1989-09-19 Canadian Patents & Development Limited Antiballistic composite armor
US4987033A (en) 1988-12-20 1991-01-22 Dynamet Technology, Inc. Impact resistant clad composite armor and method for forming such armor
US5200256A (en) 1989-01-23 1993-04-06 Dunbar C R Composite lightweight bullet proof panel for use on vessels, aircraft and the like
US4911061A (en) 1989-03-22 1990-03-27 General Dynamics Land Systems, Inc. Composite ceramic armor and method for making same
US4965138A (en) 1989-09-20 1990-10-23 Rene Gonzalez Structural panel
US5361678A (en) 1989-09-21 1994-11-08 Aluminum Company Of America Coated ceramic bodies in composite armor
FR2654910B1 (fr) 1989-11-24 1992-04-03 Europ Propulsion Siege blinde en materiau composite et son procede de fabrication.
US5014592A (en) 1990-01-02 1991-05-14 The United States Of America As Represented By The Secretary Of The Army Multi-lug breech mechanism
JPH04165624A (ja) * 1990-10-30 1992-06-11 Fujitsu Ltd 絶縁膜上のめっき配線方法
US5196252A (en) 1990-11-19 1993-03-23 Allied-Signal Ballistic resistant fabric articles
US5191166A (en) 1991-06-10 1993-03-02 Foster-Miller, Inc. Survivability enhancement
US5480706A (en) 1991-09-05 1996-01-02 Alliedsignal Inc. Fire resistant ballistic resistant composite armor
US5213992A (en) * 1991-10-02 1993-05-25 Industrial Technology Research Institute Rippled polysilicon surface capacitor electrode plate for high density DRAM
US5350707A (en) * 1991-11-19 1994-09-27 Samsung Electronics Co., Ltd. Method for making a capacitor having an electrode surface with a plurality of trenches formed therein
JPH08500424A (ja) 1991-11-23 1996-01-16 サックス，マイケル よろい
JPH05160342A (ja) * 1991-12-02 1993-06-25 Canon Inc 半導体装置及びその製造方法
US5326606A (en) 1992-08-12 1994-07-05 Armorvision Plastics & Glass Bullet proof panel
US5254383A (en) 1992-09-14 1993-10-19 Allied-Signal Inc. Composites having improved penetration resistance and articles fabricated from same
DK0588212T3 (da) 1992-09-17 1996-12-23 Fmc Corp Avanceret afsprængsbeklædningssystem
KR960005251B1 (ko) * 1992-10-29 1996-04-23 삼성전자주식회사 반도체 메모리장치의 제조방법
US5389691A (en) * 1993-09-07 1995-02-14 Univ. Of Wyoming Process for co-recycling tires and oils
US5437905A (en) 1994-05-17 1995-08-01 Park; Andrew D. Ballistic laminate structure in sheet form
US5560971A (en) 1995-04-18 1996-10-01 Milliken Research Corporation Multi-layer material for suppression of ceramic shrapnel created during a ballistic event
US5981992A (en) * 1995-06-07 1999-11-09 International Business Machines Corporation Mechanical supports for very thin stacked capacitor plates
TW345714B (en) * 1997-03-22 1998-11-21 United Microelectronics Corp Capacitive structure of DRAM and process for producing the same
US6043119A (en) * 1997-08-04 2000-03-28 Micron Technology, Inc. Method of making a capacitor
TW413932B (en) * 1999-03-05 2000-12-01 Nanya Plastics Corp Manufacturing method of crown-type capacitor structure
US6291289B2 (en) * 1999-06-25 2001-09-18 Micron Technology, Inc. Method of forming DRAM trench capacitor with metal layer over hemispherical grain polysilicon
US6236080B1 (en) * 1999-07-22 2001-05-22 Worldwide Semiconductor Manufacturing Corp. Method of manufacturing a capacitor for high density DRAMs
US6418832B1 (en) 2000-04-26 2002-07-16 Pyramid Technologies International, Inc. Body armor
US6532857B1 (en) 2000-05-12 2003-03-18 Ceradyne, Inc. Ceramic array armor
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
DE10038378A1 (de) * 2000-08-07 2002-02-28 Infineon Technologies Ag Verfahren zur Herstellung von Kondensatorelektroden
JP2002076297A (ja) * 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6204141B1 (en) 2000-09-13 2001-03-20 Taiwan Semiconductor Mfg. Co. Ltd. Method of manufacturing a deep trench capacitor
US6417066B1 (en) * 2001-02-15 2002-07-09 Taiwan Semiconductor Manufacturing Company Method of forming a DRAM capacitor structure including increasing the surface area using a discrete silicon mask
JP3895126B2 (ja) * 2001-04-23 2007-03-22 株式会社東芝 半導体装置の製造方法
US6548348B1 (en) * 2001-06-18 2003-04-15 Taiwan Semiconductor Manufacturing Company Method of forming a storage node contact hole in a porous insulator layer
WO2003010484A1 (en) 2001-07-25 2003-02-06 Aceram Technologies Inc. Ceramic armour systems with a front spall layer and a shock absorbing layer
US6620675B2 (en) * 2001-09-26 2003-09-16 International Business Machines Corporation Increased capacitance trench capacitor
KR100870338B1 (ko) * 2002-07-18 2008-11-25 매그나칩 반도체 유한회사 반도체 소자의 커패시터 및 커패시터의 제조 방법
US6773984B2 (en) * 2002-08-29 2004-08-10 Micron Technology, Inc. Methods of depositing noble metals and methods of forming capacitor constructions
US6902973B2 (en) * 2003-08-18 2005-06-07 Micron Technology, Inc. Hemi-spherical grain silicon enhancement
JP4543378B2 (ja) * 2004-11-15 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
JP4630756B2 (ja) * 2005-08-05 2011-02-09 パナソニック株式会社 半導体装置及びその製造方法
US7651942B2 (en) * 2005-08-15 2010-01-26 Infineon Technologies Ag Metal interconnect structure and method
KR100698089B1 (ko) * 2005-12-29 2007-03-23 동부일렉트로닉스 주식회사 커패시터를 갖는 반도체 소자 및 이의 제조방법
FR2897467B1 (fr) * 2006-02-15 2009-04-03 St Microelectronics Crolles 2 Condensateur mim
US8202582B2 (en) * 2006-06-30 2012-06-19 Oji Paper Co., Ltd. Single particle film etching mask and production method of single particle film etching mask, production method of micro structure with use of single particle film etching mask and micro structure produced by micro structure production method
US7602027B2 (en) * 2006-12-29 2009-10-13 Semiconductor Components Industries, L.L.C. Semiconductor component and method of manufacture
DE102007009383A1 (de) * 2007-02-20 2008-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiteranordnung und Verfahren zu deren Herstellung
JP2008311525A (ja) * 2007-06-15 2008-12-25 Elpida Memory Inc 半導体記憶装置及びその製造方法
JP5464928B2 (ja) * 2009-07-02 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI487010B (zh) 2015-06-01
SG183595A1 (en) 2012-09-27
US20120267763A1 (en) 2012-10-25
CN102629550A (zh) 2012-08-08
US20120199950A1 (en) 2012-08-09
CN102629550B (zh) 2014-09-10
KR20120090745A (ko) 2012-08-17
US8236645B1 (en) 2012-08-07
TW201236061A (en) 2012-09-01
KR101385281B1 (ko) 2014-04-16
US8546915B2 (en) 2013-10-01
DE102012201586B4 (de) 2019-04-25

Similar Documents

Publication Publication Date Title
DE102012201586B4 (de) Verfahren zur Herstellung von integrierten Schaltungen mit platzsparenden Kondensatoren
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102009023251B4 (de) Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102005030585A1 (de) Halbleiterbauelement mit einem vertikalen Entkopplungskondensator
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
WO2009013315A2 (de) Halbleitersubstrat mit durchkontaktierung und verfahren zu seiner herstellung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102010030757B4 (de) Verfahren zur Herstellung komplexer Metallisierungssysteme in Halbleitern durch Entfernung geschädigter dielektrischer Oberflächenschichten
DE102008006962A1 (de) Halbleiterbauelement mit einem Kondensator im Metallisierungssystem und ein Verfahren zur Herstellung des Kondensators
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE102010029525B4 (de) Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE10302377B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren
DE10240405B4 (de) Verfahren zum Ausbilden einer selbstjustierten Antifuse-Verbindung
DE10313793A1 (de) Halbleiterbauelement mit MIM-Kondensatorstruktur und Herstellungsverfahren
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE102014209002A1 (de) Verfahren zum Herstellen integrierter Schaltungen
DE102007009912A1 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee