DE102009025271B4 - Halbleiterbauelement mit verschiedenen Finnen-Breiten und Verfahren - Google Patents

Halbleiterbauelement mit verschiedenen Finnen-Breiten und Verfahren Download PDF

Info

Publication number
DE102009025271B4
DE102009025271B4 DE102009025271.1A DE102009025271A DE102009025271B4 DE 102009025271 B4 DE102009025271 B4 DE 102009025271B4 DE 102009025271 A DE102009025271 A DE 102009025271A DE 102009025271 B4 DE102009025271 B4 DE 102009025271B4
Authority
DE
Germany
Prior art keywords
fin
gate
comparative examples
fins
various comparative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009025271.1A
Other languages
English (en)
Other versions
DE102009025271A1 (de
Inventor
Dr. Baumgartner Peter
Domagoj Siprak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009025271A1 publication Critical patent/DE102009025271A1/de
Application granted granted Critical
Publication of DE102009025271B4 publication Critical patent/DE102009025271B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides

Abstract

Halbleiterbauelement, aufweisend:mindestens einen Sourcebereich (1006) und mindestens einen Drainbereich (1004);mehrere sich zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) erstreckende Finnen (1010, 1013, 1016), wobei von diesen Finnen (1010, 1013, 1016) mindestens eine Finne eine andere Breite als eine andere Finne aufweist; undmindestens zwei Gates (1017, 1018) zur Steuerung des Stromflusses durch die mehreren Finnen (1010, 1013, 1016),wobei mindestens ein Gate eine Gatelänge aufweist, die von einem anderen Gate verschieden ist, undwobei mindestens zwei der Finnen (1010, 1013, 1016) zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) parallel geschaltet sind.

Description

  • TECHNISCHES GEBIET
  • Hier beschriebene Ausführungsformen betreffen allgemein Halbleiterschaltungen, die Mehrfachgate-Feldeffekttransistorbauelemente enthalten.
  • STAND DER TECHNIK
  • Halbleiterbauelemente wie etwa Mehrfachgate-Feldeffekttransistoren sind häufig für Anwendungen ausgelegt, die Schaltungen mit herunterskalierten extrem kleinen Bauelementen verwenden. Für Analog- und HF-Anwendungen verwendete Halbleiterbauelemente können im Vergleich zu den bei digitalen Anwendungen verwendeten verschiedene Bauelementekenngrößen erfordern. Die harmonischen Verzerrungen von Signalen in Verstärkerschaltungen nehmen mit der Signalamplitude zu und begrenzen den Dynamikumfang dieser Schaltungen. Funkelrauschen (das auch als 1/f-Rauschen bezeichnet wird) kann von Kenngrößen von Finnen-Oberflächen in Mehrfachgate-Feldeffekttransistoren abhängen und begrenzt die Auflösung in Analog- und HF-Schaltungen. Der Gatewiderstand begrenzt die Verstärkung und vergrößert das Rauschen in HF-Schaltungen. Obwohl die Optimierung der ON/OFF-Ströme für digitale Schaltungen das Hauptziel während der Prozessentwicklung ist, ist eine Verbesserung von Analogtransistorkenngrößen ohne Prozessänderungen für Mischsignal- und HF-Schaltungen wünschenswert.
  • US 2007/0259485 A1 beschreibt eine elektronische Vorrichtung mit einer ersten Halbleiter-Finne und einer zweiten Halbleiter-Finne, die voneinander getrennt angeordnet sind, wobei eine Brücke zwischen der ersten Halbleiter-Finne und der zweiten Halbleiter-Finne angeordnet ist, die beide kontaktiert.
  • JP 2001/298194 A beschreibt ein Halbleiter-Bauelement, in dem zwischen dem Source-Bereich und dem Drain-Bereich mehrere, sich bis zu dem Kanal-Bereich unter der Gate-Elektrode verjüngende Finnen gebildet sind.
  • US 2007/0284669 A1 beschreibt einen integrierten Schaltkreis mit mehreren Halbleiterfinnen, die unterschiedliche Breiten und variable Abstände zueinander aufweisen und die auf demselben Substrat gebildet sind, um einen einzelnen Feldeffekttransistor mit mehreren Finnen oder verschiedene Feldeffekttransistoren mit einzelnen oder mehreren Finnen zu bilden.
  • US 2004/0110331 A1 beschreibt einen Inverter, der Transistoren mit mehreren Gates aufweist, wobei jeder der Transistoren mit mehreren Gates eine Halbleiterfinne aufweist, die vertikal auf einer isolierenden Schicht über einem Substrat gebildet ist.
  • US 2007/0108528 A1 beschreibt eine Speicherzelle mit Transistoren, die mehrere Finnen aufweisen, die unterschiedliche Breiten und unterschiedliche GateLängen haben.
  • US 7332386 B2 beschreibt einen Finnen-Feldeffekttransistor, in dem die Finne so ausgebildet ist, dass der Source-Bereich der Finne eine andere Breite aufweist als der Drain-Bereich der Finne.
  • US 2004/0238897 A1 beschreibt eine Halbleitervorrichtung, deren Gate-Elektrode eine spezifische Form aufweist, so dass die Gate-Länge mit zunehmendem Abstand von der Position des Source/Drain-Kontakts entlang der Gate-Elektrode abnimmt.
  • Figurenliste
    • 1A zeigt eine perspektivische Ansicht eines Halbleiterbauelements mit verschiedenen Finnen-Breiten gemäß verschiedenen Vergleichsbeispielen.
    • 1B zeigt eine perspektivische Ansicht eines Halbleiterbauelements mit verschiedenen Finnen-Breiten und Gateabmessungen gemäß verschiedenen Vergleichsbeispielen.
    • 2A zeigt eine Draufsicht eines Halbleiterbauelements mit verschiedenen Finnen-Breiten gemäß verschiedenen Vergleichsbeispielen.
    • 2B zeigt eine Draufsicht eines Halbleiterbauelements mit verschiedenen Finnen-Breiten und Gateabmessungen gemäß verschiedenen Vergleichsbeispielen.
    • 2C zeigt eine Draufsicht eines Halbleiterbauelements mit verschiedenen Finnen-Breiten und Gateabmessungen gemäß verschiedenen Vergleichsbeispielen.
    • 2D zeigt eine Draufsicht eines Halbleiterbauelements mit verschiedenen Finnen-Breiten und Gateabmessungen gemäß verschiedenen Vergleichsbeispielen.
    • 2E zeigt eine Draufsicht eines Halbleiterbauelements mit verschiedenen Finnen-Breiten und Gateabmessungen gemäß verschiedenen Vergleichsbeispielen.
    • 3A zeigt eine perspektivische Ansicht eines Gatefingers, wobei konzentrierte Widerstandselemente gezeigt sind, die die verteilte Beschaffenheit des Gatewiderstands beim Betrieb mit HF-Frequenzen repräsentieren.
    • 3B zeigt eine perspektivische Ansicht eines Querschnitts durch den Gatefinger von 3A, wobei ein Gatematerialstapel gezeigt ist.
    • 3C zeigt eine Draufsicht eines Halbleiterbauelements mit verschiedenem Finnen-Abstand gemäß verschiedenen Vergleichsbeispielen.
    • 3D zeigt eine Draufsicht eines Halbleiterbauelements mit unterschiedlichem Finnen-Abstand und Gatekontakten an zwei Enden gemäß verschiedenen Vergleichsbeispielen.
    • 3E zeigt eine Draufsicht eines Halbleiterbauelements mit von dem Gatekontakt weg abnehmenden Finnen-Breiten gemäß verschiedenen Vergleichsbeispielen.
    • 3F zeigt eine Draufsicht eines Halbleiterbauelements mit Gatekontakten auf gegenüberliegenden Enden des Bauelements und in Richtung der Mitte des Bauelements abnehmenden Finnen-Breiten gemäß verschiedenen Vergleichsbeispielen.
    • 3G zeigt eine Draufsicht eines Halbleiterbauelements mit von dem Gatekontakt weg zunehmenden Finnen-Breiten gemäß verschiedenen Vergleichsbeispielen.
    • 3H zeigt eine Draufsicht eines Halbleiterbauelements mit Gatekontakten an gegenüberliegenden Enden des Bauelements und in Richtung der Mitte des Bauelements zunehmenden Finnen-Breiten gemäß verschiedenen Vergleichsbeispielen.
    • 4 zeigt eine Draufsicht eines Halbleiterbauelements mit einer Struktur abgestufter Finnen-Breiten gemäß verschiedenen Vergleichsbeispielen.
    • 5 zeigt eine Draufsicht eines Halbleiterbauelements mit einer Struktur abgestufter Finnen-Breiten und einer aufgeteilten Gatestruktur gemäß verschiedenen Vergleichsbeispielen.
    • 6A zeigt eine Draufsicht eines Halbleiterbauelements mit einer abgestuften Finnen-Struktur mit einer schmalen Finnen-Breite in der Mitte der Finne gemäß verschiedenen Vergleichsbeispielen.
    • 6B zeigt eine Draufsicht eines Halbleiterbauelements mit einer abgestuften Finnen-Struktur mit einer breiten Finnen-Breite in der Mitte der Finne gemäß verschiedenen Vergleichsbeispielen.
    • 6C zeigt eine Draufsicht eines Halbleiterbauelements mit einer abgestuften Finnen-Struktur mit Abschnitten mit verschiedenen Finnen-Breiten und separaten Gates für jeden der verschiedenen Finnen-Abschnitte, die mit demselben Gatesignal oder mit verschiedenen Gatesignalen verbunden werden, gemäß verschiedenen Vergleichsbeispielen.
    • 6D zeigt eine Draufsicht eines Halbleiterbauelements mit einer abgestuften Finnen-Struktur mit einer breiten Finnen-Breite in der Mitte der Finne und verjüngten Übergängen der Finnen-Breite von der Mitte zu schmälerer Finnen-Breite an Source- und Drainenden.
    • 7 zeigt das in 6A dargestellte Halbleiterbauelement mit einem Gate mit einer auf der Finne angeordneten schiefen Gateanordnung gemäß verschiedenen Vergleichsbeispielen.
    • 8A zeigt eine Draufsicht eines Halbleiterbauelements, wobei eine Finnen-Struktur mit einem verjüngten Abschnitt gezeigt ist, gemäß verschiedenen Vergleichsbeispielen.
    • 8B zeigt eine Draufsicht eines Halbleiterbauelements, wobei eine Finnen-Struktur mit einem verjüngten Abschnitt gezeigt ist, gemäß verschiedenen Vergleichsbeispielen.
    • 9 zeigt eine Draufsicht eines Halbleiterbauelements, wobei eine Finnen-Struktur mit einem gekrümmten Abschnitt gezeigt ist, gemäß verschiedenen Vergleichsbeispielen.
    • 10 zeigt eine Draufsicht eines Halbleiterbauelements, wobei mehrere Finnen mit einer abgestuften Finnen-Struktur und mehrere über den Finnen liegende Gates gezeigt sind, gemäß verschiedenen Ausführungsformen der Erfindung.
    • 11 zeigt eine Draufsicht zweier in Reihe geschalteter Halbleiterbauelemente, wobei jedes Bauelement unterschiedliche Finnen-Breiten aufweist, gemäß verschiedenen Vergleichsbeispielen.
    • 12A zeigt eine Draufsicht von zwei parallel geschalteten Halbleiterbauelementen, wobei ein gemeinsam benutztes Gate zwischen den beiden Bauelementen gezeigt ist, gemäß verschiedenen Vergleichsbeispielen.
    • 12B zeigt eine Draufsicht von zwei parallel geschalteten Halbleiterbauelementen mit separaten, die Bauelemente steuernden Gates gemäß verschiedenen Vergleichsbeispielen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende ausführliche Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zur Veranschaulichung spezifische Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung ausgeübt werden kann. Diese Ausführungsformen werden ausführlich genug beschrieben, um es Fachleuten zu ermöglichen, die Erfindung auszuüben. Es können andere Ausführungsformen benutzt und strukturelle, logische und elektrische Änderungen vorgenommen werden, ohne von dem Schutzumfang der Erfindung abzuweichen. Die verschiedenen Ausführungsformen schließen sich nicht unbedingt gegenseitig aus, da bestimmte Ausführungsformen mit einer oder mehreren Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden. In der vorliegenden Schrift werden die Ausdrücke „ein“ oder „eines“ wie in Patentschriften üblich mit der Bedeutung von eins oder mehr als eins verwendet. In der vorliegenden Schrift wird der Ausdruck „oder“ im Sinne von nicht exklusivem oder verwendet, so dass „A oder B“ „A aber nicht B“, „B aber nicht A“ und „A und B“ umfasst, sofern es nicht anders angegeben ist.
  • In dem Ausdruck „Substrat“ soll ein Halbleiterwafer eingeschlossen sein. Der Ausdruck „Substrat“ soll auch Halbleiterstrukturen während der Verarbeitung bedeuten und kann andere Schichten umfassen, die darauf hergestellt worden sind. Sowohl „Wafer“ als auch „Substrat“ umfassen dotierte und undotierte Halbleiter, epitaxiale oder nichtepitaxiale Halbleiterschichten, die von einem Basishalbleiter oder Isolator getragen werden, sowie andere Fachleuten wohlbekannte Halbleiterstrukturen.
  • Der Ausdruck „Mehrfachgate-Feldeffekttransistor“ (MuGFET) wird hier austauschbar mit FinFET für die allgemeine Klasse von Halbleiterbauelementen verwendet, die nicht planare Feldeffekttransistoren aufweisen, die auf Finnen aus Halbleitermaterial mit zwei, drei, fünf oder mehr Ebenen für leitende Kanäle gebildet sind.
  • Der Ausdruck „Leiter“ soll allgemein n- und p-Halbleiter umfassen, und der Ausdruck „Isolator“ oder „Dielektrikum“ ist so definiert, dass er jedes Metall umfasst, das weniger elektrisch leitfähig als die als „Leiter“ bezeichneten Materialien ist. Die hier beschriebene Erfindung betrifft allgemein MuGFET- oder FinFET-Transistoren. Die folgende ausführliche Beschreibung ist deshalb nicht im einschränkenden Sinne aufzufassen.
  • Die harmonischen Verzerrungen von Signalen in Verstärkerschaltungen nehmen mit der Signalamplitude zu und begrenzen deshalb den Dynamikumfang solcher Schaltungen. Ein signifikanter Teil der Verzerrungen ist auf die dritten Oberschwingungen zurückzuführen. Dies ist auf den Umstand zurückzuführen, dass die Frequenzen in dem Bereich der dritten Oberschwingungen in der Umgebung der Signalfrequenzen liegen und folglich nicht durch Filtern unterdrückt werden können.
  • Solche dritten Oberschwingungen werden durch die Ableitung dritter Ordnung der Transistorübertragungskurven des Drainstroms Id mit Bezug auf die Gatespannung Vg erzeugt, nämlich: g 3 = 3 Id / Vg 3
    Figure DE102009025271B4_0001
  • Einer der Entwurfsparameter, die durch Variieren des Layouts eines Halbleiterbauelements gesteuert werden können, ist die Breite der Silizium-Finne. Eine Änderung der Finnen-Breite kann zu einer Änderung der Schwellenspannung führen, die aufgrund von Quanten-Confinement und elektrostatischen Effekten auftritt. Eine Änderung der Breite von Finnen kann aufgrund der unterschiedlichen Oberflächenrauhigkeit von oberer Wandoberfläche und Seitenwandoberflächen einer Finne und aufgrund unterschiedlicher Kristallorientierungen in oberer Wandoberfläche und Seitenwandoberflächen der Finne die effektive Mobilität und das Funkelrauschen eines FinFET-Bauelements ändern. Der Grund dafür besteht darin, dass Mobilität und Funkelrauschen von der Oberflächenrauhigkeit und Oberflächenorientierung abhängen. Bei verschiedenen Ausführungsformen umfassen hier beschriebene Halbleiterbauelemente Ausführungsformen mit Finnen mit verschiedenen Kristalloberflächenorientierungen in verschiedenen Ebenen der Finne. Die hier beschriebenen Ausführungsformen verwenden die Finnen-breitenabhängige Schwellenspannung (Vt), Mobilität und das Funkelrauschen durch Kombinieren mehrerer Finnen mit verschiedener Breite in einer Transistorstruktur oder einer Transistorstruktur, die aus einer Gruppe individueller Transistoren besteht, die durch Metallverdrahtung verbunden werden, um die elektrischen Eigenschaften zu verbessern. Diese Kombination verschiedener Finnen-Breiten kann auf zweierlei Weise erfolgen, um verschiedene Transistorkenngrößen zu optimieren. Erstens ist es möglich, verschiedene Finnen-Breiten in einer Parallelkonfiguration zu verwenden, um einen Transistor mit modulierten Schwellenspannungen und somit einen verbreiterten Schwellenspannungsbereich zu erzeugen. Dies führt zu verringerten harmonischen Verzerrungen, da Nichtlinearitäten der Transistorkennlinien durch eine stückweise Linearisierung der Transistorkennlinie geglättet werden, wobei jede Finne eine andere Schwellenspannung aufweist. Zweitens ist es möglich, verschiedene Finnen-Breiten in einer Reihenkonfiguration entlang der Länge der Finne (d.h. Kanallänge des Transistors) zu verwenden, um elektrische Kenngrößen zu verbessern, wie etwa Drain-/Source-Reihenwiderstand, Transkonduktanz (gm), Ausgangskonduktanz (gds), Spannungsverstärkung (=gm/gds), Drainkapazität oder Funkelrauschen.
  • Eine Transistorstruktur, die verschiedene Finnen-Breiten parallel kombiniert, kann auch als abstimmbare Kapazität (zum Beispiel als Varaktor) verwendet werden, wenn Drain- und Sourcekontaktstellen zusammen mit einem elektrischen Abstimmport verbunden werden. In diesem Fall verbreitert die verbreiterte Schwellenspannung aufgrund verschiedener Finnen-Breiten den Übergang von einer niedrigen Kapazität zu einer hohen Kapazität, so dass die Ableitung der Kapazität als Funktion der Gate-Abstimmport-Spannung abnimmt und somit die Abstimmempfindlichkeit in einem spannungsgesteuerten Oszillator (VCO) kleiner und linearisierter wird, wodurch die Aufwärtsumsetzung von Funkelrauschen in VCO-Phasenrauschen verringert wird. Die hier beschriebenen Bauelementestrukturen, die verschiedene Finnen parallel kombinieren, können als Transistoren oder Varaktoren verwendet werden (sofern es nicht anders angegeben wird). Varaktoren können aus Transistoren gebildet werden, indem man Drain und Source des Transistors miteinander verbindet.
  • Variationen der Finnen-Breite in einer integrierten Schaltung können auf verschiedene Weisen eingeführt werden. Zum Beispiel kann eine Variation der Finnen-Breite gezielt unter Verwendung eines gesteuerten Prozesses eingeführt werden. Dies kann zum Beispiel durch Layoutzeichnung oder Platzierung an verschiedenen Orten des Layouts der integrierten Schaltung mit verschiedener Druckauflösung oder eine dedizierte Verarbeitung erfolgen, die große lokale Finnen-Breitenfehlanpassungsvariationen erzeugen, die zu verschiedenen Finnen-Breiten führen. Bei einem Vergleichsbeispiel können sich die Breiten zweier Finnen um mehr als 4 nm (Nanometer) unterscheiden. Bei einem Vergleichsbeispiel können sich die Breiten zweier Finnen um mehr als 5 nm unterscheiden. Bei einem anderen Vergleichsbeispiel können sich die Breiten zweier Finnen um mehr als 6 nm unterscheiden. Bei einem Vergleichsbeispiel können sich die Breiten zweier Finnen um mehr als 7 nm unterscheiden. Bei einem Vergleichsbeispiel können sich die Breiten zweier Finnen um mehr als 5 nm unterscheiden. Bei einem Vergleichsbeispiel können sich die Breiten zweier Finnen um mehr als 9 nm unterscheiden. Bei einem Vergleichsbeispiel können sich die Breiten zweier Finnen um mehr als 10 nm unterscheiden.
  • Zusätzlich ist es bei verschiedenen Ausführungsformen und Vergleichsbeispielen auch möglich, die Finnen-Breite stufenweise entlang der Finnen-Länge zu ändern. Eine Änderung der Finnen-Breite in einer Reihenkonfiguration entlang der Kanallänge und auf stufenartige Weise kann zu einer verbesserten Ausgangskonduktanz und einer verbesserten Spannungsverstärkung (gm/gds) führen, wenn sich die zu einer niedrigeren Schwellenspannung (Vt) (die für N- und P-Bauelemente, zum Beispiel NMOS- und PMOS-Transistoren, verschieden sein kann) führende Finnen-Breite auf der Drainseite des Bauelements befindet (Selbstkaskodierungseffekt). Bei einer Ausführungsform führt die Platzierung des schmalen Finnen-Abschnitts an dem Drain und des breiteren Fin an der Source zu einem Bauelement mit niedrigerem Sourcewiderstand, wodurch die Transkonduktanz verbessert wird. Zusätzlich kann ein solches Bauelement einen verringerten draininduzierten Barrierenerniedrigungseffekt und verringerten Kurzkanaleffekt im Vergleich zu einem Nur-Breit-Finnen-Bauelement aufweisen, das die Ausgangskonduktanz verbessert. Ein vergrößerter Drainwiderstand aufgrund der schmaleren Finne auf der Drainseite ist aufgrund seiner kleinen Auswirkung auf die Transkonduktanz akzeptabel.
  • In Hochfrequenzschaltungen spielt der Gatewiderstand neben den bereits erwähnten analogen Leistungsgüteziffern eine wichtige Rolle. 3A zeigt den verteilten Gatewiderstand in einem Gatefinger. Dieser Gatefinger besteht gewöhnlich aus einem Materialstapel. Der Stapel kann aus zwei, drei oder mehr verschiedenen Materialien bestehen. Ein herkömmlicher Zwei-Material-Stapel ist Polysilizium über dem Gatedielektrikum des MOS-Bauelements, das durch eine darüberliegende Silizidschicht eingefangen wird. Bei high-k-Metallgatebauelementen besteht der Gatematerialstapel bei verschiedenen Vergleichsbeispielen aus einem Metall über dem Gatedielektrikum, gefolgt von Polysilizium, das durch eine Silizidschicht überkappt wird, wie in 3B gezeigt. Zwischen Silizium und Metall entsteht ein Schottky-Kontaktwiderstand, der zusammen mit den Leitfähigkeiten der Materialien des Stapels einen Vertikal-Gatewiderstand RV wie in 3A gezeigt herstellt. Verglichen mit diesem Vertikal-Gatewiderstand besteht außerdem ein Lateral-Gatewiderstand RL (auch in 3A gezeigt), der aus den Widerständen der Silizidverkappungsschicht in 3B stammt, die durch einen Gatekontakt verbunden wird. Aufgrund der hohen Frequenzen muss der Widerstand des Gatefingers wie in 3A gezeigt durch ein verteiltes Gatewiderstandsnetzwerk repräsentiert werden.
  • 1A zeigt eine perspektivische Ansicht eines Halbleiterbauelements 100 gemäß verschiedenen Vergleichsbeispielen. Das Halbleiterbauelement 100 enthält einen MuGFET mit mehreren schmalen Finnen verschiedener Breiten, die zwischen einem Sourcebereich und einem Drainbereich parallel geschaltet sind, ein Gatedielektrikum und mehrere Gates (Oberseite und Seiten der Finne) zur Verbesserung der Gatekontrolle im Vergleich zu planaren Bauelementen. Das Halbleiterbauelement 100 enthält ein Substrat 102, das Source-/Drainbereiche 104, 106, mehrere Finnen 110, 111, 112, 113, eine Gatedielektrikumsschicht 114 und ein Gate 108 trägt. Die Gatedielektrikumsschicht 114 ist über mehreren Finnen 110, 111, 112 und 113 angeordnet. Bei verschiedenen Vergleichsbeispielen weisen die Finnen 110-113 verschiedene Finnen-Breiten auf. Bei verschiedenen Vergleichsbeispielen ist der Abstand S (siehe z.B. 3C bis 3H) zwischen angrenzenden Finnen (wie etwa 110-111, 111-112 und 112-113) unterschiedlich, um einen Kompromiss für den vertikalen und lateralen Teil des Gatewiderstands zu finden. Insbesondere zur Kompensation der niedrigeren gm aufgrund eines vergrößerten Sourcewiderstands in Finnen mit kleinerer Finnen-Breite mit einem verringerten Gatewiderstand für konstante Gesamtverstärkung sollte der Finnen-Abstand dergestalt angeordnet werden, dass der Finnen-Abstand in Richtung kleinerer Finnen-Breite vergrößert wird. Die Source-/Drainbereiche 104, 106 umfassen Source-/Drainkontakte 105 bzw. 107. Das Gate 108 ist über der Gatedielektrikumsschicht 114 angeordnet und enthält einen Gatekontakt 109.
  • 1B zeigt eine perspektivische Ansicht eines Halbleiterbauelements 200 mit verschiedenen Finnen-Breiten und Gateabmessungen gemäß verschiedenen Vergleichsbeispielen. Das Halbleiterbauelement 200 enthält ein Substrat 102, das Source-/Drainbereiche 104, 106, Finnen 110-113 und ein Gate 108 trägt. Zusätzlich enthält das Halbleiterbauelement 200 ein Gatedielektrikum 114, das auf der Oberseite und den Seiten der Finnen 110-113 angeordnet ist. Das Gatedielektrikum 114 liegt zwischen einem Gate 108 und den Finnen 110-113. Ein sich um drei Seiten jedes der Finnen legendes Gate gewährleistet verbesserte Gatekontrolle im Vergleich zu planaren Bauelementen. Bei verschiedenen Vergleichsbeispielen enthalten die Source-/Drainbereiche 104, 106 Source-/Drainkontakte 105 bzw. 107. Bei verschiedenen Vergleichsbeispielen enthält das Gate 108 einen Gatekontakt 109. Bei verschiedenen Vergleichsbeispielen enthält das Gate 108 Gatesegmente 220, 230, 240, 250 und 260. Bei verschiedenen Vergleichsbeispielen weisen die Gatesegmente 220, 230, 240, 250 und 260 verschiedene Gatelängen (= Kanallängen) auf. Bei verschiedenen Vergleichsbeispielen weisen die Finnen 110-113 verschiedene Finnen-Breiten auf. Insbesondere gibt es zwei mögliche Arten der Anordnung. Man kann eine kleine Finnen-Breite mit einer kurzen Kanallänge und eine große Finnen-Breite mit einer langen Kanallänge kombinieren. Diese Option unterdrückt Kurzkanaleffekte, die die Subschwellensteigung beeinflussen. Eine andere Kombination ist das Kombinieren einer kleinen Finnen-Breite mit einer langen Kanallänge und einer größeren Finnen-Breite mit einer kurzen Kanallänge. Diese Option ermöglicht größere Schwellenspannungsvariationen von Finne zu Finne. Bei verschiedenen Vergleichsbeispielen ändert sich der Abstand zwischen angrenzenden Finnen (wie zum Beispiel 110-111, 111-112 und 112-113). Bei verschiedenen Vergleichsbeispielen gewährleistet die Konfiguration wie etwa die in 1A und 1B gezeigte mehrfache Werte der Schwellenspannung (Vt), die zu einer Glättung von Transistor- oder Varaktornichtlinearitäten führen können. Folglich kann eine solche Anordnung für ein verbessertes Verzerrungsverhalten eines Transistors oder Kapazitätsabstimmverhalten eines Varaktors verwendet werden.
  • 2A zeigt eine Draufsicht eines Halbleiterbauelements mit Finnen 310, 312, 314, 316, 318 und 320 mit verschiedenen Finnen-Breiten, die mit Drainkontaktstellen 306 und Sourcekontaktstellen 308 parallel geschaltet sind, gemäß verschiedenen Vergleichsbeispielen.
  • 2B zeigt eine Draufsicht eines Halbleiterbauelements mit verschiedenen Finnen-Breiten und Gateabmessungen gemäß verschiedenen Vergleichsbeispielen. In 2B wird ein FinFET-Bauelement mit verschiedenen Finnen-Breiten WF1, WF2 und WF3 mit verschiedenen Gatelängen Lg1, Lg2 und Lg3 kombiniert. Die größere Finnen-Breite WF wird mit der größeren Gatelänge Lg kombiniert. Dies unterstützt einen Kompromiss beim Kurzkanaleffekt mit kleiner Gatelänge und großer Finnen-Breite. Die größte Gatelänge Lg1 wird am nächsten bei dem Gatekontakt 109 angeordnet und die kleinste Gatelänge Lg3 am weitesten von dem Gatekontakt 109 entfernt. Eine solche Anordnung kombiniert eine höhere gm durch kleinere Gatelängen mit einem höheren Gatewiderstand, was zu derselben Verstärkung bei HF-Frequenzen für alle Teile des Bauelements mit verschiedenen Finnen-Breiten, die miteinander verbunden werden, führt.
  • 2C zeigt eine Draufsicht eines Halbleiterbauelements mit verschiedenen Finnen-Breiten und Gateabmessungen gemäß verschiedenen Vergleichsbeispielen. In 2C wird ein FinFET-Bauelement mit verschiedenen Finnen-Breiten WF1, WF2 und WF3 mit verschiedenen Gatelängen Lgl, Lg2 und Lg3 kombiniert. Die größere Finnen-Breite WF wird mit der größeren Gatelänge Lg kombiniert. Dies unterstützt einen Kompromiss beim Kurzkanaleffekt mit kleiner Gatelänge und größerer Finnen-Breite. Die größte Gatelänge Lg3 wird am weitesten von dem Gatekontakt 109 angeordnet und die kleinste Gatelänge Lg1 am nächsten bei dem Gatekontakt 109. Eine solche Anordnung könnte zu derselben Verstärkung bei HF-Frequenzen für alle Teile des Bauelements mit verschiedener Finnen-Breite WF abhängig von den Werten für den lateralen (RL) und den vertikalen (RV) Teil des Gatewiderstands führen.
  • 2D zeigt eine Draufsicht eines Halbleiterbauelements mit verschiedenen Finnen-Breiten und Gateabmessungen gemäß verschiedenen Vergleichsbeispielen. In 2D wird ein FinFET-Bauelement mit verschiedenen Finnen-Breiten WF1, WF2 und WF3 mit verschiedenen Gatelängen Lg1, Lg2 und Lg3 kombiniert. Die größere Finnen-Breite WF wird mit der kleineren Gatelänge Lg kombiniert. Diese Anordnung kombiniert den niedrigeren Drain-/Sourcewiderstand der größeren Finnen-Breite WF mit der höheren Transkonduktanz gm der kürzeren Gatelänge Lg und der niedrigeren parasitären Kapazität von Gate zu Drain-/Sourcekontaktstelle der kürzeren Gatelänge Lg. Die größte Gatelänge Lg3 wird am weitesten von dem Gatekontakt 109 entfernt angeordnet, und die kleinste Gatelänge Lg1 wird am nächsten bei dem Gatekontakt 109 angeordnet. Eine solche Anordnung könnte zu derselben Verstärkung bei HF-Frequenzen für alle Teile des Bauelements mit verschiedener Finnen-Breite WF abhängig von den Werten für den lateralen (RL) und vertikalen (RV) Teil des Gatewiderstands führen.
  • 2E zeigt eine Draufsicht eines Halbleiterbauelements mit verschiedenen Finnen-Breiten und Gateabmessungen gemäß verschiedenen Vergleichsbeispielen. In 2E wird ein FinFET-Bauelement mit verschiedenen Finnen-Breiten WF1, WF2 und WF3 mit verschiedenen Gatelängen Lgl, Lg2 und Lg3 kombiniert. Die größere Finnen-Breite WF wird mit der kleineren Gatelänge Lg kombiniert. Diese Anordnung kombiniert den niedrigeren Drain-/Sourcewiderstand der größeren Finnen-Breite WF mit der höheren Transkonduktanz gm der kürzeren Gatelänge Lg und der niedrigeren parasitären Kapazität von Gate zu Drain-/Sourcekontaktstelle der kürzeren Gatelänge Lg. Die kleinste Gatelänge Lg3 wird am weitesten von dem Gatekontakt 109 entfernt angeordnet, und die größte Gatelänge Lg1 wird am nächsten bei dem Gatekontakt 109 angeordnet. Eine solche Anordnung könnte zu derselben Verstärkung bei HF-Frequenzen für alle Teile des Bauelements mit verschiedener Finnen-Breite WF abhängig von den Werten für den lateralen (RL) und vertikalen (RV) Teil des Gatewiderstands führen.
  • Alle Bauelemente in 1A bis Fig. 2E können auf symmetrische Weise mit zwei Gatekontakten auf gegenüberliegenden Seiten auf dieselbe Weise wie bei der Umwandlung des Bauelements von 3E in das Bauelement von 3F angeordnet werden.
  • 3A zeigt eine perspektivische Ansicht eines Gatefingers, wobei konzentrierte Widerstandselemente gezeigt sind, die den Gatewiderstand modellieren. Beim Betrieb des Gatefingers bei hohen Frequenzen muss der Widerstand des Gatefingers durch ein in 3A gezeigtes verteiltes Gatewiderstandsnetzwerk repräsentiert werden, das aus konzentrierten Widerständen lateral entlang des Gatefingers (RL) und vertikal (RV) von der Ober- zu der Unterseite des Gatefingers besteht.
  • 3B zeigt eine perspektivische Ansicht eines Querschnitts durch den Materialstapel des Gatefingers von 3A gemäß verschiedenen Vergleichsbeispielen. Der Gatefinger besteht gewöhnlich aus einem Materialstapel. Der Stapel kann aus zwei, drei oder mehr verschiedenen Materialien bestehen. Ein herkömmlicher Zwei-Material-Stapel ist Polysilizium über dem Gatedielektrikum des MOS-Bauelements, das durch eine darüberliegende Silizidschicht eingefangen wird. Bei high-k-MetallGatebauelementen besteht der Gate-Materialstapel Bei verschiedenen Vergleichsbeispielen aus einem Metall über dem Gatedielektrikum, gefolgt von Polysilizium, das durch eine Silizidschicht überkappt wird, wie in 3B gezeigt. Zwischen Silizium und Metall entsteht ein Schottky-Kontaktwiderstand, der zusammen mit den Leitfähigkeiten der Materialien des Stapels einen spezifischen Vertikal-Gatewiderstand rv (mit der Einheit eines Widerstands pro Fläche) herstellt, der zu dem Vertikal-Widerstand RV wie in 3A gezeigt wird. Verglichen mit diesem spezifischen Vertikal-Gatewiderstand RV besteht außerdem ein spezifischer Lateral-Gatewiderstand rl (mit der Einheit eines Widerstands pro Länge), der zu dem in 3A gezeigten Lateral-Widerstand RL führt, der aus den Widerständen der Silizidüberkappungsschicht in 3B stammt, die durch einen Gatekontakt verbunden wird.
  • 3C zeigt eine Draufsicht eines Halbleiterbauelements gemäß bestimmten Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen enthält das in 3C gezeigte Bauelement einen Teil des in 1 gezeigten Bauelements 100. Bei verschiedenen Vergleichsbeispielen enthält das in 3C gezeigte Bauelement Finnen F1, F2, F3 und F4 mit Finnen-Breiten WF1, WF2, WF3 bzw. WF4. Zusätzlich ist der Finnen-Abstand S1 der Abstand zwischen den Finnen F1 und F2; der Finnen-Abstand S2 ist der Abstand zwischen den Finnen F2 und F3; der Finnenabstand S3 ist der Abstand zwischen F3 und F4. Das Gate 108 ist über einer über den Finnen bereitgestellten Gatedielektrikumschicht angeordnet. Der Absolutwert des lateralen Gatewiderstands für eine Finne F des FinFET-Bauelements ist proportional zu dem Abstand der Finne von dem Gatekontakt. Der Absolutwert des vertikalen Widerstands RV für eine Finne ist abhängig von der durch die Gatelänge Lg und den Abstand S der Finne zu anderen Finnen definierten Fläche. Wie bereits erwähnt können durch Variieren der Finnen-Breiten der Finnen F1, F2, F3 und F4 die elektrischen Kenngrößen der Transistorstruktur verändert werden. Bei verschiedenen Vergleichsbeispielen sind die Finnen-Breiten WF1, WF2, WF3 und WF4 gleiche Breiten. Bei verschiedenen Vergleichsbeispielen enthält das in 3C gezeigte Halbleiterbauelement mindestens zwei der Finnen mit verschiedenen Finnen-Breiten. Bei verschiedenen Vergleichsbeispielen ist der Finnen-Abstand in dem Bauelement dergestalt, dass der Finnen-Abstand mit dem Abstand von dem Gatekontakt (= S1 < S2 < S3) abhängig von den Werten des spezifischen lateralen (rv) und vertikalen (rl) Widerstands zunimmt. Bei verschiedenen Vergleichsbeispielen nimmt der Finnen-Abstand in dem Bauelement mit dem Abstand von dem Gatekontakt (=S1>S2>S3) abhängig von den Werten des spezifischen lateralen (rl) und vertikalen (rv) Widerstands ab.
  • 3D zeigt eine Draufsicht eines Halbleiterbauelements mit Gatekontakten an zwei Enden gemäß verschiedenen Vergleichsbeispielen der Erfindung. Bei verschiedenen Vergleichsbeispielen enthält das in 3D gezeigte Bauelement ein Gate 308, das über einer über den Finnen bereitgestellten Gateschicht angeordnet ist. Bei verschiedenen Vergleichsbeispielen besitzt das Gate 308 Gatekontakte 309 an jedem Ende des Gates 308. Bei verschiedenen Vergleichsbeispielen enthält das in 3D gezeigte Bauelement Finnen F1, F2, F3, F4 und F5 mit Finnen-Breiten WF21, WF22, WF3, WF12 bzw. WF11. Bei verschiedenen Vergleichsbeispielen sind die Finnen-Breiten WF11 = WF12 = WF21 = WF22 = WF3. Bei verschiedenen Vergleichsbeispielen ist der Finnen-Abstand S11 und S21 gleich dem und kleiner als der Finnen-Abstand S12 und S22 mit S12 = S22, abhängig von den Werten des spezifischen lateralen (rv) und vertikalen (rl) Widerstands. Bei verschiedenen Vergleichsbeispielen ist der Finnen-Abstand S11 und S21 gleich dem und größer als der Finnen-Abstand S12 und S22, mit S12 = S22, abhängig von den Werten des spezifischen lateralen (rv) und vertikalen (rl) Widerstands.
  • 3E zeigt eine Draufsicht eines Halbleiterbauelements mit von dem Gatekontakt weg abnehmenden Finnen-Breiten gemäß bestimmten Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen des in 3E gezeigten Halbleiterbauelements nimmt abhängig von den Werten des spezifischen lateralen (rv) und vertikalen (rl) Widerstands mit dem Abstand von diesem Gatekontakt (=S1<S2<S3) die Finnen-Breite ab (=WF1>WF2> WF3>WF4) und der Finnen-Abstand zu. Bei verschiedenen Vergleichsbeispielen des in 3E gezeigten Halbleiterbauelements nimmt abhängig von den Werten des spezifischen lateralen (rv) und vertikalen (rl) Widerstands mit dem Abstand von dem Gatekontakt die Finnen-Breite ab (=WF1>WF2>WF3>WF4) und der Finnen-Abstand ab (=S1>S2>S3).
  • 3F zeigt eine Draufsicht eines Halbleiterbauelements mit Gatekontakten an gegenüberliegenden Enden des Bauelements und in Richtung der Mitte des Bauelements abnehmenden Finnen-Breiten gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen des in 3F gezeigten Halbleiterbauelements ist die Finnen-Breite WF11 = WF21 > WF12 = WF22 > WF3 und der Finnen-Abstand S11 = S21 und kleiner als S22 = S12. Bei verschiedenen Vergleichsbeispielen des in 3F gezeigten Halbleiterbauelements ist die Finnen-Breite WF11 = WF21 > WF12 = WF22 > WF3 und der Finnen-Abstand S11 = S21 und kann größer als S22 = S12 sein.
  • 3G zeigt eine Draufsicht eines Halbleiterbauelements mit von dem Gatekontakt weg zunehmenden Finnen-Breiten gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen des in 3G gezeigten Halbleiterbauelements nehmen abhängig von den Werten des spezifischen lateralen (rv) und vertikalen (rl) Widerstands mit zunehmendem Abstand von dem Gatekontakt die Finnen-Breiten zu (=WF1<WF2< WF3<WF4) und der Finnen-Abstand nimmt zu (=S1<S2<S3). Bei verschiedenen Vergleichsbeispielen des in 3G gezeigten Halbleiterbauelements nehmen abhängig von den Werten des spezifischen lateralen (rv) und vertikalen (rl) Widerstands mit zunehmendem Abstand von dem Gatekontakt die Finnen-Breiten zu (=WF1<WF2<WF3< WF4) und der Finnen-Abstand nimmt ab (=S1>S2>S3).
  • 3H zeigt eine Draufsicht eines Halbleiterbauelements mit Gatekontakten an gegenüberliegenden Enden des Bauelements und in Richtung der Mitte des Bauelements zunehmenden Finnen-Breiten gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen des in 3H gezeigten Halbleiterbauelements ist abhängig von den Werten des spezifischen lateralen (rv) und vertikalen (rl) Widerstands die Finnen-Breite WF11 = WF21 < WF12 = WF22 < WF3 und der Finnen-Abstand S11 = S21 < S12 = S22. Bei verschiedenen Vergleichsbeispielen des in 3H gezeigten Halbleiterbauelements ist abhängig von den Werten des spezifischen lateralen (rv) und vertikalen (rl) Widerstands die Finnen-Breite WF11 = WF21 < WF12 = WF22 < WF3 und der Finnen-Abstand S11 = S21 > S12 = S22.
  • Bei verschiedenen Vergleichsbeispielen der in 3C, 3D, 3E, 3F, 3G und 3H gezeigten Bauelemente kann ein Kombinieren eines unterschiedlichen Finnen-Abstands mit unterschiedlicher Finnen-Breite zusätzlich eine unterschiedliche Finnen-Breite WF mit einer unterschiedlichen Gatelänge Lg kombinieren. Mögliche Kombinationen der Finnen-Breite WF mit der Gatelänge Lg sind in 2B, 2C, 2D und 2E zu finden, aber nicht auf diese Kombinationen beschränkt.
  • Variationen des Finnen-Zwischenraums in einer integrierten Schaltung können auf verschiedene Weisen eingeführt werden. Zum Beispiel kann eine Variation des Finnen-Zwischenraums gezielt unter Verwendung eines gesteuerten Prozesses eingeführt werden. Dies kann zum Beispiel durch Layout Zeichnung oder Platzierung an verschiedenen Orten des Layouts der integrierten Schaltung mit verschiedener Druckauflösung oder einer dedizierten Verarbeitung erfolgen, die große lokale Finnen-Breitenfehlanpassungsvariationen erzeugt, die zu verschiedenen Finnen-Abständen führen. Bei einem Vergleichsbeispiel kann sich der Abstand zwischen zwei Finnen um mehr als 4 nm (Nanometer) unterscheiden. Bei einem Vergleichsbeispiel kann sich der Abstand zwischen zwei Finnen um mehr als 5 nm unterscheiden. Bei einem Vergleichsbeispiel kann sich der Abstand zwischen zwei Finnen um mehr als 6 nm unterscheiden. Bei einem Vergleichsbeispiel kann sich der Abstand zwischen zwei Finnen um mehr als 7 nm unterscheiden. Bei einem Vergleichsbeispiel kann sich der Abstand zwischen zwei Finnen um mehr als 5 nm unterscheiden. Bei einem Vergleichsbeispiel kann sich der Abstand zwischen zwei Finnen um mehr als 9 nm unterscheiden. Bei einem Vergleichsbeispiel kann sich der Abstand zwischen zwei Finnen um mehr als 10 nm unterscheiden.
  • 4 zeigt eine Draufsicht eines Halbleiterbauelements 400 mit einer Struktur abgestufter Finnen-Breite gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen ist das Bauelement 400 als Teil des in 1A gezeigten Bauelements 100 enthalten. Bei verschiedenen Vergleichsbeispielen enthält das Bauelement 400 einen Substratbereich 402-405, der eine Finnen-Struktur 406 trägt. Bei verschiedenen Vergleichsbeispielen enthält die Finnen-Struktur 406 ein erstes Segment 407 und ein zweites Segment 408. Bei verschiedenen Vergleichsbeispielen ist die Breite des ersten Segments 408 größer als die Breite des zweiten Segments 407. Bei verschiedenen Vergleichsbeispielen ist ein Ende des ersten Segments 407 mit einem (in 4 nicht gezeigten) Sourcebereich gekoppelt und ein Ende des zweiten Segments 408 ist mit dem (in 4 nicht gezeigten) Drainbereich gekoppelt und die übrigen Enden des ersten Segments und des zweiten Segments 407, 408 sind miteinander gekoppelt. Bei verschiedenen Vergleichsbeispielen ist ein Ende des ersten Segments 407 mit einem Drainbereich und ein Ende des zweiten Segments 408 mit dem Sourcebereich gekoppelt und die übrigen Enden des ersten Segments und des zweiten Segments 407, 408 sind miteinander gekoppelt. Bei verschiedenen Vergleichsbeispielen ist das Gate 410 über einer über der Finnen-Struktur 406 liegenden dielektrischen Schicht angeordnet. Wie in 4 gezeigt, können die beiden verschiedenen Finnen-Breiten (für die Finnen-Segmente 407 und 408) verwendet werden, um zwei Kanalbereiche mit unterschiedlichen Schwellenspannungen, Drain- und Sourcewiderständen und unterschiedlichem Funkelrauschen zu erzeugen, weil das Funkelrauschen des Drainstroms von Rauschbeiträgen entlang der Kanallänge und möglicherweise zusätzlich auch von der Mobilität abhängt, wenn Finnen mit unterschiedlicher Kristallorientierung in der oberen Wandoberfläche und Seitenwandoberfläche verwendet werden. Diese Merkmale können verwendet werden, um verbesserte Ausgangskonduktanz, Transkonduktanz und verbesserten Rauschabstand bereitzustellen.
  • Die oben beschriebenen Bauelemente mit mehreren Finnen-Breiten, die Finnen-Segmente mit verschiedenen Finnen-Breiten in Reihe schalten, können mit einer aufgeteilten Gatestruktur kombiniert werden, die unterschiedliche Gatelänge mit unterschiedlicher Finnen-Breite kombiniert. Verschiedene Vergleichsbeispiele kombinieren eine kurze Gatelänge (Kanallänge) auf einem mit der Source verbundenen breiteren Finne, während man die längere Gatelänge (Kanallänge) über die schmalere Finne auf der Drainseite verlaufen lässt, wodurch niedrigerer Sourcewiderstand und höhere gm im Vergleich zu dem Bauelement mit nur schmaler Finne und niedrigere Ausgangskonduktanz im Vergleich mit einem Bauelement mit nur breiter Finne bereitgestellt werden. Andere Vergleichsbeispiele kombinieren eine längere Gatelänge über die breitere Finne als ersten Teil und eine kürzere Gatelänge über die schmalere Finne als zweiten Teil der aufgeteilten Gatestruktur. Bestimmte Vergleichsbeispiele verbinden den ersten Teil mit der Source und den zweiten Teil mit dem Drain. Verschiedene Vergleichsbeispiele verbinden den ersten Teil mit dem Drain und den zweiten Teil mit der Source. Die Verwendung einer speziellen Kombination von Finnen-Breite und Gatelänge (=Kanallänge) hängt davon ab, ob die Schwellenspannung aufgrund von Body-Verarmungsladung mit breiterer Finne oder aufgrund von Kurzkanaleffekten (die sich z.B. auf die Unterschwellensteigung auswirken) mit einer schmaleren Finne zunimmt, und von der Zunahme der Schwellenspannung mit kürzerer Gatelänge aufgrund von Halos oder der Abnahme der Schwellenspannung mit kürzerer Gatelänge aufgrund von Kurzkanaleffekten.
  • Die aufgeteilte Gatestruktur kann auch auf die Bauelemente mit mehreren Finnen-Breiten angewandt werden, die Finnen mit verschiedener Finnen-Breite parallel schalten (z.B. 2A), wodurch die gute Verstärkung gm/gds der aufgeteilten Selbst-Kaskode-Gatestruktur mit der guten Linearität des Bauelements mit mehreren Finnen-Breiten kombiniert wird.
  • 5 zeigt eine Draufsicht eines Halbleiterbauelements 500 mit einer Struktur abgestufter Finnen-Breite zusammen mit einer aufgeteilten Gatestruktur gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen ist das Bauelement 500 als Teil des in 1A gezeigten Bauelements 100 enthalten. Bei verschiedenen Vergleichsbeispielen enthält das Bauelement 500 einen Substratbereich 501-505, der eine Finnen-Struktur 506 und ein aufgeteiltes Gate 510 trägt. Bei verschiedenen Vergleichsbeispielen enthält die Finnen-Struktur 506 ein erstes Finnen-Segment 507 und ein zweites Finnen-Segment 508. Bei verschiedenen Vergleichsbeispielen ist die Breite des ersten Finnen-Segments 508 größer als die Breite des zweiten Finnen-Segments 507. Bei verschiedenen Vergleichsbeispielen enthält das aufgeteilte Gate 510 ein erstes Gatesegment 512 und ein zweites Gatesegment 514. Bei verschiedenen Vergleichsbeispielen sind das erste Gatesegment 512 und das zweite Gatesegment 514 an beiden Enden unter Verwendung koppelnder Gatesegmente 516 und 518 elektrisch gekoppelt. Bei verschiedenen Vergleichsbeispielen besitzt das erste Gatesegment 512 eine Gatelänge „Lgl“ und das zweite Gatesegment eine Gatelänge „Lg2“. Bei verschiedenen Vergleichsbeispielen sind das erste Gatesegment 512 und das zweite Gatesegment 514 an einem Ende elektrisch gekoppelt und an dem anderen Ende elektrisch isoliert. Bei verschiedenen Vergleichsbeispielen ist das erste Gatesegment 512 des aufgeteilten Gate 510 über dem ersten Finnen-Segment 507 der Finne 506 angeordnet. Bei verschiedenen Vergleichsbeispielen ist das zweite Gatesegment 514 des aufgeteilten Gate 510 über dem zweiten Finnen-Segment 508 der Finne 506 angeordnet. Bei verschiedenen Vergleichsbeispielen besitzt das erste Gatesegment 512 eine größere Gatelänge „Lgl“ als das zweite Gatesegment 514 mit einer Gatelänge „Lg2“. Zu Vorteilen der wie in 5 gezeigt bereitgestellten Gate-Segmentierung gehört die Vermeidung des Szenarios des Anordnens des Gate 510 in dem aktiven Bereich des Transistors, in der die Finnen-Ränder des ersten Segments 507 auf die Finnen-Ränder des zweiten Segments 508 treffen. Die nicht durch ein Gate und eine Abstandsschicht überdeckten Regionen können möglicherweise eine Drain-/Sourceimplantation erhalten.
  • Die aufgeteilte Gatestruktur kann asymmetrisch mit Bezug auf Drain und Source angeordnet werden. Verschiedene Vergleichsbeispiele haben den ersten Teil des aufgeteilten Gates in der Nähe der Source für verringerten Sourcewiderstand. Verschiedene Vergleichsbeispiele haben den ersten Teil des aufgeteilten Gates fern von der Source für verringerte Gate-Source-Kapazität. Verschiedene Vergleichsbeispiele haben den zweiten Teil des aufgeteilten Gate fern von dem Drain für verringerte Gate-Drain- (Miller-)Kapazität. Der entsprechende größere Drainwiderstand ist in diesem Fall aufgrund seiner kleinen Auswirkung auf die Transkonduktanz, wenn das Bauelement in Sättigung betrieben wird, akzeptabel.
  • Das Bauelement von 5 kann auch ein erstes N- oder P-Bauelement, zum Beispiel einen NMOS- oder PMOS-Transistor mit der schmaleren Finne in Reihe mit einem zweiten NMOS-Transistor mit der breiteren Finne kombinieren oder umgekehrt, (z.B. Bereitstellung des ersten Bauelements als NMOS-Kaskodebauelement oder eine PMOS-Stromquelle und des anderen als NMOS-Schalt- oder Verstärkungsbauelement). Bei verschiedenen Vergleichsbeispielen von Fig. 5 können beide Gatesegmente 512 und 514 mit demselben Signal verbunden werden (wird z.B. in Selbst-Kaskodebauelementen verwendet). Bei verschiedenen Vergleichsbeispielen von Fig. 5 können beide Gates des aufgeteilten Gate mit verschiedenen Signalen verbunden werden (wird z.B. in Kaskode- oder Mischerschaltungen verwendet).
  • 6A zeigt eine Draufsicht eines Halbleiterbauelements 600 mit einer abgestuften Finnen-Struktur gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen ist das Bauelement 600 als Teil des in 1A gezeigten Bauelements 100 enthalten. Bei verschiedenen Vergleichsbeispielen enthält das Bauelement 600 einen Substratbereich 602-605, der eine Finnen-Struktur 606 und ein Gate 612 trägt. Bei verschiedenen Vergleichsbeispielen enthält die Finnen-Struktur 606 ein erstes Finnen-Segment 607, ein zweites Finnen-Segment 608 und ein drittes Finnen-Segment 610. Bei verschiedenen Vergleichsbeispielen besitzen das erste Finnen-Segment 607 und das dritte Finnen-Segment 610 ungefähr dieselbe Breite. Bei verschiedenen Vergleichsbeispielen besitzt das zweite Finnen-Segment 608 eine Breite, die kleiner als das erste Finnen-Segment 607 und/oder das dritte Finnen-Segment 610 ist. Bei verschiedenen Vergleichsbeispielen ist das Gate 612 über einem Teil der Finnen-Struktur 606 angeordnet, so dass alle Seiten des zweiten Finnen-Segments 608 mit dem Gatematerial überdeckt werden, das das Gate 612 bildet. Zusätzlich ist das Gate 612 dergestalt über der Finnen-Struktur 606 angeordnet, dass es über gleichen Teilen des ersten Finnen-Segments 607 und des dritten Finnen-Segments 610 liegt.
  • Bei verschiedenen Vergleichsbeispielen kann die größere Finnen-Breite der Finnen auch verwendet werden, um den Source- und Drain-Reihenwiderstand zu verringern, und es ist auch möglich, diese Widerstandsverringerung mit einem asymmetrischen Kanal zu kombinieren, der eine modulierte Schwellenspannung entlang der Kanallänge aufweist. Da Funkelrauschen unterschiedliche Beiträge entlang der Kanallänge zu dem Gesamtbetrag des Drainstromrauschens aufweist und Funkelrauschen von der lokalen Schwellenspannung und der effektiven Kristallorientierung von oberen und Seitenwandoberflächen des Fin entlang dem Kanal abhängt, kann eine Modulation der Finnen-Breite entlang der Kanallänge Rauschbeiträge entlang der Kanallänge zurechtschneiden, so dass sich der Gesamtbetrag des Funkelrauschens verringert. Bei verschiedenen Vergleichsbeispielen kann man durch Verwendung breiterer Finnen in den äußeren Bereichen der Finnen-Struktur 606 verringerten Drain-/Source-Reihenwiderstand erhalten.
  • 6B zeigt eine Draufsicht eines Halbleiterbauelements 600 mit einer abgestuften Finnen-Struktur mit einer breiten Finnen-Breite in der Mitte der Finne gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen ist das Bauelement 600 als Teil des in 1A gezeigten Bauelements 100 enthalten. Bei verschiedenen Vergleichsbeispielen des in 6B gezeigten Halbleiterbauelements besitzt die Finne drei Abschnitte, einen ersten Abschnitt mit einer Breite WF2, einen zweiten Abschnitt mit einer Breite WF3 und einen dritten Abschnitt mit der Finnen-Breite WF1. Bei verschiedenen Vergleichsbeispielen überlappt eine Gatestruktur 612 den zweiten Abschnitt des Fin und einen Teil des ersten Abschnitts und des dritten Abschnitts der Finne vollständig. 6B zeigt irgendwie die invertierte Struktur von 6A mit schmalen Finnen-Segmenten an Drain (WF2) und Source (WF1) und einem Finnen-Abschnitt mit größerer Finnen-Breite WF3 im Vergleich zu Finnen-Segmenten, die in der Mitte des Bauelements mit mehreren Finnen-Breiten, das verschiedene Finnen-Breite in einer Reihenschaltung verbindet, mit Drain und Source verbunden sind. Bei verschiedenen Vergleichsbeispielen gilt WF3 > WF2 und WF3 > WF1. Bei verschiedenen Vergleichsbeispielen gilt, WF3 > WF2 und WF3 > WF1 und WF1 > WF2. Bei verschiedenen Vergleichsbeispielen gilt WF3 > WF2=WF1.
  • 6C zeigt eine Draufsicht eines Halbleiterbauelements mit einer abgestuften Finnen-Struktur mit Abschnitten verschiedener Finnen-Breiten und separaten Gates für jeden der verschiedenen Finnen-Abschnitte gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen ist das Bauelement 600 als Teil des in 1A gezeigten Bauelements 100 enthalten. Bei verschiedenen Vergleichsbeispielen des in 6C gezeigten Halbleiterbauelements besitzt die Finne drei Abschnitte, einen ersten Abschnitt mit einer Breite WF2, einen zweiten Abschnitt mit der Breite WF3 und einen dritten Abschnitt mit der Finnen-Breite WF1. Bei verschiedenen Vergleichsbeispielen überlappt eine Gatestruktur mit Abschnitt 614, 616 und 618 Teile der Finne dergestalt, dass 614 einen Teil des ersten Abschnitts überlappt, 616 einen Teil des zweiten Abschnitts überlappt und 618 einen Teil des dritten Abschnitts überlappt. Bei verschiedenen Vergleichsbeispielen gilt WF3 > WF2 und WF3 > WF1. Bei verschiedenen Vergleichsbeispielen gilt WF3 > WF2 und WF3 > WF1 und WF1 > WF2. Bei verschiedenen Vergleichsbeispielen gilt WF3 > WF2=WF1.
  • 6D zeigt eine Draufsicht eines Halbleiterbauelements 600 mit einer abgestuften Finnen-Struktur mit einer breiten Finnen-Breite in der Mitte des Fin und verjüngten Übergängen von dem breiten mittleren Fin zu den schmäleren äußeren Finnen-Teilen gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen ist das Bauelement 600 als Teil des in 1 gezeigten Bauelements 100 enthalten. Bei verschiedenen Vergleichsbeispielen des in 6D gezeigten Halbleiterbauelements besitzt die Finne drei Abschnitte, einen ersten Abschnitt mit einer Breite WF2, einen zweiten Abschnitt mit der Breite WF3 und einen dritten Abschnitt mit der Finnen-Breite WF1. Bei verschiedenen Vergleichsbeispielen überlappt eine Gatestruktur 612 den zweiten Abschnitt der Finne und einen Teil des ersten Abschnitts und des dritten Abschnitts der Finne vollständig. Der Übergang von an dem mittleren breiten zweiten Finnen-Abschnitt mit der Finnen-Breite WF3 zu dem schmaleren ersten und dritten äußeren Finnen-Abschnitt mit den Finnen-Breiten WF2 und WF1 ist auf eine abgewinkelte oder verjüngte Weise angeordnet. Bei verschiedenen Vergleichsbeispielen gilt WF3 > WF2 und WF3 > WF1. Bei verschiedenen Vergleichsbeispielen gilt WF3 > WF2 und WF3 > WF1 und WF1 > WF2. Bei verschiedenen Vergleichsbeispielen gilt WF3 > WF2=WF1.
  • 7 zeigt das in 6A gezeigte Halbleiterbauelement mit einem Gate mit einer auf der Finne angeordneten schiefen Gate-Anordnung gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen ist das Bauelement 700 als Teil des in 1A gezeigten Bauelements 100 enthalten. Bei verschiedenen Vergleichsbeispielen enthält das Bauelement 700 einen Substratbereich 702-705, der eine Finnen-Struktur 706 und ein Gate 710 trägt. Bei verschiedenen Vergleichsbeispielen enthält die Finnen-Struktur 706 ein erstes Finnen-Segment 707 und ein zweites Finnen-Segment 708, die durch ein drittes Finnen-Segment 709 gekoppelt werden. Bei verschiedenen Vergleichsbeispielen besitzen das erste Finnen-Segment 707 und das zweite Finnen-Segment 708 ungefähr dieselbe Breite. Bei verschiedenen Vergleichsbeispielen besitzt das dritte Finnen-Segment 709 eine Breite, die kleiner als das erste Finnen-Segment 707 und/oder das zweite Finnen-Segment 708 ist. Bei verschiedenen Vergleichsbeispielen ist das Gate 710 über einem Teil der Finnen-Struktur 706 dergestalt angeordnet, dass die drei Seiten (oben, links, rechts) des dritten Segments 709, das über dem Substrat gebildet ist, durch das Gate 710 überdeckt wird. Zusätzlich ist das Gate 710 dergestalt über der Finnen-Struktur 706 angeordnet, dass das Gate einen größeren Teil des ersten oder zweiten Segments über dem anderen Segment abdeckt. Anders ausgedrückt, liegt das Gate 710 auf schiefe oder asymmetrische Weise über der Finnen-Struktur 706, um einen asymmetrischen Kanal zu erzeugen.
  • Mit Bezug auf 4 bis 7 (sowie 10) wird angemerkt, dass der Übergang von einer Finnen-Breite zu einer anderen Finnen-Breite allmählich sein kann, anstatt abrupt. Außerdem wird angemerkt, dass sich bei einer oder mehreren Ausführungsformen die Finnen-Breite mehrmals ändern kann. Solche variierende Finnen-Breiten können als mehrere modulierte Finnen-Breiten bezeichnet werden.
  • 8A zeigt ein Halbleiterbauelement 800, das eine Finnen-Struktur mit einem verjüngten Abschnitt aufweist, gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen ist das Bauelement 800 als Teil des in 1A gezeigten Bauelements 100 enthalten. Bei verschiedenen Vergleichsbeispielen enthält das Bauelement 800 einen Substratbereich 802-805, der eine Finnen-Struktur 806 und ein Gate 810 trägt. Bei verschiedenen Vergleichsbeispielen enthält die Finnen-Struktur 806 ein erstes Finnen-Segment 807 und ein zweites Finnen-Segment 808, die durch ein drittes Finnen-Segment 809 gekoppelt werden. Bei verschiedenen Vergleichsbeispielen besitzen das erste Finnen-Segment 807 und das zweite Finnen-Segment 808 ungefähr dieselbe Breite. Bei verschiedenen Vergleichsbeispielen besitzt das erste Finnen-Segment 807 im Vergleich zu dem zweiten Finnen-Segment 808 eine andere Breite. Bei verschiedenen Vergleichsbeispielen koppelt das dritte Finnen-Segment 809 das erste Finnen-Segment 807 und das zweite Finnen-Segment 808 und besitzt eine Struktur mit einer Breitenverjüngung zwischen dem ersten Finnen-Segment 807 und dem zweiten Finnen-Segment 808. Bei verschiedenen Vergleichsbeispielen ist das Gate 810 über einem Teil der Finnen-Struktur 806 dergestalt angeordnet, dass die drei Seiten des dritten Segments 809, das über dem Substrat gebildet wird, durch das Gate 810 überdeckt werden. Bei verschiedenen Vergleichsbeispielen ist das Gate 810 dergestalt über der Finnen-Struktur 806 angeordnet, dass das Gate einen größeren Teil des ersten (807) oder zweiten (808) Segments über dem anderen Segment überdeckt. Anders ausgedrückt, liegt das Gate 810 auf schiefe oder asymmetrische Weise über der Finnen-Struktur 806, um einen asymmetrischen Kanal zu erzeugen. Bei verschiedenen Vergleichsbeispielen ist das Gate 810 dergestalt über der Finnen-Struktur 806 angeordnet, dass es über einen gleichen Teil des ersten Finnen-Segments 807 und eines zweiten Finnen-Segments 808 liegt. Bei verschiedenen Vergleichsbeispielen ermöglicht die Bereitstellung einer graduierten Kanalbreite (= Finnen-Breite), wie in 8A gezeigt, bessere elektrische Leistungsfähigkeit.
  • 8B zeigt eine Draufsicht eines Halbleiterbauelements, das eine Finnen-Struktur mit einem verjüngten Abschnitt aufweist, gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen ist das Bauelement 800 als Teil des in 1A gezeigten Bauelements 100 enthalten. Wie in 8B gezeigt, befindet sich die Gatestruktur über der Finne in einem Abstand „d“ von einem an die Finne angeschlossenen Source-/Drainbereich.
  • 9 zeigt ein Halbleiterbauelement 900, das eine Finnen-Struktur mit einem gekrümmten Abschnitt aufweist, gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen ist das Bauelement 900 als Teil des in 1A gezeigten Bauelements 100 enthalten. Bei verschiedenen Vergleichsbeispielen enthält das Bauelement 900 einen Substratbereich 902-905, die eine Finnen-Struktur 906 und ein Gate 910 trägt. Bei verschiedenen Vergleichsbeispielen enthält die Finnen-Struktur 906 ein erstes Finnen-Segment 907 und ein zweites Finnen-Segment 908, die durch ein drittes Finnen-Segment 909 gekoppelt werden. Bei verschiedenen Vergleichsbeispielen besitzen das erste Finnen-Segment 907 und das zweite Finnen-Segment 908 ungefähr dieselbe Breite. Bei verschiedenen Vergleichsbeispielen besitzt das erste Finnen-Segment 907 im Vergleich zu dem zweiten Finnen-Segment 908 eine andere Breite. Bei verschiedenen Vergleichsbeispielen enthält das dritte Finnen-Segment 909 eine gekrümmte Struktur, die das erste Finnen-Segment 907 und zweite Finnen-Segment 908 wie in 9 gezeigt koppelt. Bei verschiedenen Vergleichsbeispielen ist das Gate 910 über einen Teil der Finnen-Struktur 906 dergestalt angeordnet, dass die drei Seiten des dritten Segments 909, das über dem Substrat gebildet wird, durch das Gate 910 überdeckt werden. Bei verschiedenen Vergleichsbeispielen ist das Gate 910 dergestalt über der Finnen-Struktur 906 angeordnet, dass das Gate einen größeren Teil des ersten oder zweiten Segments über dem anderen Segment überdeckt. Anders ausgedrückt, liegt das Gate 910 auf schiefe oder asymmetrische Weise über der Finnen-Struktur 906, um einen asymmetrischen Kanal zu erzeugen. Bei verschiedenen Vergleichsbeispielen ist das Gate 910 dergestalt über der Finnen-Struktur 906 angeordnet, dass es über einem gleichen Teil des ersten Finnen-Segments 907 und eines zweiten Finnen-Segments 908 liegt. Bei verschiedenen Vergleichsbeispielen überdeckt das Gate 910 einen Teil des zweiten Segments 908 und des dritten Segments 909, aber nicht das erste Segment 907.
  • 10 zeigt eine Draufsicht eines Halbleiterbauelements 1000, das mehrere Finnen mit einer abgestuften Finnen-Struktur und mehrere über den Finnen liegende Gates aufweist, gemäß verschiedenen Ausführungsformen der Erfindung. Bei verschiedenen Ausführungsformen enthält das Halbleiterbauelement 1000 ein Substrat 1002 mit einem Source-/Drainbereich 1006, 1004, die darüber angeordnet ist. Zusätzlich sind Finnen 1010, 1013 und 1015 auf dem Substrat 1002 angeordnet und zwischen den Source-/Drainbereichen 1006, 1004 gekoppelt. Bei verschiedenen Ausführungsformen sind die Gates 1017 und 1018 über den Finnen 1010, 1013 und 1016 angeordnet. Bei verschiedenen Ausführungsformen ist die Gatelänge Lg1 des Gates 1017 (= Teil der Kanallänge des Transistors) im Vergleich zu der Gatelänge Lg2 des Gates 1018 verschieden. Bei verschiedenen Ausführungsformen ist das Gate 1017 in einem Abstand „d1“ von dem Source-/Drainbereich 1004 angeordnet. Bei verschiedenen Ausführungsformen ist das Gate 1018 in einem Abstand „d2“ von dem Source-/Drainbereich 1006 angeordnet. Bei verschiedenen Ausführungsformen ist d1>d2. Bei verschiedenen Ausführungsformen ist d1<d2. Durch ein solches asymmetrisches Bauelement kann durch ungleichen Abstand (dl nicht gleich d2) des Gate-Source-Pad und Gate-Drain-Pad der Sourcewiderstand bzw. die Kapazität herabgesetzt und zusätzlich die Drain-(Miller-)Kapazität herabgesetzt werden. Bei verschiedenen Ausführungsformen ist der Abstand des Gates 1017 zu dem Drain-Pad 1004 größer als Gate 1018 zu Source-Pad 1006. Hierdurch wird die Drain-Gate-Miller-Kapazität verringert und der Sourcewiderstand niedrig gehalten. Die nicht durch ein Gate und eine Abstandsschicht überdeckten Regionen können möglicherweise eine Drain-/Sourceimplantation erhalten. Die Finne 1010 enthält ein erstes Segment 1008, das mit einem zweiten Segment 1009 gekoppelt ist. Ähnlich umfassen die Finnen 1013, 1016 erste Segmente 1011, 1014, die jeweils mit einem zweiten Segment 1012, 1015 gekoppelt sind. Bei verschiedenen Ausführungsformen besitzt das erste Segment 1008 des Fin 1010 im Vergleich zu dem ersten Segment 1011 der Finne 1013 eine andere Breite und Länge. Bei verschiedenen Ausführungsformen besitzt das zweite Segment 1009 der Finne 1010 im Vergleich zu dem zweiten Segment 1012 des Fin 1013 eine andere Breite und Länge.
  • Bei verschiedenen Ausführungsformen können für die verschiedenen oben beschriebenen Ausführungsformen die obere Wandoberfläche und die Seitenwandoberflächen der Finnen-Struktur verschiedene Kristallorientierung (wie zum Beispiel durch die Miller-Indizes 100, 110, 010, 001, 101, usw. für die Kristalloberflächenorientierung angegeben) aufweisen, die zu unterschiedlicher Mobilität und unterschiedlichem Funkelrauschen führen kann, wenn die Finnen-Breite geändert wird, was zu einem verbessertem Rauschabstand führen kann.
  • Bei verschiedenen Ausführungsformen sind in verschiedenen Teilen einer integrierten Schaltung verschiedene Finnen-Breiten enthalten und Bauelemente werden über Metallisierung der verwendeten Technologie verbunden. Bauelemente mit verschiedenen Finnen-Breiten müssen bei Reihen- oder Parallelschaltung nicht nahe beieinander platziert werden. In bestimmten Teilen der integrierten Schaltung können Bauelemente mit breiteren Finnen-Breiten erwünscht sein, und in anderen Teilen der integrierten Schaltung können Bauelemente mit schmaleren Finnen bevorzugt sein.
  • 11 zeigt eine Draufsicht von zwei in Reihe geschalteten Halbleiterbauelementen, wobei jedes Bauelement verschiedene Finnen-Breiten aufweist, gemäß verschiedenen Vergleichsbeispielen. Die Finnen F11, F12, F13, F14 und F15 können dieselbe Finnen-Breite oder verschiedene Finnen-Breite aufweisen, aber mindestens eine Finne aus der Finnen-Gruppe F11, F12, F13, F14 und F15 besitzt eine Finnen-Breite, die von den Finnen-Breiten der Gruppe F21, F22, F23, F24 und F25 verschieden ist. Dasselbe gilt für die Finnen-Gruppe F21, F22, F23, F24 und F25 mit Bezug auf die Finnen-Gruppe F11, F12, F13, F14 und F15.
  • Bei verschiedenen Vergleichsbeispielen werden mehr als zwei Bauelemente mit verschiedenen Finnen-Breiten in Reihe geschaltet (z.B. Stromquelle, Mischstufe und Kaskode-Stufe in einer Mischerschaltung des Gilbert-Typs).
  • 12A zeigt eine Draufsicht von zwei Halbleiterbauelementen mit verschiedenen Finnen-Breiten WF1 und WF2, die parallel geschaltet sind und ein gemeinsam benutztes Gate zwischen den beiden Bauelementen aufweisen, gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen werden mehr als zwei Bauelemente mit verschiedenen Finnen-Breiten miteinander parallel geschaltet. Bei verschiedenen Vergleichsbeispielen wird eine Gruppe A von Finnen mit derselben Finnen-Breite und in Parallelschaltung mit einer anderen Gruppe B von Finnen mit denselben Finnen-Breiten aber anders als die Finnen-Breite der Gruppe A parallel geschaltet. Gemäß bestimmten Vergleichsbeispielen werden mehr als zwei Bauelemente mit parallel-geschalteten Finnen-Gruppen parallel geschaltet.
  • 12B zeigt eine Draufsicht von zwei Halbleiterbauelementen mit verschiedenen Finnen-Breiten WF1 und WF2 in Parallelschaltung mit separaten Gates, die die Bauelemente steuern, gemäß verschiedenen Vergleichsbeispielen. Bei verschiedenen Vergleichsbeispielen werden mehr als zwei Bauelemente mit verschiedenen Finnen-Breiten miteinander parallel geschaltet. Bei verschiedenen Vergleichsbeispielen wird eine Gruppe A von Finnen mit derselben Finnen-Breite und in Parallelschaltung mit einer anderen Gruppe B von Finnen mit denselben Finnen-Breiten aber anders als die Finnen-Breite der Gruppe A parallel geschaltet. Gemäß verschiedenen Vergleichsbeispielen werden mehr als zwei Bauelemente mit parallel-geschalteten Finnen-Gruppen parallel geschaltet.
  • Die beigefügten Zeichnungen, die einen Teil hiervon bilden, zeigen zur Veranschaulichung und nicht als Einschränkung spezifische Ausführungsformen, in denen der Erfindungsgegenstand ausgeübt werden kann. Die dargestellten Ausführungsformen werden ausführlich genug beschrieben, um es Fachleuten zu ermöglichen, die hier offenbarten Lehren auszuüben. Es können andere Ausführungsformen benutzt und hieraus abgeleitet werden, dergestalt, dass strukturelle und logische Substitutionen und Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Offenbarung abzuweichen. Die vorliegende ausführliche Beschreibung ist deshalb nicht im einschränkenden Sinne aufzufassen und der Schutzumfang von verschiedenen Ausführungsformen wird nur durch die angefügten Ansprüche zusammen mit dem vollen Bereich von Äquivalenten, zu denen diese Ansprüche berechtigt sind, definiert.
  • Solche Ausführungsformen des Erfindungsgegenstands können hier individuell und/oder kollektiv lediglich der Einfachheit halber durch den Ausdruck „Erfindung“ bezeichnet werden, ohne dass es beabsichtigt ist, den Schutzumfang der vorliegenden Anmeldung freiwillig auf irgendeine einzige Erfindung oder ein erfindungsgemäßes Konzept einzuschränken, wenn tatsächlich mehr als eine offenbart werden. Obwohl hier spezifische Ausführungsformen dargestellt und beschrieben wurden, versteht sich somit, dass jede Anordnung, die dafür berechnet wird, denselben Zweck zu erzielen, die gezeigten spezifischen Ausführungsformen ersetzen kann. Die vorliegende Offenbarung soll jegliche und alle Anpassungen oder Varianten verschiedener Ausführungsformen abdecken. Fachleuten werden bei Durchsicht der obigen Beschreibung Kombinationen der obigen Ausführungsformen und andere, hier nicht spezifisch beschriebene Ausführungsformen ersichtlich sein. In der obigen Besprechung und in den Ansprüchen werden die Ausdrücke „enthaltend“ und „umfassend“ im Sinne des offenen Endes verwendet und sollten somit als „einschließlich, aber nicht beschränkt auf...“ interpretiert werden.

Claims (8)

  1. Halbleiterbauelement, aufweisend: mindestens einen Sourcebereich (1006) und mindestens einen Drainbereich (1004); mehrere sich zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) erstreckende Finnen (1010, 1013, 1016), wobei von diesen Finnen (1010, 1013, 1016) mindestens eine Finne eine andere Breite als eine andere Finne aufweist; und mindestens zwei Gates (1017, 1018) zur Steuerung des Stromflusses durch die mehreren Finnen (1010, 1013, 1016), wobei mindestens ein Gate eine Gatelänge aufweist, die von einem anderen Gate verschieden ist, und wobei mindestens zwei der Finnen (1010, 1013, 1016) zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) parallel geschaltet sind.
  2. Halbleiterbauelement nach Anspruch 1, wobei mindestens eine der mehreren Finnen (1010, 1013, 1016) zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) Bereiche verschiedener Finnen-Breiten (1008, 1009; 1011, 1012; 1014, 1015) aufweist und diese Bereiche zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) miteinander in Reihe geschaltet sind .
  3. Halbleiterbauelement nach Anspruch 2, wobei die Finne mit den in Reihe geschalteten Bereichen verschiedener Finnen-Breite eine verjüngte Form aufweist.
  4. Halbleiterbauelement nach Anspruch 1, wobei die Gatelänge (Lg1, Lg2) für eine größere entsprechende Finnen-Breite größer ist.
  5. Halbleiterbauelement nach Anspruch 1, ferner aufweisend einen Gatekontakt, wobei die Gatelänge (Lg1, Lg2) und die Finnen-Breite als Funktion des Abstands von dem Gatekontakt zunehmen oder abnehmen.
  6. Halbleiterbauelement nach Anspruch 1, wobei die Gatelänge (Lg1, Lg2) für eine größere entsprechende Finnen-Breite kleiner ist.
  7. Verfahren mit den folgenden Schritten: Bilden eines Sourcebereichs (1006) und eines Drainbereichs (1004); Bilden mehrerer sich zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) erstreckender Finnen (1010; 1013, 1016), wobei von diesen Finnen (1010, 1013, 1016) mindestens eine Finne eine andere Breite als eine andere Finne aufweist; und Bilden von mindestens zwei Gates (1017, 1018) zur Steuerung des Stromflusses durch die Finnen (1010, 1013, 1016), wobei mindestens ein Gate eine Gatelänge aufweist, die von einem anderen Gate verschieden ist, und wobei mindestens zwei der Finnen zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) parallel geschaltet sind.
  8. Halbleiterbauelement, aufweisend: mindestens einen Sourcebereich (1006) und mindestens einen Drainbereich (1004); mehrere sich zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) erstreckende Finnen (1010, 1013, 1016), wobei die Finnen (1010, 1013, 1016) zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) Bereiche verschiedener Finnen-Breiten (1008, 1009; 1011, 1012; 1014, 1015) aufweisen und diese Bereiche (1008, 1009; 1011, 1012; 1014, 1015) zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) miteinander in Reihe geschaltet sind; und mehrere zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) parallel zueinander verlaufende Gate-Strukturen (1017, 1018) zur Steuerung des Stromflusses durch Segmente unterschiedlicher Finnen-Breiten der mehreren Finnen (1010, 1013, 1016), wobei mindestens zwei der Finnen (1010, 1013, 1016) zwischen dem Sourcebereich (1006) und dem Drainbereich (1004) parallel geschaltet sind.
DE102009025271.1A 2008-06-17 2009-06-17 Halbleiterbauelement mit verschiedenen Finnen-Breiten und Verfahren Expired - Fee Related DE102009025271B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7318308P 2008-06-17 2008-06-17
US61/073,183 2008-06-17

Publications (2)

Publication Number Publication Date
DE102009025271A1 DE102009025271A1 (de) 2010-06-02
DE102009025271B4 true DE102009025271B4 (de) 2018-07-26

Family

ID=41413948

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009025271.1A Expired - Fee Related DE102009025271B4 (de) 2008-06-17 2009-06-17 Halbleiterbauelement mit verschiedenen Finnen-Breiten und Verfahren

Country Status (2)

Country Link
US (2) US8716786B2 (de)
DE (1) DE102009025271B4 (de)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040630A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 半導体装置
JP2010206112A (ja) * 2009-03-05 2010-09-16 Renesas Electronics Corp 半導体装置
US8629478B2 (en) 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8482073B2 (en) 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8659072B2 (en) * 2010-09-24 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Series FinFET implementation schemes
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
KR20120069309A (ko) * 2010-12-20 2012-06-28 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
US8728892B2 (en) * 2011-05-05 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Adaptive fin design for FinFETs
US8650520B2 (en) * 2011-07-01 2014-02-11 United Microelectronics Corp. Integrated circuit module and manufacturing methods and application thereof
US8742508B2 (en) * 2011-07-16 2014-06-03 International Business Machines Corporation Three dimensional FET devices having different device widths
US8557675B2 (en) * 2011-11-28 2013-10-15 Globalfoundries Inc. Methods of patterning features in a structure using multiple sidewall image transfer technique
US8664729B2 (en) * 2011-12-14 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for reduced gate resistance finFET
US8941214B2 (en) * 2011-12-22 2015-01-27 Intel Corporation Semiconductor device having a necked semiconductor body and method of forming semiconductor bodies of varying width
US8669186B2 (en) 2012-01-26 2014-03-11 Globalfoundries Inc. Methods of forming SRAM devices using sidewall image transfer techniques
US8631382B2 (en) * 2012-03-08 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. LVS implementation for FinFET design
US9043192B2 (en) 2012-05-03 2015-05-26 International Business Machines Corporation Modeling gate resistance of a multi-fin multi-gate field effect transistor
US8815659B2 (en) * 2012-12-17 2014-08-26 Globalfoundries Inc. Methods of forming a FinFET semiconductor device by performing an epitaxial growth process
US9105719B2 (en) * 2013-01-09 2015-08-11 Broadcom Corporation Multigate metal oxide semiconductor devices and fabrication methods
US9166053B2 (en) * 2013-02-22 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device including a stepped profile structure
US9299699B2 (en) 2013-03-13 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate and complementary varactors in FinFET process
US20140264634A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Finfet for rf and analog integrated circuits
US9018054B2 (en) 2013-03-15 2015-04-28 Applied Materials, Inc. Metal gate structures for field effect transistors and method of fabrication
US8928382B1 (en) * 2013-03-15 2015-01-06 Altera Corporation Multiple gate semiconductor devices and their applications
US9263554B2 (en) * 2013-06-04 2016-02-16 International Business Machines Corporation Localized fin width scaling using a hydrogen anneal
KR20150015949A (ko) * 2013-08-02 2015-02-11 삼성전자주식회사 트랜지스터 및 이의 제조 방법
US9293345B2 (en) 2013-08-16 2016-03-22 Globalfoundries Inc. Sidewall image transfer with a spin-on hardmask
EP2871775B1 (de) * 2013-11-12 2019-01-09 Skyworks Solutions, Inc. Vorrichtungen und Verfahren in Zusammenhang mit Hochfrequenzschaltern mit verbesserter Leistung
US20220013415A1 (en) * 2013-11-12 2022-01-13 Skyworks Solutions, Inc. Radio-frequency switching devices having improved voltage handling capability
US9620424B2 (en) 2013-11-12 2017-04-11 Skyworks Solutions, Inc. Linearity performance for radio-frequency switches
KR20150058597A (ko) * 2013-11-18 2015-05-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9691763B2 (en) 2013-12-27 2017-06-27 International Business Machines Corporation Multi-gate FinFET semiconductor device with flexible design width
US9190466B2 (en) 2013-12-27 2015-11-17 International Business Machines Corporation Independent gate vertical FinFET structure
US9236452B2 (en) * 2014-05-23 2016-01-12 Globalfoundries Inc. Raised source/drain EPI with suppressed lateral EPI overgrowth
KR102215393B1 (ko) * 2014-06-27 2021-02-16 인텔 코포레이션 가변 크기 핀을 가진 다중 게이트 트랜지스터
US9325277B1 (en) * 2014-12-16 2016-04-26 Xilinx, Inc. Voltage controlled oscillator including MuGFETS
US9711616B2 (en) * 2014-12-23 2017-07-18 Northrop Grumman Systems Corporation Dual-channel field effect transistor device having increased amplifier linearity
US9536795B2 (en) 2015-02-24 2017-01-03 International Business Machines Corporation Multiple threshold voltage trigate devices using 3D condensation
KR102327143B1 (ko) * 2015-03-03 2021-11-16 삼성전자주식회사 집적회로 소자
KR102352154B1 (ko) * 2015-03-03 2022-01-17 삼성전자주식회사 집적회로 소자
US9496259B2 (en) * 2015-04-14 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET semiconductor device having fins with stronger structural strength
US9748394B2 (en) * 2015-05-20 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET having a multi-portioned gate stack
KR102392695B1 (ko) * 2015-05-26 2022-05-02 삼성전자주식회사 반도체 소자 및 이의 제조 방법
TWI664732B (zh) * 2015-06-23 2019-07-01 聯華電子股份有限公司 半導體結構及製程
US9685528B2 (en) * 2015-06-30 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fin semiconductor device and method of manufacture with source/drain regions having opposite conductivities
JP6557095B2 (ja) * 2015-08-26 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US9431521B1 (en) 2015-09-18 2016-08-30 International Business Machines Corporation Stress memorization technique for strain coupling enhancement in bulk finFET device
US9653359B2 (en) 2015-09-29 2017-05-16 International Business Machines Corporation Bulk fin STI formation
KR102427326B1 (ko) * 2015-10-26 2022-08-01 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20170124284A (ko) * 2016-05-02 2017-11-10 삼성전자주식회사 반도체 장치
US10297614B2 (en) 2016-08-09 2019-05-21 International Business Machines Corporation Gate top spacer for FinFET
KR102579874B1 (ko) * 2016-12-27 2023-09-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN108258033B (zh) 2016-12-29 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10879368B2 (en) 2017-10-17 2020-12-29 Mitsubishi Electric Research Laboratories, Inc. Transistor with multi-metal gate
US10418474B2 (en) * 2017-10-17 2019-09-17 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with varying semiconductor layer
CN110416296B (zh) * 2018-04-26 2021-03-26 苏州能讯高能半导体有限公司 半导体器件、半导体芯片及半导体器件制作方法
KR102446403B1 (ko) 2018-06-22 2022-09-21 삼성전자주식회사 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 레이아웃 디자인 방법
US11054748B2 (en) 2018-09-21 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy insertion for improving throughput of electron beam lithography
US11094597B2 (en) * 2018-09-28 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with fin structures
US10957786B2 (en) * 2018-10-18 2021-03-23 Samsung Electronics Co., Ltd. FinFET with reduced extension resistance and methods of manufacturing the same
US10930768B2 (en) 2018-10-18 2021-02-23 Samsung Electronics Co., Ltd. Low current leakage finFET and methods of making the same
US10957604B2 (en) * 2018-10-31 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11183576B2 (en) * 2019-02-13 2021-11-23 Micron Technology, Inc. Gate electrode layout with expanded portions over active and isolation regions
US10825917B1 (en) 2019-04-09 2020-11-03 International Business Machines Corporation Bulk FinFET with fin channel height uniformity and isolation
KR20210028306A (ko) * 2019-09-03 2021-03-12 삼성전자주식회사 반도체 장치의 레이아웃 설계 방법
CN111584619A (zh) * 2020-05-28 2020-08-25 浙江大学 GaN器件及制备方法
US11335683B2 (en) * 2020-06-30 2022-05-17 Qualcomm Incorporated Device channel profile structure
US20220238521A1 (en) * 2021-01-22 2022-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device and Method
US20230054372A1 (en) * 2021-08-20 2023-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device with Varying Gate Dimensions and Methods of Forming the Same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298194A (ja) 2000-04-14 2001-10-26 Nec Corp 電界効果型トランジスタ及びその製造方法
US20040110331A1 (en) 2002-12-06 2004-06-10 Yee-Chia Yeo CMOS inverters configured using multiple-gate transistors
US20040238897A1 (en) 2003-05-30 2004-12-02 Amane Oishi MOS semiconductor device
US20070108528A1 (en) 2005-11-15 2007-05-17 International Business Machines Corporation Sram cell
US20070259485A1 (en) 2006-05-02 2007-11-08 Freescale Semiconductor, Inc. Electronic device including semiconductor fins and a process for forming the electronic device
US20070284669A1 (en) 2004-05-25 2007-12-13 Abadeer Wagdi W Method and structure to process thick and thin fins and variable fin to fin spacing
US7332386B2 (en) 2004-03-23 2008-02-19 Samsung Electronics Co., Ltd. Methods of fabricating fin field transistors

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022478B2 (en) * 2008-02-19 2011-09-20 International Business Machines Corporation Method of forming a multi-fin multi-gate field effect transistor with tailored drive current

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298194A (ja) 2000-04-14 2001-10-26 Nec Corp 電界効果型トランジスタ及びその製造方法
US20040110331A1 (en) 2002-12-06 2004-06-10 Yee-Chia Yeo CMOS inverters configured using multiple-gate transistors
US20040238897A1 (en) 2003-05-30 2004-12-02 Amane Oishi MOS semiconductor device
US7332386B2 (en) 2004-03-23 2008-02-19 Samsung Electronics Co., Ltd. Methods of fabricating fin field transistors
US20070284669A1 (en) 2004-05-25 2007-12-13 Abadeer Wagdi W Method and structure to process thick and thin fins and variable fin to fin spacing
US20070108528A1 (en) 2005-11-15 2007-05-17 International Business Machines Corporation Sram cell
US20070259485A1 (en) 2006-05-02 2007-11-08 Freescale Semiconductor, Inc. Electronic device including semiconductor fins and a process for forming the electronic device

Also Published As

Publication number Publication date
US20120146157A1 (en) 2012-06-14
US20090309162A1 (en) 2009-12-17
US8716786B2 (en) 2014-05-06
DE102009025271A1 (de) 2010-06-02

Similar Documents

Publication Publication Date Title
DE102009025271B4 (de) Halbleiterbauelement mit verschiedenen Finnen-Breiten und Verfahren
DE102009047639B4 (de) Halbleiterelement, Fin-Feldeffekttransistor und integrierte Schaltung
DE102008001531B4 (de) Schaltung, Herstellungsverfahren und Verwendung eines Bauelements mit Doppelgate-FinFET
DE60026846T2 (de) Lc-oszillator
DE102008020140B4 (de) Maschenanordnung für Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE10250832B4 (de) MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors
DE112005000394B4 (de) Halbleiterbauelement mit Mehrgatestruktur und Verfahren zu seiner Herstellung
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102004063523B4 (de) Halbleitervorrichtung
DE19735430A1 (de) MOS-Transistor
DE112007003167T5 (de) Integriertes komplementäres Niederspannungs-HF-LDMOS
DE102009000624A1 (de) Asymmetrische segmentierte Kanaltransistoren
DE102006001665A1 (de) Halbleiterschaltung und Verfahren zu deren Herstellung
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102004020593A1 (de) Fin-Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Fin-Feldeffektransistor-Anordnung
DE102016201156A1 (de) Halbleitervorrichtung, Halbleitervorrichtungsstruktur, Verfahren zum Bilden einer Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE3021042C2 (de) Widerstandselement mit hoher Durchbruchsspannung für integrierte Schaltungen
DE102018108821A1 (de) Verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung
DE10330490B4 (de) Integrierte MIM-Kondensatorstruktur
DE10243158A1 (de) Halbleitervorrichtung mit einer Kapazität
DE102006001997A1 (de) Halbleiterschaltungsanordnung
DE102006013721A1 (de) Halbleiterschaltungsanordnung und zugehöriges Verfahren zur Temperaturerfassung
DE102017120141A1 (de) Halbleiter-Testvorrichtung und Herstellungsverfahren dafür
DE112019004342T5 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102010026996B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee