DE102008051467A1 - Halbleiter-Bauelement - Google Patents

Halbleiter-Bauelement Download PDF

Info

Publication number
DE102008051467A1
DE102008051467A1 DE200810051467 DE102008051467A DE102008051467A1 DE 102008051467 A1 DE102008051467 A1 DE 102008051467A1 DE 200810051467 DE200810051467 DE 200810051467 DE 102008051467 A DE102008051467 A DE 102008051467A DE 102008051467 A1 DE102008051467 A1 DE 102008051467A1
Authority
DE
Germany
Prior art keywords
semiconductor chips
thermal expansion
arrangement
arrangement according
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200810051467
Other languages
English (en)
Inventor
Thorsten Meyer
Markus Brunnbauer
Marcus Kastner
Stephan Bradl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008051467A1 publication Critical patent/DE102008051467A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

Es wird ein Halbleiter-Bauelement offenbart. Eine Ausführungsform stellt eine Anordnung aus mehreren Seite an Seite in einer beabstandeten Beziehung angeordneten Halbleiterchips bereit. Ein erstes Material füllt die Abstände zwischen benachbarten Halbleiterchips mindestens teilweise. Ein zweites Material ist über den Halbleiterchips und dem ersten Material angeordnet. Ein Wärmeausdehnungskoeffizient des ersten Materials ist so ausgewählt, dass die seitliche Wärmeausdehnung der Anordnung in einer das erste Material und die Halbleiterchips schneidenden Ebene an die seitliche Wärmeausdehnung der Anordnung in einer das zweite Material schneidenden Ebene angepasst wird.

Description

  • Allgemeiner Stand der Technik
  • Die Erfindung betrifft Halbleiter-Bauelemente und bei einer Ausführungsform die Technik zum Herstellen von Halbleiter-Bauelementen.
  • Halbleiter-Bauelemente können hergestellt werden, indem einzelne Dies von einem Wafer getrennt werden, sie auf einem Träger neu angeordnet und in Kunststoff gekapselt werden. Unterschiedliche Wärmeeigenschaften der beteiligten Materialien können zu Spannungen führen oder die maximale Größe der Kunststoffmasse begrenzen.
  • Kurze Beschreibung der Zeichnungen
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt schematisch eine erste Ausführungsform einer Anordnung von Halbleiterchips.
  • 2 zeigt schematisch eine zweite Ausführungsform einer Anordnung von Halbleiterchips.
  • 3 zeigt schematisch eine dritte Ausführungsform einer Anordnung von Halbleiterchips.
  • 4 zeigt einen Teilschnitt der in 2 gezeigten Anordnung.
  • 5 zeigt eine Perspektivansicht der in 2 gezeigten Anordnung.
  • 6 zeigt ein einen Halbleiterchip enthaltendes Modul.
  • 7A bis 7F zeigen ein Verfahren zum Herstellen einer Anordnung aus Halbleiterchips.
  • 7G und 7H zeigen die Verarbeitung zum Herstellen von Modulen aus der Anordnung von 7F.
  • 8A und 8B zeigen die Verarbeitung zum Überformen einer Konfiguration aus mehreren Halbleiterchips in einem Formwerkzeug.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite", „Unterseite", „Vorderseite", „Rückseite", „vorderer", „hinterer" und so weiter unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Eine oder mehrere Ausführungsformen stellen mehrere Halbleiterchips bereit und mindestens zwei verschiedene Schichten, die aus einem ersten Material und einem zweiten Material hergestellt sein können, und beide können aus formbarem Kunststoff hergestellt sein. Die Eigenschaften des ersten und zweiten Materials sind weiter unten beschrieben.
  • Bei solchen Anordnungen werden die Halbleiterchips Seite an Seite in einer beabstandeten Beziehung platziert und werden von mindestens dem ersten Material oder von dem ersten und dem zweiten Material umgeben, wodurch eine scheibenartige Anordnung entsteht. Anordnungen, bei denen Halbleiterchips in ein Formmaterial eingebettet werden, werden in der Technik als „rekonfigurierter Wafer" oder „künstlicher Wafer" bezeichnet.
  • Die Anordnungen enthalten Halbleiterchips, die von unterschiedlichen Arten sein können und beispielsweise integrierte elektrische oder elektrooptische Schaltungen enthalten können. Die Halbleiterchips können so konfiguriert sein, dass sie bewegliche mechanische Glieder enthalten, die als mikromechanische Strukturen wie etwa Brücken, Membrane oder Zungenstrukturen gebildet sind. Solche Strukturen enthaltende Chips sind auch unter dem Ausdruck „mikroelektromechanisches System" oder kurz MEMS bekannt. Die Halbleiterchips können als Sensoren oder Aktuatoren konfiguriert sein, beispielswei se Drucksensoren, Beschleunigungssensoren, Rotationssensoren, Winkelpositionssensoren, Bewegungssensoren, Mikrofone, Hall-Sensoren oder GMR-Sensoren (GMR: Giant-Magneto Resistance – Riesenmagnetowiderstand) usw. Halbleiterchips, in die solche Funktionselemente eingebettet sind, enthalten im Allgemeinen Elektronikschaltungen, die zum Ansteuern der Funktionselemente und/oder zum Verarbeiten von von den Funktionselementen erzeugten Signalen dienen. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt zu sein und können ferner anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Metall, Isolatoren oder Kunststoffe.
  • Das erste Material kann aus einer Folie oder aus einer härtbaren Flüssigkeit bestehen und kann die Abstände zwischen den Halbleiterchips mindestens teilweise füllen. Wenn das erste Material aus einer Folie hergestellt ist, kann es aus irgendeinem thermoplastischen Material oder einem so genannten B-Zustand-Material hergestellt sein. Diese Materialien sind nicht vollständig chemisch verbunden, bis ein nächster Härtungsprozess oder irgendeine andere Zufuhr von Energie durchgeführt wird. Wenn das erste Material aus einer härtbaren Flüssigkeit besteht, kann es aus einem beliebigen geeigneten thermoplastischen oder wärmehärtenden Material bestehen. Mögliche Materialien sind beispielsweise Epoxidharze, Phenolharze oder wärmehärtende Kunststoffe. Beide, sowohl die Folie als auch die härtbare Flüssigkeit, können mit einem Füllmaterial („Füllstoff") gefüllt werden, um ihre mechanischen und/oder Wärmeausdehnungseigenschaften zu modifizieren und spezifisch einzustellen.
  • Als Füllstoffe sind eine Vielzahl von Materialien möglich, zum Beispiel Mineralfüllstoffe, Stahlfüllstoffe, Titanfüllstoffe, Aluminiumfüllstoffe, Kupferfüllstoffe, Zinkfüllstoffe, Keramikfüllstoffe wie etwa Carborundum, Zirko- oder Bornitridfüllstoffe, Glasteilchen oder dergleichen. Die Teilchengröße der Füllstoffe, das Füllmaterial und der Füllgrad beeinflussen den Wärmeausdehnungskoeffizienten des gehärteten ersten Materials. Ferner kann ein Verbundfüllstoff verwendet werden, der aus einer Mischung der oben erwähnten Füllstoffe besteht.
  • Es können verschiedene Techniken eingesetzt werden, um das erste Material in den Abständen zwischen benachbarten Halbleiterchips aufzubringen. Im Fall von verflüssigtem Kunststoff beispielsweise können Druck- oder Dispensiertechniken verwendet werden. Bei Drucktechniken wird das erste Material durch ein Rakel und eine Schablone oder ein Sieb auf den zu bedruckenden Bereich transferiert. Bei Dispensiertechniken wird eine gewisse Menge flüssigen Materials durch eine Kapillare zu den mit dem Material zu beladenden Bereich abgegeben. Wenn eine Folie verwendet wird, kann sie auf den Halbleiterchips abgeschieden werden, erhitzt werden, beispielsweise über ihre Schmelztemperatur, und durch Ausüben von Druck, zum Beispiel mechanisch durch einen Stanzprozess und/oder durch das Anwenden von atmosphärischem Druck (Vakuum) oder einen Laminierungsprozess, in die Abstände gebracht werden. Alternativ könnte eine maskierte Folie verwendet werden, die an den Positionen der Halbleiterchips mit Ausschnitten ausgestattet ist.
  • Das zweite Material kann aus einem beliebigen geeigneten thermoplastischen oder wärmehärtenden Material hergestellt sein. Verschiedene Techniken können verwendet werden, um die Halbleiterchips und das erste Material mit dem zweiten Material zu bedecken. Mögliche Techniken sind beispielsweise Formpressen, Spritzgießen, Gießen mit offenem Hohlraum, Dispensieren oder Drucken. Beim Formpressen wird ein die Halbleiterchips und das erste Material stützender Träger zwischen zwei Formhälften eingefügt, das flüssige zweite Material wird in die Form eingeleitet und dann einem Druck unterzogen, der ausgeübt wird, indem die beiden Formhälften aufeinander zu bewegt werden. Beim Spritzgießen wird das flüssige zweite Material in ein Formwerkzeug mit geschlossenem Hohlraum einge spritzt, das den Träger enthält, der die Halbleiterchips und das erste Material hält. Beim Gießen mit offenem Hohlraum wird eine Form mit offenem Hohlraum verwendet, um das flüssige Formmaterial aufzunehmen. Beim Dispensieren, was als ein formfreier Prozess durchgeführt werden kann, wird eine vorbestimmte Menge an flüssigem Formmaterial den Halbleiterchips und dem ersten Material zugeführt. Der Anwendungsprozess des ersten und zweiten Materials kann unterschiedlich sein.
  • Wie bereits erwähnt, enthalten die hierin beschriebenen Anordnungen mindestens zwei verschiedene Schichten, die aus dem ersten bzw. zweiten Material hergestellt sind. Dieses Zweischichtendesign gestattet, ein etwaiges Verziehen solcher Anordnungen zu reduzieren oder sogar zu vermeiden. Das Verziehen ergibt sich aus verschiedenen Wärmeausdehnungskoeffizienten der Halbleiterchips und des zweiten Materials. Das erste Material besitzt eine Funktion, ein solches Verziehen auszugleichen. Folglich können große Anordnungen (künstliche Wafer) mit einer räumlichen Abmessung größer als 20 cm, beispielsweise 30 cm oder mehr, hergestellt werden. Andererseits wäre ohne das erste Material die größte seitliche Abmessung solcher künstlichen Wafer durch das Verziehen begrenzt.
  • Wenn beispielsweise die Wärmeausdehnung der Halbleiterchips im Vergleich zur Wärmeausdehnung des zweiten Materials klein ist, könnte eine hohe Wärmeausdehnung des ersten Materials im Vergleich zu der Wärmeausdehnung des zweiten Materials dazu führen, dass die Gesamtwärmeausdehnung der Anordnung nahe oder bei einer ersten Hauptoberfläche, wo die Halbleiterchips und das erste Material angeordnet sind, an die Gesamtwärmeausdehnung nahe oder bei der anderen Hauptoberfläche, wo das zweite Material angeordnet ist, angepasst wird. Deshalb dürfen künstliche Wafer von solchem Design kein oder nur ein geringes Verziehen aufweisen.
  • Weiterhin hängt die Anpassung der Gesamtwärmeausdehnung an beiden Hauptoberflächen der Anordnung und somit das Ausmaß, in dem das Verziehen eliminiert wird, von der Geometrie ab, d. h. von der seitlichen Abmessung der Chips, von der Länge des Abstands zwischen den Chips und von dem Ausmaß, in dem der Abstand durch das erste Material gefüllt ist.
  • Das erste Material kann in der Regel einen Wärmeausdehnungskoeffizienten im Bereich von 20 bis 200·10–6/K aufweisen, das zweite Material kann einen Wärmeausdehnungskoeffizienten im Bereich von 6 bis 20·10–6/K aufweisen (die zweiten Formmassenmaterialien besitzen typischerweise einen Wärmeausdehnungskoeffizienten von etwa 9·10–6/K), und die Halbleiterchips können zum Beispiel einen Wärmeausdehnungskoeffizienten von etwa 2,8·10–6/K (Silizium) aufweisen. Die Halbleiterchips können aus einem anderen Halbleitermaterial als Silizium bestehen. In solchen Fällen können die oberen Bereiche für die Wärmeausdehnungskoeffizienten des ersten und zweiten Materials immer noch gelten. Die Auswahl der Wärmeausdehnungskoeffizienten der verschiedenen Materialien hängt auch von den Die Größen und dem Spalt zwischen den Dies ab.
  • 1 zeigt schematisch eine erste Ausführungsform einer Anordnung 100.1 von Halbleiterchips 101. Mehrere Halbleiterchips 101 (in der Regel mehr als 3, wie dargestellt) sind Seite an Seite in einer beabstandeten Beziehung angeordnet. Ein erstes Material 102 füllt die Abstände zwischen benachbarten Halbleiterchips 101. Alternativ kann das erste Material 102 derart abgeschieden werden, dass die Abstände in den seitlichen Abmessungen nur teilweise gefüllt werden, siehe 3. Ein zweites Material 103 ist über den Halbleiterchips 101 und dem ersten Material 102 angeordnet. Eine Hauptoberfläche der Halbleiterchips 101 und eine Oberfläche des ersten Materials 102 bilden eine gemeinsame Ebene, die eine erste Hauptoberfläche 104 der einen künstlichen Wafer darstellenden Anordnung 100.1 bildet. Die Dicke des ersten Materials 102, d. h. seine Erstreckung senkrecht zu der seitlichen Erstreckung des künstlichen Wafers, kann zum Beispiel in einem Bereich zwischen 20 und 200% der Dicke der Halbleiter chips 101 gewählt werden. Die Halbleiterchips 101 können zum Beispiel eine Dicke von 100 μm bis 300 μm oder mehr aufweisen. Das zweite Material 103 bedeckt mit seiner ersten Hauptoberfläche das erste Material 102 und die zweiten Halbleiterchips 101. Die zweite Hauptoberfläche des zweiten Materials 103 bildet die zweite Hauptoberfläche 105 des künstlichen Wafers.
  • Eine durch eine Anordnung 100.2 dargestellte zweite Ausführungsform ist in 2 gezeigt. Diese Ausführungsform ist ähnlich der Ausführungsform von 1. Deshalb betreffen die oben in Verbindung mit 1 beschriebenen Merkmale auch diese Ausführungsform, mit Ausnahme der unten beschriebenen Modifikationen.
  • In 2 bedeckt das erste Material 102 die Halbleiterchips 101. Die Halbleiterchips 101 können (wie gezeigt) vollständig bedeckt sein oder können nur teilweise bedeckt sein (nicht gezeigt). Im ersten Fall trennt das erste Material 102 die mehreren Halbleiterchips 101 vollständig von dem zweiten Material 103. Im zweiten Fall, wenn nur die Seitenkanten oder Teile davon mit dem ersten Material 102 bedeckt sind, sind die Halbleiterchips 101 nicht vollständig von dem zweiten Material 103 getrennt.
  • 3 zeigt eine Anordnung 100.3 als dritte Ausführungsform. Hier sind die Abstände zwischen benachbarten Halbleiterchips 101 nur teilweise mit dem ersten Material 102 gefüllt. Somit reicht das zweite Material 103 nach oben zur ersten Hauptoberfläche 104 der Anordnung 100.3 und bildet einen Teil davon.
  • Bei allen Ausführungsformen kann, wie bereits erwähnt, das erste Material 102 zum Beispiel aus einer härtbaren Flüssigkeit bestehen, die an entsprechenden Plätzen abgeschieden und/oder durch einen Verteilungsprozess (zum Beispiel Aufschleudern) ausgebreitet wird, oder es kann aus einer Folie bestehen, die auf den Halbleiterchips 101 (oder um die Halbleiterchips 101 herum, wenn eine maskierte Folie verwendet wird) abgeschieden wird (zum Beispiel laminiert) und durch das Aufbringen von Wärme und/oder Druck in die Abstände eingepasst wird.
  • Die Gesamtwärmeausdehnung des künstlichen Wafers an der ersten Hauptoberfläche 104 der Anordnungen 100.1 und 100.2 wird durch die seitliche Erstreckung der Halbleiterchips 101 und die seitliche Erstreckung des ersten Materials 102 an der ersten Hauptoberfläche 104 und ihre Wärmeausdehnungskoeffizienten bestimmt. Bei der Anordnung 100.3 müssen auch die seitliche Erstreckung des zweiten Materials 103 an der ersten Hauptoberfläche 104 und sein Wärmeausdehnungskoeffizient berücksichtigt werden. Die Wärmeausdehnung der zweiten Hauptoberfläche 105 wird durch den Wärmeausdehnungskoeffizienten des zweiten Materials 103 und die seitliche Abmessung der Anordnungen 100.1, 100.2, 100.3 bestimmt. Wenn der künstliche Wafer während einer Temperaturänderung kein Verziehen aufweisen soll, muss die seitliche Ausdehnung bei oder nahe der ersten Hauptoberfläche 104 gleich der seitlichen Ausdehnung bei oder nahe der zweiten Hauptoberfläche 105 sein. Deshalb wird der Wärmeausdehnungskoeffizient des ersten Materials 102 so ausgewählt, dass die seitliche Wärmeausdehnung der Anordnung in einer das erste Material 102 und die Halbleiterchips 101 schneidenden Ebene an die seitliche Wärmeausdehnung der Anordnungen 100.1, 100.2, 100.3 in einer das zweite Material 103, aber nicht die Halbleiterchips 101 und das erste Material 102, schneidenden Ebene angepasst wird. Die oben erwähnten Ebenen können durch die erste Hauptoberfläche 104 bzw. die zweite Hauptoberfläche 105 dargestellt werden.
  • Da der Wärmeausdehnungskoeffizient der Halbleiterchips 101 in den meisten Fällen kleiner ist als der Wärmeausdehnungskoeffizient des zweiten Materials 103, sollte der Wärmeausdehnungskoeffizient des ersten Materials 102 größer sein als der Wärmeausdehnungskoeffizient des zweiten Materials 103, um die seitliche Ausdehnung an beiden Hauptoberflächen 104, 105 des künstlichen Wafers auszugleichen.
  • Mit anderen Worten sollte zum Minimieren des Verziehens die seitliche Gesamtausdehnung nahe oder bei einer Hauptoberfläche des künstlichen Wafers gleich der seitlichen Gesamtausdehnung nahe oder bei der anderen Oberfläche während einer Temperaturänderung im Bereich der Bearbeitungstemperaturen sein (bis zu etwa 200°C oder sogar höher). Unter Bezugnahme auf 4, die eine Querschnittsansicht einer Teilstruktur der Anordnung 100.2 zeigt, kann dieser Zustand ausgedrückt werden durch x1·CTE1 + x2·CTE2 + x3·CTE1 = (x1 + x2 + x3)·CTE3 (1)wobei x2 die seitliche Erstreckung des Halbleiterchips 101 und x1 und x3 die seitlichen Erstreckungen des ersten Materials sind, das den Halbleiterchip 101 umgibt. CTE1, CTE2 und CTE3 sind die Wärmeausdehnungskoeffizienten des ersten Materials 102, des Halbleiterchips 101 bzw. des zweiten Materials 103. Dieser Zustand stellt sicher, dass die seitliche Gesamtausdehnung in einem Gebiet I über der gestrichelten Linie in 4 der seitlichen Gesamtausdehnung in einem Gebiet II unter der gestrichelten Linie entspricht, wenn die Teilstruktur einer Temperaturänderung unterzogen wird. Da die Teilstruktur der in 4 dargestellten Anordnung 100.2 so verstanden werden kann, dass sie eine „Einheitszelle" der Anordnung 100.2 darstellt, d. h., die Anordnung 100.2 wird durch eine periodische translatorische Wiederholung dieser Teilstruktur in der x-Richtung hergestellt, gilt der Zustand (1) sowohl für die in 4 gezeigte Teilstruktur als auch für die ganze Anordnung 100.2. In den meisten Fällen ist x1 = x3
  • Gleichung (1) gilt auch für eine Teilstruktur der Anordnung 100.1. Ein Zustand ähnlich Gleichung (1) gilt für die Anordnung 100.3, nämlich x4·CTE3 + x1·CTE1 + x2·CTE2 + x3·CTE1 + x5·CTE3 = (x1 + x2 + x3 + x4 + x5)·CTE3 (2)
  • Hier sind x4 und x5 seitliche Erstreckungen des zweiten Materials 103 an der ersten Oberfläche 104 der Anordnung 100.3 an der linken bzw. rechten Seite des ersten Materials 102.
  • 5 zeigt eine Perspektivansicht der in 2 gezeigten Anordnung 100.2 (d. h. den künstlichen Wafer). Die Anordnung besitzt eine rechteckige Gestalt mit Seitenabmessungen, die größer als 20 cm oder sogar größer als 30 cm sein können. Durch gestrichelte Linien angegebene Zellen entsprechen der Teilstruktur oder „Einheitszelle" wie in 4 gezeigt. Es ist anzumerken, dass Gleichung (1), die sich auf die x-Richtung bezieht, analog für die y-Richtung erfüllt sein sollte, um ein Verziehen in der x-y-Ebene zu vermeiden. Alternativ kann die Anordnung 100.2 eine andere mehreckige Gestalt oder eine gekrümmte oder kreisförmige Gestalt besitzen. Weiterhin können die Anordnungen 100.1 und 100.3 auf die gleiche Weise wie in 5 gezeigt und oben beschrieben konfiguriert sein.
  • Es ist leicht zu sehen, wie die Zustände (1) oder (2) modifiziert werden müssen, wenn mehr als zwei Schichtmaterialien verwendet werden oder wenn beispielsweise auch die zweite Hauptoberfläche 105 aus zwei oder mehr Materialien mit unterschiedlichen Wärmeausdehnungskoeffizienten besteht.
  • Um die seitliche Gesamtausdehnung der ersten Hauptoberfläche 104 des künstlichen Wafers an die seitliche Gesamtausdehnung der zweiten Hauptoberfläche 105 des künstlichen Wafers anzupassen, können das erste und/oder das zweite Material mit einem Füllmaterial, oftmals als ein „Füllstoff" bezeichnet, gefüllt werden. Wie oben erwähnt ist eine Vielzahl von Mate rialien möglich. Der Füllgrad und die physikalischen Eigenschaften des Füllstoffs beeinflussen die Wärmeausdehnungscharakteristiken des ersten Materials, so dass ein großer Bereich von Wärmeausdehnungskoeffizienten wie oben erwähnt möglich ist. Zusätzlich zu den Ausdehnungscharakteristiken des gefüllten ersten und/oder zweiten Materials kann ihre Viskosität über den Füllgrad und die Teilchengröße modifiziert werden. Unter Verwendung eines mit Metallteilchen gefüllten ersten Materials führt die Abscheidung des ersten Materials auf den Halbleiterchips zu einer verbesserten Wärmeleitfähigkeit für die Kapselung von Leistungshalbleiterchips.
  • 6 zeigt ein Modul 100.4 mit einem Halbleiterchip 101, der durch einen Trennschritt aus einem künstlichen Wafer 100.2 hergestellt wird. Der Fabrikationsprozess wird in Verbindung mit 7A bis 7E später ausführlich erläutert. Der Halbleiterchip 101 ist an seiner aktiven Oberfläche mit Chipkontakten 107 versehen. Die aktive Oberfläche des Halbleiterchips 101 und der Bereich des ersten Materials 102 bei der aktiven Oberfläche ist mit einer isolierenden dielektrischen Polymerschicht 120 und einer elektrisch leitenden Umverteilungsschicht bedeckt. Innerhalb der Umverteilungsschicht ausgebildete Leitungen 108 verbinden die Chipkontakte 107 mit Kontaktpads 109 des Moduls 100.4. Die Kontaktpads 109 stellen externe Anschlüsse des Moduls 100.4 dar, auf die Lötkugeln aufgebracht werden können. Wie für einen Fachmann ersichtlich ist, wird eine Struktur vom „Fan-Out"-Typ erhalten, bei der sich die externen Kontaktpads 109 mindestens teilweise jenseits des seitlichen Umrisses des Halbleiterchips 101 befinden.
  • Aus den Anordnungen 100.1 und 100.3 erhaltene Module sind nicht explizit dargestellt. Gleichermaßen werden solche Module durch die Trennung der Anordnungen 100.1 und 100.3 erhalten und sind dem Modul 100.4 hinsichtlich der isolierenden dielektrischen Polymerschicht 120, der elektrisch leitenden Umverteilungsschicht und den externen Kontaktpads 109 ähnlich.
  • Die 7A bis 7F zeigen ein Verfahren zum Herstellen einer Anordnung 100.2 von Halbleiterchips 101. In 7A ist ein Träger 110 bereitgestellt, der verwendet werden kann, um mehrere Halbleiterchips 101 zu tragen. Der Träger 110 kann zum Beispiel aus Metall, Silizium oder einem Polymermaterial hergestellt sein. Der Träger 110 kann mit einer optionalen Klebeschicht 111 (7B), ausgestattet sein, die ein doppelseitiges Klebeband sein könnte. Andere Haltemittel wie etwa den Träger 110 durchdringende Durchgangslöcher zum Anlegen eines Vakuums können alternativ verwendet werden. Alternativ kann die später über die Chips laminierte Folie als das einzige Haltemittel dienen.
  • Die Halbleiterchips 101 werden auf der Klebeschicht 111 in einer beabstandeten Beziehung abgelegt, so dass Abstände S zwischen jeweils zwei Halbleiterchips 101 erzeugt werden (7C). Dann werden die Abstände S zwischen benachbarten Halbleiterchips 101 mit einem ersten Material 102 gefüllt. Dazu wird das erste Material 102 zum Beispiel als eine härtbare Flüssigkeit in den Abständen S oder in den Abständen S und auf den Halbleiterchips 101 durch Druck- oder Dispensiertechniken aufgebracht. Ein Stempel kann verwendet werden, um das erste Material 102 in den Abständen zu verbreiten. 7D zeigt eine Verteilung des ersten Materials, das die Halbleiterchips 101 bedeckt und die Abstände S in einer trogartigen Form füllt. Dennoch sind andere Verteilungen möglich, zum Beispiel können die Abstände S (bezüglich ihrer Höhenabmessung) vollständig gefüllt oder sogar überfüllt sein, so dass die Dicke des ersten Materials 102 in den Abständen S größer ist als die Dicke der Halbleiterchips 101. Nach dem Abscheiden des ersten Materials 102 kann eine Infrarotstrahlungsquelle oder eine andere Wärmequelle zum Härten des ersten Materials 102 verwendet werden.
  • Als erstes Material 102 kann eine Folie verwendet werden, um die Abstände S zwischen den Halbleiterchips 101 zu füllen. Die Folie wird auf die Halbleiterchips 101 und auf den Träger 110 laminiert. Die Folie kann die Halbleiterchips 101 vollständig einbetten und sie an ihrer Stelle fixieren. Da während des Prozesses der Folienlaminierung nur sehr kleine seitliche Kräfte ausgeübt werden, können durch die Laminierung auch kleine Elemente wie etwa passive Komponenten (Widerstände, Kondensatoren, Induktionsspulen) eingebettet werden. Dann kann die Folie durch eine Infrarotstrahlungsquelle oder eine andere Wärmequelle erwärmt und optional geschmolzen werden, um das Fließen der Folie in die Abstände S zu unterstützen. Im Allgemeinen kann eine beliebige Form von Energie angewendet werden, um die Folie zu erwärmen oder zu schmelzen. Dieser Prozess kann durch einen mechanischen Prozess wie etwa einen Stanzprozess, Laminierungsprozess und/oder das Einwirken von atmosphärischem Druck unterstützt werden. Beispielsweise kann ein Vakuum durch nicht gezeigte Öffnungen in dem Träger 110 an in 7D mit X markierten Gebieten angelegt werden.
  • In einem nächsten Prozess wird das zweite Material 103 auf dem ersten Material 102 und auf den Halbleiterchips 101 in einem Formwerkzeug abgeschieden (7E). Dann werden die überformten Halbleiterchips 101 aus dem Formwerkzeug entfernt und die Anordnung wird von dem Träger gelöst (7F). Danach kann die Anordnung mit einer elektrisch leitenden Umverteilungsschicht 108 ausgestattet werden. Dazu können mindestens eine Dielektrikumsschicht 120 und eine strukturierte Metallisierung auf der ersten Hauptoberfläche 104 der Anordnung hergestellt werden (7G). Dünnfilm-Prozesstechniken können verwendet werden, um diese Schichten herzustellen und zu strukturieren. Beispielsweise kann die Dielektrikumsschicht 120 durch Aufschleudertechniken oder durch chemikalische Abscheidung aus der Dampfphase (CVD) hergestellt und durch Photolithographie strukturiert werden. Die Metallisierung kann durch einen Druckprozess oder durch galvanische oder stromlo se Beschichtung hergestellt werden. Auf diese Weise werden die Chipkontakte 107 mit dem in der Metallumverteilungsschicht ausgebildeten Leitungen 108 verbunden, und die Leitungen 108 werden mit den Kontaktpads 109 verbunden, die externe Anschlüsse der herzustellenden Module darstellen. Alle diese Prozesse können auf der Ebene des (künstlichen) Wafers erfolgen. Mindestens die Halbleiterchips 101 können beispielsweise durch einen Sägeprozess voneinander getrennt werden, um die Module 100.4 herzustellen (7H).
  • Die 8A und 8B zeigen Verfahrensprozesse zum Überformen der auf dem Träger 110 angeordneten und von dem ersten Material 102 bedeckten Halbleiterchips 101 in einem Formwerkzeug 112. Ein ähnlicher Prozess könnte auch angewendet werden, um das erste Material 102 auf den Halbleiterchips 101 und auf dem Träger 110 abzuscheiden. Der Träger 110, die Klebeschicht 111, die Halbleiterchips 101 und das erste Material 102 werden in der unteren Hälfte 113 des Formwerkzeugs 112 positioniert. Die obere Hälfte 114 des Formwerkzeugs 112 befindet sich in ihrer offenen Position. Eine Menge des zweiten Materials 103 wird auf das erste Material 102 dispensiert. Dann wird das Formwerkzeug 112 geschlossen, indem die obere Hälfte 114 zur unteren Hälfte 113 angetrieben und eine Kraft („F"-Pfeile) auf das Formwerkzeug 112 ausgeübt wird. Die kleinen Pfeile zeigen ein Vakuum, das innerhalb des Formwerkzeugs 112 angelegt werden kann, um das Verbreiten des zweiten Materials 103 zu unterstützen. Durch Schließen des Formwerkzeugs 112 wird das zweite Material 103 komprimiert und füllt den Hohlraum des Formwerkzeugs 112. Das Formwerkzeug 112 kann erwärmt werden (zum Beispiel auf etwa 200°C), um das zweite Material 103 zu härten.
  • Die Glastemperatur des zweiten Materials 103 sollte etwa gleich oder ein wenig größer sein (bis einige wenige Dutzende Grade) als die Glastemperatur des ersten Materials 102. Wenn beispielsweise die Glastemperatur des ersten Materials 102 zum Beispiel 160°C beträgt, sollte die Glastemperatur des zweiten Materials 103 200°C nicht übersteigen. Die Glastemperaturen des ersten und zweiten Materials 102 und 103 können auch durch die Auswahl eines entsprechenden Füllstoffs und seiner physikalischen Eigenschaften wie oben erwähnt eingestellt werden.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die äquivalente davon beschränkt werden.

Claims (25)

  1. Anordnung, umfassend: mehrere Seite an Seite in einer beabstandeten Beziehung angeordnete Halbleiterchips; ein erstes Material, das die Abstände zwischen benachbarten Halbleiterchips mindestens teilweise füllt; und ein über den Halbleiterchips und dem ersten Material angeordnetes zweites Material, wobei ein Wärmeausdehnungskoeffizient des ersten Materials so ausgewählt ist, dass die seitliche Wärmeausdehnung der Anordnung in einer das erste Material und die Halbleiterchips schneidenden Ebene an die seitliche Wärmeausdehnung der Anordnung in einer das zweite Material schneidenden Ebene angepasst wird.
  2. Anordnung nach Anspruch 1, wobei der Wärmeausdehnungskoeffizient des ersten Materials größer ist als der Wärmeausdehnungskoeffizient des zweiten Materials.
  3. Anordnung nach Anspruch 1, wobei das erste Material eine Folie ist.
  4. Anordnung nach Anspruch 1, wobei das erste Material aus einer härtbaren Flüssigkeit besteht.
  5. Anordnung nach Anspruch 1, wobei das erste Material ein Epoxidharz, ein Phenolharz oder ein wärmehärtender Kunststoff ist.
  6. Anordnung nach Anspruch 1, wobei das erste Material mit einem teilchenhaltigen Füllstoff gefüllt ist.
  7. Anordnung nach Anspruch 6, wobei der Füllstoff mindestens eines aus der Gruppe aus Glasteilchen, Metallteilchen oder Keramikteilchen umfasst.
  8. Anordnung nach Anspruch 1, wobei das erste Material die Halbleiterchips zumindest teilweise bedeckt.
  9. Anordnung nach Anspruch 1, wobei das erste Material die mehreren Halbleiterchips von dem zweiten Material trennt.
  10. Anordnung nach Anspruch 1, wobei eine seitliche Abmessung der Anordnung größer ist als 20 cm, insbesondere 30 cm.
  11. Anordnung von Halbleiterchips, umfassend: mehrere Seite an Seite in einer beabstandeten Beziehung angeordnete Halbleiterchips; ein erstes Material, das die Abstände zwischen benachbarten Halbleiterchips mindestens teilweise füllt; und ein über den Halbleiterchips und dem ersten Material angeordnetes zweites Material, wobei der Wärmeausdehnungskoeffizient des ersten Materials im Bereich von 50 bis 100·10–6/K liegt und der Wärmeausdehnungskoeffizient des zweiten Materials im Bereich von 6 bis 20·10–6/K liegt.
  12. Anordnung nach Anspruch 11, wobei das erste Material eine Folie ist.
  13. Anordnung nach Anspruch 11, wobei das erste Material aus einer härtbaren Flüssigkeit besteht.
  14. Anordnung nach Anspruch 11, wobei das erste Material die mehreren Halbleiterchips von dem zweiten Material trennt.
  15. Anordnung nach Anspruch 11, wobei eine seitliche Abmessung der Anordnung größer als 20 cm ist.
  16. Modul, umfassend: einen Halbleiterchip; ein den Halbleiterchip seitlich umgebendes erstes Material und ein über dem Halbleiterchip und dem ersten Material angeordnetes zweites Material, wobei ein Wärmeausdehnungskoeffizient des ersten Materials so ausgewählt ist, dass die seitliche Wärmeausdehnung des Moduls in einer das erste Material und die Halbleiterchips schneidenden Ebene an die seitliche Wärmeausdehnung des Moduls in einer das zweite Material schneidenden Ebene angepasst wird.
  17. Anordnung nach Anspruch 16, wobei das erste Material eine Folie ist.
  18. Anordnung nach Anspruch 16, wobei das erste Material aus einer härtbaren Flüssigkeit besteht.
  19. Verfahren zum Herstellen einer Anordnung aus Halbleiterchips, umfassend: Anordnen der Halbleiterchips in einer beabstandeten Beziehung auf einem Träger; Füllen der Abstände zwischen benachbarten Halbleiterchips mit einem ersten Material und Anordnen eines zweiten Materials über den Halbleiterchips und dem ersten Material, beinhaltend das Auswählen eines Wärmeausdehnungskoeffizienten des ersten Materials, so dass die seitliche Wärmeausdehnung der Anordnung in einer das erste Material und die Halbleiterchips schneidenden Ebene an die seitliche Wärmeausdehnung der Anordnung in einer das zweite Material schneidenden Ebene angepasst wird.
  20. Verfahren nach Anspruch 19, umfassend das Aufbringen des ersten Materials als Folie, die auf den Träger, auf dem die Halbleiterchips montiert sind, laminiert wird.
  21. Verfahren nach Anspruch 20, weiterhin umfassend: die Folie unter Druck setzen und/oder erwärmen, um das Füllen der Abstände zu unterstützen.
  22. Verfahren nach Anspruch 19, umfassend das Aufbringen des ersten Materials als härtbare Flüssigkeit, die auf den Träger, auf dem die Halbleiterchips montiert sind, dispensiert oder gedruckt wird.
  23. Verfahren nach Anspruch 22, weiterhin umfassend: Zuführen von Energie, um die härtbare Flüssigkeit vor dem Aufbringen des zweiten Materials zu härten.
  24. Verfahren nach Anspruch 19, weiterhin umfassend: Trennen des Trägers von der Anordnung aus Halbleiterchips.
  25. Verfahren zum Herstellen einer Anordnung aus Halbleiterchips, umfassend: Anordnen der Halbleiterchips in einer beabstandeten Beziehung auf einem Träger; Füllen der Abstände zwischen benachbarten Halbleiterchips mit einem ersten Material und Anordnen eines zweiten Materials über den Halbleiterchips und dem ersten Material, wobei der Wärmeausdehnungskoeffizient des ersten Materials im Bereich von 50 bis 100·10–6/K liegt und der Wärmeausdehnungskoeffizient des zweiten Materials im Bereich von 6 bis 20·10–6/K liegt.
DE200810051467 2007-10-26 2008-10-13 Halbleiter-Bauelement Ceased DE102008051467A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/925,312 US7906860B2 (en) 2007-10-26 2007-10-26 Semiconductor device
US11/925,312 2007-10-26

Publications (1)

Publication Number Publication Date
DE102008051467A1 true DE102008051467A1 (de) 2009-05-07

Family

ID=40514607

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200810051467 Ceased DE102008051467A1 (de) 2007-10-26 2008-10-13 Halbleiter-Bauelement

Country Status (2)

Country Link
US (1) US7906860B2 (de)
DE (1) DE102008051467A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019216723A1 (de) * 2019-10-30 2021-05-06 Robert Bosch Gmbh Mold-Modul

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258624B2 (en) 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
US20090091021A1 (en) * 2007-10-03 2009-04-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US8201325B2 (en) * 2007-11-22 2012-06-19 International Business Machines Corporation Method for producing an integrated device
WO2009081723A1 (ja) * 2007-12-20 2009-07-02 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
US8659154B2 (en) * 2008-03-14 2014-02-25 Infineon Technologies Ag Semiconductor device including adhesive covered element
JP5543086B2 (ja) * 2008-06-25 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR20100009896A (ko) * 2008-07-21 2010-01-29 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
FR2934082B1 (fr) * 2008-07-21 2011-05-27 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice
JP5147677B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 樹脂封止パッケージの製造方法
US8928602B1 (en) 2009-03-03 2015-01-06 MCube Inc. Methods and apparatus for object tracking on a hand-held device
US8797279B2 (en) 2010-05-25 2014-08-05 MCube Inc. Analog touchscreen methods and apparatus
US9054111B2 (en) * 2009-04-07 2015-06-09 Freescale Semiconductor, Inc. Electronic device and method of packaging an electronic device
US8477473B1 (en) 2010-08-19 2013-07-02 MCube Inc. Transducer structure and method for MEMS devices
US8710597B1 (en) 2010-04-21 2014-04-29 MCube Inc. Method and structure for adding mass with stress isolation to MEMS structures
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
US8476129B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8553389B1 (en) 2010-08-19 2013-10-08 MCube Inc. Anchor design and method for MEMS transducer apparatuses
US8823007B2 (en) 2009-10-28 2014-09-02 MCube Inc. Integrated system on chip using multiple MEMS and CMOS devices
US20100327465A1 (en) * 2009-06-25 2010-12-30 Advanced Semiconductor Engineering, Inc. Package process and package structure
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
US9709509B1 (en) 2009-11-13 2017-07-18 MCube Inc. System configured for integrated communication, MEMS, Processor, and applications using a foundry compatible semiconductor process
US9202769B2 (en) 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
US8034661B2 (en) 2009-11-25 2011-10-11 Stats Chippac, Ltd. Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
US8936959B1 (en) 2010-02-27 2015-01-20 MCube Inc. Integrated rf MEMS, control systems and methods
US8794065B1 (en) 2010-02-27 2014-08-05 MCube Inc. Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes
US20110215465A1 (en) * 2010-03-03 2011-09-08 Xilinx, Inc. Multi-chip integrated circuit
US8367522B1 (en) 2010-04-08 2013-02-05 MCube Inc. Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads
US8928696B1 (en) 2010-05-25 2015-01-06 MCube Inc. Methods and apparatus for operating hysteresis on a hand held device
US8869616B1 (en) 2010-06-18 2014-10-28 MCube Inc. Method and structure of an inertial sensor using tilt conversion
US8652961B1 (en) 2010-06-18 2014-02-18 MCube Inc. Methods and structure for adapting MEMS structures to form electrical interconnections for integrated circuits
US8993362B1 (en) 2010-07-23 2015-03-31 MCube Inc. Oxide retainer method for MEMS devices
US8501544B2 (en) 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
JP5349432B2 (ja) * 2010-09-06 2013-11-20 日東電工株式会社 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
US8723986B1 (en) 2010-11-04 2014-05-13 MCube Inc. Methods and apparatus for initiating image capture on a hand-held device
US8829676B2 (en) * 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8969101B1 (en) 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
US9418876B2 (en) * 2011-09-02 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of three dimensional integrated circuit assembly
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
KR20130123682A (ko) * 2012-05-03 2013-11-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN103383927A (zh) * 2012-05-03 2013-11-06 三星电子株式会社 半导体封装及其形成方法
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
JP2014192170A (ja) * 2013-03-26 2014-10-06 Fujitsu Ltd 半導体装置の製造方法および半導体装置
US9576930B2 (en) * 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
US10056294B2 (en) * 2013-12-02 2018-08-21 Maxim Integrated Products, Inc. Techniques for adhesive control between a substrate and a die
US9202799B2 (en) * 2013-12-04 2015-12-01 Taiwan Semiconductor Manufactruing Company, Ltd. Temporary bonding scheme
US10109612B2 (en) * 2013-12-13 2018-10-23 Taiwan Semiconductor Manufacturing Company Tools and systems for processing semiconductor devices, and methods of processing semiconductor devices
US9768038B2 (en) 2013-12-23 2017-09-19 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of making embedded wafer level chip scale packages
US9530762B2 (en) * 2014-01-10 2016-12-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package, semiconductor device and method of forming the same
US10096802B2 (en) 2014-04-08 2018-10-09 International Business Machines Corporation Homogeneous solid metallic anode for thin film microbattery
US10105082B2 (en) 2014-08-15 2018-10-23 International Business Machines Corporation Metal-oxide-semiconductor capacitor based sensor
US9508566B2 (en) * 2014-08-15 2016-11-29 International Business Machines Corporation Wafer level overmold for three dimensional surfaces
CN107210235B (zh) * 2015-03-27 2020-04-14 惠普发展公司，有限责任合伙企业 电路封装
KR20160141278A (ko) * 2015-05-29 2016-12-08 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
US10438864B2 (en) * 2015-08-21 2019-10-08 Hewlett-Packard Development Company, L.P. Circuit packages comprising epoxy mold compounds and methods of compression molding
US10475775B2 (en) * 2016-08-31 2019-11-12 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP7115469B2 (ja) * 2017-03-31 2022-08-09 昭和電工マテリアルズ株式会社 封止フィルム、電子部品装置の製造方法及び電子部品装置
CN109037164A (zh) * 2017-06-09 2018-12-18 恒劲科技股份有限公司 半导体封装结构及其制作方法
CN107301983A (zh) * 2017-08-02 2017-10-27 中芯长电半导体（江阴）有限公司 扇出型封装结构及其制备方法
US11152274B2 (en) 2017-09-11 2021-10-19 Advanced Semiconductor Engineering, Inc. Multi-moldings fan-out package and process
US11127604B2 (en) * 2018-01-05 2021-09-21 Innolux Corporation Manufacturing method of semiconductor device
US10872862B2 (en) * 2018-03-29 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having bridge structure for connection between semiconductor dies and method of fabricating the same
EP3557608A1 (de) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verpackte integrierte schaltung mit zwischenschaltfunktionalität und verfahren zur herstellung solch einer verpackten integrierten schaltung
CN109192705B (zh) * 2018-09-12 2021-03-16 京东方科技集团股份有限公司 集成电路封装结构及封装方法
US11569172B2 (en) * 2019-08-08 2023-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
FR3100379B1 (fr) * 2019-09-03 2021-09-24 St Microelectronics Grenoble 2 Dispositif électronique comprenant des composants électroniques optiques et procédé de fabrication
CN110648928A (zh) * 2019-09-12 2020-01-03 广东佛智芯微电子技术研究有限公司 降低芯片塑性变形的扇出型封装结构及封装方法
CN112117203A (zh) * 2019-10-23 2020-12-22 中芯集成电路（宁波）有限公司上海分公司 封装方法及封装结构
DE102019217865A1 (de) * 2019-11-20 2021-05-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement
JP7454129B2 (ja) 2020-03-18 2024-03-22 富士電機株式会社 半導体装置
CN112435970A (zh) * 2020-09-30 2021-03-02 日月光半导体制造股份有限公司 半导体封装结构及其制造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5381599A (en) * 1993-04-12 1995-01-17 Delco Electronics Corp. Liquid crystal polymer encapsulated electronic devices and methods of making the same
US5734201A (en) * 1993-11-09 1998-03-31 Motorola, Inc. Low profile semiconductor device with like-sized chip and mounting substrate
DE69621983T2 (de) * 1995-04-07 2002-11-21 Shinko Electric Ind Co Struktur und Verfahren zur Montage eines Halbleiterchips
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6288900B1 (en) * 1999-12-02 2001-09-11 International Business Machines Corporation Warpage compensating heat spreader
US7173336B2 (en) * 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP3866033B2 (ja) * 2000-12-14 2007-01-10 シャープ株式会社 半導体装置の製造方法
EP1263043A1 (de) * 2001-05-30 2002-12-04 Alcatel Elektronisches Element mit Abschirmung
TW502422B (en) * 2001-06-07 2002-09-11 Ultra Tera Corp Method for encapsulating thin flip-chip-type semiconductor device
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
DE10149689A1 (de) * 2001-10-09 2003-04-10 Philips Corp Intellectual Pty Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben
DE10163084A1 (de) * 2001-12-20 2003-07-17 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US7723162B2 (en) * 2002-03-22 2010-05-25 White Electronic Designs Corporation Method for producing shock and tamper resistant microelectronic devices
US7276802B2 (en) * 2002-04-15 2007-10-02 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US6825064B2 (en) * 2002-09-30 2004-11-30 Ultratera Corporation Multi-chip semiconductor package and fabrication method thereof
US6879030B2 (en) * 2002-09-30 2005-04-12 Ultratera Corporation Strengthened window-type semiconductor package
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
TWI246761B (en) * 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
US6747350B1 (en) * 2003-06-06 2004-06-08 Silicon Integrated Systems Corp. Flip chip package structure
US6992400B2 (en) 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
WO2005093829A1 (en) * 2004-03-16 2005-10-06 Infineon Technologies Ag Semiconductor package having an interfacial adhesive layer
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
JP2007081234A (ja) * 2005-09-15 2007-03-29 Toyoda Gosei Co Ltd 照明装置
JP5075463B2 (ja) * 2007-04-19 2012-11-21 ルネサスエレクトロニクス株式会社 半導体装置
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019216723A1 (de) * 2019-10-30 2021-05-06 Robert Bosch Gmbh Mold-Modul

Also Published As

Publication number Publication date
US20090108440A1 (en) 2009-04-30
US7906860B2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
DE102008051467A1 (de) Halbleiter-Bauelement
DE102008050972B4 (de) Verfahren zum Herstellen eines Bauelements
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102008038175B4 (de) Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102010037292A1 (de) Anordnung und Herstellungsverfahren
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102009029873A1 (de) Reparierbares Halbleiterbauelement und Verfahren
DE102008057297A1 (de) Elektrische Anordnung und Verfahren
DE102012108305A1 (de) Sensorbauelement und Verfahren
DE102008028072A1 (de) Halbleitergerät
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102009044639A1 (de) Bauelement mit einem Halbleiterchip
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE102011001402A1 (de) Halbleiter-Bauelement und Herstellungsverfahren
DE102011001405A1 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen
DE102008019336A1 (de) Halbleiterbausteinpackung zur Verbesserung der Funktion von Wärmeableitung und Erdungsabschirmung
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102011001556A1 (de) Gekapselter Halbleiterchip mit externen Kontaktpads und Herstellungsverfahren
DE102008039706A1 (de) Halbleiterbauelement
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102014101366B3 (de) Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
DE102015116081A1 (de) Elektronisches Sensorbauelement mit einem Flip-Chip-montierten Halbleiterchip und einem Substrat mit einer Öffnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20120301

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20120301

R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Effective date: 20120301

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

Effective date: 20120301

R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

R081 Change of applicant/patentee

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20120622

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20120622

R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Effective date: 20120622

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

Effective date: 20120622

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final