DE102007058556A1 - Halbleitervorrichtung und Verfahren zum Herstellen von dieser - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen von dieser Download PDF

Info

Publication number
DE102007058556A1
DE102007058556A1 DE102007058556A DE102007058556A DE102007058556A1 DE 102007058556 A1 DE102007058556 A1 DE 102007058556A1 DE 102007058556 A DE102007058556 A DE 102007058556A DE 102007058556 A DE102007058556 A DE 102007058556A DE 102007058556 A1 DE102007058556 A1 DE 102007058556A1
Authority
DE
Germany
Prior art keywords
semiconductor device
elements
semiconductor
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007058556A
Other languages
English (en)
Inventor
Yoshihiko Kariya Ozeki
Kenji Kariya Kouno
Tetsuo Kariya Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007265766A external-priority patent/JP5217348B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102007058556A1 publication Critical patent/DE102007058556A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • H01L27/0694Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221Three dimensional integrated circuits stacked in different levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074Stacked arrangements of non-apertured devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

Eine Halbleitervorrichtung, die mehrere aktive und passive Elemente auf einem Halbleitersubstrat aufweist, wird auch dann auf die folgende kostenrentable Weise hergestellt, wenn die aktiven und passiven Elemente doppelseitige Elektrodenelemente beinhalten. Wenn das Halbleitersubstrat in mehrere Feldbereiche geteilt ist, umgibt ein Isolationstrenngraben, der das Halbleitersubstrat durchdringt, jeden der Feldbereiche und jedes der entweder mehreren aktiven Elemente oder der mehreren passiven Elemente. Weiterhin weist jedes der mehreren Elemente ein Paar von Leistungselektroden zur Energieversorgung auf, die auf jeder von beiden Seiten des Halbleitersubstrats angeordnet sind, um als die doppelseitigen Elektrodenelemente zu dienen.

Description

  • Die vorliegende Erfindung betrifft allgemein eine Halbleitervorrichtung, die mehrere Elemente auf einem Substrat aufweist, und ein Verfahren zum Herstellen der Vorrichtung.
  • Eine Halbleitervorrichtung, die einen Metall-Oxid-Halbleiter- bzw. MOS-Transistor und einen Bipolartransistor aufweist, die auf einem Halbleitersubstrat ausgebildet sind, ist zum Beispiel in der japanischen Patentoffenlegungsschrift Nr. 2001-60634 , die der US-6 365 932 B1 entspricht, offenbart. 15 zeigt eine herkömmliche Halbleitervorrichtung, die in dieser Druckschrift offenbart ist, zum Darstellen eines Schnitts einer Halbleitervorrichtung 90.
  • Die Halbleitervorrichtung 90, die in 15 gezeigt ist, ist ein Verbund-IC, bei dem ein aktives Element und ein passives Element auf einem Halbleitersubstrat 1 ausgebildet sind. Die Halbleitervorrichtung 90 ist eine Vorrichtung für eine Steuervorrichtung von Kraftfahrzeugen und steuert eine Last einer Kraftstoffeinspritzdüse (eines Magnetventils) oder dergleichen an. Die Halbleitervorrichtung weist eine Schaltung, wie zum Beispiel einen UpDrain-MOSFET 8, einen NPN-Transistor 9, einen CMOS 10 und dergleichen, auf eine integrierte Weise auf.
  • Die Halbleitervorrichtung 90 in 15 verwendet eine Silizium-auf-Isolator- bzw. SOI-Platte 1 als ein Halbleitersubstrat. Die SOI-Platte 1 ist durch Zusammenbringen von Substraten hergestellt und weist eine beschichtete Struktur auf, dass eine dünne Siliziumschicht 4 mit einem sich dazwischen befindenden Siliziumoxidfilm 3 auf einer Oberseite einer Siliziumplatte 2 eines p-Typs angeordnet ist. Ein Graben 7 ist auf der Siliziumschicht 4 ausgebildet und ein Siliziumoxidfilm ist auf der Innenwandoberfläche des Grabens 7 ausgebildet, und Polysilizium ist in den Graben 7 gefüllt. Eine Menge Inselbereiche ist durch den Graben 7 ausgebildet und ein nMOS und ein pMOS, die den UpDrain-MOSFET 8, den NPN-Transistor 9 und den CMOS 10 bilden, sind auf jeder der Inseln ausgebildet. Jeder des UpDrain-MOSFET 8, des NPN-Transistors 9 und des CMOS 10 in der Halbleitervorrichtung 90 ist ein einseitiges Elektrodenelement, das ein Paar von Elektroden zum Ansteuern von lediglich derartigen Elementen auf einer Seitenoberfläche der Siliziumschicht 4 auf dem Halbleitersubstrat 1 aufweist.
  • Bezüglich der Halbleitervorrichtung 90, die in 15 gezeigt ist, wird die SOI-Platte 1, die den Siliziumoxidfilm 3 aufweist, der durch Kleben von zwei Substraten eingebettet ist, für verschiedene Arten von Verwendungen, wie zum Beispiel das Beschleunigen eines darauf ausgebildeten Halbleiterelements, der erhöhten Integrationsdichte oder dergleichen, verwendet.
  • Andererseits weist die Halbleitervorrichtung 90, die aus der SOI-Platte 1 mit zwei zusammengeklebten Substarten besteht, Faktoren wie zum Beispiel eine erhöhte Anzahl von Verarbeitungsschritten zur Chipmontage, eines Realisierens eines Gehäuses und dergleichen, auf, was zu einem Erhöhen von Herstellungskosten führt.
  • Ein Verfahren, um das Erhöhen der Herstellungskosten der Halbleitervorrichtung zu steuern, welches geklebte Substrate aufweist, ist in der japanischen Patentoffenlegungsschrift Nr. 2001-144173 , die der US 6 879 020 B2 entspricht, offenbart. Gemäß dem Verfahren in dieser Druckschrift können die Halbleitervorrichtungen, welche eine Elementisolationsstruktur anwenden, ohne Verwendung von geklebten SOI-Substraten hergestellt werden, um dadurch ein vereinfachtes Herstellungsverfahren sicherzustellen und ein Erhöhen von Herstellungskosten zu verhindern.
  • Die SOI-Platte, die den eingebetteten Oxidfilm aufweist, ist für das Ausbilden des einseitigen Elektrodenelements, wie zum Beispiel der Halbleitervorrichtung 90 geeignet, wie sie in 15 gezeigt ist, und das Beschleunigen und die Integration einer hohen Dichte werden durch den Isolationstrenngraben zugelassen, der den Oxidfilm zum Trennen mit Isolation erreicht. Andererseits verhindert die SOI-Platte, die den eingebetteten Oxidfilm aufweist, dass der elektrische Strom in einer Plattenquerschnittsrichtung durch den eingebetteten Oxidfilm fließt. Aus diesem Grund wird die SOI-Platte, die den eingebetteten Oxidfilm aufweist, als eine Vorrichtung, wie zum Beispiel ein vertikales Metall-Oxid-Halbleiter-Transistorelement und ein IGBT-Element, für eine große Momentanelektrizitätszufuhr verwendet und ist nicht zum Ausbilden eines doppelseitigen Elektrodenelements geeignet, das ein Paar der Elektroden zum Ansteuern der Vorrichtung aufweist, die auf beiden Seiten der Halbleitersubstratoberfläche verteilt sind. Deshalb sind viele dieser vertikalen Metall-Oxid-Halbleiter-Transistorelemente und IGBT-Elemente als ein Chip ausgebildet und ist es schwierig, diese Elemente mit anderen Elementen zu integrieren, was dadurch zu einem Erhöhen von Herstellungskosten führt.
  • Im Hinblick auf die vorhergehenden und andere Probleme ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Vorrichtung zu schaffen, die mehrere aktive Elemente oder mehrere passive Elemente auf einem Halbleitersubstrat aufweist, wobei die Isolationstrennung und Integration auch für doppelseitige Elektrodenelemente zur Kostenrentablilität zugelassen wird.
  • Diese Aufgabe wird hinsichtlich der Vorrichtung mit den in Anspruch 1 und hinsichtlich des Verfahrens mit den in Anspruch 18 angegebenen Maßnahmen gelöst.
  • Weiter vorteilhafte Ausgestaltungen der vorliegenden Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Die Halbleitervorrichtung mit einem von mehreren aktiven Elementen und mehreren passiven Elementen, die auf einem Halbleitersubstrat ausgebildet sind, weist auf: mehrere Feldbereiche auf dem Halbleitersubstrat und einen Isolationstrenngraben, der die mehreren Feldbereiche umgibt. Der Isolationstrenngraben dringt zum Teilen des Halbleitersubstrats in die mehreren Feldbereiche durch das Halbleitersubstrat und jeder der Feldbereiche beinhaltet eines der mehreren aktiven Elemente und der mehreren passiven Elemente. Weiterhin weisen mindestens zwei Elemente aus den mehreren aktiven Elementen und den mehreren passiven Elementen ein Paar von Energieversorgungselektroden zur Energieversorgung auf, die auf beiden Seiten des Halbleitersubstrats angeordnet sind.
  • Die zuvor beschriebene Halbleitervorrichtung verwendet ein einkristallines Siliziumsubstrat anstelle eines SOI-Substrats, das einen eingebetteten Oxidfilm aufweist, um dadurch die Halbleitervorrichtung kostenrentabel zu machen. Weiterhin ist das Halbleitersubstrat durch den durchdringenden Isolationstrenngraben in mehrere Feldbereiche geteilt, um es dadurch zu ermöglichen, die mehreren aktiven Elemente und die mehreren passiven Elemente in jeweilige Feldbereiche zu trennen und zu integrieren. Weiterhin können aufgrund der Verwendung des einkristallinen Siliziumsubstrats die doppelseitigen Elektrodenelemente von mindestens zwei Stücken oder mehr auf dem Substrat ausgebildet werden. Weiterhin kann die Halbleitervorrichtung durch ein offenbartes Verfahren auf eine kostenrentable Weise hergestellt werden.
  • Auf die zuvor beschriebene Weise wird die Halbleitervorrichtung, die mindestens zwei doppelseitige Elektrodenelemente von aktiven oder passiven Elementen aufweist, bezüglich einer Isolationstrennung und Integration auf einem Halbleitersubstrat ermöglicht.
  • Die vorliegende Erfindung wir nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher erläutert.
  • Es zeigt:
  • 1 eine Darstellung eines Querschnitts einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 eine Darstellung eines Querschnitts einer Halbleitervorrichtung 101;
  • 3A bis 3E Darstellungen eines quergeschnittenen Herstellungsverfahrens einer Halbleitervorrichtung 102;
  • 4 eine Darstellung eines Querschnitts einer Halbleitervorrichtung 103 mit einer Verdrahtung für ein doppelseitiges Elektrodenelement;
  • 5A und 5B Darstellungen des Querschnitts einer Realisierung einer Halbleitervorrichtung 104 auf einer Leiterplatte P;
  • 6A und 6B Darstellungen einer schematischen Darstellung und eines Querschnitts einer Halbleitervorrichtung 110;
  • 7A und 7B Darstellungen einer schematischen Darstellung und eines Querschnitts einer Halbleitervorrichtung 111;
  • 8A und 8B Darstellungen einer schematischen Darstellung und eines Querschnitts einer Halbleitervorrichtung 112;
  • 9A und 9B Darstellungen einer schematischen Darstellung und eines Querschnitts einer Halbleitervorrichtung 113;
  • 10A und 10B Darstellungen einer schematischen Darstellung und eines Querschnitts einer Halbleitervorrichtung 114;
  • 11A und 11B Darstellungen einer schematischen Darstellung und eines Querschnitts einer Halbleitervorrichtung 115;
  • 12 eine schematische Darstellung eines Wechselrichter-Leistungsmoduls;
  • 13 eine Darstellung eines Querschnitts einer Halbleitervorrichtung 105, die das Wechselrichter-Leistungsmodul aufweist;
  • 14 eine Darstellung eines Querschnitts einer Halbleitervorrichtung 106, die das Wechselrichter-Leistungsmodul aufweist; und
  • 15 eine Darstellung eines Querschnitts einer herkömmlichen Halbleitervorrichtung 90.
  • Die beste Weise zum Ausführen der vorliegenden Erfindung wird wie folgt auf der Grundlage der Zeichnung erläutert.
  • 1 zeigt eine Darstellung, die einen Schnitt einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel der Halbleitervorrichtung der vorliegenden Erfindung zeigt.
  • Die Halbleitervorrichtung 100 weist aktive Elemente 31 bis 33, 41 bis 43 und passive Elemente 51, 52 auf, die auf dem Halbleitersubstrat 20 ausgebildet sind. In der Halbleitervorrichtung 100 sind aktive Elemente beispielhaft als ein Bipolartransistorelement 31, ein Komplementär-MOS- bzw. CMOS- bzw. Komplementär-Metall-Oxid-Halbleiter-Transistorelement 32, ein horizontales Metall-Oxid-Halbleiter- bzw. MOS-Transistorelement 33, ein vertikales Metall-Oxid-Halbleiter- bzw. MOS-Transistorelement 41 und ein IGBT- bzw. Isolierschicht-Bipolartransistorelement 42 dargestellt und ein Diodenelement 43 ist als ein Hauptstück des aktiven Elements dargestellt. Weiterhin sind passive Elemente beispielhaft als ein Element 51 einer niedrigen Störstellendichte eines N-Leitfähigkeitstyps bzw. n–, das als ein Widerstandselement verwendet wird, und ein Element 52 einer hohen Störstellendichte eines N-Leitfähigkeitstyps bzw. n+ dargestellt, das als ein Verdrahtungselement in der Halbleitervorrichtung 100 verwendet wird.
  • Ein Halbleitersubstrat 20, das für die Halbleitervorrichtung 100 verwendet wird, besteht aus einem einkristallinen Siliziumsubstrat des N-Leitfähigkeitstyps bzw. n–. Aktive Elemente 31 bis 33, 41 bis 43, die in 1 gezeigt sind, und die passiven Elemente 51, 52 sind keine Dünnfilmelemente. Derartige Elemente sind Elemente, welche das Halbleitersubstrat 20 verwendet, das aus dem einkristallinen Siliziumsubstrat des N-Leitfähigkeitstyps bzw. n– besteht.
  • Die Halbleitervorrichtung 100 von 1 weist das Halbleitersubstrat 20 auf, das durch Umgebensein durch einen Isolationstrenngraben T, der das Halbleitersubstrat 20 durchdringt, in mehrere Feldbereiche F1 bis F8 geteilt ist. Der Isolationstrenngraben T kann irgendeiner der folgenden Grabentypen sein. Das heisst, der Graben T kann ein Isolationstrenngraben sein, der die Isolatoren, wie zum Beispiel das Siliziumoxid aufweist, das in den Graben eingebettet ist, der Isolationstrenngraben sein, der den Leiter, wie zum Beispiel das polykristalline Silizium aufweist, das mit einem Seitenwand-Oxidfilm eingebettet ist, der in dem Graben ausgebildet ist, oder der Isolationstrenngraben sein, der einen Hohlraum aufweist, der mit beiden Oberflächen ausgebildet ist, die von einem Siliziumoxid oder dergleichen bedeckt sind.
  • Die mehreren aktiven Elemente 31 bis 33, 41 bis 43 und die passiven Elemente 51, 52 um die Halbleitervorrichtung 100 sind auf jeweilige unterschiedliche Feldbereiche F1 bis F8 verteilt. Weiterhin sind von den mehreren aktiven Elementen 31 bis 33, 41 bis 43 und mehreren passiven Elementen 51, 52 in der vorhergehenden Beschreibung die aktiven Elemente 41 bis 43, die als vertikale Metall-Oxid-Halbleiter-Transistorelemente 41, das IGBT-Element 42 und das Diodenelement 43 beispielhaft dargestellt sind, sowie die passiven Elemente 51, 52, das heisst, das Element 52 einer hohen Störstellendichte als ein Widerstandselement und das Element 51 einer niedrigen Störstellendichte als ein Verdrahtungselement, doppelseitige Elektrodenelemente, die ein Paar von Elektroden dr1 bzw. dr2 auf einer ersten Seite S1 und einer zweiten Seite S2 des Halbleitersubstrats 20 verteilen (die Elektroden dr1 und dr2 sind in 1 schraffiert). Die Elektroden dr1, dr2 werden zum Zuführen einer elektrischen Energie für die aktiven und passiven Elemente 41 bis 43, 51, 52 verwendet. Das heisst, die Halbleitervorrichtung 100 weist mindestens zwei doppelseitige Elektrodenelemente 41 bis 43, 51, 52 auf. Deshalb sind auf der zweiten Seite S2 des Halbleitersubstrats 20 mindestens fünf Elektroden (das heisst mindestens die Anzahl von doppelseitigen Elektrodenelementen) ausgebildet. Weiterhin sind das aktive Element 31 bis 33, das als das Bipolartransistorelement 31, das CMOS-Transistorelement 32 und das horizontale Metall-Oxid-Halbleiter- bzw. MOS-Transistorelement 33 beispielhaft dargestellt sind, einseitige Elektrodenelemente, die ein Paar von Elektroden ds1 aufweisen, das lediglich auf der ersten Seite S1 des Halbleitersubstrats 20 angeordnet ist (die Elektroden ds1 und ds2 sind in 1 schraffiert). Die Elektroden ds1 werden zum Zuführen einer elektrischen Energie für die aktiven Elemente 31 bis 33 verwendet.
  • In der Halbleitervorrichtung 100 sind eine Störstellendiffusionsschicht 21 eines P-Leitfähigkeitstyps bzw. p, die sich von dem Halbleitersubstrat 20 des N-Leitfähigkeitstyps bzw. n– unterscheidet, und eine Störstellendiffusionsschicht 22 des gleichen N-Leitfähigkeitstyps mit einer unterschiedlichen Dichte bzw. n+ auf mindestens der zweiten Seite S2 des Halbleitersubstrats 20 ausgebildet. Diese Störstellendiffusionsschichten 21, 22 sind jeweils in einem Feldbereich F5 und in Feldbereichen F1 bis F4, F8 aus den mehreren Feldbereichen F1 bis F8 ausgebildet. In der Halbleitervorrichtung 100 können doppelseitige Elektrodenelemente 41 bis 43, 51, 52, die verschiedene Arten von Charakteristiken aufweisen, sowie verschiedene Arten von aktiven Elementen 31 bis 33, 41 bis 43 und passiven Elementen 51, 52 durch Ausbilden der Störstellendiffusionsschichten 21, 22, die einen vorbestimmten Leitfähigkeitstyp, eine vorbestimmte Dichte und eine vorbestimmte Dicke in den Feldbereichen F1 bis F4, F5, F8 aufweisen, auf eine zweckmäßige Weise auf einem Halbleitersubstrat 20 ausgebildet sein.
  • Die Halbleitervorrichtung 100 von 1 kann vorzugsweise als eine Halbleitervorrichtung für eine Energieversorgung verwendet werden, da die doppelseitigen Elektrodenelemente, wie zum Beispiel das vertikale Metall-Oxid-Halbleiter-Transistorelement 41 und das IGBT-Element 42 darauf ausgebildet sind. Aufgrund einer Verwendung des einkristallinen Siliziumsubstrats 20 in der Halbleitervorrichtung 100 wird einfach eine größere Strombelastbarkeit und Toleranzerhöhung bezüglich eines Stosses, wie zum Beispiel eine ESD bzw. elektrostatische Entladung, erzielt. Weiterhin können Wärmeableitungscharakteristiken verbessert werden, da es keinen eingebetteten Oxidfilm gibt.
  • Weiterhin kann unter Verwendung der vorhergehenden Isolationstrennstruktur die Halbleitervorrichtung 100 als ein Verbund-IC ausgebildet sein, das beide der doppelseitigen Elektrodenelemente, wie zum Beispiel des vertikalen Metall-Oxid-Halbleiter-Transistorelements 41 und des IGBT-Elements 42, und der einseitigen Elektrodenelemente, wie zum Beispiel des Bipolartransistorelements 31 und des horizontalen Metall-Oxid-Halbleiter-Transistorelements 33 kombiniert.
  • Die Halbleitervorrichtung 100 erzielt die Integrationsstruktur, die aus den mehreren aktiven Elementen 31 bis 33, 41 bis 43 und den passiven Elementen 51, 52 besteht, lediglich unter Verwendung des Halbleitersubstrats 20, das aus dem einkristallinen Siliziumsubstrat besteht, welches allgemein mit niedrigen Kosten verfügbar ist, anstelle eines Verwendens des SOI-Substrats 1 mit dem eingebetteten Oxidfilm 3, der als die Halbleitervorrichtung 90 dargestellt ist, wie es in 15 gezeigt ist. Weiterhin ist das Halbleitersubstrat 20, das in 1 gezeigt ist, durch den umgebenden Isolationstrenngraben T, der das Halbleitersubstrat 20 durchdringt, in die mehreren Feldbereiche F1 bis F8 geteilt und sind die mehreren aktiven Elemente 31 bis 33, 41 bis 43 und die passiven Elemente 51, 52 jeweils in unterschiedlichen Feldbereichen F1 bis F8 auf eine verteilte Weise angeordnet. Deshalb sind in der Halbleitervorrichtung die mehreren aktiven Elemente 31 bis 33, 41 bis 43 und die passiven Elemente 51, 52 voneinander durch den Isolationstrenngraben T isoliert, der das Halbleitersubstrat 20 zur Integration durchdringt. Weiterhin wird eine Integration auch dann ermöglicht, wenn das aktive Element 41 bis 43 und die passiven Elemente 51, 52 die doppelseitigen Elektroden sind, die zuvor erwähnt worden sind, da das einkristalline Siliziumsubstrat ohne den eingebetteten Oxidfilm als Halbleitersubstrat 20 verwendet werden kann. Weiterhin kann die Halbleitervorrichtung 100 durch das später erwähnte Herstellungsverfahren kostenrentabel hergestellt werden.
  • 2 zeigt eine Darstellung einer anderen Halbleitervorrichtung, das heisst einer Halbleitervorrichtung 101, die in einem Querschnitt gezeigt ist. In diesem Fall weisen in der Halbleitervorrichtung 101 von 2 ähnliche Teile ähnliche Bezugszeichen wie die Halbleitervorrichtung 100 von 1 auf.
  • Die Halbleitervorrichtung 100 von 1 ist auf dem Halbleitersubstrat 20 ausgebildet, das aus einem einkristallinen Siliziumsubstart eines N-Leitfähigkeitstyps bzw. n– besteht. Im Gegensatz dazu ist die Halbleitervorrichtung 101 von 2 auf einem Halbleitersubstrat 60 ausgebildet, das aus epitaktischen Substraten besteht, welche eine Siliziumepitaxieschicht 62 eines N-Leitfähigkeitstyps bzw. n– auf dem einkristallinen Siliziumsubstrat 61 des N-Leitfähigkeitstyps bzw. n+ aufweist.
  • Es ist für das Halbleitersubstrat 20, 60 in der Halbleitervorrichtung 100, 101, die in den 1 und 2 gezeigt sind, erforderlich, aufgrund eines Erfordernisses einer Stärke zum Handhaben in den Herstellungsverfahren eine vorbestimmte Dicke aufzuweisen. Weiterhin ist, wenn zum Beispiel ein doppelseitiges Elektrodenelement für Leistungsschaltungen, wie zum Beispiel das vertikale Metall-Oxid-Halbleiter- Transistorelement 41 und das IGBT-Element 42, ausgebildet ist, eine (n–)-Trägerdriftschicht, die eine niedrige Störstellendichte aufweist, für eine hohe Toleranzspannung erforderlich. Andererseits ist eine (n+)-Driftschicht, die eine höhere Störstellendichte aufweist, erforderlich, um das Element zu einem Element mit einem niedrigen Durchlasswiderstand zu machen.
  • Deshalb kann, wenn das einkristalline Siliziumsubstrat 61 des N-Leitfähigkeitstyps bzw. n+ als ein Trägersubstrat zum Vorsehen einer Festigkeit für das epitaktische Substrat 60 in die Halbleitervorrichtung 101 von 2 mit der Siliziumepitaxieschicht 62 des N-Leitfähigkeitstyps bzw. n– verwendet wird, das eine zweckmäßig eingestellte Dicke und Störstellendichte aufweist, ein doppelseitiges Elektrodenelement einer hohen Toleranzspannung und/oder eines niedrigen Durchlasswiderstands als die Trägerdriftschicht ausgebildet werden.
  • Weiterhin sind auch in der Halbleitervorrichtung 101 von 2 mehrere aktive Elemente 31 bis 33, 41 bis 43 und die passiven Elemente 51, 52 jeweils in den unterschiedlichen Feldbereichen ähnlich der Halbleitervorrichtung 100 von 1 angeordnet. Weiterhin weist die Halbleitervorrichtung 101 von 2 mehr als zwei doppelseitige Elektrodenelemente 41 bis 43, 51, 52 auf, um dadurch mindestens fünf (das heisst die Anzahl der doppelseitigen Elektrodenelemente) Elektroden auf der zweiten Seite S2 des Halbleitersubstrats 60 aufzuweisen.
  • Wie es zuvor beschrieben worden ist, sind beide der Halbleitervorrichtungen 100 und 101, wie es in den 1 und 2 gezeigt ist, die Halbleitervorrichtung, die durch Zulassen der Isolationstrennung für die mindestens zwei doppelseitigen Elektrodenelemente kostenrentabel hergestellt werden kann, wenn mehrere aktive/passive Elemente auf einem Halbleitersubstrat ausgebildet sind.
  • Ein Herstellungsverfahren der Halbleitervorrichtungen 100, 101, die in 1 und 2 gezeigt sind, wird im Folgenden erläutert.
  • Die 3A bis 3E zeigen Querschnitte von jedem von Herstellungsschritten einer Halbleitervorrichtung 102, welches eine vereinfachte Variante der Halbleitervorrichtung 100 von 1 ist. In der Halbleitervorrichtung 102, die in 3E gezeigt ist, sind ein vertikales Metall-Oxid-Halbleiter-Transistorelement 41 und ein IGBT-Element 42 als doppelseitige Elektrodenelemente ausgebildet. In diesem Fall weisen in der Halbleitervorrichtung 102 von 3E ähnliche Teile ähnliche Bezugszeichen wie die Halbleitervorrichtung 100 von 1 auf.
  • Das Halbleitersubstrat 20a der vorbestimmten Dicke zur Elementisolation (zum Beispiel 400 μm) wird in einem Substartvorbereitungsschritt, der in 3A gezeigt ist, zuerst beim Herstellen der Halbleitervorrichtung 102 vorbereitet.
  • Als Nächstes wird in einem Nichtdurchdringungs-Isolationtrenngraben-Ausbildungsverfahren, das in 3B gezeigt ist, ein Nichtdurchdringungs-Isolationstrenngraben Ta mit einer festgelegten Tiefe (zum Beispiel 150 μm) von der Oberfläche der ersten Seite S1 des Halbleitersubstrats zur Elementisolation derart ausgebildet, dass jeder der Gebietsbereiche F4 und F5 von dem Graben T umgeben ist. Der Nichtdurchdringungs-Isolationstrenngraben Ta kann irgendeiner der folgenden Gräben sein. Das heisst der Graben kann ein Graben mit einem darin eingebetteten Isolator, ein Graben mit einem eingebetteten Leiter mit einem Seitenwand-Oxidfilm oder ein Graben mit einem darin ausgebildeten Hohlraum sein. In diesem Fall wird, wenn ein Graben mit einem Hohlraum in dem Graben Ta ausgebildet wird, eine Öffnung auf der Oberfläche der ersten Seite S1 des Grabens Ta von dem Isolator in einem Verfahren zum Ausbilden eines Elements der ersten Seite bedeckt, das im Folgenden in 3C gezeigt ist.
  • Als Nächstes werden in dem Verfahren zum Ausbilden eines Elements der ersten Seite, das in 3C gezeigt ist, Verfahren, die erforderlich sind, um jeden Teil des vertikalen Metall-Oxid-Halbleiter-Transistorelements 41 und des IGBT-Elements 42 auf der ersten Seite S1 des Halbleitersubstrats 20a auszubilden, ausgeführt.
  • Als Nächstes wird in einem Substrabrasionsverfahren, das in 3D gezeigt ist, das Halbleitersubstrat 20a zur Elementausbildung von der zweiten Seite S2 derart poliert, dass eine Spitze eines Nichtdurchdringungs-Isolationstrenngrabens Ta frei liegt, das heisst, das Substrat wird zum Beispiel poliert, um eine Dicke von 120 μm aufzuweisen. In diesem Fall wird die polierte Oberfläche vorzugsweise nach einem mechanischen Polieren zum Beseitigen der Beschädigungsschicht nass geätzt. Durch das vorhergehende Verfahren wird das Halbleitersubstrat 20a zur Elementausbildung das Halbleitersubstrat 20 der vorbestimmten Dicke, wobei der Nichtdurchdringungs-Isolationstrenngraben Ta als der Isolationstrenngraben T ausgebildet ist, der das Halbleitersubstrat 20 durchdringt.
  • Schließlich wird ein Ionenimplantationsverfahren, um eine Störstellendiffusionsschicht 21, 22 auf der zweiten Seite S2 des Halbleitersubstrats 20 in einem Verfahren zum Ausbilden eines Elements der zweiten Seite, das in 3E gezeigt ist, das nach dem Substratabrasionsverfahren kommt, sowie andere erforderliche Verfahren zum Ausbilden jedes Teils des vertikalen Metall-Oxid-Halbleiter-Transistorelements 41, des IGBT-Elements 42 auf der zweiten Seite S2 als die doppelseitigen Elektrodenelemente durchgeführt.
  • Die Halbleitervorrichtung 102 wird auf die zuvor beschriebene Weise hergestellt.
  • In diesem Fall wird in dem Herstellungsverfahren der Halbleitervorrichtung 102, das in den 3A bis 3E gezeigt ist, das Verfahren zum Ausbilden eines Elements der ersten Seite, das in 3C gezeigt ist, zwischen dem Nichtdurchdringungs-Isolationstrenngraben-Ausbildungsverfahren von 3B und dem Substratabrasionsverfahren von 3D ausgeführt. Das Verfahren zum Ausbilden eines Elements der ersten Seite in dem Herstellungsverfahren der vorhergehenden Halbleitervorrichtung 102 kann zum Beispiel vor dem Nichtdurchdringungs-Isolationtrenngraben-Ausbildungsverfahren von 3B oder nach dem Substratabrasionsverfahren von 3D ausgeführt werden. Jedoch kann ein schlechter Einfluss auf die Elementausbildung von dem Ausführen des Nichtdurchdringungs-Isolationtrenngraben-Ausbildungsverfahrens von 3B durch Ausführen des Verfahrens zum Ausbilden eines Elements der ersten Seite nach dem Nichtdurchdringungs-Isolationstrenngraben-Ausbildungsverfahren von 3B verhindert werden. Weiterhin wird durch Ausführen des Verfahrens zum Ausbilden eines Elements der ersten Seite vor dem Substrabrasionsverfahren von 3B das Verfahren zum Ausbilden eines Elements der ersten Seite auf dem Substrat 20 durchgeführt, welches noch in einem leicht zu handhabenden Zustand ist, wobei seine Dicke noch nicht durch Polieren verringert ist.
  • Das Herstellungsverfahren der Halbleitervorrichtung 102, das in den 3A bis 3E gezeigt ist, besteht lediglich aus einer allgemeinen Verarbeitung bezüglich des einkristallinen Siliziumsubstrats. Das heisst, anders ausgedrückt erfordert das Herstellungsverfahren der Vorrichtung 102 kein besonderes Verfahren zum Ausbilden des vertikalen Metall-Oxid-Halbleiter-Transistorelements 41 und des IGBT-Elements 42 auf einem Halbleitersubstrat 20. Weiterhin ist das Herstellungsverfahren vereinfacht, da ein billiges einkristallines Siliziumsubstrat verwendet wird, das den durchdringenden Isolationstrenngraben auf dem Substrat 20 zum Ausbilden einer Isolationstrennung zwischen den vertikalen Metall-Oxid-Halbleiter-Transistorelement 41 und dem IGBT-Element 42 aufweist. Dies ist so, da, wie es für das Verfahren der Halbleitervorrichtung 90 von 15 beschrieben worden ist, ein Verwenden des SOI-Substrats, das den eingebetteten Oxidfilm aufweist, der ein Substratklebeverfahren erfordert, vermieden wird.
  • Weiterhin bildet das Herstellungsverfahren, das in den 3A bis 3E gezeigt ist, auch dann, wenn die Halbleitervorrichtung 102, die doppelseitige Elektrodenelemente, wie zum Beispiel das Transistorelement 41 und das IGBT-Element 42 beinhaltet, hergestellt wird, derartige Elemente 41 und 42 durch das Verfahren zum Ausbilden eines Elements der ersten Seite von 3C, das auf der ersten Seite S1 des Substrats 20a durchgeführt wird, und durch das Verfahren zum Ausbilden eine Elements der zweiten Seite von 3E, das auf der zweiten Seite S2 des Halbleitersubstrats 20 nach dem Substratabrasionsverfahren durchgeführt wird, aus, um dadurch ein Herstellen der Halbleitervorrichtung 102 zuzulassen, das die doppelseitigen Elektrodenelemente beinhaltet.
  • Das Herstellungsverfahren der Halbleitervorrichtung 102, das in den 3A bis 3E gezeigt ist, kann als das Herstellungsverfahren zusammengefasst werden, das ein Herstellen der Halbleitervorrichtung zulässt, das mindestens zwei doppelseitige Elektrodenelemente aus mehreren aktiven und passiven Elementen auf einem Halbleitersubstrat aufweist, wobei durch die Isolationstrennung und Integration auch für die doppelseitigen Elektrodenelemente mit niedrigeren Herstellungskosten zugelassen wird.
  • Weiterhin wird in dem Herstellungsverfahren der Halbleitervorrichtung 102, das in den 3A bis 3E gezeigt ist, ein einkristallines Siliziumsubstrat für eine Elementisolation der Halbleitervorrichtung 102 verwendet. Das heisst, die Halbleitervorrichtung 102 ist genau wie die Halbleitervorrichtung 100 in 1 die Vorrichtung, die auf dem einkristallinen Siliziumsubstrat ausgebildet ist. Andererseits wird die Halbleitervorrichtung, die auf die gleiche Weise wie die Halbleitervorrichtung 101, die in 2 gezeigt ist, auf dem epiktaktischen Substrat ausgebildet ist, durch das Herstellungsverfahren hergestellt, das in den 3A bis 3E gezeigt ist. In diesem Fall wird in dem Substratvorbereitungsverfahren, das in 3A gezeigt ist, das epiktaktische Substrat, welches eine Siliziumepiktaxieschicht aufweist, die auf einem einkristallinen Siliziumsubstrat ausgebildet ist, als das Halbleitersubstrat für eine Elementausbildung vorbereitet und kann jedes der Verfahren in den 3B bis 3E derart durchgeführt werden, dass das Halbleitersubstrat die Siliziumepiktaxieschicht auf der Oberfläche der ersten Seite S1 des Substrats aufweist.
  • Halbleitervorrichtungen, die ähnlich zu den Halbleitervorrichtungen 100 bis 102 sind, die in den 1 bis 3E gezeigt sind, werden im Folgenden unter Berücksichtigung von Anwendungsformen, wie zum Beispiel der Realisierung einer Verbindungsverdrahtung und eines Schaltungssubstrats, beschrieben.
  • 4 zeigt eine Darstellung eines Schnitts einer Halbleitervorrichtung 103, um ein Beispiel der Verbindungsverdrahtung in jedem des doppelseitigen Elektrodenelements zu zeigen, das auf der Vorrichtung 103 ausgebildet ist. Weiterhin weisen in der Halbleitervorrichtung 103 von 4 ähnliche Teile ähnliche Bezugszeichen wie die Halbleitervorrichtung 100 von 1 auf.
  • Die doppelseitigen Elektrodenelemente 41 bis 44, 51, 52 in der Halbleitervorrichtung 103 von 4 sind, wie es zuvor beschrieben worden ist, die Elemente, die ein Paar von Elektroden zum Ansteuern der Elemente 41 bis 44, 51, 52 auf beiden Seiten des Halbleitersubstrats 20 aufweisen. Das heisst, die Elektrode dr1 und die Elektrode dr2 sind auf der ersten Seite S1 bzw. der zweiten Seite S2 verteilt. Aus diesem Grund weist die Halbleitervorrichtung 103, die die doppelseitigen Elektrodenelemente 41 bis 44, 51, 52 aufweist, Verdrahtungen L1, L2 auf, die durch Schichtisolationsfilme Z1, Z2 auf beiden der ersten Seite S1 und der zweiten Seite S2 des Halbleitersubstrats ausgebildet sind. Weiterhin wird ein Element 52 einer hohen Störstellendichte als ein Verdrahtungselement verwendet, um die zweite Seite S2 mit der ersten Seite S1 des Halbleitersubstrats 20 zu verbinden.
  • Die 5A und 5B zeigen jeweils eine Darstellung eines Querschnitts einer Halbleitervorrichtung 104, die in einem Zustand eines Realisierens an dem Schaltungssubstrat P ist. Weiterhin weisen in der Halbleitervorrichtung 104 der 5A und 5B ähnliche Teile ähnliche Bezugszeichen wie die Halbleitervorrichtung 100 von 1 auf.
  • In 5A ist die Elektrode dr2 auf der zweiten Seite S2 des doppelseitigen Elektrodenelements 41, das auf der Halbleitervorrichtung 104 ausgebildet ist, durch eine Verdrahtung PL, die auf dem Schaltungssubstrat P angeordnet ist, mit einer anderen Elektrode dr2 verbunden. Die Elektrode auf der zweiten Seite des doppelseitigen Elektrodenelements auf der Halbleitervorrichtung der vorliegenden Erfindung kann die Verdrahtung des Schaltungssubstrats zum Verbinden mit dem Schaltungssubstrat verwenden, wenn die Halbleitervorrichtung realisiert wird.
  • In 5B ist die Elektrode dr2 der zweiten Seite S1 des doppelseitigen Elektrodenelements 41, das auf der Halbleitervorrichtung 104 ausgebildet ist, mit einer Wärmesenke Ph verbunden, die auf dem Schaltungssubstrat P angeordnet ist. Die Elektrode auf der zweiten Seite S2 des doppelseitigen Elektrodenelements, das auf der Halbleitervorrichtung der vorliegenden Erfindung ausgebildet ist, ist mit der Wärmesenke der Schaltungssubstratseite zur Wärmeableitung verbunden.
  • Als Nächstes wird bezüglich der Halbleitervorrichtung, die ähnlich den Vorrichtungen 100 bis 104 ist, die jeweils in den 1 bis 5B gezeigt sind, eine konkrete Anwendungsform erläutert.
  • In den 6A und 6B ist eine Halbleitervorrichtung 110 gezeigt, die eine Halbbrückenschaltung aufweist. Das heisst, 6A zeigt ein Ersatzschaltbild der Halbleitervorrichtung 110 und 6B zeigt eine Darstellung eines Querschnitts der Halbleitervorrichtung 110. Weiterhin weisen ähnliche Teile ähnliche Bezugszeichen in der Halbleitervorrichtung 110 bis 115, die in den 6A bis 11B gezeigt ist, wie die Halbleitervorrichtung 100 bis 104 auf, die in den 1 bis 5B gezeigt ist.
  • In der Halbleitervorrichtung 110, die in den 6A und 6B gezeigt ist, sind zwei vertikale Metall-Oxid-Halbleiter-Transistorelemente 41a, 41b, die die gleiche Struktur aufweisen, als das doppelseitige Elektrodenelement auf dem Halbleitersubstrat 20 ausgebildet. Bezüglich der zwei vertikalen Metall-Oxid-Halbleiter-Transistorelemente 41a, 41b sind die Elemente 41a und 41b in einer Reihenschaltung über das doppelseitige Elektrodenelement 52a geschaltet, das als das Verdrahtungselement wirkt, das ein eingebettetes Metall Mk aufweist, das das darauf ausgebildete Halbleitersubstrat 20 durchdringt, wie es in 6B gezeigt ist. Eine Halbbrückenschaltung, die in 6A gezeigt ist, besteht aus zwei vertikalen Metall-Oxid-Halbleiter-Transistorelementen 41a, 41b, die in Reihe geschaltet sind, und das Ausgangssignal der Halbbrückenschaltung wird aus einem Verbindungspunkt der zwei vertikalen Metall-Oxid-Halbleiter-Transistorelemente 41a, 41b ausgegeben. Weiterhin ist ein Ausgangsanschluss L der Halbleitervorrichtung 110, die die Halbbrückenschaltung aufweist, auf der ersten Seite S1 angeordnet, welches eine Source-Seite des vertikalen Metall-Oxid-Halbleiter-Transistorelements 41a in 6B ist. Jedoch kann der Anschluss L auf der zweiten Seite S2 angeordnet sein, welches eine Drain-Seite des vertikalen Metall-Oxid-Halbleiter-Transistorelements 41b ist.
  • In den 7A und 7B ist eine andere Halbleitervorrichtung 111 dargestellt, die die Halbbrückenschaltung aufweist. Das heisst, 7A zeigt ein Ersatzschaltbild der Halbleitervorrichtung 111 und 7B zeigt eine Darstellung eines Querschnitts der Halbleitervorrichtung 111.
  • In der Halbleitervorrichtung 111, die in den 7A und 7B gezeigt ist, sind zwei identisch strukturierte IGBT-Elemente 42a, 42b als das doppelseitige Elektrodenelement auf dem Halbleitersubstrat 20 ausgebildet. Weiterhin sind bei der Halbleitervorrichtung 111 Diodenelemente 43a, 43b, welche ebenso doppelseitige Elektrodenelemente sind, in einer Parallelschaltung mit jedem der IGBT-Elemente 42a, 42b verbunden. Die Diodenelemente 43a, 43b, die in einer Parallelschaltung mit jedem der IGBT-Elemente 42a, 42b verbunden sind, können als sogenannte Freilaufdiode bzw. FWD in einem Leistungsmodul des Dreiphasen-Faltungswechselrichters verwendet werden, wie es später erwähnt wird. Weiterhin kann in der Halbleitervorrichtung 110, die in den 6A und 6B gezeigt ist, das Diodenelement 43a, 43b ebenso auf die gleiche Weise verbunden sein.
  • Bezüglich zwei IGBT-Elementen 42a, 42b in der Halbleitervorrichtung 111 in den 7A und 7B wird ein doppelseitiges Elektrodenelement 52a, das als ein Verdrahtungselement in 7B wirkt, verwendet, um zwei Elemente 42a und 42b wie in der Halbleitervorrichtung 110 in den 6A und 6B in Reihe zu schalten. Eine Halbbrückenschaltung, die in 7A gezeigt ist, besteht aus den zwei IGBT-Elementen 42a, 42b, die in einer Reihenschaltung verbunden sind, und das Ausgangssignal der Halbbrückenschaltung wird aus dem Verbindungspunkt zwischen den zwei IGBT-Elementen 42a, 42b in einer Reihenschaltung ausgegeben. Weiterhin kann der Ausgangsanschluss L der Halbbrückenschaltung in der Halbleitervorrichtung 111 in den 7A und 7B auf irgendeiner der ersten Seite S1, welche eine Emitter-Seite des IGBT-Elements 42a ist, oder der zweiten Seite S2, welche eine Kollektor-Seite des IGBT-Elements 42b ist, angeordnet sein.
  • Die Halbleitervorrichtung 112 in den 8A und 8B ist eine H-Brückenschaltung. 8A zeigt ein Ersatzschaltbild der Halbleitervorrichtung 112 und 8B zeigt eine Darstellung eines Querschnitts der Halbleitervorrichtung 112.
  • Die Halbleitervorrichtung 112, die in den 8A und 8B gezeigt ist, ist ein Äquivalent von zwei Sätzen der Halbbrückenschaltung der Halbleitervorrichtung 110, die in den 6A und 6B gezeigt ist. In der Halbleitervorrichtung 112 sind vier identisch strukturierte vertikale Metall-Oxid-Halbleiter-Transistorelemente 41a bis 41d als das doppelseitige Elektrodenelement auf dem Halbleitersubstrat 20 ausgebildet und sind zwei vertikale Metall-Oxid-Halbleiter-Transistorelemente 41a, 41b und 41c, 41d gepaart, wie es in 8B gezeigt ist, um durch die doppelseitigen Elektrodenelemente 52a, 52b, die als ein Verdrahtungselement wirken, in einer Reihenschaltung verbunden zu sein. Die zwei Sätze von gepaarten vertikalen Metall-Oxid-Halbleiter-Transistorelementen 41a, 41b und 41c, 41d sind in einer Parallelschaltung verbunden, um eine H-Brückenschaltung auszubilden, die in 8A gezeigt ist, und das Ausgangssignal der H-Brückenschaltung wird aus jedem der Verbindungspunkte von zwei Sätzen von gepaarten Transistorelementen 41a, 41b und 41c, 41d ausgegeben. Weiterhin sind auch in der Halbleitervorrichtung 112 die Ausgangsanschlüsse L1, L2 der H-Brückenschaltung auf der ersten Seite S1, welches eine Source-Seite der vertikalen Metall-Oxid-Halbleiter-Transistorelemente 41a, 41c ist, in 8B angeordnet. Jedoch können die Ausgangsanschlüsse L1, L2 auf der zweiten Seite S2 angeordnet sein, welches eine Drain-Seite des vertikalen Metall-Oxid-Halbleiter-Transistorelements 41b, 41d ist.
  • In den 9A und 9B ist eine andere Halbleitervorrichtung 113 dargestellt, die die H-Brückenschaltung ausbildet. Das heisst, 9A zeigt ein Ersatzschaltbild der Halbleitervorrichtung 113 und 9B zeigt eine Darstellung eines Querschnitts der Halbleitervorrichtung 113.
  • Die Halbleitervorrichtung 113, die in den 9A und 9B gezeigt ist, ist ein Äquivalent zu zwei Sätzen der Halbbrückenschaltung der Halbleitervorrichtung 111, die in den 7A und 7B gezeigt ist. In der Halbleitervorrichtung 113 sind zwei identisch strukturierte IGBT-Elemente 42a bis 42d als das doppelseitige Elektrodenelement auf dem Halbleitersubstrat 20 ausgebildet. Weiterhin ist für jedes der IGBT-Elemente 42a bis 42d jedes von Diodenelementen 43a bis 43d, welches ein anderes doppelseitiges Elektrodenelement ist, in einer Parallelschaltung verbunden. Weiterhin sind auch in der Halbleitervorrichtung 113 Ausgangsanschlüsse L1, L2 der H-Brückenschaltung auf der ersten Seite S1 angeordnet, welches eine Emitter-Seite der IGBT-Elemente 42a, 42c in 9B ist. Jedoch können die Anschlüsse L1, L2 auf der zweiten Seite S2 angeordnet sein, welches eine Kollektor-Seite der IGBT-Elemente 42b, 42d ist.
  • Ähnlich kann die Halbleitervorrichtung als ein Leistungsmodul der Dreiphasen-Schaltung eines Wechselrichters verwendet werden. In diesem Fall können drei Sätze einer Halbbrückenschaltung, wie sie in den 6A bis 7B gezeigt ist, als die Halbleitervorrichtungen 110, 111 verwendet werden. Jede Phase, die aus dem Dreiphasenwechselrichter ausgegeben wird, wird aus dem Verbindungspunkt von zwei vertikalen Metall-Oxid-Halbleiter-Transistorelementen oder zwei IGBT-Elementen ausgegeben, die in einer Reihenschaltung in diesen drei Sätzen von Halbbrückenschaltungen verbunden sind. Die Halbleitervorrichtung, die als ein Leistungsmodul des Dreiphasen-Schaltungswechselrichters verwendet wird, wird später im Detail beschrieben.
  • Die H-Brückenschaltung, die in 8A und 9A gezeigt ist, kann unter Verwendung einer Halbleitervorrichtung, die ähnlich zu den Halbleitervorrichtungen 100 bis 104 ist, die in den 1 bis 5B gezeigt sind, eine unterschiedliche Struktur aufweisen.
  • Eine Halbleitervorrichtung 114 zum Ausbilden einer H-Brückenschaltung ist in den 10A und 10B gezeigt. Das heisst, 10A zeigt eine Ersatzschaltung einer Halbleitervorrichtung 114 und 10B zeigt eine Darstellung eines Querschnitts der Halbleitervorrichtung 114.
  • Wie es in 10A gezeigt ist, ist das Ersatzschaltbild der Halbleitervorrichtung 114 im Wesentlichen das Gleiche wie das Ersatzschaltbild der Halbleitervorrichtung 112, das in 8A gezeigt ist. Andererseits besteht die Halbleitervorrichtung 114, die in den 10A und 10B gezeigt ist, aus der Halbleitervorrichtung 114H, 114L, die jeweils auf den Halbleitersubstraten 22, 23 ausgebildet sind, zum Ausbilden der H-Brückenschaltung als ein Paar im Gegensatz zu der Halbleitervorrichtung 112, die in den 8A und 8B gezeigt ist, welche die H-Brückenschaltung auf einem Halbleitersubstrat 20 aufweist.
  • In den Halbleitervorrichtungen 114H, 114L sind zwei identisch strukturierte vertikale Metall-Oxid-Halbleiter-Transistorelemente 41Ha, 41Hb und 41La, 41Lb jeweils als das doppelseitige Elektrodenelement auf dem Halbleitersubstart 22, 23 ausgebildet. Zwei Halbleitervorrichtungen 114H, 114L sind mit zwei Leitern M1, M2 beschichtet, die dazwischen eingebunden sind, wie es in 10B gezeigt ist. Weiterhin sind die vertikalen Metall-Oxid-Halbleiter-Transistorelemente 41Ha, 41La und 41hb und 41Lb jeweils mit den gleichen Elementen über die Leiter M1, M2 zum Ausbilden der H-Brückenschaltung in Reihe gepaart. Aus den Leitern M1, M2 wird das Ausgangssignal der H-Brückenschaltung ausgegeben.
  • Die 11A und 11B zeigen eine weitere Halbleitervorrichtung 115 zum Ausbilden der H-Brückenschaltung. Das heissst, 11A zeigt ein Ersatzschaltbild der Halbleitervorrichtung 115 und 11B zeigt eine Darstellung eines Querschnitts der Halbleitervorrichtung 115.
  • Wie es in 11A gezeigt ist, ist das Ersatzschaltbild der Halbleitervorrichtung 115 grundsätzlich das Gleiche wie das Ersatzschaltbild der Halbleitervorrichtung 113, das in 9A gezeigt ist. Andererseits ist in der Halbleitervorrichtung 113, die in den 9A und 9B gezeigt ist, die H-Brückenschaltung auf einem Halbleitersubstrat 20 ausgebildet. Dies ist im Gegensatz zu der Halbleitervorrichtung 115 in den 11A und 11B, die die H-Brückenschaltung als ein Paar von zwei Halbleitervorrichtungen 115H, 1215L ausbildet, die jeweils auf dem Halbleitersubstrat 22, 23 ausgebildet sind.
  • In den Halbleitervorrichtungen 115H, 115L sind zwei identisch strukturierte IGBT-Elemente 42Ha, 42Hb und 42La, 42Lb jeweils als das doppelseitige Elektrodenelement auf den Halbleitersubstraten 22, 23 ausgebildet. Weiterhin sind für jedes der IGBT-Elemente 42Ha, 42Hb, 42La, 42Lb Diodenelemente 43Ha, 43Hb, 43La, 43Lb in einer Parallelschaltung verbunden. Zwei Halbleitervorrichtungen 115H, 115L sind geschichtet, wie es in 11B gezeigt ist, wobei zwei Leiter M1, M2 dazwischen eingebunden sind. Weiterhin sind die IGBT-Elemente 42Ha, 42La und die IGBT-Elemente 42Hb, 42Lb über die Leiter M1, M2 zum Ausbilden der H-Brückenschaltung jeweils in einer Reihenschaltung verbunden. Von den Leitern M1, M2 wird das Ausgangssignal der H-Brückenschaltung ausgegeben.
  • Weiterhin sind ähnlich den Halbleitervorrichtungen 114, 115, die in den 10A und 10B bzw. den 11A und 11B gezeigt sind, zwei der Halbleitervorrichtungen zum Ausbilden der Halbbrückenschaltung oder eines Leistungsmoduls des Dreiphasen-Wechselrichters gepaart.
  • Weiterhin können, obgleich lediglich ein wesentlicher Teil der Halbleitervorrichtungen 114 bis 115 jeweils in den 6A bis 11B dargestellt ist, ein weiteres doppelseitiges Elektrodenelement und einseitiges Elektrodenelement an unterschiedlichen Positionen der Halbleitersubstrate 20, 22, 23 als die Halbleitervorrichtungen 110 bis 104 ausgebildet sein, die in den 1 bis 5B gezeigt sind. Wenn zum Beispiel die doppelseitigen Elektrodenelemente die Leistungselemente für eine Energieversorgung bezüglich der Halbleitervorrichtungen 110 bis 115 sind, die in den 6A bis 11B gezeigt sind, können die einseitigen Elektrodenelemente zum Beispiel an unterschiedlichen Positionen des Halbleitersubstrats zum Steuern der doppelseitigen Elektrodenelemente ausgebildet sein. Auf diese Weise ist die Halbleitervorrichtung als ein Verbund-IC ausgebildet, das das Leistungselement zur Energieversorgung und das einseitige Elektrodenelement zum Steuern des Leistungselements aufweist, die auf einem Halbleitersubstrat ausgebildet sind.
  • Die Halbleitervorrichtung, die ähnlich zu den Halbleitervorrichtungen 100 bis 104 ist, die in den 1 bis 5B gezeigt sind, wird im Folgenden bezüglich einer Anwendung an dem Leistungsmodul des Dreiphasen-Schaltungswechselrichters für eine Energieversorgung beschrieben.
  • 12 zeigt einen Stromlaufplan des Leistungsmoduls bzw. IPM des Dreiphasen-Schaltungswechselrichters.
  • Wie es in 12 gezeigt ist, weist das Leistungsmodul bzw. IPM des Dreiphasen-Schaltungswechselrichters, der von einer gestrichelten Linie umgeben ist, drei Paare von in Reihe geschalteten Leistungstransistoren (HTu, LTu), (HTv, LTv), (HTw, LTw) auf. Jede der drei Phasen u, v, w aus dem Dreiphasen-Wechselstrom wird aus dem Verbindungspunkt zwischen Sources der drei Leistungstransistoren HTu, HTv, HTw einer hohen Spannungsseite und eines von drei Leistungstransistoren LTu, LTv, LTw einer niedrigen Spannungsseite ausgegeben. Weiterhin wird jeder der Transistoren Htu, HTv, HTw, Ltu, LTv, LTw für eine Energieversorgung durch ein Eingangssignal aus einer Ansteuerschaltung an einem Gate angesteuert.
  • 13 zeigt ein Beispiel der Halbleitervorrichtung, die ein Leistungsmodul bzw. IPM des Dreiphasen-Schaltungswechselrichters von 12 ausbildet. Das heisst, 13 zeigt eine Darstellung eines Querschnitts der Halbleitervorrichtung 105. Weiterhin weisen in der Halbleitervorrichtung 105 von 13 ähnliche Teile ähnliche Bezugszeichen wie in der Halbleitervorrichtung 100 von 1 auf.
  • Die Halbleitervorrichtung 105 von 13 ist eine Halbleitervorrichtung, die Transistoren HTu, HTv, HTw, LTu, LTv, LTw aufweist, die in 12 gezeigt sind, die als das doppelseitige Elektrodenelement auf einem Halbleitersubstrat 20 zur Energieversorgung ausgebildet sind. In der Halbleitervorrichtung 105 sind drei Leistungstransistoren HTu, HTv, HTw auf der Seite einer hohen Spannung und drei Leistungstransistoren LTu, LTv, LTw auf der Seite einer niedrigen Spannung durch das Element 52 einer hohen Störstellendichte und durch die Verdrahtung L2 auf der zweiten Seite S2 verbunden. Weiterhin kann die Ansteuerschaltung, die in 12 gezeigt ist, an der unterschiedlichen Position des Halbleitersubstrats 20 unter Verwendung des einseitigen Elektrodenelements oder dergleichen ausgebildet sein.
  • 14 zeigt ein Beispiel einer Halbleitervorrichtung, die ein Leistungsmodul bzw. IPM des Dreiphasen-Schaltungswechselrichters von 12 aufweist. Das heisst, die Darstellung von 14 zeigt einen Querschnitt der Halbleitervorrichtung 106. Weiterhin weisen in der Halbleitervorrichtung 106 von 14 ähnliche Teile ähnliche Bezugszeichen wie in der Halbleitervorrichtung 100 von 1 auf.
  • Die Halbleitervorrichtung 106 von 14 besteht aus zwei Halbleitervorrichtungen 110H, 106L und die Vorrichtung 106 ist mit Harz M vergossen. In der Halbleitervorrichtung 106H sind drei Transistoren HTu, HTv, HTw einer Seite einer hohen Spannung als das doppelseitige Elektrodenelement des Halbleitersubstrats 22 ausgebildet. In der Halbleitervorrichtung 106L sind drei Transistoren LTu, LTv, LTw einer Seite einer niedrigen Spannung als das doppelseitige Elektrodenelement auf dem Halbleitersubstrat 23 ausgebildet. Eine Source-Elektrode dr1H von jedem der Leistungstransistoren HTu, HTv, HTw in der Halbleitervorrichtung 106H und eine Drain-Elektrode dr2L von jedem der Leistungstransistoren LTu, LTv, LTw in der Halbleitervorrichtung 106L weisen eine direkte Verbindung mit den Leitern Mu, Mv, Mw zum Ausgeben eines Dreiphasen-Wechselstroms aus jeder der drei Phasen u, v, w auf. Eine Drain-Elektrode dr2H von jedem der Leistungstransistoren HTu, HTv, HTw der Halbleitervorrichtung 106H ist gemeinsam mit einem Leiter Md oder einer Wärmesenke Mdh verbunden. Eine Source-Elektrode dr1L von jedem der Leistungstransistoren LTu, LTv, LTw der Halbleitervorrichtung 106L ist gemeinsam mit einem Leiter Lg und einer Wärmesenke Mgh verbunden. Auf diese Weise weist in jeder der Halbleitervorrichtungen 106H, 106L die Elektrode dr1H, dr2H, dr1L oder dr2L direkte Verbindungen zu Leitern Mu, Mv, Mw sowie Verbindungen zu der Wärmesenke MdH, MgH auf. Deshalb kann die Halbleitervorrichtung 106, die in 12 gezeigt ist, als eine Leistungsmodul bzw. IPM des Dreiphasen-Schaltungswechselrichters verwendet werden, der die hohen Wärmeableitungscharakteristiken mit einem niedrigen Verlust aufweist.
  • Wie es durch die Halbleitervorrichtung 106 in 12 gezeigt ist, weisen die doppelseitigen Elektrodenelemente in den Halbleitervorrichtungen 100 bis 106 und 110 bis 115 ein Paar von Energieversorgungselektroden auf, die auf beiden Seiten des Halbleitersubstrats verteilt sind, um dadurch durchzuführen, dass die Halbleitervorrichtung die hohen Wärmeableitungscharakteristiken mit einem niedrigen Verlust aufweisen, wenn derartige Elektroden direkt mit Leiterrahmen und Wärmesenken verbunden sind. Als Ergebnis kann die Halbleitervorrichtung vorzugsweise als eine Halbleitervorrichtung mit einer hohen Toleranz und einem großen Strom zur Verwendung in einem Fahrzeug verwendet werden.
  • Wie es zuvor beschrieben worden ist, ist das Herstellungsverfahren der Halbleitervorrichtung der vorliegenden Erfindung ein Verfahren zum Ausbilden der Halbleitervorrichtung, das mehrere aktive oder passive Elemente auf einem Halbleitersubstrat aufweist, um dadurch zuzulassen, dass die Halbleitervorrichtung mit den doppelseitigen Elektrodenelementen eine Isolationstrennung und Integration aufweist, sowie ein Herstellen auf eine kostenrentable Weise zuzulassen.
  • Eine zuvor beschriebene erfindungsgemäße Halbleitervorrichtung, die mehrere aktive und passive Elemente auf einem Halbleitersubstrat aufweist, wird auch dann auf die folgende kostenrentable Weise hergestellt, wenn die aktiven und passiven Elemente doppelseitige Elektrodenelemente beinhalten. Wenn das Halbleitersubstrat in mehrere Feldbereiche geteilt ist, umgibt ein Isolationstrenngraben, der das Halbleitersubstrat durchdringt, jeden der Feldbereiche und jedes der entweder mehreren aktiven Elemente oder der mehreren passiven Elemente. Weiterhin weist jedes der mehreren Elemente ein Paar von Leistungselektroden zur Energieversorgung auf, die auf jeder von beiden Seiten des Halbleitersubstrats angeordnet sind, um als die doppelseitigen Elektrodenelemente zu dienen.

Claims (23)

  1. Halbleitervorrichtung (100) mit einem von mehreren aktiven Elementen (31 bis 33 und 41 bis 43) und mehreren passiven Elementen (51, 52), die auf einem Halbleitersubstrat (20) ausgebildet sind, wobei die Halbleitervorrichtung aufweist: mehrere Feldbereiche (F1 bis F8) auf dem Halbleitersubstrat; und einen Isolationstrenngraben (T), der die mehreren Feldbereiche umgibt, wobei der Isolationstrenngraben das Halbleitersubstrat zum Teilen des Halbleitersubstrats in die mehreren Feldbereiche durchdringt, jeder der Feldbereiche eines der mehreren aktiven Elemente und mehreren passiven Elemente beinhaltet und mindestens zwei Elemente aus den mehreren aktiven Elementen und den mehreren passiven Elementen ein Paar von Leistungselektroden (dr1, dr2) zur Energieversorgung aufweisen, die auf beiden Seiten (S1, S2) des Halbleitersubstrats angeordnet sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Halbbrückenschaltung (110) in der Halbleitervorrichtung ausgebildet ist, die Halbleitervorrichtung ein vertikales Transistorelement aufweist, das aus zwei vertikalen MOS-Transistorelementen (41a, 41b) und zwei IGBT-Elementen einer gleichen Struktur als doppelseitige Elektrodenelemente besteht, die Halbrückenschaltung durch zwei vertikale Transistorelemente ausgebildet ist, die mit einem sich dazwischen befindenden anderen doppelseitigen Elektrodenelement in Reihe geschaltet sind, und die Halbbrückenschaltung ein Ausgangssignal aus einem Verbindungspunkt (L) von zwei vertikalen Transistorelementen ausgibt.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die Halbleitervorrichtung ein Leistungsmodul eines Dreiphasen-Wechselrichters aufweist, der darin ausgebildet ist, die Halbleitervorrichtung drei Sätze der Halbbrückenschaltung aufweist, und jedes Phasenausgangssignal des Dreiphasen-Wechselrichters aus dem Verbindungspunkt (U, V, W) der zwei vertikalen Transistorelemente ausgegeben wird, die in jedem der drei Sätze der Halbbrückenschaltung in Reihe geschaltet sind.
  4. Halbleitervorrichtung nach Anspruch 3, wobei die Halbleitervorrichtung eine H-Brückenschaltung (112) aufweist, die darin ausgebildet ist, die Halbleitervorrichtung zwei Sätze der Halbbrückenschaltung aufweist und ein Ausgangssignal der H-Brückenschaltung aus jedem der Verbindungspunkte (L1, L2) der zwei vertikalen Transistorelemente (41a bis 41b, 41c bis 41d) ausgegeben wird, die in jedem der zwei Sätze der Halbbrückenschaltung in Reihe geschaltet sind.
  5. Halbleitervorrichtung nach Anspruch 1, wobei zwei Halbleitervorrichtungen (114H, 114L) gepaart sind, um eine Halbbrückenschaltung (114) auszubilden, jede der zwei Halbleitervorrichtungen als ein doppelseitiges Elektrodenelement ein vertikales Transistorelement einer gleichen Struktur beinhaltet, die aus einem vertikalen MOS-Transistorelement (41Ha, 41Hb, 41La, 41Lb) und einem IGBT-Element besteht, die zwei Halbleitervorrichtungen mit einem sich dazwischen befindenden Leiter (M1, M2) geschichtet sind, die vertikalen Transistorelemente in jeder der zwei Halbleitervorrichtungen über den einen Leiter (M1, M2) zueinander in Reihe geschaltet sind, und die Halbbrückenschaltung ein Ausgangssignal der Halbbrückenschaltung aus dem einen Leiter (M1, M2) ausgibt.
  6. Halbleitervorrichtung nach Anspruch 5, wobei die zwei Halbleitervorrichtungen gepaart sind, um das Leistungsmodul des Dreiphasen-Wechselrichters (106) auszubilden, jede der Halbleitervorrichtungen die drei vertikalen Transistorelemente als das doppelseitige Elektrodenelement beinhaltet, die zwei Halbleitervorrichtungen verwendet werden, um drei Sätze der Halbbrückenschaltung auszubilden, und jeder der drei Leiter (Mu, Mv, Mw) jedes Phasensignal des Dreiphasen-Wechselrichters ausgibt.
  7. Halbleitervorrichtung nach Anspruch 5, wobei zwei Halbleitervorrichtungen (115H, 115L) gepaart sind, um die Halbbrückenschaltung (115) auszubilden, jede der zwei Halbleitervorrichtungen als ein doppelseitiges Elektrodenelement die zwei vertikalen Transistorelemente (42Ha, 42Hb, 42La, 42Lb) beinhaltet, die zwei Halbleitervorrichtungen verwendet werden, um zwei Sätze der Halbbrückenschaltung auszubilden, und die H-Brückenschaltung ein Ausgangssignal der H-Brückenschaltung aus den zwei Leitern (L1, L2) ausgibt.
  8. Halbleitervorrichtung nach einem der Ansprüche 2 bis 7, wobei ein Diodenelement (43a, 43b), das aus einem anderen doppelseitigen Elektrodenelement besteht, zu dem vertikalen Transistorelement parallel geschaltet ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei das doppelseitige Elektrodenelement als ein Leistungselement zur Energieversorgung verwendet wird, mindestens ein Element aus den mehreren aktiven Elementen und den mehreren passiven Elementen in der Halbleitervorrichtung (100 bis 104) als ein einseitiges Elektrodenelement ein Paar von Leistungselektroden zur Energieversorgung auf einer Oberfläche von lediglich einer Seite das Halbleitersubstrats aufweist, und das einseitige Elektrodenelement verwendet wird, um das doppelseitige Elektrodenelement zu steuern.
  10. Halbleitervorrichtung nach Anspruch 1, wobei das doppelseitige Elektrodenelement ein Paar von Elektroden aufweist und das Paar von Elektroden zur Verbindung auf beiden Seiten des Halbleitersubstrats verdrahtet ist.
  11. Halbleitervorrichtung nach Anspruch 1, wobei die Elektrode des doppelseitigen Elektrodenelements auf einer Seite des Halbleitersubstrats durch einen Draht verbunden ist, der auf einem Schaltungssubstrat angeordnet ist.
  12. Halbleitervorrichtung nach Anspruch 1, wobei das doppelseitige Elektrodenelement ein Leistungselement zur Energieversorgung ist, und die Elektrode des doppelseitigen Elektrodenelements auf einer Seite der Halbleitervorrichtung mit einer Wärmesenke verbunden ist, die auf einem Schaltungssubstrat angeordnet ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei die Halbleitervorrichtung zur Verwendung in einem Kraftfahrzeug ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, wobei das Halbleitersubstrat ein epiktaktisches Substrat ist, das eine Siliziumepiktaxieschicht aufweist, die aus einem einkristallinen Siliziumsubstrat ausgebildet ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, wobei der Isolationstrenngraben einer eines Grabens, der einen darin eingebetteten Isolator aufweist, eines Grabens, der einen darin eingebetteten Leiter mit einem Seitenwand-Oxidfilm aufweist, und eines Grabens ist, der einen darin ausgebildeten Hohlraum aufweist.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, wobei das Halbleitersubstrat eine einer Störstellendiffusionsschicht eines unterschiedlichen Leitfähigkeitstyps und einer Störstellendiffusionsschicht einer unterschiedlichen Dichte bezüglich des Halbleitersubstrats aufweist, die auf mindestens einer Seite des Halbleitersubstrats ausgebildet ist.
  17. Halbleitervorrichtung nach Anspruch 16, wobei die Störstellendiffusionsschicht in einem Abschnitt der Feldbereiche aus den mehreren Feldbereichen ausgebildet ist.
  18. Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Halbleitersubstrat, das mehrere Feldbereiche beinhaltet, die von einem umgebenden ein Substrat durchdringenden Isolationstrenngraben getrennt sind, wobei das Halbleitersubstrat eine Ausbildung von mehreren aktiven Elementen oder mehreren passiven Elementen aufweist, die aus dem Halbleitersubstrat bestehen, wobei die mehreren aktiven Elemente und die mehreren passiven Elemente in unterschiedlichen Feldbereichen verteilt sind, wobei mindestens zwei Elemente aus den mehreren aktiven Elementen und den mehreren passiven Elementen ein Paar von Leistungselektroden zur Energieversorgung aufweisen, die auf beiden Seiten des Halbleitersubstrats verteilt sind, wobei das Verfahren zum Herstellen der Halbleitervorrichtung als ein doppelseitiges Elektrodenelement aufweist: Vorbereiten eines Elementausbildungs-Halbleitersubstrats, das eine vorbestimmte Dicke aufweist; Ausbilden eines noch durchdringenden Isolationstrenngrabens zum Ausbilden eines Elementausbildungssubstrats als das Halbleitersubstrat und zum Ausbilden des noch durchdringenden Isolationstrenngrabens als den Isolationstrenngraben; Ausbilden entweder der mehreren aktiven Elemente oder der mehreren passiven Elemente auf der ersten Seite des Elementausbildungs-Halbleitersubstrats; und Ausbilden entweder der mehreren aktiven Elemente oder der mehreren passiven Elemente auf der zweiten Seite des Halbleitersubstrats nach dem Polieren des Elementenausbildungssubstrats.
  19. Halbleitervorrichtung nach Anspruch 18, wobei das Verfahren zum Ausbilden eines Elements einer ersten Seite zwischen dem Verfahren zum Ausbilden eines noch durchdringenden Isolationstrenngrabens und dem Substratpolierverfahren durchgeführt wird.
  20. Halbleitervorrichtung nach Anspruch 18 oder 19, wobei das Elementausbildungs-Halbleitersubstrat ein epiktaktisches Substrat ist, das eine Siliziumepiktaxischicht aufweist, die aus einem einkristallinen Siliziumsubstrat ausgebildet ist, und eine erste Seitenoberfläche des Elementausbildungs-Halbleitersubstrats die Siliziumepiktaxieschicht ist.
  21. Halbleitervorrichtung nach einem der Ansprüche 18 bis 20, wobei der noch durchdringende Isolationstrenngraben einer eines Grabens, der einen darin eingebetteten Isolator aufweist, eines Graben, der einen darin eingebetteten Leiter mit einem Seitenwand-Oxidfilm aufweist, und eines Graben ist, der einen darin ausgebildeten Hohlraum aufweist.
  22. Halbleitervorrichtung nach einem der Ansprüche 18 bis 21, wobei das Halbleitersubstrat mindestens eine einer Störstellendiffusionsschicht eines unterschiedlichen Leitfähigkeitstyps und einer Störstellendiffusionsschicht einer unterschiedlichen Dichte bezüglich des Halbleitersubstrats aufweist, die auf mindestens einer Seite des Halbleitersubstrats ausgebildet ist, und ein Ioneninjektionsverfahren zum Ausbilden der Störstellendiffusionsschicht nach dem Substratpolierverfahren durchgeführt wird.
  23. Halbleitervorrichtung nach Anspruch 22, wobei die Störstellendiffusionsschicht in einem Abschnitt der Feldbereiche aus den mehreren Feldbereiche ausgebildet ist.
DE102007058556A 2006-12-06 2007-12-05 Halbleitervorrichtung und Verfahren zum Herstellen von dieser Ceased DE102007058556A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006-329858 2006-12-06
JP2006329858 2006-12-06
JP2007265766A JP5217348B2 (ja) 2006-12-06 2007-10-11 半導体装置
JP2007-265766 2007-10-11

Publications (1)

Publication Number Publication Date
DE102007058556A1 true DE102007058556A1 (de) 2008-06-12

Family

ID=39363401

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007058556A Ceased DE102007058556A1 (de) 2006-12-06 2007-12-05 Halbleitervorrichtung und Verfahren zum Herstellen von dieser

Country Status (2)

Country Link
US (1) US8026572B2 (de)
DE (1) DE102007058556A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010002627A1 (de) * 2010-03-05 2011-09-08 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppe
US9888563B2 (en) 2015-09-10 2018-02-06 Infineon Technologies Ag Electronics assembly with interference-suppression capacitors
US10008411B2 (en) 2016-12-15 2018-06-26 Infineon Technologies Ag Parallel plate waveguide for power circuits
US10410952B2 (en) 2016-12-15 2019-09-10 Infineon Technologies Ag Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2031653B1 (de) * 2007-08-27 2014-03-05 Denso Corporation Herstellungsverfahren für ein Halbleiterbbauelement mit mehreren Elementbildungsbereichen
US8710568B2 (en) * 2007-10-24 2014-04-29 Denso Corporation Semiconductor device having a plurality of elements on one semiconductor substrate and method of manufacturing the same
US8097921B2 (en) * 2007-11-09 2012-01-17 Denso Corporation Semiconductor device with high-breakdown-voltage transistor
US8507352B2 (en) 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP4973761B2 (ja) * 2009-05-25 2012-07-11 株式会社デンソー 半導体装置
FR2947949B1 (fr) * 2009-07-08 2012-03-02 Centre Nat Rech Scient Module electronique de puissance
JP4924685B2 (ja) * 2009-09-23 2012-04-25 株式会社デンソー 半導体装置及びその製造方法
FR2959072B1 (fr) * 2010-04-15 2012-05-25 Inst Polytechnique Grenoble Systeme de gestion d'une association serie d'elements de generation ou de stockage d'energie electrique base sur une pluralite de bras d'onduleur de tension
US9396997B2 (en) * 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas
US9142665B2 (en) 2010-12-10 2015-09-22 Infineon Technologies Austria Ag Semiconductor component with a semiconductor via
FR2981200B1 (fr) 2011-10-10 2017-01-13 Centre Nat De La Rech Scient (Cnrs) Cellule monolithique de circuit integre et notamment cellule de commutation monolithique
JP6194824B2 (ja) 2014-03-18 2017-09-13 株式会社デンソー 半導体装置およびその製造方法
CN107006123A (zh) * 2014-12-10 2017-08-01 德克萨斯仪器股份有限公司 功率场效应晶体管(fet)、预驱动器、控制器和感测电阻器的集成
US10116303B2 (en) * 2016-07-01 2018-10-30 Toyota Motor Engineering & Manufacturing North America, Inc. Parallel devices having balanced switching current and power
US20210013793A1 (en) * 2016-08-26 2021-01-14 Delta Electronics (Shanghai) Co., Ltd Power chip and bridge circuit
US11709533B2 (en) * 2016-08-26 2023-07-25 Delta Electronics (Shanghai) Co., Ltd Power chip
EP3686924A1 (de) * 2019-01-24 2020-07-29 IMEC vzw Gruppe-iii-nitrid-basierte vertikale leistungsvorrichtung und system
JP7291495B2 (ja) * 2019-02-12 2023-06-15 ローム株式会社 半導体装置
US20240113219A1 (en) * 2022-09-29 2024-04-04 International Business Machines Corporation Vertical-transport field-effect transistor with backside source/drain connections

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3943555A (en) * 1974-05-02 1976-03-09 Rca Corporation SOS Bipolar transistor
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
JPH08153687A (ja) 1994-11-28 1996-06-11 Mitsubishi Materials Corp 縦型素子用炭化珪素エピタキシャル基板およびその製造方法
KR100268419B1 (ko) 1998-08-14 2000-10-16 윤종용 고집적 반도체 메모리 장치 및 그의 제조 방법
US6365932B1 (en) 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP4631113B2 (ja) 1999-10-26 2011-02-16 株式会社デンソー 半導体装置の製造方法
US6524890B2 (en) 1999-11-17 2003-02-25 Denso Corporation Method for manufacturing semiconductor device having element isolation structure
US6369426B2 (en) 2000-04-27 2002-04-09 Infineon Technologies North America Corp. Transistor with integrated photodetector for conductivity modulation
US6309929B1 (en) 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
JP4212288B2 (ja) 2002-04-01 2009-01-21 株式会社東芝 半導体装置およびその製造方法
JP2006173296A (ja) 2004-12-15 2006-06-29 Yaskawa Electric Corp 半導体装置とその製造方法
JP2006179632A (ja) 2004-12-22 2006-07-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010002627A1 (de) * 2010-03-05 2011-09-08 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppe
US9106124B2 (en) 2010-03-05 2015-08-11 Infineon Technologies Ag Low-inductance power semiconductor assembly
DE102010002627B4 (de) 2010-03-05 2023-10-05 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppen
US9888563B2 (en) 2015-09-10 2018-02-06 Infineon Technologies Ag Electronics assembly with interference-suppression capacitors
US10008411B2 (en) 2016-12-15 2018-06-26 Infineon Technologies Ag Parallel plate waveguide for power circuits
US10319631B2 (en) 2016-12-15 2019-06-11 Infineon Technologies Ag Parallel plate waveguide for power semiconductor package
US10410952B2 (en) 2016-12-15 2019-09-10 Infineon Technologies Ag Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers
US10453742B2 (en) 2016-12-15 2019-10-22 Infineon Technologies Ag Power semiconductor package having a parallel plate waveguide

Also Published As

Publication number Publication date
US20080135932A1 (en) 2008-06-12
US8026572B2 (en) 2011-09-27

Similar Documents

Publication Publication Date Title
DE102007058556A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen von dieser
DE102006038479B4 (de) Leistungshalbleitermodul mit zwei Mehrfach-Leistungshalbleiterbauelementen
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE19606105A1 (de) Back-Source-MOSFET
DE102015012915B4 (de) Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE102009020469A1 (de) Halbleitervorrichtung mit mehreren Chips und Verfahren zur Fertigung der Halbleitervorrichtung
DE19811604B4 (de) Halbleitervorrichtung
DE3544324C2 (de) Integrierte MOS-Leistungsbrückenschaltung sowie Verfahren zu deren Herstellung
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE112019001917T5 (de) Halbleiterbauteil
DE102011056937A1 (de) Die-Gehäuse
DE19653219B4 (de) Substrat für ein Halbleiterbauelement, Halbleiterbauelement sowie Verfahren zum Herstellen eines Substrats für ein Halbleiterbauelement und zum Herstellen eines Halbleiterbauelements
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
DE112015004684T5 (de) Halbleitermodul
DE10300577B4 (de) Halbleiterbauelement mit vertikalem Leistungsbauelement aufweisend einen Trenngraben und Verfahren zu dessen Herstellung
DE102008054564A1 (de) Halbleitervorrichtung
DE102017205757A1 (de) Halbleitergehäuse mit einem Transistor-die in source-unten Konfiguration und einem Transistor-die in drain-unten Konfiguration
DE102018200628B4 (de) Halbleiteranordnung, Verfahren zum Herstellen einer Halbleiteranordnung und Leistungsumrichteranordnung
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE3855775T2 (de) Integrierte Schaltung mit kombinierten komplementären bipolaren und MOS-Transistoren auf gemeinsamem Substrat und Verfahren zu ihrer Herstellung
DE102011055185B4 (de) Integrierte Schaltung mit Feldeffekttransistor
DE102005049978A1 (de) Schaltungsanordnung für Tiefsetzsteller und Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements
DE10356081A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final