DE19606105A1 - Back-Source-MOSFET - Google Patents

Back-Source-MOSFET

Info

Publication number
DE19606105A1
DE19606105A1 DE19606105A DE19606105A DE19606105A1 DE 19606105 A1 DE19606105 A1 DE 19606105A1 DE 19606105 A DE19606105 A DE 19606105A DE 19606105 A DE19606105 A DE 19606105A DE 19606105 A1 DE19606105 A1 DE 19606105A1
Authority
DE
Germany
Prior art keywords
zone
source
base layer
drain
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19606105A
Other languages
English (en)
Other versions
DE19606105B4 (de
Inventor
Akio Kitamura
Naoto Fujishima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE19606105A1 publication Critical patent/DE19606105A1/de
Application granted granted Critical
Publication of DE19606105B4 publication Critical patent/DE19606105B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Description

Die vorliegende Erfindung bezieht sich auf Leistungs-MOSFETs (Feldeffekttransistoren mit einem Metall-Oxid-Halbleiteraufbau) mit hoher Durchbruchsspannung, die als Leistungselemente in Leistungs-ICs oder als diskrete Bauelemente verwendet werden.
In der letzten Zeit ist Leistungs-ICs große Aufmerksamkeit gewidmet worden, die Leistungsele­ mente mit hoher Durchbruchsspannung und eine Logikschaltung zur Steuerung der Leistungs­ elemente auf einem einzigen Chip unterbringen.
Fig. 10 ist eine Querschnittsansicht eines Leistungs-ICs gemäß dem Stand der Technik. In Fig. 10 sind ein Abschnitt eines lateralen MOSFETs eines Leistungsteils 1015 auf der linken Seite der Figur und ein CMOS-Transistor eines Logikteils 1014 auf der rechten Seite der Figur darge­ stellt. Der Leistungsteil 1015 und der Logikteil 1014 sind in einer n⁻ Basisschicht 1020 ausge­ bildet, welche epitaxial auf ein p⁺ Substrat 1018 aufgewachsen ist. Bei einigen Vorrichtungen wird gemäß Darstellung in Fig. 10 eine n⁺ vergrabene Zone 1019 zwischen dem Substrat 1018 und der Basisschicht 1020 ausgebildet. Auf der linken Seite der Figur ist eine p Basiszone 1002 in der Basisschicht 1020 ausgebildet. Eine n⁺ Sourcezone 1004 ist in der Basiszone 1002 ausgebildet. Im Abstand von der Basiszone 1002 ist eine n Draindriftzone 1005 ebenfalls in der Basisschicht 1020 ausgebildet. Eine n⁺ Drainzone 1006 ist in der Draindriftzone 1005 ausge­ bildet. Eine polykristalline Siliziumgateelektrode 1007 ist auf einem Gateoxidfilm 1008 ausgebil­ det, der seinerseits auf dem Abschnitt der Basiszone 1002 ausgebildet ist, welcher sich zwischen der Sourcezone 1004 und der Basisschicht 1020 erstreckt. Eine Sourceelektrode 1010 aus einer Aluminiumlegierung ist mit der Sourcezone 1004 verbunden. Eine Drainelek­ trode 1011 aus einer Aluminiumlegierung ist mit der Drainzone 1006 verbunden. Die Gateelek­ trode ist auf einen dicken LOCOS-Film 1009 hin verlängert, welcher auf der Draindriftzone 1005 ausgebildet ist. Die Gateelektrode 1007 ist mit einem Isolierfilm 1012 aus Phosphorsilikatglas (PSG) etc. bedeckt und von der Sourceelektrode 1010 isoliert.
In dem Logikteil 1014 sind eine p⁺ Sourcezone 1021 und eine p⁺ Drainzone 1022 in der Basis­ schicht 1020 ausgebildet. Eine Sourceelektrode 1031 ist mit der Sourcezone 1021 verbunden. Eine Drainelektrode 1032 ist mit der Drainzone 1022 verbunden. Eine Gateelektrode 1023 ist auf einem Gateoxidfilm 1029 ausgebildet. Die Basisschicht 1020, die Sourcezone 1021, die Drainzone 1022, die Sourceelektrode 1031, die Drainelektrode 1032 und die Gateelektrode 1023 bilden einen p-Kanal-MOSFET.
In der Basisschicht 1020 ist ein p Wannenzone 1027 ausgebildet. Eine n⁺ Sourcezone 1024 und eine n⁺ Drainzone 1025 sind in der Wannenzone 1027 ausgebildet. Eine Sourceelektrode 1033 ist mit der Sourcezone 1024 verbunden. Eine Drainelektrode 1034 ist mit der Drainzone 1025 verbunden. Eine Gateelektrode 1026 ist auf dem Gateoxidfilm 1029 ausgebildet. Die Basisschicht 1020, die Sourcezone 1024, die Drainzone 1025, die Sourceelektrode 1033, die Drainelektrode 1034 und die Gateelektrode 1026 bilden einen n-Kanal-MOSFET. Der p-Kanal- MOSFET und der n-Kanal-MOSFET bilden eine CMOS-Schaltung (einen "CMOS-Transistor").
Der Leistungs IC von Fig. 10 steuert die Ausgangsleistung des Leistungsteils 1015 auf der Basis der Betriebsergebnisse des Logikteils 1014.
Fig. 11 ist eine Querschnittsansicht eines anderen Leistungs-ICs gemäß dem Stand der Technik. In Fig. 11 sind auf der linken Seite der Figur ein Teil eines Vertikal-MOSFETs eines Leistungs­ teils 111 5 und auf der rechten Seite der Figur ein CMOS-Transistor eines Logikteils 1114 dargestellt. Der Leistungsteil 1115 und der Logikteil 1114 sind in einer n⁻ Basisschicht 1120 ausgebildet, welche auf ein n⁺ Substrat 1101 geschichtet ist. Auf der linken Seite der Figur ist in der Basisschicht 11 20 eine p Basisschicht 1102 ausgebildet. Eine n⁺ Sourceschicht 1104 ist auf der Basisschicht 1102 ausgebildet. Ein Graben oder Trench 1113 ist ausgehend von der Oberfläche der Sourceschicht 1104 hinunter zur Basisschicht 1120 ausgebildet. Eine Gateelek­ trode 1107, die unter Zwischenlage eines Gateoxidfilms 1108 der freiliegenden Seitenfläche der Basisschicht 1102 gegenüberliegt, ist in dem Graben 1113 ausgebildet. Eine Sourceelektrode 1110 aus einer Aluminiumlegierung kontaktiert die Sourcezone 1104. Eine Drainelektrode 1111 kontaktiert die Rückseite des Substrats 1101. Die Gateelektrode 1107 ist mit einem Isolierfilm 1112 aus Phosphorsilikatglas (PSG) etc. bedeckt und von der Sourceelektrode 1110 isoliert. Dieser Leistungsteil wird "Vertikal-MOSFET" genannt, da die Sourceelektrode 1110 und die Drainelektrode 1111 auf den jeweiligen Hauptflächen des Halbleiterwafers angeordnet sind und Strom in dessen Dickenrichtung fließt. Da eine CMOS-Schaltung in dem Logikteil 1114 in nahezu der gleichen Weise wie bei Fig. 10 durch einen p- und einen n-Kanal-MOSFET ausgebil­ det ist, kann die Erläuterung des Logikteils 1114 an dieser Stelle unterbleiben.
Da bei dem Leistungsteil 1115 von Fig. 11 die Sourceelektrode 1110 und die Drainelektrode 1111 des MOSFETs gesondert auf den jeweiligen Hauptflächen des Halbleitersubstrats ange­ ordnet sind, und da ein Kanal unter der Innenfläche des Grabens 1113 geschaffen wird, ermög­ licht der Vertikal-MOSFET von Fig. 11 die Integration von mehr Leistungselementeinheiten sowie die Erhöhung der Stromkapazität pro Flächeneinheit der Halbleitersubstratoberfläche.
Es gibt zwei Wege zur Auslegung des Leistungs-ICs. Ein Weg zielt auf die hohe Durchbruchs­ spannung der Vorrichtung, ein anderer auf die Leistung des ICs ab. Der Leistungs-IC von Fig. 10 ist im Hinblick auf die hohe Durchbruchsspannung der Vorrichtung ausgelegt. Da die Source und die Drain des Leistungsteils 1015 auf einer Fläche des Halbleitersubstrats ausgebildet sind, ist die Verdrahtung kompliziert, die Strombelastbarkeit wird nicht so erhöht und der Durch­ laßwiderstand nicht so verringert, wie es erwünscht wäre.
Der Leistungs-IC von Fig. 11 ist im Hinblick auf die Leistung ausgelegt. Da die Sourceelektrode 1110 und die Drainelektrode 1111 auf den jeweiligen Hauptflächen des Halbleitersubstrats getrennt sind, kann eine komplizierte Verdrahtung vermieden werden. Da die Stromkapazität pro Flächeneinheit des Halbleitersubstrats durch Integration hoher Dichte erhöht werden kann, wird die Strombelastbarkeit erhöht und der Durchlaßwiderstand verringert. Da sich jedoch der Logik­ teil 1114 in einer isolierten Insel befindet, die parallel zu dem Vertikal-MOSFET des Leistungs­ teils 1115 ausgebildet ist, wird das Halbleitersubstrat des Logikteils 1114 gemeinsam mit der Drainzone des Leistungsteils 1115 benutzt. Wegen dieses Aufbaus können durch eine Änderung der Drainspannung Störungen in dem Logikteil 1114 verursacht werden.
Ausgehend von dem Voranstehenden, ist es eine Aufgabe der vorliegenden Erfindung, einen MOSFET zu schaffen, der einen zur Erhöhung der Strombelastbarkeit, zur Verringerung des Durchlaßwiderstands und zur Vermeidung der Erzeugung von Störungen in dem Logikteil geeigneten Aufbau besitzt.
Diese Aufgabe wird erfindungsgemäß durch einen Back-Source-MOSFET gemäß den Ansprü­ chen 1, 7 bzw. 8 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Bei dem Back-Source-MOSFET, bei dem die Sourcezone des ersten Leitungstyps mit dem Halb­ leitersubstrat des ersten Leitungstyps verbunden ist und die Sourceelektrode auf der zweiten Fläche (Rückfläche) des Halbleitersubstrats ausgebildet ist, sind die Source- und die Drainelek­ trode auf jeweiligen Hauptflächen des Halbleitersubstrats voneinander getrennt, und dessen Substrat ist auf das Sourcepotential gesetzt. Das Substratpotential wird von der Sourceelek­ trode stabilisiert, die auf der Rückfläche des Halbleitersubstrats angeordnet ist und deren Poten­ tial sich nicht ändert.
Dadurch, daß die Sourcezone des ersten Leitungstyps von der Oberfläche der Basisschicht des zweiten Leitungstyps hinunter zum Halbleitersubstrat des ersten Leitungstyps ausgebildet wird, ist die Sourcezone mit dem Halbleitersubstrat verbunden, und die Sourceelektrode kann an der Rückfläche des Halbleitersubstrats ausgebildet werden.
Durch Ausbilden eines Grabens von der Oberfläche der Sourcezone des ersten Leitungstyps oder, indem weiterhin ein Leiter in dem Graben zum Verbinden der Sourcezone des ersten Leitungstyps mit dem Halbleitersubstrats des ersten Leitungstyps vergraben wird, kann die Sourceelektrode an der Rückfläche des Halbleitersubstrats ausgebildet werden.
Indem weiterhin die Sourcezone und das Halbleitersubstrat mit der Basisschicht des zweiten Leitungstyps über den in dem Graben vergrabenen Leiter verbunden werden, ist es nicht nötig, den Back-Source-MOSFET mit gesonderten Mitteln zum elektrischen Verbinden der Basisschicht mit der Sourcezone und dem Halbleitersubstrat vorzusehen.
Dadurch, daß ein Isolierfilm wenigstens auf einem Teil der Grenze zwischen dem Halbleitersub­ strat und der Basisschicht ausgebildet wird, wird der Einfluß des Substratpotentials des Back- Source-MOSFETs verringert, und das Potential der CMOS-Anordnung in dem Logikteil stabili­ siert.
Auch bei dem Back-Source-MOSFET nach Anspruch 7 sind die Sourceelektrode und die Drain­ elektrode voneinander getrennt auf jeweiligen Hauptflächen des Halbleitersubstrats ausgebildet.
Dadurch, daß die Sourceelektrode, deren Potential sich nicht ändert, auf der Rückfläche des Halbleitersubstrats ausgebildet wird, wird das Substratpotential stabilisiert.
Durch Vergraben eines Leiters in dem Graben zur Verbindung des Halbleitersubstrats des ersten Leitungstyps mit der Basisschicht des zweiten Leitungstyps ist es nicht nötig, den Back-Source- MOSFET mit einer gesonderten Kurzschlußeinrichtung zu versehen.
Wenn die Basisschicht des zweiten Leitungstyps durch eine solche des ersten Leitungstyps ersetzt wird (Anspruch 9) erhält man einen Verarmungs-MOSFET.
Zusammenfassend ist also die vorliegende Erfindung insbesondere mit den folgenden Vorteilen verbinden:
Dadurch, daß bei dem Back-Source-MOSFET die Sourceelektrode und die Drainelektrode getrennt auf jeweiligen (insbes. gegenüberliegenden) Hauptflächen des Wafers angeordnet sind werden das Verdrahtungsmuster vereinfacht und der Verdrahtungswiderstand deutlich verrin­ gert. Indem dabei ferner die Sourcezone elektrisch mit dem Substrat verbunden wird und die Sourceelektrode an der Rückseite des Substrats angeordnet wird, wird das Substratpotential stabil, so daß keine Störung in einem Logikteil zu befürchten ist, das mit dem MOSFET als Leistungsteil in einem Leistungs-IC enthalten ist.
Durch Einsatz eines Substrats mit dielektrischer Trennung können solche Störungen des Logik­ teils mit noch größerer Sicherheit verhindert werden.
Durch Einsatz eines Grabens (Trenchs) kann der Flächenbedarf zur elektrischen Verbindung zwischen Sourcezone und Substrat auf ein Minimum verringert werden und außerdem die zur Ausbildung der Diffusionsschicht für diesen Kurzschluß erforderliche Zeit verkürzt werden.
Die gemeinsame Verwendung von Substrat mit dielektrischer Trennung und Graben ermöglicht die gleichzeitige Erzielung der Vorteile beider.
Ein niedriger Durchlaßwiderstand und geringe Störungen werden auch durch Einsatz des Trench-MOSFET-Aufbaus realisiert, bei dem das Substrat als Sourcezone verwendet wird, was eine höhere Integrationsdichte erlaubt.
Bevorzugte Ausführungsformen der Erfindung werden nachfolgend anhand der Zeichnungen näher erläutert. Da die vorliegende Erfindung auf einen diskreten MOSFET anwendbar ist, wird, obwohl die nachfolgenden Ausführungsformen beispielhaft anhand von Leistungselementen beschrieben werden, die in einen Leistungs-IC integriert sind, bei einigen Ausführungsformen nur der MOSFET-Aufbau beschrieben. Da sich die MOSFETs gemäß der Erfindung dadurch auszeichnen, daß die Sourceelektrode an der Rückfläche des Halbleitersubstrats (engl.: back face) angeordnet ist, werden die MOSFETs der Erfindung in der auf diesem Gebiet üblichen anglo-amerikanischen Terminologie als "Back-Source-MOSFET" bezeichnet.
In den Zeichnungen sind:
Fig. 1 eine Querschnittsansicht eines Leistungs-ICs, der eine erste Ausführungsform eines Back-Source-MOSFETs gemäß der vorliegenden Erfindung enthält,
Fig. 2 bis 6 je eine Querschnittsansicht einer zweiten bis sechsten Ausführungsform eines Back-Source-MOSFETs gemäß der vorliegenden Erfindung,
Fig. 7 eine Querschnittsansicht eines Leistungs-ICs, der eine siebte Ausführungsform eines Back-Source-MOSFETs gemäß der vorliegenden Erfindung enthält,
Fig. 8 und 9 eine Querschnittsansicht einer achten bzw. neunten Ausführungsform eines Back-Source-MOSFETs gemäß der vorliegenden Erfindung,
Fig. 10 eine Querschnittsansicht eines Leistungs-ICs gemäß dem Stand der Technik, und
Fig. 11 eine Querschnittsansicht eines anderen Leistungs-ICs gemäß dem Stand der Technik.
Auf der linken Seite in Fig. 1 ist ein Teil eines Lateral-MOSFETs eines Leistungsteils 115 darge­ stellt. Ein CMOS-Transistor eines Logikteils 114 ist rechts in der Figur dargestellt. Der Leistungsteil 115 und der Logikteil 114 sind in einer p Basisschicht 102 mit einer Störstellen­ konzentration von etwa 5 × 10¹⁶ cm-3 und einer Dicke von etwa 4 µm ausgebildet, welche epitaxial auf ein n⁺ Substrat 101 mit einer Störstellenkonzentration von etwa 1 × 10²⁰ cm-3 geschichtet ist. Auf der linken Seite der Figur ist ausgehend von der Oberfläche der Basisschicht 102 eine n⁺ Sourcezone 104 so tiefreichend ausgebildet, daß sie das Substrat 101 erreicht. Eine n Draindriftzone 105, die flacher ist als die Sourcezone 104 und von dieser beabstandet ist, ist in der Basisschicht 102 ausgebildet. Eine n⁺ Drainzone 106 ist ausgehend von einem Teil der Oberfläche der Draindriftzone 105 ausgebildet. Eine polykristalline Siliziumgateelektrode 107 befindet sich unter Zwischenlage eines Gateoxidfilms 108 auf einem Abschnitt der Basis­ schicht 102. Dieser Abschnitt der Basisschicht 102 erstreckt sich zwischen der Sourcezone 104 und der Draindriftzone 105. Die Gateelektrode 107 ist auf ihrer der Drainzone 106 zuge­ wandten Seite auf einen dicken Oxidfilm (LOCOS) 109 verlängert. Auf diese Weise ist ein n- Kanal-MOSFET gebildet.
In dem Logikteil 114 sind eine n⁺ Sourcezone 124 und eine n⁺ Drainzone 125 in der Basis­ schicht 102 ausgebildet. Eine Sourceelektrode 133 ist mit der Sourcezone 124 verbunden. Eine Drainelektrode 134 ist mit der Drainzone 125 verbunden. Die Basisschicht 102, die Sourcezone 124, die Drainzone 125, die Sourceelektrode 133, die Drainelektrode 134 und die Gateelektrode 126 bilden einen n-Kanal-MOSFET.
Eine n Wannenzone 128 ist in der Basisschicht 102 ausgebildet. Eine p⁺ Sourcezone 121 und eine p⁺ Drainzone 122 sind in der Wannenzone 128 ausgebildet. Eine Sourceelektrode 131 ist mit der Sourcezone 121 verbunden. Eine Drainelektrode 132 ist mit der Drainzone 122 verbun­ den. Die Wannenzone 128, die Sourcezone 121, die Drainzone 122, die Sourceelektrode 131, die Drainelektrode 132 und eine Gateelektrode 123 bilden einen p-Kanal-MOSFET. Der p-Kanal- MOSFET und der n-Kanal-MOSFET bilden eine CMOS-Schaltung (einen "CMOS-Transistor").
Zum Betrieb des Leistungs-ICs von Fig. 1 wird eine positive Spannung an die Gateelektrode 107 des Leistungsteils 115 auf der Basis des betriebsmäßigen Ergebnisses der CMOS-Transistor­ schaltung des Logikteils 114 angelegt. Dann wird ein Kanal unter der Oberfläche des Abschnitts der Basisschicht 102 gebildet, der sich zwischen der Sourcezone 104 und der Draindriftzone 105 erstreckt. Der von der Drainelektrode 111 zur Sourceelektrode 110 fließende Ausgangs­ strom wird durch die Schaffung des Kanals gesteuert.
Da die Sourcezone 104 bis zu 5 µm tief diffundiert ist und da die Sourcezone 104 und das Substrat 101 elektrisch völlig miteinander verbunden sind, wirkt ein auf der gesamten Rückflä­ che des Substrats 101 ausgebildeter Aluminiumlegierungsfilm als die Sourceelektrode 110. Die Drainelektrode 111 ist, im Kontakt mit der Drainzone 106, über die gesamte Oberseite bzw. Vorderfläche des Substrats 101 ausgebildet. Dadurch, daß auf diese Weise die Sourceelektrode 110 und die Drainelektrode 111 auf der Rückfläche bzw. der Ober- oder Vorderfläche des Substrats ausgebildet werden, wird die Verdrahtungsfläche vergrößert, der Verdrahtungswider­ stand stark verringert und der Durchlaßwiderstand des MOSFETs gesenkt. Indem darüberhinaus eine Strahlungsplatte bzw. ein Kühlkörper auf der auf dem Substrat 101 ausgebildeten Source­ elektrode 110 angeordnet wird, wird ein großer Ausgangsstrom verglichen mit dem üblicher diskreter Vorrichtungen ermöglicht.
Die den Logikteil 114 bildende CMOS-Anordnung ist gemäß Darstellung in Fig. 1 auf der Basis­ schicht 102 ausgebildet. Das Substrat 101, das zugleich die Source des n-Kanal-MOSFETs des Leistungsteils 11 5 ist, ist auf Massepotential festgelegt, wenn es an die Niederspannungsseite angeschlossen ist wie bei einer H-Brückenschaltung, Wechselrichterschaltung, etc. Infolge dieses Potentialschemas ist das Potential der Basisschicht 102, das heißt das Substrat des Logikteils 114 stabilisiert, womit verhindert wird, daß Störungen in dem Logikteil 114 verur­ sacht werden.
Fig. 2 zeigt im Querschnitt eine zweite Ausführungsform eines Back-Source-MOSFETs. Bei dem in Fig. 2 gezeigten Leistungsteil 215 ist anstelle der tiefen Sourcezone 104 der ersten Ausfüh­ rungsform eine flache n⁺ Sourcezone 204 ausgehend von der Oberfläche einer p Basisschicht 202, die auf einem n⁺ Substrat 201 ausgebildet ist, gebildet. Ein Graben oder Trench 213 ist bis zu 5 µm tief von der Oberfläche der Sourcezone 204 ausgebildet. Eine n Seitenwandzone 216 ist durch Implantation von Donator-Störstellenionen von den Seiten- und Bodenflächen des Grabens 213 ausgebildet. Ein Isolierfilm 212, ein Oxidfilm, etc., ist mittels Plasma-CVD in dem Graben 213 vergraben. Der Leistungsteil 215 ist dadurch mit derselben Funktion versehen wie die der ersten Ausführungsform, daß die Sourcezone 204 und das Substrat 201 über die Seitenwandzone 216 verbunden werden und eine Sourceelektrode 210 und eine Drainelektrode 211 an der Rückfläche bzw. der oberen oder Vorderfläche des Substrats angeordnet werden. Da die Sourcezone 204 bei der zweiten Ausführungsform nicht bis zu 5 µm tief diffundiert werden muß werden die Diffusionszeit und das Element-Rastermaß bzw. der Elementabstand verkürzt. Anders ausgedrückt, der Durchlaßwiderstand pro Flächeneinheit des Halbleitersub­ strats wird weiter gesenkt.
Fig. 3 zeigt im Querschnitt eine dritte Ausführungsform eines Back-Source-MOSFETs. Bei dem in Fig. 3 gezeigten Leistungsteil 315 ist ein Graben oder Trench 313 bis zu 5 µm von der Ober­ fläche der p Basisschicht 302 eingebracht. Eine n⁺ Sourcezone 304 ist durch Implantation von Donator-Störstellenionen von den Seiten und Bodenflächen des Grabens 313 ausgebildet. Der Leistungsteil 315 ist dadurch mit derselben Funktion wie diejenige der ersten Ausführungsform versehen, daß die Sourcezone 304 und das Substrat 301 auf diese Weise verbunden sind und eine Sourceelektrode 310 und eine Drainelektrode 311 auf der Rückfläche bzw. der oberen oder Vorderfläche des Substrats angeordnet werden. Bei der driften Ausführungsform können die Sourcezone und eine n Seitenwandzone gleichzeitig ausgebildet werden.
Fig. 4 zeigt im Querschnitt eine vierte Ausführungsform eines Back-Source-MOSFETs. Wie in Fig. 4 gezeigt, ist vor Ausbildung eines Grabens oder Trenchs durch Ionenimplantation eine n⁺ Sourcezone 404 flach ausgebildet. Dann ist der Graben 413 von der Oberfläche der Sourcezone 404 aus ausgebildet. Die Sourcezone 404 und ein n⁺ Substrat 401 sind dadurch elektrisch miteinander verbunden, daß ein elektrischer Leiter 417 in dem Graben 413 vergraben wird. Eine Aluminiumlegierung oder in einigen Fällen Silizide etc. von Metallen mit einem hohen Schmelz­ punkt können für den elektrischen Leiter 417 verwendet werden.
Bei den in den Fig. 1, 2 und 3 gezeigten Ausführungsformen wird der Kanal teilweise für die elektrische Verbindung der Basisschicht 102, 202 oder 302 mit der Sourcezone 104, 204 bzw. 304 eingesetzt. Da die Sourcezone 404 mit der Basisschicht 402 an der Seitenfläche des Grabens 413 sowie mit dem Substrat 401 durch Vergraben des elektrischen Leiters 417 verbunden ist, wird der Kanal bei der vierten Ausführungsform zur Gänze zur Ansteuerung des Back-Source-MOSFETs verwendet. Auch bei der vierten Ausführungsform ist die Verdrahtungs­ fläche vergrößert, der Verdrahtungswiderstand stark verringert, der Durchlaßwiderstand des MOSFETs gesenkt und das Auftreten von Störungen verhindert
Fig. 5 ist eine Querschnittsansicht einer fünften Ausführungsform eines Back-Source-MOSFETs. Obwohl die fünfte Ausführungsform in ihrem Aufbau der ersten Ausführungsform ziemlich ähnlich ist, unterscheidet sie sich doch von der ersten Ausführungsform darin, daß sie ein SOI- Substrat 501 einer Art mit dielektrischer Trennung einsetzt und ein Oxidfilm 503 zwischen dem n⁺ Substrat 501 und einer p Basisschicht 502 ausgebildet ist. Der Oxidfilm 503 erstreckt sich nicht unter eine n⁺ Sourcezone 504, so daß das Substrat 501 und die Sourcezone 504 elek­ trisch miteinander verbunden werden können. Da der CMOS-Transistor eines Logikteils 514 in der Basisschicht 502 durch den Oxidfilm 503 völlig isoliert von dem Substrat 501, das heißt der Source des MOSFETs des Leistungsteils 515 ausgebildet ist, ist das Substratpotential des einschichtigen Logikteils 514 stabil. Das SOI-Substrat, das einen Teil aufweist, wo der Trenn- Oxidfilm 503 nicht ausgebildet ist, wird durch Laminieren von Wafern erhalten, auf welchen zuvor ein Oxidfilm in einem bestimmten Muster ausgebildet wurde, oder durch selektives Implantieren von Sauerstoffionen.
Fig. 6 zeigt einen Querschnitt einer sechsten Ausführungsform eines Back-Source-MOSFETs. Bei der sechsten Ausführungsform wird ein Substrat 601 des Typs mit dielektrischer Trennung verwendet. Ein Graben oder Trench 613 ist in gleicher Weise wie bei der vierten Ausführungs­ form ausgebildet. Eine n⁺ Sourcezone 604 und das n⁺ Substrat 601 sind miteinander über einen elektrischen Leiter 617 verbunden, der in dem Graben 613 vergraben ist. Da der CMOS- Transistor eines Logikteils in einer p Basisschicht 602 durch einen gemäß Darstellung in Fig. 6 angeordneten Oxidfilm 603 vollständig isoliert von dem Substrat 601, das heißt der Source des MOSFETs des Leistungsteils ausgebildet ist, ist das Substratpotential des einschichtigen Logik­ teils stabil. Da es nicht nötig ist, den Trenn-Oxidfilm 603 in einem bestimmten Muster auszubil­ den, kann der Back-Source-MOSFET leicht hergestellt werden.
Fig. 7 ist eine Querschnittsansicht eines Leistungs-ICs, der eine siebte Ausführungsform eines Back-Source-MOSFETs gemäß der vorliegenden Erfindung enthält. Auf der linken Seite in Fig. 7 ist ein Teil eines Lateral-MOSFETs eines Leistungsteils 715 dargestellt. Auf der rechten Seite der Figur ist ein CMOS-Transistor eines Logikteils 714 dargestellt. Der Leistungsteil 715 und der Logikteil 714 sind in einer p Basisschicht 702 mit einer Störstellenkonzentration von etwa 5 × 10¹⁶ cm-3 und etwa 5 µm Dicke ausgebildet, welche auf ein n⁺ Substrat 701 mit einer Stör­ stellenkonzentration von etwa 1 × 10²⁰ cm-3 geschichtet ist. Auf der linken Seite der Figur ist eine n Draindriftzone 705 durch Ionenimplantation und nachfolgende Wärmebehandlung bis zu 3 µm tief von der Substratoberfläche ausgebildet. Eine n⁺ Drainzone 706 ist auf der Draindrift­ zone 705 ausgebildet. Dann ist ein Graben oder Trench 713 bis zu 5,5 µm tief ausgebildet und zur Bildung einer Gateelektrode 707 mit polykristallinem Silizium gefüllt, das durch ein CVD Verfahren unter reduziertem Druck abgeschieden wird. Die Gateelektrode 707 ist so ausgebil­ det, daß sie unter Zwischenlage eines Gateoxidfilms 708 der zum Graben 713 freiliegenden Fläche der Basisschicht 702 gegenüberliegt. Das Substrat 701 wirkt dann als eine Sourcezone, an deren Rückseite eine Sourceelektrode 710 aus einer Aluminiumlegierung ausgebildet ist. Eine Drainelektrode 711 ist mit der Drainzone 706 verbunden. Diese Bestandteile bilden einen Back- Source-MOSFET.
Die Sourceelektrode 710 und die Drainelektrode 711 werden auf gleiche Weise wie bei den oben beschriebenen Ausführungsformen durch Anlegen einer positiven Spannung an die Gate­ elektrode 707 elektrisch miteinander verbunden. Durch den Aufbau der siebten Ausführungs­ form wird das Element-Rastermaß bzw. der Abstand zwischen den Elementen erheblich verkürzt, und der Durchlaßwiderstand pro Flächeneinheit stark verringert. Da die Sourceelek­ trode 710 auf der Rückfläche des Substrats 701 ausgebildet ist, wird der Verdrahtungswider­ stand reduziert und ein großer Ausgangsstrom ermöglicht.
In dem Logikteil 714 sind in der Basisschicht 702 eine n⁺ Sourcezone 724 und eine n⁺ Drain­ zone 725 ausgebildet. Eine Sourceelektrode 733 ist mit der Sourcezone 724 verbunden. Eine Drainelektrode 734 ist mit der Drainzone 725 verbunden. Die Basisschicht 702, die Sourcezone 724, die Drainzone 725, die Sourceelektrode 733, die Drainelektrode 734 und eine Gateelek­ trode 726 bilden einen n-Kanal-MOSFET.
In der Basisschicht 702 ist eine n Wannenzone 728 ausgebildet. Eine p⁺ Sourcezone 721 und eine p⁺ Drainzone 722 sind in der Wannenzone 728 ausgebildet. Eine Sourceelektrode 731 ist mit der Sourcezone 721 verbunden. Eine Drainelektrode 732 ist mit der Drainzone 722 verbun­ den. Die Wannenzone 728, die Sourcezone 721, die Drainzone 722, die Sourceelektrode 731, die Drainelektrode 732 und eine Gateelektrode 723 bilden eine p-Kanal-MOSFET. Der p-Kanal- MOSFET und der n-Kanal-MOSFET bilden eine CMOS-Schaltung (einen "CMOS-Transistor").
Die zum Logikteil 714 gehörende CMOS-Schaltung ist gemäß Darstellung in Fig. 7 auf der Basisschicht 702 ausgebildet. Das Substrat 701, das zugleich die Source des n-Kanal-MOSFETs ist, ist auf Massepotential fixiert, wenn es mit der Niederspannungsseite verbunden wird, wie bei einer H-Brückenschaltung, Wechselrichterschaltung etc. Infolge dieses Potentialschemas, ist das Potential der Basisschicht 702, das heißt das Substrat des Logikteils 714 stabilisiert, was verhindert, daß Störungen in dem Logikteil 714 auftreten.
Bei der siebten Ausführungsform gemäß Fig. 7 kann die Draindriftzone 705 des Back-Source- MOSFETs durch epitaxiales Wachsen ausgebildet werden. Durch dieses Wachstumsverfahren wird die Störstellenkonzentration in der gesamten Draindriftzone 705 gleich gemacht, wodurch die Störstellenmenge zur weiteren Verringerung des Durchlaßwiderstands erhöht werden kann.
Fig. 8 ist eine Querschnittsansicht einer achten Ausführungsform eines Back-Source-MOSFETs. Obwohl die achte Ausführungsform einen Aufbau ähnlich dem der siebten Ausführungsform von Fig. 7 aufweist, ist anstelle der p Epitaxialschicht oder Basisschicht 702 eine n⁻ Basis­ schicht 820 durch Aufschichten einer leicht dotierten n Epitaxialschicht auf ein n⁺ Substrat 801 ausgebildet. Eine n Draindriftzone 805 und eine n⁺ Drainzone 806 sind von der Oberfläche der Basisschicht 820 aus ausgebildet. Dieser Back-Source-MOSFET ist normalerweise leitend und wird dadurch gesperrt, daß die Gatespannung negativ gemacht wird, um die Basisschicht 820 von ihrer der in dem Graben 813 ausgebildeten Gateelektrode 807 zugewandten Oberfläche zu verarmen. Durch diesen Aufbau der achten Ausführungsform wird der Kanalwiderstand stark verringert und eine weitere Senkung des Durchlaßwiderstand ermöglicht.
Fig. 9 ist eine Querschnittsansicht einer neunten Ausführungsform eines Back-Source- MOSFETs. Obwohl die neunte Ausführungsform einen ähnlichen Aufbau aufweist wie die siebte Ausführungsform von Fig. 7, ist bei dieser neunten Ausführungsform ein elektrischer Leiter 917 zwischen einem n⁺ Substrat 901 und einer p Basisschicht 902 vergraben. Das Potential der Basisschicht 902 wird stabilisiert, indem das Substrat 901 und die Basisschicht 902 über den elektrischen Leiter 917 elektrisch miteinander verbunden werden. Polykristallines Silizium oder Metallsilizide mit hohem Schmelzpunkt werden für den elektrischen Leiter 91 7 verwendet.
Obwohl die vorliegende Erfindung anhand von n-Kanal-MOSFETs beschrieben wurde, die in einer p Basisschicht auf einen n Substrat ausgebildet sind, ist für Fachleute evident, daß die vorliegende Erfindung auf p-Kanal-MOSFETs anwendbar ist, die einer n Basisschicht auf einem p Substrat ausgebildet werden.

Claims (11)

1. Back-Source-MOSFET, umfassend:
ein Halbleitersubstrat (101; 201; 301; 401; 501; 601) eines ersten Leitungstyps (n),
eine auf einer ersten Fläche des Halbleitersubstrats ausgebildete Basisschicht (102; 202; 302; 402; 502; 602) eines zweiten Leitungstyps (p),
eine in der Basisschicht ausgebildete Sourcezone (104; 204; 304; 404; 504; 604) des ersten Leitungstyps, die mit dem Halbleitersubstrat verbunden ist,
eine in der Basisschicht ausgebildete Draindriftzone (105) des ersten Leitungstyps,
eine in der Draindriftzone ausgebildete Drainzone (106) des ersten Leitungstyps,
eine Gateelektrode (107), die unter Zwischenlage eines Gateisolierfilms (108) auf dem Abschnitt der Basisschicht ausgebildet ist, der sich zwischen der Sourcezone und der Draindrift­ zone erstreckt,
eine mit der Drainzone verbundene Drainelektrode (111, 211, 311, 411), und eine auf einer zweiten Fläche des Halbleitersubstrats ausgebildete, mit der Sourcezone verbundene Sourceelektrode (110; 210; 310; 410).
2. MOSFET nach Anspruch 1, bei dem die Sourcezone (104; 304) eine sich von der Oberfläche der Basisschicht (102; 302) zum Halbleitersubstrat (101; 301) erstreckende Diffu­ sionsschicht umfaßt.
3. MOSFET nach Anspruch 1, ferner umfassend einen ausgehend von der Oberfläche der Sourcezone (204) ausgebildeten Graben (213) und eine durch Diffusion von Störstellenionen von der Innenfläche des Grabens her ausgebildete Diffusionszone (216), welche die Sourcezone (204) und das Halbleitersubstrat (201) miteinander verbindet.
4. MOSFET nach Anspruch 1, ferner umfassend einen von der Oberfläche der Source­ zone (404) hinunter zum Halbleitersubstrat (401) ausgebildeten Graben (413) und einen in den Graben gefüllten Leiter (417), der die Sourcezone und das Halbleitersubstrat (401) miteinander verbindet.
5. MOSFET nach Anspruch 4, bei dem die Sourcezone (404) und das Halbleitersub­ strat (401) über den Leiter (417) mit der Basisschicht (402) verbunden sind.
6. MOSFET nach einem der Ansprüche 1 bis 5, ferner umfassend einen Isolierfilm (503; 603) der wenigstens auf einem Teil der Grenze zwischen dem Halbleitersubstrat (501; 601) und der Basisschicht (502; 602) ausgebildet ist.
7. Back-Source-MOSFET, umfassend:
ein Halbleitersubstrat (701) eines ersten Leitungstyps (n),
eine auf einer ersten Fläche des Halbleitersubstrats ausgebildete Basisschicht (702) eines zweiten Leitungstyps (p),
eine auf der Basisschicht ausgebildete Draindriftzone (705) des ersten Leitungstyps,
eine auf der Draindriftzone ausgebildete Drainzone (706),
einen von der Oberfläche der Drainzone bis hin zum Halbleitersubstrat ausgebildeten Graben (713),
eine in dem Graben ausgebildete Gateelektrode (707), die unter Zwischenlage eines Gateoxidfilms (708) der zum Graben hin freiliegenden Oberfläche der Basisschicht (702) gegen­ überliegt,
eine auf einer zweiten Fläche des Halbleitersubstrats (701) ausgebildete Sourceelek­ trode (710), und
eine mit der Drainzone (706) verbundene Drainelektrode (711).
8. MOSFET nach Anspruch 7, bei dem ein elektrischer Leiter (917) zwischen dem Halbleitersubstrat (901) und der Basisschicht (902) vergraben ist und beide elektrisch miteinan­ der verbindet.
9. Back-Source-MOSFET, umfassend:
ein Halbleitersubstrat (801) eines ersten Leitungstyps (n), eine auf einer ersten Fläche des Halbleitersubstrats ausgebildete Basisschicht (820) des ersten Leitungstyps,
eine auf der Basisschicht ausgebildete Draindriftzone (805) des ersten Leitungstyps,
eine auf der Draindriftzone ausgebildete Drainzone (806), einen von der Oberfläche der Drainzone bis hin zum Halbleitersubstrat ausgebildeten Graben (813),
eine in dem Graben ausgebildete Gateelektrode (807), die unter Zwischenlage eines Gateoxidfilms (808) der zum Graben hin freiliegenden Oberfläche der Basisschicht (820) gegen­ überliegt,
eine auf einer zweiten Fläche des Halbleitersubstrats (801) ausgebildete Sourceelek­ trode (810), und
eine mit der Drainzone (806) verbundene Drainelektrode (811).
10. MOSFET nach einem der vorhergehenden Ansprüche, ferner umfassend eine CMOS-Anordnung einer Logikschaltung (114; 714), die in der Basisschicht (102; 702) ausge­ bildet ist.
11. MOSFET nach Anspruch 7, ferner umfassend einen in dem Graben vergrabenen Leiter, über den das Halbleitersubstrat und die Basisschicht verbunden sind.
DE19606105A 1995-02-21 1996-02-19 Back-Source-MOSFET Expired - Fee Related DE19606105B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03128495A JP3291958B2 (ja) 1995-02-21 1995-02-21 バックソースｍｏｓｆｅｔ
JP31284/95 1995-02-21

Publications (2)

Publication Number Publication Date
DE19606105A1 true DE19606105A1 (de) 1996-08-22
DE19606105B4 DE19606105B4 (de) 2006-08-24

Family

ID=12327023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19606105A Expired - Fee Related DE19606105B4 (de) 1995-02-21 1996-02-19 Back-Source-MOSFET

Country Status (3)

Country Link
US (1) US5760440A (de)
JP (1) JP3291958B2 (de)
DE (1) DE19606105B4 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0833392A2 (de) * 1996-09-19 1998-04-01 Siemens Aktiengesellschaft Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
WO1999036964A1 (de) * 1998-01-15 1999-07-22 Siemens Aktiengesellschaft Fet mit source-substratanschluss
DE102004024885A1 (de) * 2004-05-19 2005-12-22 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004041198A1 (de) * 2004-08-25 2006-03-02 Infineon Technologies Austria Ag Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
DE19801095B4 (de) * 1998-01-14 2007-12-13 Infineon Technologies Ag Leistungs-MOSFET
DE10042226B4 (de) * 2000-08-28 2014-12-24 Infineon Technologies Ag Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung
US9852945B2 (en) 2012-10-31 2017-12-26 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device having a cell field portion and a contact area

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781804B1 (en) 1997-06-17 2004-08-24 Sgs-Thomson Microelectronics S.A. Protection of the logic well of a component including an integrated MOS power transistor
FR2764735B1 (fr) * 1997-06-17 1999-08-27 Sgs Thomson Microelectronics Protection du caisson logique d'un composant incluant un transistor mos de puissance integre
US6063678A (en) * 1998-05-04 2000-05-16 Xemod, Inc. Fabrication of lateral RF MOS devices with enhanced RF properties
DE19923522A1 (de) * 1999-05-21 2000-11-30 Siemens Ag Source-Down-Leistungstransistor
JP2001094094A (ja) 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
EP1187220A3 (de) 2000-09-11 2007-10-10 Kabushiki Kaisha Toshiba MOS-Feldeffekttransistor mit reduziertem Anschaltwiderstand
US6768171B2 (en) * 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
US6552389B2 (en) 2000-12-14 2003-04-22 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
JP2002270840A (ja) * 2001-03-09 2002-09-20 Toshiba Corp パワーｍｏｓｆｅｔ
JP2002270830A (ja) * 2001-03-12 2002-09-20 Fuji Electric Co Ltd 半導体装置
FR2826183A1 (fr) * 2001-06-15 2002-12-20 St Microelectronics Sa Transistor mos de puissance lateral
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6600182B2 (en) * 2001-09-26 2003-07-29 Vladimir Rumennik High current field-effect transistor
US6555883B1 (en) 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
EP1461903B1 (de) * 2001-12-31 2007-07-18 ECI Telecom Ltd. Technik zur bestimmung von konnektivitätslösungen für netzwerkelemente
US7279743B2 (en) 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
US8183629B2 (en) * 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
US6906380B1 (en) 2004-05-13 2005-06-14 Vishay-Siliconix Drain side gate trench metal-oxide-semiconductor field effect transistor
KR20070042911A (ko) 2004-08-17 2007-04-24 로무 가부시키가이샤 반도체 장치 및 그 제조 방법
US7439580B2 (en) 2004-09-02 2008-10-21 International Rectifier Corporation Top drain MOSgated device and process of manufacture therefor
CN101208803B (zh) * 2005-05-24 2012-05-30 维税-希力康克斯公司 沟槽金属氧化物半导体场效应晶体管
DE102005030886B3 (de) * 2005-07-01 2007-02-08 Infineon Technologies Ag Schaltungsanordnung mit einem Transistorbauelement und einem Freilaufelement
US8471390B2 (en) * 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US7859037B2 (en) * 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US8368126B2 (en) * 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
JP5389339B2 (ja) * 2007-06-06 2014-01-15 ローム株式会社 半導体装置
JP5207666B2 (ja) * 2007-06-11 2013-06-12 ローム株式会社 半導体装置
JP2009170747A (ja) * 2008-01-18 2009-07-30 Toshiba Corp 半導体装置及びその製造方法
US10205017B2 (en) * 2009-06-17 2019-02-12 Alpha And Omega Semiconductor Incorporated Bottom source NMOS triggered Zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS)
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
US8604525B2 (en) 2009-11-02 2013-12-10 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
US8299527B2 (en) * 2010-05-06 2012-10-30 International Rectifier Corporation Vertical LDMOS device and method for fabricating same
US20120168819A1 (en) * 2011-01-03 2012-07-05 Fabio Alessio Marino Semiconductor pillar power MOS
US8471331B2 (en) 2011-08-15 2013-06-25 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device with source-substrate connection and structure
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
US9431532B1 (en) * 2015-02-13 2016-08-30 PowerWyse, Inc. System and method for fabricating high voltage power MOSFET
US10475889B1 (en) 2018-06-05 2019-11-12 Qualcomm Incorporated Gallium nitride power amplifier integration with metal-oxide-semiconductor devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4738936A (en) * 1983-07-01 1988-04-19 Acrian, Inc. Method of fabrication lateral FET structure having a substrate to source contact
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JPH01147854A (ja) * 1987-12-04 1989-06-09 Nissan Motor Co Ltd 半導体装置
US5023196A (en) * 1990-01-29 1991-06-11 Motorola Inc. Method for forming a MOSFET with substrate source contact
US5040045A (en) * 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
US5155563A (en) * 1991-03-18 1992-10-13 Motorola, Inc. Semiconductor device having low source inductance
JPH0590579A (ja) * 1991-09-30 1993-04-09 Nec Kansai Ltd パワー電界効果トランジスタ
JPH05121739A (ja) * 1991-10-25 1993-05-18 Hitachi Ltd 絶縁ゲート半導体装置
JPH07122749A (ja) * 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0833392A2 (de) * 1996-09-19 1998-04-01 Siemens Aktiengesellschaft Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
EP0833392A3 (de) * 1996-09-19 1998-10-21 Siemens Aktiengesellschaft Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
US6373097B1 (en) 1996-09-19 2002-04-16 Infineon Technologies Ag Field-effect-controllable, vertical semiconductor component, and monolithically integrated half bridge
DE19801095B4 (de) * 1998-01-14 2007-12-13 Infineon Technologies Ag Leistungs-MOSFET
WO1999036964A1 (de) * 1998-01-15 1999-07-22 Siemens Aktiengesellschaft Fet mit source-substratanschluss
DE10042226B4 (de) * 2000-08-28 2014-12-24 Infineon Technologies Ag Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE102004024885A1 (de) * 2004-05-19 2005-12-22 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004024885B4 (de) * 2004-05-19 2007-09-06 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004041198A1 (de) * 2004-08-25 2006-03-02 Infineon Technologies Austria Ag Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
DE102004041198B4 (de) * 2004-08-25 2016-06-09 Infineon Technologies Austria Ag Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
US9852945B2 (en) 2012-10-31 2017-12-26 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device having a cell field portion and a contact area
DE102013112012B4 (de) 2012-10-31 2023-06-15 Infineon Technologies Austria Ag Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung

Also Published As

Publication number Publication date
JPH08227998A (ja) 1996-09-03
US5760440A (en) 1998-06-02
DE19606105B4 (de) 2006-08-24
JP3291958B2 (ja) 2002-06-17

Similar Documents

Publication Publication Date Title
DE19606105B4 (de) Back-Source-MOSFET
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102012204420B4 (de) Halbleitervorrichtung
DE19649686B4 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE19747159B4 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE19711729B4 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE2901512A1 (de) Halbleiteranordnung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE19632077B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE3806164C2 (de)
DE19653219B4 (de) Substrat für ein Halbleiterbauelement, Halbleiterbauelement sowie Verfahren zum Herstellen eines Substrats für ein Halbleiterbauelement und zum Herstellen eines Halbleiterbauelements
EP1774596A2 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE19720215B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
EP0652594B1 (de) Integrierte Schaltungsanordnung mit Leistungsbauelement und Niederspannungsbauelementen
DE10225234B4 (de) Metalloxidhalbleitertransistor und Herstellungsverfahren für Selbigen
DE2739586A1 (de) Statischer inverter mit isolierschicht-feldeffekttransistoren und verfahren zur herstellung
DE102004024885B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE3421927C2 (de) Vertikal-MOS-Transistor und Verfahren zu dessen Herstellung
DE112021002169T5 (de) Halbleitervorrichtung
EP1157425B1 (de) Igbt mit pn-isolation
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE10256575A1 (de) Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8320 Willingness to grant licences declared (paragraph 23)
R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

R082 Change of representative

Representative=s name: HOFFMANN, ECKART, DIPL.-ING., DE

Effective date: 20110826

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee