DE102007038322A1 - MOS-Anordnung mit Diode-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Layout-Technik hierfür - Google Patents
MOS-Anordnung mit Diode-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Layout-Technik hierfür Download PDFInfo
- Publication number
- DE102007038322A1 DE102007038322A1 DE200710038322 DE102007038322A DE102007038322A1 DE 102007038322 A1 DE102007038322 A1 DE 102007038322A1 DE 200710038322 DE200710038322 DE 200710038322 DE 102007038322 A DE102007038322 A DE 102007038322A DE 102007038322 A1 DE102007038322 A1 DE 102007038322A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- diode
- conductivity type
- gate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000008878 coupling Effects 0.000 title claims description 5
- 238000010168 coupling process Methods 0.000 title claims description 5
- 238000005859 coupling reaction Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000003071 parasitic effect Effects 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 238000002513 implantation Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
- H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Eine ESD-Schutzanordnung weist einen MOS-Transistor mit einem Source-Gebiet, einem Drain-Gebiet und einem Gate-Gebiet auf. Ein als ESD-Schutz vorgesehener Knoten ist elektrisch an das Drain gekoppelt. Eine Diode ist zwischen das Gate und die Source gekoppelt, wobei die Diode in Sperrrichtung betrieben würde, wenn der MOS-Transistor im aktiven Arbeitsbereich wäre.
Description
- Technisches Gebiet
- Die vorliegende Erfindung bezieht sich allgemein auf Halbleiteranordnungen und insbesondere auf eine ESD-Schutzanordnung und -Verfahren.
- Hintergrund
- Weil elektronische Komponenten zusammen mit den internen Strukturen in integrierten Schaltungen kleiner und kleiner werden, wird es leichter elektronische Komponenten entweder vollständig zu zerstören oder anderweitig zu beschädigen. Insbesondere sind viele integrierte Schaltungen äußerst anfällig für eine Beschädigung durch das Entladen statischer Elektrizität. Elektrostatische Entladung (ESD, Electrostatic discharge) ist der Transfer einer elektrostatischen Ladung zwischen Körpern von verschiedenen elektrostatischen Potentialen (Spannungen), welcher durch direkten Kontakt verursacht oder durch ein elektrostatisches Feld induziert wird. Die Entladung statischer Elektrizität, oder ESD ist ein kritisches Problem für die Elektronikindustrie.
- Geräteausfälle, die aus ESD-Ereignissen resultieren, sind nicht immer sofort katastrophal oder offensichtlich. Oft ist das Gerät nur leicht geschwächt, aber ist weniger imstande normalen Betriebsbeanspruchungen zu widerstehen und kann folglich zu einem Zuverlässigkeitsproblem führen. Deshalb müssen verschiedene ESD-Schutzschaltungen ihm Gerät beinhaltet sein, um die verschiedenen Komponenten zu schützen.
- Wenn ein ESD-Impuls in einem Transistor auftritt, kann die extrem hohe Spannung des ESD-Impulses zu einem Durchbruch des Transistors führen und kann möglicher Weise permanenten Schaden verursachen. Somit müssen die Eingangs-/Ausgangspads ei ner integrierten Schaltung vor ESD-Impulsen geschützt werden, damit sie nicht beschädigt werden.
- Integrierte Schaltungen und die Geometrie der Transistoren, welche die integrierten Schaltungen umfassen, werden weiterhin verkleinert und die Transistoren werden näher beieinander angeordnet. Die physikalische Größe eines Transistors begrenzt die Spannung, der der Transistor standhalten kann, ohne beschädigt zu werden. Folglich sind die Durchbruchsspannungen von Transistoren verringert und es werden durch die von einem ESD-Ereignis induzierten Spannungen und Ströme häufiger Ströme erreicht, die imstande sind Komponenten zu überhitzen. Zusätzlich haben neueste Technologiefortschritte Anordnungen produziert, welche bei niedrigeren Spannungsniveaus versagen können als den Trigger-Spannungen von bekannten ESD-Schutzschaltungen. Folglich besteht ein Bedarf an verbesserten ESD-Schutzschaltungen mit niedrigeren Trigger-Spannungen.
- Kurzbeschreibung der Zeichnungen
- Für ein besseres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die nachfolgende Beschreibung in Zusammenhang mit den begleitenden Zeichnungen Bezug genommen, in welchen:
-
1 eine Schnittansicht von herkömmlichen ESD-Schutzstrukturen ist; -
2a –2b Schaltbilder von herkömmlichen ESD-Strukturen sind; -
3a –3b Schaltbilder einer erfindungsgemäßen ESD-Struktur sind; -
4a –4d eine Layoutansicht und Schnittansichten einer ESD-Struktur beinhalten; -
5a –5b eine Layoutansicht und eine Schnittansicht einer anderen erfindungsgemäßen ESD-Struktur beinhalten; -
6a –6b eine Layoutansicht und eine Schnittansicht einer weiteren erfindungsgemäßen ESD-Struktur beinhalten; und -
7a –6b eine Schaltbild und eine Schnittansicht einer noch weiteren erfindungsgemäßen ESD-Struktur beinhalten. - Übereinstimmende Ziffern und Symbole der verschiedenen Figuren beziehen sich im allgemeinen, sofern nicht anders gekennzeichnet, auf übereinstimmende Teile. Die Figuren wurden gezeichnet, um die relevanten Aspekte der bevorzugten Ausführungsbeispiele klar darzustellen und sind nicht notwendigerweise maßstabsgerecht gezeichnet. Um bestimmte Ausführungsbeispiele deutlicher darzustellen, kann ein Buchstabe einer Figurenziffer folgen, der Variationen der gleichen Struktur, Materials oder Prozessschritts anzeigt.
- Detaillierte Beschreibung beispielhafter Ausführungsformen
- Die Herstellung und Verwendung der derzeitig bevorzugten Ausführungsbeispiele wird nachstehend im Detail dargestellt. Allerdings sollte wahrgenommen werden, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Ideen bereitstellt, die in breitgefächerten spezifischen Zusammenhängen ausgeführt werden können. Die vorgestellten spezifischen Ausführungsbeispiele dienen lediglich der Veranschaulichung typischer Methoden, die Erfindung herzustellen und zu benutzen und beschränken nicht den Umfang der Erfindung.
- Die Erfindung wird mit Bezug auf bevorzugte Ausführungsbeispiele in einem spezifischen Zusammenhang beschrieben werden, nämlich einer NMOS ESD-Struktur. Die Erfindung kann jedoch ebenso auf andere Halbleiterstrukturen angewandt werden.
- Bevor Details von bevorzugten Ausführungsbeispielen vorgestellt werden, wird es hilfreich sein, herkömmliche ESD-Schutzstrukturen zu betrachten. Ein Großteil der Erörterung mit Bezug auf die
1 –3 bezieht sich auch auf Ausführungsbeispiele der Erfindung und folglich werden verschiedene Details nicht wiederholt werden. -
1 stellt eine bekannte ESD-Schutzanordnung100 dar. Die Anordnung weist einen NMOS-Transistor mit Drain- und Source-Gebieten102 und108 auf. Ein Gate104 liegt über einem Kanalgebiet111 zwischen der Source108 und dem Drain102 . Bulk-Kontaktgebiete118 werden bereitgestellt, um elektrischen Anschluss zu dem p-Wannengebiet140 zu ermöglichen. Kontakte134 stellen elektrischen Anschluss zu den Dotiergebieten102 ,108 und118 bereit. Jeder dieser Kontakte ist über einem Silizidgebiet130 ausgebildet. In dem Fall des Drain-Gebiets102 erstreckt sich das Silizidgebiet130 nicht über das gesamte Dotiergebiet102 . - Typischerweise ist die Anordnung, wie in dem Schaltbild von
2a gezeigt, verbunden. Ein externer Pad110 ist mit dem Drain102 verbunden, während das Gate104 , die Source108 und das Substrat118 mit Masse101 verbunden sind. - Die Struktur von
1 ist eine Standard-Silizid-blockierte NMOS-Anordnung. Typische Stromflusslinien an dem Snapback Triggerpunkt sind angegeben. Ein Durchbruch tritt an der Seitenwand des Übergangs (zwischen Drain102 und p-Wanne140 ) auf und erzeugt Löcherdrift zu den Bulk-Kontaktgebieten118 während der parasitäre Bipolartransistor120 (der durch n-Gebiet102 /p-Gebiet111 und Teile der p-Wanne140 /n-Gebiet108 ausgebildet wird) eingeschaltet wird. Die Trigger-Spannung ist relativ hoch, typischerweise zwischen 6 und 10 V. - Diese Struktur hat etliche Nachteile. Die ESD-Triggerspannung ist zu hoch um Anordnungen, die in Prozessen mit feinen Geo metrien fabriziert werden, angemessen zu schützen. Es gibt ebenso eine Tendenz, aufgrund von Variation in dem parasitären Substratwiderstand
122 , welcher verschiedene Basisspannungen an der Basis des parasitären Transistors120 erzeugt, auf Multifinger-Triggerprobleme zu stoßen. - Eine mögliche herkömmliche Lösung, die verwendet wird, um die Triggerspannung der ESD-Anordnung zu verringern, ist in dem Schaltbild von
2b gezeigt. In der Figur ist eine Standard-Silizid-blockierte NMOS-Anordnung gezeigt. Anstelle das Gate104 , wie in1b gezeigt, mit Masse101 zu verbinden, ist ein Widerstand116 zwischen das Gate104 und die Masse101 geschaltet. Ein externer Kondensator114 ist zwischen das Drain102 und das Gate104 der Anordnung100 gekoppelt. Dieser Kondensator ist typischerweise ein Gateoxid-Kondensator, aber er könnte ebenso einen Metall-Metall Kondensator, ein Poly-Poly-Kondensator (poly-poly Cap), Sandwich-Kondensator (sandwich cap) oder jede andere Kondensator-Struktur davon umfassen. Der Kondensator112 stellt die interne parasitäre Drain-zu-Gate Kapazität dar, die der Anordnung100 innewohnt. Der Widerstand116 ist zwischen das Gate104 und Masse101 geschaltet, und spannt das Gate104 während des normalen, nicht ESD-Betriebs auf Massepotential vor. - Die herkömmliche Lösung von
2b ermöglicht eine niedrigere ESD-Triggerspannung durch Koppeln des Drain102 an das Gate104 mit einer Kapazität114 . Wenn das Drain102 der Anordnung einen positiven Hochspannungs-Transienten erfährt, wird ein Teil des Transienten über die Kapazität114 und parasitäre Gate-Drain Kapazität112 zu dem Gate104 gekoppelt, wodurch die MOS-Anordnung vorübergehend angeschaltet wird. Diese MOS-Anordnung ermöglicht ein leichteres Ansteuern der parasitären Bipolaranordnung120 (s.1 ). Der Betrieb der MOS-Anordnung vermindert dabei die ESD-Triggerspannung für dynamische Signale. Die DC-Eigenschaften für statische Drainspannungen sind jedoch identisch mit der in dem Schaltbild in2a dargestellten Anordnung. - Die Fähigkeit der in
2b dargestellten Lösung die dynamische ESD-Triggerspannung zu verringern, hängt von der RC-Zeitkonstanten der Gate-Drain-Kapazität ab, welche ungefähr die Summe der externen Kapazität114 und der parasitären Kapazität112 multipliziert mit dem Gate-zu-Masse-Widerstand116 ist, oder (C114 + C112)·R116. Wenn die Spannung des Drains112 der Anordnung100 während eines ESD-Ereignisses dynamisch erhöht wird, wird ein Teil des Signals durch die Drain-Gate Kapazität112 /114 zu dem Gate104 durchgespeist, wodurch die Spannung an dem Gate104 erhöht wird. Nach dem ESD-Ereignis wird die an dem Gate104 vorhandene Kapazität durch den Widerstand116 geladen. Für hohe RC-Zeitkonstanten lädt die Gatespannung langsam auf Masse, somit bleibt die Anordnung100 länger eingeschaltet, wodurch der Strom während eines ESD-Transienten effektiver abgeleitet wird. Für niedrige RC-Zeitkonstanten klingt die Gatespannung jedoch schneller auf Massepotential ab, wodurch die Anordnung100 früher abgeschaltet wird, und die Anordnung100 weniger effektiv im Ableiten von Strom während ESD-Transienten ist. - Obwohl die in
2b gezeigte Lösung zum wirksamen Verringern des transienten ESD-Schwellenwerts von Anordnung100 hergestellt werden kann, leidet die Lösung noch unter einer Anzahl von Problemen. Für die meisten sub-micron Prozesse kann der Widerstand116 typischerweise in der Größenordnung von einigen wenigen Zehn K-Ohm bei angemessener Größe hergestellt werden. Diese Widerstände werden typischerweise mit nicht-silizidiertem Polysilizium oder mit implantiertem Silizium fabriziert. Um die RC-Zeitkonstante hoch zu halten, muss der Kondensator114 ausreichend groß genug gemacht werden, um durch den Widerstand116 nicht zu schnell geladen zu werden. Eine zwischen dem Drain und Gate von Anordnung100 vorhandene, große Kapazität leidet an zwei Nachteilen. Erstens kann der Kondensator114 physisch groß sein. In einigen Fällen kann das physische Layoutgebiet, das durch den Kondensator eingenommen wird, von der Größe eines Bondpads sein. Zweitens lädt die Anwesenheit einer großen Kapazität an dem Drain das Bondpad110 kapazitiv, wodurch die ESD-Struktur unbrauchbar für RF und Hochfrequenzanwendungen wird, welche Eingänge mit niedriger Kapazität erfordern. - Verschiedene Verfahren zum Ausbilden von ESD-Schutzanordnungen, welche diese Konzepte verwenden, werden mit Bezug auf die
3a –3b ,4a –4c ,5a –5b und6a –6b beschrieben werden. - Mit Bezug auf
3a ist ein Schaltbild gezeigt, welches das eine Ausführungsbeispiel der vorliegenden Erfindung darstellt. Anordnung100 ist ein Silizid-blockierter ESD-Schutz NMOS-Transistor. Ein externes Pad110 ist an Drain102 gekoppelt und das Gate104 ist über eine Diode141 an Masse101 gekoppelt. Die Polarität der Diode ist so, dass die Diode in Sperrrichtung betrieben würde, wenn der MOS Transistor in dem aktiven Arbeitsbereich angesteuert würde. Kapazität112 stellt die der Anordnung innewohnende, parasitäre Drain-Gate Kapazität dar. - Das Ausführungsbeispiel von
3a erzeugt eine hohe RC-Zeitkonstante durch Verwenden einer in Sperrrichtung betriebenen Polysilizium-Diode141 anstelle von Widerstand116 (s.2b ) der herkömmlichen Lösung. Während ein Polysilizium-Widerstand oder ein Diffusionswiderstand in der Größenordnung von einigen Zehn K-Ohm sein kann, kann der Widerstand einer in Sperrrichtung betriebenen Polysilizium-Diode in der Größenordnung von einigen M-Ohm sein. Aufgrund des großen Widerstands der Polysiliziumdiode141 ist die parasitäre Drain-Gate-Kapazität112 ausreichend, um die geforderte Zeitkonstante zu erzeugen und ein externer Kondensator ist nicht erforderlich. - Das Dimensionieren der Kapazität
112 und des Widerstands der Diode141 sollte in Übereinstimmung mit der RC-Zeitkonstanten eines typischen ESD-Entladungsereignisses, z.B. ungefähr 150 ns, durchgeführt werden. Beispielsweise sollte für eine typische Drain-Gate Überlappungskapazität von 0,3 fF/μm und eine typische Anordnungsgrößenbreite von 200 μm der typische reverse Widerstand der Diode 150 ns/60 fF = 2,5 MOhm sein. Es sollte ebenso ausreichend Sperrstrom (reverse bias current) in der Diode sein, um die Kapazität112 zu entladen und das Gate104 nach einem ESD-Ereignis zurück auf das Massepotential zu bringen. - Während die beschriebene, in dem Schaltbild von
3a gezeigte ESD-Schutzanordnung einen NMOS-Transistor verwendet, kann eine ESD-Anordnung, wie in3b gezeigt, alternativ ebenso mit einem PMOS-Transistor ausgebildet werden. Pad110 ist an das Drain102 eines PMOS-Transistors103 gekoppelt, dessen Source108 an eine Stromversorgung146 gekoppelt ist und dessen Gate104 über eine in Sperrrichtung betriebene Polysiliziumdiode147 an die Stromversorgung gekoppelt ist. Die Gate-Drain Überlappungskapazität ist durch Kapazität112 dargestellt. Der Betrieb der PMOS ESD-Anordnung ist in der Funktionsweise ähnlich der NMOS ESD-Anordnung, welche hierin voranstehend erläutert ist, abgesehen davon, dass die Anordnung sich anschalten wird, wenn die Spannung am Pad110 um eine negative Spannung, die die ESD Triggerspannung der Anordnung übersteigt, unter die Versorgungsspannung146 getrieben wird. -
4a zeigt eine Layout-Draufsicht eines Ausführungsbeispiels der vorliegenden Erfindung.4b stellt eine Schnittansicht durch das Gate104 der Anordnung von4a dar. Die Anordnung umfasst ein Source-Gebiet108 und ein Drain-Gebiet102 . Die Drain- und Source-Gebiete102 /108 beinhalten typischerweise n-Typ Dotierung und sind in der Nähe der Source- und Drain-Kontakte134 silizidiert. Der Drainbereich102 ist mit Bezug auf den Sourcebereich108 verlängert und ein Silizid-blockierendes Gebiet128 ist bereitgestellt, um den Serienwiderstand des Drain102 zu erhöhen, wodurch in das Drain ein Ballastwiderstand (ballast resistance) eingebracht wird. - In dem Ausführungsbeispiel von
4a umfasst das Gate-Gebiet ein silizidiertes p-Typ Polysiliziumgebiet142 in der Nähe der Kontakte104 . Angrenzend an die silizidierten p-Typ Polysiliziumgebiete sind nicht-silizidierte p-Typ Gebiete144 . Über dem aktiven Bereich der Anordnung umfasst das Gategebiet jedoch n-Typ Polysilizium146 . Für die meisten NMOS- und PMOS-Anordnungen, insbesondere nicht-ESD-Anordnungen, erfährt das Polysilizium-Gate typischerweise Implantierungen, um die Austrittsarbeit und anschließend die Schwellenspannung der MOS-Anordnung einzustellen. NMOS-Gates erfahren typischerweise n-Typ Implantierungen während einer n+ Source/Drain Implantierung, und PMOS-Gates erfahren typischerweise p-Typ Implantierungen während einer p+ Source/Drain Implantierung. Die Grenzfläche zwischen den nicht silizidierten n-Typ und p-Typ Polysilizium Gategebieten bilden Diodenübergänge135 aus. Wenn eine ausreichend hohe Dotierkonzentration für die n-Typ und p-Typ Polysiliziumgebiete verwendet wird, ist der Umkehr-Leckstrom (reverse leakage current) der ausgebildeten Diode hoch genug, um die Drain-Gate Kapazität112 effektiv zu entladen (schematisch in3a gezeigt). Typische n-Dotier- und p-Dotierkonzentrationen sind 1·1018 bis 1·1021 cm–3. - Es wird nun auf die in
4b gezeigte Schnittansicht Bezug genommen. Die Schnittansicht ist entlang einer Mittellinie des Gates gezeichnet. Wie in dem Schnittansichtsdiagramm gezeigt, wird eine p-Wanne140 bereitgestellt, und ein Gate-Dielektrikum138 wird über einem Kanalgebiet111 angeordnet. In Ausführungsbeispielen der vorliegenden Erfindung begrenzen flache Grabenisolations-(STI, Shallow trench isolation)Gebiete136 das Kanalgebiet (und umgeben vielmehr den aktiven Bereich der Zelle). Die Figur zeigt ebenfalls die Platzierung des p-Typ Gebiets144 , des silizidierten p-Typ Gebiets142 und des n-Typ Gebiets146 . Die durch das Anstoßen der n-Typ Gebiete146 und p-Typ Gebiete144 ausgebildeten Dioden sind durch Diodensymbole135 dargestellt. Wenn Gate-Kontakte134 mit Masse verbunden werden, wird das Schaltbild von3a implementiert. N-Typ Gebiet146 funktioniert als die Kathode der Polysiliziumdiode135 und p-Typ Gebiet144 funktioniert als die Anode der Polysiliziumdiode135 . -
4c zeigt eine Detailansicht des Endes des Gate-Gebiets für ein weiteres Ausführungsbeispiel der vorliegenden Erfindung. Wie in dem hierin voranstehend vorgestellten Ausführungsbeispiel wird eine Diode135 durch das Anstoßen des n-Typ Gebiets146 und p-Typ Gebiets144 ausgebildet. Jedoch berührt das silizidierte Gebiet142 das p-Typ Gebiet144 an der Kante, wodurch ein elektrischer Kontakt hergestellt wird. Das silizidierte Gebiet142 kann über n-Typ, p-Typ oder undotiertem oder „intrinsischem" Polysilizium-Gatematerial angeordnet werden. - Das Layout und der Querschnitt von Ausführungsbeispielen der vorliegenden Erfindung sind bisher bezogen auf eine NMOS ESD-Anordnung beschrieben worden. In einem in
4d gezeigten weiteren Ausführungsbeispiel kann die ESD-Anordnung als eine PMOS-Anordnung implementiert sein. Die Implementierung der PMOS-Anordnung weist ein n-Wannen-Gebiet140 , ein n-Typ Gebiet144 , ein p-Typ Gebiet146 und n-Typ silizidierte Gebiete142 auf. Die durch das p-Typ Gebiet146 und n-Typ Gebiet144 ausgebildeten Übergänge bilden Polysiliziumdioden135 mit einer Polarität aus, die entgegengesetzt zu der in4b dargestellten ist. - Ein weiteres Ausführungsbeispiel der Erfindung ist in den
5a –5b gezeigt. Anstelle der Verwendung einer Polysiliziumdiode, die in das Gate-Gebiet eingebettet ist, wird eine Substrat-Diode161 oder eine Wannen-Diode verwendet (s.5b ). -
5a zeigt eine Layoutansicht des anderen Ausführungsbeispiels. Das Layout umfasst ein Source-Gebiet108 , und ein Drain-Gebiet102 , ein Gate150 und Dotiergebiete158 , die entweder die Anode oder Kathode einer Substrat- oder einer Wannendiode ausbilden. Das Gate150 kann aus Polysilizium, Metall oder Silizid gemacht sein. Ein Substrat- oder Wannenband (substrate or well tie)152 ist bereitgestellt, um einen Strompfad zu einer Versorgung auszubilden. Beispielsweise koppelt Verbindung156 das Gate-Gebiet150 an das hochdotierte Gebiet158 . - In einer NMOS-Implementierung des anderen Ausführungsbeispiels der Erfindung umfassen Drain/Source-Gebiete
102 /108 n-Typ Gebiete, Dotiergebiete158 umfassen n-Typ Material, und das Substratband152 umfasst ein p-Typ Gebiet, das das p-Substrat oder eine p-Wanne140 kontaktiert. Eine Diode wird an der Grenzfläche zwischen dem silizidierten n-Typ Gebiet158 und der darunterliegenden p-Wanne oder p-Substrat ausgebildet, wobei das silizidierte n-Typ Gebiet158 die Kathode ausbildet und die p-Wanne oder das p-Substrat die Anode ausbildet. Das p-Typ Substrat-/p-Wannenband Gebiet152 ist typischerweise über Kontakte154 mit Masse101 verbunden. - Alternativ umfassen in einer PMOS-Implementation des anderen Ausführungsbeispiels der Erfindung Source/Drain-Gebiete
102 /108 p-Typ Gebiete, Dotiergebiete158 umfassen p-Typ Material, und das Wannenband152 umfasst ein n-Typ Gebiet, das eine n-Wanne kontaktiert. Eine Diode ist an der Grenzfläche zwischen dem p-Typ Gebiet158 und der darunterliegenden n-Wanne ausgebildet, wobei das silizidierte p-Typ Dotiergebiet158 die Anode ausbildet und die n-Wanne die Kathode ausbildet. Das n-Typ n-Wannenband Gebiet ist typischerweise über Kontakte154 an eine Versorgungsspannung anstelle an Masse101 , wie in5a gezeigt, gekoppelt. - Bezug nehmend auf
5b ist ein Querschnitt der in5a gezeigten Layoutansicht gezeigt, der entlang der Länge der metallischen Linie156 gezeichnet ist. In der Figur ist das Gate-Gebiet150 als über STI-Gebiet136 angeordnet gezeigt, weil der Querschnitt außerhalb des aktiven Bereichs genommen ist. Das Gate-Gebiet150 umfasst vorzugsweise ein silizidiertes Gebiet162 auf dem ein Kontakt134 angeordnet ist, der an die metallische Verbindung156 gekoppelt ist. Die metallische Verbindung156 ist über Kontakt137 an ein Dotiergebiet158 gekoppelt. Dotiergebiet158 umfasst vorzugsweise ein auf der Oberfläche angeordnetes, silizidiertes Gebiet. Die Grenzfläche zwischen Wanne/Substrat140 und dem Dotiergebiet158 umfasst eine Diode161 . Das Wannen-/Substratband Gebiet152 ist über dem Wannen/Substrat-Gebiet angeordnet und umfasst typischerweise ein auf seiner Oberfläche angeordnetes, silizidiertes Gebiet. Das Wannen-/Substratband Gebiet152 ist elektrisch über Kontakt154 an einen metallischen Anschluss160 gekoppelt. -
5b ist unter der Annahme gezeichnet, dass die ESD-Anordnung einen NMOS-Transistor verwendet. Die Diode161 ist gezeichnet, wobei die Kathode, die das Dotiergebiet158 ist, n-Typ Material umfasst, und die Wanne/Substrat p-Typ Material umfasst. In einem weiteren Ausführungsbeispiel, wo ein PMOS Transistor verwendet wird, umfasst das Dotiergebiet158 ein p-Typ Material und das Substrat/Wannen-Gebiet140 umfasst ein n-Typ Material. Die Polarität der Diode161 wäre entgegengesetzt. - Ein weiteres Ausführungsbeispiel der Erfindung ist in
6a –6b gezeigt. In dem weiteren Ausführungsbeispiel der Erfindung wird eine n+/p+ Diode verwendet um das Gate der Anordnung100 an Masse101 zu koppeln, wie in der Layoutansicht von6a und in der Schnittansicht von6b gezeigt. Die n+/p+ Diode175 beinhaltet ein stark dotiertes Gebiet158 von einer Polarität und ein stark dotiertes Gebiet170 von der entgegengesetzten Polarität. Der hohe Umkehr-Leckstrom der n+/p+ Diode stellt sicher, dass das Gate des Transistors nach einem ESD-Ereignis entladen wird. - In dem Falle einer NMOS-Anordnung umfasst das stark dotierte Gebiet
158 n-Typ Material und das stark dotierte Gebiet170 umfasst p-Typ Material. Das Gate150 ist an die n+ Kathode der n+/p+ Diode175 gekoppelt. Die p+ Anode der n+/p+ Diode170 ist an Masse101 gekoppelt. - Im Falle einer PMOS-Anordnung umfasst auf der anderen Seite das stark dotierte Gebiet
158 p-Typ Material und das stark dotierte Gebiet170 umfasst n-Typ Material. Das Gate104 ist an die Anode der n+/p+ Diode175 gekoppelt. Die Polarität der in den6a –6b dargestellten Dioden ist entgegengesetzt, wenn ein PMOS ESD-Transistor verwendet wird, und ein Versorgungsanschluss würde anstelle des in den6a und6b gezeigten Anschlusses an Masse101 verwendet. Die n+ Kathode der n+/p+ Diode170 ist an eine Versorgungs- oder Referenzspannung gekoppelt anstelle des in den6a und6b gezeigten Anschlusses zur Masse101 . - Die Erfindung ist soweit mit Bezug auf spezifische Implementierungen beschrieben worden. Es sollte klar sein, das Variationen möglich sind, ohne von der erfindungsgemäßen Idee abzuweichen. Als ein Beispiel ist es selbstverständlich, dass, obwohl das Diagramm von
3a nur eine Diode zeigt, die zwischen das Gate104 und Masse101 gekoppelt ist, in anderen Ausführungsbeispielen der vorliegenden Erfindung andere elektrische Komponenten, wie z.B. Dioden und Widerstände, in Serie mit der Diode141 sein können. Darüber hinaus ist es selbstverständlich, dass, obwohl die Darstellung zeigt, dass die Source108 direkt an Masse101 gekoppelt ist, in einigen Ausführungsbeispielen der vorliegenden Erfindung andere Komponenten und Anordnungen in Serie mit der Source108 und Masse101 sein können. - Ein Beispiel einer so modifizierten Schaltung ist in den
7a –7b gezeigt. Wie in7a gezeigt, ist diese Schaltung in Struktur und Betrieb ähnlich dem Ausführungsbeispiel von3a , das hierin voranstehend beschrieben wurde, abgesehen davon, dass zusätzlich zur Polysiliziumdiode141 eine zweite Polysiliziumdiode180 in Serie gekoppelt ist. - Die Schnittansicht in
7b zeigt einen Teilbereich des Gates, welcher ein n-Typ Polysilizium-Gebiet146 , ein p-Typ Polysilizium-Gebiet144 und ein zweites n-Typ Polysiliziumgebiet182 umfasst. In einigen Ausführungsbeispielen wird ein silizidiertes Gebiet142 oben auf dem zweiten n-Typ Polysiliziumgebiet angeordnet und ein Kontakt134 wird darauf angeordnet. - Das in den
7a –7b gezeigte Ausführungsbeispiel geht davon aus, dass ein NMOS-Transistor verwendet wird. In dem Falle eines PMOS-Transistors würde hingegen die Polarität der Dioden umgekehrt und Gebiet146 und Gebiet182 würden p-Typ Gebiete umfassen und Gebiet144 würde ein n-Typ Gebiet umfassen. - Obwohl diese Erfindung mit Bezug auf beispielhaft Ausführungsformen beschrieben worden ist, ist es nicht beabsichtigt, dass diese Beschreibung in einem einschränkenden Sinne ausgelegt wird. Verschiedene Modifikationen und Kombinationen der beispielhaften Ausführungsbeispiele, ebenso wie weitere Ausführungsbeispiele der Erfindung werden dem Fachmann unter Bezugnahme der Beschreibung offensichtlich sein. Entsprechend ist es beabsichtigt, dass die beigefügten Ansprüche jede solche Modifikationen oder Ausführungsformen umfassen.
Claims (32)
- ESD-Schutzanordnung mit: einem MOS-Transistor, der ein Gate, ein Drain und eine Source umfasst; einem als ESD-Schutz vorgesehenen Knoten, der elektrisch mit dem Drain verbunden ist; und einer Diode, die zwischen das Gate und die Source gekoppelt ist, wobei die Diode in Sperrrichtung betrieben würde, wenn der MOS-Transistor in dem aktiven Arbeitsbereich wäre.
- ESD-Schutzanordnung gemäß Patentanspruch 1, dadurch gekennzeichnet, dass die Diode direkt zwischen das Gate und die Source gekoppelt ist.
- ESD-Schutzanordnung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Diode eine Polysiliziumdiode umfasst.
- ESD-Schutzanordnung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Diode eine Bulk-Diode umfasst.
- ESD-Schutzanordnung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Diode eine p+/n+-Diode umfasst.
- ESD-Schutzanordnung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Source an Massepotential gekoppelt ist.
- ESD-Schutzanordnung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Source an ein Referenzpotential gekoppelt ist.
- ESD-Schutzanordnung nach Patentanspruch 1, dadurch gekennzeichnet, dass der zu schützende Knoten an ein externes Anschlusspad gekoppelt ist.
- ESD-Schutzanordnung nach Patentanspruch 1, dadurch gekennzeichnet, dass kein zusätzlicher externer Kondensator zwischen dem Gate und dem Drain des MOS-Transistors platziert ist.
- Halbleiteranordnung mit: einem Halbleiterkörper von einem ersten Leitfähigkeittyp; einem dotierten Draingebiet von einem zweiten Leitfähigkeitstyp, das an einer Oberfläche des Halbleiterkörpers angeordnet ist, wobei der zweite Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp ist; einem dotierten Sourcegebiet vom zweiten Leitfähigkeitstyp, das an der Oberfläche des Halbleiterkörpers angeordnet und lateral von dem dotierten Draingebiet durch ein Gebiet vom ersten Leitfähigkeitstyp beabstandet ist; einem Gate, von dem zumindest ein Teilbereich isolierend über dem Gebiet vom ersten Leitfähigkeitstyps liegt; einem Signalpad, das auf dem Halbleiterkörper angeordnet ist, wobei das Pad an das dotierte Draingebiet gekoppelt ist; und einer zwischen das Gate und die Source gekoppelten Diode, wobei die Diode ein erstes Diodengebiet vom ersten Leitfähigkeitstyp und ein zweites Diodengebiet vom zweiten Leitfähigkeitstyp umfasst, wobei eine Grenzfläche zwischen den ersten und zweiten Diodengebieten einen ersten Halbleiterübergang ausbildet, und wobei das erste Diodengebiet an das dotierte Sourcegebiet gekoppelt ist und das zweite Diodengebiet an das Gategebiet gekoppelt ist.
- Halbleiteranordnung nach Patentanspruch 10, dadurch gekennzeichnet, dass das erste Diodengebiet direkt an das dotierte Source-Gebiet gekoppelt ist, und das zweite Diodengebiet direkt an das Gate-Gebiet gekoppelt ist.
- Halbleiteranordnung nach Patentanspruch 10, dadurch gekennzeichnet, dass das Gate weiterhin umfasst: ein Gebiet vom zweiten Leitfähigkeitstyp angrenzend an das dotierte Source-Gebiet und das dotierte Drain-Gebiet, wobei das Gebiet vom zweiten Leitfähigkeitstyp das zweite Diodengebiet ausbildet; und ein Gebiet vom ersten Leitfähigkeitstyp, das angrenzend an das Gebiet vom zweiten Leitfähigkeitstyp angeordnet ist, wobei das Gebiet vom ersten Leitfähigkeitstyp das erste Diodengebiet ausbildet.
- Halbleiteranordnung nach Patentanspruch 12, dadurch gekennzeichnet, dass das Gate weiterhin ein zweites Gebiet vom zweiten Leitfähigkeitstyp umfasst, das angrenzend an das Gebiet vom ersten Leitfähigkeitstyp angeordnet ist, wodurch ein drittes Diodengebiet ausgebildet wird, wobei die Grenzfläche zwischen dem ersten Diodengebiet und dem dritten Diodengebiet einen zweiten Halbleiterübergang ausbildet.
- Halbleiteranordnung nach Patentanspruch 13, dadurch gekennzeichnet, dass das Gate weiterhin ein silizidiertes Gebiet umfasst, das über einem Teilbereich des zweiten Gebiets vom zweiten Leitfähigkeitstyp angeordnet ist, wobei das silizidierte Gebiet sich nicht über den zweiten Halbleiterübergang erstreckt.
- Halbleiteranordnung nach Patentanspruch 12, dadurch gekennzeichnet, dass das Gate weiterhin ein silizidiertes Gebiet umfasst, das über einem Teilbereich des Gebiets vom ersten Leitfähigkeitstyp angeordnet ist, wobei das silizidierte Gebiet sich nicht über den ersten Halbleiterübergang erstreckt.
- Halbleiteranordnung nach Patentanspruch 11, dadurch gekennzeichnet, dass das Gate weiterhin ein silizidiertes Gebiet umfasst, das einen Teilbereich des Gebiets vom ersten Leitfähigkeitstyp berührt, wobei das silizidierte Gebiet sich nicht über den ersten Halbleiterübergang erstreckt.
- Halbleiteranordnung nach Patentanspruch 16, dadurch gekennzeichnet, dass das Gate weiterhin ein n-Typ, p-Typ oder intrinsisches Gebiet umfasst, das angrenzend an das Gebiet vom ersten Leitfähigkeitstyp angeordnet ist, und wobei das silizidierte Gebiet sich über zumindest einen Teilbereich des n-Typ, p-Typ oder intrinsischen Gebiets erstreckt.
- Halbleiteranordnung nach Patentanspruch 15, dadurch gekennzeichnet, dass der erste Leitfähigkeitstyp ein p-Typ, und der zweite Leitfähigkeitstyp ein n-Typ ist.
- Halbleiteranordnung nach Patentanspruch 15, dadurch gekennzeichnet, dass der erste Leitfähigkeitstyp ein n-Typ, und der zweite Leitfähigkeitstyp ein p-Typ ist.
- Halbleiteranordnung nach Patentanspruch 10, gekennzeichnet durch ein drittes hoch dotiertes Gebiet vom zweiten Leitfähigkeitstyp, das über einem Gebiet des Halbleiterkörpers angeordnet ist, wobei das hoch dotierte Gebiet vom ersten Leitfähigkeitstyp das erste Diodengebiet ausbildet, und wobei das Gebiet des Halbleiterkörpers das zweite Diodengebiet ausbildet.
- Halbleiteranordnung nach Patentanspruch 20, gekennzeichnet durch ein drittes Dotiergebiet vom ersten Leitfähigkeitstyp, das über dem zweiten Diodengebiet angeordnet ist, wobei das dritte Dotiergebiet vom ersten Leitfähigkeitstyp elektrisch verbunden ist mit dem hoch dotierten Source-Gebiet.
- Halbleiteranordnung nach Patentanspruch 10, gekennzeichnet durch ein drittes Dotiergebiet vom ersten Leitfähigkeitstyp, das angrenzend an ein drittes hoch dotiertes Gebiet vom zweiten Leitfähigkeitstyp angeordnet ist, wobei das dritte hoch dotierte Gebiet vom ersten Leitfähigkeitstyp das erste Diodengebiet ausbildet und wobei das dritte Dotiergebiet vom zweiten Leitfähigkeitstyp das zweite Diodengebiet ausbildet.
- Verfahren zum Betreiben einer Halbleiteranordnung mit den Schritten: Bereitstellen einer Schutzanordnung an einem geschützten Knoten, wobei der geschützte Knoten gekoppelt ist an das Drain einer MOS-Anordnung, welche auf einem Halbleiterkörper angeordnet ist; und Schützen einer Schaltung vor einem ESD-Ereignis, das durch eine Hochspannung verursacht wird, wobei: wenn die Hochspannung dynamisch ein Niveau erreicht, das größer als ein Betriebsniveau ist, die Spannung von dem Drain der MOS-Anordnung mittels einer parasitären Drain-Gate-Kapazität an ein Gate der MOS-Anordnung gekoppelt wird, so dass die MOS-Anordnung angeschaltet wird und Strom von dem geschützten Knoten leitet; und das Gate der MOS-Anordnung nach dem ESD-Ereignis durch Leckstrom einer in Sperrrichtung betriebenen Diode, die zwischen dem Gate und Source der MOS-Anordnung gekoppelt ist, auf das gleiche Potential entladen wird, wie eine Source der MOS-Anordnung.
- Verfahren nach Patentanspruch 23, wobei das Schützen der Schaltung vor dem ESD-Ereignis weiterhin umfasst, dass die MOS-Anordnung Strom durch eine parasitäre Bipolartransistorstruktur leitet, die innerhalb der MOS-Anordnung ausgebildet ist.
- Verfahren nach Patentanspruch 23, wobei die Diode eine Polysiliziumdiode umfasst, die innerhalb des Gates der MOS-Anordnung ausgebildet ist.
- Verfahren nach Patentanspruch 23, wobei die Diode eine Diode umfasst, die durch ein hoch dotiertes Gebiet ausgebildet wird, das auf einem leicht dotierten Wannen-/Substratgebiet angeordnet ist.
- Verfahren nach Patentanspruch 23, wobei die Diode eine Diode umfasst, die durch ein erstes hoch dotiertes Gebiet von einem Halbleitertyp ausgebildet wird, das angrenzend an ein zweites hoch dotiertes Gebiet vom einem Halbleitertyp angeordnet ist, der dem ersten Halbleitertyp entgegengesetzt ist.
- Verfahren zum Ausbilden einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Hableiterkörpers von einem ersten Leitfähigkeitstyp; Ausbilden eines Gate-Gebiets über einem Teilbereich des Halbleiterkörpers; Ausbilden von hoch dotierten Source- und Drain-Gebieten von einem zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp in dem Halbleiterkörper angrenzend an das Gate-Gebiet; Ausbilden einer Diode auf dem Halbleiterkörper, wobei die Diode ein Diodengebiet vom ersten Leitfähigkeitstyp und ein Diodengebiet vom zweiten Leitfähigkeitstyp umfasst; Ausbilden eines externen Anschlusspads auf dem Halbleiterkörper; elektrisches Koppeln des hoch dotierten Drain an das externe Anschlusspad; elektrisches Koppeln der Diode zwischen dem Gate-Gebiet und dem hoch dotierten Source-Gebiet, wobei das Diodengebiet vom zweiten Leitfähigkeitstyp an das Gate-Gebiet gekoppelt ist und das Diodengebiet vom ersten Leitfähigkeitstyp an das dotierte Source-Gebiet gekoppelt ist; und elektrisches Koppeln des hoch dotierten Source-Gebiets an ein Referenzpotential.
- Verfahren nach Patentanspruch 28, wobei das Referenzpotential Masse ist.
- Verfahren nach Patentanspruch 28, wobei das Ausbilden der Diode die Schritte umfasst: Dotieren eines Teilbereichs des Gate-Gebiets angrenzend an die hochdotierte Source und Drain mit einem Material vom zweiten Leitfähigkeitstyp, wodurch das zweite Diodengebiet ausgebildet wird; und Dotieren eines Teilbereichs des Gate-Gebiets, das an das zweite Diodengebiet angrenzt, mit einem Material vom ersten Leitfähigkeitstyp, wodurch das erste Diodengebiet ausgebildet wird.
- Verfahren nach Patentanspruch 28, wobei das Ausbilden der Diode die Schritte umfasst: ein Ausbilden eines ersten Dotiergebiets vom zweiten Leitfähigkeitstyp über einem Gebiet des Halbleiterkörpers, wobei das erste Dotiergebiet das zweite Diodengebiet ausbildet und das Gebiet des Halbleiterkörpers das erste Diodengebiet ausbildet; und Ausbilden eines Dotiergebiets vom ersten Halbleitertyp über dem zweiten Diodengebiet, wobei ein Substrat-/Wannenband ausgebildet wird.
- Verfahren nach Patentanspruch 28, wobei das Ausbilden der Diode die Schritte umfasst: Ausbilden eines hoch dotierten Gebiets vom ersten Leitfähigkeitstyp über einem Gebiet des Halbleiterkörpers, wobei das erste Diodengebiet ausgebildet wird; und Ausbilden eines hoch dotierten Gebiets vom zweiten Leitfähigkeitstyp über einem Gebiet des Halbleiterkörpers, das direkt angrenzt an und in Kontakt ist mit dem ersten Diodengebiet, wobei das zweite Diodengebiet ausgebildet wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/509,366 | 2006-08-24 | ||
US11/509,366 US8476709B2 (en) | 2006-08-24 | 2006-08-24 | ESD protection device and method |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007038322A1 true DE102007038322A1 (de) | 2008-04-24 |
DE102007038322B4 DE102007038322B4 (de) | 2021-09-09 |
Family
ID=39112572
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007063829.0A Active DE102007063829B3 (de) | 2006-08-24 | 2007-08-14 | ESD-Schutzanordnung mit Dioden-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Verfahren zum Betreiben hierfür |
DE102007038322.5A Active DE102007038322B4 (de) | 2006-08-24 | 2007-08-14 | MOS-Anordnung mit Diode-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Layout-Technik hierfür |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007063829.0A Active DE102007063829B3 (de) | 2006-08-24 | 2007-08-14 | ESD-Schutzanordnung mit Dioden-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Verfahren zum Betreiben hierfür |
Country Status (2)
Country | Link |
---|---|
US (6) | US8476709B2 (de) |
DE (2) | DE102007063829B3 (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8247840B2 (en) * | 2004-07-07 | 2012-08-21 | Semi Solutions, Llc | Apparatus and method for improved leakage current of silicon on insulator transistors using a forward biased diode |
US7375402B2 (en) | 2004-07-07 | 2008-05-20 | Semi Solutions, Llc | Method and apparatus for increasing stability of MOS memory cells |
US7683433B2 (en) * | 2004-07-07 | 2010-03-23 | Semi Solution, Llc | Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors |
US7898297B2 (en) * | 2005-01-04 | 2011-03-01 | Semi Solution, Llc | Method and apparatus for dynamic threshold voltage control of MOS transistors in dynamic logic circuits |
US8476709B2 (en) | 2006-08-24 | 2013-07-02 | Infineon Technologies Ag | ESD protection device and method |
US7863689B2 (en) * | 2006-09-19 | 2011-01-04 | Semi Solutions, Llc. | Apparatus for using a well current source to effect a dynamic threshold voltage of a MOS transistor |
US8304329B2 (en) * | 2008-12-01 | 2012-11-06 | Maxpower Semiconductor, Inc. | Power device structures and methods |
IT1403475B1 (it) * | 2010-12-20 | 2013-10-17 | St Microelectronics Srl | Struttura di connessione per un circuito integrato con funzione capacitiva |
US8519434B2 (en) * | 2011-03-22 | 2013-08-27 | Macronix International Co., Ltd. | Self detection device for high voltage ESD protection |
US8912584B2 (en) * | 2012-10-23 | 2014-12-16 | Apple Inc. | PFET polysilicon layer with N-type end cap for electrical shunt |
CN104979340B (zh) * | 2014-04-01 | 2018-02-13 | 旺宏电子股份有限公司 | 半导体结构与静电放电防护电路 |
TWI582947B (zh) * | 2014-04-01 | 2017-05-11 | 旺宏電子股份有限公司 | 半導體結構與靜電放電防護電路 |
US9613952B2 (en) * | 2014-07-25 | 2017-04-04 | Macronix International Co., Ltd. | Semiconductor ESD protection device |
US9559640B2 (en) | 2015-02-26 | 2017-01-31 | Qualcomm Incorporated | Electrostatic discharge protection for CMOS amplifier |
KR102248308B1 (ko) * | 2015-04-06 | 2021-05-04 | 에스케이하이닉스 주식회사 | 안티-퓨즈 메모리셀 및 안티-퓨즈 메모리 셀어레이 |
CN106992171A (zh) * | 2016-01-21 | 2017-07-28 | 无锡华润上华半导体有限公司 | 一种esd版图结构及静电保护电路 |
CN107017249A (zh) * | 2017-03-30 | 2017-08-04 | 北京中电华大电子设计有限责任公司 | 一种改善esd保护器件均匀导通的方法 |
CN110930921B (zh) | 2019-11-25 | 2021-05-07 | 深圳市华星光电半导体显示技术有限公司 | 一种goa电路及包含所述goa电路的显示面板 |
US11264373B2 (en) * | 2019-12-21 | 2022-03-01 | Intel Corporation | Die backend diodes for electrostatic discharge (ESD) protection |
US11424239B2 (en) | 2019-12-21 | 2022-08-23 | Intel Corporation | Diodes for package substrate electrostatic discharge (ESD) protection |
CN115602681A (zh) | 2021-08-30 | 2023-01-13 | 台湾积体电路制造股份有限公司(Tw) | 集成有硅穿孔的静电放电保护单元和天线 |
CN115425022B (zh) * | 2022-09-08 | 2023-06-02 | 绍兴中芯集成电路制造股份有限公司 | Mos器件及具有该mos器件的电路 |
CN115954355B (zh) * | 2023-03-06 | 2023-06-09 | 合肥晶合集成电路股份有限公司 | 半导体器件 |
Family Cites Families (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4044373A (en) * | 1967-11-13 | 1977-08-23 | Hitachi, Ltd. | IGFET with gate protection diode and antiparasitic isolation means |
US3806773A (en) * | 1971-07-17 | 1974-04-23 | Sony Corp | Field effect transistor having back-to-back diodes connected to the gate electrode and having a protective layer between the source and the diodes to prevent thyristor action |
US3766511A (en) * | 1972-12-26 | 1973-10-16 | Gen Electric | Thermistors |
US4043196A (en) * | 1976-02-09 | 1977-08-23 | Technology Incorporated | Method and apparatus for effecting fluid flow measurement in a single sensor |
US4152711A (en) * | 1976-04-01 | 1979-05-01 | Mitsubishi Denki Kabuchiki Kaisha | Semiconductor controlled luminescent device |
US4053864A (en) * | 1976-12-20 | 1977-10-11 | Sprague Electric Company | Thermistor with leads and method of making |
US4559694A (en) * | 1978-09-13 | 1985-12-24 | Hitachi, Ltd. | Method of manufacturing a reference voltage generator device |
US4236831A (en) * | 1979-07-27 | 1980-12-02 | Honeywell Inc. | Semiconductor apparatus |
JPS5825264A (ja) * | 1981-08-07 | 1983-02-15 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
GB2163002B (en) * | 1984-08-08 | 1989-01-05 | Japan Res Dev Corp | Tunnel injection static induction transistor and its integrated circuit |
US4628215A (en) * | 1984-09-17 | 1986-12-09 | Texas Instruments Incorporated | Drive circuit for substrate pump |
JPS61120466A (ja) * | 1984-11-16 | 1986-06-07 | Fujitsu Ltd | 半導体光検出素子 |
JPH0693485B2 (ja) * | 1985-11-29 | 1994-11-16 | 日本電装株式会社 | 半導体装置 |
US4745079A (en) * | 1987-03-30 | 1988-05-17 | Motorola, Inc. | Method for fabricating MOS transistors having gates with different work functions |
US4990976A (en) * | 1987-11-24 | 1991-02-05 | Nec Corporation | Semiconductor device including a field effect transistor having a protective diode between source and drain thereof |
US4890143A (en) * | 1988-07-28 | 1989-12-26 | General Electric Company | Protective clamp for MOS gated devices |
US6028573A (en) * | 1988-08-29 | 2000-02-22 | Hitachi, Ltd. | Driving method and apparatus for display device |
JPH0473970A (ja) | 1990-07-16 | 1992-03-09 | Fuji Electric Co Ltd | Mos型半導体装置 |
JPH06151737A (ja) * | 1992-10-30 | 1994-05-31 | Toshiba Corp | 半導体装置及びその製造方法 |
US5371396A (en) * | 1993-07-02 | 1994-12-06 | Thunderbird Technologies, Inc. | Field effect transistor having polycrystalline silicon gate junction |
US5910738A (en) * | 1995-04-07 | 1999-06-08 | Kabushiki Kaisha Toshiba | Driving circuit for driving a semiconductor device at high speed and method of operating the same |
US5536958A (en) | 1995-05-02 | 1996-07-16 | Motorola, Inc. | Semiconductor device having high voltage protection capability |
US5661322A (en) * | 1995-06-02 | 1997-08-26 | Siliconix Incorporated | Bidirectional blocking accumulation-mode trench power MOSFET |
US5753952A (en) * | 1995-09-22 | 1998-05-19 | Texas Instruments Incorporated | Nonvolatile memory cell with P-N junction formed in polysilicon floating gate |
EP0798785B1 (de) * | 1996-03-29 | 2003-12-03 | STMicroelectronics S.r.l. | Hochspannungsfester MOS-Transistor und Verfahren zur Herstellung |
SE513283C2 (sv) * | 1996-07-26 | 2000-08-14 | Ericsson Telefon Ab L M | MOS-transistorstruktur med utsträckt driftregion |
DE19631751C1 (de) * | 1996-08-06 | 1997-11-27 | Siemens Ag | Ansteuerschaltung für einen Leistungs-FET mit sourceseitiger Last |
US6175383B1 (en) * | 1996-11-07 | 2001-01-16 | California Institute Of Technology | Method and apparatus of high dynamic range image sensor with individual pixel reset |
JP3278765B2 (ja) * | 1997-11-17 | 2002-04-30 | 日本電気株式会社 | 負電圧生成回路 |
US6172383B1 (en) * | 1997-12-31 | 2001-01-09 | Siliconix Incorporated | Power MOSFET having voltage-clamped gate |
US6015993A (en) | 1998-08-31 | 2000-01-18 | International Business Machines Corporation | Semiconductor diode with depleted polysilicon gate structure and method |
JP2000196075A (ja) * | 1998-12-25 | 2000-07-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
US6413822B2 (en) | 1999-04-22 | 2002-07-02 | Advanced Analogic Technologies, Inc. | Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer |
JP4037029B2 (ja) * | 2000-02-21 | 2008-01-23 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4917709B2 (ja) | 2000-03-06 | 2012-04-18 | ローム株式会社 | 半導体装置 |
JP2001319978A (ja) * | 2000-05-01 | 2001-11-16 | Toshiba Corp | 半導体装置及びその製造方法 |
KR100347349B1 (ko) * | 2000-05-23 | 2002-12-26 | 삼성전자 주식회사 | 마이크로파워 저항-캐패시터 발진기 |
WO2002009115A1 (en) | 2000-07-25 | 2002-01-31 | Bae Systems | Cmos sram cell with prescribed power-on data state |
US6768149B1 (en) * | 2000-10-05 | 2004-07-27 | Ess Technology, Inc. | Tapered threshold reset FET for CMOS imagers |
US6690065B2 (en) | 2000-12-28 | 2004-02-10 | Industrial Technology Research Institute | Substrate-biased silicon diode for electrostatic discharge protection and fabrication method |
US6617649B2 (en) | 2000-12-28 | 2003-09-09 | Industrial Technology Research Institute | Low substrate-noise electrostatic discharge protection circuits with bi-directional silicon diodes |
JP4854868B2 (ja) * | 2001-06-14 | 2012-01-18 | ローム株式会社 | 半導体装置 |
KR100414735B1 (ko) | 2001-12-10 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체소자 및 그 형성 방법 |
US6878993B2 (en) * | 2002-12-20 | 2005-04-12 | Hamza Yilmaz | Self-aligned trench MOS junction field-effect transistor for high-frequency applications |
JP4574960B2 (ja) * | 2003-06-24 | 2010-11-04 | ルネサスエレクトロニクス株式会社 | 車両用電源制御装置及び制御チップ |
JP4754353B2 (ja) * | 2003-12-22 | 2011-08-24 | パナソニック株式会社 | 縦型トレンチゲート半導体装置およびその製造方法 |
DE102005013687B3 (de) | 2005-03-18 | 2005-12-01 | Atmel Germany Gmbh | ESD-Schutzschaltung für niedrige Spannungen |
US7470958B2 (en) * | 2005-07-28 | 2008-12-30 | Panasonic Corporation | Semiconductor device |
US8476709B2 (en) | 2006-08-24 | 2013-07-02 | Infineon Technologies Ag | ESD protection device and method |
-
2006
- 2006-08-24 US US11/509,366 patent/US8476709B2/en active Active
-
2007
- 2007-08-14 DE DE102007063829.0A patent/DE102007063829B3/de active Active
- 2007-08-14 DE DE102007038322.5A patent/DE102007038322B4/de active Active
-
2011
- 2011-04-08 US US13/083,308 patent/US8482071B2/en active Active
-
2013
- 2013-06-04 US US13/910,080 patent/US9129805B2/en not_active Expired - Fee Related
- 2013-06-04 US US13/910,071 patent/US9263428B2/en not_active Expired - Fee Related
-
2015
- 2015-08-20 US US14/831,024 patent/US9859270B2/en not_active Expired - Fee Related
- 2015-11-16 US US14/942,589 patent/US20160071833A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20160071833A1 (en) | 2016-03-10 |
DE102007038322B4 (de) | 2021-09-09 |
US20130264645A1 (en) | 2013-10-10 |
DE102007063829B3 (de) | 2019-06-27 |
US20110180875A1 (en) | 2011-07-28 |
US8482071B2 (en) | 2013-07-09 |
US9129805B2 (en) | 2015-09-08 |
US9859270B2 (en) | 2018-01-02 |
US20150357322A1 (en) | 2015-12-10 |
US8476709B2 (en) | 2013-07-02 |
US20130264646A1 (en) | 2013-10-10 |
US20080048266A1 (en) | 2008-02-28 |
US9263428B2 (en) | 2016-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007063829B3 (de) | ESD-Schutzanordnung mit Dioden-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Verfahren zum Betreiben hierfür | |
DE60130028T2 (de) | Schutzvorrichtung gegen elektrostatische Entladung mit gesteuertem Siliziumgleichrichter mit externem On-Chip-Triggern und kompakten inneren Abmessungen für schnelles Triggern | |
DE102006022105B4 (de) | ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis | |
DE102008064703B4 (de) | Halbleiter-ESD-Bauelement | |
DE19533958C2 (de) | Schutzschaltung gegen elektrostatische Entladungen enthaltend eine Kondensatorschaltung | |
DE102011054700B4 (de) | Halbleiter-ESD-Bauelement und Verfahren | |
DE102007006853B4 (de) | ESD-Schutzvorrichtung und elektrische Schaltung mit derselben | |
DE102009045793B4 (de) | Klemmbauelement für elektrostatische Entladung | |
DE102008036834B4 (de) | Diodenbasiertes ESE-Konzept für Demos-Schutz | |
KR100366869B1 (ko) | 반도체 집적 회로용 입-출력 보호 장치 | |
DE102008059846A1 (de) | Drain-Erweiterter Feldeffekttransistor | |
EP1025590B1 (de) | Esd-schutzvorrichtung für integrierte schaltungen | |
DE10228337A1 (de) | Halbleitervorrichtung mit einer ESD-Schutzvorrichtung | |
DE112004002717B4 (de) | Pufferschaltung und Pufferschaltungsanordnung mit elektrostatischem Entladeschutz | |
DE102004035745A1 (de) | Integrierter Schaltkreis | |
DE19712834B4 (de) | Schutzschaltung und Schaltung für eine Halbleiter-Auf-Isolator-Vorrichtung | |
DE10148794A1 (de) | Verfahren zum Herstellen eines MOS-Transistors und MOS-Transistor | |
DE102021123640A1 (de) | Elektrostatische Entladungsvorrichtung mit ultraniedrigem Verlust und steuerbarer Triggerspannung | |
DE10028008A1 (de) | Schutzvorrichtung gegen elektrostatische Entladungen | |
EP0462108B1 (de) | Schutzschaltung gegen überspannung für mos-bauelemente | |
DE10217935B4 (de) | Halbleiterbauteil | |
DE19629511C2 (de) | Schutzschaltung gegen elektrostatische Entladungen | |
DE19624477C2 (de) | Kondensatorgetriggerte Schutzschaltung gegen elektrostatische Entladungen | |
EP0508975A1 (de) | Schutzschaltung für integrierte CMOS/BICMOS-Schaltungsanordnungen und Verfahren zur Herstellung einer derartigen Schutzschaltung | |
DE10209069B4 (de) | Spannungsbegrenzungselement für hochintegrierte Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R130 | Divisional application to |
Ref document number: 102007063829 Country of ref document: DE |
|
R082 | Change of representative |
Representative=s name: KINDERMANN, PETER, DIPL.-ING.UNIV., DE |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |