DE19624477C2 - Kondensatorgetriggerte Schutzschaltung gegen elektrostatische Entladungen - Google Patents

Description

Die Erfindung betrifft eine Technik zum Schutz vor elektro­ statischen Entladungsschäden während der Herstellung inte­ grierter Schaltungen. Die Erfindung betrifft insbesondere eine kondensatorgetriggerte Schutzschaltung gegen elektrosta­ tische Entladungen.

Elektrostatische Entladungen, im weiteren mit "ESD" (ESD = Electrostatic Discharge) bezeichnet, sind eine bekannte Er­ scheinung, die beim Umgang mit integrierten Halbleiterschal­ tungseinrichtung ("IC") auftreten. Eine elektrostatische La­ dung kann sich aus verschiedenen Gründen ansammeln und mögli­ cherweise zerstörende Auswirkungen auf eine IC-Einrichtung haben. Typische Schäden dieser Art können während einer Prüf­ phase bei der IC-Herstellung auftreten, während des Einbaus des IC in eine Platine und auch während des Gebrauchs einer Vorrichtung, in die das IC eingebaut wurde. Die Beschädigung eines einzelnen IC aufgrund unzureichenden ESD-Schutzes in einer elektronischen Einrichtung kann die Funktion der Ein­ richtung teilweise oder manchmal vollständig zum Erliegen bringen. Der ESD-Schutz für Halbleiter-ICs ist daher eine Frage der Zuverlässigkeit.

Die DE 195 33 958 A1 beschreibt eine Kondensatorpaar-Schutzschaltung gegen elektrostatische Entladung (ESD) zum Schützen einer internen Schaltung oder eines Ausganggspuffers eines IC vor Beschädigung durch einen ESD-Strom.

Es wird nun Bezug auf Fig. 1 und 2 genommen. Dort sind Schalt­ pläne von bekannten ESD-Schutzschaltungen schematisch dargestellt, die üblicherweise entweder mit einer Eingangsanschlußfläche oder einer Ausgangsanschlußfläche einer IC-Baugruppe verwendet werden. Ein NMOS-Transistor M₁, siehe Fig. 1, wird dazu ver­ wendet, eine innere Schaltung 6 vor der ESD-Belastung zu schützen, die an der Eingangsanschlußfläche 5 auftreten kann. Die Anschlüsse Gate, Source und Substrat bzw. Bulk des NMOS-Transistors M₁ sind alle auf die Schaltungsmasse V_SS gezogen. Das Drain des NMOS-Transis­ tors M₁ ist-mit der Eingangsanschlußfläche 5 verbunden.

Um eine innere Schaltung 6 vor einem ESD-Schaden an der Ausgangs­ anschlußfläche 7 zu schützen, siehe Fig. 2, wird ein Ausgangs­ puffer eingesetzt, der aus einem NMOS-Transistor M₂ und einem pMOS-Transistor M₃ besteht. Demgemäß sind die Gates des NMOS- Transistors und des PMOS-Transistors beide mit der inneren Schaltung 6 verbunden. Die Drains der Transistoren sind mit­ einander und mit der Ausgangsanschlußfläche 7 verbunden. Zu­ sätzlich sind Source und Substrat bzw. Bulk des NMOS-Transistors M₂ mit­ einander verbunden und an die Schaltungsmasse V_SS gelegt. Source und Bulk des PMOS-Transistors M₃ sind miteinander verbunden und an eine Spannungsversorgung V_DD gelegt.

Hinsichtlich des Trends zu Submikronabmessungen in der IC-Herstellung hat jedoch durch fortgeschrittene Verfahren, beispielsweise gering dotierte Drainstrukturen (LDD, LDD = Lightly-Doped Drain) und Silizid-Belegungs-Diffusion die Anfälligkeit von NMOS-Transistoren gegen ESD-Beanspruchungen stark abgenommen. Zudem haben Einrichtungen mit höherer ESD-Festigkeit, z. B. eine Diode oder die in Fig. 3 gezeigte Dickoxideinrichtung M₄ eine Triggerspannung, die größer ist als die Durchbruchsspannung eines Submikron-NMOS-Transistors. Folglich sind diese Einrichtungen geeignet, einen Schutz an der Eingangsanschlußfläche 5 bereitzustellen. Sie können je­ doch keinen Schutz an der Ausgangsanschlußfläche 7 bereit­ stellen, da die ESD-Beanspruchung Schäden am NMOS-Transistor eines Ausgangspuffers bewirken kann. Zusätzlich kann der ESD-Impuls die innere Schaltung 6 zwischen den Spannungsver­ sorgungen V_DD und V_SS beschädigen. Wie C. Duvvury et al. in ihrem Artikel "INTERNAL CHIP ESD PHENOMENA BEYOND THE PRO- TECTION CIRCUITS" in IEEE Transactions on Electron Devices, 35(12), 1988, S. 2133-2139 angeben, ist eine Verschlechterung des Schal­ tungsverhaltens durch den dabei auftretenden Latchup-Effekt nicht zu vermeiden.

Es ist Aufgabe der Erfindung eine ESD-Schutzschaltung bereit­ zustellen, die an jeder IC-Komponente verwendbar ist, die möglicherweise ESD an die innere Schaltung heranführen könnte, beispielsweise eine Eingangsanschlußfläche, eine Ausgangs­ anschlußfläche oder eine Spannungsversorgung, um die innere Schaltung vor ESD-Schäden zu schützen.

Diese Aufgabe wird gelöst durch eine Schutzschaltung mit den in Anspruch 1 beschriebenen Merkmalen. Bevorzugte Ausführungs­ formen der Erfindung sind in den Unteransprüchen 2 bis 9 be­ schrieben. Die Aufgabe wird insbesondere gelöst durch eine kondensatorgetriggerte Schutzschaltung gegen elektrostatische Entladungen, umfassend ein n-leitendes Halbleitersubstrat, einen im Substrat ausgebildeten P-Wannenbereich, mindestens einen im Wannenbereich ausgebildeten Kontaktbereich am Rand der P-Wanne, eine auf dem Substrat ausgebildete Isolierstruk­ tur, eine auf der Isolierstruktur außerhalb des P-Wannenbe­ reichs ausgebildete Polysiliziumschicht, die mit mindestens einem Kontaktbereich elektrisch verbunden ist, eine dielek­ trische Schicht, die auf der Polysiliziumschicht liegt und den P-Wannenbereich überdeckt, eine Metallfläche, die den Eingang der Schutzschaltung bildet und über der Polysilizium­ schicht auf der dielektrischen Schicht liegt und mit der di­ elektrischen Schicht sowie der Polysiliziumschicht einen Kon­ densator bildet, einen ersten stark dotierten, n-leitenden Bereich entfernt vom Rand der P-Wanne und mindestens einen zweiten stark dotierten, n-leitenden Bereich zwischen dem Bereich und dem mindestens einen Kontaktbereich, die im Wan­ nenbereich und mit Abstand zueinander ausgebildet und so ange­ ordnet sind, daß sie mit dem Wannenbereich einen bipolaren Sperrschichttransistor bilden, der bei einer elektrostatischen Entladung den Entladestrom im Snapback-Modus gegen Masse ab­ leitet und dadurch die Schutzwirkung erzeugt, wobei der erste stark dotierte Bereich mit der Metallfläche und mindestens ein zweiter stark dotierter Bereich mit der Schaltungsmasse elektrisch verbunden ist und einen Widerstand, der zwischen mindestens einen Kontaktbereich und die Masse geschaltet ist, die den Ausgang der Schutzschaltung bildet. Der gleiche Schal­ tungsentwurf ist dabei in verschiedenen Anordnungen verwendbar, um die innere Schaltung vor ESD-Schäden an jeder der oben ge­ nannten Stellen zu schützen.

Die Erfindung kann also eine innere Schaltung gegen ESD-Schäden schützen an Eingangsanschlußflächen, Ausgangsanschlußflächen oder Spannungsversorgungen. Es können verschiedene Anordnungen des gleichen Schaltungsentwurfs verwendet werden, um die in­ nere Schaltung vor ESD-Schäden an jeder der obigen Stellen zu schützen.

Die Erfindung ist geeignet einen ESD-Strom gleichförmig ver­ teilt abzuleiten, so daß die örtliche Erwärmung der Schutz­ schaltung so klein wie möglich ist.

Die Schaltung umfaßt als wesentliche Bestandteile eine Dickoxidvorrichtung mit einem Drain und einem Gate, die an die geschützte Schaltung und an den möglichen ESD-Eingang angeschlossen sind. Das Gate ist über einen Kondensator an das Substrat bzw. Bulk der Oxidvorrichtung angeschlossen. Die Source der Dickoxidvorrichtung ist direkt an Masse gelegt, und das Substrat bzw. Bulk liegt über einen Widerstand an Masse. Eine Diode, deren Anode an Masse liegt, kann mit ihrer Kathode an die geschützte Schaltung angeschlos­ sen werden, um einen erhöhten Schutz bereitzustellen.

Es werden nun die Merkmale und Vorteile der Erfindung an bevorzugten Ausführungsformen der Erfindung und mit Bezug auf die beiliegenden Zeichnungen beschrieben. Es zeigt:

Fig. 1 ein Schaltbild einer herkömmlichen ESD-Schutzschaltung, die aus einem NMOS-Transistor an einer Eingangsanschlußfläche aufgebaut ist;

Fig. 2 ein Schaltbild einer anderen herkömmlichen ESD-Schutzschaltung, die aus einem Ausgangspuffer an einer Ausgangsanschlußfläche besteht;

Fig. 3 ein Schaltbild einer weiteren herkömmlichen ESD-Schutzschaltung, die mit einer Dickoxidvorrichtung an einer Eingangsanschlußfläche aufgebaut ist;

Fig. 4 ein Schaltbild einer erfindungsgemäßen kondensatorgetriggerten ESD-Schutzschaltung, angeordnet an einer Eingangsanschlußfläche;

Fig. 5 ein Schaltbild einer erfindungsgemäßen kondensatorgetriggerten ESD-Schutzschaltung, angeordnet an einer Ausgangsanschlußfläche;

Fig. 6 ein schematisches Diagramm einer erfindungsgemäßen kondensatorgetriggerten ESD-Schutzschaltung, angeordnet zwischen den Punkten der Spannungsversorgung V_DD und V_SS;

Fig. 7 eine Querschnittsansicht des Aufbaus einer Aus­ führungsform der kondensatorgetriggerten ESD-Schutzschaltung nach Fig. 4 bis 6, hergestellt auf einem Halbleitersubstrat; und

Fig. 8 eine schematische Darstellung eines IC, in dem die erfindungsgemäße kondensatorgetriggerte ESD-Schutzschaltung verwendet wird.

Fig. 4 zeigt eine erfindungsgemäße kondensatorgetriggerte ESD-Schutzschaltung 10A, die an einer Eingangsanschlußfläche 5 angeordnet ist. Die Eingangsanschlußfläche 5 ist mit einer inneren Schaltung 6 verbunden; diese Schaltung ist vor ESD-Schäden zu schützen. Die kondensatorgetriggerte ESD-Schutz­ schaltung 10A umfaßt eine Dickoxidvorrichtung M₅, einen Kondensator C und einen Widerstand R. Die Dickoxidvorrichtung M₅ ist mit einem Drain aufgebaut, das mit der Eingangs­ anschlußfläche 5 verbunden ist, und mit einer Source, die an die Schaltungsmasse V_SS angeschlossen ist. Ein Gate der Dickoxidvorrichtung M₅ ist ebenfalls an die Eingangs­ anschlußfläche 5 gelegt. Das Substrat bzw. Bulk der Dickoxidvorrichtung M₅ liegt über den Widerstand R an der Schaltungsmasse V_SS. Der Kondensator C ist zwischen die Eingangsanschlußfläche 5 und das Bulk der Vorrichtung M₅ geschaltet. Zusätzlich ist eine Diode D₁ mit ihrer Anode an die Schaltungsmasse V_SS gelegt; ihre Kathode liegt an der Eingangsanschlußfläche 5.

Fig. 5 zeigt eine erfindungsgemäße kondensatorgetriggerte ESD-Schutzschaltung 10B, die genau so aufgebaut ist wie die ESD-Schutzschaltung 10A nach Fig. 4 und an einer bezüglich der inneren Ausgangs­ anschlußfläche 7 angeordnet ist. Die Ausgangsanschlußfläche 7 ist über einen Ausgangspuffer mit der inneren Schaltung 6 verbunden. Der Ausgangspuffer enthält einen PMOS-Transistor M₃ und einen NMOS-Transistor M₂. Beide Drains sind miteinander verbunden und als Ausgangsanschluß an die Ausgangsanschluß­ fläche 7 gelegt. Beide Gates sind als Schaltungsanschluß miteinander verbunden und so angeordnet, daß die Gates von der inneren Schaltung 6 gesteuert werden. Source und Bulk des NMOS-Transistors M₂ sind miteinander verbunden und an die Schaltungsmasse V_SS gelegt. Source und Bulk des PMOS-Tran­ sistors M₃ sind miteinander verbunden und an die Span­ nungsversorgung V_DD gelegt. Die kondensatorgetriggerte ESD- Schutzschaltung 10B umfaßt eine Dickoxidvorrichtung M₅, einen Kondensator C und einen Widerstand R. Die Dickoxidvorrichtung M₅ ist so aufgebaut, daß ihr Drain an der Ausgangsanschluß­ fläche 7 liegt und ihre Source mit der Schaltungsmasse V_SS verbunden ist. Das Gate der Dickoxidvorrichtung M₅ liegt ebenfalls an der Ausgangsanschlußfläche 7 Das Bulk der Dick­ oxidvorrichtung M₅ liegt über den Widerstand R an der Schaltungsmasse V_SS. Der Kondensator C ist zwischen die Ausgangsanschlußfläche 7 und das Bulk der Vorrichtung M₅ geschaltet. Zusätzlich ist bevorzugt eine Diode D2 mit ihrer Anode an die Schaltungsmasse V_SS gelegt und mit ihrer Kathode an die Ausgangsanschlußfläche 7 angeschlossen.

Fig. 6 zeigt eine erfindungsgemäße kondensatorgetriggerte ESD-Schutzschaltung 10C, die genau so aufgebaut ist wie die ESD-Schutzschaltung nach Fig. 4, und zwischen die Span­ nungsversorgungspunkte V_DD und V_SS geschaltet ist. Die Spannungsver­ sorgung V_DD dient dazu, das Spannungsversorgungspotential zu übernehmen, wenn die zugehörige integrierte Schaltung mit Spannung versorgt wird. Die kondensatorgetriggerte ESD-Schutz­ schaltung 10C umfaßt eine Dickoxidvorrichtung M₅, einen Kon­ densator C und einen Widerstand R. Die Dickoxidvorrichtung M₅ ist so aufgebaut, daß ihr Drain an der Spannungsversorgung V_DD liegt und ihre Source an die Schaltungsmasse V_SS an­ geschlossen ist. Das Gate der Dickoxidvorrichtung M₅ liegt ebenfalls an der Spannungsversorgung V_DD. Das Bulk der Dick­ oxidvorrichtung M₅ liegt über den Widerstand R an der Schal­ tungsmasse V_SS. Der Kondensator C ist zwischen die Span­ nungsversorgung V_DD und das Bulk der Vorrichtung M₅ geschaltet. Zusätzlich ist bevorzugt eine Diode D3 mit ihrer Anode bzw. Kathode zwischen die Schaltungsmasse V_SS und die Spannungsver­ sorgung V_DD geschaltet.

Fig. 7 zeigt eine erfindungsgemäße bevorzugte Ausführungsform der kondensatorgetriggerten EDS-Schutzschaltungen 10A bis 10C gemäß Fig. 4 bis 6, und zwar den Aufbau, nämlich auf einem Halbleitersubstrat hergestellt und in Querschnittsansicht dargestellt. Wie in der Zeichnung dargestellt, ist ein P-Wannenbereich 12 in einem n-leitenden Substrat 11 ausgebildet. Die Feldoxidabschnitte 13 und 13A erzeugt man durch thermisches Wachsen, bevorzugt durch ein sog. LOCOS-Verfahren (LOCOS = LOCal Oxidation of Silicon, örtliche Siliziumoxidation); sie bedecken eine vorbestimmte Substratfläche als Isolierstrukturen. Im P-Wannenbereich 12 wird ein erster stark dotierter, n-leitender Bereich 14 aus­ gebildet, der als Drainanschluß der Dickoxidvorrichtung M₅ dient. Im P-Wannenbereich 12 wird zumindest ein zweiter stark dotierter, n-leitender Bereich 15 ausgebildet (in Fig. 7 sind beispielhaft zwei zweite stark dotierte Bereiche dargestellt) der als Sourceanschluß der Dickoxidvorrichtung M₅ dient und durch einen der Feldoxidabschnitte 13 Abstand vom ersten stark dotierten Bereich 14 hat. Im P-Wannenbereich 12 ist durch Implantieren von p-leitenden Fremdatomen mindestens ein Kontaktbereich 16 ausgebildet (in Fig. 7 sind beispielhaft zwei Kontaktbereiche dargestellt). Jeder Kontaktbereich 16 hat durch einer der Feldoxidabschnitte 13 Abstand zum benach­ barten stark dotierten Bereich 15 und bildet den Substrat bzw. Bulkanschluß der Dickoxidvorrichtung M₅.

Eine mit Fremdatomen dotierte Polysiliziumschicht 17 wird auf einem der Feldoxidabschnitte 13A ausgebildet, und zwar bevorzugt auf einer Seite des Substrats 11. Eine dielektrische Schicht 18 wird abgeschieden, um die gesamte Oberfläche zu bedecken. Sie wird anschließend geätzt, um einige Kontakt­ fenster auszubilden und die Polysiliziumschicht 17, die Kon­ taktbereiche 16, den ersten stark dotierten, n-leitenden Be­ reich 14 und den zweiten stark dotierten, n-leitenden Bereich 15 freizulegen. Eine Metallfläche 19 wird auf der dielektri­ schen Schicht 18 über der Polysiliziumschicht 17 ausgebildet. Abhängig von der Anordnung, in der die erfindungsgemäße Schaltung verwendet wird, kann die Metallfläche 19 die Ein­ gangsanschlußfläche 5 nach Fig. 4 oder die Ausgangsanschluß­ fläche 7 nach Fig. 5 oder die Spannungsversorgung V_DD nach Fig. 6 sein. Dementsprechend bilden die Fläche 19, die di­ elektrische Schicht 18 und die Polysiliziumschicht 17 einen Kondensator C. Die Fläche 19 und die Polysiliziumschicht 17 darunter bilden den Kondensator C, ohne weitere Layoutfläche zu verbrauchen. Auf der dielektrischen Schicht 18 werden eine Anzahl Metallkontakte 20, 21, 22 und 23 ausgebildet und je­ weils über die entsprechenden Kontaktfenster mit der Poly­ siliziumschicht 17, den Kontaktbereichen 16, dem zweiten stark dotierten Bereich 15 und dem ersten stark dotierten Bereich 14 verbunden. Man beachte, daß der Metallkontakt 23 bevorzugt die Feldoxidbereiche 13 auf den gegenüberliegenden Seiten des ersten stark dotierten Bereichs 14 überdeckt und als Ga­ teanschluß der Dickoxidvorrichtung M₅ wirkt.

Gemäß dem Prinzip der kondensatorgetriggerten ESD-Schutzschaltungen nach Fig. 4 bis 6 ist die Fläche 19 über den Metallkontakt 23 elektrisch mit dem ersten stark dotierten Bereich 14 verbun­ den. Die Polysiliziumschicht 17 ist über die Metallkontakte 20 und 21 mit den Kontaktbereichen 16 elektrisch verbunden und liegt dann über den Widerstand R an der Schaltungsmasse V_SS. Obwohl der Widerstand R mit einem Bauteilsymbol bezeichnet ist, kann er ein Dünnfilmwiderstand oder ein Wannenwiderstand sein oder eine andere elektrische Wider­ standskomponente. Weiterhin sind die zweiten stark dotierten Bereiche 15 über den Metallkontakt 22 an die Schaltungsmasse V_SS gelegt.

Die Dickoxidvorrichtung M₅ nach Fig. 7 wird im bipolaren Modus betrieben, wobei der erste stark dotierte, n-leitende Bereich 14, der p-Wannenbereich 12 und der zweite stark dotierte, n-leitende Bereich 15 während eines ESD-Ereignisses den Kollektor, die Basis und den Emitter eines bipolaren NPN-Sperrschichttransistors bilden. Tritt die Spannung eines gegen Masse positiven ESD-Impulses an der Fläche 19 auf, so koppelt sie der Kondensator C an den Wannenbereich 12, um die Sperrschicht zwischen dem P-Wannenbereich 12 und dem zweiten stark dotierten, n-leitenden Bereich 15 in Durchlaßrichtung vorzuspannen. Folglich wird der bipolare NPN-Transistor direkt im sog. Snapback-Modus betrieben, ohne daß ein Draindurchbruch im Snapback-Bereich auftritt und dann den ESD-Strom ableitet. Folglich kann die Einschaltspannung der ESD-Schutzschaltung während der ESD-Belastung gesenkt werden. Somit leitet die an der Fläche 19 auftretende ESD-Belastung den ESD-Strom ab, der vom ersten stark dotierten, n-leitenden Bereich 14 zum zweiten stark dotierten, n-leitenden Bereich 15 fließt und dann nach Schaltungsmasse V_SS entladen wird. Der ESD-Ent­ ladestrom verteilt sich auf zwei entgegengesetzte Seiten des ersten stark dotierten, n-leitenden Bereichs 14 nach Fig. 7 und bewirkt dadurch die kleinstmögliche örtliche Erwärmung der ESD-Schutzschaltung. Zudem verringert sich die Trigger­ spannung der ESD-Schutzschaltung auf die Höhe der Snapback-Spannung, jedoch nicht auf die Höhe der Durchbruchsspannung. Diese Einschaltspannung hält die Fläche 19 auf einem geringen Spannungspegel, so daß die innere Schaltung 6 und ebenso der Ausgangspuffer vor ESD-Schäden geschützt werden.

Da der Wannenbereich 12 über den Widerstand R an die Schal­ tungsmasse V_SS gelegt ist, erzeugen der Widerstand R und der Kondensator C eine Zeitverzögerung, um die Vorspannung in Durchlaßrichtung zwischen dem p-Wannenbereich 12 und den zweiten stark dotierten, n-leitenden Bereichen 15 während des ESD-Vorgangs aufrecht zu erhalten. Wie bei Berührung durch einen menschlichen Körper typisch, beträgt die Anstiegszeit des ESD-Im­ pulses etwa 10 ns. Daher kann die RC-Zeitkonstante auf den Bereich von ungefähr 10 ns eingestellt werden, um die Vor­ spannung in Durchlaßrichtung während des ESD-Vorgangs aufrecht zu erhalten. Die Kapazität des Kondensators C kann im Bereich von 0,2-2 pF gewählt werden, und der Widerstandswert des Widerstands R kann im Bereich von 5 kΩ bis 50 kΩ gewählt werden. Da jedoch im Normalbetrieb die Spannungsversorgung V_DD eingeschaltet ist, ist die Dickoxidvorrichtung M₅ ausgeschal­ tet. Der Wannenbereich 12 liegt über den Widerstand R an Masse und driftet daher nicht.

Die Diode D₁, siehe Fig. 4, kann durch eine weitere N⁺/p- Wannensperrschicht aufgebaut werden. Tritt ein gegen Masse negativer ESD-Impuls an der Eingangsanschlußfläche 5 auf, so arbeitet die Diode D₁ in Durchlaßrichtung und leitet die ESD-Belastung ab. Die Diode schützt dadurch die innere Schaltung 6 vor ESD-Schäden.

Die Diode D₂, siehe Fig. 5, kann durch die Sperrschicht zwischen dem Drain und dem Bulk des NMOS-Transistors M₂ des Ausgangspuffers gebildet werden; die Anschlüsse der Diode D₂ sind daher gestrichelt eingezeichnet. Tritt ein gegen Masse negativer ESD-Impuls an der Ausgangsanschlußfläche 7 auf, so arbeitet die Diode D₂ in Durchlaßrichtung und leitet die ESD-Belastung ab. Sie schützt damit die innere Schaltung 6 vor ESD-Schäden. Mit dieser ESD-Schutzschaltung sind herkömmliche Schaltungsmaßnahmen überflüssig, bei denen der Abstand zwischen dem Gate und dem Drain des NMOS-Tran­ sistors M₂ hinsichtlich der ESD-Festigkeit vergrößert wird. Folglich kann die vom Ausgangspuffer belegte Layoutfläche verkleinert werden.

Die Diode D₃, siehe Fig. 6, kann durch Schutzringe des Substrats 11 und einen weiteren P-Wannenbereich gebildet wer­ den; die Anschlüsse der Diode D₃ sind daher gestrichelt ein­ gezeichnet.

Fig. 8 zeigt, wie erfindungsgemäße kondensatorgetrigger­ te ESD-Schutzschaltungen auf dem gesamten Chip angeordnet sind. An der Eingangsanschlußfläche 5 bzw. an der Aus­ gangsanschlußfläche 7 können vier verschiedenem "ESD-Modi" auftreten. Die Eingangsanschlußfläche 5 und die Ausgangs­ anschlußfläche 7 sind Punkte, ESD an die IC-Einrichtung heranzuführen, da jede Anschlußfläche mit einem Anschlußstift der IC-Einrichtung verbunden ist. Die folgenden ESD-Modi treten auf:

• (a) PS-Modus. Der V_DD-Anschluß der gesamten Einrichtung wird "schwebend", d. h. ohne festes Potential gehalten und der V_SS-Anschluß der Einrichtung wird an Masse gelegt, während eine positive ESD-Belastung an einer IC-Anschlußfläche auftritt.
• (b) NS-Modus. Der V_DD-Anschluß der gesamten Einrichtung wird schwebend gehalten und der V_SS-Anschluß der Einrichtung wird an Masse gelegt, während eine negative ESD-Belastung an einer IC-Anschlußfläche auftritt.
• (c) PD-Modus. Der V_SS-Anschluß der gesamten Einrichtung wird schwebend gehalten und der V_DD-Anschluß der Einrichtung wird an Masse gelegt, während eine positive ESD-Belastung an einer IC-Anschlußfläche auftritt.
• (d) ND-Modus. Der V_SS-Anschluß der gesamten Einrichtung wird schwebend gehalten und der V_DD-Anschluß der Einrichtung wird an Masse gelegt, während eine negative ESD-Belastung an einer IC-Anschlußfläche auftritt.

Während des ESD-PS-Modus ist der ESD-Strom so gerichtet, daß er durch die Schaltung 10A oder die Schaltung 10B fließt. Während des ESD-NS-Modus leitet die Diode D₁ oder D₂ den ESD-Strom ab. Während des ESD-PD-Modus fließt der ESD-Strom durch die ESD-Schutzschaltung 10A oder 10B, V_SS, die in Durchlaß­ richtung betriebene Diode D₃ und anschließend über die Spannungsversorgung V_DD. Während des ESD-ND-Modus fließt der ESD-Strom durch die ESD-Schutzschaltung 10C, die Spannungsversorung V_SS und die Diode D₁ oder D₂, um die ESD-Belastung abzuleiten. Da der Transistor M₃ des Ausgangspuffers mit Defektelektronen bzw. Löcherladungen leitet, ist es schwierig, einen ESD-Strom darüber zu leiten. In allen Fällen ist die innere Schaltung vor ESD-Schäden geschützt.

In allen Fällen ist das Herstellungsverfahren für die Schutzschaltung mit den CMOS-Fertigungstechniken verträg­ lich und verbraucht keine zusätzliche Layoutflächen.

Die Diode kann zusätzlich vorhanden oder ein eingebauter PN-Übergang sein.

Claims (9)

1. Kondensatorgetriggerte Schutzschaltung (10A, 10B, 10C) gegen elektrostatische Entladungen, umfassend:
ein n-leitendes Halbleitersubstrat (11);
einen in Substrat (11) ausgebildeten P-Wannen­ bereich (12);
mindestens einen im Wannenbereich (12) ausgebil­ deten Kontaktbereich (16) am Rand der P-Wanne (12);
eine auf dem Substrat (11) ausgebildete Isolier­ struktur (13A);
eine auf der Isolierstruktur (13A) außerhalb des P-Wannenbereichs (12) ausgebildete Polysiliziumschicht (17), die mit mindestens einem Kontaktbereich (16) elektrisch verbunden ist;
eine dielektrische Schicht (18), die auf der Polysiliziumschicht (17) liegt und den P-Wannenbereich (12) überdeckt;
eine Metallfläche (19), die den Eingang der Schutzschaltung bildet und über der Polysilizium­ schicht (17) auf der dielektrischen Schicht (18) liegt und mit der dielektrischen Schicht (18) sowie der Polysiliziumschicht (17) einen Kondensator (C) bildet;
einen ersten stark dotierten, n-leitenden Bereich (14) entfernt vom Rand der P-Wanne (12) und mindestens einen zweiten stark dotierten, n-leitenden Bereich (15) zwischen dem Bereich (14) und dem mindestens einen Kontaktbereich (16), die im Wannenbereich (12) und mit Abstand zueinander ausgebildet und so ange­ ordnet sind, daß sie mit dem Wannenbereich (12) einen bipolaren Sperrschichttransistor bilden, der bei einer elektrostatischen Entladung den Entladestrom im Snapback-Modus gegen Masse ableitet und dadurch die Schutzwirkung erzeugt, wobei der erste stark dotierte Bereich (14) mit der Metallfläche (19) und mindestens ein zweiter stark dotierter Bereich (15) mit der Schaltungsmasse V_SS elektrisch verbunden ist;
und einen Widerstand (R), der zwischen mindestens einen Kontaktbereich (16) und die Masse V_SS geschaltet ist, die den Ausgang der Schutzschaltung bildet (Fig. 7).

2. Schaltung nach Anspruch 1, wobei der erste stark dotierte Bereich (14) durch Feldoxid vom mindestens einen zweiten stark dotierten Bereich (15) getrennt wird.

3. Schaltung nach Anspruch 2, wobei die Metallfläche (19) eine Eingangsanschlußfläche (5) für eine geschützte Schaltung ist.

4. Schaltung nach Anspruch 3, zudem umfassend eine Diode (D₁), die eine Anode und eine Kathode aufweist, wobei die Anode an Masse liegt und die Kathode mit der Ein­ gangsanschlußfläche (5) verbunden ist.

5. Schaltung nach Anspruch 2, wobei die Metallfläche (19) eine Ausgangsanschlußfläche (7) einer geschützten Schaltung ist.

6. Schaltung nach Anspruch 5, zudem umfassend einen Aus­ gangspuffer, der mit der Ausgangsanschlußfläche (7) verbunden ist, wobei der Ausgangspuffer einen NMOS-Transistor enthält, von dem ein Pufferdrain mit der Ausgangsanschlußfläche (7) und eine Puffersource und ein Pufferbulk gemeinsam mit Masse verbunden sind. (Fig. 5)

7. Schaltung nach Anspruch 6, wobei die Sperrschicht zwi­ schen dem Pufferdrain und dem Pufferbulk eine Diode bildet, deren Anode an Masse liegt und deren Kathode mit der Ausgangsanschlußfläche (7) verbunden ist.

8. Schaltung nach Anspruch 2, wobei die Metallfläche (19) eine Spannungsversorgung ist.

9. Schaltung nach Anspruch 8, ferner umfassend eine Diode (D₃), die eine Anode und eine Kathode aufweist, wobei die Anode an Masse V_SS liegt und die Kathode an die Spannungsversorgung V_DD angeschlossen ist.