DE102007001077A1 - Flash-Speichervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Flash-Speichervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102007001077A1
DE102007001077A1 DE102007001077A DE102007001077A DE102007001077A1 DE 102007001077 A1 DE102007001077 A1 DE 102007001077A1 DE 102007001077 A DE102007001077 A DE 102007001077A DE 102007001077 A DE102007001077 A DE 102007001077A DE 102007001077 A1 DE102007001077 A1 DE 102007001077A1
Authority
DE
Germany
Prior art keywords
active
lines
width
isolation
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007001077A
Other languages
English (en)
Inventor
Jum Soo Icheon Kim
Seok Kiu Seongnam Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102007001077A1 publication Critical patent/DE102007001077A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Ein Verfahren zum Herstellen von Halbleitervorrichtungen weist ein Bereitstellen eines Halbleitersubstrats mit ersten aktiven Bereichen und Isolationsbereichen, die abwechseln angeordnet sind, um parallel zueinander zu verlaufen, und zweiten aktiven Bereichen auf, welche die ersten aktiven Bereiche miteinander verbinden. Ein Tunnelisolationslayer, ein Ladungsspeicherlayer und eine Isolationsmaske werden auf dem Halbleitersubstrat gebildet. Die Isolationsmaske, der Ladungsspeicherlayer, der Tunnelisolationslayer und das Halbleitersubstrat werden geätzt, um einen Graben auf dem Isolationsbereich zu formen. Ein Isolationsaufbau wird auf dem Graben gebildet. Ein dielektrischer Layer, ein leitender Layer für ein Steuergate und eine Hartmaske werden nacheinander auf einem Aufbau gebildet, welcher den Isolationsaufbau aufweist. Die Hartmaske, der leitende Layer für das Steuergate, der dielektrische Layer und der Ladungsspeicherlayer werden mit einer Form versehen, um Drainauswahlleitungen, Wortleitungen und Sourceauswahlleitungen zu bilden, welche den ersten aktiven Bereich schneiden. Verbindungsbereiche weerden auf den ersten aktiven Bereichen durch ein Ionenimplantierverfahren gebildet. Eine gemeinsame Source wird auf den ersten aktiven Bereichen und dem zweiten aktiven Bereich zwischen benachbarten Sourcewahlleitungen geformt.

Description

  • QUERVERWEIS ZU VERWANDTEN ANMELDUNGEN
  • Die vorliegende Erfindung beansprucht Priorität der koreanischen Patentanmeldung mit der Nummer 10-2006-106428 , angemeldet am 31. Oktober 2006, welche hierin durch Bezugnahme in ihrer Gesamtheit aufgenommen ist.
  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Flash-Speichervorrichtung und ein Verfahren zum Herstellen derselben; und insbesondere eine Flash-Speichervorrichtung in Bezug auf ein Zellarray einer NAND-Flash-Speichervorrichtung und ein Verfahren zum Herstellen derselben.
  • Ein Speicherzellarray einer NAND-Flash-Speichervorrichtung weist einen Kettenaufbau bzw. Stringaufbau auf. Der Kettenaufbau weist Folgendes auf: einen Drainauswahltransistor, in welchem ein Drain bzw. Drainanschluss an einer Bitleitung angeschlossen ist; einen Sourceauswahltransistor, in welchem eine Source bzw. ein Sourceanschluss mit einer gemeinsamen Sourceleitung verbunden ist; und eine Vielzahl von Speicherzellen, die in Reihe zwischen dem Drainauswahltransistor und dem Sourceauswahltransistor verbunden sind. Eine Vielzahl der Kettenaufbauten ist elektrisch isoliert und parallel gekoppelt. Eine Drainauswahlleitung ist durch Parallelschaltung von Gates der Drainauswahltransistoren ge bildet, eine Sourceauswahlleitung ist durch Parallelschaltung von Gates der Sourceauswahltransistoren gebildet, und eine Wortleitung ist durch Parallelschaltung der von Gates der Speicherzellen gebildet. Die Kettenaufbauten sind auch miteinander in einer senkrechten Richtung verbunden. Mit anderen Worten, ein Drainanschluss des Drainauswahltransistors in einem Kettenaufbau ist mit einem Drainanschluss des Drainauswahltransistors eines anderen Kettenaufbaus verbunden, und ein Sourceanschluss des Sourceauswahltransistors in einem Kettenaufbau ist mit einem Sourceanschluss des Sourceauswahltransistors eines anderen Kettenaufbaus verbunden.
  • 1 ist ein Layout, welches einen aktiven Bereich und einen Isolationsbereich in einem Zellbereich einer herkömmlichen NAND-Flash-Speichervorrichtung darstellt. Wie oben beschrieben ist, sind die Kettenaufbauten miteinander in einer senkrechten Richtung verbunden und von einander parallel durch Isolationsaufbauten in einer horizontalen Richtung isoliert. So sind aktive Bereiche 101 und Isolationsbereiche 102 in Längsrichtung parallel in einem Zellbereich der NAND-Flash-Speichervorrichtung angeordnet.
  • 2 ist ein Foto, welches zeigt, wo eine Störung bzw. Versetzung 104 auf einem Halbleitersubstrat eines aktiven Bereiches erzeugt ist.
  • Mit Bezug auf 1 und 2 erstreckt sich der Isolationsbereich 102 in Längsrichtung in einer Richtung und ein Isolationsaufbau 103 ist in dem Isolationsbereich 102 geformt. Da sich der Isolationsbereich 102 in Längsrichtung in einer Richtung erstreckt, erstreckt sich der Isolationsaufbau 103 ebenfalls in der gleichen Richtung. Typischerweise wird bei einem Verfahren zum Formen des Isolationsaufbaus 103 ein Graben mit einem isolierenden Material gefüllt. So bewirkt das Verfahren, dass eine Beanspruchung bzw. Spannung auf den aktiven Bereich 101 des Halbleitersubstrats ausgeübt wird. Wenn sich der Isolationsaufbau 103 in einer Richtung erstreckt, wird die gleiche Spannung auf den aktiven Bereich 101 in einem großen Gebiet ausgeübt, und die Versetzung 104 wird auf einer Zone des aktiven Bereiches 101 erzeugt. Leckstrom und weitere unerwünschte Eigenschaften werden durch die Versetzung 104 in dem aktiven Bereich 101 bewirkt. Somit beeinflusst die Versetzung Be triebseigenschaften (das heißt einen Programmiervorgang, einen Löschvorgang und einen Lesevorgang) der Flash-Speichervorrichtung nachteilig.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ausführungen der vorliegenden Erfindung verteilen bzw. streuen eine auf einen aktiven Bereich von einem Isolationsaufbau ausgeübte Spannung, wodurch Betriebseigenschaften einer Flash-Speichervorrichtung verbessert werden.
  • Die Flash-Speichervorrichtung gemäß einer Ausführung der vorliegenden Erfindung weist ein Halbleitersubstrat mit ersten aktiven Bereichen und Isolationsbereichen, die abwechselnd angeordnet sind, um parallel zueinander zu verlaufen, und zweiten aktiven Bereichen auf, welche die ersten aktiven Bereiche miteinander verbinden. Isolationsaufbauten sind auf den Isolationsbereichen gebildet. Drainauswahlleitungen, Wortleitungen und Sourceauswahlleitungen sind so geformt, dass die Drainauswahlleitungen, die Wortleitungen und die Sourceauswahlleitungen die ersten aktiven Bereiche schneiden bzw. diese durchdringen. Verbindungsbereiche sind auf den ersten aktiven Bereichen zwischen einer Drainauswahlleitung und einer benachbarten Wortleitung, zwischen benachbarten Wortleitungen und zwischen einer Sourceauswahlleitung und einer benachbarten Wortleitung gebildet. Drains sind auf den ersten aktiven Bereichen zwischen benachbarten Drainauswahlleitungen geformt. Eine gemeinsame Source ist auf den ersten aktiven Bereichen und den zweiten aktiven Bereichen zwischen benachbarten Sourceauswahlleitungen gebildet.
  • In den Ausführungen der vorliegenden Erfindung ist es wünschenswert, dass jeder zweite Bereich eine Breite aufweist, welche im Wesentlichen die gleiche wie eine Breite von jedem ersten aktiven Bereich oder kleiner als die dreifache Breite jedes ersten aktiven Bereiches ist. Es ist ebenso wünschenswert, dass ein Abstand zwischen den Sourceauswahlleitungen im Wesentlichen gleichgroß ist wie eine Breite jedes zweiten aktiven Bereiches oder kleiner ist als die zehnfache Breite jedes zweiten aktiven Bereiches.
  • Die Flash-Speichervorrichtung gemäß einer weiteren Ausführung der vorliegenden Erfindung weist erste Gräben auf, die auf einem Halbleitersubstrat zwischen aktiven Bereichen in einer festgelegten Richtung gebildet sind. Zweite Gräben sind auf den aktiven Bereichen gebildet und verbinden die ersten Gräben miteinander. Isolationsaufbauten sind in den ersten Gräben geformt. Drainauswahlleitungen, Wortleitungen und Sourceauswahlleitungen sind so geformt, dass die Drainauswahlleitungen, die Wortleitungen und die Sourceauswahlleitungen die aktiven Bereiche schneiden. Verbindungsbereiche sind auf den aktiven Bereichen zwischen einer Drainauswahlleitung und einer benachbarten Wortleitung, zwischen benachbarten Wortleitungen und zwischen einer Sourceauswahlleitung und einer benachbarten Wortleitung gebildet. Drains sind auf den aktiven Bereichen zwischen benachbarten Drainauswahlleitungen geformt. Eine gemeinsame Source ist auf Seitenwänden und Bodenoberflächen der ersten Gräben und der zweiten Gräben zwischen benachbarten Sourceauswahlleitungen gebildet.
  • In der obigen Ausführung ist es bevorzugt, dass jeder erste Graben eine Breite aufweist, welche kleiner ist als ein Abstand zwischen benachbarten Sourceauswahlleitungen. Es ist wünschenswert, dass jeder zweite Graben eine Breite aufweist, welche im Wesentlichen die gleiche ist wie eine Breite des aktiven Bereiches oder kleiner ist als die dreifache Breite des aktiven Bereiches. Es ist ebenso wünschenswert, dass ein Abstand zwischen den Sourceauswahlleitungen im Wesentlichen gleichgroß ist wie eine Breite jedes zweiten Grabens oder kleiner ist als die zehnfache Breite jedes zweiten Grabens.
  • Ein Verfahren zum Herstellen der Flash-Speichervorrichtung gemäß einer Ausführung der vorliegenden Erfindung weist ein Bereitstellen eines Halbleitersubstrats mit ersten aktiven Bereichen und Isolationsbereichen, die abwechselnd angeordnet sind, um parallel zueinander zu verlaufen, und zweiten aktiven Bereichen auf, welche die ersten aktiven Bereiche miteinander verbinden. Ein Tunnelisolationslayer, ein Ladungsspeicherlayer und eine Isolationsmaske werden auf dem Halbleitersubstrat gebildet. Die Isolationsmaske, der Ladungsspeicherlayer, der Tunnelisolationslayer und das Halbleitersubstrat werden geätzt, um einen Graben auf jedem Isolationsbereich zu formen. Ein Isolationsaufbau wird auf dem Graben jedes Isolationsbereiches gebildet. Ein dielektrischer Layer, ein leitender Layer für ein Steuergate und eine Hartmaske werden nacheinander auf einem Aufbau gebildet, welcher den Isolationsaufbau aufweist. Die Hartmaske, der leitende Layer für das Steuergate, der dielektrische Layer und der Ladungsspeicherlayer werden mit einem Muster bzw. einer Form versehen, um Drainauswahlleitungen, Wortleitungen und Sourceauswahlleitungen zu bilden, welche jeden ersten aktiven Bereich schneiden. Verbindungsbereiche werden auf den ersten aktiven Bereichen durch ein Ionenimplantierverfahren gebildet. Eine gemeinsame Source wird auf den ersten aktiven Bereichen und den zweiten aktiven Bereichen zwischen benachbarten Sourceauswahlleitungen geformt.
  • Bei dem obigen Verfahren ist es wünschenswert, dass jeder zweite aktive Bereich eine Breite aufweist, welche im Wesentlichen die gleiche wie eine Breite von jedem ersten aktiven Bereich oder kleiner als die dreifache Breite jedes ersten aktiven Bereiches ist. Es ist ebenso wünschenswert, dass ein Abstand zwischen den Sourceauswahlleitungen im Wesentlichen gleichgroß ist wie eine Breite des zweiten aktiven Bereiches oder kleiner ist als die zehnfache Breite des zweiten aktiven Bereiches.
  • Das Verfahren zum Herstellen der Flash-Speichervorrichtung gemäß einer weiteren Ausführung der vorliegenden Erfindung weist ein Bilden eines Tunnelisolationslayers, eines Ladungsspeicherlayers und einer Isolationsmaske auf einem Halbleitersubstrat auf. Die Isolationsmaske, der Ladungsspeicherlayer, der Tunnelisolationslayer und das Halbleitersubstrat werden geätzt, um erste Gräben auf einem Isolationsbereich und zweite Gräben auf einem Abschnitt eines aktiven Bereiches so zu bilden, dass die ersten Gräben miteinander verbunden werden. Ein Isolationsaufbau wird in jedem der ersten Gräben und jedem der zweiten Gräben geformt. Ein dielektrischer Layer, ein leitender Layer für ein Steuergate und eine Hartmaske werden nacheinander auf einem Aufbau gebildet, welcher den Isolationsaufbau aufweist. Die Hartmaske, der leitende Layer für das Steuergate, der dielektrische Layer und der Ladungsspeicherlayer werden mit einer Form versehen, um Drainauswahlleitungen, Wortleitungen und Sourceauswahlleitungen zu bilden, welche den aktiven Bereich schneiden. Ein Zwischenlagen-Isolationslager wird auf einem Aufbau gebildet, welcher die Wortleitungen aufweist. Ein Kontaktloch wird auf dem Zwischenlagen-Isolationslager geformt, um einen Bereich zwischen benachbarten Sourceauswahlleitungen freizulegen. Der Isolationsaufbau wird von einer oberen Seite des zweiten Grabens entfernt, welche durch das Kontaktloch freigelegt ist. Eine gemeinsame Source wird an Seitenwänden und Bodenoberflächen der ersten Gräben und der zweiten Gräben zwischen benachbarten Sourceauswahlleitungen gebildet.
  • Bei dem obigen Verfahren ist es bevorzugt, dass der zweite Graben eine Breite aufweist, welche im Wesentlichen die gleiche ist wie eine Breite des aktiven Bereiches oder kleiner ist als die dreifache Breite des aktiven Bereiches. Es ist ebenfalls bevorzugt, dass ein Abstand zwischen benachbarten Sourceauswahlleitungen im Wesentlichen gleichgroß wie eine Breite des zweiten Grabens oder kleiner als die zehnfache Breite des zweiten Grabens ist. Das Verfahren kann weiterhin ein Durchführen eines Ionenimplantierverfahrens aufweisen, um Verbindungsbereiche auf dem Halbleitersubstrat zwischen benachbarten Drainauswahlleitungen, zwischen benachbarten Wortleitungen und zwischen benachbarten Sourceauswahlleitungen vor einem Formen des Zwischenlagen-Isolationslagers zu bilden. Zusätzlich kann das Verfahren weiterhin ein Bilden von Abstandslagen an Seitenwänden der Drainauswahlleitungen, der Wortleitungen und der Sourceauswahlleitungen vor einem Formen des Zwischenlagen-Isolationslagers aufweisen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen und weiteren Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung von bevorzugten Ausführungen ersichtlich, welche im Zusammenhang mit den begleitenden Zeichnungen gegeben werden, von denen:
  • 1 ein Layout ist, welches einen aktiven Bereich und einen Isolationsbereich in einem Zellbereich einer herkömmlichen NAND-Flash-Speichervorrichtung zeigt;
  • 2 ein Foto ist, welches zeigt, wo eine Versetzung in einem aktiven Bereich eines Halbleitersubstrats erzeugt ist;
  • 3 ein Layout einer Flash-Speichervorrichtung gemäß einer Ausführung der vorliegenden Erfindung ist;
  • 4A bis 4C Schnittansichten längs Linie A-A' und Linie B-B' in 3 sind;
  • 5 ein Layout einer Flash-Speichervorrichtung gemäß einer weiteren Ausführung der vorliegenden Erfindung ist; und
  • 6A bis 6F Schnittansichten längs Linie A-A' und Linie B-B' in 5 sind.
  • BESCHREIBUNG VON SPEZIFISCH DIE ERFINDUNG
  • Ausführungen der vorliegenden Erfindung werden mit Bezug auf die begleitenden Zeichnungen im Detail beschrieben. Die vorliegende Erfindung ist jedoch nicht auf die im Folgenden offenbarten Ausführungen beschränkt, sondern kann in verschiedenen Konfigurationen ausgeführt werden. Die Ausführungen offenbaren ein Beispiel der vorliegenden Erfindung. Der Fachmann wird den vollständigen Rahmen der vorliegenden Erfindung mit Bezug auf die begleitenden Ansprüche verstehen.
  • In der untenstehenden Beschreibung bedeutet der Ausdruck „es gibt einen Layer oder den anderen Layer auf dem Halbleitersubstrat", dass ein Layer oder der andere Layer das Halbleitersubstrat direkt kontaktieren kann, oder ein dritter Layer zwischen den beiden Lagern angeordnet sein kann. Um ein besseres Verständnis der Beschreibung zu liefern, sind in den Zeichnungen auch eine Dicke und Größe jedes Lagers übertrieben illustriert. Weiterhin bezeichnen die gleichen Bezugszeichen die gleichen Elemente in den Zeichnungen.
  • 3 ist ein Layout einer Flash-Speichervorrichtung gemäß einer Ausführung der vorliegenden Erfindung. Ein Zellarray der NAND-Flash-Speichervorrichtung weist Isolationsbereiche 304 und aktive Bereiche 300a auf. Ein Graben oder ein Isolationsaufbau 305 ist auf jedem Isolationsbereich gebildet. Die Isolationsbereiche 304 und die aktiven Bereiche 300a sind abwechselnd angeordnet, um parallel zueinander zu sein. Im Allgemeinen sind die Isolationsbereiche und die aktiven Bereiche angeordnet, um parallel zu einer Richtung einer Bitleitung zu sein. Drainauswahlleitungen DSL und Sourceauswahlleitungen SSL sind so geformt, dass die Drainauswahlleitungen und die Sourceauswahlleitungen die aktiven Bereiche 300a schneiden bzw. durchdringen. Eine Vielzahl von Wortleitungen WL0 bis WLn sind zwischen den Drainauswahlleitungen DSL und den Sourceauswahlleitungen SSL gebildet. Ein Verbindungsbereich ist auf jedem der aktiven Bereiche 300a zwischen benachbarten Auswahlleitungen (DSL und SSL), zwischen einer Wortleitung und einer benachbarten Auswahlleitung, und zwischen benachbarten Wortleitungen gebildet. Die zwischen benachbarten Drainauswahlleitungen DSL gebildeten Verbindungsbereiche werden Drains, und Drainkontaktstecker DCT sind auf den Drains geformt. Die zwischen benachbarten Sourceauswahlleitungen SSL gebildeten Verbindungsbereiche werden zu einer gemeinsamen Source CS, und eine Sourcekontaktleitung SCT ist auf der gemeinsamen Source CS geformt.
  • Der Isolationsaufbau ist nicht zwischen benachbarten Sourceauswahlleitungen SSL gebildet. Die Verbindungsbereiche sind miteinander zwischen benachbarten Sourceauswahlleitungen SSL verbunden. Mit anderen Worten, die aktiven Bereiche 300a sind durch die Sourceauswahlleitungen SSL nicht unterbrochen. Stattdessen sind die aktiven Bereiche 300a miteinander verbunden und erstrecken sich in Längsrichtung. Verunreinigungen bzw. Fremdstoffe sind in die aktiven Bereiche 300a zwischen benachbarten Sourceauswahlleitungen SSL so injiziert, dass die Sourceauswahlleitungen und die gemeinsame Source CS parallel zueinander gebildet sind. Eine Breite des aktiven Bereiches 300a zwischen benachbarten Sourceauswahlleitungen SSL ist im Wesentlichen die gleiche wie eine Breite des aktiven Bereiches oder breiter als die dreifache Breite des aktiven Bereiches, welcher die Auswahlleitung DSL oder SSL oder eine Wortleitung (zum Beispiel WL0) schneidet. Ein Abstand zwischen benachbarten Sourceauswahlleitungen SSL kann im Wesentlichen gleichgroß sein wie eine Breite des aktiven Bereiches 300a oder kleiner sein als die zehnfache Breite des aktiven Bereiches 300a zwischen benachbarten Sourceauswahlleitungen SSL.
  • Demgemäß ist der Isolationsbereich 304 in jeder Zone unterbrochen, in welcher die gemeinsame Source CS gebildet ist. Somit wird eine auf die aktiven Bereiche 300a ausgeübte Spannung durch Trennung der Isolationsbereiche 304 gestreut bzw. verteilt, wodurch verhindert wird, dass eine Versetzung in dem aktiven Bereich 300a erzeugt wird.
  • 4A bis 4C sind Schnittansichten längs Linie A-A' und Linie B-B' in 3.
  • Mit Bezugnahme auf 3 und 4A sind ein Tunnelisolationslayer 301, ein Ladungsspeicherlayer 302 und eine Isolationsmaske 303 nacheinander auf einem Halbleitersubstrat 300 gebildet. Die Isolationsmaske 303 ist als eine Form bzw. Schablone gebildet, durch welche ein Isolationsbereich 304 freigelegt ist. Die Isolationsmaske 303 kann einen Stapelaufbau mit einem Pufferoxidlayer, einem Nitridlayer und einem Reflexionsschutzlayer besitzen. Nacheinander sind der Ladungsspeicherlayer 302, der Tunnelisolationslayer 301 und das Halbleitersubstrat 300 des Isolationsbereiches 304 unter Anwendung eines Ätzverfahrens geätzt, wobei die Isolationsmaske 303 als eine Ätzmaske vorgesehen ist. Ein Graben ist in dem Isolationsbereich 304 eingeformt, und ein Bereich, auf welchem der Graben nicht gebildet ist, wird als der aktive Bereich 300a bezeichnet. Die Gräben 304 und die aktiven Bereiche 300a sind abwechselnd angeordnet, um parallel zueinander zu verlaufen. Die aktiven Bereiche 300a sind miteinander in einem Bereich verbunden, auf welchem die gemeinsame Source CS später gebildet wird. Mit anderen Worten, ein Graben ist nicht in dem Bereich eingeformt, auf welchem die gemeinsame Source CS später gebildet wird. Als ein Ergebnis des oben beschriebenen Aufbaus sind alle die aktiven Bereiche 300a zwischen benachbarten Sourceauswahlleitungen SSL miteinander verbunden, und die Gräben 304 sind durch die verbundenen aktiven Bereiche 300a diskontinuierlich geformt.
  • Mit Bezug auf 3 und 4B, sind ein dielektrischer Layer 306, ein leitender Layer 307 für das Steuergate und eine Hartmaske 308 nacheinander gebildet. Der leitende Layer 307 für das Steuergate, der dielektrische Layer 306 und der Ladungsspeicherlayer 302 werden dann durch das Ätzverfahren unter Verwendung der Hartmaske 308 geätzt. Die Drainauswahlleitungen DSL, die Sourceauswahlleitungen SSL und die Wortleitungen WL0 bis WLn werden dadurch gebildet. Der Graben ist zwischen benachbarten Sourceauswahlleitungen SSL nicht freigelegt; nur der aktive Bereich 300a liegt frei.
  • Der Ladungsspeicherlayer 302 und der leitende Layer 307 für das Steuergate, eingeschlossen in der Drainauswahlleitung DSL und der Sourceauswahlleitung SSL, sollten miteinander verbunden sein. Dementsprechend kann der dielektrische Layer auf einem Bereich, auf welchem die Auswahlleitungen DSL und SSL geformt sind, vor einer Bildung des leitenden Lagers 307 für das Steuergate geätzt werden. Somit verbleibt nur ein Abschnitt des dielektrischen Lagers 306 auf den Auswahlleitungen DSL und SSL, oder der dielektrische Layer 306 wird entfernt.
  • Mit Bezugnahme auf 3 und 4C werden Verbindungsbereiche 309 durch Ausführung eines Ionenimplantierverfahrens gebildet. Die Verbindungsbereiche 309 sind zwischen benachbarten Auswahlleitungen DSL und SSL und zwischen benachbarten Wortleitungen WL0 bis WLn gebildet. Die Verbindungsbereiche, welche zwischen benachbarten Drainauswahlleitungen DSL angeordnet sind, werden zu den Drains. Die Drains sind voneinander durch den Isolationsaufbau isoliert. Die Verbindungsbereiche, welche zwischen benachbarten Sourceauswahlleitungen SSL angeordnet sind, werden zu der gemeinsamen Source CS. Da der Verbindungsbereich 309 durchgehend zwischen benachbarten Sourceauswahlleitungen SSL verbunden ist, ist die gemeinsame Source CS ebenfalls durchgehend ausgebildet und ist parallel zu den Sourceauswahlleitungen SSL.
  • Ein herkömmliches Verfahren wird durchgeführt, um die Sourcekontaktleitung SCT auf der gemeinsamen Source CS zu bilden und um den Drainkontaktstecker DCT auf dem Drain zwischen benachbarten Drainauswahlleitungen DSL zu formen.
  • Da die aktiven Bereiche 300a miteinander zwischen benachbarten Sourceauswahlleitungen verbunden sind, kann in dem obigen Aufbau eine auf die aktiven Bereiche ausgeübte Spannung gestreut werden, wenn der Isolationsaufbau auf einem Bereich zwischen benachbarten Sourceauswahlleitungen gebildet wird.
  • 5 ist ein Layout einer Flash-Speichervorrichtung gemäß einer weiteren Ausführung der vorliegenden Erfindung. Ein Zellarray der NAND-Flash-Speichervorrichtung weist Isolationsbereiche 604 und aktive Bereiche 600a auf. Ein Graben oder ein Isolationsaufbau 605 ist auf jedem Isolationsbereich gebildet. Die Isolationsbereiche 604 und die aktiven Bereiche 600a sind abwechselnd angeordnet, um parallel zueinander zu verlaufen. Die Isolationsbereiche 604 und die aktiven Bereiche 600a sind parallel zu einer Richtung einer Bitleitung. Drainauswahlleitungen DSL und Sourceauswahlleitungen SSL sind so geformt, dass die Drainauswahlleitungen und die Sourceauswahlleitungen die aktiven Bereiche 600a schneiden. Eine Vielzahl von Wortleitungen WL0 bis WLn sind zwischen den Drainauswahlleitungen DSL und den Sourceauswahlleitungen SSL gebildet. Ein Verbindungsbereich ist auf jedem der aktiven Bereiche 300a zwischen benachbarten Auswahlleitungen DSL und SSL, zwischen einer Wortleitung und einer benachbarten Auswahlleitung und zwischen benachbarten Wortleitungen gebildet. Die zwischen benachbarten Drainauswahlleitungen DSL gebildeten Verbindungsbereiche werden Drains, und Drainkontaktstecker DCT sind auf den Drains gebildet. Die zwischen benachbarten Sourceauswahlleitungen SSL gebildeten Verbindungsbereiche werden zu einer gemeinsamen Source CS, und eine Sourcekontaktleitung SCT ist auf der gemeinsamen Source CS gebildet.
  • 3 zeigt, dass die Verbindungsbereiche miteinander in dem Bereich verbunden sind, auf welchem die gemeinsame Source CS gebildet ist. 5 stellt jedoch dar, dass die Gräben miteinander auf einem Bereich verbunden sind, auf welchem die gemeinsame Source CS gebildet ist (hiernach als „gemeinsamer Sourcebereich" bezeichnet), und der Isolationsaufbau 605 ist in dem Graben gebildet. Mit anderen Worten, der Isolationsaufbau 605 ist durchgehend in Längsrichtung parallel zu der Sourceauswahlleitung SSL und zwischen benachbarten Sourceauswahlleitungen SSL gebildet. Der auf dem gemeinsamen Sourcebereich gebildete Isolationsaufbau zwischen benachbarten Sourceauswahlleitungen wird entfernt, und eine Seitenwand und eine Bodenoberfläche des Grabens liegen frei, wenn der Isolationsaufbau entfernt ist. Die gemeinsame Source CS wird auf der freigelegten Seitenwand und Bodenoberfläche des Grabens durch ein Ionenimplantierverfahren gebildet. Folglich wird, wie in 3 gezeigt ist, die gemeinsame Source CS parallel zu den Sourceauswahlleitungen SSL und zwischen benachbarten Sourceauswahlleitungen SSL gebildet. Eine Breite des parallel zu und zwischen benachbarten Sourceauswahlleitungen SSL gebildeten Grabens ist im Wesentlichen die gleiche wie die Breite des aktiven Bereiches, welcher die Auswahlleitung (DSL oder SSL) oder die Wortleitung schneidet. Alternativ ist die Breite des parallel zu und zwischen benach barten Sourceauswahlleitungen SSL gebildeten Grabens größer als die dreifache Breite des aktiven Bereiches, welcher die Auswahlleitung (DSL oder SSL) oder die Wortleitung schneidet. Es ist wünschenswert, dass ein Abstand zwischen benachbarten Sourceauswahlleitungen SSL größer ist als eine Breite des Grabens, der zwischen benachbarten Sourceauswahlleitungen gebildet ist. Es ist ebenfalls wünschenswert, dass der Abstand zwischen benachbarten Sourceauswahlleitungen SSL kleiner ist als die zehnfache Breite des zwischen benachbarten Sourceauswahlleitungen SSL gebildeten Grabens.
  • Wie oben beschrieben ist, wird der Isolationsaufbau 605, der zwischen benachbarten Sourceauswahlleitungen SSL gebildet worden ist, entfernt. Dementsprechend wird eine auf die aktiven Bereiche 600a ausgeübter Spannung gestreut, wenn isolierendes Material zur Bildung des Isolationsaufbaus 605 abgelagert wird. Somit ist es möglich zu verhindern, dass eine Versetzung in dem aktiven Bereich 600a erzeugt wird.
  • 6A bis 6F sind Schnittansichten längs der A-A' und der B-B' in 5.
  • Mit Bezug auf 5 und 6A sind ein Tunnelisolationslayer 601, ein Ladungsspeicherlayer 602 und eine Isolationsmaske 6603 nacheinander auf einem Halbleitersubstrat 600 gebildet. Die Isolationsmaske 603 ist in eine Schablone geformt, durch welche der Isolationsbereich freigelegt ist. Die Isolationsmaske 603 kann einen Stapelaufbau mit einem Pufferoxidlayer, einem Nitridlayer und einem Reflexionsschutzlayer besitzen. Der Ladungsspeicherlayer 602, der Tunnelisolationslayer 601 und das Halbleitersubstrat 600 des Isolationsbereiches sind durch ein Ätzverfahren unter Verwendung der Isolationsmaske 603 als eine Ätzmaske geätzt. Ein Graben ist in dem Isolationsbereich 604 eingeformt. Ein Bereich, auf welchem der Graben nicht gebildet ist, wird als der aktive Bereich 600a identifiziert. Die Gräben 604 und die aktiven Bereiche 600a sind abwechselnd angeordnet, um zueinander parallel zu verlaufen. Die Gräben 604 sind miteinander in dem gemeinsamen Sourcebereich verbunden. Mit anderen Worten, der Graben ist durchgehend in Längsrichtung zwischen benachbarten Sourceauswahlleitungen SSL gebildet. Die aktiven Bereiche 600a sind diskontinuierlich durch den Graben 604 gebildet, welcher in Längsrichtung zwischen benachbarten Sourceauswahlleitungen SSL wie oben beschrieben gebildet ist. Obwohl in den Zeichnungen nicht dargestellt, ist es bevorzugt, dass eine Breite des Grabens 604 kleiner ist als diejenige der Sourceauswahlleitung SSL (das heißt eine Breite des gemeinsamen Sourcebereiches). 6A illustriert, dass der Graben 604 eine schmale Breite aufweist.
  • Mit Bezug auf 5 und 6B sind ein dielektrischer Layer 606, ein leitender Layer 607 für das Steuergate und eine Hartmaske 608 nacheinander gebildet. Der leitende Layer 607 für das Steuergate, der dielektrische Layer 606 und der Ladungsspeicherlayer 602 werden dann durch ein Ätzverfahren unter Verwendung der Hartmaske 608 geätzt. Die Drainauswahlleitungen DSL, die Sourceauswahlleitungen SSL und die Wortleitungen WL0 bis WLn werden dadurch gebildet. Der Isolationsaufbau 605 ist zwischen benachbarten Sourceauswahlleitungen SSL freigelegt. Wenn der Graben 604 schmaler als ein Abstand zwischen benachbarten Sourceauswahlleitungen SSL ist, wie in 6A gezeigt ist, ist ein Abschnitt des Halbleitersubstrats 600 zwischen den Sourceauswahlleitungen SSL freigelegt.
  • Der Ladungsspeicherlayer 602 und der leitende Layer 607 für das Steuergate eingeschlossen in der Drainauswahlleitung DSL und der Sourceauswahlleitung SSL sollten miteinander verbunden sein. Dementsprechend kann der dielektrische Layer auf einem Bereich, auf welchem die Auswahlleitungen DSL und SSL gebildet sind, vor einer Bildung des leitenden Lagers 607 für das Steuergate geätzt werden. Somit verbleibt nur ein Abschnitt des dielektrischen Lagers 606 auf den Auswahlleitungen DSL und SSL, oder der dielektrische Layer 606 wird entfernt.
  • Mit Bezugnahme auf 5 und 6C werden Verbindungsbereiche 609 durch Ausführung eines Ionenimplantierverfahrens gebildet. Die Verbindungsbereiche 609 sind zwischen benachbarten Auswahlleitungen DSL und SSL und zwischen benachbarten Wortleitungen WL0 bis WLn gebildet. Die Verbindungsbereiche, welche zwischen benachbarten Drainauswahlleitungen DSL angeordnet sind, werden zu den Drains, und die Drains sind voneinander durch den Isolationsaufbau isoliert. Die Verbindungsbereiche 609 sind auch auf dem Halbleitersubstrat 600 zwischen den Sourceauswahlleitungen SSL und dem Isolationsaufbau 605 gebildet, und die Verbindungsbereiche 605, die zwischen den Sourceauswahlleitungen SSL und dem Isolationsaufbau 605 gebildet sind, werden zu einem Abschnitt der gemeinsamen Source CS.
  • Abstandslagen 610 sind an Seitenwänden der Auswahlleitungen DSL und SSL und der Wortleitungen WL0 bis WLn angeformt. Ein Zwischenraum zwischen den Wortleitungen WL0 bis WLn wird mit der Abstandslage 610 gefüllt, wenn die Abstandslage an den Seitenwänden zwischen den Auswahlleitungen DSL und SSL angeformt wird. Die Abstandslage 610 kann mit dem Isolationsaufbau 605 überlappen; es ist jedoch bevorzugt, die Abstandslage ohne Überlappen der Abstandslage mit dem Isolationsaufbau 605 zu formen.
  • Mit Bezug auf 5 und 6D ist ein Zwischenlagen-Isolationslager 611 auf eifern Aufbau gebildet. Ein Kontaktloch 612 wird durch Ätzen eines Abschnitts des Zwischenlagen-Isolationslagers 611 geformt, um einen Bereich zwischen benachbarten Sourceauswahlleitungen SSL freizulegen. Somit ist der Isolationsaufbau 605 freigelegt. Da ein Ausrichtungs- bzw. Fluchtungsfehler erzeugt wird, wenn der Zwischenlagen-Isolationslager 611 zur Bildung des Kontaktlochs 612 geätzt wird, und Seitenwände der Sourceauswahlleitungen SSL auf Grund des Ausrichtungsfehlers freigelegt werden können, ist es bevorzugt, dass die Abstandslagen 610, die an den Seitenwänden der Sourceauswahlleitungen SSL anzuformen sind, unter Verwendung einer Substanz gebildet werden, die ein Ätzauswahlverhältnis aufweist, welches sich von demjenigen der Substanz unterscheidet, die den Zwischenlagen-Isolationslayer 611 bildet.
  • Mit Bezug auf 5 und 6F wird der Isolationsaufbau 605 entfernt, der durch das Kontaktloch 612 freigelegt ist, wodurch ein Graben 613 geformt wird. Der Isolationsaufbau 605 zwischen den Sourceauswahlleitungen SSL wird entfernt, und eine Seitenwand und eine Bodenfläche des Grabens 613 werden freigelegt. Fünfwertige Fremdstoffe, wie beispielsweise Bor (B) oder Arsen (As) werden in eine Seitenwand und eine Bodenoberfläche des Grabens 613 durch ein Ionenimplantierverfahren implantiert, um die gemeinsame Source CS zu bilden. Obwohl die Fremdstoffe so senkrecht implantiert werden, dass die gemeinsame Source CS nur auf der Bodenoberfläche des Grabens 613 gebildet wird, wird der obige Aufbau kein Ausgang, da der Graben 613 mit leitfähigem Material in einem nachfolgenden Pro zess angefüllt wird, um die Kontaktleitung zu formen. Es ist bevorzugt, dass die Fremdstoffe auf der Bodenoberfläche wie auch an den Seitenwänden des Grabens 613 implantiert werden. Um die Fremdstoffe an den Seitenwänden des Grabens 613 zu implantieren, werden die Fremdstoffe dementsprechend durch ein geneigtes Ionenimplantierverfahren implantiert. In dem Isolationsbereich der Zone zwischen den Sourceauswahlleitungen SSL ist der Isolationsaufbau 605 an den Seitenwänden des Grabens 613 freigelegt, und das Halbleitersubstrat 600 ist durch die Bodenoberfläche freigelegt. Somit ist die gemeinsame Source CS auf der Bodenoberfläche des Grabens 613 gebildet. Ähnlich zu der Sourceauswahlleitung SSL wird die gemeinsame Source CS in Längsrichtung zwischen benachbarten Sourceauswahlleitungen SSL durchgehend geformt.
  • Mit Bezugnahme auf 5 und 6F wird der Graben 613 mit einer leitfähigen bzw. leitenden Substanz angefüllt, um die Sourcekontaktleitung SCT auf der gemeinsamen Source CS zu bilden. Ein herkömmliches Verfahren wird durchgeführt, um den Drainkontaktstecker DCT auf jedem Drain zwischen benachbarten Drainauswahlleitungen DSL zu formen.
  • Wie oben beschrieben ist, streut bzw. verteilt die vorliegende Erfindung Spannung, welche auf den aktiven Bereich durch den Isolationsaufbau ausgeübt wird, wodurch die Betriebseigenschaften der Flash-Speichervorrichtung verbessert werden.
  • Obwohl der technische Gedanke der vorliegenden Erfindung im Zusammenhang mit der bevorzugten Ausführung konkret beschrieben worden ist, ist der Rahmen der vorliegenden Erfindung nicht durch die besonderen Ausführungen eingeschränkt, sondern sollte durch die beigefügten Ansprüche ausgelegt sein. Weiterhin ist es für den Fachmann selbstverständlich, dass verschiedene Änderungen und Modifikationen dazu gemacht werden können, ohne den Rahmen der vorliegenden Erfindung zu verlassen.

Claims (15)

  1. Flash-Speichervorrichtung, welche Folgendes aufweist: ein Halbleitersubstrat mit ersten aktiven Bereichen und Isolationsbereichen, die abwechselnd angeordnet sind, um parallel zueinander zu verlaufen, und zweiten aktiven Bereichen, welche die ersten aktiven Bereiche miteinander verbinden; Isolationsaufbauten, welche auf den Isolationsbereichen gebildet sind; Drainauswahlleitungen, Wortleitungen und Sourceauswahlleitungen, welche so geformt sind, dass die Drainauswahlleitungen, die Wortleitungen und die Sourceauswahlleitungen die ersten aktiven Bereiche schneiden bzw. durchdringen, wobei eine Vielzahl der Wortleitungen zwischen einer Drainauswahlleitung und einer Sourceauswahlleitung gebildet sind; Verbindungsbereiche, welche auf den ersten aktiven Bereichen zwischen einer Drainauswahlleitung und einer benachbarten Wortleitung, zwischen benachbarten Wortleitungen und zwischen einer Sourceauswahlleitung und einer benachbarten Wortleitung gebildet sind; Drains, welche auf den ersten aktiven Bereichen zwischen benachbarten Drainauswahlleitungen gebildet sind; und eine gemeinsame Source, welche auf den ersten aktiven Bereichen und den zweiten aktiven Bereichen zwischen benachbarten Sourceauswahlleitungen gebildet ist.
  2. Flash-Speichervorrichtung nach Anspruch 1, wobei jeder zweite Bereich eine Breite aufweist, welche eins von dem Folgenden ist: im Wesentlichen gleich einer Breite von jedem ersten aktiven Bereich oder kleiner als die dreifache Breite jedes ersten aktiven Bereiches.
  3. Flash-Speichervorrichtung nach Anspruch 1, wobei ein Abstand zwischen den Sourceauswahlleitungen eins von dem Folgenden ist: im Wesentlichen gleichgroß wie eine Breite jedes zweiten aktiven Bereiches oder kleiner als die zehnfache Breite jedes zweiten aktiven Bereiches.
  4. Flash-Speichervorrichtung, welche Folgendes aufweist: erste Gräben, welche auf einem Halbleitersubstrat zwischen aktiven Bereichen gebildet sind, wobei die ersten Gräben in einer Richtung gebildet sind; zweite Gräben, welche auf den aktiven Bereichen gebildet sind, wobei die zweiten Gräben die ersten Gräben miteinander verbinden; Isolationsaufbauten, welche in den ersten Gräben gebildet sind; Drainauswahlleitungen, Wortleitungen und Sourceauswahlleitungen, welche so geformt sind, dass die Drainauswahlleitungen, die Wortleitungen und die Sourceauswahlleitungen die aktiven Bereiche schneiden bzw. durchdringen, wobei eine Vielzahl der Wortleitungen zwischen einer Drainauswahlleitung und einer Sourceauswahlleitung gebildet sind; Verbindungsbereiche, welche auf den aktiven Bereichen zwischen einer Drainauswahlleitung und einer benachbarten Wortleitung, zwischen benachbarten Wortleitungen und zwischen einer Sourceauswahlleitung und einer benachbarten Wortleitung gebildet sind; Drains, welche auf den aktiven Bereichen zwischen benachbarten Drainauswahlleitungen gebildet sind; und eine gemeinsame Source, welche auf Seitenwänden und Bodenoberflächen der ersten Gräben und der zweiten Gräben zwischen benachbarten Sourceauswahlleitungen gebildet ist.
  5. Flash-Speichervorrichtung nach Anspruch 4, wobei jeder zweite Graben eine Breite aufweist, welche kleiner ist als ein Abstand zwischen benachbarten Sourceauswahlleitungen.
  6. Flash-Speichervorrichtung nach Anspruch 4, wobei jeder zweite Graben eine Breite aufweist, welche eins von dem Folgenden ist: im Wesentlichen gleich einer Breite jedes aktiven Bereiches oder kleiner als die dreifache Breite jedes aktiven Bereiches.
  7. Flash-Speichervorrichtung nach Anspruch 4, wobei ein Abstand zwischen benachbarten Sourceauswahlleitungen größer ist als eine von: eine Breite jedes zweiten Grabens oder kleiner als die zehnfache Breite jedes zweiten Grabens.
  8. Verfahren zum Herstellen einer Flash-Speichervorrichtung, wobei das Verfahren die folgenden Verfahrensschritte aufweist: Bereitstellen eines Halbleitersubstrats mit ersten aktiven Bereichen und Isolationsbereichen, die abwechselnd angeordnet sind, um parallel zueinander zu verlaufen, und zweiten aktiven Bereichen, welche die ersten aktiven Bereiche miteinander verbinden; Bilden eines Tunnelisolationslayers, ein Ladungsspeicherlayers und einer Isolationsmaske auf dem Halbleitersubstrat; Ätzen der Isolationsmaske, des Ladungsspeicherlayers, des Tunnelisolationslayers und des Halbleitersubstrats, um einen Graben auf dem Isolationsbereich zu bilden; Bilden eines Isolationsaufbaus auf dem Graben des Isolationsbereiches; Bilden eines dielektrischen Lagers, ein leitenden bzw. leitfähigen Lagers für ein Steuergate und einer Hartmaske auf einem Aufbau, welcher den Isolationsaufbau aufweist; Versehen der Hartmaske, des leitenden Lagers für das Steuergate, des dielektrischen Lagers und des Ladungsspeicherlayers mit einem Muster bzw. einer Form, um Drainauswahlleitungen, Wortleitungen und Sourceauswahlleitungen zu bilden, welche den ersten aktiven Bereich schneiden bzw. durchdringen; Bilden von Verbindungsbereichen auf den ersten aktiven Bereichen durch ein Ionenimplantierverfahren; und Bilden eines gemeinsamen Source auf den ersten aktiven Bereichen und den zweiten aktiven Bereichen zwischen benachbarten Sourceauswahlleitungen.
  9. Verfahren zum Herstellen der Flash-Speichervorrichtung nach Anspruch 8, wobei der zweite aktive Bereich eine Breite aufweist, welche eins von dem Folgenden ist: im Wesentlichen gleich einer Breite jedes ersten aktiven Bereiches oder kleiner als die dreifache Breite jedes ersten aktiven Bereiches.
  10. Verfahren zum Herstellen der Flash-Speichervorrichtung nach Anspruch 8, wobei ein Abstand zwischen benachbarten Sourceauswahlleitungen eins von dem Folgenden ist: im Wesentlichen einer Breite des zweiten aktiven Bereiches oder kleiner als die zehnfache Breite des zweiten aktiven Bereiches.
  11. Verfahren zum Herstellen einer Flash-Speichervorrichtung, wobei das Verfahren die folgenden Verfahrensschritte aufweist: Bilden eines Tunnelisolationslayers, eines Ladungsspeicherlayers und einer Isolationsmaske auf einem Halbleitersubstrat; Ätzen der Isolationsmaske, des Ladungsspeicherlayers, des Tunnelisolationslayers und des Halbleitersubstrats, um erste Gräben auf dem Isolationsbereich und zweite Gräben auf einem Abschnitt eines aktiven Bereiches so zu bilden, dass die ersten Gräben miteinander verbunden werden; Bilden eines Isolationsaufbaus in den ersten Gräben und den zweiten Gräben; Bilden eines dielektrischer Lagers, eines leitenden bzw. leitfähigen Lagers für ein Steuergate und einer Hartmaske auf einem Aufbau, welcher den Isolationsaufbau aufweist; Versehen der Hartmaske, des leitenden Lagers für das Steuergate, des dielektrischen Lagers und des Ladungsspeicherlayers mit einer Form, um Drainauswahlleitungen, Wortleitungen und Sourceauswahlleitungen zu bilden, welche den aktiven Bereich schneiden bzw. durchdringen, wobei eine Vielzahl der Wortleitungen zwischen einer Drainauswahlleitung und einer Sourceauswahlleitung gebildet wird; und Bilden eines Zwischenlagen-Isolationslagers einem Aufbau, welcher die Wortleitungen aufweist; Bilden eines Kontaktlochs auf dem Zwischenlagen-Isolationslager geformt, um einen Bereich zwischen benachbarten Sourceauswahlleitungen freizulegen; Entfernen des Isolationsaufbaus auf einer oberen Seite des zweiten Grabens, welche durch das Kontaktloch freigelegt ist; und Bilden einer gemeinsamen Source auf Seitenwänden und Bodenoberflächen des ersten Grabens und des zweiten Grabens zwischen den benachbarten Sourceauswahlleitungen.
  12. Verfahren zum Herstellen einer Flash-Speichervorrichtung nach Anspruch 11, wobei der zweite Graben eine Breite aufweist, welche eins von dem Folgenden ist: im Wesentlichen gleich einer Breite des aktiven Bereiches oder kleiner als die dreifache Breite des aktiven Bereiches.
  13. Verfahren zum Herstellen einer Flash-Speichervorrichtung nach Anspruch 11, wobei ein Abstand zwischen benachbarten Sourceauswahlleitungen eins von dem Folgenden ist: im Wesentlichen gleich einer Breite jedes zweiten Grabens oder kleiner als die zehnfache Breite jedes zweiten Grabens.
  14. Verfahren zum Herstellen einer Flash-Speichervorrichtung nach Anspruch 11, welches weiterhin ein Durchführen eines Ionenimplantierverfahrens aufweist, um Verbindungsbereiche auf dem Halbleitersubstrat zwischen benachbarten Drainauswahlleitungen, zwischen benachbarten Wortleitungen und zwischen benachbarten Sourceauswahlleitungen vor einem Bilden des Zwischenlagen-Isolationslagers zu bilden.
  15. Verfahren zum Herstellen einer Flash-Speichervorrichtung nach Anspruch 11, welches weiterhin ein Bilden von Abstandslagen auf Seitenwänden der Drainauswahlleitungen, der Wortleitungen und der Sourceauswahlleitungen vor einem Bilden des Zwischenlagen-Isolationslagers aufweist.
DE102007001077A 2006-10-31 2007-01-04 Flash-Speichervorrichtung und Verfahren zum Herstellen derselben Withdrawn DE102007001077A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060106428A KR100810414B1 (ko) 2006-10-31 2006-10-31 플래시 메모리 소자 및 그 제조 방법
KR10-2006-106428 2006-10-31

Publications (1)

Publication Number Publication Date
DE102007001077A1 true DE102007001077A1 (de) 2008-05-08

Family

ID=39265034

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007001077A Withdrawn DE102007001077A1 (de) 2006-10-31 2007-01-04 Flash-Speichervorrichtung und Verfahren zum Herstellen derselben

Country Status (6)

Country Link
US (1) US20080099821A1 (de)
JP (1) JP2008118085A (de)
KR (1) KR100810414B1 (de)
CN (1) CN101174635B (de)
DE (1) DE102007001077A1 (de)
TW (1) TW200820383A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101029925B1 (ko) 2009-01-21 2011-04-18 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조방법
KR101093246B1 (ko) * 2010-11-17 2011-12-14 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US9679979B2 (en) 2014-02-13 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure for flash memory cells and method of making same
CN110729303A (zh) * 2018-07-17 2020-01-24 中芯国际集成电路制造(上海)有限公司 Nand存储器及其形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3065164B2 (ja) * 1992-03-18 2000-07-12 富士通株式会社 半導体装置及びその製造方法
JP3710880B2 (ja) * 1996-06-28 2005-10-26 株式会社東芝 不揮発性半導体記憶装置
US6342715B1 (en) * 1997-06-27 2002-01-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP3866460B2 (ja) * 1998-11-26 2007-01-10 株式会社東芝 不揮発性半導体記憶装置
JP4012350B2 (ja) * 1999-10-06 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
KR100381953B1 (ko) * 2001-03-16 2003-04-26 삼성전자주식회사 노어형 플래시 메모리 소자의 제조방법
KR100407570B1 (ko) * 2001-11-29 2003-11-28 삼성전자주식회사 게이트 콘택 구조체 및 그 형성 방법
KR100487552B1 (ko) * 2002-12-27 2005-05-03 삼성전자주식회사 플래시 메모리 장치 및 그 형성 방법
JP3985689B2 (ja) * 2003-02-21 2007-10-03 セイコーエプソン株式会社 不揮発性半導体記憶装置
KR100514673B1 (ko) * 2003-04-03 2005-09-13 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조 방법
JP2005038884A (ja) * 2003-07-15 2005-02-10 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7387942B2 (en) * 2003-12-09 2008-06-17 Promos Technologies Inc. Substrate isolation in integrated circuits
JP2005277171A (ja) * 2004-03-25 2005-10-06 Toshiba Corp 半導体装置およびその製造方法
KR100647218B1 (ko) * 2004-06-04 2006-11-23 비욘드마이크로 주식회사 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자
KR100583968B1 (ko) * 2004-08-03 2006-05-26 삼성전자주식회사 스페이스 트랜치들을 갖는 불 휘발성 메모리 장치들 및 그형성방법들
KR100687362B1 (ko) * 2004-12-29 2007-02-27 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조 방법
JP2006294919A (ja) * 2005-04-12 2006-10-26 Renesas Technology Corp 半導体装置およびその製造方法
JP4309872B2 (ja) * 2005-06-17 2009-08-05 株式会社東芝 不揮発性半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
US20080099821A1 (en) 2008-05-01
JP2008118085A (ja) 2008-05-22
TW200820383A (en) 2008-05-01
KR100810414B1 (ko) 2008-03-04
CN101174635A (zh) 2008-05-07
CN101174635B (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
DE102005029313B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE102006058185B4 (de) EEPROM und Herstellungsverfahren
DE102020122922A1 (de) Halbleitervorrichtung mit Datenspeichermuster
DE102007008989B4 (de) Herstellungsverfahren für eine integrierte Halbleiterspeichervorrichtung und entsprechende Halbleiterspeichervorrichtung
DE102005036548A1 (de) Verfahren zur Herstellung eines Kontaktes in einem Flash-Speicher
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE10246682A1 (de) Halbleiter-Vorrichtung
DE102005053509A1 (de) Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt
DE102007001077A1 (de) Flash-Speichervorrichtung und Verfahren zum Herstellen derselben
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE69106944T2 (de) Hochintegrierte EPROM-Zelle mit gestapeltem und geteiltem Gate mit vor Kurzschlüssen und Unterbrechungen geschützter Bitleitung.
DE10220922B4 (de) Flash-Speicherzelle, Anordnung von Flash-Speicherzellen und Verfahren zur Herstellung von Flash-Speicherzellen
DE10260185B4 (de) Halbleiterspeicher mit vertikalen Charge-trapping-Speicherzellen und Verfahren zu seiner Herstellung
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
DE10063443B4 (de) Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement
DE10321740A1 (de) Bitleitungsstruktur sowie Verfahren zu deren Herstellung
DE10200678B4 (de) Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur
DE102006008503B4 (de) Verfahren zur Herstellung von nichtflüchtigen Speicherzellen
DE10229065A1 (de) Verfahren zur Herstellung eines NROM-Speicherzellenfeldes
DE10306318A1 (de) Halbleiter-Schaltungsanordnung mit Grabenisolation und Herstellungsverfahren
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE10259792A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110802