DE102006018644A1 - Halbleiterwafer und Bearbeitungsverfahren für denselben - Google Patents

Halbleiterwafer und Bearbeitungsverfahren für denselben Download PDF

Info

Publication number
DE102006018644A1
DE102006018644A1 DE102006018644A DE102006018644A DE102006018644A1 DE 102006018644 A1 DE102006018644 A1 DE 102006018644A1 DE 102006018644 A DE102006018644 A DE 102006018644A DE 102006018644 A DE102006018644 A DE 102006018644A DE 102006018644 A1 DE102006018644 A1 DE 102006018644A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
area
circular
grinding
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006018644A
Other languages
English (en)
Other versions
DE102006018644B4 (de
Inventor
Kazuma Sekiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102006018644A1 publication Critical patent/DE102006018644A1/de
Application granted granted Critical
Publication of DE102006018644B4 publication Critical patent/DE102006018644B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/08—Preparation of the foundation plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

Ein Halbleiterwafer, welcher allgemein kreisförmig ist und welcher auf seiner Seite einen ringförmigen Überschußbereich, der in einem Außenumfangskantenbereich der Seite vorhanden ist, und einen kreisförmigen Vorrichtungsbereich aufweist, der durch den Überschußbereich umgeben ist, wobei der Vorrichtungsbereich zahlreiche Halbleitervorrichtungen darin angeordnet aufweist. Eine kreisförmige Konkavität ist in der Rückseite des Halbleiterwafers in Übereinstimmung mit dem Vorrichtungsbereich ausgebildet, und der Vorrichtungsbereich ist relativ dünn, während der Überschußbereich relativ dick ist.

Description

  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich auf einen Halbleiterwafer, welcher allgemein kreisförmig ist und welcher auf einer Seite davon einen Überschußbereich, der in einem Außenumfangskantenbereich der Seite vorhanden ist, und einen kreisförmigen Vorrichtungsbereich aufweist, der durch den Überschußbereich umgeben ist, wobei der Vorrichtungsbereich zahlreiche Halbleitervorrichtungen darin angeordnet aufweist; und ein Bearbeitungsverfahren für einen derartigen Halbleiterwafer.
  • Wie dies unter Fachleuten gut bekannt ist, ist es übliche Praxis in der Herstellung einer Halbleitervorrichtung, zahlreiche Halbleitervorrichtungen auf der Seite bzw. Fläche eines allgemein kreisförmigen Halbleiterwafers anzuordnen, dann die Rückseite der Halbleitervorrichtung zu schleifen, um die Dicke der Halbleitervorrichtung auf einen erforderlichen Wert abzusenken, dann, falls notwendig, einen erforderlichen Test, wie einen Testkopftest auf jeder der Halbleitervorrichtungen durchzuführen, und dann den Halbleiterwafer zu zerteilen bzw. zu dicen, um die Halbleitervorrichtungen individuell zu trennen.
  • In der letzten Zeit ist es häufig gewünscht, die Rückseite des Halbleiterwafers zu schleifen, wodurch die Dicke des Halbleiterwafers merkbar klein, beispielsweise 50 µm oder kleiner für den Zweck eines Hinunterdimensionierens bzw. Verringerns der Größe und einer Gewichtsreduktion der Halbleitervorrichtung gemacht wird. Wenn die Dicke des Halbleiterwafers sehr klein gemacht wird, ist jedoch die Steifigkeit des Halbleiterwafers bemerkbar niedrig. Somit ist der Halbleiterwafer schwierig handzuhaben, und das Risiko einer Beschädigung an dem Halbleiterwafer ist ebenfalls mitumfaßt bzw. tritt ebenfalls auf.
    •
  • Zusammenfassung der Erfindung
  • Es ist daher ein erster Gegenstand der vorliegenden Erfindung, einen neuen und verbesserten Halbleiterwafer zur Verfügung zu stellen, welcher Schwierigkeiten beim Handhaben des Halbleiterwafers vermeiden kann und das Risiko eines Beschädigens des Halbleiterwafers minimieren kann, während die Erfordernisse bzw. Anforderungen für ein Verkleinern und einer Gewichtsreduktion von Halbleitervorrichtungen erfüllt werden.
  • Es ist ein zweiter Gegenstand der vorliegenden Erfindung, ein neues und verbessertes Bearbeitungsverfahren für einen Halbleiterwafer zur Verfügung zu stellen, welches ausgebildet ist, um den obigen neuen und verbesserten Halbleiterwafer auszubilden.
  • Der Erfinder hat in die Tiefe gehende Studien ausgeführt und hat erkannt, daß es auf der Seite bzw. Fläche eines Halbleiterwafers einen Überschußbereich, der in einem Außenumfangsrand- bzw. Außenumfangskantenabschnitt der Seite vorhanden ist, und einen kreisförmigen Vorrichtungsbereich gibt, der durch den Überschußbereich umgeben ist, und zahlreiche Halbleitervorrichtungen in dem Vorrichtungsbereich angeordnet sind. Basierend auf diesen Tatsachen hat der Erfinder gefunden, daß die obigen ersten und zweiten Gegenstände bzw. Ziele erzielt werden können, indem eine kreisförmige Konkavität bzw. Vertiefung in der Rückseite des Halbleiterwafers in Übereinstimmung mit dem Vorrichtungsbereich ausgebildet werden kann, um die Dicke des Vorrichtungsbereichs des Halbleiterwafers auf einen erforder lichen Wert zu verringern bzw. abzusenken, jedoch die Dicke des Überschußbereichs des Halbleiterwafers relativ groß zu machen bzw. zu belassen, statt die gesamte Rückseite des Halbleiterwafers zu schleifen, um die gesamte Dicke des Halbleiterwafers herabzusetzen bzw. zu verringern.
  • Gemäß der vorliegenden Erfindung wird als ein Halbleiterwafer zum Erzielen des obigen ersten Gegenstands ein Halbleiterwafer zur Verfügung gestellt, welcher allgemein kreisförmig ist, und welcher auf der Seite desselben einen ringförmigen Überschußbereich, der in einem Außenumfangskantenabschnitt der Seite bzw. Fläche vorhanden ist, und einen kreisförmigen Vorrichtungsbereich aufweist, der durch den Überschußbereich umgeben ist, wobei der Vorrichtungsbereich zahlreiche Halbleitervorrichtung darin angeordnet aufweist, und
    wobei eine kreisförmige Konkavität bzw. Vertiefung in der Rückseite des Halbleiterwafers in Übereinstimmung mit dem Vorrichtungsbereich ausgebildet ist, und der Vorrichtungsbereich relativ dünn ist, während der Überschußbereich relativ dick ist.
  • Die Breite des Überschußbereichs ist vorzugsweise 2,0 bis 3,0 mm. Vorzugsweise ist die Dicke des Überschußbereichs 250 µm oder mehr, insbesondere 300 bis 700 µm, während die Dicke des Vorrichtungsbereichs 100 µm oder weniger, insbesondere 30 bis 50 µm ist.
  • Gemäß der vorliegenden Erfindung wird darüber hinaus als ein Bearbeitungsverfahren für einen Halbleiterwafer zum Erzielen des obigen zweiten Gegenstands ein Bearbeitungsverfahren für einen Halbleiterwafer zur Verfügung gestellt, welcher allgemein kreisförmig ist, und welcher auf der Seite davon einen ringförmigen Überschußbereich, der in einem Außenumfangskantenabschnitt der Seite vorhanden ist, und einen kreisförmigen Vorrichtungsbereich aufweist, der durch den Überschußbereich umgeben wird, wobei der Vorrichtungsbereich zahlreiche Halbleitervorrichtungen darin angeordnet aufweist,
    wobei das Bearbeitungsverfahren ein Ausbilden einer kreisförmigen Konkavität bzw. Vertiefung in der Rückseite des Halbleiterwafers in Übereinstimmung mit dem Vorrichtungsbereich aufweist, um eine Dicke des Vorrichtungsbereichs abzusenken bzw. zu verringern.
  • Vorzugsweise wird die kreisförmige Konkavität durch ein Schleifen der Rückseite des Halbleiterwafers ausgebildet. Insbesondere ist es bevorzugt, die kreisförmige Konkavität durch ein Schleifen der Rückseite des Halbleiterwafers mittels eines Schleifwerkzeugs, das eine Mehrzahl von gekrümmten bzw. gebogenen Schleifgliedern aufweist, die in einer allgemein toroidalen Form angeordnet sind, oder eines toroidalen Schleifglieds auszubilden, wobei die Schleifglieder oder das Schleifglied einen Außendurchmesser etwas größer als den Radius der kreisförmigen Konkavität aufweisen (aufweist). Wenn die Rückseite des Halbleiterwafers mittels des Schleifwerkzeugs geschliffen wird, ist es bevorzugt, das Schleifwerkzeug relativ zu dem Halbleiterwafer derart zu positionieren, daß die Außenumfangskante bzw. der Außenumfangsrand der Schleifglieder oder des Schleifglieds in die Außenumfangskante des Vorrichtungsbereichs eingeschrieben ist bzw. wird, und die untere Oberfläche der Schleifglieder oder des Schleifglieds das Zentrum des Halbleiterwafers überspannt bzw. überbrückt, um den Halbleiterwafer um die zentrale Achse des Halbleiterwafers zu drehen, um das Schleifwerkzeug um die zentrale Achse der Schleifglieder oder des Schleifglieds zu drehen, und um das Schleifwerkzeug zu dem Halbleiterwafer in der Richtung der zentralen Achse zu bewegen. Nachdem die kreisförmige Konkavität ausgebildet ist bzw. wird, wird der Halbleiterwafer entlang der Außenumfangskante des Vorrichtungsbereichs geschnitten, um den Überschußbereich zu entfernen, und dann wird der Vorrichtungsbereich zerteilt, wodurch die Halbleitervorrichtungen individuell bzw. einzeln getrennt werden können. Alternativ wird ein kreisförmiges hilfsweises bzw. Hilfsglied entsprechend der kreisförmigen Konkavität in der kreisförmigen Konkavität aufgenommen, und dann wird der Überschußbereich gemeinsam mit dem Vorrichtungsbereich geschnitten bzw. zerteilt, wodurch die Halbleitervorrichtungen individuell getrennt werden können.
    •
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine perspektivische Ansicht, die einen Halbleiterwafer zeigt, bevor er gemäß der vorliegenden Erfindung bearbeitet wird.
  • 2 ist eine schematische Schnittansicht, die eine Art zeigt, in welcher die Rückseite des Wafers in 1 geschliffen wird, um eine kreisförmige Konkavität bzw. Vertiefung auszubilden.
  • 3 ist eine schematische Draufsicht, die die Beziehung zwischen dem Wafer und Schleifgliedern eines Schleifwerkzeugs zeigt, wenn die Rückseite des Wafers 2 in der in 2 gezeigten Weise geschliffen wird.
  • 4 ist eine perspektivische Ansicht, die eine bevorzugte Ausbildung des Wafers der vorliegenden Erfindung zeigt, die die kreisförmige Konkavität in der Rückseite des Wafers ausgebildet aufweist.
  • 5 ist eine perspektivische Ansicht zum Illustrieren einer Art eines Zerteilens des Wafers von 4.
  • 6 ist eine perspektivische Ansicht zum Illustrieren des Wegs eines Verwendens eines Hilfsglieds zur Verwendung in einer unterschiedlichen Art eines Schneidens bzw. Zerteilens des Wafers von 4.
  • 7 ist eine perspektivische Ansicht zum Illustrieren der obigen unterschiedlichen Art eines Zerteilens des Wafers von 4.
  • Detaillierte Beschreibung der bevorzugten Ausbildungen 1 zeigt ein typisches Beispiel eines Halbleiterwafers 2, der per se gut bekannt ist, bevor er bearbeitet ist, welcher einem Bearbeiten unterworfen wird, (das später zu beschreiben ist), um einen Halbleiterwafer gemäß der vorliegenden Erfindung zu konfigurieren. Der illustrierte bzw. dargestellte Wafer 2 ist insgesamt kreisförmig und hat eine Orientierungs- bzw. Ausrichtungskerbe 4, die in einem Umfangskanten- bzw. -randabschnitt davon ausgebildet ist. Die Dicke des Wafers 2 ist durchgehend gleichmäßig, und ist vorzugsweise 250 µm oder mehr, insbesondere 300 bis 700 µm. Auf der Seite bzw. Fläche 6 des Wafers 2 gibt es einen ringförmigen Überschußbereich 6a, der in einem Außenumfangskantenabschnitt der Seite 6 vorhanden ist, und einen kreisförmigen Vorrichtungsbereich 6b, der mit dem Überschußbereich 6a umgeben ist. Die Kerbe 4 ist in dem ringförmigen Überschußbereich 6a ausgebildet. Der kreisförmige Vorrichtungsbereich 6b hat zahlreiche rechtwinkelige bzw. rechteckige Bereiche bzw. Regionen 10, die durch Straßen 8 unterteilt sind, die in einem Gittermuster angeordnet sind, und eine Halbleitervorrichtung ist in jedem der rechteckigen Bereiche 10 angeordnet.
  • In der vorliegenden Erfindung ist eine kreisförmige Konkavität bzw. Vertiefung 12 (4) in der Rückseite des Wafers 2 in Übereinstimmung mit dem kreisförmigen Vorrichtungsbereich 6b ausgebildet. Unter Bezugnahme auf 2, die ein bevorzugtes Verfahren zum Ausbilden der kreisförmigen Konkavität 12 zeigt, wird ein schützendes bzw. Schutzklebeband 14, welches ein geeigneter Kunststoffilm bzw. eine -folie sein kann, auf die Seite des Wafers 2 geklebt. Ein derartiger Wafer 2 wird auf einer im wesentlichen horizontalen oberen Oberfläche eines Ansaug- bzw. Einspanntischs 18 angeordnet, wobei der Wafer 2 mit der Oberseite nach unten gedreht ist, wobei nämlich bzw. insbesondere die Rückseite 16 des Wafers 2 nach oben freigelegt ist. Der Einspanntisch 18 ist montiert bzw. festgelegt, um drehbar um eine zentrale Achse 20 zu sein, die sich vertikal erstreckt, und wird durch eine Rotationsantriebsquelle (nicht gezeigt) gedreht. Der Einspanntisch 18 ist aus einem porösen Material ausgebildet, oder ein Saugloch oder eine Nut bzw. Rille (nicht gezeigt) ist in der Oberfläche des Ansaug- bzw. Einspanntischs 18 so ausgebildet, daß der Wafer 2 unter Vakuum auf den Einspanntisch 18 angezogen wird, indem der Einspanntisch 18 mit einer geeigneten Saugquelle (nicht gezeigt) verbunden ist bzw. wird.
  • Ein Schleifwerkzeug 22 wird veranlaßt, auf der Rückseite 16 des Wafers 2 zu wirken, der auf den Einspanntisch 18 angezogen ist, um die kreisförmige Konkavität 12 in der Rückseite 16 des Wafers 2 auszubilden. Das Schleifwerkzeug 22 ist montiert, um drehbar um eine zentrale Achse 24 zu sein, die sich vertikal erstreckt, und wird bei einer hohen Geschwindigkeit durch eine Rotationsantriebsquelle (nicht gezeigt) gedreht. Das illustrierte Schleifwerkzeug 22 beinhaltet ein Abstütz- bzw. Supportglied 26, das einen zylindrischen unteren Endabschnitt aufweist, und eine Mehrzahl von Schleifgliedern 28, die an der unteren Endoberfläche des Supportglieds 26 festgelegt sind. Die Schleifglieder 28, welche aus Diamantkörnern gebildet sein können, die miteinander durch ein geeignetes Verbindungs- bzw. Bondingmaterial verbunden sind, sind jeweils gekrümmt und sind mit Abständen in der Umfangsrichtung angeordnet, um eine toroidale Form insgesamt einzunehmen. Statt der mehreren bzw. mehrfachen Schleifglieder 28, die jeweils eine gekrümmte Form aufweisen, kann ein einziges toroidales Schleifglied (nicht gezeigt) an der unteren Oberfläche des Supportglieds 26 festgelegt sein.
  • In einem bevorzugten Bearbeitungsverfahren gemäß der vorliegenden Erfindung wird das Schleifwerkzeug 22 verwendet, in welchem der Außendurchmesser D2 der Schleifglieder 28 etwas größer als der Radius D1 der kreisförmigen Konkavität 12 ist, die auszubilden ist. Wie dies in 2 und 3 gezeigt ist, ist bzw. wird das Schleifwerkzeug 22 relativ zu dem Wafer 2 derart positioniert, daß die Außenumfangskante der Schleifglieder 28 in die Außenumfangskante des Vorrichtungsbereichs 6b (entsprechend der Innenumfangskante der kreisförmigen Konkavität 12, die auszubilden sind) eingeschrieben ist, und das Schleifglied 28 überspannt bzw. überbrückt die zentrale Achse 20 des Wafers 2. In diesem Zustand wird der Einspanntisch 18 um die zentrale Achse 20 gedreht, das Schleifwerkzeug 22 wird um die zentrale Achse 24 gedreht und das Schleifwerkzeug 22 wird zunehmend bewegt, nämlich abgesenkt zu dem Wafer 2. Auf diese Weise wird die Rückseite 16 des Wafers 2 in Übereinstimmung mit dem Vorrichtungsbereich 6b geschliffen, um die kreisförmige Konkavität 12 auszubilden. Die Dicke des Wafers 2 in dem Vorrichtungsbereich 6b nach einer Ausbildung der kreisförmigen Konkavität 12 ist vorzugsweise 100 µm oder weniger, insbesondere 30 bis 50 µm. 4 zeigt den Wafer 2, der die kreisförmige Konkavität 12 in der Rückseite 16 ausgebildet aufweist, wobei der Wafer mit der Oberseite nach unten gedreht ist. In dem Wafer 2, der in 4 gezeigt ist, ist der Vorrichtungsbereich 6b bemerkenswert dünn, während der ringförmige Überschußbereich 6a, der den Vorrichtungsbereich 6b umgibt, relativ dick ist, so daß der Wafer 2 insgesamt eine adäquat Starrheit bzw. Steifigkeit aufweist.
  • Falls gewünscht, ist es möglich, die kreisförmige Konkavität 12 an der Rückseite 16 des Wafers 2 durch Plasmaätzen, Sputterätzen oder chemisch-mechanisches Polieren statt eines Ausbildens der kreisförmigen Konkavität 12 an der Rückseite 16 des Wafers 2 durch ein Schleifen auszubilden.
  • Der Wafer 2, der die kreisförmige Konkavität 12 darin ausgebildet aufweist, kann, falls dies gewünscht ist, weiterhin einer geeigneten Bearbeitung unterworfen werden. Beispielsweise kann ein dünner Film, umfassend ein Metall, wie beispielsweise Gold, Silber oder Titan, auf der Rückseite 16 des Wafers 2 durch ein Sputterverfahren ausgebildet werden, das per se gut bekannt ist. Darüber hinaus kann das Schutzklebeband 14, das auf die Seite 6 des Wafers 2 angehaftet bzw. aufgeklebt ist, von dem Wafer 2 abgezogen werden, um die Seite 6 freizulegen, und ein Testkopftest, der per se gut bekannt ist, kann auf der Halbleitervorrichtung ausgeführt werden, die in jedem der rechteckigen Bereiche 10 angeordnet ist. Beim Anwenden eines erforderlichen Bearbeitens an dem Wafer 2, kann eine Betätigung bzw. ein Vorgang, wie ein Transport des Wafers 2 ausreichend einfach bzw. leicht durchgeführt werden, und das Risiko einer Beschädigung des Wafers 2 kann vollständig vermieden werden, da die Steifigkeit des Wafers 2 relativ groß aufgrund der Anwesenheit des ringförmigen Überschußbereichs 6a ist, der eine relativ große Dicke aufweist.
  • Nachdem die erforderliche Bearbeitung für den Wafer 2 ausgeführt wurde, wird der Wafer 2 geschnitten bzw. zerteilt, nämlich bzw. insbesondere wird der Wafer 2 entlang der Straßen 8 geschnitten, die in einem Gittermuster in dem Vorrichtungsbereich 6b auf der Seite 6 angeordnet sind, um die rechteckigen Bereiche bzw. Regionen 10 individuell zu trennen.
  • In einer Art eines Zerteilens des Wafers 2 wird der Wafer 2 zuerst entlang der Außenumfangskante bzw. des äußeren Umfangsrands des Vorrichtungsbereichs 6b geschnitten, um den ringförmigen Überschußbereich 6a zu entfernen. Ein derartiges Schneiden des Wafers 2 kann in vorteilhafter Weise, beispielsweise durch ein Bestrahlen des Wafers 2, mit einem gepulsten Laserstrahl entlang der Außenumfangskante des Vorrichtungsbereichs 6b ausgeführt werden. Dann wird, wie dies in 5 gezeigt ist, der Wafer 2 auf einem Rahmen 32 über ein Montageklebeband 30 montiert bzw. festgelegt. In weiterem Detail weist der Rahmen 32, welcher aus einer Platte aus einem Metall, wie Aluminium, oder einem geeigneten synthetischen Harz gefertigt bzw. hergestellt sein kann, eine Montageöffnung 34 in seinem mittleren Abschnitt auf. Der Wafer 2, der von dem ringförmigen Überschußbereich 6a befreit ist, wird in der Montageöffnung 34 positioniert, und das Montageklebeband 30 wird auf die Rückseite des Rahmens 32 und die Rückseite 16 des Wafers 2 geklebt, wodurch der Wafer 2 auf dem Rahmen 32 montiert bzw. angeordnet wird. Der Wafer 2, der auf dem Rahmen 32 festgelegt ist, kann zerteilt werden, nämlich bzw. insbesondere entlang der Straßen 8 in dem Vorrichtungsbereich 6b durch eine gut bekannte Schneidmaschine geschnitten werden, die Dicer bzw. Zerteilvorrichtung genannt ist. Bevorzugte Beispiele der Zerteilvorrichtung sind jene, die eine ultradünne ringförmige Klinge bzw. Schneide aufweisen, die Diamantkörner als Schneidmittel enthalten, oder jene, die Aufbringmittel eines gepulsten Laserstrahls als Schneidmittel aufweisen.
  • Eine andere Art eines Zerteilens des Wafers 2 ist es, ein Hilfsglied 36 in dem mittleren Abschnitt der Montage öffnung 34 des Rahmens 32 über das Montageklebeband 30 vor einem Montieren des Wafers 2 an dem Rahmen 32 zu montieren bzw. festzulegen, wie dies in 6 gezeigt ist. Mit anderen Worten, ist bzw. wird das Hilfsglied 36 in der Montageöffnung 34 des Rahmens 32 positioniert, und das Montageklebeband 30 wird auf die Rückseite des Rahmens 32 und die Rückseite des Hilfsglieds 36 angehaftet bzw. geklebt. Das Hilfsglied 36, welches aus einem geeigneten synthetischen Harz oder einem geeigneten Material ausgebildet sein kann, ist eine Scheibe, die eine Form entsprechend der kreisförmigen Konkavität 12, die in der Rückseite 16 des Wafers 2 ausgebildet ist, nämlich eine kreisförmige ebene Form bzw. Gestalt entsprechend der kreisförmigen Konkavität 12, und eine Dicke entsprechend der Tiefe der kreisförmigen Konkavität 12 aufweist. Dann wird, wie dies in 7 gezeigt ist, der Wafer 2 derart positioniert, daß das Hilfsglied 36 in der kreisförmigen Konkavität 12 aufgenommen ist bzw. wird, die in der Rückseite 16 ausgebildet ist, wonach die Rückseite des ringförmigen Überschußbereichs 6a des Wafers 2 an das Montageklebeband 30 geklebt wird. Auf diese Weise wird der Wafer 2 in der Montageöffnung 34 des Rahmens 32 montiert. Der Wafer 2 und das Hilfsglied 36, welches in dem Rahmen 32 festgelegt wurde, ergänzen einander, um eine Scheibe auszubilden, die eine gleichmäßige bzw. einheitliche Dicke insgesamt aufweist. Dann wird der Wafer 2 zerteilt, nämlich entlang der Straßen 8 in dem Vorrichtungsbereich 6b durch eine gut bekannte Schneidmaschine geschnitten.
  • Während bevorzugte Ausbildungen der vorliegenden Erfindung im Detail unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben wurden, ist es zu verstehen, daß die Erfindung nicht auf derartige Ausbildungen beschränkt ist, sondern verschiedene Änderungen und Modifikationen ge macht werden können, ohne vom Rahmen der Erfindung abzuweichen.

Claims (9)

  1. Halbleiterwafer, welcher allgemein kreisförmig ist und welcher auf einer Seite davon einen ringförmigen Überschußbereich, der in einem Außenumfangskantenabschnitt der Seite vorhanden ist, und einen kreisförmigen Vorrichtungsbereich aufweist, der durch den Überschußbereich umgeben ist, wobei der Vorrichtungsbereich zahlreiche Halbleitervorrichtungen darin angeordnet aufweist, und wobei eine kreisförmige Konkavität bzw. Vertiefung in einer Rückseite des Halbleiterwafers in Übereinstimmung mit dem Vorrichtungsbereich ausgebildet ist und der Vorrichtungsbereich relativ dünn ist, während der Überschußbereich relativ dick ist.
  2. Halbleiterwafer nach Anspruch 1, wobei eine Breite des Überschußbereichs 2,0 bis 3,0 mm ist.
  3. Halbleiterwafer nach Anspruch 1 oder 2, wobei eine Dicke des Überschußbereichs 250 µm oder mehr ist, und eine Dicke des Vorrichtungsbereichs 100 µm oder weniger ist.
  4. Halbleiterwafer nach Anspruch 3, wobei die Dicke des Überschußbereichs 300 bis 700 µm ist, und die Dicke des Vorrichtungsbereichs 30 bis 50 µm ist.
  5. Bearbeitungsverfahren für einen Halbleiterwafer, welcher allgemein kreisförmig ist, und welcher auf einer Seite davon einen ringförmigen Überschußbereich, der in einem Außenumfangskantenabschnitt der Seite vorhanden ist, und einen kreisförmigen Vorrichtungsbereich aufweist, der durch den Überschußbereich umgeben wird, wobei der Vorrichtungsbereich zahlreiche Halbleitervorrichtungen darin angeordnet aufweist, wobei das Bearbeitungsverfahren ein Ausbilden einer kreisförmigen Konkavität bzw. Vertiefung in einer Rückseite des Halbleiterwafers in Übereinstimmung mit dem Vorrichtungsbereich aufweist, um eine Dicke des Vorrichtungsbereichs abzusenken.
  6. Bearbeitungsverfahren nach Anspruch 5, weiterhin umfassend ein Schleifen der Rückseite des Halbleiterwafers, um die kreisförmige Konkavität auszubilden.
  7. Bearbeitungsverfahren nach Anspruch 6, weiterhin umfassend: Ausbilden der kreisförmigen Konkavität durch ein Schleifen der Rückseite des Halbleiterwafers mittels eines Schleifwerkzeugs, das eine Mehrzahl von gekrümmten bzw. bogenförmigen Schleifgliedern aufweist, die in einer allgemein toroidalen Form angeordnet sind, oder eines toroidalen Schleifglieds, wobei die Schleifglieder oder das Schleifglied einen Außendurchmesser etwas größer als ein Radius der kreisförmigen Konkavität aufweisen (aufweist); und wenn die Rückseite des Halbleiterwafers mittels des Schleifwerkzeugs geschliffen wird, Positionieren des Schleifwerkzeugs relativ zu dem Halbleiterwafer, so daß eine Außenumfangskante der Schleifglieder oder des Schleifglieds in einer Außenumfangskante des Vorrichtungsbereichs eingeschrieben wird, und eine untere Oberfläche der Schleifglieder oder des Schleifglieds ein Zentrum des Halbleiterwafers überspannt bzw. überbrückt, Rotieren des Halbleiterwafers um eine zentrale Achse des Halbleiterwafers, Rotieren des Schleifwerkzeugs um eine zentrale Achse der Schleifglieder oder des Schleifglieds, und Bewegen des Schleifglieds zu dem Halbleiterwafer in einer Richtung der zentralen Achse.
  8. Bearbeitungsverfahren nach einem der Ansprüche 5 bis 7, weiterhin umfassend: nach einem Ausbilden der kreisförmigen Konkavität, ein Schneiden des Halbleiterwafers entlang einer Außenumfangskante des Vorrichtungsbereichs, um den Überschußbereich zu entfernen; und dann Zerteilen bzw. In-Chips-Zerschneiden bzw. Dicen des Vorrichtungsbereichs, um die Halbleitervorrichtungen individuell zu trennen.
  9. Bearbeitungsverfahren nach einem der Ansprüche 5 bis 8, weiterhin umfassend: Anordnen eines kreisförmigen Hilfsglieds entsprechend der kreisförmigen Konkavität in der kreisförmigen Konkavität; und dann Zerteilen des Überschußbereichs gemeinsam mit dem Vorrichtungsbereich, um die Halbleitervorrichtungen individuell zu trennen.
DE102006018644A 2005-04-27 2006-04-21 Bearbeitungsverfahren für einen Halbleiterwafer Active DE102006018644B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-129741 2005-04-27
JP2005129741 2005-04-27
JP2005-165395 2005-06-06
JP2005165395 2005-06-06

Publications (2)

Publication Number Publication Date
DE102006018644A1 true DE102006018644A1 (de) 2007-01-04
DE102006018644B4 DE102006018644B4 (de) 2013-02-14

Family

ID=37233648

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006018644A Active DE102006018644B4 (de) 2005-04-27 2006-04-21 Bearbeitungsverfahren für einen Halbleiterwafer

Country Status (6)

Country Link
US (2) US7705430B2 (de)
JP (4) JP5526255B2 (de)
KR (1) KR101152873B1 (de)
DE (1) DE102006018644B4 (de)
SG (1) SG126885A1 (de)
TW (1) TWI416653B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006030866B4 (de) * 2005-07-11 2012-10-04 Disco Corp. Bearbeitungsverfahren für einen Halbleiterwafer

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791774B2 (ja) * 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
JP2007243112A (ja) * 2006-03-13 2007-09-20 Disco Abrasive Syst Ltd ウェーハの凹状加工方法及び凹凸吸収パッド
JP4806282B2 (ja) * 2006-03-29 2011-11-02 株式会社ディスコ ウエーハの処理装置
JP5073962B2 (ja) * 2006-05-12 2012-11-14 株式会社ディスコ ウエーハの加工方法
JP2008073740A (ja) * 2006-09-22 2008-04-03 Disco Abrasive Syst Ltd ビアホールの加工方法
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8859396B2 (en) 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
US9299664B2 (en) * 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US9165833B2 (en) 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US8384231B2 (en) * 2010-01-18 2013-02-26 Semiconductor Components Industries, Llc Method of forming a semiconductor die
JP5664471B2 (ja) * 2010-06-28 2015-02-04 信越化学工業株式会社 半導体用合成石英ガラス基板の製造方法
JP2013012690A (ja) 2011-06-30 2013-01-17 Toshiba Corp 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ
FR2982415B1 (fr) * 2011-11-09 2014-06-13 Commissariat Energie Atomique Procede d'obtention d'un substrat pour la fabrication de semi-conducteur et substrat correspondant
USD760180S1 (en) * 2014-02-21 2016-06-28 Hzo, Inc. Hexcell channel arrangement for use in a boat for a deposition apparatus
JP6061590B2 (ja) * 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
CN105637618B (zh) * 2013-10-15 2020-07-24 三菱电机株式会社 半导体元件的制造方法、晶圆安装装置
US9418894B2 (en) 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
JP6366351B2 (ja) * 2014-05-13 2018-08-01 株式会社ディスコ ウェーハの加工方法
US9385041B2 (en) 2014-08-26 2016-07-05 Semiconductor Components Industries, Llc Method for insulating singulated electronic die
JP2016047561A (ja) * 2014-08-27 2016-04-07 株式会社ディスコ 研削装置
JP6534861B2 (ja) * 2015-06-01 2019-06-26 株式会社ディスコ 研削装置
JP6510393B2 (ja) * 2015-12-15 2019-05-08 三菱電機株式会社 半導体装置の製造方法
JP1563718S (de) * 2015-12-28 2016-11-21
JP1563719S (de) * 2015-12-28 2016-11-21
US10366923B2 (en) 2016-06-02 2019-07-30 Semiconductor Components Industries, Llc Method of separating electronic devices having a back layer and apparatus
JP6692578B2 (ja) * 2016-06-30 2020-05-13 株式会社ディスコ ウェーハの加工方法
JP6723892B2 (ja) * 2016-10-03 2020-07-15 株式会社ディスコ ウエーハの加工方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
JP7067878B2 (ja) 2017-07-04 2022-05-16 株式会社ディスコ 研削装置
KR102525490B1 (ko) 2017-10-24 2023-04-24 삼성전자주식회사 인쇄 회로 기판, 반도체 패키지 및 반도체 패키지의 제조 방법
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
JP7332398B2 (ja) 2019-09-04 2023-08-23 キオクシア株式会社 半導体ウェハ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5364566U (de) * 1976-11-02 1978-05-31
JPS5538024A (en) * 1978-09-11 1980-03-17 Toshiba Corp Manufacturing of semiconductor device
JPH03184756A (ja) * 1989-12-12 1991-08-12 Fuji Electric Co Ltd ウエーハの研削加工方法
JPH0732252A (ja) * 1993-07-22 1995-02-03 Hitachi Ltd ワーク自転型研削加工方法、ワーク自転型研削盤及びシリコンウェハ並びにセラミック基板
JPH11121414A (ja) * 1997-10-15 1999-04-30 Toyota Motor Corp 半導体装置の製造方法
JP3292835B2 (ja) * 1998-05-06 2002-06-17 信越半導体株式会社 薄板ワークの平面研削方法およびその研削装置
JP2001257185A (ja) * 2000-03-13 2001-09-21 Toshiba Corp 半導体装置の加工方法および半導体基板
JP2002111049A (ja) * 2000-09-26 2002-04-12 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP2002141253A (ja) * 2000-10-31 2002-05-17 Disco Abrasive Syst Ltd 半導体装置
JP2003007743A (ja) * 2001-06-22 2003-01-10 Mitsumi Electric Co Ltd Ｕｖテープ及び半導体集積回路パッケージの製造方法
JP3580293B2 (ja) * 2002-03-26 2004-10-20 株式会社デンソー 半導体装置の製造方法
TWI241674B (en) * 2001-11-30 2005-10-11 Disco Corp Manufacturing method of semiconductor chip
DE10256985B4 (de) * 2001-12-12 2013-01-10 Denso Corporation Verfahren zur Herstellung eines Leistungshalbleiterbauelements
JP3620528B2 (ja) * 2001-12-12 2005-02-16 株式会社デンソー 半導体装置の製造方法
JP4485737B2 (ja) * 2002-04-16 2010-06-23 日本エー・エス・エム株式会社 プラズマｃｖｄ装置
US6936546B2 (en) * 2002-04-26 2005-08-30 Accretech Usa, Inc. Apparatus for shaping thin films in the near-edge regions of in-process semiconductor substrates
JP4185704B2 (ja) * 2002-05-15 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US7048608B2 (en) * 2004-09-22 2006-05-23 Lam Research Corporation Semiconductor wafer material removal apparatus and method for operating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006030866B4 (de) * 2005-07-11 2012-10-04 Disco Corp. Bearbeitungsverfahren für einen Halbleiterwafer

Also Published As

Publication number Publication date
JP5526255B2 (ja) 2014-06-18
JP5613794B2 (ja) 2014-10-29
US7705430B2 (en) 2010-04-27
JP2013141032A (ja) 2013-07-18
JP2013165287A (ja) 2013-08-22
DE102006018644B4 (de) 2013-02-14
TWI416653B (zh) 2013-11-21
JP2013165286A (ja) 2013-08-22
US20060244096A1 (en) 2006-11-02
KR20060113438A (ko) 2006-11-02
US20090036034A1 (en) 2009-02-05
KR101152873B1 (ko) 2012-06-12
JP5613793B2 (ja) 2014-10-29
JP2013141033A (ja) 2013-07-18
TW200707625A (en) 2007-02-16
SG126885A1 (en) 2006-11-29
JP5613792B2 (ja) 2014-10-29

Similar Documents

Publication Publication Date Title
DE102006018644B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
DE102006030866B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102004044945B4 (de) Verfahren zum Verarbeiten eines Wafers
DE19626396B4 (de) Verfahren und Vorrichtung zur Herstellung und zum Schleifen von Siliziumscheiben
DE10228530B4 (de) Halbleiterwafer-Zerteilverfahren
DE112004000768B4 (de) Verfahren zum Trennen eines plattenartigen Elements
DE10235482B3 (de) Vorrichtung zum Fixieren dünner und flexibler Substrate
DE102004029094B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE102004025707B4 (de) Verfahren zum Teilen eines nicht-metallischen Substrats
DE102011078726B4 (de) Bearbeitungsverfahren für einen Wafer
DE102012220161B4 (de) Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE102015217288A1 (de) SiC-Ingot-Schneidverfahren
DE202015009750U1 (de) Laserbearbeitungsvorrichtung
DE102015002542A1 (de) Waferteilungsverfahren
DE102015208897A1 (de) Waferbearbeitungsverfahren
DE2702261A1 (de) Verfahren und vorrichtung zum schleifen der kanten eines zerbrechlichen werkstuecks
DE102008017061A1 (de) Wafer-Bearbeitungsverfahren
DE102010007769A1 (de) Waferbearbeitungsverfahren
DE102006032458A1 (de) Waferbearbeitungsverfahren
DE102014207012A1 (de) Bearbeitungsverfahren für ein plattenförmiges Werkstück
DE102011082244A1 (de) Waferbearbeitungsverfahren
DE102017201151A1 (de) Verfahren zum Bearbeiten eines Substrats
DE102010039798B4 (de) Waferbearbeitungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021680000

Ipc: H01L0021670000

Effective date: 20121005

R020 Patent grant now final

Effective date: 20130515