DE102004033647B4 - Gehäusestruktur - Google Patents

Gehäusestruktur Download PDF

Info

Publication number
DE102004033647B4
DE102004033647B4 DE102004033647A DE102004033647A DE102004033647B4 DE 102004033647 B4 DE102004033647 B4 DE 102004033647B4 DE 102004033647 A DE102004033647 A DE 102004033647A DE 102004033647 A DE102004033647 A DE 102004033647A DE 102004033647 B4 DE102004033647 B4 DE 102004033647B4
Authority
DE
Germany
Prior art keywords
layer
conductive
sinr
housing structure
zigzag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004033647A
Other languages
English (en)
Other versions
DE102004033647A1 (de
Inventor
Wen Kun Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of DE102004033647A1 publication Critical patent/DE102004033647A1/de
Application granted granted Critical
Publication of DE102004033647B4 publication Critical patent/DE102004033647B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Gehäusestruktur mit:
– einer strukturierten SINR-Schicht oder einer Harzschicht, welche einen Teilbereich einer Passivierungsschicht bedeckt;
– einer leitenden Schicht, die auf der strukturierten SINR-Schicht/Harzschicht und hiervon leicht lösbar gebildet ist, um infolge der Topographie der strukturierten SINR-Schicht/Harzschicht ein Zickzack-Muster der leitenden Schicht zu bilden, wobei das Zickzack-Muster der leitenden Schicht teilweise auf der Passivierungsschicht und teilweise auf der strukturierten SINR-Schicht/Harzschicht aufgebracht ist und wobei die leitende Zickzack-Schicht als ein Puffer des Gehäuses gebildet ist, um infolge einer schlechten Haftung und der leichten Lösbarkeit zwischen der leitenden Zickzack-Schicht und der strukturierten SINR-Schicht/Harzschicht Spannungen zu absorbieren; und
– einer zweiten Isolierschicht, die die leitende Zickzack-Schicht bedeckt, wobei die zweite Isolierschicht mehrere Öffnungen aufweist, die jeweils eine Kontaktmetallkugel aufweisen.

Description

  • Die Erfindung betrifft ein Waferebene-Gehäuse, insbesondere eine Waferebene-Gehäusestruktur, wobei die Waferebene-Gehäusestruktur die offene Schaltung vermeiden kann, welche durch das Reißen der Lötkugel infolge der Temperaturänderung verursacht wird, was zur Verstärkungsspannung zwischen den Lötkugeln und einer Leiterplatte führt.
  • Die frühere Leiterrahmen-Technologie ist für moderne Halbleiterchips nicht geeignet, weil die Dichte der Anschlüsse hiervon zu groß ist. Deshalb wurde eine neue Gehäusetechnologie das BGA (BGA – "Ball Grid Array" – Kugelgitteranordnung) entwickelt, um die Gehäuseanforderungen für moderne Halbleiterchips zu befriedigen. Das BGA-Gehäuse hat den Vorteil, daß kugelige Anschlüsse eine kleinere Teilung aufweisen, als dies beim Leiterrahmen-Gehäuse der Fall ist, und es ist unwahrscheinlich, daß die Anschlüsse der BGA beschädigt werden oder sich verformen. Darüber hinaus hat der kürzere Signalübertragungsabstand den Vorteil, daß die Betriebsfrequenz erhöht wird, um die Anforderung einer höheren Effizienz zu erfüllen. Bei den meisten Gehäusetechnologien werden die Chips auf einem Wafer in entsprechende Chips geteilt und dann gekapselt und getestet. Eine andere Gehäusetechnologie, die als "Waferebene-Gehäuse" (WLP – "Wafer Level Package") bezeichnet wird, kann die Chips auf einem Wafer kapseln/verpacken, bevor die Chips in entsprechende Einzelchips geteilt werden. Die WLP-Technologie hat einige Vorteile, beispielsweise eine kürzere Produktionszykluszeit, niedrigere Kosten und kein Bedarf für Unterfüllen oder Formen.
  • US 2003/0213981 A1 offenbart eine Halbleiterstruktur mit einer Harzschicht, einer Leiterschicht und einer äußeren Schutzschicht. Die Harzschicht ist als eine Spannung abbauende Schicht ausgebildet. Zusätzlich werden zwischen der Leiterschicht und der äußeren Schutzschicht in Vertiefungen in der Leiterschicht elastische Körper angeordnet, welche aus dem gleichen Material wie die Harzschicht sein können.
  • 1 zeigt eine Teilgehäusestruktur nach dem Stand der Technik. Die Gehäusestruktur umfaßt eine Isolierschicht 103 und eine Passivierungsschicht 102 auf einer IC-Einrichtung 100. Das Material der Isolationsschicht 103 kann eine dielektrische Schicht mit einer Dicke von 5 μm sein, beispielsweise BCB, Polyimid oder dergleichen. Das Material der Passivierungsschicht 102 sind Polyimid oder SiN. Die Umverteilungsschicht (RDL) 104 ist mit der Isolierschicht 103 kombiniert, Al-Kontaktstellen 101 der IC-Einrichtung. Das Material der Umverteilungsschicht (RDL) 104 kann eine Cu/Ni/Au-Legierung mit einer Dicke von 15 μm sein. Darüber hinaus bedeckt eine Isolierschicht 105 die Umverteilungsschicht (RDL) 104.
  • Des weiteren umfaßt die Umverteilungsschicht (RDL) 104 mehrere Öffnungen. Jede der Öffnungen weist eine Lötkugel 106 auf, die mit einer Leiterplatte oder äußeren Teilen verbunden ist. Das Material der Isolierschicht 105 kann ein dielektrisches Material sein, beispielsweise BCB, Epoxy, Polyimid oder dergleichen.
  • Die beschriebene Gehäusestruktur benötigt üblicherweise ein zusätzliches Material, um die Lötkugel 106 fest zu fixieren. Dieses hat den folgenden Nachteil: Die Adhäsion zwischen der Umverteilungsschicht (RDL) 104 und der Isolierschicht 105 ist zu stark, was ein Nachteil für die Lötkugel ist. Wenn die Lötkugel 106 sich mit der Leiterplatte verbindet, kann aufgrund eines "Temperatureinflusses im Verbindungsabschnitt zwischen der Lötkugel 106 und der Umverteilungsschicht (RDL) 104, welcher mittels der Fläche 107 gezeigt ist, Spannung induziert werden und die Lötkugel 106 reißt infolge der Verstärkungsspannung, die aufgrund der Temperaturänderung auftritt, wodurch zwischen der Lötkugel und dem Anschluß eine offene Schaltung entsteht.
  • In Anbetracht der vorhergehenden Ausführungen ist mit der Erfindung eine verbesserte Waferebene-Gehäusestruktur zu schaffen, um den oben beschriebenen Nachteil zu überwinden.
  • Aufgabe der Erfindung ist es, eine Waferebene-Gehäusestruktur zu schaffen, bei der eine offene Schaltung infolge eines Lötkugelrisses aufgrund von Verstärkungsspannungen vermieden ist.
  • Diese Aufgabe wird durch eine Waferebene-Gehäusestruktur gelöst. Die Gehäusestruktur umfaßt eine erste strukturierte Isolierschicht, eine leitende Schicht und eine zweite strukturierte Isolierschicht. Die erste strukturierte Isolierschicht ist benachbart zu einer Passivierungsschicht einer integrierten Schaltung (IC – „Integrated Circuit") gebildet. Die leitende Schicht ist über der Passivierungsschicht und Metallkontaktstellen des IC konfiguriert, um ein gekrümmtes oder ein gewundenes Leistungsmuster oder ein Zickzack-Leitungsmuster aufzuweisen. Die zweite strukturierte Isolierschicht ist über der leitenden Schicht mit mehreren Öffnungen gebildet, und Kontaktmetallkugeln können in den Öffnungen gebildet werden, um eine Leiterplatte elektrisch zu verbinden.
  • Die leitende Schicht streckt die Metallkontaktstellen nicht direkt wenn die Kontaktmetallkugel sich mit der Leiterplatte verbindet. Die leitende Zickzack-Schicht erzeugt einen Pufferbe bereich, ähnlich einem Dämpfer, um die Spannung infolge einer schlechten Haftung zwischen dem leitenden gekrümmten Schichtmuster oder dem leitenden Zickzack-Schichtmuster und der ersten strukturierten Isolierschicht zu absorbieren.
  • Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf eine Zeichnung näher erläutert. Hierbei zeigen:
  • 1 eine schematische Darstellung einer herkömmlichen Waferebene-Gehäusestruktur und
  • 2 eine schematische Darstellung einer erfindungsgemäßen Waferebene-Gehäusestruktur.
  • Die Erfindung liefert eine reckseitige Endstruktur eines Waferebene-Gehäuses, und der Bereich der Erfindung wird in den zugehörigen Ansprüchen spezifiziert. Die Erfindung offenbart eine Gehäusestruktur mit einer strukturierten Isolierschicht, welche einen Teilbereich einer darunterliegenden Schicht bedeckt, und einer leitenden Schicht, die auf der strukturierten Isolierschicht mit einer Zickzack-Struktur konfiguriert ist, um Spannung infolge der Topographie der strukturierten Isolierschicht zu absorbieren. Das Material der Isolierschicht ist BCB, SINR (Siloxanpolymer), Epoxy, Polyimide oder Harz. Das Material für die leitende Schicht ist eine Metallegierung.
  • 2 ist eine schematische Darstellung einer erfindungsgemäßen Waferebene-Gehäusestruktur. Das Waferebene-Gehäuse begrenzt nicht den Bereich der Erfindung, wie er in den zugehörigen Ansprüchen spezifiziert ist. Die Erfindung umfaßt eine strukturierte Isolierschicht 203, welche einen Teilbereich einer Passivierungsschicht 202 einer Einrichtung 200 bedeckt. Das Material der Isolierschicht 203 kann dielektrisch sein, beispielsweise BCB, SINR (Silocanpolymer), Epoxy, Polyimide, Harz oder dergleichen. Die strukturierte Isolierschicht 203 weist mehrere Öffnungen auf, um die darunterliegende Passivierungsschicht 202 auszusetzen. Das Material der Passivierungsschicht 202 umfaßt Polyimid oder SiN. Die mit 207 bezeichnete Fläche leidet gemäß 2 unter der äußeren Kraft.
  • Die Umverteilungsschicht (RDL) 204 auf der strukturierten Isolierschicht 203 ist konfiguriert mit einem Zickzack- oder Windungs-Leitungsschichtmuster wegen der Strukturtopographie der Isolierschicht. Bei einer bevorzugten Ausführungsform umfaßt das Material der leitenden Schicht eine Ti/Cu-Legierung oder eine Cu/Ni/Au-Legierung mit einer Dicke von 15 μm. Die Ti/Cu-Legierung kann mittels Sputter-Technik gebildet werden. Die Cu/Ni/Au-Legierung kann mittels Elektrogalvanisieren gebildet werden. Das Material der Metallkontaktstellen 201 kann Al oder Cu oder die Kombination sein.
  • Weiterhin ist eine Isolierschicht 205 auf der leitenden Schicht 204 gebildet und die Isolierschicht 205 umfaßt mehrere Öffnungen. Jede dieser Öffnungen weist eine Kontaktmetallkugel 206 auf, die mit einer Leiterplatte (PCB) oder äußeren Kontaktstellen (nicht dargestellt) verbunden ist. Die Kontaktmetallkugel 206 kann eine leitende Kugel sein, beispielsweise eine Lötkugel 206. Das Material der Isolierschicht 205 kann ein dielektrisches sein, beispielsweise BCB, SINR (Siloxanpolymer), Eproxy, Polyimid, Harz oder dergleichen.
  • Die leitende Schicht 204 benachbart zu dem festen Bereich 210 der Gehäusestruktur streckt nicht direkt die Metallkontaktstellen 201 eines Zwischenverbinders der IC-Einrichtung 200, weil die Passivierungsschicht 202 aufgrund des erfindungsgemäßen Systems die leitende Schicht 204 eng „einfangt". Der Temperatureinfluß wird reduziert, weil die leitende Schicht 204 direkt mit der Passivierungsschicht 202 verbunden ist, wenn die Lötkugel 206 auf der Leiterplatte montiert wird, was thermische Spannungen induzieren kann.
  • In dem Pufferbereich 209 der Gehäusestruktur ist die leitende Schicht 204 teilweise an der Passivierungsschicht 202 angebracht und teilweise auf der Isolierschicht 203 gebildet, so daß die leitende Schicht 204 mit einer Kurven- oder Zickzack-Struktur konfiguriert ist. Die von einer Temperaturänderung erzeugte Spannung wird aufgrund der Form der leitenden Schicht verteilt, und die Zickzack-Struktur der leitenden Schicht wirkt als ein Dämpfer, um die thermische Spannung aufzunehmen. Die Verbundwirkung zwischen der leitenden Schicht 204 und der Isolierschicht 203 ist gering, die leitende Schicht 204 löst sich leicht von der Oberflä che der Isolierschicht 203, wenn eine äußere Kraft angewendet wird. Die Ausdehnung der leitenden Schicht wird vergrößert, was dazu führt, daß sich das gekrümmte Muster der leitenden Schicht mit dem Zickzack-System leicht löst und die thermische Spannung absorbiert. Deshalb wird die Lebensdauer der Gehäusestruktur verlängert. Insbesondere die Lötkugel 206 ist von der Anschluß-Kontaktstelle weit entfernt.
  • Die Erfindung umfaßt auch eine strukturierte Isolierschicht 208, die zwischen der Isolierschicht 203 und der leitenden Schicht 204 gebildet ist, um das Zickzack-Ebene (nämlich eine Steigerung der Anzahl der Zickzack-Form) der leitenden Schicht unter der Lötkugel zu vergrößern. Das Material der Isolierschicht 208 umfaßt BCB, SINR (Siloxanpolymer), Epoxy, Polyimide oder Harz.
  • Folglich hat die beschriebene Gehäusestruktur die folgenden Vorteile: Die erfindungsgemäße Waferebene-Gehäusestruktur kann eine offene Schaltung der Lötkugel verhindern, die aufgrund einer Verstärkungsspannung infolge der Temperaturänderung nach dem Verbinden von Lötkugel-Lot auf der Leiterplatte reißen. Darüber hinaus wird kein zusätzliches Material benötigt, um die Lötkugel fest zu befestigen.
  • Die in der vorstehenden Beschreibung, den Ansprüchen und der Zeichnung offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausführungsformen von Bedeutung sein.

Claims (6)

  1. Gehäusestruktur mit: – einer strukturierten SINR-Schicht oder einer Harzschicht, welche einen Teilbereich einer Passivierungsschicht bedeckt; – einer leitenden Schicht, die auf der strukturierten SINR-Schicht/Harzschicht und hiervon leicht lösbar gebildet ist, um infolge der Topographie der strukturierten SINR-Schicht/Harzschicht ein Zickzack-Muster der leitenden Schicht zu bilden, wobei das Zickzack-Muster der leitenden Schicht teilweise auf der Passivierungsschicht und teilweise auf der strukturierten SINR-Schicht/Harzschicht aufgebracht ist und wobei die leitende Zickzack-Schicht als ein Puffer des Gehäuses gebildet ist, um infolge einer schlechten Haftung und der leichten Lösbarkeit zwischen der leitenden Zickzack-Schicht und der strukturierten SINR-Schicht/Harzschicht Spannungen zu absorbieren; und – einer zweiten Isolierschicht, die die leitende Zickzack-Schicht bedeckt, wobei die zweite Isolierschicht mehrere Öffnungen aufweist, die jeweils eine Kontaktmetallkugel aufweisen.
  2. Gehäusestruktur nach Anspruch 1, dadurch gekennzeichnet, daß die leitende Schicht an einem festen Bereich der Gehäusestruktur vorgesehene Metallkontaktstellen nicht direkt streckend ausgeführt ist, wenn die Kontaktmetallkugel auf einer Leiterplatte angeordnet wird.
  3. Gehäusestruktur nach Anspruch 1 oder 2, gekennzeichnet durch eine strukturierte dritte Isolierschicht, die zwischen der strukturierten SINR-Schicht/Harzschicht und der leitenden Schicht gebildet ist, wobei das Material der dritten Isolierschicht SINR oder Harz umfaßt.
  4. Gehäusestruktur nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Material für die leitende Schicht eine Metallegierung ist, wobei die Metallegierung eine Ti/Cu-Legierung oder eine Cu/Ni/Au-Legierung umfaßt, wo bei die Ti/Cu-Legierung mittels Sputtern und die Cu/Ni/Au-Legierung mittels Elektrogalvanisieren gebildet ist und wobei die Dicke der Metallegierung etwa 10–20 μm beträgt.
  5. Gehäusestruktur nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß das Material der Metallkontaktstellen Al oder Cu umfaßt.
  6. Gehäusestruktur nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Material der zweiten Isolierschicht BCB, SINR, Epoxy, Polyimide oder Harz umfaßt, wobei die Kontaktmetallkugel eine Lötkugel ist.
DE102004033647A 2004-04-30 2004-07-12 Gehäusestruktur Expired - Fee Related DE102004033647B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/835,571 US7259468B2 (en) 2004-04-30 2004-04-30 Structure of package
US10/835571 2004-04-30

Publications (2)

Publication Number Publication Date
DE102004033647A1 DE102004033647A1 (de) 2005-11-17
DE102004033647B4 true DE102004033647B4 (de) 2008-05-15

Family

ID=35160418

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004033647A Expired - Fee Related DE102004033647B4 (de) 2004-04-30 2004-07-12 Gehäusestruktur

Country Status (7)

Country Link
US (2) US7259468B2 (de)
JP (1) JP4247167B2 (de)
KR (1) KR100710977B1 (de)
CN (1) CN100447994C (de)
DE (1) DE102004033647B4 (de)
SG (1) SG128464A1 (de)
TW (1) TWI242278B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI254428B (en) * 2004-11-24 2006-05-01 Advanced Chip Eng Tech Inc FCBGA package structure
KR100764055B1 (ko) * 2006-09-07 2007-10-08 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
US20080088004A1 (en) * 2006-10-17 2008-04-17 Advanced Chip Engineering Technology Inc. Wafer level package structure with build up layers
US20080116564A1 (en) * 2006-11-21 2008-05-22 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving cavity and method of the same
KR100858242B1 (ko) * 2007-04-04 2008-09-12 삼성전자주식회사 재배선 구조를 포함하는 반도체 소자 및 그 형성 방법
TWI353644B (en) * 2007-04-25 2011-12-01 Ind Tech Res Inst Wafer level packaging structure
US9059083B2 (en) 2007-09-14 2015-06-16 Infineon Technologies Ag Semiconductor device
CN101882589B (zh) * 2009-05-06 2013-01-16 台湾积体电路制造股份有限公司 集成电路结构的形成方法
US8258633B2 (en) * 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant
CN103247546B (zh) * 2013-04-17 2016-03-30 南通富士通微电子股份有限公司 半导体器件芯片级封装方法
CN103258805B (zh) * 2013-04-17 2015-11-25 南通富士通微电子股份有限公司 半导体器件芯片级封装结构
US10026707B2 (en) * 2016-09-23 2018-07-17 Microchip Technology Incorportated Wafer level package and method
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging
CN111211104B (zh) * 2018-11-22 2021-09-07 华邦电子股份有限公司 线路结构及其制造方法
TWI789748B (zh) * 2021-04-26 2023-01-11 友達光電股份有限公司 電子裝置及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10311368A1 (de) * 2002-03-14 2003-11-20 Infineon Technologies Ag Verfahren zum Vermeiden einer Back-End-Umverdrahtung in Ball-Grid-Array-Gehäusen und daraus hergestellte Anordnung
US20030213981A1 (en) * 1996-12-04 2003-11-20 Seiko Epson Corporation Semiconductor device, circuit board, and electronic instrument

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601846A (ja) * 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
JPH04196552A (ja) * 1990-11-28 1992-07-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH05251573A (ja) * 1992-03-04 1993-09-28 Nec Yamagata Ltd 半導体装置
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5391397A (en) * 1994-04-05 1995-02-21 Motorola, Inc. Method of adhesion to a polyimide surface by formation of covalent bonds
JP2773660B2 (ja) * 1994-10-27 1998-07-09 日本電気株式会社 半導体装置
GB9514777D0 (en) * 1995-07-19 1995-09-20 Osprey Metals Ltd Silicon alloys for electronic packaging
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
JPH09330934A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 半導体装置及びその製造方法
JP3068534B2 (ja) * 1997-10-14 2000-07-24 九州日本電気株式会社 半導体装置
KR20000002962A (ko) * 1998-06-24 2000-01-15 윤종용 웨이퍼레벨의 칩스케일 패키지 및 그 제조방법
US6103552A (en) * 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
JP2000294730A (ja) * 1999-04-09 2000-10-20 Mitsubishi Electric Corp システムｌｓｉチップ及びその製造方法
JP3651597B2 (ja) * 1999-06-15 2005-05-25 株式会社フジクラ 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
JP2001024085A (ja) * 1999-07-12 2001-01-26 Nec Corp 半導体装置
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
US6528349B1 (en) * 1999-10-26 2003-03-04 Georgia Tech Research Corporation Monolithically-fabricated compliant wafer-level package with wafer level reliability and functionality testability
TW478089B (en) * 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
KR100338949B1 (ko) * 1999-12-14 2002-05-31 박종섭 반도체 패키지의 배선 구조
KR100361084B1 (ko) * 2000-01-21 2002-11-18 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
JP4177950B2 (ja) * 2000-03-28 2008-11-05 ローム株式会社 半導体装置の製造方法
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6521970B1 (en) * 2000-09-01 2003-02-18 National Semiconductor Corporation Chip scale package with compliant leads
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
US6433427B1 (en) * 2001-01-16 2002-08-13 Industrial Technology Research Institute Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
JP2003017522A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP4068838B2 (ja) * 2001-12-07 2008-03-26 株式会社日立製作所 半導体装置の製造方法
US6756671B2 (en) * 2002-07-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic device with a redistribution layer having a step shaped portion and method of making the same
US6656827B1 (en) * 2002-10-17 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical performance enhanced wafer level chip scale package with ground
US6806570B1 (en) * 2002-10-24 2004-10-19 Megic Corporation Thermal compliant semiconductor chip wiring structure for chip scale packaging
JP3611561B2 (ja) * 2002-11-18 2005-01-19 沖電気工業株式会社 半導体装置
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
TWI222687B (en) * 2003-08-14 2004-10-21 Advanced Semiconductor Eng Semiconductor chip with bumps and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030213981A1 (en) * 1996-12-04 2003-11-20 Seiko Epson Corporation Semiconductor device, circuit board, and electronic instrument
DE10311368A1 (de) * 2002-03-14 2003-11-20 Infineon Technologies Ag Verfahren zum Vermeiden einer Back-End-Umverdrahtung in Ball-Grid-Array-Gehäusen und daraus hergestellte Anordnung

Also Published As

Publication number Publication date
SG128464A1 (en) 2007-01-30
TW200536087A (en) 2005-11-01
JP4247167B2 (ja) 2009-04-02
US20050242427A1 (en) 2005-11-03
CN100447994C (zh) 2008-12-31
CN1694247A (zh) 2005-11-09
US20050242418A1 (en) 2005-11-03
KR100710977B1 (ko) 2007-04-24
KR20050105085A (ko) 2005-11-03
DE102004033647A1 (de) 2005-11-17
US7259468B2 (en) 2007-08-21
JP2005317892A (ja) 2005-11-10
TWI242278B (en) 2005-10-21

Similar Documents

Publication Publication Date Title
DE102004033647B4 (de) Gehäusestruktur
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE19821715B4 (de) Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung
DE60132855T2 (de) Kontaktierungsstruktur einer integrierten Leistungsschaltung
DE102011013225B4 (de) Weiterentwickeltes Wafer-Level-Packaging (WLP) für verbesserte Temperaturwechsel,- Fallversuchs- und Hochstromanwendung
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE102011053149C5 (de) Die-Anordnung und Verfahren zum Prozessieren eines Dies
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
DE10125035A1 (de) Halbleiterbauteil
DE102006046182B4 (de) Halbleiterelement mit einer Stützstruktur sowie Herstellungsverfahren
DE60224131T2 (de) Leiterrahmen-Packung in Chipgrösse
DE10144704B4 (de) Verfahren zum Verbinden eines Bauelements mit einem Träger
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE102008031511A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102014115655A1 (de) Umverteilungsschicht und Verfahren zur Bildung einer Umverteilungsschicht
DE102018200633B4 (de) Magnetische Abschirmungsgehäusestruktur für eine MRAM-Vorrichtung und Verfahren zum Herstellen selbiger
DE102004061876B4 (de) FCBGA-Packungsstruktur
DE102014101030B4 (de) Barrierestrukturen zwischen externen elektrischen Anschlussteilen und entprechendes Verfahren
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE10153609C2 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
WO2019072694A1 (de) Halbleiterbaugruppe
DE102015211843A1 (de) Elektronische Komponente und Verfahren zur Herstellung einer elektronischen Komponente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee