DE10147365A1 - Halbleitervorrichtung, Verfahren für ihre Herstellung und Verfahren für ihren Entwurf - Google Patents

Abstract

Eine Halbleitervorrichtung umfaßt mehrere übereinanderliegende Schichten einschließlich einer vorgegebenen Schicht, die in einem Umfangsabschnitt eines Chips mit einem Blindmuster (2a, 2b) aus einem Werkstoff versehen ist, der gleich jenem ist, aus dem ein Verdrahtungsmuster, das in derselben vorgegebenen Schicht vorhanden ist, gebildet ist, wobei das Blindmuster (2a, 2b) auf der Innenseite eines Zerteilungsbereichs gebildet ist. Das Verhältnis der Fläche des Blindmusters (2a, 2b) in einem ebenen Bereich, der durch die Innenkante des Blindmusters (2a, 2b), die Außenkante des Zerteilungsbereichs und zwei optionale parallele Linien definiert ist, zu der Fläche des ebenen Bereichs beträgt wenigstens 50%.

Description

Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und insbesondere eine Halbleitervorrichtung, die durch ein Verfahren hergestellt wird, das einen Glättungsschritt um­ faßt, in dem ein chemisch-mechanischer Polierprozeß (CMP- Prozeß) zur Anwendung kommt, ein Verfahren für ihre Herstel­ lung sowie ein Verfahren für ihren Entwurf.

Bei der Herstellung neuester Halbleitervorrichtungen ist es schwierig, ein feines Verdrahtungsmuster auf einem stark ge­ stuften Zwischenschicht-Isolierfilm auszubilden, so daß eine Verbesserung der Planarität des Zwischenschicht-Isolierfilms notwendig geworden ist. In den letzten Jahren ist überwiegend ein allgemeines Glättungs- oder Einebnungsverfahren verwendet worden, das einen CMP-Prozeß verwendet. Wenn das den CMP- Prozeß verwendende Einebnungsverfahren verwendet wird, muß in einer Verdrahtungsschicht, die unter einem dem CMP-Prozeß zu unterwerfenden Zwischenschicht-Isolierfilm liegt, ein CMP- Blindmuster ausgebildet werden, um eine Einwärtskrümmung zu vermeiden.

Die Einwärtskrümmung beeinflußt das Polierverhalten eines Schicht-Isolierfilms in Abhängigkeit von der Leitungsdichte einer unter dem Zwischenschicht-Isolierfilm liegenden Ver­ drahtungsschicht. Wenn eine Einwärtskrümmung auftritt, werden Abschnitte des Zwischenschicht-Isolierfilms, die über Berei­ chen, in denen keine Verdrahtungsleitungen der Verdrahtungs­ schicht vorhanden sind, oder über Bereichen liegen, in denen Verdrahtungsleitungen mit einer niedrigen Leitungsdichte vor­ handen sind, mit einem Polierbetrag poliert, der größer als jener ist, mit dem Abschnitte des Zwischenschicht- Isolierfilms poliert werden, die über Bereichen liegen, in denen Verdrahtungsleitungen der Verdrahtungsschicht mit hoher Leitungsdichte vorhanden sind. Falls eine Einwärtskrümmung auftritt, werden die Oberflächen von Abschnitten des Zwi­ schenschicht-Isolierfilms, die über den Bereichen der Ver­ drahtungsschicht liegen, in denen die Verdrahtungsleitungen mit hoher Leitungsdichte ausgebildet sind, im Verlauf des Polierens übermäßig poliert, wobei im schlimmsten Fall die darunterliegende Verdrahtungsschicht poliert wird, wodurch das Verdrahtungsmuster der Verdrahtungsschicht beeinträchtigt wird.

Das CMP-Blindmuster wird gebildet, um die Leitungsdichte in der Verdrahtungsschicht, die unter dem zu polierenden Zwi­ schenschicht-Isolierfilm liegt, gleichmäßig zu machen. Da­ durch kann eine Einwärtskrümmung unterdrückt werden und kann eine Verschlechterung der Planarität des Zwischenschicht- Isolierfilms verhindert werden, indem das Blindmuster in vor­ gegebenen Bereichen zusätzlich zu dem Verdrahtungsmuster, das für den Betrieb der Halbleitervorrichtung notwendig ist, ge­ bildet wird.

Chips in einem Halbleiter-Wafer sind jedoch voneinander durch Zerteilungsbereiche getrennt. Da das Blindmuster in den Zer­ teilungsbereichen nicht ausgebildet werden kann, ist die Planarität in den Abschnitten des Zwischenschicht- Isolierfilms in der Nähe der Zerteilungsbereiche nicht zufriedenstellend.

Dieses Problem wird mit Bezug auf die Fig. 7 und 8 beschrie­ ben. Die Fig. 7 und 8 zeigen einen Teil eines Halbleiterwa­ fers, der Chips enthält, die mit Halbleitervorrichtungen ver­ sehen sind und sich in einem Zustand befinden, bevor sie durch einen Zerteilungsprozeß bearbeitet werden, in dem Halb­ leiterelemente auf dem Halbleiterwafer ausgebildet werden, eine Verdrahtungsschicht 100 ausgebildet wird und auf der Verdrahtungsschicht 100 ein Zwischenschicht-Isolierfilm 101 ausgebildet wird. Die Verdrahtungsschicht 100, die in den Fig. 7 und 8 gezeigt ist, ist eine n-te (n ist eine natürli­ che Zahl) Verdrahtungsschicht von mehreren Verdrahtungs­ schichten einer Halbleitervorrichtung, wobei die anderen Ver­ drahtungsschichten weggelassen sind. Fig. 7 ist eine Drauf­ sicht und Fig. 8 ist eine Schnittansicht der Halbleitervor­ richtung. Fig. 8A ist eine Schnittansicht längs der Linie III-III' in Fig. 7 und Fig. 8B ist eine Schnittansicht längs der Linie IV-IV' in Fig. 7. In Fig. 7 ist der Zwischen­ schicht-Isolierfilm 101 weggelassen, um das Verständnis zu erleichtern.

Wie in Fig. 8A gezeigt ist, sind die jeweiligen Leitungsdich­ ten eines n-ten Schichtzerteilungsbereichs, eines Chipver­ drahtungsbereichs und eines CMP-Blindmusterbereichs in der Umgebung eines Zerteilungsbereichs, in dem im Verdrahtungsmu­ ster 100 eine Ausrichtmarkierung ausgebildet ist, in etwa einander gleich, so daß der Unterschied in bezug auf den Po­ lierbetrag, um den der Zwischenschicht-Isolierfilm durch den CMP-Prozeß entfernt wird, zwischen Abschnitten des Zwischen­ schicht-Isolierfilms 101, die diesen Bereichen entsprechen, gering ist.

Wie in Fig. 8B gezeigt ist, kann irgendein Verdrahtungsmu­ ster, das aus der Verdrahtungsschicht 100 besteht, nicht in Abschnitten, die dem Zerteilungsbereich entsprechen, ausge­ bildet werden. Daher ist die Leitungsdichte im Zerteilungsbe­ reich im Vergleich zu jenen im Chipverdrahtungsbereich, im CMP-Blindmusterbereich und in einem Chiprahmenbereich sehr gering. Folglich nimmt der Polierbetrag, um den der Zwischen­ schicht-Isolierfilm 101 durch den CMP-Prozeß entfernt wird, vom Chipverdrahtungsbereich zum Zerteilungsbereich allmählich zu, wobei die Chipverdrahtungsleitungen 100a, die sich am nähesten am Zerteilungsbereich befinden, soweit poliert wer­ den, daß die Muster der Chipverdrahtungsleitung 100a beein­ trächtigt werden, was eine Beeinträchtigung des Verdrahtungs­ musters und eine daraus sich ergebende Verringerung der Zu­ verlässigkeit der Vorrichtung zur Folge hat.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Halblei­ tervorrichtung, ein Verfahren für die Herstellung der Halb­ leitervorrichtung und ein Verfahren für den Entwurf der Halb­ leitervorrichtung zu schaffen, mit denen die Planarität in einem Umfangsbereich eines Chips verbessert werden kann, wenn ein einen CMP-Prozeß verwendender Einebnungsschritt zur An­ wendung kommt.

Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halblei­ tervorrichtung nach Anspruch 1, ein Verfahren für ihre Her­ stellung nach Anspruch 7 bzw. ein Verfahren für ihren Entwurf nach Anspruch 10. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Gemäß einem Merkmal der Erfindung wird die Konstruktion eines Umfangsabschnitts eines Chips, der mit einem Abschirmungsmu­ ster für die Einebnung versehen ist, verbessert.

Gemäß einem Aspekt der Erfindung umfaßt eine Halbleitervor­ richtung auf einem Halbleitersubstrat mehrere übereinander­ liegende Schichten einschließlich einer vorgegebenen Schicht, die in einem Umfangsabschnitt eines Chips mit einem Blindmu­ ster aus einem Werkstoff versehen ist, der gleich jenem ist, aus dem ein in derselben vorgegebenen Schicht vorhandenes Verdrahtungsmuster hergestellt ist. Das Blindmuster ist auf einer Innenseite eines Zerteilungsbereichs ausgebildet. Das Verhältnis der Fläche des Blindmusters in einem ebenen Be­ reich, der durch eine Innenkante des Blindmusters, eine Au­ ßenkante des Zerteilungsbereichs und zwei optionale parallele Linien definiert ist, zu derjenigen des ebenen Bereichs be­ trägt wenigstens 50%.

Gemäß einem weiteren Aspekt der Erfindung wird in einem Ver­ fahren für die Herstellung einer Halbleitervorrichtung zuerst eine Verdrahtungsschicht über einem auf dem Halbleitersub­ strat ausgebildeten Isolierfilm ausgebildet. Dann werden Tei­ le der Verdrahtungsschicht selektiv entfernt, um ein vorgege­ benes Verdrahtungsmuster und auf einer Innenseite eines Zer­ teilungsbereichs in einem Umfangsabschnitt eines Chips ein Blindmuster zu bilden, wobei die Fläche des Blindmusters so festgelegt wird, daß das Verhältnis der Fläche des Blindmu­ sters in einem ebenen Bereich, der durch eine Innenkante des Blindmusters, eine Außenkante des Verteilungsbereichs und zwei optionale parallele Linien definiert ist, zu jener des ebenen Bereichs wenigstens 50% beträgt. Dann wird über dem Isolierfilm ein Zwischenschicht-Isolierfilm gebildet, um das Verdrahtungsmuster und das Blindmuster abzudecken. Schließ­ lich wird eine Oberfläche des Zwischenschicht-Isolierfilms durch Polieren eingeebnet.

Gemäß einem nochmals weiteren Aspekt der Erfindung werden in einem Verfahren für den Entwurf einer Halbleitervorrichtung auf einer Innenseite eines Zerteilungsbereichs in einem Um­ fangsabschnitt eines Chips ein vorgegebenes Verdrahtungsmu­ ster und ein vorgegebenes Blindmuster aus einer vorgegebenen Verdrahtungsschicht, die auf einem Halbleitersubstrat ausge­ bildet ist, angeordnet. Das Verhältnis der Fläche des Blind­ musters in einem ebenen Bereich, der durch eine Außenkante des Zerteilungsbereichs, eine Innenkante des Blindmusters und zwei optionale parallele Linien definiert ist, zu jener des ebenen Bereichs wird berechnet. Das Verhältnis der Fläche des Blindmusters zu jener des ebenen Bereichs wird anschließend mit einem vorgegebenen Schwellenwert verglichen. Die Fläche des Blindmusters wird erhöht, wenn das Verhältnis der Fläche des Blindmusters zu jener des ebenen Bereichs kleiner als der vorgegebene Schwellenwert ist.

Wenn gemäß der Erfindung die Oberfläche des Zwischenschicht- Isolierfilms durch einen CMP-Prozeß poliert wird, um sie ein­ zuebnen, kann die Planarität des Umfangsabschnitts des Chips weiter verbessert werden und kann die Beeinträchtigung des Verdrahtungsmusters im Umfangsabschnitt des Chips unterdrückt werden, da die Größe des Blindmusters so bestimmt wird, daß die Leitungsdichte in dem spezifizierten ebenen Bereich we­ nigstens 50% beträgt.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung der Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen

Fig. 1 eine typische Draufsicht einer Halbleitervorrich­ tung gemäß einer ersten Ausführungsform der Er­ findung;

Fig. 2A, 2B typische Schnittansichten längs der Linie I-I' bzw. der Linie II-II' in Fig. 1;

Fig. 3, 4 typische Draufsichten einer Halbleitervorrichtung gemäß einer zweiten bzw. einer dritten Ausfüh­ rungsform der Erfindung;

Fig. 5A, 5B typische Schnittansichten längs der Linie I-I' bzw. der Linie II-II' in Fig. 4;

Fig. 6 eine typische Draufsicht einer Halbleitervorrich­ tung gemäß einer vierten Ausführungsform der Erfindung;

Fig. 7 die bereits erwähnte typische Draufsicht einer herkömmlichen Halbleitervorrichtung; und

Fig. 8A, 8B die bereits erwähnten typischen Schnittansichten längs der Linien III-III' bzw. IV-IV' in Fig. 7.

Erste Ausführungsform

Die Fig. 1 und 2 zeigen eine auf einem Halbleiterwafer ausge­ bildete Halbleitervorrichtung gemäß einer ersten Ausführungs­ form der Erfindung in einem Zustand, bevor der Halbleiterwa­ fer einem Zerteilungsprozeß unterworfen wird. In diesem Zu­ stand sind Halbleiterelemente auf dem Halbleiterwafer herge­ stellt, woraufhin Verdrahtungsschichten und Zwischenschicht- Isolierfilme über den Halbleiterelementen gebildet werden. In den Fig. 1 und 2 ist als Beispiel nur eine n-te Verdrahtungs­ schicht (n ist eine natürliche Zahl) von unten der mehreren Verdrahtungsschichten der Halbleitervorrichtung gezeigt, wäh­ rend die anderen Verdrahtungsschichten weggelassen sind. Fig. 1 ist eine typische Draufsicht einer Halbleitervorrich­ tung gemäß einer ersten Ausführungsform der Erfindung, wäh­ rend Fig. 2A eine typische Schnittansicht längs der Linie I-I' in Fig. 1 ist und Fig. 2B eine typische Schnittansicht längs der Linie II-II' in Fig. 1 ist. In Fig. 1 ist ein Zwi­ schenschicht-Isolierfilm 5 weggelassen, um das Verständnis zu erleichtern.

Wie in den Fig. 1 und 2 gezeigt ist, sind mehrere auf dem Halbleiter-Wafer ausgebildete Halbleitervorrichtungen durch Zerteilungsbereiche abgegrenzt. Der Halbleiter-Wafer wird längs der Zerteilungsbereiche durch eine Zerteilungsmaschine in mehrere Chips zerteilt. Die Chipverdrahtungsleitungen 1, die durch Bemustern der n-ten Verdrahtungsschicht gebildet werden, verlaufen in einem Chipverdrahtungsbereich auf der Innenseite der Zerteilungsbereiche. Die Chipverdrahtungslei­ tungen 1 sind für den Betrieb des Halbleiterchips erforder­ lich.

Zusätzlich zu den Chipverdrahtungsleitungen 1 sind ein Blind­ muster 2a, ein Abschirmungsmuster 3 und eine Ausrichtmarkie­ rung 4 durch Bemustern der n-ten Verdrahtungsschicht gebil­ det. Das Blindmuster 2a, das Abschirmungsmuster 3 und die Ausrichtmarkierung 4 sind in einem CMP-Blindmusterbereich, einem Chiprahmenbereich bzw. dem Zerteilungsbereich gebildet.

Der Chiprahmenbereich befindet sich in einem Bereich zwischen dem Zerteilungsbereich und dem Chipverdrahtungsbereich auf seiten des Zerteilungsbereichs. Der CMP-Blindmusterbereich befindet sich in einem Bereich zwischen dem Zerteilungsbe­ reich und dem Chipverdrahtungsbereich auf seiten des Chipver­ drahtungsbereichs. Die Zerteilungsbereiche sind auf dem Wafer in einem Gitter angeordnet, um Teile, die den Chips entspre­ chen, abzugrenzen. Daher sind der Chiprahmenbereich und der CMP-Blindmusterbereich so ausgebildet, daß sie jeden Chip umgeben.

Über und unter den Chipverdrahtungsleitungen 1, dem Blindmu­ ster 2a, dem Abschirmungsmuster 3 und den Ausrichtmarkierun­ gen 4, die durch Bemustern der n-ten Verdrahtungsschicht ge­ bildet werden, sind Schicht-Isolierfilme 5 ausgebildet, um die n-te Verdrahtungsschicht von der (n+1)-ten bzw. von der (n-1)-ten Verdrahtungsschicht elektrisch zu isolieren.

Wie in Fig. 2A gezeigt ist, sind in Teilen des Zwischen­ schicht-Isolierfilms 5, der unter dem Abschirmungsmuster 3 liegt, Durchgangslöcher 6 ausgebildet. Das Abschirmungsmuster 3 ist durch einen in die Durchgangslöcher 6 gefüllten leiten­ den Film mit einem unteren, nicht gezeigten Abschirmungsmu­ ster verbunden, das in der unter der n-ten Verdrahtungs­ schicht liegenden (n-1)-ten Verdrahtungsschicht gebildet ist. Ebenso sind Durchgangslöcher 8 in Teilen des über dem Abschirmungsmuster 3 liegenden Zwischenschicht-Isolierfilms 5 gebildet. Das Abschirmungsmuster 3 ist durch einen leitenden Film, der in die Durchgangslöcher 8 gefüllt ist, mit einem oberen, nicht gezeigten Abschirmungsmuster verbunden, das in der über der n-ten Verdrahtungsschicht liegenden (n + 1)-ten Verdrahtungsschicht gebildet. Somit sind die Abschirmungsmu­ ster, die in den Chiprahmenbereichen aller Verdrahtungs­ schichten gebildet sind, durch leitende Filme, die in die Durchgangslöcher gefüllt sind, verbunden, ferner ist der Chip von einer Struktur umgeben, die aus den Abschirmungsmustern und den Durchgangslöchern besteht, um ein Eindringen von Feuchtigkeit und dergleichen in den Chip zu verhindern.

Wie in Fig. 1 gezeigt ist, ist in der ersten Ausführungsform im CMP-Blindmusterbereich ein Blindmuster 2b, das eine Fläche besitzt, die größer als jene des Blindmusters 2a ist, in ei­ nem Bereich gebildet, der einem Bereich entspricht, der im Zerteilungsbereich nicht mit einer Ausrichtmarkierung verse­ hen ist. Das große Blindmuster 2b, das in der Nähe des Zer­ teilungsbereichs gebildet ist, in dem die n-te Verdrahtungs­ schicht nicht gebildet werden kann, kompensiert die niedrige Leitungsdichte (in der Draufsicht die Dichte der Fläche der n-ten Verdrahtungsschicht) im Zerteilungsbereich, so daß das Polieren der Chip-Verdrahtungsleitungen 1 aufgrund der Ein­ wärtskrümmung verhindert werden kann, wenn der über der n-ten Verdrahtungsschicht liegende Zwischenschicht-Isolierfilm 5 durch einen CMP-Prozeß poliert wird.

Die obige Wirkung des großen Blindmusters 2b wird mit Bezug auf Fig. 2 beschrieben. Die Ausrichtmarkierung 4 befindet sich in einem Abschnitt des Chips, der in Fig. 2A in einer Schnittansicht längs der Linie I-I in Fig. 1 gezeigt isst, weshalb die Leitungsdichte in dem Zerteilungsbereich der n- ten Verdrahtungsschicht nicht sehr klein ist. Daher kann ein Teil des Zwischenschicht-Isolierfilms 5, der einem Teil der n-ten Verdrahtungsschicht in der Umgebung der Linie I-I' ent­ spricht, im wesentlichen gleichmäßig poliert werden, weshalb die Verschlechterung des Musters der Chip-Verdrahtungs­ leitungen 1 auf ein geringes Ausmaß begrenzt werden kann.

In einem Abschnitt des Chips, der in Fig. 2B in einer Schnittansicht längs der Linie II-II' in Fig. 1 gezeigt ist, ist im Zerteilungsbereich der n-ten Verdrahtungsschicht keine Ausrichtmarkierung 4 gebildet, weshalb die Leitungsdichte im Zerteilungsbereich der n-ten Verdrahtungsschicht sehr klein ist. In dem in Fig. 2B gezeigten CMP-Blindmusterbereich ist jedoch das große Blindmuster 2b gebildet. Selbst wenn daher ein Teil des Zwischenschicht-Isolierfilms 5, der dem Zertei­ lungsbereich entspricht, aufgrund der Einwärtskrümmung über­ mäßig stark poliert wird, wird der Chipverdrahtungsbereich 1 durch das übermäßige Polieren dieses Teils des Zwischen­ schicht-Isolierfilms 5 nicht beeinträchtigt. Daher kann das übermäßige Polieren des Teils des Zwischenschicht-Isolier­ films 5, der dem Chipverdrahtungsbereich 1 entspricht, unter­ drückt werden, so daß die Beeinträchtigung des Musters der Chipverdrahtungsleitungen 1, die für den Betrieb des Chips wirklich erforderlich sind, auf ein geringes Ausmaß be­ schränkt werden kann.

Es ist wünschenswert, die Größe des Blindmusters 2b anhand des folgenden Verfahrens festzulegen. Wie in Fig. 1 gezeigt ist, wird ein optionaler ebener Bereich spezifiziert, der durch die Innenkante des CMP-Blindmusterbereichs, die Außen­ kante des Zerteilungsbereichs und zwei optionale parallele Linien definiert ist, etwa ein rechtwinkliger Bereich, der durch die Strichpunktlinien I-I' und II-II', die Innenkante des CMP-Blindmusterbereichs und die Außenkante des Zertei­ lungsbereichs definiert ist. Die Leitungsdichte in dem spezi­ fizierten ebenen Bereich, d. h. das Verhältnis der Fläche der Verdrahtungsschicht (Chipverdrahtungsleitungen 1, Blindmuster 2a und 2b, Abschirmungsmuster 3 und Ausrichtmarkierung 4) in dem spezifizierten ebenen Bereich zu jener des spezifizierten ebenen Bereichs wird folgendermaßen berechnet:
(Leitungsdichte) (%) = (Fläche der Verdrahtungsschicht in dem spezifizierten ebenen Bereich)/(Fläche des spezifizierten ebenen Bereichs) × 100

Die Innenkante des CMP-Blindmusterbereichs ist eine Kante auf seiten des Chipverdrahtungsbereichs, d. h. die Grenze zwi­ schen dem CMP-Blindmusterbereich und dem Chipverdrahtungslei­ tungsbereich. Die Außenkante des Zerteilungsbereichs ist bei Betrachtung von Fig. 1 eine rechte Kante, d. h. die Grenze zwischen dem Zerteilungsbereich und einem weiteren Chip, der an den Zerteilungsbereich angrenzt.

Wenn die Anordnung der Muster der Verdrahtungsschicht ein­ schließlich der Chipverdrahtungsleitungen 1 festgelegt wird, werden die Muster angeordnet, ferner wird ein optionaler ebe­ ner Bereich auf den Mustern spezifiziert. Dann wird das Ver­ hältnis der Fläche des Blindmusters zu der Fläche des spezi­ fizierten ebenen Bereichs (Leitungsdichte) berechnet. Die Größe des Blindmusters 2b wird so bestimmt, daß die Leitungs­ dichte in dem spezifizierten ebenen Bereich wenigstens 50% beträgt. Falls die Leitungsdichte weniger als 50% beträgt, wird das Blindmuster 2b so vergrößert, daß die Leitungsdichte in dem spezifizierten ebenen Bereich wenigstens 50% beträgt. Die Muster können durch dieses Entwurfverfahren so angeordnet werden, daß das Auftreten einer Einwärtskrümmung sicher un­ terdrückt werden kann.

Nun wird kurz ein Verfahren zum Herstellen der in den Fig. 1 und 2 gezeigten Halbleitervorrichtung beschrieben. Die n-te Verdrahtungsschicht wird bemustert, um ein Verdrahtungsmuster zu bilden, ferner wird ein Zwischenschicht-Isolierfilm 5 ge­ bildet, um die (n-1)-te Verdrahtungsschicht abzudecken, woraufhin die Oberfläche des Zwischenschicht-Isolierfilms 5 eingeebnet wird.

Anschließend wird auf dem Zwischenschicht-Isolierfilm 5 die n-te Verdrahtungsschicht gebildet. Die Chipverdrahtungslei­ tungen 1, die Blindmuster 2a und 2b, die Abschirmungsmuster 3 und die Ausrichtmarkierung 4 werden durch Bemustern der n-ten Verdrahtungsschicht mittels eines Photolithographieprozesses und eines nachfolgenden Trockenätzprozesses gebildet. Die Größe des Blindmusters 2b wird, wenn die Muster in dem photo­ lithographischen Prozeß angeordnet werden, in der Weise be­ stimmt, daß die Leitungsdichte in dem optionalen spezifizier­ ten ebenen Bereich wenigstens 50% beträgt, indem das obener­ wähnte Entwurfsverfahren verwendet wird.

Ein weiterer Schicht-Isolierfilm 5, d. h. ein n-ter Schicht- Isolierfilm, wird gebildet, um die Chipverdrahtungsleitungen 1, die Blindmuster 2a und 2b, das Abschirmungsmuster 3 und die Ausrichtmarkierung 4 abzudecken, woraufhin die Oberfläche des n-ten Schicht-Isolierfilms durch einen CMP-Prozeß poliert wird, um sie einzuebnen. Das Blindmuster 2b mit einer Größe, die die vorgegebene Bedingung erfüllt, unterdrückt ein Polie­ ren der Chipverdrahtungsleitungen 1 aufgrund der Ein­ wärtskrümmung und verhindert die Beeinträchtigung des Musters der Chipverdrahtungsleitungen 1.

In der ersten Ausführungsform kann der Einfluß der Ein­ wärtskrümmung auf die Chipverdrahtungsleitungen 1 selbst dann verhindert werden, wenn ein Teil des Zwischenschicht- Isolierfilms 5, der über dem Zerteilungsbereich liegt, auf­ grund der Einwärtskrümmung übermäßig poliert wird, indem das Blindmuster 2b mit großer Fläche in dem Bereich gebildet wird, in dem die n-te Verdrahtungsschicht in der Nähe des Zerteilungsbereichs nicht gebildet werden kann. Die Beein­ trächtigung des Musters der Chipverdrahtungsleitungen 1 kann durch Bestimmen der Größe des Blindmusters 2b in der Weise, daß die Leitungsdichte in dem optional spezifizierten ebenen Bereich wenigstens 50% beträgt, auf ein geringes Ausmaß be­ schränkt werden.

Zweite Ausführungsform

Fig. 3 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung, die auf einem Halbleiterwafer in einem Zustand gebildet wird, bevor dieser Wafer einem Zerteilungsprozeß unterworfen wird. Die erste Ausführungsform ist mit dem in der n-ten Verdrahtungsschicht gebildeten Abschirmungsmuster 3 sowie mit Durchgangslöchern 6, die in der Draufsicht eine rechtwinklige Form haben und die n-te Verdrahtungsschicht mit der (n-1)-ten Verdrah­ tungsschicht verbinden, versehen. Die zweite Ausführungsform ist mit einem Durchgangsloch 7 versehen, das die Form eines langgestreckten Schlitzes hat und unter einem und längs eines Abschirmungsmusters 3 ausgebildet ist. Das Abschirmungsmuster 3 ist durch einen in das Durchgangsloch 7 gefüllten leitenden Film mit dem Abschirmungsmuster der (n-1)-ten Verdrahtungs­ schicht, die unter der n-ten Verdrahtungsschicht liegt, ver­ bunden. Die Abschnitte auf den Strichpunktlinien I-I' und II-II' in Fig. 3 sind jenen in Fig. 2A und 2B ähnlich.

In der zweiten Ausführungsform ist das Abschirmungsmuster 3 durch den leitenden Film, der in das Durchgangsloch 7 in Form eines langgestreckten Schlitzes gefüllt ist, mit dem Abschir­ mungsmuster der (n-1)-ten Verdrahtungsschicht, die unter der n-ten Verdrahtungsschicht liegt, verbunden. Somit kann das Abschirmungsmuster 3 von der Unterseite sicher unter­ stützt werden, außerdem kann ein übermäßiges Polieren eines Teils eines Zwischenschicht-Isolierfilms 5, der über den Chipverdrahtungsleitungen 1 liegt, aufgrund der Einwärtskrüm­ mung wirksam verhindert werden. Ein Blindmuster 2b mit großer Fläche, das in einem CMP-Blindmusterbereich gebildet ist, hat die gleiche Wirkung wie das Blindmuster 2b der ersten Ausfüh­ rungsform.

Dritte Ausführungsform

Die Fig. 4, 5A und 5B zeigen eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung, die auf einem Halbleiterwafer gebildet ist, in einem Zustand, bevor der Halbleiterwafer einem Zerteilungsprozeß unterworfen wird. Die Halbleiterelemente sind auf dem Halbleiterwafer hergestellt, ferner sind die Verdrahtungsschichten und die Zwischen­ schicht-Isolierfilme in den Halbleiterelementen hergestellt. In den Fig. 4 und 5 ist beispielhaft nur eine n-te Verdrah­ tungsschicht der mehreren Verdrahtungsschichten gezeigt, wäh­ rend die übrigen Verdrahtungsschichten weggelassen sind. Fig. 4 ist eine typische Draufsicht einer Halbleitervorrich­ tung gemäß einer dritten Ausführungsform der Erfindung, wäh­ rend die Fig. 5A und 5B typische Schnittansichten längs der Linien I-I' bzw. II-II' in Fig. 4 sind. In Fig. 4 ist ein Zwischenschicht-Isolierfilm 5 weggelassen, um das Verständnis zu erleichtern.

Die dritte Ausführungsform ist ähnlich wie die erste Ausfüh­ rungsform mit einem Blindmuster mit verhältnismäßig großer Fläche versehen, das in einem Teil eines CMP- Blindmusterbereichs in der Nähe eines Zerteilungsbereichs ausgebildet ist, in dem die n-te Verdrahtungsschicht nicht gebildet werden kann, so daß eine Abnahme der Leitungsdichte im CMP-Blindmusterbereich verhindert werden kann. Ferner ist in der dritten Ausführungsform ein Teil der n-ten Verdrah­ tungsschicht, die ein Abschirmungsmuster 3a in einem Chiprah­ menbereich bildet, in den CMP-Blindmusterbereich erweitert, so daß das Abschirmungsmuster 3a in das in der CMP- Blindmusterschicht gebildete Blindmuster im wesentlichen ohne Unterbrechung übergeht, wie in Fig. 4 gezeigt ist.

Die Leitungsdichte des CMP-Blindmusterbereichs kann durch Erweitern des Abschirmungsmusters 3a in den CMP- Blindmusterbereich ähnlich wie in der ersten Ausführungsform erhöht werden. Das Abschirmungsmuster 3a besitzt eine Gräße, derart, daß die Leitungsdichte in einem optionalen Bereich in der Draufsicht von Fig. 4 ähnlich jener in der ersten Ausfüh­ rungsform wenigstens 50% beträgt.

Vierte Ausführungsform

Fig. 6 zeigt eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der Erfindung, die auf einem Halbleiterwafer ausgebildet ist, der sich in einem Zustand befindet, bevor er einem Zerteilungsprozeß unterworfen wird. Die dritte Ausfüh­ rungsform ist mit Durchgangslöchern 6 versehen, die in der Draufsicht von Fig. 4 eine rechtwinklige Form besitzen und die das Abschirmungsmuster 3a der n-ten Verdrahtungsschicht mit einem in der (n-1)-ten Verdrahtungsschicht enthaltenen Abschirmungsmuster unter der n-ten Verdrahtungsschicht ver­ bindet. Die vierte Ausführungsform ist mit einem Durchgangs­ loch 7 versehen, das die Form eines langgestreckten Schlitzes hat und unter einem und längs eines Abschirmungsmusters 3a ausgebildet ist. Wie in Fig. 6 gezeigt ist, ist das Abschir­ mungsmuster 3a durch einen leitenden Film, der in das Durch­ gangsloch 7 gefüllt ist, mit dem Abschirmungsmuster der (n-1)-ten Verdrahtungsschicht, die unter der n-ten Verdrah­ tungsschicht liegt, verbunden. Die Abschnitte längs der Strichpunktlinien I-I' bzw. II-II' in Fig. 6 sind jenen, die in den Fig. 5A und 5B gezeigt sind, ähnlich. In der vierten Ausführungsform ist das Abschirmungsmuster 3a ähnlich wie in der zweiten Ausführungsform durch den leitenden Film, der in das die Farm eines langgestreckten Schlitzes besitzende Durchgangsloch 7 gefüllt ist, mit dem Abschirmungsmuster der (n-1)-ten Verdrahtungsschicht, die unter der in einem Chip­ rahmenbereich gebildeten n-ten Verdrahtungsschicht liegt, verbunden. Somit kann das Abschirmungsmuster 3a von der Un­ terseite sicher unterstützt werden, ferner kann ein durch die Einwärtskrümmung bedingtes übermäßiges Polieren eines Ab­ schnitts eines Zwischenschicht-Isolierfilms 5, der über den Chipverdrahtungsleitungen 1 liegt, wirksam verhindert werden. Die vierte Ausführungsform hat die gleichen Wirkungen wie die dritte Ausführungsform, da das Abschirmungsmuster 3a in den CMP-Blindmusterbereich erweitert ist.

Wenn die Oberfläche des Zwischenschicht-Isolierfilms 5 durch einen CMP-Prozeß poliert wird, um sie einzuebnen, kann die Planarität des Umfangsabschnitts des Chips weiter verbessert werden und kann eine Beeinträchtigung des Verdrahtungsmusters im Umfangsabschnitt des Chips unterdrückt werden, da die Grö­ ße des Blindmusters in der Weise bestimmt wird, daß die Lei­ tungsdichte in dem spezifizierten ebenen Bereich wenigstens 50% beträgt.

Da das Blindmuster in der Nähe des Abschirmungsmusters ausge­ bildet ist, kann die Leitungsdichte in dem Bereich um das Abschirmungsmuster und das Blindmuster erhöht werden, so daß die Planarität des Umfangsabschnitts des Chips weiter verbes­ sert werden kann.

Da das Abschirmungsmuster der n-ten Verdrahtungsschicht mit dem Abschirmungsmuster der (n-1)-ten Verdrahtungsschicht, die unter der n-ten Verdrahtungsschicht liegt, durch den lei­ tenden Film, der in das längs des Abschirmungsmusters sich erstreckende schlitzförmige Durchgangsloch gefüllt ist, ver­ bunden ist, kann die Einebnung wirksamer erzielt werden.

Die Leitungsdichte in dem spezifizierten ebenen Bereich, d. h. das Verhältnis der Fläche der Verdrahtungsschicht im spezifizierten ebenen Bereich zu derjenigen des spezifizier­ ten ebenen Bereichs selbst wird berechnet, wobei die Fläche des Blindmusters erhöht wird, falls die Leitungsdichte gerin­ ger als ein vorgegebener Schwellenwert ist. Somit kann die Planarität des Umfangsabschnitt des Chips weiter verbessert werden und kann eine Beeinträchtigung des Verdrahtungsmusters im Umfangsabschnitt des Chips verhindert werden.

Selbstverständlich sind im Lichte der obigen Lehren viele Abwandlungen und Veränderungen der Erfindung möglich. Daher kann die Erfindung innerhalb des Umfangs der beigefügten An­ sprüche in anderer Weise als angegeben ausgeführt werden.

Die gesamte Offenbarung von JP 2001-2331-A, eingereicht am 10. Januar 2001, auf der die Priorität der vorliegenden An­ meldung basiert, ist hiermit vollständig durch Literaturhin­ weis eingefügt.

Claims (11)

1. Halbleitervorrichtung, die auf einem Halbleitersubstrat mehrere übereinanderliegende Schichten einschließlich einer vorgegebenen Schicht umfaßt, wobei die vorgegebene Schicht in einem Umfangsabschnitt eines Chips mit einem Blindmuster (2a, 2b) aus einem Werkstoff versehen ist, der gleich jenem ist, aus dem ein in derselben vorgegebenen Schicht gebildetes Ver­ drahtungsmuster (1) gebildet ist, und das Blindmuster (2a, 2b) auf der Innenseite eines Zerteilungsbereichs gebildet ist,
wobei das Verhältnis einer Fläche des Blindmusters (2a, 2b) in einem ebenen Bereich, der durch eine Innenkante des Blindmusters (2a, 2b), eine Außenkante des Zerteilungsbe­ reichs und zwei optionale parallele Linien definiert ist, zu der Fläche des ebenen Bereichs wenigstens 50% beträgt.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die vorgegebene Schicht mit einem längs des Umfangsabschnitts des Chips sich erstreckenden Abschirmungs­ muster (3) aus einem Werkstoff, der gleich jenem ist, aus dem das Verdrahtungsmuster (1) gebildet ist, versehen ist und das Blindmuster (2a, 2b) in der Nähe des Abschirmungsmusters an­ geordnet ist.

3. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn­ zeichnet, daß das Blindmuster (2b) in das Abschirmungsmuster (3) im wesentlichen ohne Unterbrechung übergeht.

4. Halbleitervorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß ein unteres Abschirmungsmuster für eine untere Schicht, die unter einem unter dem Abschirmungsmuster (3) liegenden Zwischenschicht-Isolierfilm (5) liegt, ausge­ bildet ist und das Abschirmungsmuster (3) mit dem unteren Abschirmungsmuster durch einen leitenden Film verbunden ist, der in ein Durchgangsloch (7) gefüllt ist, das in dem Zwi­ schenschicht-Isolierfilm (5) ausgebildet ist und die Form eines längs des Abschirmungsmusters (3) sich erstreckenden Schlitzes hat.

5. Halbleitervorrichtung, die auf einem Halbleitersubstrat mehrere übereinanderliegende Schichten einschließlich einer vorgegebenen Schicht umfaßt, wobei die vorgegebene Schicht in einem Umfangsabschnitt eines Chips mit einem Blindmuster (2a, 2b) aus einem Werkstoff, der gleich jenem ist, aus dem ein in der vorgegebenen Schicht gebildetes Verdrahtungsmuster (1) gebildet ist, versehen ist, wobei das Blindmuster (2a, 2b) auf der Innenseite eines Zerteilungsbereichs gebildet ist,
wobei die vorgegebene Schicht mit einem längs des Um­ fangsabschnitts des Chips sich erstreckenden Abschirmungsmu­ ster (3) aus einem Werkstoff, der gleich jenem ist, aus dem das Verdrahtungsmuster (1) gebildet ist, versehen ist und das Blindmuster (2b) in das Abschirmungsmuster (3) im wesentli­ chen ohne Unterbrechung übergeht.

6. Halbleitervorrichtung nach Anspruch 5, dadurch gekenn­ zeichnet, daß ein unteres Abschirmungsmuster für eine untere Schicht, die unter einem unter dem Abschirmungsmuster (3) liegenden Zwischenschicht-Isolierfilm (5) liegt, gebildet ist und das Abschirmungsmuster (3) mit dem unteren Abschirmungs­ muster durch einen leitenden Film verbunden ist, der in ein Durchgangsloch (7) gefüllt ist, das in dem Zwischenschicht- Isolierfilm (5) gebildet ist und die Form eines längs des Abschirmungsmusters (3) sich erstreckenden Schlitzes hat.

7. Verfahren für die Herstellung einer Halbleitervorrich­ tung, das die folgenden Schritte umfaßt:
Bilden einer Verdrahtungsschicht über einem auf einem Halbleitersubstrat gebildeten Isolierfilm,
selektives Entfernen von Abschnitten der Verdrahtungs­ schicht, um auf einer Innenseite eines Zerteilungsbereichs in einem Umfangsabschnitt eines Chips ein vorgegebenes Verdrah­ tungsmuster (1) und ein Blindmuster (2a, 2b) zu bilden, und
Bestimmen einer Fläche des Blindmusters (2a, 2b) in der Wei­ se, daß das Verhältnis der Fläche des Blindmusters (2a, 2b) in einem ebenen Bereich, der durch eine Innenkante des Blind­ musters (2a, 2b), eine Außenkante des Zerteilungsbereichs und zwei optionale parallele Linien definiert ist, zu der Fläche des ebenen Bereichs wenigstens 50% beträgt,
Bilden eines Zwischenschicht-Isolierfilms (5) über dem Isolierfilm, um das Verdrahtungsmuster und das Blindmuster (2a, 2b) abzudecken, und
Einebnen einer Oberfläche des Zwischenschicht-Isolier­ films (5) durch Polieren.

8. Verfahren für die Herstellung einer Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß zusammen mit dem Verdrahtungsmuster (1) und dem Blindmuster (2a, 2b) ein Ab­ schirmungsmuster (3), das sich längs eines Umfangsabschnitts des Chips erstreckt, gebildet wird, indem Abschnitte der Ver­ drahtungsschicht selektiv entfernt werden.

9. Verfahren für die Herstellung einer Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß das Blindmuster (2a, 2b) und das Abschirmungsmuster (3) miteinander vereinigt sind.

10. Verfahren für den Entwurf einer Halbleitervorrichtung, das die folgenden Schritte umfaßt:
Anordnen eines vorgegebenen Verdrahtungsmusters (1) und eines vorgegebenen Blindmusters (2a, 2b) in einem Umfangsab­ schnitt eines Chips auf der Innenseite eines Zerteilungsbe­ reichs ausgehend von einer vorgegebenen Verdrahtungsschicht, die auf einem Halbleitersubstrat gebildet ist,
Berechnen des Verhältnisses der Fläche des Blindmusters (2a, 2b) in einem ebenen Bereich, der durch eine Außenkante des Zerteilungsbereichs, eine Innenkante des Blindmusters (2a, 2b) und zwei optionale parallele Linien definiert ist, zu der Fläche des ebenen Bereichs selbst,
Vergleichen des Verhältnisses der Fläche des Blindmusters (2a, 2b) zu der Fläche des ebenen Bereichs mit einem vorgege­ benen Schwellenwert, und
Erhöhen der Fläche des Blindmusters (2b), wenn das Ver­ hältnis der Fläche des Blindmusters (2a, 2b) zu der Fläche des ebenen Bereichs selbst kleiner als der vorgegebene Schwellenwert ist.

11. Verfahren zum Entwerfen einer Halbleitervorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß der Schwellenwert 50% beträgt.