DE10131276A1 - Feldeffekttransistor und Verfahren zu seiner Herstellung - Google Patents

Feldeffekttransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE10131276A1
DE10131276A1 DE10131276A DE10131276A DE10131276A1 DE 10131276 A1 DE10131276 A1 DE 10131276A1 DE 10131276 A DE10131276 A DE 10131276A DE 10131276 A DE10131276 A DE 10131276A DE 10131276 A1 DE10131276 A1 DE 10131276A1
Authority
DE
Germany
Prior art keywords
gate electrode
oxide layer
field effect
web
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10131276A
Other languages
English (en)
Other versions
DE10131276B4 (de
Inventor
Dietmar Temmler
Frank Richter
Martin Popp
Andreas Wich-Glasen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10131276A priority Critical patent/DE10131276B4/de
Priority to TW091113770A priority patent/TW557580B/zh
Priority to US10/482,331 priority patent/US7119384B2/en
Priority to PCT/EP2002/007028 priority patent/WO2003003442A1/de
Priority to KR10-2003-7016855A priority patent/KR100538297B1/ko
Priority to JP2003509521A priority patent/JP2004533728A/ja
Publication of DE10131276A1 publication Critical patent/DE10131276A1/de
Application granted granted Critical
Publication of DE10131276B4 publication Critical patent/DE10131276B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

Bei dem erfindungsgemäßen Feldeffekttransistor wird das planare Kanalgebiet an der oberen Oberfläche der Erhebung durch zusätzliche vertikale Kanalgebiete an den Seitenflächen der Erhebung in der Weite ausgedehnt. Diese zusätzlichen vertikalen Kanalgebiete schließen sich unmittelbar an das planare Kanalgebiet an (vertical extended channel regions). Der erfindungsgemäße Feldeffekttransistor besitzt den Vorteil, daß eine deutliche Erhöhung der für den Flußstrom I¶ON¶ wirksamen Kanalweite gegenüber bisher verwendeten, konventionellen Transistorstrukturen gewährleistet werden kann, ohne daß eine Verringerung der erzielbaren Integrationsdichte hingenommen werden muß. Weiterhin besitzt der erfindungsgemäße Feldeffekttransistor einen geringen Sperrstrom I¶OFF¶. Diese Vorteile werden erzielt, ohne daß die Dicke des Gate-Isolators bis in den Bereich des Tunnels von Ladungsträgern oder einer verminderten Stabilität verringert werden muß.

Description

  • Die vorliegende Erfindung betrifft einen Feldeffekttransistor und ein Verfahren zu seiner Herstellung.
  • Die charakteristischen Parameter von herkömmlichen Feldeffekttransistoren, insbesondere von planaren MIS- Feldeffekttransistoren (MISFET), verschlechtern sich zunehmend mit fortgesetzter Strukturverkleinerung (Skalierung) und Erhöhung der Packungsdichte von integrierten Schaltungen. So sinkt beispielsweise mit verkürzter Kanallänge des Transistors die Einsatzspannung VT des Transistors. Gleichzeitig erhöhen sich mit verkürzter Kanallänge die Feldstärke im Kanalgebiet und der Sperrstrom IOFF (SCE: short channel effect; roll-off). Weiterhin verändert sich mit verminderter Kanalweite der Flußstrom ION in nichtlinearer Weise. Zusätzlich werden am Übergang des Kanals zur Isolation die Geometrie und Dotierung des Feldeffekttransistors modifiziert. Allgemein gewinnen die Kanalgrenzen bei Skalierung gegenüber dem zentralen Kanalbereich an relativer Bedeutung (NCE: narrow channel effect, INCE: inverse narrow channel effect).
  • Um trotz der genannten Schwierigkeiten eine Verbesserung/Aufrechterhaltung der Performance von Feldeffekttransistoren bei fortschreitender Strukturverkleinerung (Skalierung) gewährleisten zu können, werden eine Reihe von Maßnahmen vorgeschlagen bzw. durchgeführt. So erfolgt beispielsweise mit der MISFET- Skalierung zugleich eine angepaßte Skalierung der internen Betriebsspannungspegel. Weiterhin erfolgt in der Regel eine Optimierung der Dotierungsprofile der Wannen- und Kanalgebiete sowie der Source- und Draingebiete. Gleichzeitig wird üblicherweise eine Skalierung des Gateisolators bezüglich Dicke und Material durchgeführt.
  • Weitere Verbesserungen ergeben sich durch die Verwendung von salicierten Source- und Drain-Gebieten (S/D) sowie salicierten Gate-Elektroden. Durch eine Minimierung der parasitären Widerstände bzw. Kapazitäten der Anschlußmetallisierung, beispielsweise durch die Verwendung einer Kupferverdrahtung, und der Zwischenisolatoren, beispielsweise durch die Verwendung von sogenannten "low-k" Materialien, kann eine weitere Verbesserung erzielt werden. Im Fall von DRAM-Speicherzellen kann auch eine Anpassung der Ausleselogik an die sich mit jedem "Shrink" verkleinernden "ON"-Ströme der jeweiligen Arraytransistoren (z. B. Reduktion der Widerstände der Gatebahnen) vorgenommen werden.
  • Eine weitere Möglichkeit, die Performance von Feldeffekttransistoren aufrechtzuerhalten bzw. zu verbessern, besteht in der Verwendung modifizierte Transistoranordnungen, die beispielsweise erhöhte Source/Drainbereiche ("elevated S/D") aufweisen oder die auf einer sogenannten "silicon on insulator" Technologie (SOI) basieren oder die im Kanalgebiet ein Material mit einer höheren Trägerbeweglichkeit, z. B. SiGe, aufweisen. Zusätzliche Möglichkeiten, die sich bei Senkung der Betriebstemperatur ergeben, sind hier nicht dargestellt.
  • Die Einführung der Trench-Feldisolation (STI: shallow trench isolation) anstelle konventioneller LOCOS- Feldisolation trägt ebenfalls zur Verbesserung der Situation bei. Wird eine Trench-Feldisolation (STI: shallow trench isolation) anstelle einer konventionellen LOCOS-Feldisolation eingesetzt, so müssen in der Regel zusätzliche Maßnahmen zur Minimierung des sogenannten "inverse narrow channel effect" (INCE) ergriffen werden. So wird beispielsweise eine positiven Stufenhöhe der STI-Oberkante über der Halbleiteroberfläche eingestellt, um ein sogenanntes "wraparound Gate" zu vermeiden. Weiterhin kann eine lokale Aufdotierung des Transistorkanals am Übergang zur Feldisolation, der sogenannten "corner region, zusätzlich zur normalen Kanaldotierung vorgesehen sein.
  • Durch eine Oxidation der STI-Flanken während der STI- Prozessierung kann eine sogenannte "birdsbeak Geometrie" und Kantenverrundung der aktiven Gebiete am Übergang zur Trenchisolation erzeugt werden. Im Prozeßablauf spricht man dabei von "corner rounding", "mini LOCOS" bzw. "post CMP oxidation". Auch diese Maßnahmen dienen dazu, dem "inverse narrow channel effect" (INCE) entgegenzuwirken. Eine Verstärkung dieser Wirkung kann dabei durch ein vorheriges laterales Rückätzen des Padoxids erreicht werden. Eine Kantenverrundung der aktiven Gebiete kann auch mittels thermischer Oberflächentransformation erzeugt werden. Weiterhin kann ein Nitrid-Spacer Schutzring ("guardring") vorgesehen sein. Zur Vermeidung einer Gateüberlappung über die corner-Region kann ein selbstjustierter Abschluß der Gatekante vor der Feldisolationsgrenze vorgesehen sein. Dies kann beispielsweise durch eine gemeinsame Strukturierung von Poly-Gate und aktivem Gebiet bei der STI-Strukturierung erfolgen.
  • Trotz all dieser Maßnahmen wird es jedoch immer schwieriger, ab etwa 100 nm Strukturgröße eine ausreichenden Flußströme ION zu gewährleisten, ohne daß die Gefahr des Tunnelns oder der Degradation der Gateoxid-Stabilität des MISFET besteht. Daher wurden eine Reihe von alternativen Transistoranordnungen vorgeschlagen.
  • Das Dokument US 4,979,014 offenbart eine MOS-Transistor, der eine stegförmige Erhöhung auf einem Halbleitersubstrat aufweist. Der Kanal dieses Transistors ist entlang der stegförmigen Erhöhung angeordnet und weist neben dem Kanalbereich an der Oberseite der stegförmigen Erhöhung noch zwei weitere Kanalbereiche an den Seitenwänden der stegförmigen Erhöhung auf. Der Transistor gemäß Dokument US 4,979,014 zeigt einen ausgeprägten "Ecken-Effekt" ("corner effect"), der dazu verwendet wird, eine große Verarmungszone zu erzeugen.
  • Das Dokument Huang et al. "Sub 50-nm FinFET: PMOS" IEDM 1999 offenbart einen "FinFET" genannten Transistor, der eine Doppel-Gate Struktur an den Seitenwänden der stegförmigen Erhöhung ("Fin") aufweist. Der FinFET vermeidet den INCE mittels einer dickeren Isolatorschicht auf der schmalen Fin- Deckfläche.
  • Leider besitzen all die genannten Maßnahme entweder nur eingeschränkte Wirksamkeit oder sie erfordern einen großen prozeßtechnischen Aufwand. Es ist daher die Aufgabe der vorliegenden Erfindung, einen Feldeffekttransistor und Verfahren zu seiner Herstellung bereitzustellen, welche die genannten Schwierigkeiten vermindern bzw. vermeiden. Es ist insbesondere die Aufgabe der vorliegenden Erfindung, einen Feldeffekttransistor bereitzustellen, der einen ausreichenden Flußstrom ION zur Verfügung stellt und der mit einem geringem Aufwand, kompatibel zum bisherigen, konventionellen Integrationsprozeß für planare MOSFETs hergestellt werden kann.
  • Diese Aufgabe wird von dem Feldeffekttransistor gemäß dem unabhängigen Patentanspruch 1 bzw. von dem Feldeffekttransistor gemäß dem unabhängigen Patentanspruch 4 sowie von dem Verfahren zur Herstellung eines Feldeffekttransistors gemäß dem unabhängigen Patentanspruch 12 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Feldeffekttransistor bereitgestellt, der die folgenden Merkmale umfaßt:
    • a) zumindest eine auf einem Halbleitersubstrat angeordnete stegförmige Erhebung, die eine obere Oberfläche und seitliche Oberflächen aufweist,
    • b) eine erste Gateoxidschicht, die auf der oberen Oberfläche der stegförmigen Erhebung angeordnet ist,
    • c) eine erste Gateelektrode, die auf der ersten Gateoxidschicht angeordnet ist, wobei die erste Gateelektrode eine obere Oberfläche und seitliche Oberflächen aufweist,
    • d) eine zweite Gateoxidschicht, die zumindest auf einem Teil der seitlichen Oberflächen der stegförmigen Erhebung und der ersten Gateelektrode angeordnet ist,
    • e) eine zweite Gateelektrode, die auf der zweiten Gateoxidschicht und der oberen Oberfläche der ersten Gateelektrode angeordnet ist, und
    • f) Source- und Draingebiete, die auf der Erhebung angeordnet sind.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Feldeffekttransistor bereitgestellt, der die folgenden Merkmale umfaßt:
    • a) zumindest eine auf einem Halbleitersubstrat angeordnete stegförmige Erhebung, die eine obere Oberfläche und seitliche Oberflächen aufweist,
    • b) eine erste Gateoxidschicht, die zumindest auf einem Teil der seitlichen Oberflächen der stegförmigen Erhebung angeordnet ist,
    • c) eine erste Gateelektrode, die auf der ersten Gateoxidschicht angeordnet ist, wobei die erste Gateelektrodenschicht eine obere Oberfläche und seitliche Oberflächen aufweist,
    • d) eine zweite Gateoxidschicht, die auf der oberen Oberfläche der stegförmigen Erhebung und der oberen Oberfläche der ersten Gateelektrode angeordnet ist,
    • e) eine zweite Gateelektrode, die auf der zweiten Gateoxidschicht und den seitlichen Oberflächen der ersten Gateelektrode angeordnet ist, und
    • f) Source- und Draingebiete, die auf der Erhebung angeordnet sind.
  • Weiterhin wird erfindungsgemäß ein Verfahren zur Herstellung eines Feldeffekttransistors bereitgestellt, das die folgenden Schritte umfaßt:
    • a) ein Halbleitersubstrat mit einer darauf aufgebrachten ersten Gateoxidschicht und einer auf die Gateoxidschicht aufgebrachten ersten Gateelektrodenschicht wird bereitgestellt,
    • b) zumindest eine stegförmige Erhebung mit einer oberen Oberfläche und seitlichen Oberflächen wird erzeugt, wobei die erste Gateoxidschicht und die erste Gateelektrodenschicht auf der oberen Oberfläche angeordnet sind,
    • c) zumindest auf einem Teil der seitlichen Oberflächen der stegförmigen Erhebung und der ersten Gateelektrodenschicht wird eine zweite Gateoxidschicht erzeugt,
    • d) eine zweite Gatelektrodenschicht wird aufgebracht, so daß die zweite Gatelektrodenschicht auf der zweiten Gateoxidschicht und der oberen Oberfläche der ersten Gateelektrodenschicht angeordnet ist, und
    • e) die erste und die zweite Gatelektrodenschicht werden zu ersten und zweiten Gatelektroden strukturiert und Source- und Draingebiete werden erzeugt.
  • Der erfindungsgemäße Feldeffekttransistor besitzt den Vorteil, daß eine deutliche Erhöhung der für den Flußstrom ION wirksamen Kanalweite gegenüber bisher verwendeten, konventionellen Transistorstrukturen gewährleistest werden kann, ohne daß eine Verringerung der erzielbaren Integrationsdichte hingenommen werden muß. Bei dem erfindungsgemäßen Feldeffekttransistor wird das planare Kanalgebiet an der oberen Oberfläche der Erhebung durch zusätzliche vertikale Kanalgebiete an den Seitenflächen der Erhebung in der Weite ausgedehnt. Diese zusätzlichen vertikalen Kanalgebiete schließen sich unmittelbar an das planare Kanalgebiet an (vertical extended channel regions). Weiterhin besitzt der erfindungsgemäße Feldeffekttransistor einen geringen Sperrstrom IOFF. Diese Vorteile werden erzielt, ohne daß Dicke des Gate-Isolators bis in den Bereich des Tunnels von Ladungsträgern oder einer verminderten Stabilität verringert werden muß.
  • Die zusätzlichen vertikalen Kanalgebiete werden dabei erfindungsgemäß durch Nutzung der vertikalen Halbleiteroberflächen gewonnen, die bevorzugt analog zur konventionellen planaren Transistoranordnung bei der STI- Strukturierung ("shallow trench isolation") erzeugt werden können und die vertikalen STI Flanken bilden. Der Herstellungsprozeß des erfindungsgemäßen Transistors ist somit dem Prozeßablauf des konventionellen STI-isolierten, planaren Transistors so eng verwandt, daß herkömmliche, planare Transistoren sehr einfach auf demselben Chip mit erfindungsgemäßen Transistoren integriert und kombiniert werden können.
  • Zwischen dem planaren Kanalgebiet und den vertikalen Kanalgebieten existiert ein Übergangsgebiet in Form einer konvex gekrümmten, in Source/Drain-Richtung angeordnete Kante auf der stegförmigen Erhebung als Bestandteil des aktiven Kanals. Diese Kante führte bei bisher vorgeschlagenen Transistoranordnung immer zu einem ausgeprägten "Ecken- Effekt" ("corner effect"), der die Einsatzspannung des Transistors negativ beeinflußte. Bei dem erfindungsgemäßen Feldeffekttransistors wird dieses Problem durch die spezielle Umschließungsanordnung, welche die erste und zweite Gateoxidschicht sowie die erste und zweite Gateelektrode aufweist, weitgehend vermieden.
  • Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Feldeffekttransistors ist die zweite Gateoxidschicht auf den seitlichen Oberflächen der ersten Gateelektrode dicker ausgebildet als auf den seitlichen Oberflächen der stegförmigen Erhebung. Weiterhin ist es bevorzugt, wenn an der zweiten Gateoxidschicht auf der Höhe der ersten Gatelektrode ein isolierender Spacer angeordnet ist. Dadurch läßt sich die elektrische Feldstärke an den Kanten weiter verringern.
  • Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Feldeffekttransistors sind die Kanten der stegförmigen Erhebung zwischen der oberen Oberfläche und den seitlichen Oberflächen verrundet. Diese Verrundung kann bevorzugt mit Hilfe eines kurzen Hochtemperaturprozesses erzeugt werden. Dementsprechend kann der erfindungsgemäße Transistor mit einem deutlich reduziertem Temperaturbudget prozessiert werden. Dadurch ergeben sich Vorteile u. a. hinsichtlich Dotierprofile und Performance. Auch wird dadurch der Übergangsbereich zwischen dem planaren und vertikalen Kanalgebiet gering gehalten, und nahezu die gesamte Breite und Tiefe der geometrischen Kanalfläche kann selbst bei sehr stark skalierter Transistorgeometrie als aktiver Kanal genutzt werden.
  • Dabei ist es insbesondere bevorzugt, wenn der Krümmungsradius der Kanten in der Größenordnung der Schichtdicke der ersten oder zweiten Gateoxidschicht liegt. Dementsprechend kann die Einsatzspannung des sogenannten "parasitic corner device" auf einen Wert gebracht werden, der größer als der Wert der Einsatzspannung des planaren Kanalbereichs ist. Die resultierende elektrische Feldstärke entlang der Oberfläche der Kantenkrümmung übersteigt somit nicht die im ebenen Teil des Kanals herrschenden elektrische Feldstärke.
  • Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Feldeffekttransistors sind zwischen dem Sourcegebiet und den Gateelektroden sowie zwischen dem Draingebiet und den Gateelektroden Spacer angeordnet. Weiterhin ist es bevorzugt, wenn die erste Gateelektrode eine Polysiliziumschicht aufweist. Darüber hinaus ist es insbesondere bevorzugt, wenn die zweite Gateelektrode eine Polysilizium-Metall-Doppelschicht oder eine Polyzidschicht aufweist.
  • Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Feldeffekttransistors ist der Teil der seitlichen Oberflächen der stegförmigen Erhebung, der von einer Gateoxidschicht bedeckt ist, von einer Grabenisolation begrenzt. Weiterhin ist es insbesondere bevorzugt, wenn die Dotierungsprofiltiefe der Source- und Draingebiete größer als die Ausdehnung des Teils der seitlichen Oberflächen der stegförmigen Erhebung ist, der von einer Gateoxidschicht bedeckt ist.
  • Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erfolgt die Erzeugung der stegförmige Erhebung mit der Strukturierung der Gräben für eine Grabenisolation. Dabei ist es insbesondere bevorzugt, wenn die Gräben für die Grabenisolation mit Oxid gefüllt werden und eine Rückätzung, bevorzugt nach einem CMP- Schritt, durchgeführt wird, so daß ein Teil der seitlichen Oberflächen der stegförmigen Erhebung freigelegt wird.
  • Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens wird zumindest ein thermischer Prozeß zur Verrundung der Kanten der stegförmigen Erhebung zwischen der oberen Oberfläche und den seitlichen Oberflächen durchgeführt. Weiterhin ist es insbesondere bevorzugt, wenn die Gateoxidschichten jeweils durch thermische Oxidation erzeugt werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens wird die zweite Gateoxidschicht mit selektiver Oxidation erzeugt, so daß die zweite Gateoxidschicht auf den seitlichen Oberflächen der ersten Gateelektrode dicker ausgebildet ist als auf den seitlichen Oberflächen der stegförmigen Erhebung. Weiterhin ist es bevorzugt, wenn nach der Erzeugung der ersten Gateelektrodenschicht ein isolierender Spacer erzeugt wird, so daß an der zweiten Gateoxidschicht auf der Höhe der ersten Gatelektrode ein isolierender Spacer angeordnet ist.
  • Die Erfindung wird nachfolgend anhand von Figuren der Zeichnungen näher dargestellt. Es zeigen:
  • Fig. 1 und 2 eine erste Ausführungsform des erfindungsgemäßen Feldeffekttransistors,
  • Fig. 3a-3h eine erste Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines Feldeffekttransistors,
  • Fig. 4 eine weitere Ausführungsform des erfindungsgemäßen Feldeffekttransistors,
  • Fig. 5 eine weitere Ausführungsform des erfindungsgemäßen Feldeffekttransistors, und
  • Fig. 6 eine weitere Ausführungsform des erfindungsgemäßen Feldeffekttransistors.
  • Die Fig. 1 und 2 zeigen eine erste Ausführungsform des erfindungsgemäßen Feldeffekttransistors. Dabei zeigt die Fig. 1 die allgemeine Struktur dieser Ausführungsform des erfindungsgemäßen Feldeffekttransistors während Fig. 2 die Details dieser Ausführungsform des erfindungsgemäßen Feldeffekttransistors in einem Querschnitt darstellt. Wie aus Fig. 1 ersichtlich weist der erfindungsgemäße Feldeffekttransistor eine auf einem Halbleitersubstrat 1 angeordnete stegförmige Erhebung 2 auf, die eine obere Oberfläche 2a und zwei seitliche Oberflächen 2b besitzt. Die stegförmige Erhebung 2 stellt dabei das aktive Halbleitergebiet dar.
  • Das aktive Halbleitergebiet 2 mit vertikaler Verbindung zum Halbleitersubstrat 1 ist von benachbarten aktiven Gebieten (nicht dargestellt) durch STI-Feldisolationsgebiete 3 lateral isoliert. Die Oberfläche 2a, 2b des aktiven Gebiets ist in Source- und Draingebiete sowie in ein planares Kanalgebiet strukturiert. Die stegförmige Erhebung 2 überragt die STI-Oberfläche, wodurch die Seitenflächen 2b des aktiven Gebiets teilweise nicht durch die Isolation 3 bedeckt sind. Diese freiliegenden Seitenflächen sind, unmittelbar an die entsprechenden planaren Gebiete anschließend, gleichartig in Source-, Drain- und Kanalgebiete strukturiert. Der Höhenunterschied zwischen dem aktiven Halbleitergebiet und der STI-Oberfläche entspricht dabei der Weite der vertikalen Kanalgebiete. Die Dotierungsprofiltiefe der Source- und Draingebiete ist vorzugsweise größer als dieser Höhenunterschied.
  • Wie aus Fig. 2 ersichtlich weist der erfindungsgemäße Feldeffekttransistor eine erste Gateoxidschicht 4 auf, die auf der oberen Oberfläche 2a der stegförmigen Erhebung 2 angeordnet ist. Weiterhin ist eine erste Gateelektrode 5 vorgesehen, die auf der ersten Gateoxidschicht 4 angeordnet ist, wobei die erste Gateelektrode eine obere Oberfläche und zwei seitliche Oberflächen aufweist. Eine zweite Gateoxidschicht 6 ist auf den seitlichen Oberflächen 2b der stegförmigen Erhebung 2 und der ersten Gateelektrode 4 angeordnet. Auf dieser zweiten Gateoxidschicht 6 und auf der oberen Oberfläche der ersten Gateelektrode 5 ist weiterhin eine zweite Gateelektrode 7 angeordnet.
  • Die Reliefstruktur aus aktiver und abgesenkter STI- Oberfläche ist somit im Kanalbereich von einer doppelten Gateelektrode bedeckt. Dabei besteht die erste Gateelektrode 5 vorzugsweise aus hochdotiertem Polysilizium während die zweite Gateelektrode 7 vorzugsweise einen Polysilizium- Metall-Schichtstapel aufweist. Die beiden Gateelektroden 5, 7 sind dabei so angeordnet, daß die erste Gateelektrode 5 ausschließlich den planaren Teil des aktiven Gebiets bedeckt und etwa mit dessen Flanken abschließt, während die zweite Gateelektrode 7 die Vertikalflanken des aktiven Gebiets bedeckt und die erste Gateelektrode 5 umschließt. Dabei kontaktiert die zweite Gateelektrode 7 die erste Gateelektrode 7 auf deren planarer Oberfläche, während sie von deren seitlichen Flanken durch die zweite Gateoxidschicht 6 isoliert ist.
  • Bei der vorliegenden Ausführungsform des erfindungsgemäßen Feldeffekttransistors ist die Kante 8 des aktiven Gebiets verrundet. Der Krümmungsradius dieser Rundung liegt dabei in der Größenordnung der Gateoxiddicke. Weiterhin ist das Kanalgebiet source- und drainseitig von Spacern (nicht gezeigt) flankiert, welche die doppelte Gateelektrode 5, 7 lateral von den S/D-Kontaktflächen isolieren.
  • Die Fig. 3a-3h zeigen eine erste Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines Feldeffekttransistors. Nach einigen vorbereitenden Herstellungsschritten wird auf einem Halbleitersubstrat 1, insbesondere einem Siliziumsubstrat, eine erste Gateoxidschicht 4 sowie eine erste Gateelektrodenschicht 5 und Padnitridschicht 10 erzeugt. Dabei kann die Gateoxidation beispielsweise mit Hilfe einer thermischen Oxidation durchgeführt werden. Die Gateelektrodenschicht- und Padnitridabscheidung erfolgt beispielsweise mit Hilfe von CVD-Verfahren. Die sich daraus ergebende Situation ist in Fig. 3a gezeigt.
  • Anschließend erfolgt mittels einer Lackmaske 11 die Strukturierung dieses Schichtstapels gemeinsam mit der STI- Strukturierung. Diese gemeinsame Strukturierung erfolgt beispielsweise mit Hilfe einer chemisch-physikalischen Trockenätzung. Somit wird eine stegförmige Erhebung 2 mit einer oberen Oberfläche 2a und zwei seitlichen Oberflächen 2b erzeugt, wobei die erste Gateoxidschicht 4 und die erste Gateelektrodenschicht 5 auf der oberen Oberfläche 2a angeordnet sind. Die Kanten 8 zwischen der oberen Oberfläche 2a und den zwei seitlichen Oberflächen 2b sind in diesem Bearbeitungsstadium scharf, nahezu mit 90°C geschnitten. Die sich daraus ergebende Situation ist in Fig. 3b gezeigt.
  • Danach erfolgt die Entfernung der Lackmaske 11 sowie eine Reinigung und eine kurze thermische Oxidation zur Verbesserung der Qualität der senkrechten Seitenflächen, sowie Versiegelung der Flanken der ersten Gateelektrodenschicht 5. Dann wird das erzeugte Oberflächenrelief mit Oxid 3 verfüllt (Fig. 3c), thermisch verdichtet und mittels eines CMP-Verfahrens (chemical mechanical polishing) bis auf eine Nitrid-Restdicke planarisiert (Fig. 3d). Durch die thermischen Prozesse dieses Bearbeitungsabschnitts erfolgt eine geringe Aufweitung des erste Gateoxidschicht 4 an der Kante 8 sowie eine Abrundung der Kanten 8 zwischen der oberen Oberfläche 2a und den zwei seitlichen Oberflächen 2b der stegförmigen Erhebung 2.
  • Im Anschluß wird mittels anisotroper Ätzung über eine Blockmaske 12, die alle Bereiche für Transistoren ohne beabsichtigte vertikale Kanalerweiterung abdeckt, das STI- Oxid 3 bis in eine definierte Tiefe planar zurückgeätzt. Diese Ätzung hat eine gewisse Selektivität zu der Padnitridschicht 10, so daß die obere Oberflächen 2a der stegförmigen Erhebungen 2 noch sicher mit Siliziumnitrid 10 bedeckt bleiben. Die verbleibende STI-Fülltiefe ist so dimensioniert, daß eine spätere sichere Feldisolation garantiert ist. Die sich daraus ergebende Situation ist in Fig. 3e gezeigt.
  • Nach Entfernung der Blockmaske, Reinigung/Überätzung erfolgt die 2. Gateoxidation (Fig. 3f). Auf den freiliegenden Flanken der stegförmigen Erhebung 2 und auf den freiliegenden Flanken der ersten Gateelektrodenschicht 5 wächst dabei die zweite Gateoxidschicht 6 auf. Dieser Oxidationsschritt weitet die erste Gateoxidschicht 4 an den Kanten 8 zusätzlich auf und vermindert die Krümmung der Substrat- und Poly-Kanten weiter. Anschließend erfolgt die Entfernung der auf den Oberflächen der ersten Gateelektrodenschicht verbliebenen Padnitrid-Restschicht 10 (Fig. 3g) und, nach einer weiteren Reinigung, die Abscheidung der zweiten Gateelektrodenschicht 7 (Fig. 3h).
  • Danach wird über eine Maske (nicht gezeigt) die erste und die zweite Gateelektrodenschicht gemeinsam mit Hilfe einer Ätzung, bevorzugt Plasmaätzung, strukturiert, wobei die Ätzung in der ersten Gateoxidschicht stoppt. Im Anschluß daran erfolgt die weitere Prozessierung incl. Herstellung der Source/Drain-Gebiete bis zur kompletten Schaltung entsprechend dem konventionellen Prozeßablauf.
  • Fig. 4 zeigt eine weitere Ausführungsform des erfindungsgemäßen Feldeffekttransistors. Wie aus Fig. 4 ersichtlich weist auch die weitere Ausführungsform des erfindungsgemäßen Feldeffekttransistors eine auf einem Halbleitersubstrat 1 angeordneten stegförmigen Erhebung 2 auf, die eine obere Oberfläche 2a und zwei seitliche Oberflächen 2b besitzt. Die stegförmige Erhebung 2 stellt dabei das aktive Halbleitergebiet dar.
  • Das aktive Halbleitergebiet mit vertikaler Verbindung zum Halbleitersubstrat ist wiederum von benachbarten aktiven Gebieten durch STI-Feldisolationsgebiet 3 lateral isoliert. Die Oberfläche des aktiven Gebiets ist in Source- und Drain- und planares Kanalgebiet strukturiert. Sie überragt die STI- Oberfläche, wodurch die Seitenflanken des aktiven Gebiets teilweise freiliegen. Diese freiliegenden Seitenflanken sind, unmittelbar an die entsprechenden planaren Gebiete anschließend, gleichartig in Source-, Drain- und Kanalgebiete strukturiert. Der Höhenunterschied zwischen aktiver und STI- Oberfläche entspricht der Weite der vertikalen Kanalgebiete. Die Dotierungsprofiltiefe der Source- und Draingebiete ist vorzugsweise größer als dieser Höhenunterschied.
  • Die Reliefstruktur aus aktiver und abgesenkter STI- Oberfläche ist somit im Kanalbereich von einer doppelten Gateelektrode 5, 7 bedeckt. Dabei besteht die erste Gateelektrode 5 vorzugsweise aus hochdotiertem Polysilizium während die zweite Gateelektrode 7 vorzugsweise einen Polysilizium-Metall-Schichtstapel aufweist. Die beiden Gateelektroden 5, 7 sind dabei so angeordnet, daß die erste Gateelektrode 5 ausschließlich den vertikalen Teil 2b des aktiven Gebiets 2 bedeckt und etwa mit dessen oberen Oberflächen abschließt, während die zweite Gateelektrode 7 die obere Oberfläche des aktiven Gebiets 2 bedeckt und die erste Gateelektrode 5 umschließt. Dabei kontaktiert die zweite Gateelektrode die erste Gateelektrode auf deren seitlichen Oberflächen, während sie von deren oberen Flanken durch die zweite Gateoxidschicht 6 isoliert ist. Das Kanalgebiet ist auf seinem planaren Teil von der zweiten Gateoxidschicht 6 und auf seinen Vertikalflächen von der ersten Gateoxidschicht 4 bedeckt.
  • Fig. 5 zeigt eine weitere Ausführungsform des erfindungsgemäßen Feldeffekttransistors. Die in Fig. 5 gezeigte Ausführungsform des erfindungsgemäßen Feldeffekttransistors entspricht im wesentlichen der in Fig. 2 gezeigte Ausführungsform des erfindungsgemäßen Feldeffekttransistors mit der Ausnahme, daß die zweite Gateoxidschicht 6 auf den seitlichen Oberflächen der ersten Gateelektrode 5 dicker ausgebildet ist als auf den seitlichen Oberflächen 2b der stegförmigen Erhebung 2. Die Verdickung der zweiten Gateoxidschicht 6 auf den seitlichen Oberflächen der ersten Gateelektrode 5 wird durch eine selektive Gateoxidation erzielt, wobei die Tatsache ausgenutzt wird, daß bei geeignet gewählten Prozeßparametern an Polysilizium eine höhere Oxidationsrate erzielt wird als an monokristallinem Silizium.
  • Fig. 6 zeigt eine weitere Ausführungsform des erfindungsgemäßen Feldeffekttransistors. Die in Fig. 6 gezeigte Ausführungsform des erfindungsgemäßen Feldeffekttransistors entspricht im wesentlichen der in Fig. 2 gezeigte Ausführungsform des erfindungsgemäßen Feldeffekttransistors mit der Ausnahme, daß an der zweiten Gateoxidschicht 6 auf der Höhe der ersten Gatelektrode 5 ein Spacer 14, insbesondere ein Oxidspacer, angeordnet ist. Dabei kann die Ausbildung des Spacers 14 an den Flanken der ersten Gateelektrodenschicht 5 unmittelbar nach deren Strukturierung erfolgen, noch bevor die stegförmige Erhebung 2 ausgebildet ist. Die Oxidation zur Erzeugung der zweiten Gateoxidschicht 6 verstärkt dann diesen Spacer 14 durch eine zusätzliche Oxidschicht unmittelbar an den seitlichen Oberflächen der ersten Gateelektrodenschicht 5.
  • Der erfindungsgemäße Feldeffekttransistor besitzt den Vorteil, daß eine deutliche Erhöhung der für den Flußstrom ION wirksamen Kanalweite gegenüber bisher verwendeten, konventionellen Transistorstrukturen gewährleistest werden kann, ohne daß eine Verringerung der erzielbaren Integrationsdichte hingenommen werden muß. Bei dem erfindungsgemäßen Feldeffekttransistor wird das planare Kanalgebiet an der oberen Oberfläche der Erhebung durch zusätzliche vertikale Kanalgebiete an den Seitenflächen der Erhebung in der Weite ausgedehnt. Diese zusätzlichen vertikalen Kanalgebiete schließen sich unmittelbar an das planare Kanalgebiet an (vertical extended channel regions). Weiterhin besitzt der erfindungsgemäße Feldeffekttransistor einen geringen Sperrstrom IOFF. Diese Vorteile werden erzielt, ohne daß Dicke des Gate-Isolators bis in den Bereich des Tunnels von Ladungsträgern oder einer verminderten Stabilität verringert werden muß.

Claims (19)

1. Feldeffekttransistor, insbesondere MIS- Feldeffekttransistor, mit:
a) zumindest einer auf einem Halbleitersubstrat (1) angeordneten stegförmigen Erhebung (2), die eine obere Oberfläche (2a) und seitliche Oberflächen (2b) aufweist,
b) einer ersten Gateoxidschicht (4), die auf der oberen Oberfläche (2a) der stegförmigen Erhebung (2) angeordnet ist,
c) einer ersten Gateelektrode (5), die auf der ersten Gateoxidschicht (4) angeordnet ist, wobei die erste Gateelektrode eine obere Oberfläche und seitliche Oberflächen aufweist,
d) einer zweiten Gateoxidschicht (6), die zumindest auf einem Teil der seitlichen Oberflächen (2b) der stegförmigen Erhebung (2) und der ersten Gateelektrode (4) angeordnet ist,
e) einer zweiten Gateelektrode (7), die auf der zweiten Gateoxidschicht (6) und der oberen Oberfläche der ersten Gateelektrode (5) angeordnet ist, und
f) Source- und Draingebiete, die auf der stegförmigen Erhebung (2) angeordnet sind.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Gateoxidschicht (6) auf den seitlichen Oberflächen der ersten Gateelektrode (5) dicker ausgebildet ist als auf den seitlichen Oberflächen (2b) der stegförmigen Erhebung (2).
3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß an der zweiten Gateoxidschicht (6) auf der Höhe der ersten Gatelektrode (5) ein isolierender Spacer (14) angeordnet ist.
4. Feldeffekttransistor, insbesondere MIS- Feldeffekttransistor, mit:
a) zumindest einer auf einem Halbleitersubstrat (1) angeordneten stegförmigen Erhebung (2), die eine obere Oberfläche (2a) und seitliche Oberflächen (2b) aufweist,
b) einer ersten Gateoxidschicht (4), die zumindest auf einem Teil der seitlichen Oberflächen (2b) der stegförmigen Erhebung (2) angeordnet ist,
c) einer ersten Gateelektrode (5), die auf der ersten Gateoxidschicht (4) angeordnet ist, wobei die erste Gateelektrode (4) eine obere Oberfläche und seitlichen Oberflächen aufweist,
d) einer zweiten Gateoxidschicht (6), die auf der oberen Oberfläche (2a) der stegförmigen Erhebung (2) und der oberen Oberfläche der ersten Gateelektrode (5) angeordnet ist,
e) einer zweiten Gateelektrode (7), die auf der zweiten Gateoxidschicht (6) und den seitlichen Oberflächen der ersten Gateelektrode (5) angeordnet ist, und
f) Source- und Draingebiete, die auf der stegförmigen Erhebung (2) angeordnet sind.
5. Feldeffekttransistor nach einem der Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Kanten (8) der stegförmigen Erhebung (2) zwischen der oberen Oberfläche (2a) und den seitlichen Oberflächen (2b) verrundet sind.
6. Feldeffekttransistor nach Anspruch 5, dadurch gekennzeichnet, daß der Krümmungsradius der Kanten (8) in der Größenordnung der Schichtdicke der ersten oder zweiten Gateoxidschicht (4, 6) liegt.
7. Feldeffekttransistor nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß zwischen dem Sourcegebiet und den Gateelektroden sowie zwischen dem Draingebiet und den Gateelektroden Spacer angeordnet sind.
8. Feldeffekttransistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die erste Gateelektrode (5) eine Polysiliziumschicht aufweist.
9. Feldeffekttransistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die zweite Gateelektrode (7) eine Polysilizium-Metall- Doppelschicht oder eine Polyzidschicht aufweist.
10. Feldeffekttransistor nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Teil der seitlichen Oberflächen (2b) der stegförmigen Erhebung (2), der von einer Gateoxidschicht (4, 6) bedeckt ist, von einer Grabenisolation (3) begrenzt ist.
11. Feldeffekttransistor nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Dotierungsprofiltiefe der Source- und Draingebiete größer als die Ausdehnung des Teils der seitlichen Oberflächen (2b) der stegförmigen Erhebung (2) ist, der von einer Gateoxidschicht (4, 6) bedeckt ist.
12. Verfahren zur Herstellung eines Feldeffekttransistor, insbesondere eines MIS-Feldeffekttransistor, mit den Schritten:
a) ein Halbleitersubstrat (1) mit einer darauf aufgebrachten ersten Gateoxidschicht (4) und einer auf die Gateoxidschicht (4) aufgebrachten ersten Gateelektrodenschicht (5) wird bereitgestellt,
b) zumindest eine stegförmige Erhebung (2) mit einer oberen Oberfläche (2a) und seitlichen Oberflächen (2b) wird erzeugt, wobei die erste Gateoxidschicht (4) und die erste Gateelektrodenschicht (5) auf der oberen Oberfläche (2a) angeordnet sind,
c) zumindest auf einen Teil der seitlichen Oberflächen (2b) der stegförmigen Erhebung (2) und der ersten Gateelektrodenschicht (5) wird eine zweite Gateoxidschicht (6) erzeugt,
d) eine zweite Gatelektrodenschicht (7) wird aufgebracht, so daß die zweite Gatelektrodenschicht (7) auf der zweiten Gateoxidschicht (6) und der oberen Oberfläche der ersten Gateelektrodenschicht (5) angeordnet ist, und
e) die erste und die zweite Gatelektrodenschicht (5, 7) werden zu ersten und zweiten Gatelektroden strukturiert und Source- und Draingebiete werden erzeugt.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Erzeugung der stegförmige Erhebung (2) mit der Strukturierung der Gräben für eine Grabenisolation (3) erfolgt.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Gräben für die Grabenisolation mit Oxid (3) gefüllt werden und eine Rückätzung durchgeführt wird, so daß ein Teil der seitlichen Oberflächen (2b) der stegförmigen Erhebung (2) freigelegt wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß vor der Rückätzung ein CMP-Schritt durchgeführt wird.
16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß zumindest ein thermischer Prozeß zur Verrundung der Kanten (8) der stegförmigen Erhebung (2) zwischen der oberen Oberfläche (2a) und den seitlichen Oberflächen (2b) durchgeführt wird.
17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, daß die Gateoxidschichten (4, 6) jeweils durch eine thermische Oxidation erzeugt werden.
18. Verfahren nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet, daß die zweite Gateoxidschicht (6) mit selektiver Oxidation erzeugt wird, so daß die zweite Gateoxidschicht (6) auf den seitlichen Oberflächen der ersten Gateelektrode (5) dicker ausgebildet ist als auf den seitlichen Oberflächen (2b) der stegförmigen Erhebung (2).
19. Verfahren nach einem der Ansprüche 12 bis 18, dadurch gekennzeichnet, daß nach der Erzeugung der ersten Gateelektrodenschicht (5) ein isolierender Spacer erzeugt wird, so daß an der zweiten Gateoxidschicht (6) auf der Höhe der ersten Gatelektrode (5) ein isolierender Spacer (14) angeordnet ist.
DE10131276A 2001-06-28 2001-06-28 Feldeffekttransistor und Verfahren zu seiner Herstellung Expired - Fee Related DE10131276B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10131276A DE10131276B4 (de) 2001-06-28 2001-06-28 Feldeffekttransistor und Verfahren zu seiner Herstellung
TW091113770A TW557580B (en) 2001-06-28 2002-06-24 Field-effect transistor and method for fabricating it
US10/482,331 US7119384B2 (en) 2001-06-28 2002-06-25 Field effect transistor and method for fabricating it
PCT/EP2002/007028 WO2003003442A1 (de) 2001-06-28 2002-06-25 Feldeffekttransistor und verfahren zu seiner herstellung
KR10-2003-7016855A KR100538297B1 (ko) 2001-06-28 2002-06-25 전계 효과 트랜지스터 및 그 제조 방법
JP2003509521A JP2004533728A (ja) 2001-06-28 2002-06-25 電界効果トランジスタおよびこれを製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10131276A DE10131276B4 (de) 2001-06-28 2001-06-28 Feldeffekttransistor und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10131276A1 true DE10131276A1 (de) 2003-01-16
DE10131276B4 DE10131276B4 (de) 2007-08-02

Family

ID=7689830

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10131276A Expired - Fee Related DE10131276B4 (de) 2001-06-28 2001-06-28 Feldeffekttransistor und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US7119384B2 (de)
JP (1) JP2004533728A (de)
KR (1) KR100538297B1 (de)
DE (1) DE10131276B4 (de)
TW (1) TW557580B (de)
WO (1) WO2003003442A1 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071043B2 (en) * 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
DE10320239B4 (de) * 2003-05-07 2006-06-01 Infineon Technologies Ag DRAM-Speicherzelle und Verfahren zum Herstellen einer solchen DRAM-Speicherzelle
KR100843244B1 (ko) 2007-04-19 2008-07-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100555518B1 (ko) * 2003-09-16 2006-03-03 삼성전자주식회사 이중 게이트 전계 효과 트랜지스터 및 그 제조방법
US7091566B2 (en) * 2003-11-20 2006-08-15 International Business Machines Corp. Dual gate FinFet
KR100585111B1 (ko) * 2003-11-24 2006-06-01 삼성전자주식회사 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법
EP1555688B1 (de) * 2004-01-17 2009-11-11 Samsung Electronics Co., Ltd. Verfahren zur Herstellung eines FinFET mit mehrseitigem Kanal
US7385247B2 (en) 2004-01-17 2008-06-10 Samsung Electronics Co., Ltd. At least penta-sided-channel type of FinFET transistor
KR100585131B1 (ko) 2004-02-20 2006-06-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
EP1566844A3 (de) * 2004-02-20 2006-04-05 Samsung Electronics Co., Ltd. Mehrfach-Steuerelektroden Transistor und dessen Herstellungsmethode
KR100618827B1 (ko) * 2004-05-17 2006-09-08 삼성전자주식회사 ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법
KR100598109B1 (ko) * 2004-10-08 2006-07-07 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
KR100673901B1 (ko) * 2005-01-28 2007-01-25 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
KR100678476B1 (ko) * 2005-04-21 2007-02-02 삼성전자주식회사 씬 바디의 활성 영역 상에 적어도 두 개의 게이트 실리콘 패턴들을 갖는 더블 게이트 트랜지스터들 및 그 형성방법들
FR2885733B1 (fr) * 2005-05-16 2008-03-07 St Microelectronics Crolles 2 Structure de transistor a trois grilles
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
KR100640653B1 (ko) * 2005-07-15 2006-11-01 삼성전자주식회사 수직채널을 가진 반도체소자의 제조방법 및 이를 이용한반도체소자
US7268379B2 (en) * 2005-09-05 2007-09-11 Macronix International Co., Ltd Memory cell and method for manufacturing the same
US7479421B2 (en) * 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
JP4842609B2 (ja) 2005-10-06 2011-12-21 パナソニック株式会社 半導体装置
KR100724560B1 (ko) * 2005-11-18 2007-06-04 삼성전자주식회사 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법
US7342264B2 (en) * 2005-12-13 2008-03-11 Macronix International Co., Ltd. Memory cell and method for manufacturing the same
US8772858B2 (en) 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
JP4600837B2 (ja) 2006-12-19 2010-12-22 エルピーダメモリ株式会社 半導体装置の製造方法
US7611936B2 (en) * 2007-05-11 2009-11-03 Freescale Semiconductor, Inc. Method to control uniformity/composition of metal electrodes, silicides on topography and devices using this method
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8682116B2 (en) 2007-08-08 2014-03-25 Infineon Technologies Ag Integrated circuit including non-planar structure and waveguide
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
KR102067171B1 (ko) * 2013-02-14 2020-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764799A (en) * 1985-05-28 1988-08-16 International Business Machines Corporation Stud-defined integrated circuit structure
JP2582794B2 (ja) * 1987-08-10 1997-02-19 株式会社東芝 半導体装置及びその製造方法
US5391506A (en) 1992-01-31 1995-02-21 Kawasaki Steel Corporation Manufacturing method for semiconductor devices with source/drain formed in substrate projection.
JP3460863B2 (ja) * 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
JP2734962B2 (ja) * 1993-12-27 1998-04-02 日本電気株式会社 薄膜トランジスタ及びその製造方法
JP3378414B2 (ja) 1994-09-14 2003-02-17 株式会社東芝 半導体装置
US5512517A (en) * 1995-04-25 1996-04-30 International Business Machines Corporation Self-aligned gate sidewall spacer in a corrugated FET and method of making same
US5721443A (en) * 1995-07-13 1998-02-24 Micron Technology, Inc. NMOS field effect transistors and methods of forming NMOS field effect transistors
DE19853268C2 (de) * 1998-11-18 2002-04-11 Infineon Technologies Ag Feldeffektgesteuerter Transistor und Verfahren zu dessen Herstellung
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6888171B2 (en) * 2000-12-22 2005-05-03 Dallan Luming Science & Technology Group Co., Ltd. Light emitting diode
KR100431489B1 (ko) * 2001-09-04 2004-05-12 한국과학기술원 플래쉬 메모리 소자 및 제조방법
US6800905B2 (en) * 2001-12-14 2004-10-05 International Business Machines Corporation Implanted asymmetric doped polysilicon gate FinFET
US20030151077A1 (en) * 2002-02-13 2003-08-14 Leo Mathew Method of forming a vertical double gate semiconductor device and structure thereof
US6864519B2 (en) * 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
JP2004214413A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体装置
US6894339B2 (en) * 2003-01-02 2005-05-17 Actrans System Inc. Flash memory with trench select gate and fabrication process
US6885055B2 (en) * 2003-02-04 2005-04-26 Lee Jong-Ho Double-gate FinFET device and fabricating method thereof
US6903967B2 (en) * 2003-05-22 2005-06-07 Freescale Semiconductor, Inc. Memory with charge storage locations and adjacent gate structures
US6787476B1 (en) * 2003-08-04 2004-09-07 Advanced Micro Devices, Inc. Etch stop layer for etching FinFET gate over a large topography
US7098502B2 (en) * 2003-11-10 2006-08-29 Freescale Semiconductor, Inc. Transistor having three electrically isolated electrodes and method of formation
US6969656B2 (en) * 2003-12-05 2005-11-29 Freescale Semiconductor, Inc. Method and circuit for multiplying signals with a transistor having more than one independent gate structure

Also Published As

Publication number Publication date
KR100538297B1 (ko) 2005-12-21
DE10131276B4 (de) 2007-08-02
WO2003003442A1 (de) 2003-01-09
TW557580B (en) 2003-10-11
US7119384B2 (en) 2006-10-10
US20050029583A1 (en) 2005-02-10
JP2004533728A (ja) 2004-11-04
KR20040011554A (ko) 2004-02-05

Similar Documents

Publication Publication Date Title
DE10131276B4 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
EP1550154B1 (de) Feldeffekttransistor mit lokaler source-/drainisolation sowie zugehöriges herstellungsverfahren
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE102012025824B4 (de) FinFET-Vorrichtung und Verfahren zum Herstellen einer FinFET-Vorrichtung
DE69925078T2 (de) SOI-Transistor mit einem Substrat-Kontakt und Verfahren zu dessen Herstellung
DE102014119221B4 (de) FinFET-Vorrichtung und Verfahren zu ihrer Herstellung
DE102014113741B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102005047058B4 (de) Herstellungsverfahren für einen Graben-Transistor und entsprechender Graben-Transistor
DE102005002739B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors, Tunnel-Feldeffekttransistor und integrierte Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE10259745A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10234601B4 (de) Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür
DE102012214077A1 (de) Integrierte Schaltungen mit abstehenden Source- und Drainbereichen und Verfahren zum Bilden integrierter Schaltungen
DE10131237B4 (de) Feldeffekttrasistor und Verfahren zu seiner Herstellung
DE102008024827A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10237524A1 (de) Halbleitervorrichtung mit Isolierschichttransistor und Isolierschichtkapazität und Verfahren zu deren Herstellung
DE10234392A1 (de) Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür
DE10330070A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10137217A1 (de) Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors
DE69921172T2 (de) Grabenisolation für bauelemente mit selektiver dotierung
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE69819719T2 (de) Verfahren zur isolierung von mos- transistoren
DE10215365B4 (de) Transistorstruktur unter Verwendung von Epitaxialschichten und Verfahren zur Herstellung derselben
DE10341359B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19651982C2 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE19749378B4 (de) MOS-Transistor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee