CN1983542A - 一种制造电子装置的方法 - Google Patents

一种制造电子装置的方法 Download PDF

Info

Publication number
CN1983542A
CN1983542A CNA2006101628672A CN200610162867A CN1983542A CN 1983542 A CN1983542 A CN 1983542A CN A2006101628672 A CNA2006101628672 A CN A2006101628672A CN 200610162867 A CN200610162867 A CN 200610162867A CN 1983542 A CN1983542 A CN 1983542A
Authority
CN
China
Prior art keywords
ball
scolder
substrate
temperature
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101628672A
Other languages
English (en)
Other versions
CN100440471C (zh
Inventor
曾我太佐男
秦英惠
中塚哲也
根岸干夫
中嶋浩一
远藤恒雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1983542A publication Critical patent/CN1983542A/zh
Application granted granted Critical
Publication of CN100440471C publication Critical patent/CN100440471C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0218—Composite particles, i.e. first metal coated with second metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

在一种在温度层级结合中实现高温端焊接结合的电子装置中，半导体装置与衬底之间的结合部分通过由Cu之类构成的金属球和由金属球和Sn构成的化合物而形成，并且金属球通过化合物而结合在一起。

Description

一种制造电子装置的方法
本申请是申请号为03120151.2、申请日为2003年3月10日、发明名称为电子装置的申请的分案申请。
技术领域
本发明涉及一种使用无铅焊料(确实不含铅的焊料)的电子装置，并且尤其涉及一种使用温度层级而通过焊接结合方法制作的电子装置，该温度层级能够有效地安装由电子装置等等形成的模块。
背景技术
在使用Sn铅基焊料进行结合时，采用温度层级结合方法。在这种结合技术中，各个元件首先使用高温焊接所用的焊料，如富铅的Pb-5Sn质量百分比的焊料(熔点：314-310摄氏度)或者Pb-10Sn质量百分比的焊料(熔点：302-275摄氏度)，在330摄氏度和350度之间的一个温度进行焊接，然后，使用低温焊接所用的焊料，如Sn-37Pb低共熔体(183摄氏度)进行另一次焊接而不熔化已焊接的部分(下文中不再标明“质量百分比”，只列出数字)。在对芯片进行模片结合的半导体装置制作过程以及使用倒装片结合方法的半导体装置制作过程等等中采用这种温度层级结合方法。举例来说，在形成BGA、WL-CSP(晶片级CSP)、多芯片模块(缩写为MCM)以及诸如此类时需要使用这种温度层级结合方法。就是说，在半导体制作过程中，提供温度层级结合方法已经变得很重要，这种温度层级结合方法可以进行一次焊接以便将各元件结合于半导体装置的内部，并且进行另一次焊接以便将半导体装置自身结合于衬底上。
另一方面，对于一些产品，存在的情况是，考虑到各元件的耐热性限制问题因而需要在不高于290摄氏度的温度下进行结合。作为常规型Sn铅基焊料中具有处于适应这种要求的高温焊接所用的成分范围内的成分的焊料，考虑的是Pb-15Sn焊料(液相线温度：183摄氏度)和具有类似成分的焊料。然而，当Sn含量高于该水平时，低温低共熔体(183摄氏度)就会沉淀。另外，当Sn含量低于该水平时，液相线温度就会升高因此就难以在不高于290摄氏度的温度下进行结合。为此原因，即使当用于结合于印刷电路板上的二次软熔焊料为低共熔Sn铅基焊料时，也不可能避免出现高温焊接的结合再熔化问题。当无铅焊料用于二次软熔时，结合过程在处于240-250摄氏度范围内的温度下进行。该温度比使用低共熔Sn铅基焊料进行结合所需的温度高20-30摄氏度左右。因此，使用无铅溶胶在不高于290摄氏度的温度下结合变得更加困难。
更具体而言，目前还没有容许在330至350摄氏度范围内的焊接温度下或者290摄氏度的温度水平下进行温度层级结合的高温无铅焊接材料。
在下文中对这种情况进行详细描述。目前，根据环保要求，无铅焊料正应用于日益增多的应用场合中。对于用于将元件焊接于印刷电路板上的无铅焊料而言，低共熔SnAg基焊料、低共熔SnAgCu基焊料以及低共熔SnCu基焊料正在成为主流。因此，表面安装中的焊接温度通常处于240至250摄氏度的范围内。然而，尚没有用于高温端的温度层级的无铅焊料能够与这些低共熔无铅焊料一起用于表面安装中。作为具有最可能成为高温端焊料的候选者的成分的焊料，可以考虑Sn-5Sb焊料(240-232摄氏度)。然而，要将软熔炉中的衬底尚的温度不规则变化之类的情况考虑在内的话，尚不存在能够进行结合而不会熔化Sn-5Sb焊料的具有高可靠性的低温端焊料。另一方面，尽管Au-20Sn焊料(熔点：280摄氏度)被看作是高温焊料，然而由于其为硬质材料并且成本很高，因此其用途受到限制。特别是，在将Si芯片结合于具有与Si芯片的膨胀系数差别很大的膨胀系数的材料上或者在结合大尺寸的Si芯片时，不能使用这种焊料，因为它太硬因而可能破坏Si芯片。
发明内容
考虑到上述情况，这里就需要一种技术以便能够适应使用无铅焊料的要求，并且能够在模块安装过程中在不超过各元件的耐热性的不高于290摄氏度的温度下使用高温端焊料进行结合(初次软熔)，而且能够进行随后的结合来使用Sn-3Ag-0.5Cu焊料(熔点：217-221摄氏度)将模块的端子表面安装于印刷电路板或诸如此类的外部接线端子上(二次软熔)。举例来说，已经开发出一种用于便携式产品的模块(例如高频模块)，其中安装有芯片元件和半导体芯片。在这种模块中，芯片元件和半导体芯片使用高温焊料结合于模块衬底上，并且需要使用帽罩或通过树脂模塑将它们封装起来。根据其耐热性，这些芯片元件要求其结合过程在最高不高于290摄氏度的温度下进行。然而，由于使用高温端焊料进行结合所需的温度根据芯片元件的耐热性来确定，因此这种温度并非一直限制于290摄氏度。当该模块的二次软熔使用Sn-3Ag-0.5Cu焊料进行时，焊接温度达到大约240摄氏度。因此，考虑到即使在所有Sn基焊料中具有最高熔点的Sn-5Sb焊料的熔点也仅为232摄氏度，并且当芯片电极的镀层中包含铅或诸如此类时，焊料的熔点还会降低，因此不可以避免模块中的芯片元件的已焊接部分由于二次软熔而发生再熔化。因此，需要一种即使当焊料再熔化时也不会产生这类问题的系统或方法。
为解决这类问题，一种常见的做法是使用铅基焊料在最高290摄氏度的温度下将芯片模片结合于模块衬底上以便进行芯片元件的软熔。然后，将软质硅酮凝胶涂敷于线结合的芯片上，在模块衬底的上表面上盖上一个由Al等制成的帽罩，并使用低共熔Sn-Pb焊料进行二次软熔。由于使用这种构成，因此在二次软熔中，即使当模块接合处的一部分焊料熔化时也不会产生应力，因此芯片不会移动并且不会产生高频特征的问题。然而，现在需要使用无铅基焊料进行二次软熔，同时，必须开发一种树脂封装型模块以便降低成本。为了突破这种情况，需要解决以下问题：
1)必须可以在最高不高于290摄氏度的温度下在空气中进行软熔焊接(芯片元件的保证耐热温度：290摄氏度)。
2)在二次软熔中(最高260摄氏度)不能发生熔化，或者即使发生熔化，芯片也不能移动(因为如果芯片移动的话，高频特性就会受到影响)。
3)即使在二次软熔过程中模块内部的焊料发生再熔化时，也不能因芯片元件的焊料的体积膨胀而产生短路。
下文中对在检查RF(射频)模块的评价结果时发现的问题进行叙述。
在RF模块中，芯片元件和模块衬底使用常规的铅基焊料结合在一起。尽管铅基焊料的固相线为245摄氏度，仍将Sn铅基焊料镀层涂敷于芯片元件的连接端子上，因此就会形成低温Sn铅基低共熔体从而发生再熔化。对二次安装软熔后由于焊料的流出而产生的短路发生率相对于使用具有不同弹性模量的各种类型的绝缘树脂而进行一次操作封装起来的模块之间的关系进行了研究。
图12(a)为流出的说明图，示出了模块中的芯片元件的二次安装软熔过程中的焊料流的原理。图12(b)为芯片元件的焊料流的一个实例的透视图。
由于焊料流出而产生短路的机理如下。模块内部的焊料中产生的熔化和膨胀压力使得沿芯片元件与树脂之间的界面或者沿树脂与模块衬底之间的界面产生剥落。因此，焊料在这一瞬间流入发生剥落的界面中，这样就使得表面安装的元件的两端的端子相互联接起来从而产生短路。
通过以上研究，显然，由于焊料流出而产生的短路发生次数与树脂的弹性模量成比例。另外，显然，常规型高弹性环氧树脂并不适用，并且，对于软质硅酮树脂，当其在180摄氏度(Sn铅低共熔体的熔点)的弹性模量比较低时，就不会产生短路。
然而，在实际应用中，低弹性树脂指的就是硅酮树脂，因此，在衬底划分过程中，由于树脂的性能，树脂的一些部分不能完全划分开而可能产生它们保持原样的情况。在这种情况下，就需要一种使用激光束之类对剩余部分进行切割的方法。另一方面，当使用普通的环氧树脂时，可以进行机械划分，尽管由于其具有高硬度而产生短路因而并不适用。然而，根据树脂性能，目前，很难在180摄氏度将树脂软化至不会发生短路的程度。如果可以进行能够起机械保护作用并且同时还能防止焊料流出的树脂封装，就无需使用外壳或帽罩盖住，因此成本得以降低。
另外，对于用于制作包括RF模块在内的电子装置(多个电子装置)的使用无铅焊接材料的焊接结合方法，特别是对于在空气中在高温(焊接结合温度：大约240摄氏度至300摄氏度)进行的焊接，本发明的发明人进行了大量试验并且得到以下结果。即，与在惰性气体(例如氮气环境)中进行的焊接不同，在空气中进行焊接会使高温端无铅焊接材料发生氧化，这就会在焊接结合过程中产生严重的问题，例如降低结合的焊接可湿性和焊接可靠性。另外，由于微小的金属粒子在焊料中迅速扩散，因此就会加速形成化合物的过程因而会升高熔点。因此，通过释放气体而产生的焊料变形不能顺利进行，因而焊料中就会包括大量的空隙。这种现象并不限于射频模块的焊接。
因此，本发明的一个目的是提供一种全新的焊接膏、一种焊接结合方法以及一种焊接接合结构。特别地，本发明的一个目的是提供考虑到空气中的无铅焊接结合而开发的一种焊接膏、一种焊接结合方法以及一种焊接接合结构。
本发明的另一个目的是提供一种使用能够在高温下保持结合强度的焊料的温度层级结合方法。特别地，本发明的一个目的是提供一种温度层级结合方法，即使当在空气中使用无铅材料进行焊接时，它也能够在高温端结合部分中减少空隙缺陷并且保持结合可靠性。
本发明的另外一个目的是提供一种包括能够在高温下保持结合强度的焊接结合部分的电子装置。特别地，本发明的一个目的是提供一种电子装置，即使当在空气中使用无铅材料进行焊接时，它也能够保持高温端结合部分的结合可靠性。
下面对为实现以上目的而在本申请中公开的本发明的典型基本特征进行概括。
本发明的目的在于一种包括电子元件和一个在上面安装着电子元件的安装衬底的电子装置，其中，电子元件的电极和安装衬底的电极通过由包括Sn基焊球和金属球的焊料形成的焊接结合部分彼此相连接，其中金属球的熔点高于Sn焊球的熔点，并且其中每个金属球的表面覆盖有一个Ni层而Ni层上覆盖有一个Au层。
本发明的目的还在于一种包括半导体装置和一个在上面安装着半导体装置的安装衬底的电子装置，其中，半导体装置的电极和安装衬底的电极利用各自通过使焊料经受软熔而形成的结合部分彼此相连接，其中焊料包括Sn基焊球和金属球，金属球的熔点高于Sn焊球的熔点，每个金属球上覆盖有一个Ni层而Ni层上覆盖有一个Au层，并且各金属球通过由金属和Sn构成的化合物而结合在一起。
本发明的目的还在于一种包括半导体装置、一个在上面安装着半导体装置的第一衬底以及一个在上面安装着第一衬底的第二衬底的电子装置，其中，半导体装置的电极和第一衬底的电极利用各自通过使焊料经受软熔而形成的结合部分彼此相连接，其中焊料包括Sn基焊球和金属球，金属球的熔点高于Sn基焊球的熔点，每个金属球上覆盖有一个Ni层而Ni层上覆盖有一个Au层，而且，第一衬底的电极和第二衬底的电极通过各自由Sn-Ag基焊料、Sn-Ag-Cu基焊料、Sn-Cu基焊料和Sn-Zn基焊料中的至少任意一种形成的结合部分彼此相连接。
本发明的目的还在于一种包括半导体芯片和一个在上面安装着半导体芯片的衬底的电子装置，其中，衬底的结合端子通过线结合与半导体芯片的一侧表面上形成的结合端子相连接，而半导体芯片的另一侧表面和衬底利用各自通过使焊料经受软熔而形成的结合部分彼此相连接，其中焊料包括Sn基焊球和金属球，金属球的熔点高于Sn焊球的熔点，每个金属球上覆盖有一个Ni层而Ni层上覆盖有一个Au层，并且结合部分的各金属球通过由金属和Sn构成的化合物而结合在一起。
本发明的目的还在于一种用于制作包括电子元件、一个在上面安装着电子元件的第一衬底以及一个在上面安装着第一衬底的第二衬底的电子装置的方法，其中，这种方法包括一个第一步骤和一个第二步骤，在第一步骤中，电子元件的电极和第一衬底的电极通过使第一无铅焊料在等于或高于240摄氏度并且等于或低于电子元件的耐热温度的温度下经受软熔而彼此相连接，其中第一无铅焊料包括Sn基焊球和金属球，金属球的熔点高于Sn基焊球的熔点，每个金属球上覆盖有一个Ni层而Ni层上覆盖有一个Au层，而在第二步骤中，上面安装着电子元件的第一衬底和第二衬底通过使第二无铅焊料在低于第一步骤的软熔温度的温度下经受软熔而彼此结合。
此外，在上面安装着电子元件的第一衬底安装在一个第二衬底例如印刷电路板或母板上的电子装置中，将电子元件结合于第一衬底上是通过包含Cu球和Sn基焊球的焊接膏的软熔来进行，而将第一衬底结合于第二衬底上是通过一种Sn-(2.0-3.5)Ag-(0.5-1.0)Cu焊料的软熔来进行。
举例来说，对于温度层级结合，即使当已经结合好的高温端的焊料的一部分熔化时，如果焊料的其它部分没有熔化，那么焊料也能够保证强度足以承受随后的焊接结合期间所进行的过程。
金属间化合物的熔点很高。由于与金属间化合物结合在一起的部分即使在300摄氏度也能够提供足够的结合强度，因此金属间化合物能够用于高温端的温度层级结合。因此，本发明人使用Cu(或Ag、Au、Al或塑料)球或者表面镀有Sn之类的这些球与Sn基焊球的混合物构成的焊膏来进行结合，其中二者按照各自占大约50％的体积比混合于焊膏中。因此，在Cu球彼此接触或者彼此靠近的部分中，由于Cu和Sn之间的扩散，从而与周围熔化的Sn发生反应并形成Cu6Sn5金属间化合物，因而可以保证Cu球之间在高温下具有足够的结合强度。由于这种化合物的熔点高并且在250摄氏度的焊接温度下(只有Sn部分熔化)能够保证足够的强度，因此在为将模块安装于印刷电路板上而进行的二次软熔过程中不会发生结合部分剥落的现象。因此，模块的焊接部分由具有两种功能的复合材料构成，即通过由高熔点化合物的结合产生的弹性结合力而在二次软熔过程中保证高温强度的第一功能，以及在温度循环中通过软质Sn的柔性而保证使用寿命的第二功能。因此，已焊接的部分能够适当地用于高温下的温度层级结合中。
另外，还可以使用具有所需熔点的硬质高刚性焊料，例如Au-20Sn焊料、Au-(50-55)Sn焊料(熔点：309-370摄氏度)和Au-12Ge(熔点：356摄氏度)。在这种情况下，通过使用粒状Cu和Sn粒子并且将软质弹性橡胶粒子扩散并混合或者通过将软质低熔点Sn、铟之类的焊料扩散并混合于上述硬质高刚性焊料中，就可以即使在不低于以上硬质高刚性焊料的固相线温度的温度下也能保证足够的结合强度，并且可以减轻由于金属粒子中存在的软质Sn、铟或橡胶的变形引起的现象，因此可以期望利用这种新的优点来补偿焊料的缺点。
下面，对应用于树脂封装的RF模块结构的解决方法进行描述。
防止由于焊接而引起的短路的对策包括(1)一种结构，其中模块内的焊料在二次安装软熔过程中不会熔化，以及(2)一种结构，其中即使当模块内的焊料熔化时，也可以通过降低焊料的熔化和膨胀压力而防止元件与树脂之间的界面处和树脂与模块衬底之间的界面处发生剥落。然而，难以根据这些措施来进行所需树脂的设计。
另一方面，(3)还可以考虑使用一种结构，它能够利用凝胶状态的低硬度树脂等来降低熔化的内部焊料的熔化和膨胀压力。然而，由于这种结构的保护力(机械强度)小，就需要利用外壳或帽罩来盖住焊料。由于这种措施会升高成本，因此不能采用。
图13(后文中将进行描述)示出了一种使用树脂封装结构中的常规型焊料的情况下与另一种使用本发明的焊料的情况下之间的焊料流熔化现象比较。铅基焊料的体积膨胀为3.6％[Science andEngineering of Metallic Materials；Masuo Kawamori，P.14442]。根据本发明的结合结构，在二次软熔安装过程中只有Sn在240摄氏度左右的温度下熔化。因此，考虑到Cu球与Sn球的体积比约为50％比50％，刚刚熔化后本发明的焊料的体积膨胀为1.4％，大约为铅基焊料的体积膨胀的1/2.5。另一方面，对于再熔化的状态，当焊料再熔化时，常规型焊料立刻膨胀3.6％。因此，当常规型焊料由硬质树脂制成时，由于树脂不能变形，压力就会增大因此熔化的焊料就会流入芯片元件和树脂之间形成的界面中。为此，常规型焊料中要求树脂为软质。另一方面，根据本发明的焊料，从图1(后文中将进行描述)所示的芯片横截面的模型中可以清楚看到，Cu粒子主要通过Cu6Sn5化合物结合在一起。因此，即使当处于Cu粒子的间隙中的Sn熔化时，Cu粒子由于结合在一起因而不会移动。
因此，由树脂产生的压力就会与结合在一起的Cu粒子的排斥力相平衡，这样压力就不会轻易作用于熔化的Sn上。另外，由于结合部分的体积膨胀小，即为常规型焊料的1/2.5，因此由于以上二者的协同作用，可以期望Sn流入芯片元件的界面中的几率很小。因此，通过在模块中采用本发明的结合结构，可以提供一种能够使用稍微软化的环氧树脂来进行封装并且同时能够易于切割的低成本RF模块。
附图说明
图1(a)至图1(c)是一个模型的剖视图，示出了用于结合的焊膏的材料和构成；
图2(a)示出了相对于应用了本发明的一个实例的剖面模型，而图2(b)和图2(c)分别是供膏方法和结合情况的模型图；
图3(a)和图3(b)是将本发明应用于一种表面蚀刻图型的情况的剖视图；
图4是将本发明应用于一个能够易于成合金的镀层的情况中结合之前的剖视图；
图5(a)至图5(c)是将模块安装于一个印刷电路板上的模型的剖视图；
图6是一个塑料封装的模型的剖视图；
图7(a)至7(c)是一个安装RF模块的模型的剖视图；
图8(a)和图8(b)是RF模块安装的流程图；
图9(a)至9(d)是一个RF模块的处理顺序的模型的剖视图；
图10是位于安装衬底上的RF模块的安装状态的透视图；
图11是一种RF模块装配过程中的树脂印刷方法的透视图；
图12(a)和图12(b)分别是RF模块的一个比较实例中的焊料流的原理的剖视图和透视图；
图13示出了对一个比较实例和一个根据本发明的实例之间的RF模块的现象比较；
图14(a)至图14(c)是一个高输出树脂封装的平面图和该封装的剖视图；
图15是高输出树脂封装的过程的流程图；
图16(a)至图16(d)是一个通过复合球的结合而得到的CSP接合的模型的剖视图；
图17(a)至图17(c)是一个使用Cu球突出部的BGA/CSP的模型的剖视图；
图18(a)至图18(b)是一个使用变形结构的镀Cu突出部的BGA/CSP的模型的剖视图；
图19示出了Sn/Cu比与结合的适当范围之间的关系；
图20(a)和图20(b)示出了结合膏的材料和构成的剖面模型的视图；以及
图21(a)和图21(b)示出了在氮气环境和在空气中进行焊料软熔的操作过程中焊料的外观。
具体实施方式
以下对本发明的实施例进行描述。
(实施例1)
图1(a)至图1(c)示出根据本发明的一种结合结构的概念模型。该图还示出了焊接前的情况和焊接后的另一种情况。图1(a)示出了一个使用其中通过焊剂4少量地适当扩散着粒子尺寸约为30微米的Cu球1(或者Ag、Au、CuSn合金之类的球)和粒子尺寸约为30微米的Sn基焊球2(熔点：232摄氏度)的焊膏的实例。当这种焊膏在不低于250摄氏度的温度下经受软熔时，Sn基焊球2就会熔化，熔化的Sn3散布开以便使得熔化的Sn3将Cu球1润湿并比较均匀地出现于Cu球1之间。此后，Cu球1和熔化的Sn3相互反应以便使得各个Cu球1借助于Cu和Sn的化合物(主要是Cu6Sn5)而彼此相连接。Cu球1和Sn基焊球2的粒子尺寸并不限于上述值。
由于Cu6Sn5化合物可以通过尽量提高软熔温度而在短时间内形成，因此不需要形成化合物所需的时效过程。当Cu6Sn5化合物的形成不够时，就需要通过在元件的耐热温度范围内进行短暂的时效处理而保证各Cu球1之间具有足够大的结合强度。由于Cu6Sn5化合物的熔点高达大约630摄氏度并且Cu6Sn5化合物的机械性能并不差，因此强度上不存在问题。如果在高温下进行长时间的时效处理，Cu3Sn化合物就会向Cu侧生长。据认为，对于Cu3Sn的机械性能，通常认为其又硬又脆。然而，即使当Cu3Sn在每个Cu粒子周围的焊料内形成时，在这个范围内也不存在问题，因为它对温度循环试验等中测量的使用寿命并无影响。在Cu3Sn短时间内在高温下充分形成的实验中，不存在强度上的问题。据认为这是因为在Cu3Sn对断裂的影响方面，在Cu3Sn象迄今为止所遇到的那样沿结合界面形成很长的情况中与Cu3Sn象本实例中那样在每个粒子周围形成的另一种情况中存在差别的缘故。在本情况中，还认为存在于化合物周围的软质Sn3的辅助作用也很大。
如上所公开，由于各Cu球1通过化合物(Cu6Sn5)而彼此结合，无论是接点(Cu6Sn5)还是Cu球1都不会熔化，因此即使当模块在结合后经过大约240摄氏度的软熔炉时也可以保证结合强度。考虑到各Cu球1的结合可靠性，优选地，形成的化合物(Cu6Sn5)的厚度大约为几微米。然而，并不需要使所有的邻接Cu粒子都通过化合物结合在一起。相反，根据概率，优选地，还存在没有通过化合物产生的Cu球1的联接的部分，因为这在焊料变形方面提供了自由度。
图1(b)示出的另一个实例中，以上Cu球1上镀有Sn之类(厚度：约为0至不超过0.1微米)。当由于Sn镀层太薄而导致Sn量不足时，不足的Sn量由具有与焊球2相同球径的Sn球来补充。涂敷于Cu球1上的Sn镀层使得熔化的Sn3能够易于沿Cu球1散布并润湿Cu球1，从而使得各Cu球1之间的间隙更加均匀。另外，这还会对消除空隙产生非常有利的效果。焊料镀层的氧化膜在软熔过程中被破坏并且各Cu球1在表面张力作用下彼此相吸并彼此接近以形成Cu6Sn5化合物。另外，通过向Sn中加入微量(1-2％)的铋之类而改善焊料的流动性从而改善焊料在端子上的可湿性。然而，加入大量的铋并不合乎要求，因为焊料会变脆。
当焊接在氮气环境中进行时，图1(a)和图1(b)中所示的焊料(焊接材料、焊接膏)非常有效。另外，即使当焊接在空气中进行时，如果温度等于或低于240摄氏度，它也非常有效。这是因为在等于或低于240摄氏度的温度下，Cu球1和Sn基焊球2及焊剂4的氧化现象并不活跃。Sn基焊料意味着成分中包含Sn-(0-4)Ag-(0-2)Cu并混入锑、铋、Ni之类。特别地，对于焊剂而言，即使当进行清洁时，仍存在残留的问题，因此通常使用一种弱松香焊剂。焊剂4的氧化对结合可靠性的影响并不太大。
然而，当在空气中在超过240摄氏度的温度(考虑到电子元件的耐热性，优选在处于240摄氏度至300摄氏度范围内的温度下进行焊接)进行焊接时，发现结合可靠性会由于Cu球1、Sn基焊球2和焊剂4的氧化等问题而降低。举例来说，在使用图1(a)和图1(b)中所示的焊接膏(焊接材料)在空气中在290摄氏度的温度下进行的焊接结合实验中，焊接结合部分由于氧化而褪色因而降低结合可靠性。图21(a)和图21(b)示出了这个实验的结果，其中图21(a)示出了通过软熔在氮气环境中结合于耐热衬底上的1005芯片元件的外观，而图21(b)示出了在空气中结合于耐热衬底上的1005芯片元件的外观。在空气中得到结合结构中，焊接的表面发生氧化并且褪色。另外，结合结构表现出较差的可湿性。在这里，温度290摄氏度的设定是考虑到安装于印刷电路板上的半导体装置(半导体芯片)或者电子组件的耐热性。然而，这并非意味着根据本发明焊料的软熔温度的上限为290摄氏度。
在这里，对实验检查的结果进行专门说明。在根据图1(a)和图1(b)中所示的上述实施例的焊接膏中，Cu球1、Sn基焊球2和焊剂4都由于软熔而发生氧化。就是说，当焊剂4的量很大时，Cu球1和Sn基焊球2存在于液体形式的焊剂4中因此不会与空气接触因而不会发生氧化。然而，在组合有Cu球1和Sn基焊球2的根据本发明的焊料中，Cu球1和Sn基焊球2的直径相当于几微米到几十微米(当Cu的流出受到控制时大约为5微米至40微米或者1至5微米)，因此全部Cu球1和Sn基焊球2的总表面面积很大。另一方面，焊膏中的焊剂4的量受到限制以便保持焊膏的性能。因此，就难以利用焊剂4覆盖着全部Cu球1和Sn基焊球2，因此其中一部分就会从焊剂4中露出。因此，Cu球1和Sn基焊球2就很可能在空气中氧化。Sn特别易于发生氧化。
另一方面，对于Cu球1，当Sn基焊球2在软熔期间熔化时，Cu球1就被熔化的Sn基焊料(熔化的Sn基焊料3)所覆盖，因此可以认为Cu球1不会发生氧化。然而，由于Cu的可湿性差并且散布开，因此被Sn基焊料所覆盖的Cu球1的部分，即在上面形成有由Sn基焊料和Cu形成的化合物的Cu球1的部分并未在Cu球的整个表面上延伸，因而Cu球的部分呈露出状态。因此，Cu球1发生氧化。另外，直到Sn基焊料熔化的时间为止(温度达到232摄氏度)，Cu也会通过预热之类得到加热。
在这里，焊剂具有还原Cu球1和Sn基焊球2的氧化的作用。然而，由于当温度等于或高于240摄氏度时，焊剂4本身也会活泼地发生氧化，并且全部焊剂4都发生氧化，因此当焊剂4的数量太少时，焊剂4的氧化还原强度就会下降，因而焊剂4不能还原Cu球1和Sn基焊球2的氧化。另外，尽管松香基焊剂能够还原氧化铜，但是松香基焊剂不能有效还原氧化锡。当Cu球1发生氧化时，熔化的Sn3就难以润湿并散布于Cu球1的整个表面上，因此就难以形成化合物(Cu6Sn5)，因而使用高温端焊料时的焊接结合可靠性就会降低。特别地，在图1(a)中所示的状态中，Cu球1处于裸露状态(未覆盖状态)，因此Cu球1很容易发生氧化。
另外，在图1(b)所示的状态中，尽管Cu球1上被Sn覆盖，但厚度只有0.1微米左右的薄Sn膜不足以防止Cu球1的氧化。在这里，从技术上来讲，很难在粒子尺寸为几十微米的Cu球1的表面上形成厚度为几微米的Sn膜。另外，当Cu球1被薄Sn膜所覆盖时，Sn和Cu易于形成一种化合物(Cu3Sn)，因此可能出现的情况是这种Cu3Sn发生氧化。Sn和Cu形成的这种氧化物的还原比氧化Cu和氧化Sn的还原更难。另外，一旦Cu3Sn形成后，Sn就不能润湿Cu球1。
如上文结合图1(a)和图1(b)所述，当在空气中在超过240摄氏度左右的温度下进行焊接时，就会产生结合可靠性方面的问题。鉴于以上这些问题，我们对这点继续进行了广泛研究，并且发现图1(c)中所示的焊接膏即使在上述情况下也能够保证结合可靠性。
图1(c)中所示的焊接膏(焊接材料)包含表面上被Ni/Au镀层124覆盖的Cu球、Sn基焊球2和焊剂4。图20(a)示出了表面上形成有Ni/Au镀层124的Cu球1。在这里，Au可以防止Cu和Ni的氧化。另外，Ni可以防止Au扩散进入Cu中并且防止Cu流出(熔化)于Sn中，当在等于或高于240摄氏度的温度下进行软熔时会出现这种情况。特别地，当Cu粒子的粒子尺寸很小时，Cu在高温下易于熔入Sn基焊料中。在常见的焊接中，Cu熔化并排出反应气体之类并完成凝固。然而，当Cu过快扩散入焊料中时，就会形成CuSn化合物并且升高熔点，因此凝固过程就会易于在气体尚未排出的状态下已经完成。因此，当焊料残留于芯片和衬底之间限定的间隙中时，就会增加外表上的空隙。这种缺点可以通过使用Ni作为阻碍物而得以克服。就是说，Ni可以防止Cu流出至焊料中，因此焊接就可以正常进行。在这里，Cu3Sn会阻止Sn润湿Cu球1并散布于Cu球1的整个表面上，并且Cu3Sn一般说来又硬又脆。由于Ni镀层能够防止Au扩散入Cu中，因此即使在Sn不润湿的高温Au下也能防止Cu的氧化，并且当焊料润湿时，在软熔后Cu就会散布于焊料(Sn)中。
为防止Au散布于Cu球1的整个表面上，通常需要将Ni膜的厚度设定为等于0.1微米或0.1微米以上的值。另一方面，在粒子尺寸为几十微米的粒子上可以形成的膜厚度为1微米左右。因此，优选地，Ni的膜厚度设定为处于0.1微米至1微米范围内的值。在这里，也可以增加Ni镀层膜的厚度从而形成将Cu粒子彼此结合起来的Ni3Sn4化合物。
另外，Au膜厚度应设定为足以防止Ni和Cu氧化的值，并且优选地，考虑到Au覆盖着其表面上具有不规则部分的整个Cu球1，Au膜厚度设定为等于或大于0.01微米的值。另一方面，为在考虑到成本因素以及通过镀覆方法(冲洗镀覆方法)可以得到的膜厚度的情况下确定Au膜厚度，优选地，将Au膜厚度设定为等于或大于0.005至0.1微米。
在这里，当由于预先考虑到Au扩散入Cu球1中的因素而形成厚度较大的Au镀层时，通常并不需要形成Ni镀层膜。然而，鉴于形成较大厚度(等于或大于0.1微米)的Au镀层膜的成本因素和技术难度因素，优选地形成Ni镀层膜。
另外，如图20(b)中所示，为防止Sn发生氧化以及防止Sn与Cu球发生活泼反应，优选地在Sn基焊球2的表面上形成一层保护膜122。在这里，作为保护膜，可以使用(1)具有焊剂作用的树脂膜例如尿烷膜、(2)由甘油之类制成的涂层膜、(3)由氩之类形成的等离子清洁膜、(4)使用氩之类的离子或原子形成的喷涂膜，等等。对于Sn基焊球2，即使当其表面发生轻微氧化时，在其内部仍保留着纯净的Sn，因此当焊接膏在等于或高于240摄氏度的温度下经受软熔时，内部纯净的Si就会破坏氧化膜而出现。因此，尽管并非总是需要在Sn基焊球2的表面上形成保护膜122，但是保护膜122的形成能够将Sn基焊球2的氧化抑制至最小程度并且能够保证焊接结合部分的可靠性。
当包含表面上覆盖有Ni/Au镀层124的Cu球1和Sn基焊球2的焊接膏(图1(c))经受软熔时，按照与图1(a)和图1(b)中所示的焊接膏相同的方式，Cu球1通过由Cu和Sn形成的化合物(Cu6Sn5)彼此结合。
按照这种方式，根据图1(c)中所示的焊料，即使在空气中在等于或高于240摄氏度左右的温度下，也可以防止发生对结合可靠性影响最大的Cu球1的氧化从而保证焊接结合部分的结合可靠性。
在这里，除了Cu球1和Sn基焊球2之外，由Cu和Sn构成的金属间化合物所形成的Cu6Sn5球也可以预先包含于焊接膏中。在这种情况下，即使当Cu球1和Sn基焊球2的氧化反应偶尔比较活跃时，由于Cu6Sn5的原因，Cu球1也会更易于彼此结合。由于相对于Cu6Sn5球而言Cu流入Sn中的流出量很小，因此即使在高温下也不会产生Cu球1之间的弹性受到Cu6Sn5形成过多的限制的缺点。
无需多说，图1(a)至图1(c)中所示的焊接膏可以用于制作上述各个实施例中所公开的各种电子装置和电子元件。
下面，将具有这种结合结构的电子元件例如大规模集成电路封装和元件安装于印刷电路板上。在该安装过程中，需要使用温度层级结合方法。举例来说，在将Sn-3Ag-0.5Cu焊接膏(熔点：221-217摄氏度)印刷于印刷电路板的连接端子上并安装了电子元件例如大规模集成电路封装和元件之后，可以在空气中或在氮气环境中在240摄氏度下进行软熔。特别地，对于图1(c)中所示的焊料，可以在处于从不低于240摄氏度到电子元件的耐热温度(例如从不低于240摄氏度到不高于300摄氏度)的范围内的温度下进行软熔。这种Sn-(2.0-3.5)Ag-(0.5-1.0)Cu焊料被看作用来代替常规型低共熔Sn铅焊料的标准焊料。然而，由于这种焊料的熔点高于低共熔Sn铅焊料，因此就要求开发一种适用于这种用途的高温无铅焊料。如上所述，高温下Cu和Cu6Sn5之间的强度由已经形成的接合得到保证，并且接合的强度高得足以承受由于软熔过程中印刷电路板的变形而产生的应力，等等。因此，即使当将Sn-(2.0-3.5)Ag-(0.5-1.0)Cu焊料用于二次软熔以便焊接于印刷电路板上时，这种焊料也能实现温度层级结合，因为这种焊料具有高温用途的焊料所具有的功能。在这种情况下，要使用的焊剂可以为用于非清洁用途的RMA(适度活性的松香)型或用于清洁用途的RA(活性松香)型，并且可以既使用清洁型又使用非清洁型。
(实施例2)
在图2(a)中，使用一种Au-20Sn焊料7之类将半导体装置13结合于接合衬底6上。在使用金线8之类进行了线结合后，通过将NiAu镀层涂敷于Al板、铁Ni板之类上而制作的帽罩9的外周部分使用上述非清洁型焊接膏10通过软熔而结合于接合衬底6上。在这种情况下，当认为绝缘特征很重要时，需要使用带有不含氯的焊剂的焊料在氮气环境中进行结合。然而，当不能保证可湿性时，可以使用RMA型弱活性松香进行封装。不需要保证完全封装或密封半导体装置13。就是说，如果焊剂具有充分的绝缘特征，即使当半导体装置13长时间地保持于焊剂中时，半导体装置13也不会受到负面影响。使用帽罩9封装的目的主要是实现机械保护作用。作为一种封装方法，可以使用脉冲电流电阻加热体15之类对密封部分进行压力结合。在这种情况下，焊膏的涂敷使用分配器沿着密封部分进行，并且形成一个精密连续图型12(图2(b))。
在图2的右侧放大示出了图型的剖面A-A’的模型。Cu球1和Sn焊球2保持于焊剂4中。当在从上方对焊膏施加压力的同时使用脉冲电流电阻加热体15进行帽罩9与接合衬底6的结合时，焊膏就会变平，如图2(c)中所示。在图2的右侧放大示出了显示焊膏变平的剖面B-B’。在这种情况下，当使用尺寸为30微米的Cu球1时，接合衬底6与帽罩9之间的焊接结合部分提供了一个尺寸(约为50微米)为Cu球1的尺寸的1至1.5倍的间隙。由于使用脉冲加热体15在压力下进行的结合过程在350摄氏度下持续最多5秒钟，因此Cu球1与接合衬底6的端子之间的接触部分以及Cu球1与帽罩9之间的接触部分就容易在厚的Cu基或Ni基镀层形成于帽罩9的表面上的这段短时间内形成Cu6Sn5和Ni3Sn4化合物。因此，在这种情况下，一般不需要时效过程。在这里，有意应用宽度较窄的焊膏。举例来说，在压力下应用的焊膏的横截面的宽度为250微米而厚度为120微米。当随后将压力施加于焊膏上时，横截面的厚度就变为大致为Cu球1的尺寸的1至1.5倍，因此横截面的宽度增大至750微米左右。
低共熔Sn-0.75Cu焊球随着外部接合端子11预先供向该已封好的封装处，而焊接膏则通过印刷按照与其它元件相同的方式置于并安装于印刷电路板上。然后，通过软熔进行表面安装。作为软熔焊料，可以使用Sn-3Ag焊料(熔点：221摄氏度，软熔温度：250摄氏度)、Sn-0.75Cu焊料(熔点：228摄氏度，软熔温度：250摄氏度)、Sn-3Ag-0.5Cu焊料(熔点：221-217摄氏度，软熔温度：240摄氏度)等中的任何一种。考虑到过去得到的Sn铅低共熔焊接的性能记录，通过低共熔Sn铅焊料能够保证Cu和Cu6Sn5之间具有足够的强度，因此在软熔操作过程中，已封装的部分等等不可能发生剥落。顺便说一下，当通过使用这种焊接膏将Cu箔片结合在一起而产生的搭接型接头在270摄氏度经受剪切拉伸试验(拉伸率：50mm/min)时，得到的值大约为0.3kgf/mm。这表明在高温下能够保证接合具有足够大的强度。
当模块的帽罩部分由镀有Ni/Au的Al板构成或者由镀有Ni/Au的铁Ni板构成时，NiSn合金层在不低于175摄氏度的温度下的生长率高于CuSn合金层的生长率，在形成的含Ni层具有的膜厚度约为3微米(举例来说，D.Olsen et al.；Reliability Physics，13th AnnualProc.，pp 80-86，1975)的情况下，通过高温时效处理，Ni3Sn4合金层也会充分形成。然而，相对于合金层的性能，Cu6Sn5要胜过Ni3Sn4合金层。因此，并不优选使得Ni3Sn4合金层生长至较大的厚度。然而，在这种情况下，由于高温时效处理不能持续很长时间，因此不必担心Ni3Sn4合金层过量生长从而引起脆化的问题。根据关于其合金层生长率低于Sn合金层的生长率并且已经在实际操作中使用多年的Sn-40Pb焊料的数据，可以粗略估计Sn的生长率。即使在280摄氏度下经过10小时，Sn-40Pb相对于Ni的生长率也不超过1微米(根据一些数据，在170摄氏度下经过8小时后生长率为1微米)。因此，在短时间内进行高温时效处理的情况下，不会产生脆化的问题。关于由镀有Ni的Sn产生的合金层(Ni3Sn4)的生长率，大家都知道，根据镀覆的类型不同，例如电镀和化学镀等等，合金层的生长率具有很大区别。由于需要保持高结合强度，因此在本实施例中要求合金层具有高生长率。另一方面，存在以下数据，在170摄氏度下6小时内，由Cu产生的Sn-40Pb焊料的生长率为1微米(与在假定焊球只是处于固态的实施例中使用Sn-0.75Cu低共熔焊球的情况下在230摄氏度下每小时1微米的生长率相一致)。在350摄氏度下5秒钟内进行的结合实验中，本发明人能够观察到在Cu粒子之间形成有厚度最大为5微米的Cu6Sn5的部分。通过这个事实，认为当焊接在高温下进行时一般不需要时效处理。
在这种焊膏方法中，还有一个最重要的任务是尽可能地减少空隙的产生。为了减少空隙的产生，重要的是要改善焊料对Cu粒子的可湿性和改善焊料的流动性。为实现这个目的，被视为有效的措施包括将Sn镀于Cu球上、将Sn-Cu焊料镀于Cu球上、将Sn-Bi焊料镀于Cu球上及将Sn-Ag焊料镀于Cu球上、采用低共熔Sn-0.7Cu焊球、将铋加入焊球中、等等。
另外，焊球并不限于Sn焊球。就是说，焊球可以为低共熔Sn-Cu基焊球、低共熔Sn-Ag基焊球、低共熔Sn-Ag-Cu基焊球或者通过将从In、Zn、Bi等元素中选定的至少一种元素加入到任一种这些焊球中而得到的焊球。同样，Sn构成了这些焊球的成分的主要元素，可以产生任何所需的化合物。另外，可以混合两种或更多种焊球。由于这些焊球的熔点低于Sn的熔点，因此观察到的趋势是对于这些焊球，合金层的生长率一般说来在高温下更快。
(实施例3)
根据本发明的焊膏还可以用于图2(a)中所示的模片结合7中。在使用根据本发明的焊膏结合半导体装置13之后，进行清洁处理和线结合。在现有技术中，模片结合使用Au-20Sn结合来进行。然而，鉴于Au-20Sn焊料的可靠性，Au-20Sn焊料的使用只限于小型芯片的模片安装中。另外，当使用由铅基焊料构成的焊膏进行模片结合时，所使用的是Pb-10Sn焊料之类。根据本发明的结合方法还适用于具有较大面积的芯片。结合部分的厚度越大，使用寿命就会延长并且可靠性就会增加。根据本发明，可以通过使用各自具有较大尺寸的高熔点球来增加厚度。在厚度降低的情况下，通过降低粒子(即球)的尺寸来进行。在一些结合方法中，还可以在降低粒子尺寸的同时形成较厚的结合部分。甚至可以使用尺寸为5-10微米的Cu粒子，并且可以将尺寸更小的粒子与其混合。在Si芯片(在其背面上提供有Cr-Cu-Au、Ni镀层之类作为金属镀层)和Cu球之间以及在Cu球和衬底上的连接端子之间形成的化合物可以为Sn-Cu化合物或者Sn-Ni化合物。由于合金层的生长率很小，因此不会产生脆化的问题。
(实施例4)
由高温焊接提供的接合只需要在随后步骤中进行的软熔过程中承受温度，并且据认为在软熔过程中施加于该接合上的应力很小。因此，代替使用金属球的是，每个连接端子的一侧或者两侧被弄粗糙以便可以形成由Cu、Ni之类形成的突出部，从而使得合金层的确形成于突出部与使用焊料结合的其它部分的接触部分。这与使用球具有相同的效果。焊料使用分配器涂敷于端子之一上，然后利用脉冲电流的电阻加热体而使焊料在通过以上方式形成突出部的同时发生熔化以便迫使它们侵入彼此之中，从而在高温下进行模片结合。因此，由于突出部具有固着效果并且在接触部分中形成了化合物，因此接触部分可以得到足够高的强度以便承受软熔过程中产生的应力。图3(a)示出了接合的横截面的模型，其中衬底19的Cu垫18的表面通过蚀刻20而弄粗糙并且由Sn基焊料2形成的焊膏被涂敷于粗糙的表面上。在这种情况下，将精细的Cu粒子之类加入Sn基焊料中。元件的端子部分75的背面可以为平直表面。然而，在这种情况下，平直的背面上镀有Cu或Ni之类，且镀层的表面通过蚀刻20而弄粗糙。图3(b)示出了通过在压力下加热而进行结合的状态，其中化合物通过在较高温度下进行软熔而形成于接触部分处，以便使得接触部分具有高强度。因此，在将外部连接端子结合于衬底端子上的随后的软熔步骤中，该部分不会发生剥落。
(实施例5)
在使用Au-Sn合金进行结合时，其中通过时效处理增加了扩散的元素的数量并且由这些元素构成的合成化合物从低温向高熔点端按照三个阶段而改变，在处于温度变化很小的范围内的较低温度下形成不同的化合物。Au-Sn合金的一种为大家所熟知的成分构成是Au-20Sn(熔点：280摄氏度，低共熔体型)。将低共熔温度保持于280摄氏度的Sn的成分范围为Sn占大约10％至37％。当Sn含量增加时，Au-Sn结合呈现变脆的趋势。据认为，在含有少量Au的合金中可以实现的成分范围是Sn占55％至70％，并且在这个成分范围中，出现252摄氏度相(Hansen；Constitution of Binary Alloys，McGRAW-HILL，1958)。据认为在先前的步骤(初次软熔)中结合的部分的温度在经过随后的步骤(二次软熔)中的结合之后达到252摄氏度的可能性很小，因此可以认为即使在该成分范围内，也可以实现温度层级结合的目标。关于成分构成，据认为可以形成从AuSn2到AuSn4范围内的成分构成并且这些化合物可以应用于模片结合7或者帽罩9的封装部分中。为进一步确保安全，可以采用包含50％至55％的Sn的Au-Sn合金。在这种合金中，其固相线和液相线最高分别为309摄氏度和370摄氏度，以便可以防止析出252摄氏度的相。图4示出了在Si芯片25的背面预先镀上Ni(2微米)-Au(0.1微米)24的横截面的模型，例如镀有Ni(2微米)22-Sn(2-3微米)23的引线框架19上的接片22。在压力下加热的同时在氮气环境中进行的模片结合过程中，以及在根据场合需要而另加的时效处理过程中，一部分Sn用于形成Ni-Sn合金层(即Ni-Sn化合物层)，而剩下的Sn则形成Au-Sn合金层。在含Sn量过高的情况下，形成低共熔点很低(217摄氏度)的Sn和AuSn4。因此，需要控制含Sn量以便不会形成这种低共熔点。另外，可以在上面涂上一种其中混合有精细金属粒子、Sn之类的焊膏。由于模片结合使用Au-Sn焊料在350-380摄氏度的高温下进行，因此可以通过控制膜厚度、温度和时间而形成含Sn量低于AuSn2的含Sn量的化合物，因而可以使得其熔点不低于252摄氏度。因此可以认为在随后的软熔过程中不会产生问题。
如上所述，通过使焊料在大大高于Sn熔点的300摄氏度下熔化，就可以激活元素的扩散并且形成化合物，从而能够保证高温下所需的强度并且在温度层级结合中实现高温端的高可靠性结合。
关于上述的金属球，可以使用由单元素金属(例如Cu、Ag、Au、Al和Ni)构成的球、由合金(例如Cu合金、Cu-Sn合金和Ni-Sn合金)构成的球、由化合物(例如Cu6Sn5化合物)构成的球以及包含以上各种球的混合物的球中的任何一个。就是说，可以使用能够与熔化的Sn形成化合物因而能够保证各金属球之间的结合的任一种物质。因此，金属球并不限于一种类型，而是可以混合两种或多种金属球。这些金属球可以提供有Au镀层、Ni/Au镀层、单元素Sn镀层、或者含Sn的合金镀层。另外，可以使用表面上镀有从Ni/Au镀层、Ni/Sn镀层、Ni/Cu/Sn镀层、Cu/Ni镀层和Cu/Ni/Au镀层中选定的一种镀层的树脂球。通过将树脂球混入焊接膏中，可以期望具有消除应力作用。
在这里，如果焊料包括具有Ni镀层、Au镀层或者Cu镀层的金属球(单元素金属、合金、化合物等等)和位于其表面上的Sn球，就可以得到即使在空气中在超过240摄氏度的温度下进行软熔的软熔情况下也能显示高可靠性结合的焊接结合部分。
另外，在本发明中，也可以使用这种焊料，其中在耐热树脂球的表面上形成有由Cu或Ni构成的厚度较大的镀层并且在由Cu或Ni构成的镀层表面上还敷有Au镀层。此外，也可以使用这种焊料，其中在具有低热膨胀系数的球的表面上形成有由Cu或Ni构成的厚度较大的镀层并且在由Cu或Ni构成的镀层表面上还敷有Au镀层。使用耐热树脂球的原因在于树脂具有减轻热冲击作用，因此能够期望增加在结合之后抗热疲劳的使用寿命。另一方面，使用具有低热膨胀系数的球的原因在于这种球能够降低焊料的热膨胀系数因而使得降低后的热膨胀系数近似为待结合的材料的热膨胀系数，因此能够期望增加在结合之后抗热疲劳的使用寿命。
(实施例6)
下面，对如同使用由其它金属制成的球一样使用Al球的情况进行描述。一般说来，高熔点金属很硬，而纯Al则是一种可用的廉价的软质金属。纯Al(99.99％)通常不能润湿Sn，尽管其为软质金属(Hv17)。然而，可以通过将Ni/Au镀层、Ni/Cu/Au镀层、Au镀层、Ni/Sn镀层、Cu/Ni/Sn镀层涂敷于纯Al上而使得Sn易于润湿。在高温下纯Al易于在真空中扩散。因此，通过在一些结合条件下使用含Ag的Sn基焊料，就可以与Al形成化合物例如Al-Ag。在这种情况下，Al表面不需要镀覆金属而这点对于降低成本方面具有很大好处。可以将微量的Ag、Zn、Cu、Ni之类加入Sn中以便使得Sn易于与Al反应。Al表面可以完全润湿或者以斑点方式润湿。在采用斑点状润湿的后一种情况下，当应力施加在金属球上时，因为结合强度能够得到保证，因而在变形时约束力减小，因此焊料易于发生变形并且未润湿部分吸收能量作为摩擦损失。因此，就得到一种变形能力非常优越的材料。还可以将由Si、Ni-Sn、Ag之类形成的镀层涂敷于Al线上然后将带镀层的Al线切成粒子型式。通过在氮气环境中进行雾化过程之类可以低成本地大量产生Al粒子。很难在不发生表面氧化的情况下产生Al粒子。然而，即使当表面曾经或者最初被氧化时，也可以通过金属镀覆处理而清除氧化膜。
另外，考虑到难以将Al球结合在一起，有效措施是使用其中包含Al球和Sn球的焊料(焊接材料、焊接膏)，其中Al球这样形成，一个Ni层形成于Al球的表面上，一个较大厚度的Cu层形成于该Ni层上，而还有一个薄Ni层涂敷于该Cu层的表面上，并且一个薄Au层涂敷于该薄Ni层的表面上。通过提供Cu层，Cu层就会与熔化的Sn一起形成Cu-Sn化合物(主要是Cu6Sn5)，因此由于这些Cu-Sn化合物的作用，各Al球能够彼此结合。提供的Au层用于防止Cu层发生氧化。
更具体而言，为使用Ni3Sn4化合物将粒子结合在一起，可以将由Ni(1-5微米)/Au(0.1微米)形成的镀层涂敷于Al球的表面上。另外，为使用Cu6Sn5化合物将粒子结合在一起，可以将由Ni(0.5微米)/Cu(3-5微米)/Ni(0.3微米)/Au(0.1微米)形成的镀层涂敷于Al球的表面上。此外，为使用Au-Su化合物将粒子结合在一起，可以将具有3微米的较大厚度的Au镀层涂敷于Al粒子的表面上。通过使用包含少量的Sn的化合物例如AuSn2、AuSn等等将Al粒子结合在一起，就可以得到能够承受高温的结合。
各自的表面上形成有Ni/Au层、Ni/Cu/Au层、Ni/Cu/Ni/Au层或者Au层的Al球和Sn球可以非常有效地用于在等于或高于240摄氏度的温度下在空气中进行焊接结合。另外，由于Al比Cu软，因此即使当由Al和Su形成的化合物很硬时，包含Al球和Sn球的焊料也呈现出比包含Cu球和Sn球的焊料更高的柔性(消除应力性能)。因此，通过温度循环试验之类已经证明包含Al球和Sn球的焊料能有效防止待结合的材料发生断裂。
(实施例7)
下面，对Au球进行描述。在Au球的情况中，Sn易于将它们润湿，因此在结合在短时间内进行的情况下无需进行金属镀覆处理。然而，当焊接时间较长时，Sn就会大量扩散入Au中因而就会担心形成脆性的Au-Sn化合物。因此，为了得到一种软质结构，有效的措施是使用向Au中的扩散程度很低的In(铟)镀层之类。在这种情况下，也可以使用Ni、Ni-Au之类来作阻挡。通过使得阻挡层尽可能的薄，Au球就会易于变形。另外，在能够抑制带有Au的合金层生长的情况下，也可以采用其它金属镀覆结构。当在模片结合方法中结合在短时间内进行时，在颗粒边界处形成的合金层具有的厚度很小，因此即使在不提供阻挡的情况下，也可以期望Au的柔性会产生很好的效果。也可以组合使用Au球和铟焊球。
(实施例8)
下面，对Ag球进行描述。使用Ag球得到的构成和有利效果大致与Cu球相似。然而，在本实施例中，由于Ag3Sn化合物的机械性能例如硬度之类非常有利，因此也可以通过常见的方法来使用化合物将Ag粒子结合在一起。还可以将Ag球与Cu之类混合起来。无须多说的是，Ni层和Au层可以形成于Ag球的表面上。
(实施例9)
下面，对将金属材料用作金属球材料的情况进行描述。作为典型的合金基材料，可用的有Zn-Al基和Au-Sn基材料。Zn-Al基焊料的熔点主要在从330摄氏度到370摄氏度的范围内，该温度范围适于利用Sn-Ag-Cu基焊料、Sn-Ag基焊料和Sn-Cu基焊料进行层级结合。作为Zn-Al基焊料的典型实例，可以使用Zn-Al-Mg基焊料、Zn-Al-Mg-Ga基焊料、Zn-Al-Ge基焊料、Zn-Al-Mg-Ge基焊料，以及这些焊料中的任意一种，但是还包含从Sn、In、Ag、Cu、Au、Ni等等中选定的至少一种元素。在Zn-Al基焊料的情况下，其氧化作用强烈发生因此焊料刚性很高。由于这些原因，需要指出的是，当结合Si芯片时，可能会在Si芯片中产生裂纹(Shimizu et al.：“Zn-Al-Mg-GaAlloys for Pb-Free Solders for Die Attachment，”Mate99，1999)。因此，当使用Zn-Al基焊料作为金属球时必须解决这些问题。
因此，为了解决这些问题，就是说，为了降低焊料的刚性，将镀有Ni/焊料、Ni/Cu/焊料、Ni/Ag/焊料或Au的耐热塑料球均匀地扩散于Zn-Al基球中以便降低杨氏模量。优选地，这些扩散的粒子的粒子尺寸小于Zn-Al基球的粒子尺寸并且均匀地扩散于Zn-Al基球中。当焊料变形时，尺寸约为1微米的具有弹性的软塑料球也发生变形以便使得焊料能够在消除热冲击和机械冲击方面得到非常有利的效果。当橡胶扩散于Zn-Al基焊球中时，杨氏模量就会降低。由于塑料球几乎均匀地扩散于Zn-Al基焊球中，因此当熔化在短时间内进行时，这种均匀扩散形式不会受到很大破坏。另外，通过使用热分解温度约为400摄氏度的塑料球，就可以防止其有机物质在使用电阻加热体进行结合的过程中在焊料中分解。
Zn-Al易于发生氧化。因此，在考虑其储存的情况下，优选地在Zn-Al球的表面上镀上用来代替Cu的Sn。在Sn和Cu的量很小的情况下，Sn和Cu在结合过程中在Zn-Al焊料中溶解。由于Sn存在于Zn-Al球的表面上，因此，举例来说，便于将Sn结合于在Cu杆上形成的Ni/Au镀层上。在不低于200摄氏度的高温下，Ni-Sn合金层(Ni3Sn4)的生长率大于Cu6Sn5的生长率，因此不可能发生由于化合物形成不足而不能进行结合的情况。
另外，通过除了塑料球之外再将5-50％的Sn球混入焊料中，Sn层就会渗入Zn-Al基焊料中。在这种情况下，Sn层的一部分用于使Zn-Al球彼此直接结合。然而，Sn层的其它部分构成了低熔点的比较软的Sn-Zn相以及存在于Zn-Al基焊料中的剩余的Sn等。因此，任何变形都可以被Sn、Sn-Zn相和塑料球的橡胶吸收。特别地，由于塑料球和Sn层的组合作用，可以期望刚性得到进一步降低。即使在这种情况下，Zn-Al基焊料的固相线温度也能保证不低于280摄氏度，因而在高温所需的强度方面不存在问题。
通过将Sn镀层涂敷于Zn-Al基焊球上以便有意留下未溶解于球中的Sn相，Sn相就起到吸收变形的作用因此Zn-Al焊球的刚性就能够得到降低。为了进一步降低刚性，可以在使用Zn-Al基焊球的同时在其中混合通过金属镀覆和焊接而涂敷的尺寸约为1微米的塑料球。因此，其耐冲击能力就得以提高而其杨氏模量得以降低。另外，通过使用在其中将由Sn、In等形成的球、镀Sn塑料球或橡胶扩散于Zn-Al基(例如Zn-Al-Mg、Zn-Al-Ge、Zn-Al-Mg-Ge和Zn-Al-Mg-Ga)焊球中的焊膏，同样可以提高耐温度循环能力和耐冲击能力，从而能够保证焊接膏的高可靠性。当只使用Zn-Al基焊料时，球就会很硬(大约为120-160Hv)并且刚性很大因此就会担心大尺寸的Si芯片发生破裂。为了消除这种担心，通过将具有低熔点Sn的软Sn层或者In层部分地设置于球的周围，并且通过将橡胶扩散于球的周围，就能够保证变形能力并且降低刚性。
(实施例10)
图5(a)至图5(c)示出的实例中，通过一个扁平封装型封装结构来将便携式移动电话中用来进行信号处理的较小输出模块等安装于印刷电路板上，其中该模块为大方形，其一条边的长度大于15毫米，在该扁平封装型封装结构中，通过引线来消除模块与衬底之间的热膨胀系数的差别。在这种型式的结构中，通常采用的系统中，每个电路元件的背面通过模片结合方法结合于具有良好导热性的接合衬底上，并且它们通过线结合联接于接合衬底的端子上。对于这种系统，有许多采用MCM(多芯片模块)设计的实例，其中置有几个芯片和位于每个芯片周围的芯片元件例如电阻器和电容器。其典型实例有常规型HIC(混合集成电路)、功率MOSIC之类。作为可用的模块衬底材料，有Si薄膜衬底、具有低热膨胀系数和高导热性的AIN衬底、低热膨胀系数的玻璃陶瓷衬底、以及热膨胀系数与GaAs接近的Al2O3衬底、具有高耐热性和改进的导热能力的Cu之类制成的金属芯有机衬底。
图5(a)示出了将Si芯片8安装于Si衬底35上的一个实例。由于电阻器、电容器之类可由Si衬底35上的薄膜构成，因此可以进行较高密度安装。在这个实例中，示出了Si芯片8的一种倒装片安装结构。也可以采用Si芯片通过模片结合方法进行结合而端子通过线结合连接起来的系统。图5(b)示出的另一个实例中，将元件安装于印刷电路板49上的安装方法为使用QFP-LSI型模块结构并且采用软的Cu基引线29。一般地，使用Ni/Pd、Ni/Pd/Au、Ni/Sn等来在Cu引线29上进行金属镀覆处理。引线29与Si衬底35的结合通过使用根据本发明的焊膏在压力下加热来进行。关于引线29，可以采用使用分配器作为一排端子上的直线来供给引线的方法，或者采用的方法是，其材料的供给通过对每个端子进行印刷来进行而引线通过在压力下加热而对应于单个端子进行分离而形成。各个Si芯片8的Au或Cu突出部18通过将根据本发明的焊膏供向接合衬底35而进行结合。另外，可以通过将Sn镀层涂敷于位于衬底侧的端子上而进行Au-Sn结合或Cu-Sn结合。此外，作为另一种结合方法，在使用Au球突出部而同时在衬底上提供有镀Sn端子时，Au-Sn结合通过热压结合技术来实现以便使得形成的接合能够足以承受250摄氏度的软熔温度。另外，也可以使用耐热导电焊膏。为了保护芯片，在每个芯片上提供有硅酮凝胶26、包含填料和/或橡胶例如硅酮并具有低热膨胀系数和一定水平的柔性而同时能够在安装后保持流动性和机械强度的环氧树脂、或者硅酮树脂，从而使得可以保护并加强包括引线的端子部分在内的芯片。这就能够通过温度层级进行无铅结合，已经对这种方法的实现提出了需求。
当使用厚膜衬底例如AIN衬底、玻璃陶瓷衬底或Al2O3衬底来代替Si衬底时，电阻器、电容器之类的安装基本上象芯片元件一样安装。另外，可以采用进行激光修整而同时使用厚膜焊膏的成形方法。当电阻器和电容器由厚膜焊膏构成时，可以采用与上述Si衬底相同的安装系统。
图5(b)示出的另一种系统包括以下步骤，将由Si或GaAs制成的芯片8在其面朝上的情况下安装于具有良好的导热性和机械性能的Al2O3衬底19上、利用脉冲电阻加热体在压力下对其进行结合、进行芯片元件的软熔结合、对其进行清洁、以及进行线结合。在这种情况下，通常按照与结合图5(a)所述的情况中相同的方式采用树脂封装。与图5(a)的情况相似，这里所用的树脂26为其中散有石英填料和橡胶如硅酮橡胶并且能够减小热冲击的具有低热膨胀系数的环氧树脂，或者硅酮树脂，或者按照某种状态或形式将环氧树脂和硅酮树脂混合的一种树脂。在这种系统中，直到芯片和芯片元件的安装已经完成之前一直使用处于未分割状态的大衬底，随后将大衬底分割，并且在结合引线之后在每个分割的部分上覆盖上树脂。GaAs和Al2O3的热膨胀系数彼此接近，本发明的焊膏中包含大约50％的Cu，并且通过结合在一起的Cu粒子的结构来进行结合，因此这种结构具有良好的导热性。为了进一步提高散热能力，在紧靠芯片8下方形成的金属镀覆层之下提供有热通路，因此还可以从衬底19的背部散热。将根据本发明的焊膏供向这些端子的过程通过印刷或者使用分配器来进行。根据本发明的焊膏还可以用于在引线29和Al2O3衬底19之间提供结合的焊接接合33处。
在结合Al翼片的情况中，如果可以采用非清洁型，则可用的一种系统包括以下步骤，通过分配器或印刷而以环绕着翼片的形式供给焊膏、以及使用电阻加热体、激光、光束等等在压力下进行结合，或者利用通过软熔与芯片元件同时的操作进行结合。在Al材料的情况下，镀Ni之类作为金属镀覆处理来进行。在翼片结合的情况下，为了实现非清洁型，Al形成箔状并且如此得到的箔通过电阻加热体在氮气环境中在压力下进行结合。
图5(c)示出了一个模块结构的一部分，其中电子元件安装于其中具有金属39的金属芯衬底上并且利用Al翼片31来封装。芯片13可具有朝下结构并且可以通过安装空端子45而直接结合于金属芯衬底的金属39上以便散热。结合通过LGA(引线栅极阵列)系统来进行，芯片端的垫(电极)由Ni/Au或Ag/-Pt/Ni/Au制成，而衬底端的垫(电极)由Cu/Ni/Au制成，而它们使用根据本发明的焊膏彼此相结合。在使用具有低热膨胀系数和耐热性能的聚酰亚胺衬底或者使用具有与其相似的耐热性能的组合式衬底的情况下，可以进行利用温度层级的模块安装，其中半导体装置13使用根据本发明的焊膏36直接安装。在高发热能力的芯片的情况下，也可以通过热通路将热量导向金属39。由于在每条热路中，存在彼此接触的Cu粒子，因此热量可以瞬时导向金属。就是说，这种结构具有良好的导热性。在这种情况下，同样，对于结合帽罩31的部分，也使用根据本发明的焊膏31来进行结合。焊膏部分36可以在一次操作中完成印刷。
作为将本实施例应用于电路元件的一个实例，上文对RF模块进行了描述。然而，本发明也可应用于任意一种用做各种类型的移动通讯装置所用的带通滤波器的SAW(表面声波)装置结构、PA(高频功率放大器)模块、用于监控锂电池的模块、以及其它模块和电路元件中。可以应用本发明的焊料的产品领域既不限于包括移动产品在内的便携式蜂窝电话，也不限于笔记本个人计算机等等。就是说，在当今数字化时代，本发明的焊料可以应用于能够在新型家用电器之类中用到的模块安装元件。无须多说，根据本发明的焊料可以用于使用无铅焊料的温度层级结合中。
(实施例11)
图6示出了将本发明应用于常用的塑料封装中的一个实例。按常规方式，Si芯片25的背面使用导电焊膏54结合于由42合金制成的接片53上。电路元件使用金线8之类通过线结合连接于相应的引线29上并且使用树脂5进行模塑。然后，与无铅结合设计相应，将Sn基镀层涂敷于引线上。按常规方式，熔点为183摄氏度的低共熔Sn-37Pb焊料能够用于在印刷电路板上进行安装，因此，就可以最高在220摄氏度下进行软熔结合。然而，在无铅结合的情况下，由于软熔结合使用Sn-3Ag-0.5Cu焊料(熔点：217-221摄氏度)来进行，软熔温度就变为240摄氏度左右，就是说，最高温度比常规方法的最高温度提高了大约20摄氏度。因此，就用于在Si芯片25和由42-合金制成的接片53之间形成结合的常用的耐热导电型焊膏而言，高温下的结合强度会降低，因此就会担心其可靠性受到负面影响。因此，通过使用本发明的焊膏来代替导电型焊膏，相对于模片结合而言就可以在290摄氏度左右进行无铅结合。在塑料封装中的这种应用可以应用于在其中将Si芯片和接片结合在一起的所有塑料封装结构中。关于引线的形状，在结构上有鸥翼型、扁平型、J引线型、平接引线型和无铅型。无须多说，本发明可以应用于所有这些类型。
(实施例12)
图7(a)至图7(c)示出了一个将本发明应用于高频RF模块的安装的更具体的实例。图7(a)为模块的剖视图，而图7(b)为模块的平面图，其中位于上表面的Al翼片31已拆掉。
在实际的结构中，几个MOSFET元件各自包括一个用于产生无线电波的尺寸为1×1.5毫米的芯片13，这些MOSFET元件使用朝上结合进行安装以便适应于多频带设计，并且通过元件17例如电阻器和电容器在MOSFET元件周围还形成一个用于有效产生无线电波的高频电路。芯片元件也呈小型化并且使用的是1005、0603之类。模块长度约为7毫米，宽度约为14毫米，利用高密度安装而呈小型化。
在本实施例中，只考虑焊料的功能方面，并且在所描述的一个模型中，安装有一个电路元件和一个芯片元件作为其典型代表。在这种情况下，如下文中所述，芯片13和芯片元件17通过根据本发明的焊料结合于衬底43上。Si(或GaAs)芯片13的端子通过线结合8而结合于衬底43的垫(电极)上，并且还通过通孔44和内部连线45而电连接于在衬底的背面上提供了外部连接部分的端子46上。芯片元件17焊接结合于衬底的垫上并且还通过通孔44和内部连线45而电连接于在衬底的背面上提供了外部连接部分的端子46上。芯片13上通常涂有硅酮凝胶(图中已略去)。在芯片13下方，提供有用于散热的热通路44，该热通路44通向端子42以便在背面上散热。在陶瓷衬底的情况下，热通路中装有导热性良好的Cu基材料的厚膜焊膏。当使用耐热性比较差的有机衬底时，通过使用根据本发明的焊膏，可以在250摄氏度至290摄氏度的范围内进行焊接以便用于结合芯片的背面，结合芯片元件，和在热通路内进行结合等等。另外，覆盖着整个模块的Al翼片31和衬底43通过填隙之类固定在一起。这种模块的安装通过将提供外部连接的端子46焊接结合于印刷电路板之类上而进行，并且在这种情况下，需要进行温度层级结合。
图7(c)示出的实例中，除了该FR模块之外，在印刷电路板49上还安装有BGA型半导体装置和芯片元件17。在半导体装置中，使用根据本发明的焊接膏将半导体芯片25以朝上的状态结合于接合衬底14上，而半导体芯片25的端子和接合衬底14的端子通过线结合而结合在一起，并且结合部分周围的区域进行树脂封装。举例来说，通过在290摄氏度下将焊接膏熔化5秒钟，就可以使用电阻加热体将半导体芯片25模片结合于接合衬底14上。另外，在接合衬底14的背面，形成有焊球端子30。举例来说，在焊球端子30中使用的是Sn-3Ag-0.5Cu焊料。而且，半导体装置(在本实例中为TSOP-LSI)也焊接结合于衬底49的背面，这就是所谓的双面安装的一个实例。
举例来说，作为一种双面安装方法，首先将Sn-3Ag-0.5Cu焊接膏印刷于印刷电路板49上的垫部分18中。然后，为了从半导体装置例如TSOP-LSI50的安装面这一侧进行焊接结合，对TSOP-LSI50进行定位并且在最高240摄氏度下对其进行软熔结合。接着，对芯片元件17、模块和半导体进行定位并且在最高240摄氏度下对其进行软熔结合，从而实现双面安装。常见的做法是首先对具有耐热能力的轻型元件进行软熔结合，然后对不具耐热能力的重型元件进行结合。在后面的阶段中进行软熔结合时，要求首先结合的元件的焊料不能落下，并且理想的想法是防止焊料再熔化。
在软熔并且通过软熔进行双面安装的情况下，就会产生已安装于背面上的接头的温度超过焊料的熔点的情况。然而，在大多数情况下，当安装的元件不会落下时就不存在问题。在软熔的情况下，衬底上下表面间的温度差很小，因此衬底的翘曲很小，并且，即使在焊料熔化时，由于表面张力的作用，轻型元件也不会落下。尽管上文在根据本发明的典型实例中对Cu球和Sn的组合进行了描述，但是无须多说，本发明同样适用于权利要求中所述的其它组合方式。
(实施例13)
下面，为了进一步降低RF模块的成本，在下文中对使用根据本发明的焊膏的树脂封装方法进行描述。
图8(a)示出了树脂封装方法的RF模块装配步骤，而图8(b)示出了将模块安装于印刷电路板上的二次安装和装配步骤。图9(a)至图9(d)为剖面模型图，示出了图8(a)中所示的RF模块装配步骤中的装配顺序。方形Al2O3多层陶瓷衬底43一侧的大小为100至150毫米，并且Al2O3多层陶瓷衬底43上提供有用于断开的缝隙62以便可以将其分割成相应的多个模块衬底。在要对Al2O3多层陶瓷衬底43上的每个Si芯片13进行模片结合的位置上形成有空腔61，并且空腔61的每个表面上都镀有厚Cu膜/Ni/Au或Ag-Pi/Ni/Au。就在模片结合的正下方形成有多个热通路(装有Cu厚膜导体等)44，它们连接于形成于衬底背面上的垫45上以便通过多层印刷电路板49进行散热(图9(d))。这就使得由几瓦的高输出芯片所产生的热量能够顺利散发。使用Ag-Pt厚膜导体来构成Al2O3多层衬底43上的垫材料。另外，根据接合衬底的类型和制造方法(本实施例中由Al2O3制成)，可以使用Cu厚膜导体，或者可以使用W-Ni导体或Ag-Pd导体。各自安装着芯片元件的垫部分由Ag-Pt膜/Ni/Au形成的厚镀层制成。关于形成于Si芯片背面的垫部分，在本实施例中使用的是Ti/Ni/Au薄膜。然而，垫并不限于这种结构，如常用的Cr/Ni/Au薄膜等也可用作垫。
在对Si芯片13进行模片结合和对芯片元件17进行软熔(随后将对此进行详细描述)之后，在清洁了Al2O3多层衬底后进行线结合8(图9(b))。另外，通过印刷向其提供树脂并且得到如图9(c)中所示的剖面。树脂为硅酮树脂或低弹性环氧树脂，通过刮板65进行印刷，如图10中所示，以便通过一次操作而利用树脂覆盖Al2O3多层衬底43，从而在Al2O3多层衬底43上形成一个单操作封装部分73。在树脂安装或者固化之后，通过激光之类做上识别标志。在分割衬底之后进行特征检查。图11为一个通过以下步骤完成的模块的透视图，这些步骤包括，分割Al2O3多层衬底43、将其安装于印刷电路板上、以及对其进行软熔。模块被制成具有LGA结构以便可以在印刷电路板上进行高密度安装。
下面，通过参考图8(a)中所示的RF模块装配的步骤顺序对以上描述进行补充。根据本发明的焊膏通过印刷供向芯片元件，而对于将要安装于空腔上的芯片13，利用分配器供给这种焊膏。首先，安装无源装置17，例如芯片电阻器、芯片电容器之类。接着，安装1毫米×1.5毫米的芯片13，同时通过在290摄氏度下利用加热体轻轻地而又均匀地按压Si芯片13而对其进行模片结合并且将其整平。Si芯片的模片结合和芯片元件17的软熔主要通过位于Al2O3多层衬底下方的加热体按步骤顺序进行。为了消除空隙，使用镀Sn的Cu球。在290摄氏度，Cu球有点软化而Sn在高温下流动性提高，从而激活Cu与Ni之间的反应。在这种情况下，在Cu粒子相互接触以及Cu粒子和金属镀覆部分彼此形成接触的接触部分处就会形成化合物。一旦化合物形成后，由于它们熔点很高，因此就不会再熔化，即使在250摄氏度的二次软熔温度下。另外，由于模片结合温度高于二次软熔温度，Sn就能充分润湿并充分散布开从而形成化合物。因此，在二次软熔过程中，化合物层在高温下能提供足够的强度，因而Si即使在树脂封装的结构中也不会移动。另外，即使在低熔点Sn发生再熔化的情况下，由于它已经历过更高温度下的加热，因此即使在250摄氏度的高温下它也不会流出。由于这些原因，Si芯片在二次软熔过程中就保持固定，因此模块特征不会受到Sn再熔化的影响。
下面，通过对根据本发明的焊膏的情况与常规型Pb基焊料(使得可以在290摄氏度下进行软熔)的情况进行比较，在下文中对树脂产生的影响进行描述。
在图12(a)和12(b)中，示出了在进行二次软熔(220摄氏度)以便结合于印刷电路板上的情况(与图11的安装状态相似并且焊料30的成分为一种Sn-Pb低共熔体)下，由于常规型Pb基焊料(固相线温度为245摄氏度)的流出71而在芯片元件17中产生的短路现象的模型。在模块通过包含填料的高弹性环氧树脂68封装的情况下(即，在芯片元件镀有常用于进行金属镀覆处理的Sn或Sn-Pb的情况下，由于Sn-Pb低共熔体相的形成，焊料再熔化的熔点降至180摄氏度左右)，短路由于在180摄氏度下使用树脂的弹性模量而在该树脂的压力下引起，在180摄氏度下焊料的流出达1000MPa。尽管Pb基焊料的熔点最初为245摄氏度的固相线温度，但由于芯片元件的垫上镀有Sn-Pb焊料以及衬底侧镀有Au，因而它降至180摄氏度左右。因此，Pb基焊料在二次软熔过程中(220摄氏度)处于再熔化状态。当Pb基焊料从固体变为液体时，在焊料中就会突然发生3.6％的体积膨胀。在芯片元件一侧形成一个焊脚的Pb基焊料76的再熔化膨胀压力70和树脂压力69以很大的力相互平衡并且使得作为结构上的脆弱部分的在芯片上表面与树脂之间形成的界面发生剥落，从而使得焊料流出71。因此，与对面一侧的垫发生短路的概率很高(70％)。还发现通过降低在高温下(180摄氏度)所确定的树脂的弹性模量，就可以减小这种短路现象的发生率。由于对于环氧树脂的软化存在限制，研究发现通过向软硅酮树脂中加入填料之类可以增加弹性模量。因此，人们发现当在180摄氏度下的弹性模量不高于10Mpa时，将不会发生焊料的流出71。当在180摄氏度下弹性模量增加至200Mpa时，短路发生的概率为2％。鉴于上述原因，在再熔化的焊料结构中，要求树脂的弹性模量在180摄氏度下不超过200MPa。
然后，对于根据本发明的焊膏结构，在图13中示出了由流出产生的影响，同时将其与常规型焊料进行了比较。如上所述，当使用根据本发明的焊膏进行结合时，Sn在熔化的部分中所占的体积约为一半，并且部分也是因为Sn自身的膨胀值很小，因此焊料的体积膨胀比呈现大小为1.4％的很小的值，只有Pb基焊料的膨胀比的1/2.6倍。另外，如图13中所示的模型所示，Cu粒子以点接触状态结合在一起，即使在Sn熔化时，树脂的压力也能通过受约束的Cu粒子的反应而得到平衡，因此焊接部分不会发生破碎，就是说，可以期望一种截然不同于焊料熔化的情况中的现象。就是说，可以期望由于Sn的流出而在垫(电极)之间发生短路的概率很低。因此，即使使用按照设计甚至当加入填料时也会变得有些软的环氧树脂，也能防止焊料的流出。根据图13的结果，假定Sn完全熔化并且容许树脂的弹性模量与体积膨胀比成反比，则允许的树脂弹性模量变为500Mpa。实际上，可以期望Cu粒子的反应能够产生效果，因而可以期望即使使用具有高弹性模量的树脂时也不会发生流出。在可以使用环氧树脂的情况下，衬底的分割可以通过机械方式进行，而不需要利用激光等在树脂中进行切割，因此还可以提高生产率和效率。
上述的模块安装方法也可以应用于其它的陶瓷衬底、有机金属芯衬底和组合式衬底。另外，芯片元件既能够按照朝上方式进行结合，又能够按照朝下方式进行结合。关于模块，本发明还可应用于表面声波(SAW)模块、功率MOSIC模块、存储模块、多芯片模块等等。
(实施例14)
下面，对将本发明应用于高输出芯片例如马达驱动器IC的树脂封装中的一个实例进行描述。图14(a)为高输出树脂封装的平面图，其中引线框架51和散热板52结合在一起并填隙。图14(b)为封装的剖视图。图14(c)为图14(b)中的圆圈部分的局部放大图。在这个实例中，半导体芯片25使用根据本发明的焊接膏结合于散热板(散热片)52上。引线51和半导体芯片25的端子通过线结合8而结合在一起并且使用树脂封装。引线由Cu基材料制成。
图15为高输出树脂封装的步骤的流程图。首先，通过供给焊接膏3而将半导体芯片25模片结合于通过填隙连接的引线框架51和散热板52上。然后，如图中所示，利用引线51、金线8之类对通过模片结合方法进行结合的半导体芯片25继续进行线结合。随后，在挡板切割之后进行树脂封装并进行Sn基焊料镀覆。然后，进行引线切割和引线成形加工并且进行散热板切割，从而完成封装。Si芯片的背面垫可以通过常用的材料，例如Cr-Ni-Au、Cr-Cu-Au和Ti-Pt-Au进行金属镀覆。即使在含Au量较大的情况下，只要形成具有高Au-Sn熔点的富Au化合物，就能得到良好的效果。关于模片结合，它在通过印刷供给焊膏之后，在300摄氏度下使用初始压力为1kgf的电阻加热体进行5秒钟。
对于大型芯片，优选地，在特别硬的Zn-Al基焊料的情况下，通过加入橡胶和低膨胀填料而保证高可靠性。
(实施例15)
对于BGA和CSP的实例，图16(a)和16(b)示出了芯片25和接合衬底14的封装，这种封装通过使用甚至在270摄氏度下也能保持强度的Cu球80进行无Pb焊料的温度层级结合而实现。按照常规，温度层级结合使用高熔点Pb-(5-10)Sn焊料来进行以便将芯片和陶瓷接合衬底结合在一起。然而，当要使用无Pb焊料时，就没有方法能够代替常规的方法。因此，提供了这样一种结构，在这种结构中，利用Sn基焊料和由其形成的化合物，结合部分在软熔时不会熔化，因此甚至当焊料部分熔化时也能保持结合强度。图16(a)示出了BGA/CSP的剖面模型，其中作为一种有机衬底，使用组合式衬底来用作接合衬底14，尽管组合式衬底、金属芯衬底、陶瓷衬底等等都可以考虑使用。关于突出部的形状，有球形突出部(图16(b))、线结合突出部(图16(c))和具有易于变形结构的镀Cu突出部(图16(d))。外部连接端子为Cu垫或者呈球或焊膏形式的在镀有Ni/Au部分83上形成的Sn-Ag-Cu基焊接部分30。
在图16(a)所示的情况中，通过以下步骤可以得到能够承受软熔的结合：利用气相沉积、镀覆、焊膏或者包括金属球和焊球在内的复合焊膏将Sn送往Si芯片25侧的薄膜垫82上；通过热压力结合方法将金属球80例如Cu、Ag、Au的球、镀Au的Al球、金属镀覆的有机树脂球与其结合，从而在与薄膜垫材料(Cu、Ni、Ag等)相接触的接触部分84处或该接触部分附近形成带有Sn的金属间化合物84。接着，将在以上芯片上形成的球垫83定位于接合衬底(Al2O3、AlN、有机、组合式衬底或者金属芯衬底)14的垫上，该垫上已预先供有包括金属球、焊料(Sn、Sn-Ag、Sn-Ag-Cu、Sn-Cu等等，或者包含In、Bi和Zn中的至少一种的焊料)和球的焊膏，并且进行热压力结合，以便类似地，形成一种接合衬底的垫83与Sn的金属化合物84，从而可以提供一种能够承受280摄氏度的结构。即使当突出部高度不同时，这种不同也可以由复合焊膏进行补偿。因此，就可以得到高可靠性的BGA或CSP，其中作用于每个焊膏突出部和Si芯片垫上的应力负荷很小，因此突出部的使用寿命就会增加，并且其中为了提供机械保护免受下落冲击，使用具有优良的流动性、处于50至15000MDa范围内的杨氏模量和10至60×10-6/摄氏度的热膨胀系数的无溶剂树脂81形成填料。
对图16(b)至图16(d)的方法在下面进行描述。
图17(a)至图17(c)示出了通过图16(b)中所示的Cu球80的系统将Si芯片25和接合衬底14结合在一起的结合方法。尽管在这种情况下芯片20上的电极端子82由Ti/Pt/Au制成，但材料并不限于Ti/Pt/Au。在晶片处理阶段，将Sn镀层、Sn-Ag-Cu基焊料或者包括金属球和焊球的复合焊膏85送至在每个芯片上形成的薄膜垫82上。提供Au的目的主要是用来防止表面氧化，Au的厚度不超过0.1微米。因此，Au溶解于熔化后处于固溶体状态的焊料中。关于Pt-Sn化合物层，存在多种化合物例如Pt3Sn和PtSn2。当球80的直径较大时，需要采用能够供给厚焊料85的印刷方法以便将球固定。另外，也可以使用预先镀覆的焊料的球。
图17(a)示出的状态中，在将焊剂4涂敷于镀有Sn的端子23上后，150微米的金属球(Cu球)80通过金属-掩模引导器进行定位和固定。为了保证晶片或芯片上的所有的球都能与薄膜垫82的中心部分形成正接触，通过扁平脉冲电流电阻加热体之类在290摄氏度下进行5秒钟的压力下的熔化。由于芯片中的Cu球80的尺寸不同，一些球不能与垫部分形成接触。然而，在这些球靠近垫部分的情况下，形成合金层的概率就会变高，尽管这要取决于Cu在高温下的塑性变形。即使存在少许突出部通过Sn层与垫部分接触而没有形成合金层，只要大多数突出部形成合金层就不会存在问题。在复合焊膏34的情况下，即使当Cu球80没有与垫部分形成接触时，垫部分也会通过在结合后形成的合金层与Cu球相连接，因此即使在高温下也能保证强度。
图17(b)中示出了熔化后电极部分的剖面。Cu球与端子形成接触，而接触部分84通过Pt-Sn和Cu-Sn化合物进行结合。即使在接触部分没有通过化合物完全结合的情况下，也会存在由于后续步骤中的加热、加压等措施因而生成合金层的这样一种情况，因此可以实现其连接。尽管Sn焊脚在周边区域形成，Sn通常不能一直在整个Cu上润湿并散布。在球的结合完成后，对芯片的每个晶片进行清洁(在晶片的情况下，将晶片切开以为每个芯片所用)，然后利用脉冲电流电阻加热体吸引芯片的背面，球端子被定位和固定于在组合式接合衬底14的电极端子83上形成的复合焊膏36上，并且在喷射氮气的同时在290摄氏度下进行5秒钟的压力下熔化。当后续步骤中不进行树脂填充时，可以使用焊剂。
图17(c)示出了进行了压力下熔化后得到的剖面。从芯片侧的电极端子82到接合衬底侧的电极端子83，所有的高熔点金属和金属间化合物41等等接连地彼此相连接，因此即使在后续的软熔步骤中也不会发生剥落。由于球突出部的高度不同，一些突出部不能与接合衬底上的垫形成接触。然而，由于这些球突出部通过金属间化合物84相连接，因此即使在软熔过程中也不会产生问题。
图16(c)示出了通过热压力结合(在一些情况下，可以应用超声波)将Si芯片侧的线结合端子(Cr/Ni/Au，等等)48和由Cu、Ag或者Au之类形成的线突出端子86之类结合在一起。线突出端子的特征在于其通过毛细管作用而变形的形状及其撕裂的颈部。尽管在某些当中，撕裂的颈部的高度差别很大，但是在加压过程中不规则的高度已经得到平整，且由于其通过混合焊膏进行结合，因此不会产生问题。关于线突出端子的材料，可以采用能够与Sn良好润湿并且较软的Au、Ag、Cu和Al材料。在Al的情况下，其用途限于能与Sn良好润湿的焊料并且选择范围很窄。然而，可以使用Al。与图16(b)中所示的情况相似，由于狭隙的清洁在操作中会产生困难，所以前提是使用非清洁方法。在定位之后，同样就可以通过在喷射氮气的同时进行热压力结合而形成由Sn和接合衬底的垫形成的金属间化合物84，同样可以形成由接合衬底电极与Sn形成的金属间化合物41，因此就可以得到一种能够承受280摄氏度的结合结构，与图16(b)的情况相似。
在图18(a)和18(b)中示出了生产图16(d)的结构的方法。这种方法为一种系统，在这种系统中，在晶片处理方法中，通过Si芯片25的半导体装置上的Cu端子87、聚酰亚胺绝缘膜90之类进行重新安置，并且在这种系统中，随后通过Cu镀层88形成突出部。使用光致抗蚀剂89和Cu镀层技术，提供了一种镀Cu的突出部结构91，该结构并不是简单的突出部，而是具有易于在应力作用下沿平面方向变形的薄颈部。图18(a)为晶片处理方法中形成的模型的剖面图，其中，为了保证在重新设置的端子上不会产生应力集中，使用光致抗蚀剂89和镀层形成一种易于变形的结构，随后将光致抗蚀剂除去以便可以形成Cu突出部。图18(b)示出了通过以下步骤利用Cu6Sn5的金属间化合物84在Cu突出部91与Cu端子之间形成的结合部分的剖面，这些步骤包括：在接合衬底14上涂上Cu和Sn的复合焊膏、定位芯片的Cu突出部91、以及在不使用焊剂的情况下在氮气环境中对其加压加热(在290摄氏度下进行5秒钟)。
(实施例16)
下面，为了检验包括于焊接膏中的金属球(选择Cu为典型成分)与焊球(选择Sn为典型成分)的比率的适当范围，对Sn与Cu的重量比(选择Sn为典型成分)、Sn与Cu(Sn/Cu)的重量比进行变化。检验结果如图19中所示。关于评价方法，根据接触情况和/或Cu粒子的接近情况等等，对软熔后的结合部分的剖面进行观察并且检验混合的成分的适当数量。这里所用的焊剂为常用的非清洁型。关于Cu和Sn的粒子尺寸，使用20至40微米的比较大的粒子。结果发现，Sn/Cu比率范围优选0.6至1.4的范围，并且更优选0.8至1.0的范围。除非粒子尺寸最多为50微米或者更小，否则不可能采用精细设计(相对于间距、每个端子的直径以及其间的距离而言)，易于使用的是20至30微米的水平。也使用5至10微米的精细粒子来作为以上精细设计的极限粒子尺寸。然而，在尺寸过于精细的情况下，由于表面积增加并且由于焊剂的还原能力受到限制，就会产生诸如焊球剩余以及由于Cu-Sn合金化的加速而失去Sn的软度特征等问题。焊料(Sn)不涉及粒子尺寸的问题，因为它最终会熔化。然而，在焊膏状态下，要求Cu球和Sn焊球均匀散布，以便达到使两种球的粒子尺寸处于同一水平的基本要求。另外，需要在Cu粒子的表面上镀上Sn使涂层厚度达1微米左右以便使得焊料变得容易润湿。这就使得焊剂上的负担能够得以降低。
为了降低复合焊剂的刚性，有效的做法是将软的金属镀覆的塑料球散布于金属球和焊球中。特别地，在硬金属的情况下，这种做法能够有效提高可靠性，因为软塑料球起到降低变形和热冲击的作用。类似地，通过散布金属镀覆于复合焊料中的低热膨胀的物质，如不胀钢、二氧化硅、氮化铝和碳化硅，就能够降低接头中的应力，因此可以期望得到高可靠性。这里，合金指的是能够降低其熔点而非其机械性能的新材料。尽管合金一般为硬质材料，但是合金的这种性能可以通过散布软质金属球如金属镀覆的Al、塑料球等等而得以改善。
尽管由本发明的发明人做出的本发明结合一些实施例进行了说明，但是本发明并不限于上述实施例，而可以在不背离本发明的要旨的情况下做出各种改动。
另外，鉴于上述实施例中所公开的各个方面，扼要重述以下本发明的典型构成，它们如下：
(1)在一种包括电子元件和一个在上面安装着电子元件的安装衬底的电子装置中，电子元件的电极和安装衬底的电极通过由包括Sn基焊球和金属球的焊料形成的焊接结合部分相连接，其中金属球的熔点高于Sn基焊球的熔点，并且其中每个金属球的表面覆盖有一个Ni层而Ni层上覆盖有一个Au层。
(2)在构成(1)中所述的电子装置中，金属球为Cu球。
(3)在构成(1)中所述的电子装置中，金属球为Al球。
(4)在构成(1)中所述的电子装置中，金属球为Ag球。
(5)在构成(1)中所述的电子装置中，金属球为从包括Cu合金球、Cu-Sn合金球、Ni-Sn合金球、Zn-Al基合金球和Au-Sn基合金球的组中选定的任意一种。
(6)在构成(1)中所述的电子装置中，金属球包括Cu球和Cu-Sn合金球。
(7)在构成(1)至(6)中的任一项中所述的电子装置中，金属球的直径为5微米至40微米。
(8)在构成(1)至(7)中的任一项中所述的电子装置中，在空气中在等于或高于240摄氏度的焊接温度下，Au层的功能是防止金属球发生氧化，而Ni层的作用是防止Au层扩散入金属球中。
(9)在构成(8)中所述的电子装置中，金属球为Cu球而Ni层的作用是防止形成通过Cu球与Sn基焊球之间的反应而产生的Cu3Sn化合物。
(10)在构成(1)至(6)中的任一项中所述的电子装置中，Ni层具有从等于或高于0.1微米至等于或低于1微米的厚度。
(11)在构成(1)至(6)中的任一项中所述的电子装置中，Au层具有从等于或高于0.01微米至等于或低于0.1微米的厚度。
(12)在一种包括半导体装置和一个在上面安装着半导体装置的安装衬底的电子装置中，其中半导体装置的电极和安装衬底的电极利用各自通过使焊料经受软熔而形成的结合部分彼此相连接，其中焊料包括Sn基焊球和金属球，金属球的熔点高于Sn基焊球的熔点，每个金属球上覆盖有一个Ni层而Ni层上覆盖有一个Au层，并且各金属球通过由金属和Sn构成的化合物而结合在一起。
(13)在构成(12)中所述的电子装置中，金属球为Cu球。
(14)在构成(12)中所述的电子装置中，在结合部分中，金属球通过由金属和Sn构成的化合物而结合在一起。
(15)在一种包括半导体装置、一个在上面安装着半导体装置的第一衬底以及一个在上面安装着第一衬底的第二衬底的电子装置中，其中半导体装置的电极和第一衬底的电极利用各自通过使焊料经受软熔而形成的结合部分彼此相连接，其中焊料包括Sn基焊球和金属球，金属球的熔点高于Sn焊球的熔点，每个金属球上覆盖有一个Ni层而Ni层上覆盖有一个Au层，而且，第一衬底的电极和第二衬底的电极通过各自由Sn-Ag基焊料、Sn-Ag-Cu基焊料、Sn-Cu基焊料和Sn-Zn基焊料中的至少任意一种形成的结合部分彼此相连接。
(16)在构成(15)中所述的电子装置中，第一衬底的电极和第二衬底的电极通过由Sn-(2.0-3.5)Ag-(0.5-1.0)Cu焊料形成的结合部分彼此相连接。
(17)在一种包括半导体芯片和一个在上面安装着半导体芯片的安装衬底的电子装置中，其中衬底的结合端子通过线结合与半导体芯片的一侧表面上形成的结合端子相连接，而半导体芯片的另一侧表面和衬底利用各自通过使焊料经受软熔而形成的结合部分彼此相连接，其中焊料包括Sn基焊球和金属球，金属球的熔点高于Sn基焊球的熔点，每个金属球上覆盖有一个Ni层而Ni层上覆盖有一个Au层，并且各金属球通过由金属和Sn构成的化合物而结合在一起。
(18)在构成(17)中所述的电子装置中，衬底具有位于与形成有结合端子的衬底表面相对的背面上的外部结合端子，而外部结合端子由Sn-Ag基焊料、Sn-Ag-Cu基焊料、Sn-Cu基焊料和Sn-Zn基焊料中的至少任意一种形成。
(19)在一种用于制作包括电子元件、一个在上面安装着电子元件的第一衬底以及一个在上面安装着第一衬底的第二衬底的电子装置的方法中，其中这种方法包括一个第一步骤和一个第二步骤，在第一步骤中，电子元件的电极和第一衬底的电极通过使第一无铅焊料在等于或高于240摄氏度并且等于或低于电子元件的耐热温度的温度下经受软熔而彼此相连接，其中第一无铅焊料包括Sn基焊球和金属球，金属球的熔点高于Sn基焊球的熔点，每个金属球上覆盖有一个Ni层而Ni层上覆盖有一个Au层，而在第二步骤中，上面安装着电子元件的第一衬底和第二衬底通过使第二无铅焊料在低于第一步骤的软熔温度的温度下经受软熔而彼此结合。
(20)在构成(19)中所述的用于制造电子装置的方法中，第一无铅焊接的软熔在空气中进行。
(21)在构成(19)中所述的用于制造电子装置的方法中，第一无铅焊接的软熔在等于或高于270摄氏度至等于或低于300摄氏度范围内的温度下进行。
(22)在构成(19)中所述的用于制作电子装置的方法中，第一衬底与第二衬底的结合通过使用Sn-Ag基焊料、Sn-Ag-Cu基焊料和Sn-Zn基焊料作为第二无铅焊料来进行。
(23)在构成(22)中所述的用于制作电子装置的方法中，第一衬底与第二衬底的结合通过使用Sn-(2.0-3.5)Ag-(0.5-1.0)Cu焊料作为Sn-Ag-Cu基焊料来进行。
下面对通过本发明的典型基本特征而得到的有利效果进行简短描述。
根据本发明，可以提供能够在温度层级结合中在高温下保持结合强度的焊料。特别地，可以提供考虑到空气中的无铅焊接连接而开发的焊接膏、焊接结合方法及焊接联接结构。
另外，根据本发明，可以提供一种使用能够在高温下保持结合强度的焊料的温度层级结合方法。特别地，可以提供温度层级结合方法，即使当在空气中使用无铅焊接材料进行焊接时，也能够在高温端结合部分中保持结合可靠性。
此外，根据本发明，可以提供一种具有能够在高温下保持结合强度的结合部分的电子装置。特别地，可以提供电子装置，即使当在空气中使用无铅焊接材料进行焊接时，也具有高温端结合部分的结合可靠性。

Claims (8)

1.一种制造电子装置的方法，其中该电子装置具有在上面安装着芯片元件和半导体芯片的衬底，所述方法包括：
通过焊料将芯片元件焊接到所述衬底，其中焊料包括Sn基焊球和覆盖有Ni层和Au层的金属球。
2.如权利要求1所述的制造电子装置的方法，其特征在于，焊接温度大于Sn基焊球的熔化温度，小于金属球的熔化温度。
3.如权利要求1所述的制造电子装置的方法，其特征在于，所述金属球是Cu球。
4.如权利要求1所述的制造电子装置的方法，其特征在于，金属球是从以下中任选的一种：Ag球、Au球、Al球、N i球、Cu合金球、Cu-Sn合金球、Ni-Sn合金球。
5.如权利要求1所述的制造电子装置的方法，其特征在于，Sn基焊球是从以下中任选的一种：Sn、Sn-Cu基焊料、Sn-Ag基焊料、Sn-Ag-Cu基焊料。
6.如权利要求1或2所述的制造电子装置的方法，其特征在于，芯片元件和衬底通过由所述金属和所述Sn制成的金属间化合物连接在一起。
7.如权利要求6所述的制造电子装置的方法，其特征在于，所述金属间化合物将金属球相互结合在一起。
8.如权利要求6所述的制造电子装置的方法，其特征在于，所述金属间化合物包括Cu6Sn5.
CNB2006101628672A 2002-03-08 2003-03-10 一种制造电子装置的方法 Expired - Fee Related CN100440471C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002064250A JP4416373B2 (ja) 2002-03-08 2002-03-08 電子機器
JP64250/2002 2002-03-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB031201512A Division CN1295783C (zh) 2002-03-08 2003-03-10 电子装置

Publications (2)

Publication Number Publication Date
CN1983542A true CN1983542A (zh) 2007-06-20
CN100440471C CN100440471C (zh) 2008-12-03

Family

ID=28034868

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB031201512A Expired - Fee Related CN1295783C (zh) 2002-03-08 2003-03-10 电子装置
CNB2006101628672A Expired - Fee Related CN100440471C (zh) 2002-03-08 2003-03-10 一种制造电子装置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB031201512A Expired - Fee Related CN1295783C (zh) 2002-03-08 2003-03-10 电子装置

Country Status (5)

Country Link
US (2) US20040007384A1 (zh)
JP (1) JP4416373B2 (zh)
KR (1) KR100629298B1 (zh)
CN (2) CN1295783C (zh)
TW (1) TWI233684B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996969A (zh) * 2009-08-24 2011-03-30 株式会社日立制作所 半导体装置以及车载交流发电机
CN109599334A (zh) * 2017-09-30 2019-04-09 株洲中车时代电气股份有限公司 用于绝缘栅双极晶体管的制造方法
CN112222672A (zh) * 2020-10-09 2021-01-15 哈尔滨工业大学（深圳） 一种低温封装用复合材料及其制备方法、及封装方法
CN113436981A (zh) * 2021-06-29 2021-09-24 山东宝乘电子有限公司 一种在功率mosfet芯片的栅接触区制作焊球的方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548114B1 (ko) * 2000-12-21 2006-02-02 가부시키가이샤 히타치세이사쿠쇼 땜납 박 및 반도체 장치 및 전자 장치
JP3813079B2 (ja) * 2001-10-11 2006-08-23 沖電気工業株式会社 チップサイズパッケージ
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
JP3757881B2 (ja) * 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
JP2003347742A (ja) * 2002-05-27 2003-12-05 Hitachi Ltd 多層回路基板とその製造法及び多層回路用基板並びに電子装置
JP3867639B2 (ja) * 2002-07-31 2007-01-10 株式会社デンソー 混成集積回路装置
JP3918779B2 (ja) * 2003-06-13 2007-05-23 松下電器産業株式会社 非耐熱部品のはんだ付け方法
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
EP1591191B1 (en) * 2004-02-20 2008-04-02 Tanaka Kikinzoku Kogyo K.K. Joining method by Au-Sn brazing material, its thickness being i.a. dependent on the Sn-content
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
JP4891556B2 (ja) * 2005-03-24 2012-03-07 株式会社東芝 半導体装置の製造方法
JP4624172B2 (ja) * 2005-04-28 2011-02-02 三菱電機株式会社 高周波回路モジュール
JP4421528B2 (ja) * 2005-07-28 2010-02-24 シャープ株式会社 半田付け実装構造およびその製造方法、並びにその利用
JP4040644B2 (ja) * 2005-07-28 2008-01-30 シャープ株式会社 半田付け実装構造の製造方法および半田付け実装方法
JP4945974B2 (ja) * 2005-09-09 2012-06-06 大日本印刷株式会社 部品内蔵配線板
KR100722645B1 (ko) * 2006-01-23 2007-05-28 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법
US20070238283A1 (en) * 2006-04-05 2007-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Novel under-bump metallization for bond pad soldering
JP2007287712A (ja) * 2006-04-12 2007-11-01 Oki Electric Ind Co Ltd 半導体装置、半導体装置の実装構造、及びそれらの製造方法
JP5130666B2 (ja) * 2006-06-29 2013-01-30 大日本印刷株式会社 部品内蔵配線板
DE102007038217A1 (de) * 2007-08-13 2009-02-19 Behr Gmbh & Co. Kg Verfahren zum Beloten eines Werkstückes, Vorrichtung zur Durchführung des Verfahrens und Werkstück, belotet nach dem Verfahren
US8211752B2 (en) * 2007-11-26 2012-07-03 Infineon Technologies Ag Device and method including a soldering process
WO2009110095A1 (ja) * 2008-03-07 2009-09-11 富士通株式会社 導電材料、導電ペースト、回路基板、及び半導体装置
US8709870B2 (en) * 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
JP5075222B2 (ja) * 2010-05-11 2012-11-21 Ｔｄｋ株式会社 電子部品及びその製造方法
JP5699472B2 (ja) * 2010-07-27 2015-04-08 富士通株式会社 はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法
JP2011071560A (ja) * 2011-01-11 2011-04-07 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法
JP5732880B2 (ja) * 2011-02-08 2015-06-10 株式会社デンソー 半導体装置及びその製造方法
US9735126B2 (en) * 2011-06-07 2017-08-15 Infineon Technologies Ag Solder alloys and arrangements
CN102347313A (zh) * 2011-09-30 2012-02-08 常熟市广大电器有限公司 一种集成电路芯片的封装结构
US10784221B2 (en) * 2011-12-06 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of processing solder bump by vacuum annealing
CN103188883B (zh) * 2011-12-29 2015-11-25 无锡华润安盛科技有限公司 一种金属框架电路板的焊接工艺
JP6154110B2 (ja) * 2012-01-20 2017-06-28 京セラ株式会社 実装基板
JP5943066B2 (ja) * 2012-03-05 2016-06-29 株式会社村田製作所 接合方法および接合構造体の製造方法
CN103391691B (zh) * 2012-05-10 2016-08-10 深南电路有限公司 电路板及其制造方法
US8878355B2 (en) 2012-10-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structure and process
TWI476883B (zh) 2012-11-15 2015-03-11 Ind Tech Res Inst 焊料、接點結構及接點結構的製作方法
FI126174B (en) 2012-12-04 2016-07-29 Valmet Automation Oy Tissue measurement
US9520347B2 (en) 2013-05-03 2016-12-13 Honeywell International Inc. Lead frame construct for lead-free solder connections
WO2014205193A1 (en) * 2013-06-21 2014-12-24 University Of Connecticut Low-temperature bonding and sealing with spaced nanorods
JP2015056641A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置及びその製造方法
KR101858884B1 (ko) 2013-11-05 2018-05-16 센주긴조쿠고교 가부시키가이샤 Cu 핵 볼, 땜납 페이스트, 폼 땜납 및 납땜 조인트
KR20160121562A (ko) 2014-02-20 2016-10-19 허니웰 인터내셔날 인코포레이티드 무연 솔더 조성물
JP6354467B2 (ja) * 2014-09-01 2018-07-11 株式会社デンソー 半導体装置
JP6648468B2 (ja) * 2014-10-29 2020-02-14 Tdk株式会社 Ｐｂフリーはんだ及び電子部品内蔵モジュール
JP6287759B2 (ja) * 2014-10-30 2018-03-07 トヨタ自動車株式会社 半導体装置とその製造方法
JP6281468B2 (ja) * 2014-10-30 2018-02-21 トヨタ自動車株式会社 半導体装置とその製造方法
EP3124947B1 (de) * 2015-07-31 2018-12-05 Kistler Holding AG Drucksensor
MY184948A (en) * 2015-09-07 2021-04-30 Hitachi Chemical Co Ltd Copper paste for joining, method for producing joined body, and method for producing semiconductor device
JP6330786B2 (ja) * 2015-11-16 2018-05-30 トヨタ自動車株式会社 半導体装置の製造方法
US11094661B2 (en) * 2015-11-16 2021-08-17 Kabushiki Kaisha Toyota Chuo Kenkyusho Bonded structure and method of manufacturing the same
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
DE102017104886A1 (de) * 2017-03-08 2018-09-13 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
CN107335879B (zh) * 2017-06-21 2019-11-08 深圳市汉尔信电子科技有限公司 一种面阵列的封装方法
US10586782B2 (en) 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
US10779404B2 (en) * 2018-04-12 2020-09-15 Dell Products L.P. Circuit board pad resonance control system
US10806026B2 (en) 2018-07-12 2020-10-13 International Business Machines Corporation Modified PCB vias to prevent burn events
WO2020111321A1 (ko) * 2018-11-29 2020-06-04 주식회사 웨이브피아 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법
CN111526673A (zh) 2019-02-01 2020-08-11 泰拉丁公司 保持电路板的形状
WO2020194592A1 (ja) * 2019-03-27 2020-10-01 三菱電機株式会社 接合構造体およびこれを用いた半導体装置ならびに半導体装置の製造方法
CN114451073A (zh) * 2019-07-22 2022-05-06 阿沙芬堡应用技术大学 具有改进的可焊性的电连接焊盘
KR20220040307A (ko) * 2020-09-23 2022-03-30 삼성전자주식회사 하이브리드 접합 구조물, 이를 포함한 반도체 소자, 및 반도체 소자 제조방법
TWI748668B (zh) * 2020-09-29 2021-12-01 頎邦科技股份有限公司 軟性電路板之佈線結構
JP2022129553A (ja) * 2021-02-25 2022-09-06 セイコーエプソン株式会社 センサーモジュール
FR3138594A1 (fr) * 2022-07-26 2024-02-02 Safran Electronics & Defense Procédé d’assemblage d’un composant électronique dans un circuit imprimé, procédé de fabrication d’un circuit imprimé multicouche et circuit imprimé obtenu par ce procédé
US20240229983A9 (en) * 2022-10-19 2024-07-11 Baker Hughes Oilfield Operations Llc Welding process for side pocket mandrel

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US5520752A (en) * 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
KR0185305B1 (ko) * 1995-12-12 1999-05-15 구자홍 저융점 솔더 페이스트
WO1998056217A1 (fr) * 1997-06-04 1998-12-10 Ibiden Co., Ltd. Element de brasage tendre pour cartes a circuit imprime
JP2915888B1 (ja) * 1998-01-28 1999-07-05 日本特殊陶業株式会社 配線基板及びその製造方法
US6235996B1 (en) * 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
JPH11307565A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp 半導体装置の電極およびその製造方法ならびに半導体装置
JP2000091383A (ja) * 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
JP3514670B2 (ja) * 1999-07-29 2004-03-31 松下電器産業株式会社 半田付け方法
TWI230104B (en) * 2000-06-12 2005-04-01 Hitachi Ltd Electronic device
KR100548114B1 (ko) * 2000-12-21 2006-02-02 가부시키가이샤 히타치세이사쿠쇼 땜납 박 및 반도체 장치 및 전자 장치
US6689488B2 (en) * 2001-02-09 2004-02-10 Taiho Kogyo Co., Ltd. Lead-free solder and solder joint
US6689680B2 (en) * 2001-07-14 2004-02-10 Motorola, Inc. Semiconductor device and method of formation
US6602777B1 (en) * 2001-12-28 2003-08-05 National Central University Method for controlling the formation of intermetallic compounds in solder joints
JP3757881B2 (ja) * 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996969A (zh) * 2009-08-24 2011-03-30 株式会社日立制作所 半导体装置以及车载交流发电机
CN101996969B (zh) * 2009-08-24 2012-11-28 株式会社日立制作所 半导体装置以及车载交流发电机
CN109599334A (zh) * 2017-09-30 2019-04-09 株洲中车时代电气股份有限公司 用于绝缘栅双极晶体管的制造方法
CN112222672A (zh) * 2020-10-09 2021-01-15 哈尔滨工业大学（深圳） 一种低温封装用复合材料及其制备方法、及封装方法
CN113436981A (zh) * 2021-06-29 2021-09-24 山东宝乘电子有限公司 一种在功率mosfet芯片的栅接触区制作焊球的方法

Also Published As

Publication number Publication date
US20060145352A1 (en) 2006-07-06
KR100629298B1 (ko) 2006-09-29
CN1295783C (zh) 2007-01-17
TW200402135A (en) 2004-02-01
KR20030074280A (ko) 2003-09-19
CN1444273A (zh) 2003-09-24
US20040007384A1 (en) 2004-01-15
JP2003264366A (ja) 2003-09-19
TWI233684B (en) 2005-06-01
JP4416373B2 (ja) 2010-02-17
CN100440471C (zh) 2008-12-03

Similar Documents

Publication Publication Date Title
CN100440471C (zh) 一种制造电子装置的方法
CN100421861C (zh) 焊料
JP3558063B2 (ja) はんだ
US7722962B2 (en) Solder foil, semiconductor device and electronic device
JP3736452B2 (ja) はんだ箔
JP4096992B2 (ja) 半導体モジュールの製造方法
JP2002307188A (ja) Ｚｎ−Ａｌ系はんだを用いた製品
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
JP4432541B2 (ja) 電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: HITACHI LTD.

Effective date: 20121031

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121031

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20140310