CN113436981A - 一种在功率mosfet芯片的栅接触区制作焊球的方法 - Google Patents
一种在功率mosfet芯片的栅接触区制作焊球的方法 Download PDFInfo
- Publication number
- CN113436981A CN113436981A CN202110724518.XA CN202110724518A CN113436981A CN 113436981 A CN113436981 A CN 113436981A CN 202110724518 A CN202110724518 A CN 202110724518A CN 113436981 A CN113436981 A CN 113436981A
- Authority
- CN
- China
- Prior art keywords
- gate
- solder
- mosfet
- balls
- power mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000005476 soldering Methods 0.000 claims abstract description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052802 copper Inorganic materials 0.000 claims abstract description 26
- 239000010949 copper Substances 0.000 claims abstract description 26
- 229910052718 tin Inorganic materials 0.000 claims abstract description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims abstract description 13
- 238000005245 sintering Methods 0.000 claims abstract description 11
- 238000003466 welding Methods 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract description 13
- 238000012858 packaging process Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005219 brazing Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/031—Manufacture and pre-treatment of the bonding area preform
- H01L2224/0312—Applying permanent coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/03505—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/111—Manufacture and pre-treatment of the bump connector preform
- H01L2224/1112—Applying permanent coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/11505—Sintering
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种在功率MOSFET芯片的栅接触区制作焊球的方法，是在常用锡膏内添加了高熔点的金属球，配置成定制焊锡膏，并将该焊锡膏点在MOSFET晶圆片的每个栅极金属化区域，通过烧结形成焊球凸点，然后进行晶圆片的切割，使得每个MOSFET芯片单元的栅极预先形成了具有支撑能力的焊球凸点。由于此时所形成的焊球凸点不会受到铜片的施压，焊球凸点中的焊锡熔融后仅收缩于金属球表面而不会横向扩展，因此点在栅极上的焊锡膏量的控制及位置控制要求远没有在封装过程中严苛，所形成的焊球凸点在后续封装制程中可以直接与铜片进行钎焊，为取代功率MOSFET器件封装时采用的引线键合技术奠定了基础，降低了钎焊工艺的实施难度。
Description
技术领域
本发明基于半导体功率器件的封装而提出，具体涉及一种在功率MOSFET芯片的栅接触区制作焊球的方法。
背景技术
在现有技术中功率器件的封装其内部芯片与引线端子的互连通常采用引线键合方式实现，引线键合是指将金属丝（如铝丝、铜丝、金丝）的一端焊接在芯片的键合区，另一端焊接在引线端子上，这样就完成了功率器件内部的芯片与引线端子的互连。所以键合实际上是指内部金属丝两端的“焊接”方法，但该焊接方法并不是通常的熔焊或钎焊。
引线键合的方式一般为超声压焊或热超声压焊，二者的区别仅在于是否对压焊面加热。超声键合是金属丝在劈刀的压力下同时被施加超声能量，此时金属丝会产生形变而与被键合面产生结合力而形成键合。对于功率MOSFET而言，芯片的背面为漏极，芯片的源极和门极都在芯片正面，现有的功率MOSFET器件在封装时，通常漏极采用钎焊方式与漏极引出端子连接，而芯片的源极和门极均采用引线键合方式与各自引出端子连接。引线键合是将一根根金属丝逐一接合在芯片对应区域及引出端子上，接合时间较长，且金属丝的粗细依据电流和芯片接合区尺寸来确定的，承受振动能力较差，容易发生断裂或芯片内部的相邻短路等情况。
而钎焊工艺是在芯片连接区上点焊膏（膏状前焊料），通过铜片将芯片与引出端子连接在一起，这种工艺可以提高封装效率，也可以降低导通电阻。对于功率MOSFET器件中的芯片，因为源极面积相对较大，源极与引出端子采用钎焊方式连接相对容易些。但由于门极面积太小，采用钎焊方式连接时很容易出现门源短路或焊接不良的情况。门极连接若采用钎焊方式，需要注意以下几点：
（1）与芯片门极相连的铜片其焊接区要非常小，焊接区的尺寸必须比芯片门极尺寸小；
（2）点在芯片门极上的锡膏量要适当，太少会导致焊接面积过小甚至焊接不上，太多会造成焊锡溢出至源极处引起门源短路；
（3）点在芯片门极上的锡膏位置以及与门极连接的铜片焊盘位置都要准确，否则都易造成门源短路。
正因为如此，在现有功率MOSFET的封装方式中，门极仍然普遍采用引线键合方式来连接，使得钎焊工艺在功率MOSFET器件封装中的应用受到制约。为了解决功率MOSFET芯片门极的钎焊技术障碍，发明人提出在MOSFET芯片的制程阶段，就提前在芯片的栅接触区制作好焊球凸点，在后期封装制程中，可以利用该焊球凸点为芯片门极和门极铜片支撑起一定的隔离空间，避免门极铜片因下压焊料造成横向溢流引起门源短路问题，本案由此而生。
发明内容
本发明公开一种在功率MOSFET芯片的栅接触区制作焊球的方法，包括MOSFET晶圆片，所述MOSFET晶圆片上有若干漏极相连的MOSFET芯片单元，每个MOSFET芯片单元的源极、栅极、漏极均已形成且已经完成了各极表面的金属化；在每个MOSFET芯片单元的栅极金属化区域点焊锡膏，焊锡膏包括焊料球和添加的金属球，金属球的直径小于栅极的宽度，金属球的熔点高于焊料球的熔点，每个MOSFET芯片单元栅极上的焊锡膏至少含一个金属球；MOSFET晶圆片上的每个MOSFET芯片单元都完成点焊锡膏工序后，对MOSFET晶圆片进行烧结，然后进行晶圆片切割。
进一步，所述金属球优选铜球。
进一步，所述金属球的直径优选栅极宽度的三分之一。
进一步，所述焊料球的成分及含量为92.5%Pb、5%Sn、2.5%Ag。
进一步，所述焊锡膏配置时的金属球与焊料球的数量比控制在1:50～1:80。
进一步，所述焊锡膏配置时，金属球外部先镀锡，然后再与焊料球混合均匀。
进一步，点在每个MOSFET芯片单元栅极上的焊锡膏所覆盖圆形区域的直径不大于栅极宽度的60%。
进一步，所述烧结温度控制在300℃～320℃，烧结时间控制在5～10分钟。
本发明在功率器件封装时常用的锡膏内添加了高熔点的金属球，配置成定制焊锡膏，并将该焊锡膏点在MOSFET晶圆片的每个栅极金属化区域，通过烧结形成焊球凸点，然后进行晶圆片的切割，这样就使得每个MOSFET芯片单元的栅极预先形成了其中包含铜球的焊球凸点。在封装焊接时由于放置于该凸点上的铜片被铜球支撑起一定的高度，焊球凸点中的焊锡熔融后仅收缩于金属球表面而不会横向扩展，这就避免了互连铜片将门极的熔融焊料挤出门极而导致的门源短路。
本发明的方法与在封装过程中在单个芯片的门极上点焊膏相比对锡膏量与位置的要求精度就降低了。因为在晶圆上每个门极的相对位置是精确固定的，而在封装时将芯片放置于框架后门极的位置误差就大大增加了。所形成的焊球凸点在后续封装制程中可以直接与铜片进行钎焊，为取代功率MOSFET器件封装时采用的引线键合技术奠定了基础，降低了钎焊工艺的实施难度。
附图说明
图1为本发明方法的流程图；
图2为采用本发明方法制成的MOSFET芯片封装时的钎焊互连结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
本发明公开一种在功率MOSFET芯片的栅接触区制作焊球的方法，该方法如图1所示，主要是在MOSFET晶圆片切割制程之前，在芯片的栅接触区预先形成一焊球凸点。此时的MOSFET晶圆片上已经形成若干MOSFET芯片单元，每个MOSFET芯片单元的漏极彼此相连（后续晶圆片切割工序将其分开），此时每个MOSFET芯片单元的源极、栅极、漏极均已形成且已经完成了各极表面的金属化。到此工序均可以按照MOSFET常规工艺形成，后续工序则是本发明针对此次发明目的的工艺改进之处。
首先需配置定制焊锡膏：选用半导体器件封装时常用的锡膏即可，通常普遍采用的锡膏中的焊料球成分含量为92.5%Pb、5%Sn、2.5%Ag，焊料球的直径约为23～35微米左右，定制的焊锡膏是将一定数量的金属球混入其中，混合均匀后就配置成了此次的定制焊锡膏。所采用的金属球推荐为铜球，只要熔点高于焊锡球的熔点且在封装钎焊时不熔且可被焊料润湿即可，金属球主要在封装制程中起到支撑起铜片的作用，令铜片与芯片栅极之间留有一定空间，避免因铜片向焊料施压造成横向溢流引起短路问题。所选用的金属球直径要小于栅极宽度，避免所点的焊锡膏量超过栅极金属化区，金属球的直径优选栅极宽度的三分之一。以一个栅极宽度为470微米的MOSFET芯片为例，可以选用直径为100～150微米的铜球，并在铜球与焊料球混合之前，可以在铜球表面镀一层锡，以便获得更好的焊接效果，镀锡厚度没有严苛要求，尽量薄一些为佳，如1～1.5微米厚即可。铜球与焊料球的混合比例也无需过分严苛，可以根据所选择铜球的直径大小以及栅极金属化区的宽度来确定，推荐铜球与焊料球的数量比控制在1:50～1:80，能够保证点在芯片栅极区域的焊锡膏内至少含一个金属球即可。
按上述要求配置好定制焊锡膏后，将其点在MOSFET晶圆片上的每个芯片单元的栅极金属化区，点在每个MOSFET芯片单元栅极上的焊锡膏所覆盖圆形区域的直径不大于栅极宽度的60%。该工序可以通过常用的自动点胶机来完成。完成上述点焊锡膏后，需对MOSFET晶圆片进行烧结，使用隧道炉来实现即可。烧结温度控制在300℃～320℃，烧结时间控制在5～10分钟。烧结完毕，MOSFET芯片的栅接触区上已经形成焊球凸点，再通过晶圆片的切割工序将每个芯片单元分开即可。
按本实施例上述给出的方法制作而成的MOSFET芯片其栅极有焊球凸点，有利于芯片封装时采用钎焊方式连接，图2给出了采用本发明方法制成的芯片进行钎焊互连的结构示意图。图中的MOSFET芯片选用硅衬底1作为基材，源极2和栅极（常被称为门极，以下用门极代替）3制作在硅衬底1的正面上，源极2和门极3之间通过钝化保护区4进行隔离，漏极则形成于硅衬底1的背面上。封装时为了实现钎焊互连，漏极通过焊料7与漏极电极板8钎焊连接；源极2通过焊料7与源极铜片9的一端钎焊连接，源极铜片9的另一端通过焊料与源极引出端子钎焊连接。门极铜片6的一端与预先形成于门极3上的焊球凸点钎焊连接，门极铜片6的另一端通过焊料与门极引出端子钎焊连接。由于定制焊锡膏内添加了高熔点的金属球作为支撑，即使点在门极3上的焊锡膏位置有偏移，或者门极铜片6尺寸大于门极3尺寸，也不会造成门源间短路问题。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (8)
1.一种在功率MOSFET芯片的栅接触区制作焊球的方法，其特征在于：包括MOSFET晶圆片，所述MOSFET晶圆片上有若干漏极相连的MOSFET芯片单元，每个MOSFET芯片单元的源极、栅极、漏极均已形成且已经完成了各极表面的金属化；在每个MOSFET芯片单元的栅极金属化区域点焊锡膏，焊锡膏包括焊料球和添加的金属球，金属球的直径小于栅极的宽度，金属球的熔点高于焊料球的熔点，每个MOSFET芯片单元栅极上的焊锡膏至少含一个金属球；MOSFET晶圆片上的每个MOSFET芯片单元都完成点焊锡膏工序后，对MOSFET晶圆片进行烧结，然后进行晶圆片切割。
2.根据权利要求1所述的一种在功率MOSFET芯片的栅接触区制作焊球的方法，其特征在于：所述金属球优选铜球。
3.根据权利要求1所述的一种在功率MOSFET芯片的栅接触区制作焊球的方法，其特征在于：所述金属球的直径优选栅极宽度的三分之一。
4.根据权利要求1所述的一种在功率MOSFET芯片的栅接触区制作焊球的方法，其特征在于：所述焊料球的成分及含量为92.5%Pb、5%Sn、2.5%Ag。
5.根据权利要求1所述的一种在功率MOSFET芯片的栅接触区制作焊球的方法，其特征在于：所述焊锡膏配置时的金属球与焊料球的数量比控制在1:50～1:80。
6.根据权利要求1所述的一种在功率MOSFET芯片的栅接触区制作焊球的方法，其特征在于：所述焊锡膏配置时，金属球外部先镀锡，然后再与焊料球混合均匀。
7.根据权利要求1所述的一种在功率MOSFET芯片的栅接触区制作焊球的方法，其特征在于：点在每个MOSFET芯片单元栅极上的焊锡膏所覆盖圆形区域的直径不大于栅极宽度的60%。
8.根据权利要求1所述的一种在功率MOSFET芯片的栅接触区制作焊球的方法，其特征在于：所述烧结温度控制在300℃～320℃，烧结时间控制在5～10分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110724518.XA CN113436981B (zh) | 2021-06-29 | 2021-06-29 | 一种在功率mosfet芯片的栅接触区制作焊球的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110724518.XA CN113436981B (zh) | 2021-06-29 | 2021-06-29 | 一种在功率mosfet芯片的栅接触区制作焊球的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113436981A true CN113436981A (zh) | 2021-09-24 |
| CN113436981B CN113436981B (zh) | 2022-10-04 |
Family
ID=77757534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110724518.XA Active CN113436981B (zh) | 2021-06-29 | 2021-06-29 | 一种在功率mosfet芯片的栅接触区制作焊球的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113436981B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278180B1 (en) * | 1997-06-04 | 2001-08-21 | Nikko Company | Ball-grid-array-type semiconductor device and its fabrication method and electronic device |
| CN1694234A (zh) * | 2005-03-31 | 2005-11-09 | 西安交通大学 | 基于金属球压接互连技术的电力电子集成模块的制备方法 |
| CN1983542A (zh) * | 2002-03-08 | 2007-06-20 | 株式会社日立制作所 | 一种制造电子装置的方法 |
| CN101221915A (zh) * | 2007-01-10 | 2008-07-16 | 万国半导体股份有限公司 | 功率mosfet的晶片级芯片规模封装 |
-
2021
- 2021-06-29 CN CN202110724518.XA patent/CN113436981B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278180B1 (en) * | 1997-06-04 | 2001-08-21 | Nikko Company | Ball-grid-array-type semiconductor device and its fabrication method and electronic device |
| CN1983542A (zh) * | 2002-03-08 | 2007-06-20 | 株式会社日立制作所 | 一种制造电子装置的方法 |
| CN1694234A (zh) * | 2005-03-31 | 2005-11-09 | 西安交通大学 | 基于金属球压接互连技术的电力电子集成模块的制备方法 |
| CN101221915A (zh) * | 2007-01-10 | 2008-07-16 | 万国半导体股份有限公司 | 功率mosfet的晶片级芯片规模封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113436981B (zh) | 2022-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5090088B2 (ja) | 半導体装置およびその製造方法 | |
| TW447110B (en) | Semiconductor device and manufacturing method thereof | |
| US7679197B2 (en) | Power semiconductor device and method for producing it | |
| US8525350B2 (en) | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud bumps | |
| US7541681B2 (en) | Interconnection structure, electronic component and method of manufacturing the same | |
| US7508012B2 (en) | Electronic component and method for its assembly | |
| US8865522B2 (en) | Method for manufacturing semiconductor devices having a glass substrate | |
| JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
| JP4722757B2 (ja) | 半導体装置の製造方法 | |
| US8354692B2 (en) | Vertical semiconductor power switch, electronic component and methods of producing the same | |
| US10504869B2 (en) | Semiconductor device | |
| US20240047439A1 (en) | Batch Soldering of Different Elements in Power Module | |
| US20180076117A1 (en) | Method of manufacturing a semiconductor device | |
| CN113436981B (zh) | 一种在功率mosfet芯片的栅接触区制作焊球的方法 | |
| CN112201628A (zh) | 一种功率模块封装结构及其制备方法 | |
| JP4620566B2 (ja) | 半導体装置およびその製造方法 | |
| CN214753733U (zh) | 一种功率mosfet的钎焊互连结构 | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JP2003068975A (ja) | 半導体装置およびその製造方法 | |
| WO1991000617A1 (en) | Low inductance encapsulated package including a semiconductor chip | |
| CN115050656B (zh) | 一种集成续流二极管的氮化镓功率器件以及封装方法 | |
| CN112992658B (zh) | 焊盘上化学镀方法、半导体器件及其制造方法 | |
| CN211828769U (zh) | 一种叠层芯片封装结构 | |
| JP2023118502A (ja) | 半導体装置およびその製造方法 | |
| CN116913790A (zh) | 制造封装体的方法和封装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A Method for Making Solder Balls in the Gate Contact Region of Power MOSFET Chips Granted publication date: 20221004 Pledgee: Bank of Beijing Co.,Ltd. Jinan Branch Pledgor: Shandong Bao Cheng Electronics Co.,Ltd. Registration number: Y2024980002269 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |