JP2023118502A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2023118502A
JP2023118502A JP2022021480A JP2022021480A JP2023118502A JP 2023118502 A JP2023118502 A JP 2023118502A JP 2022021480 A JP2022021480 A JP 2022021480A JP 2022021480 A JP2022021480 A JP 2022021480A JP 2023118502 A JP2023118502 A JP 2023118502A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor element
semiconductor device
electrode
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022021480A
Other languages
English (en)
Other versions
JP2023118502A5 (ja
Inventor
英樹 山口
Hideki Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022021480A priority Critical patent/JP2023118502A/ja
Priority to US18/066,195 priority patent/US20230260952A1/en
Priority to DE102023100055.1A priority patent/DE102023100055A1/de
Priority to CN202310098294.5A priority patent/CN116613125A/zh
Publication of JP2023118502A publication Critical patent/JP2023118502A/ja
Publication of JP2023118502A5 publication Critical patent/JP2023118502A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8534—Bonding interfaces of the connector
    • H01L2224/85345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Figure 2023118502000001
【課題】半導体素子の破損を抑制しつつ、当該半導体素子と配線との絶縁距離を確保することが可能な半導体装置を提供する。
【解決手段】半導体装置は、第１半導体素子１と、第２半導体素子と、第１配線１１と、第２配線７とを備える。第１半導体素子１は、第１主面１ａと、第２主面１ｂとを有する。第１主面１ａには電極１ｃが形成される。第２半導体素子は、第１主面１ａから第２主面１ｂに向かう厚さ方向において、第１半導体素子１と異なる位置に配置される。第１配線１１は、電極１ｃに接続された端部１１ａを含む。端部１１ａは、上面１１ａａと、カット面１１ａｂとを含む。カット面１１ａｂは、上面１１ａａと異なる方向に位置する。第２配線７の径Ｄ２は、第１配線の径Ｄ１より小さい。第２配線７は、第１端７ａと、第２端７ｂとを含む。第１端７ａは第１配線１１の端部１１ａにおける上面１１ａａに直接接続される。
【選択図】図２

Description

本開示は、半導体装置およびその製造方法に関する。
従来、半導体素子と当該半導体素子の電極にボンディングされる配線との絶縁距離を確保する等の目的で、半導体素子の電極上に土台（バンプ）を形成し、当該土台上に配線を接合した半導体装置が知られている（例えば、特開２００４－２４７６７２号公報参照）。特開２００４－２４７６７２号公報では、半導体素子の電極上に金属配線を複数回ボンディングすることで土台としての多段バンプを形成し、当該多段バンプ上に配線を接続した半導体装置が開示されている。
特開２００４－２４７６７２号公報
上述した半導体装置では、電極上に配線を接続する土台を形成するため、半導体素子の電極に対して複数回のボンディング動作を行う。この場合、半導体素子に対して当該ボンディング動作による衝撃が複数回加えられるため、半導体素子が破損する可能性がある。
そこで、本開示は、半導体素子の破損を抑制しつつ、当該半導体素子と配線との絶縁距離を確保することが可能な半導体装置を提供することを目的とする。
本開示に従った半導体装置は、第１半導体素子と、第２半導体素子と、第１配線と、第２配線とを備える。第１半導体素子は、第１主面と、第２主面とを有する。第２主面は、第１主面と反対側に位置する。第１主面には電極が形成される。第２半導体素子は、第１主面から第２主面に向かう厚さ方向において、第１半導体素子と異なる位置に配置される。第１配線は電極に接続される。第１配線は、電極に接続された端部を含む。端部は、上面と、カット面とを含む。カット面は、上面と異なる方向に位置する。第２配線は、第１半導体素子と第２半導体素子とを電気的に接続する。第２配線の径は、第１配線の径より小さい。第２配線は、第１端と、第２端とを含む。第２端は、第１端と反対側に位置する。第１端は第１配線の端部における上面に直接接続される。第２端は第２半導体素子に接続されている。
本開示に従った半導体装置は、第１半導体素子と、第２半導体素子と、第１配線と、第２配線とを備える。第１半導体素子は、第１主面と、第２主面とを有する。第２主面は第１主面と反対側に位置する。第１主面には電極が形成される。第２半導体素子は、第１主面から第２主面に向かう厚さ方向において、第１半導体素子と異なる位置に配置される。第１配線は電極に接続される。第１配線は、リボン状の形状を有するとともに、電極に接続された端部を含む。端部は上面を含む。第２配線は、第１半導体素子と第２半導体素子とを電気的に接続する。第２配線の径は、第１配線の延在方向に交差する方向における幅より小さい。第２配線は、第１端と、第２端とを含む。第２端は、第１端と反対側に位置する。第１端は第１配線の端部における上面に直接接続される。第２端は第２半導体素子に接続されている。
本開示に従った半導体装置の製造方法は、第１半導体素子および第２半導体素子を準備する工程を備える。第１半導体素子は、第１主面と、第２主面とを有する。第２主面は第１主面と反対側に位置する。第１主面には電極が形成されている。第２半導体素子は、第１主面から第２主面に向かう厚さ方向において、第１半導体素子と異なる位置に配置される。さらに、半導体装置の製造方法は、電極に第１配線の端部を接続する工程と、第１半導体素子と第２半導体素子とを第２配線により電気的に接続する工程とを備える。端部は、上面と、カット面とを含む。カット面は、上面と異なる方向に位置する。第２配線の径は、第１配線の径より小さい。第２配線は、第１端と、第２端とを含む。第２端は、第１端と反対側に位置する。第２配線により電気的に接続する工程では、第１端は第１配線の端部における上面に直接接続される。第２端は第２半導体素子に接続される。
本開示に従った半導体装置の製造方法は、第１半導体素子および第２半導体素子を準備する工程を備える。第１半導体素子は、第１主面と、第２主面とを有する。第２主面は、第１主面と反対側に位置する。第１主面には電極が形成されている。第２半導体素子は、第１主面から第２主面に向かう厚さ方向において、第１半導体素子と異なる位置に配置される。さらに、半導体装置の製造方法は、電極に第１配線の端部を接続する工程と、第１半導体素子と第２半導体素子とを第２配線により電気的に接続する工程とを備える。第１配線は、リボン状の形状を有する。端部は上面を含む。第２配線の径は、第１配線の延在方向に交差する方向における幅より小さい。第２配線は、第１端と、第２端とを含む。第２端は、第１端と反対側に位置する。第２配線により電気的に接続する工程では、第１端は第１配線の端部における上面に直接接続される。第２端は第２半導体素子に接続される。
上記によれば、半導体素子の破損を抑制しつつ、当該半導体素子と配線との絶縁距離を確保することが可能な半導体装置が得られる。
実施の形態１に係る半導体装置の断面模式図である。 図１に示された半導体装置の部分断面模式図である。 図１に示された半導体装置の部分平面模式図である。 図１に示された半導体装置の製造方法を説明するためのフローチャートである。 図１に示された半導体装置の製造方法を説明するための模式図である。 実施の形態２に係る半導体装置の部分平面模式図である。 図６に示された半導体装置の変形例を示す部分断面模式図である。 実施の形態３に係る半導体装置の部分断面模式図である。 実施の形態４に係る半導体装置の部分断面模式図である。 実施の形態５に係る半導体装置の部分断面模式図である。
以下、本開示の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
実施の形態１．
＜半導体装置の構成＞
図１は、実施の形態１に係る半導体装置の断面模式図である。図２は、図１に示された半導体装置の部分断面模式図である。図３は、図１に示された半導体装置の部分平面模式図である。図２は図３に示す部分の第２配線７および第１配線１１を通る断面に沿った断面図である。
本開示に従った半導体装置は、リードフレーム２ａ、２ｂと、第１半導体素子１と、第２半導体素子８と、第３半導体素子３と、第１配線１１と、第２配線７と、モールド樹脂４とを主に備える。
リードフレーム２ａは、リードフレーム２ｂの上面と間隔を隔てて配置されている。リードフレーム２ａの端部にはＩＣ端子６が形成されている。リードフレーム２ｂの端部にはパワー端子５が形成されている。ＩＣ端子６およびパワー端子５は、半導体装置を外部と電気的に接続するための端子である。リードフレーム２ａ、２ｂはたとえば銅または銅合金により構成されている。リードフレーム２ａ、２ｂは曲げ加工によって段差が形成されている。リードフレーム２ａはフレーム枠（図示せず）の高さの位置に配置されている。リードフレーム２ａ、２ｂの厚さは、リードフレーム２ａ、２ｂを安定してプレス加工により製造するため、半導体装置の実使用時に、ＩＣ端子６およびパワー端子５に流れる電流値に合わせて設定される。リードフレーム２ａ、２ｂの厚さは、たとえば０．１ｍｍ以上１ｍｍ以下である。
リードフレーム２ａの上面上には第２半導体素子８が接合層１０を介して接続されている。接合層１０は、たとえば銀（Ａｇ）ペーストを硬化させた導電性の接合層である。リードフレーム２ｂの上面には、第１半導体素子１と第３半導体素子３とが間隔を隔てて配置されている。第１半導体素子１と第３半導体素子３とは、それぞれはんだ９を介してリードフレーム２ｂの上面に接続されている。
第１半導体素子１と第２半導体素子８との間、および第２半導体素子８とリードフレーム２ａとの間を接続するように第２配線７が配置されている。第１半導体素子１と第３半導体素子３との間、および第３半導体素子３とリードフレーム２ｂとの間を接続するように、第１配線１１が配置されている。
第１配線１１は、ＩＧＢＴなどのパワー半導体素子である第１半導体素子１に接続されており、大電流が流れる配線である。このため、第１配線１１の材質としては、銀（Ａｇ）ほど電気伝導度が高くはないものの、安価なアルミニウム（Ａｌ）を用いることが一般的である。アルミニウム配線１６である第１配線１１の径Ｄ１は、たとえば０．１ｍｍ以上０．５ｍｍ以下である。
第２配線７の材質は、たとえば金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）など、相対的に電気伝導度の高い金属が選択される。第２配線７の径Ｄ２は、たとえば０．０５ｍｍ以下である。
モールド樹脂４は、リードフレーム２ａ、２ｂの一部、第１半導体素子１、第２半導体素子８、第３半導体素子３、第１配線１１および第２配線７を内部に保持するように形成されている。モールド樹脂４は、たとえば熱硬化性エポキシ樹脂により構成される。モールド樹脂４は、フィラーを含有していてもよい。フィラーとしては、たとえば二酸化珪素からなるフィラーを用いてもよい。このようなモールド樹脂４とすれば、リードフレーム２ａ、２ｂを構成する銅の熱膨張係数に近い熱膨張係数とすることができる。
リードフレーム２ａの端部に形成されたＩＣ端子６は，モールド樹脂４の外側に突出している。リードフレーム２ｂの端部に形成されたパワー端子５はモールド樹脂４の外側に突出している。パワー端子５は、モールド樹脂４の第１側面から突出している。ＩＣ端子６は、モールド樹脂４において第１側面と反対側に位置する第２側面から突出している。パワー端子５はリードフレーム２ｂにおいて第１半導体素子１が接続された上面と交差する方向（上方）に向けて延びるように形成されている。ＩＣ端子６は、リードフレーム２ａにおいて第２半導体素子８が接続された上面と交差する方向（上方）に向けて延びるように形成されている。図１に示されるように、第２半導体素子８は、第１主面１ａから第２主面１ｂに向かう厚さ方向、すなわち図１の矢印３０に示す方向において、第１半導体素子１と異なる位置に配置される。
第１半導体素子１はたとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。第１半導体素子１はたとえばＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。第２半導体素子８はたとえばＩＣ（Ｉｎｔｅｇａｔｅｄ Ｃｉｒｃｕｉｔ）素子である。第３半導体素子３はダイオード素子であって、はたとえばＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）であってもよい。第１半導体素子１および第３半導体素子３を構成する材料は、例えば珪素でもよいが、炭化珪素など他の材料であってもよい。
図２に示されるように、第１半導体素子１は、第１主面１ａと、第２主面１ｂとを有する。第２主面１ｂは、第１主面１ａと反対側に位置する。第１主面１ａには電極１ｃが形成される。第２主面１ｂは、リードフレーム２ｂに面する。第１配線１１は電極１ｃに接続される。第１配線１１は、電極１ｃに接続された端部１１ａを含む。第１配線１１は、電極１ｃに対してウエッジボンディングにより接続されている。このため、端部１１ａは、上面１１ａａと、カット面１１ａｂとを含む。カット面１１ａｂは、第１配線１１の剪断面であって、上面１１ａａと異なる方向に位置する。カット面１１ａｂは第１配線１１の端部１１ａにおける側端面である。
第２配線７は、第１半導体素子１と第２半導体素子８とを電気的に接続する。図２に示されるように、第２配線７の径Ｄ２は、第１配線の径Ｄ１より小さい。第２配線７は、第１端７ａと、第２端７ｂとを含む。第２端７ｂは、第１端７ａと反対側に位置する。第１端７ａは第１配線１１の端部１１ａにおける上面１１ａａに直接接続される。図１に示されるように、第２端７ｂは第２半導体素子８に接続されている。
第１半導体素子１の電極１ｃには、図３に示されるように２本の第１配線１１が接続されている。電極１ｃに接続される第１配線１１の数は３以上であってもよい。電極１ｃに接続された複数の第１配線１１のそれぞれに対して、第２配線７が接続されている。
第２配線７はボールボンディングにより第１半導体素子１と第２半導体素子８とに接続される。第２配線７の第１端７ａおよび第２端７ｂのいずれか一方では、第１配線１１の端部１１ａにおける上面１１ａａまたは第２半導体素子８の電極（図示せず）に接続された部分の平面形状がたとえば円形状または半円状である。当該部分の平面形状は、少なくとも一部が曲面状となっている。つまり、第２配線７の第１端７ａおよび第２端７ｂのいずれか一方は第１配線１１の端部１１ａと異なりカット面を有さない。
なお、上述した半導体装置では、モールド樹脂４から突出したパワー端子５およびＩＣ端子６と、第１半導体素子１、第２半導体素子８および第３半導体素子３が接続された領域（ダイボンド領域）とが同じリードフレーム２ａ、２ｂにより構成されているが、ダイボンド領域が絶縁基板により構成されていてもよい。絶縁基板としては、たとえば絶縁層の上面に第１金属層が、下面に第２金属層がそれぞれ形成された積層構造の絶縁基板を用いてもよい。第１金属層と第２金属層とは、当該絶縁層によって電気的に絶縁されている。この場合、第１金属層に第１半導体素子１、第２半導体素子８または第３半導体素子３が搭載される。パワー端子５およびＩＣ端子６は、第１金属層とはんだなどの接合材により接続されていてもよいし、第１金属層に対して超音波接合などにより直接接続されていてもよい。あるいは、接続配線を介してパワー端子５およびＩＣ端子６と第１金属層とが接続されていてもよい。
＜半導体装置の製造方法＞
図４は、図１に示された半導体装置の製造方法を説明するためのフローチャートである。図５は、図１に示された半導体装置の製造方法を説明するための模式図である。
図４に示されるように、半導体装置の製造方法では、まず準備工程（Ｓ１０）が実施される。この工程（Ｓ１０）では、リードフレーム２ａ、２ｂ、第１半導体素子１、第２半導体素子８、および第３半導体素子３を準備する。さらに、リードフレーム２ａ、２ｂに第１半導体素子１、第２半導体素子８、第３半導体素子３を接合する。第１半導体素子１は、図２に示されるように第１主面１ａと、第２主面１ｂとを有する。第２主面１ｂは第１主面１ａと反対側に位置する。第１主面１ａには電極１ｃが形成されている。第２半導体素子８は、第１半導体素子１が接合されたリードフレーム２ｂの上方に位置するリードフレーム２ａに接合される。具体的には、リードフレーム２ａの上面に銀ペーストが配置され、当該銀ペースト上に第２半導体素子８が搭載される。オーブンでの加熱により銀ペーストを硬化させて接合層１０（図１参照）とする。当該接合層１０により第２半導体素子８がリードフレーム２ａに接合される。第１半導体素子１および第３半導体素子３は、それぞれはんだ９（図１参照）によりリードフレーム２ｂに接合される。第２半導体素子８は、第１主面１ａから第２主面１ｂに向かう厚さ方向において、第１半導体素子１と異なる位置である第１半導体素子１の上方に配置される。
次に、第１配線工程（Ｓ２０）を実施する。この工程では、電極１ｃに第１配線１１の端部１１ａを接続する。具体的には、第１半導体素子１の電極１ｃ（図２参照）と第３半導体素子３の電極とを第１配線１１により接続する。また、第３半導体素子３の電極とリードフレーム２ｂに形成されたパッド（図示せず）とを第１配線１１により接続する。第１配線１１は超音波接合装置を用いたウエッジボンディングにより接続される。ウエッジボンディングでは、例えば電極１ｃに接合される端部１１ａにおいて、ツールにより押圧された圧痕が上面１１ａａに残る。また、端部１１ａの側端には、ウエッジボンディングの際に第１配線１１を切断したカット面１１ａｂが形成されている。
次に、第２配線工程（Ｓ３０）を実施する。この工程（Ｓ３０）では、第１半導体素子１と第２半導体素子８とを第２配線７により電気的に接続する。また、第２半導体素子８とリードフレーム２ａのパッドとを第２配線７により電気的に接続する。第１半導体素子１の電極１ｃ上において、第２配線７の第１端７ａは、第１配線１１の端部１１ａにおける上面１１ａａに直接接続される。第２端７ｂは第２半導体素子８に接続される。また、第２半導体素子８とリードフレーム２ａに形成されたパッド（図示せず）とを第２配線７により接続する。第２配線７はボールボンディングにより接続されている。
ここで、ボールボンディングについて簡単に説明する。第２配線７のボールボンディングでは、図５に示されるように、超音波接合装置におけるホーン１２の先端部に取り付けられたキャピラリ１３の先端から、第２配線７の端部が突出した状態で、第２配線７が保持される。キャピラリ１３は筒状のボンディングツールである。第２配線７はキャピラリ１３の内部に挿入され、上記のようにキャピラリ１３の先端から部分的に突出している。キャピラリ１３の先端から突出した第２配線７に面するように、スパークロッド１５が配置される。スパークロッド１５に電圧を印加することで、スパークロッド１５と第２配線７の先端との間で放電を発生させる。当該放電によって、第２配線７の先端部が溶融しＦＡＢ（Ｆｒｅｅ Ａｉｒ Ｂａｌｌ）１４が形成される。ＦＡＢ１４が形成された後、ホーン１２およびキャピラリ１３を移動させて、第２配線７のＦＡＢ１４を、接合対象部である第２半導体素子８の上面に形成されている電極（図示せず）に押し付ける。この状態で超音波を第２配線７に印加して、第２配線７のＦＡＢ１４を第２半導体素子８の電極に接合する。
その後、第２配線７がループを形成するように、キャピラリ１３の先端から第２配線７を繰り出しながらホーン１２およびキャピラリ１３を移動させる。キャピラリ１３が第１配線１１の端部１１ａの上面１１ａａ（図２参照）上に移動した後、キャピラリ１３の先端部に位置する第２配線７の一部が第１配線１１の端部１１ａの上面１１ａａ（図２参照）に押し付けられる。この状態で超音波を第２配線７に印加することで、第２配線７を第１配線１１の端部１１ａに接合する。その後、キャピラリ１３は第２配線７の一部を保持したまま第１配線１１の端部１１ａから離れるように上昇する。この結果、第１配線１１の端部１１ａと接合された第２配線７の部分（固定部）とキャピラリ１３との間に位置する第２配線７の一部に引張応力が加えられて破断する。このようにして、第１半導体素子１と第２半導体素子８とが第２配線７により電気的に接続される。なお、第１半導体素子１に接続される第２配線７は、ソース側の配線である。
このように、径Ｄ１が第２配線７の径Ｄ２より大きく、電極１ｃとの接続部である端部１１ａにカット面１１ａｂを有する第１配線１１（いわゆるウエッジボンディングされた配線）に、相対的に小さい径Ｄ２を有する第２配線７がボールボンディングにより接続されている。このように、第２配線７が第１配線１１の端部１１ａ上に接続されるので、図２に示されるように、第１半導体素子１の電極１ｃ表面と第２配線７との間の距離Ｌ１を十分に大きくすることができる。また、第１半導体素子１の電極１ｃ表面に直接第２配線７をボールボンディングしないので、当該ボンディング動作による衝撃によって第１半導体素子１が損傷する可能性を低減できる。
第２半導体素子８とリードフレーム２ａのパッドとを接続する第２配線７のボンディング方法も、基本的に上述した方法と同様である。具体的には、第２配線７の先端にＦＡＢが形成された後、ホーン１２およびキャピラリ１３を移動させて、第２配線７のＦＡＢ１４を、第２半導体素子８の上面に形成されている電極（図示せず）に押し付ける。この状態で超音波を第２配線７に印加して、第２配線７のＦＡＢ１４を第２半導体素子８の電極に接合する。次に、第２配線７がループを形成するように、キャピラリ１３の先端から第２配線７を繰り出しながらホーン１２およびキャピラリ１３を移動させる。キャピラリ１３がリードフレーム２ａのパッド上に移動した後、キャピラリ１３の先端部に位置する第２配線７の一部が当該パッドに押し付けられる。この状態で超音波を第２配線７に印加することで、第２配線７をリードフレーム２ａのパッドに接合する。その後、キャピラリ１３は第２配線７の一部を保持したままリードフレーム２ａから離れるように上昇する。この結果、リードフレーム２ａのパッドと接合された第２配線７の部分（固定部）とキャピラリ１３との間に位置する第２配線７の一部に引張応力が加えられて破断する。このようにして、第２半導体素子８とリードフレーム２ａのパッドとが第２配線７により電気的に接続される。
次に、後処理工程（Ｓ４０）を実施する。この工程（Ｓ４０）では、リードフレーム２ａ、２ｂの一部、第１半導体素子１、第２半導体素子８、第３半導体素子３，第１配線１１および第２配線７をモールド樹脂４により封止する。モールド樹脂４は、たとえばトランスファモールド装置を用いて成形される。このようにして、図１から図３に示された半導体装置が製造される。
＜作用＞
本開示に従った半導体装置は、第１半導体素子１と、第２半導体素子８と、第１配線１１と、第２配線７とを備える。第１半導体素子１は、第１主面１ａと、第２主面１ｂとを有する。第２主面１ｂは、第１主面１ａと反対側に位置する。第１主面１ａには電極１ｃが形成される。第２半導体素子８は、第１主面１ａから第２主面１ｂに向かう厚さ方向において、第１半導体素子１と異なる位置に配置される。第１配線１１は電極１ｃに接続される。第１配線１１は、電極１ｃに接続された端部１１ａを含む。端部１１ａは、上面１１ａａと、カット面１１ａｂとを含む。カット面１１ａｂは、上面１１ａａと異なる方向に位置する。第２配線７は、第１半導体素子１と第２半導体素子８とを電気的に接続する。第２配線７の径Ｄ２は、第１配線の径Ｄ１より小さい。第２配線７は、第１端７ａと、第２端７ｂとを含む。第２端７ｂは、第１端７ａと反対側に位置する。第１端７ａは第１配線１１の端部１１ａにおける上面１１ａａに直接接続される。第２端７ｂは第２半導体素子８に接続されている。
この場合、第１配線１１の端部１１ａにおける上面１１ａａに第２配線７を接続するので、第２配線７と第１半導体素子１との間の距離Ｌ１を第１配線１１によって十分に確保することができる。また、第２配線７の土台としての端部１１ａを電極１ｃ上に接続するので、従来のように土台として多段バンプを形成する場合のように、第１半導体素子１に対して土台を形成するため複数回のボンディングによる衝撃が加えられることがない。このため、当該衝撃に起因して第１半導体素子１が破損する可能性を低減できる。
たとえば、第１半導体素子１の厚さ方向において互いに異なる位置に配置された第１半導体素子１と第２半導体素子８とを、ボールボンディングされる第２配線７によって接続する場合、ボールボンディングに用いる超音波接合装置のキャピラリ１３（図５参照）などのヘッド部分が第１半導体素子１上と第２半導体素子８上とで異なった角度に傾くことになる。このようにヘッド部分の傾きが異なると、ボンディング時において第２配線７に加えられる応力が通常時（ヘッド部分が第１半導体素子１などに対してほぼ垂直な姿勢である場合）と比べて変化する。そのため、当該ボンディング時に第１半導体素子１に対して通常と異なる応力が加えられて第１半導体素子１が破損する可能性が考えられる。しかし、上述した半導体装置では、第２配線７は第１配線１１の端部１１ａに接続され、第１半導体素子１に直接接触しない。そのため、上記のような問題の発生を抑制できる。
本開示に従った半導体装置の製造方法は、第１半導体素子１および第２半導体素子８を準備する工程（Ｓ１０）を備える。第１半導体素子１は、第１主面１ａと、第２主面１ｂとを有する。第２主面１ｂは第１主面１ａと反対側に位置する。第１主面１ａには電極１ｃが形成されている。第２半導体素子８は、第１主面１ａから第２主面１ｂに向かう厚さ方向において、第１半導体素子１と異なる位置に配置される。さらに、半導体装置の製造方法は、電極１ｃに第１配線１１の端部１１ａを接続する工程（Ｓ２０）と、第１半導体素子１と第２半導体素子８とを第２配線７により電気的に接続する工程（Ｓ３０）とを備える。端部１１ａは、上面１１ａａと、カット面１１ａｂとを含む。カット面１１ａｂは、上面１１ａａと異なる方向に位置する。第２配線７の径Ｄ２は、第１配線１１の径Ｄ１より小さい。第２配線７は、第１端７ａと、第２端７ｂとを含む。第２端７ｂは、第１端７ａと反対側に位置する。第２配線７により電気的に接続する工程（Ｓ３０）では、第１端７ａは第１配線１１の端部１１ａにおける上面１１ａａに直接接続される。第２端７ｂは第２半導体素子８に接続される。
このようにすれば、図１から図３に示された半導体装置を得ることができる。
上記半導体装置の製造方法では、第１配線１１の端部１１ａを接続する工程（Ｓ２０）において、端部１１ａは電極１ｃに対してウエッジボンディングにより接続されてもよい。第２配線７により電気的に接続する工程（Ｓ３０）では、第２配線７がボールボンディングにより第１半導体素子１と第２半導体素子８とに接続されてもよい。
この場合、第１配線の端部１１ａの上面１１ａａは、ウエッジボンディング時に加工ツールによって押圧されるため、第２配線７の第１端７ａを接合するのに適した比較的平坦な面となる。このため、第１配線１１の端部１１ａに対して第２配線７の第１端７ａを容易に接合できる。
実施の形態２．
＜半導体装置の構成＞
図６は、実施の形態２に係る半導体装置の部分平面模式図である。図６に示された半導体装置は、基本的には図１から図３に示された半導体装置と同様の構成を備え同様の効果を得ることができるが、第１配線１１がリボン状の形状を有するリボンワイヤ１９である点が、図１から図３に示された半導体装置と異なっている。
リボンワイヤ１９は、電極１ｃに接続された端部１１ａを含む。リボンワイヤ１９は、延在方向に交差する幅方向での断面形状が長方形状である。端部１１ａは上面１１ａａを含む。第２配線７は、第１半導体素子１と第２半導体素子８（図１参照）とを電気的に接続する。第２配線７の径Ｄ２は、第１配線１１としてのリボンワイヤ１９の延在方向に交差する方向における幅Ｗより小さい。第２配線７は、第１端７ａと、第２端７ｂ（図１参照）とを含む。第２端７ｂは、第１端７ａと反対側に位置する。第２端７ｂは、図１に示されるように第２半導体素子８に接続される。第１端７ａは第１配線１１の端部１１ａにおける上面１１ａａに直接接続されている。
リボンワイヤ１９の材料としてはたとえばアルミニウムを用いることができる。この場合、リボンワイヤ１９に第２配線７をボンディングする際、当該ボンディング時に発生する衝撃（たとえば超音波接合を行う場合の衝撃）をリボンワイヤ１９によりある程度吸収できる。このため、当該衝撃によって第１半導体素子１が損傷する可能性を低減できる。
＜半導体装置の製造方法＞
図６に示された半導体装置の製造方法は、図４に示された半導体装置の製造方法と基本的に同様の構成を備えるが、図４に示された第１配線工程（Ｓ２０）の内容が一部異なっている。当該工程（Ｓ２０）では、電極１ｃに第１配線１１としてのリボンワイヤ１９の端部１１ａを接続する。具体的には、第１半導体素子１の電極１ｃ（図２参照）と第３半導体素子３の電極とをリボンワイヤ１９により接続する。また、第３半導体素子３の電極とリードフレーム２ｂに形成されたパッド（図示せず）とをリボンワイヤ１９または通常の導電線により接続する。リボンワイヤ１９は超音波接合装置を用いたウエッジボンディングにより接続される。ウエッジボンディングでは、例えば電極１ｃに接合される端部１１ａにおいて、ツールにより押圧された圧痕が上面１１ａａに残る。
上記工程（Ｓ２０）以外の工程（Ｓ１０）、工程（Ｓ３０）、工程（Ｓ４０）は、図４に示された半導体装置の製造方法と同様である。
＜変形例＞
図７は、図６に示された半導体装置の変形例を示す部分断面模式図である。図７に示された半導体装置は、基本的には図６に示された半導体装置と同様の構成を備え、同様の効果得ることができるが、第１配線１１としてのリボンワイヤ１９と電極１ｃとの接合部の構成が図６に示された半導体装置と異なっている。図７に示された半導体装置では、リボンワイヤ１９がはんだ３１を介して電極１ｃに接合されている。はんだ３１の厚さは第１配線１１としてのリボンワイヤ１９の厚さＴより小さい。
＜作用＞
本開示に従った半導体装置は、図１、図６および図７に示されるように、第１半導体素子１と、第２半導体素子８と、第１配線１１としてのリボンワイヤ１９と、第２配線７とを備える。第１半導体素子１は、第１主面１ａと、第２主面１ｂとを有する。第２主面１ｂは第１主面１ａと反対側に位置する。第１主面１ａには電極１ｃが形成される。第２半導体素子８は、第１主面１ａから第２主面１ｂに向かう厚さ方向において、第１半導体素子１と異なる位置に配置される。第１配線１１としてのリボンワイヤ１９は電極１ｃに接続される。第１配線１１としてのリボンワイヤ１９は、リボン状の形状を有するとともに、電極１ｃに接続された端部１１ａを含む。端部１１ａは上面１１ａａを含む。第２配線７は、第１半導体素子１と第２半導体素子８とを電気的に接続する。第２配線７の径Ｄ２は、第１配線１１の延在方向に交差する方向における幅Ｗより小さい。第２配線７の径Ｄ２は、第１配線１１としてのリボンワイヤ１９の厚さＴより小さい。第２配線７は、第１端７ａと、第２端７ｂとを含む。第２端７ｂは、第１端７ａと反対側に位置する。第１端７ａは第１配線１１としてのリボンワイヤ１９の端部１１ａにおける上面１１ａａに直接接続される。第２端７ｂは第２半導体素子８に接続されている。
この場合、リボン状の第１配線１１であるリボンワイヤ１９の端部１１ａにおける上面１１ａａに第２配線７を接続するので、第２配線７と第１半導体素子１との間の距離Ｌ１をリボンワイヤ１９によって十分に確保することができる。また、第２配線７の土台としての端部１１ａを電極１ｃ上に接続するので、従来のように土台として多段バンプを形成する場合のように、第１半導体素子１に対して土台を形成するため複数回のボンディングによる衝撃が加えられることがない。このため、当該衝撃に起因して第１半導体素子１が破損する可能性を低減できる。
また、第１配線１１としてリボンワイヤ１９を用いるので、第１配線１１が線状の配線である場合よりも端部１１ａの上面１１ａａの面積を大きくできる。このため、当該上面１１ａａに対する第２配線７の接続位置を選択する場合の自由度を大きくできる。また、端部１１ａに対して複数の第２配線７を容易に接続できる。
本開示に従った半導体装置の製造方法は、第１半導体素子１および第２半導体素子８を準備する工程（Ｓ１０）を備える。第１半導体素子１は、第１主面１ａと、第２主面１ｂとを有する。第２主面１ｂは、第１主面１ａと反対側に位置する。第１主面１ａには電極１ｃが形成されている。第２半導体素子８は、第１主面１ａから第２主面１ｂに向かう厚さ方向において、第１半導体素子１と異なる位置に配置される。さらに、半導体装置の製造方法は、電極１ｃに第１配線１１としてリボンワイヤ１９の端部１１ａを接続する工程（Ｓ２０）と、第１半導体素子１と第２半導体素子８とを第２配線７により電気的に接続する工程（Ｓ３０）とを備える。第１配線１１は、リボン状の形状を有するリボンワイヤ１９である。端部１１ａは上面１１ａａを含む。第２配線７の径Ｄ２は、第１配線１１としてのリボンワイヤ１９の延在方向に交差する方向における幅Ｗより小さい。第２配線７は、第１端７ａと、第２端７ｂとを含む。第２端７ｂは、第１端７ａと反対側に位置する。第２配線７により電気的に接続する工程（Ｓ３０）では、第１端７ａは第１配線１１としてのリボンワイヤ１９の端部１１ａにおける上面１１ａａに直接接続される。第２端７ｂは第２半導体素子８に接続される。
このようにすれば、図６に示された半導体装置を得ることができる。
実施の形態３．
＜半導体装置の構成＞
図８は、実施の形態３に係る半導体装置の部分断面模式図である。図８に示された半導体装置は、基本的には図６に示された半導体装置と同様の構成を備え、同様の効果得ることができるが、第１配線１１としてのリボンワイヤ１９と電極１ｃとの接合部の構成が図６に示された半導体装置と異なっている。具体的には、図８に示された半導体装置において、第１配線１１としてのリボンワイヤ１９における端部１１ａでは、第１配線１１が折り曲げられて積層されている。図８では、端部１１ａにおいてリボンワイヤ１９が２回折り曲げられることにより、積層数が３の積層構造２０になっている。端部１１ａにおいて、上面１１ａａは積層されたリボンワイヤ１９の頂面である。積層されたリボンワイヤ１９の頂面に第２配線７の第１端７ａが接続されている。端部１１ａからリボンワイヤ１９が延びる方向と、第２配線７が端部１１ａの上面１１ａａから離れるように延びる方向とは、水平方向において逆になっている。
＜半導体装置の製造方法＞
図８に示された半導体装置の製造方法は、図６に示された半導体装置の製造方法と基本的に同様の構成を備えるが、図４に示された第１配線工程（Ｓ２０）の内容が一部異なっている。当該工程（Ｓ２０）では、第１配線１１としてのリボンワイヤ１９が折り曲げられて電極１ｃ上に積層される。具体的には、電極１ｃに第１配線１１としてのリボンワイヤ１９の先端部を接続するとともに、リボンワイヤ１９の先端部を折り曲げて積層構造２０を形成する。工程（Ｓ２０）では、第１半導体素子１の電極１ｃ（図２参照）と第３半導体素子３の電極とをリボンワイヤ１９により接続する。また、第３半導体素子３の電極とリードフレーム２ｂに形成されたパッド（図示せず）とをリボンワイヤ１９または通常の導電線により接続する。リボンワイヤ１９は超音波接合装置を用いたウエッジボンディングにより接続される。第１半導体素子１の電極１ｃにリボンワイヤ１９を接続する際、図８に示されるように、まず電極１ｃにリボンワイヤ１９の先端部をウエッジボンディングにより接合する。その後、ボンディングツールを操作することにより当該先端部上でリボンワイヤ１９を複数回折り曲げた状態で押圧する。この結果、図８に示されるように、リボンワイヤ１９が複数回折り曲げられて積層された積層構造２０である端部１１ａが得られる。
上記工程（Ｓ２０）以外の工程（Ｓ１０）、工程（Ｓ３０）、工程（Ｓ４０）は、図４に示された半導体装置の製造方法と同様である。
＜作用＞
上記半導体装置において、第１配線１１としてのリボンワイヤ１９における端部１１ａでは、第１配線１１としてのリボンワイヤ１９が折り曲げられて積層されてもよい。端部１１ａにおいて、上面１１ａａは積層された第１配線１１としてのリボンワイヤ１９の頂面であってもよい。
この場合、第１配線の厚さＴが十分に厚く無い場合であっても、端部１１ａにおいてリボンワイヤ１９を折り曲げて積層することで、電極１ｃから端部１１ａの上面１１ａａまでの高さ（端部１１ａの高さ）を十分に高くすることができる。このため、図１から図３に示された半導体装置と同様に、第２配線７と第１半導体素子１との間の距離Ｌ１を十分に大きくできる。また、リボンワイヤ１９の積層数を変更することで、端部１１ａの高さを制御できるので、第１配線１１として、厚さＴを厚くした特殊なリボンワイヤ１９を用いる必要がなく、一般的なリボンワイヤ１９を用いることができる。このため、半導体装置の製造コストの増大を抑制できる。
上記半導体装置の製造方法では、第１配線１１の端部１１ａを接続する工程（Ｓ２０）において、第１配線１１における端部１１ａでは、第１配線１１が折り曲げられて電極１ｃ上に積層されてもよい。第２配線７により電気的に接続する工程（Ｓ３０）では、端部１１ａにおいて、上面１１ａａは積層された第１配線１１の頂面であってもよい。
この場合、図８に示された半導体装置を得ることができる。
実施の形態４．
＜半導体装置の構成＞
図９は、実施の形態４に係る半導体装置の部分断面模式図である。図９に示された半導体装置は、基本的には図６に示された半導体装置と同様の構成を備え、同様の効果得ることができるが、第１配線１１としてのリボンワイヤ１９と電極１ｃとの接合部の構成が図６に示された半導体装置と異なっている。具体的には、図９に示された半導体装置において、第１配線１１としてのリボンワイヤ１９における端部１１ａが、固定部１１ａｃと、ループ部１１ａｄとを含む。固定部１１ａｃは電極１ｃに直接接続されている。ループ部１１ａｄは、固定部１１ａｃに連なり、電極１ｃから固定部１１ａｃの厚さ方向において電極１ｃから離れる方向（第２半導体素子８に向かう方向あるいは上方向）側に凸となっている。ループ部１１ａｄにおいて固定部１１ａｃと連なる側と反対側の端部は、リボンワイヤ１９において第３半導体素子３（図１参照）上にまで延びている。端部１１ａにおいて、上面１１ａａはループ部１１ａｄの上面である。第２配線７はループ部１１ａｄの上面１１ａａに接続されている。
ループ部１１ａｄの一部は固定部１１ａｃ上に位置する。電極１ｃの表面に対して垂直な方向から見た平面視において、ループ部１１ａｄの一部は固定部１１ａｃと重なっている。第２配線７の第１端７ａは、平面視において固定部１１ａｃと重なる位置でループ部１１ａｄに接続されていてもよい。あるいは、第２配線７の第１端７ａは、平面視において固定部１１ａｃと重ならない位置でループ部１１ａｄに接続されていてもよい。端部１１ａからリボンワイヤ１９が延びる方向と、第２配線７が端部１１ａの上面１１ａａから離れるように延びる方向とは、水平方向において逆になっている。
＜半導体装置の製造方法＞
図９に示された半導体装置の製造方法は、図６に示された半導体装置の製造方法と基本的に同様の構成を備えるが、図４に示された第１配線工程（Ｓ２０）の内容が一部異なっている。当該工程（Ｓ２０）では、第１半導体素子１の電極１ｃにリボンワイヤ１９を接続する際、第１配線１１としてのリボンワイヤ１９により、固定部１１ａｃとループ部１１ａｄとからなる端部１１ａが形成される。具体的には、図９に示されるように、リボンワイヤ１９の先端部がウエッジボンディングにより電極１ｃに接合されて固定部１１ａｃが形成される。その後、ボンディングツールを操作することにより当該固定部１１ａｃ上でリボンワイヤ１９がループ部１１ａｄを形成するように、リボンワイヤ１９を折り曲げる。この結果、図９に示されるように、リボンワイヤ１９における端部１１ａでは、電極１ｃに直接接続された固定部１１ａｃと、固定部１１ａｃに連なり、電極１ｃからリボンワイヤ１９の厚さ方向において第２半導体素子８側に凸となるループ部１１ａｄとが形成される。
上記工程（Ｓ２０）以外の工程（Ｓ１０）、工程（Ｓ３０）、工程（Ｓ４０）は、図４に示された半導体装置の製造方法と同様である。なお、工程（Ｓ３０）では、端部１１ａにおいて、上面１１ａａとしてのループ部１１ａｄの上面に第２配線７が接続される。
＜作用＞
上記半導体装置において、第１配線１１としてのリボンワイヤ１９における端部１１ａは、固定部１１ａｃと、ループ部１１ａｄとを含む。固定部１１ａｃは電極１ｃに直接接続されている。ループ部１１ａｄは、固定部１１ａｃに連なり、電極１ｃから厚さ方向において第２半導体素子８側に凸となっている。端部１１ａにおいて、上面１１ａａはループ部１１ａｄの上面であってもよい。
この場合、第２配線７の第１端７ａが接続されるループ部１１ａｄでは、当該第１端７ａが接続される領域下に空間が形成されている。そのため、第２配線７の第１端７ａをリボンワイヤ１９に接続するときに、リボンワイヤ１９の端部１１ａに第２配線７を接続するための工具（キャピラリなど）が接触しても、ループ部１１ａｄが容易に変位できるので、無理な力が当該工具に加えられることを抑制できる。このため、当該工具が破損する、あるいは第２配線７の端部１１ａに対する接続工程において不良が発生する可能性を低減できる。
上記半導体装置の製造方法では、第１配線１１の端部１１ａを接続する工程（Ｓ２０）において、第１配線１１における端部１１ａでは、電極１ｃに直接接続された固定部１１ａｃと、固定部１１ａｃに連なり、電極１ｃから厚さ方向において第２半導体素子８側に凸となるループ部１１ａｄとが形成されてもよい。第２配線７により電気的に接続する工程（Ｓ３０）では、端部１１ａにおいて、上面１１ａａはループ部１１ａｄの上面であってもよい。
この場合、図９に示された半導体装置を得ることができる。
実施の形態５．
＜半導体装置の構成＞
図１０は、実施の形態５に係る半導体装置の部分断面模式図である。図１０に示された半導体装置は、基本的には図８に示された半導体装置と同様の構成を備え、同様の効果得ることができるが、第１配線１１としてのリボンワイヤ１９と電極１ｃとの接合部の構成が図８に示された半導体装置と異なっている。具体的には、図１０に示された半導体装置において、第１配線１１としてのリボンワイヤ１９における端部１１ａが、閉ループ状のループ部１１ａｄと、積層固定部１１ａｅとを含む。積層固定部１１ａｅは電極１ｃに直接接続されている最下層と、当該最下層上に積層された上層とを含む積層構造部である。ループ部１１ａｄは、積層固定部１１ａｅに連なり、電極１ｃから積層固定部１１ａｅの厚さ方向において電極１ｃから離れる方向（第２半導体素子８に向かう方向あるいは上方向）側に凸となっている。ループ部１１ａｄの両端は積層固定部１１ａｅに積層された上層に連なっている。このため、ループ部１１ａｄは閉ループとなっている。ループ部１１ａｄの一部は、平面視において積層固定部１１ａｅの外側に位置する。端部１１ａにおいて、上面１１ａａはループ部１１ａｄの上面である。第２配線７はループ部１１ａｄの上面１１ａａに接続されている。
ループ部１１ａｄの一部は積層構造の最下層上に位置する。電極１ｃの表面に対して垂直な方向から見た平面視において、ループ部１１ａｄの一部は最下層と重なっている。第２配線７の第１端７ａは、平面視において最下層と重なる位置でループ部１１ａｄに接続されていてもよい。あるいは、第２配線７の第１端７ａは、平面視において最下層と重ならない位置でループ部１１ａｄに接続されていてもよい。端部１１ａからリボンワイヤ１９が延びる方向と、第２配線７が端部１１ａの上面１１ａａから離れるように延びる方向とは、水平方向において逆になっている。
＜半導体装置の製造方法＞
図１０に示された半導体装置の製造方法は、図８に示された半導体装置の製造方法と基本的に同様の構成を備えるが、図４に示された第１配線工程（Ｓ２０）の内容が一部異なっている。当該工程（Ｓ２０）では、第１配線１１としてのリボンワイヤ１９における端部１１ａでは、リボンワイヤ１９が折り曲げられて積層されるとともに、リボンワイヤ１９によって閉ループ状のループ部１１ａｄが形成される。具体的には、図１０に示されるように、リボンワイヤ１９の先端部がウエッジボンディングにより電極１ｃに接合されて積層固定部１１ａｅの最下層が形成される。その後、ボンディングツールを操作することにより当該最下層上でリボンワイヤ１９がループ部１１ａｄを形成するように、リボンワイヤ１９を折り曲げる。その後、積層固定部１１ａｅを形成するように、積層されたリボンワイヤ１９を押圧する。この結果、図１０に示されるように、リボンワイヤ１９における端部１１ａでは、電極１ｃに直接接続された最下層を含む積層固定部１１ａｅと、積層固定部１１ａｅに連なり、電極１ｃからリボンワイヤ１９の厚さ方向において第２半導体素子８側に凸となる閉ループ状のループ部１１ａｄとが形成される。
上記工程（Ｓ２０）以外の工程（Ｓ１０）、工程（Ｓ３０）、工程（Ｓ４０）は、図４に示された半導体装置の製造方法と同様である。なお、工程（Ｓ３０）では、端部１１ａにおいて、上面１１ａａとしてのループ部１１ａｄの上面に第２配線７が接続される。
＜作用＞
上記半導体装置において、第１配線１１としてのリボンワイヤ１９における端部１１ａでは、リボンワイヤ１９が折り曲げられて積層されるとともに、リボンワイヤ１９によって閉ループ状のループ部１１ａｄが形成されてもよい。端部１１ａにおいて、上面１１ａａはループ部１１ａｄの上面であってもよい。
上記半導体装置の製造方法では、第１配線１１の端部１１ａを接続する工程（Ｓ２０）において、第１配線１１としてのリボンワイヤ１９における端部１１ａでは、第１配線１１としてのリボンワイヤ１９が折り曲げられて積層されるとともに、リボンワイヤ１９によって閉ループ状のループ部１１ａｄが形成されてもよい。第２配線７により電気的に接続する工程（Ｓ３０）では、端部１１ａにおいて、上面１１ａａはループ部１１ａｄの上面であってもよい。
この場合、第２配線７の第１端７ａが接続されるループ部１１ａｄでは、当該第１端７ａが接続される領域下に空間が形成されている。そのため、第２配線７の第１端７ａを第１配線１１としてのリボンワイヤ１９に接続するときに、リボンワイヤ１９の端部１１ａに第２配線７を接続するための工具（キャピラリなど）が接触しても、ループ部１１ａｄが容易に変位できるので、無理な力が当該工具に加えられることを抑制できる。このため、当該工具が破損する、あるいは第２配線７の端部１１ａに対する接続工程において不良が発生する可能性を低減できる。
また、ループ部１１ａｄが閉ループ状となっているので、ループ部１１ａｄの形状維持性能を高めることができる。そのため、ループ部１１ａｄがある程度変位しても元の形状に復帰することできる。このため、第１半導体素子１と第２配線７との間の距離を十分に保つことができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態の少なくとも２つを組み合わせてもよい。本開示の基本的な範囲は、上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
１ 第１半導体素子、１ａ 第１主面、１ｂ 第２主面、１ｃ 電極、２ａ，２ｂ リードフレーム、３ 第３半導体素子、４ モールド樹脂、５ パワー端子、６ ＩＣ端子、７ 第２配線、７ａ 第１端、７ｂ 第２端、８ 第２半導体素子、９，３１ はんだ、１０ 接合層、１１ 第１配線、１１ａ 端部、１１ａａ 上面、１１ａｂ カット面、１１ａｄ ループ部、１１ａｅ 積層固定部、１２ ホーン、１３ キャピラリ、１５ スパークロッド、１６ アルミニウム配線、１９ リボンワイヤ、２０ 積層構造、３０ 矢印、Ｄ１，Ｄ２ 径、Ｌ１ 距離、Ｔ 厚さ、Ｗ 幅。

Claims (11)

  1. 第１主面と、前記第１主面と反対側に位置する第２主面とを有する第１半導体素子を備え、前記第１主面には電極が形成され、さらに、
    前記第１主面から前記第２主面に向かう厚さ方向において、前記第１半導体素子と異なる位置に配置される第２半導体素子と、
    前記電極に接続される第１配線と、を備え、
    前記第１配線は、前記電極に接続された端部を含み、
    前記端部は、上面と、前記上面と異なる方向に位置するカット面とを含み、さらに、
    前記第１半導体素子と前記第２半導体素子とを電気的に接続する第２配線を備え、
    前記第２配線の径は、前記第１配線の径より小さく、
    前記第２配線は、第１端と、前記第１端と反対側に位置する第２端とを含み、
    前記第１端は前記第１配線の前記端部における前記上面に直接接続され、
    前記第２端は前記第２半導体素子に接続されている、半導体装置。
  2. 第１主面と、前記第１主面と反対側に位置する第２主面とを有する第１半導体素子を備え、前記第１主面には電極が形成され、さらに、
    前記第１主面から前記第２主面に向かう厚さ方向において、前記第１半導体素子と異なる位置に配置される第２半導体素子と、
    前記電極に接続される第１配線と、を備え、
    前記第１配線は、リボン状の形状を有するとともに、前記電極に接続された端部を含み、
    前記端部は上面を含み、さらに、
    前記第１半導体素子と前記第２半導体素子とを電気的に接続する第２配線を備え、
    前記第２配線の径は、前記第１配線の延在方向に交差する方向における幅より小さく、
    前記第２配線は、第１端と、前記第１端と反対側に位置する第２端とを含み、
    前記第１端は前記第１配線の前記端部における前記上面に直接接続され、
    前記第２端は前記第２半導体素子に接続されている、半導体装置。
  3. 前記第１配線における前記端部では、前記第１配線が折り曲げられて積層され、
    上記端部において、前記上面は前記積層された前記第１配線の頂面である、請求項２に記載の半導体装置。
  4. 前記第１配線における前記端部は、前記電極に直接接続された固定部と、前記固定部に連なり、前記電極から前記厚さ方向において前記第２半導体素子側に凸となるループ部とを含み、
    前記端部において、前記上面は前記ループ部の上面である、請求項２に記載の半導体装置。
  5. 前記第１配線における前記端部では、前記第１配線が折り曲げられて積層されるとともに、前記第１配線によって閉ループ状のループ部が形成され、
    上記端部において、前記上面は前記ループ部の上面である、請求項２に記載の半導体装置。
  6. 第１半導体素子および第２半導体素子を準備する工程を備え、
    前記第１半導体素子は、第１主面と、前記第１主面と反対側に位置する第２主面とを有し、
    前記第１主面には電極が形成され、
    前記第２半導体素子は、前記第１主面から前記第２主面に向かう厚さ方向において、前記第１半導体素子と異なる位置に配置され、さらに、
    前記電極に第１配線の端部を接続する工程と、
    前記第１半導体素子と前記第２半導体素子とを第２配線により電気的に接続する工程とを備え、
    前記端部は、上面と、前記上面と異なる方向に位置するカット面とを含み、
    前記第２配線の径は、前記第１配線の径より小さく、
    前記第２配線は、第１端と、前記第１端と反対側に位置する第２端とを含み、
    前記第２配線により電気的に接続する工程では、
    前記第１端は前記第１配線の前記端部における前記上面に直接接続され、
    前記第２端は前記第２半導体素子に接続される、半導体装置の製造方法。
  7. 第１半導体素子および第２半導体素子を準備する工程を備え、
    前記第１半導体素子は、第１主面と、前記第１主面と反対側に位置する第２主面とを有し、
    前記第１主面には電極が形成され、
    前記第２半導体素子は、前記第１主面から前記第２主面に向かう厚さ方向において、前記第１半導体素子と異なる位置に配置され、さらに、
    前記電極に第１配線の端部を接続する工程と、
    前記第１半導体素子と前記第２半導体素子とを第２配線により電気的に接続する工程とを備え、
    前記第１配線は、リボン状の形状を有し、
    前記端部は上面を含み、
    前記第２配線の径は、前記第１配線の延在方向に交差する方向における幅より小さく、
    前記第２配線は、第１端と、前記第１端と反対側に位置する第２端とを含み、
    前記第２配線により電気的に接続する工程では、
    前記第１端は前記第１配線の前記端部における前記上面に直接接続され、
    前記第２端は前記第２半導体素子に接続される、半導体装置の製造方法。
  8. 前記第１配線の端部を接続する工程において、前記第１配線における前記端部では、前記第１配線が折り曲げられて前記電極上に積層され、
    前記第２配線により電気的に接続する工程では、前記端部において、前記上面は前記積層された前記第１配線の頂面である、請求項７に記載の半導体装置の製造方法。
  9. 前記第１配線の端部を接続する工程において、前記第１配線における前記端部では、前記電極に直接接続された固定部と、前記固定部に連なり、前記電極から前記厚さ方向において前記第２半導体素子側に凸となるループ部とが形成され、
    前記第２配線により電気的に接続する工程では、前記端部において、前記上面は前記ループ部の上面である、請求項７に記載の半導体装置の製造方法。
  10. 前記第１配線の端部を接続する工程において、前記第１配線における前記端部では、前記第１配線が折り曲げられて積層されるとともに、前記第１配線によって閉ループ状のループ部が形成され、
    前記第２配線により電気的に接続する工程では、前記端部において、前記上面は前記ループ部の上面である、請求項７に記載の半導体装置の製造方法。
  11. 前記第１配線の端部を接続する工程において、前記端部は前記電極に対してウエッジボンディングにより接続され、
    前記第２配線により電気的に接続する工程では、前記第２配線がボールボンディングにより前記第１半導体素子と前記第２半導体素子とに接続される、請求項６から１０のいずれか１項に記載の半導体装置の製造方法。
JP2022021480A 2022-02-15 2022-02-15 半導体装置およびその製造方法 Pending JP2023118502A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022021480A JP2023118502A (ja) 2022-02-15 2022-02-15 半導体装置およびその製造方法
US18/066,195 US20230260952A1 (en) 2022-02-15 2022-12-14 Semiconductor device and method for manufacturing the same
DE102023100055.1A DE102023100055A1 (de) 2022-02-15 2023-01-03 Halbleitervorrichtung und Verfahren zu deren Herstellung
CN202310098294.5A CN116613125A (zh) 2022-02-15 2023-02-10 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022021480A JP2023118502A (ja) 2022-02-15 2022-02-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2023118502A true JP2023118502A (ja) 2023-08-25
JP2023118502A5 JP2023118502A5 (ja) 2024-04-04

Family

ID=87430819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022021480A Pending JP2023118502A (ja) 2022-02-15 2022-02-15 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20230260952A1 (ja)
JP (1) JP2023118502A (ja)
CN (1) CN116613125A (ja)
DE (1) DE102023100055A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854232B2 (ja) 2003-02-17 2006-12-06 株式会社新川 バンプ形成方法及びワイヤボンディング方法

Also Published As

Publication number Publication date
CN116613125A (zh) 2023-08-18
US20230260952A1 (en) 2023-08-17
DE102023100055A1 (de) 2023-08-17

Similar Documents

Publication Publication Date Title
US9716054B2 (en) Semiconductor device
US7586180B2 (en) Semiconductor packaging device comprising a semiconductor chip including a MOSFET
US8685789B2 (en) Ribbon bonding in an electronic package
US20070042531A1 (en) Method for producing semiconductor device and semiconductor device
JP4146785B2 (ja) 電力用半導体装置
US7135761B2 (en) Robust power semiconductor package
JP2008263210A (ja) 電力用半導体装置
JP5271778B2 (ja) 半導体装置の製造方法
JPWO2011039795A1 (ja) 半導体装置とその製造方法
JP2023118502A (ja) 半導体装置およびその製造方法
US8378468B2 (en) Semiconductor device and method of manufacturing the same
JP7293155B2 (ja) 半導体装置、及びワイヤボンディング方法
JP2008166621A (ja) 半導体装置およびその製造方法
JP2601228B2 (ja) 樹脂封止型回路装置の製造方法
JP5512845B2 (ja) 半導体装置
JP2015037151A (ja) 半導体装置
JP4676252B2 (ja) 回路装置の製造方法
JP7334655B2 (ja) 半導体装置
JP2004087673A (ja) 樹脂封止型半導体装置
JP4597118B2 (ja) 半導体装置の製造方法
JP2023003740A (ja) 半導体装置および半導体装置の製造方法
JP2003188335A (ja) 半導体装置及びその製造方法
JP2011233667A (ja) 半導体装置の製造方法、ワイヤーボンディング装置及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240327