CN1938844B - 半导体设备 - Google Patents
半导体设备 Download PDFInfo
- Publication number
- CN1938844B CN1938844B CN200580009840.3A CN200580009840A CN1938844B CN 1938844 B CN1938844 B CN 1938844B CN 200580009840 A CN200580009840 A CN 200580009840A CN 1938844 B CN1938844 B CN 1938844B
- Authority
- CN
- China
- Prior art keywords
- electrode
- protective
- internal circuitry
- zone
- semiconductor equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000001681 protective effect Effects 0.000 claims description 103
- 230000003068 static effect Effects 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 238000007599 discharging Methods 0.000 abstract description 2
- 125000002915 carbonyl group Chemical group [*:2]C([*:1])=O 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008676 import Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种半导体设备。该半导体设备包括具有焊盘的基板、内部电路系统区域、以及形成于基板上的保护电阻。焊盘通过导线连接到保护电阻的第一电极，内部电路系统区域通过导线连接到保护电阻的第二电极，保护电阻阻止内部电路系统区域发生静电释放。该半导体设备的特征在于，该焊盘置于保护电阻与内部电路系统区域之间。
Description
技术领域
本发明通常涉及半导体设备，具体地涉及具有保护电路用于防止设备静电击穿的半导体设备。
背景技术
传统的半导体设备配备了位于其输入焊盘内侧的保护电路，以防止由于静电电流引起的击穿，例如如日本专利公开公布第9-17954号所示。
图8示出了具有保护电路的这种传统半导体设备1000。半导体设备1000配备了介于输入部分(IN)6与半导体器件10之间的保护电路50。保护电路50包含保护电路2与作为二极管的保护晶体管9。
在保护电路50中，在输入部分(IN)输入的静电电气(电荷)流经保护电阻2，导致了静电电压的降低并保护了内部半导体器件。对于输入部分的电压输入非常高且保护电阻2无法充分减小该电压输入的情形，保护晶体管9导通并允许静电电荷向下流到地VSS，从而保护内部半导体器件10。在该说明书与权利要求中，半导体器件侧的保护晶体管与器件被共同称为“内部电路系统”。
图9为半导体设备1000的剖面视图。输入焊盘6与金属导线层(ME1)5一体形成。由半导体基板1内的N型阱形成保护电路2。在N型阱中，提供了N+区域的第一电极3以及N+区域的第二电极4。第一电极3经金属导线层(ME1)5连接到输入焊盘6。第二电极4经另一个金属导线层(ME2)7连接到保护晶体管9的漏极。保护晶体管9的栅极与源极被短路并接地VSS。内部电路系统中的半导体器件连接到金属导线层(ME2)7。
为了对半导体设备供电，独立地形成于硅基板1内的P+区域连接到地VSS，独立地形成于硅基板1内的N+区域连接到正电源Vdd。
除了用于输入焊盘6的开口之外，半导体设备1000完全被氧化层8覆盖及绝缘。输入焊盘6的金属导线层(ME1)5与硅基板1通过氧化硅层8被绝缘。
如前所述，当高电压的静电施加在输入焊盘6时，通常从输入焊盘6经金属导线层(ME1)5与保护电阻2流到金属导线层7(ME2)的静电电流，经保护晶体管9的漏极与源极进一步流到地VSS。因此连接到金属导线层(ME2)的内部半导体器件不会受到损伤。
静电电流从保护电阻2的第一电极3流出还存在其他路径，例如经过N阱区域，到达正电源Vdd，或者到地Vdd。
然而，如图10所示，在传统半导体设备1000中，保护电阻2置于输入焊盘6与内部电路系统10之间。保护电阻2的第一电极3具有基本上与输入焊盘6相同的电势，且第一电极3形成于硅基板1内；因此发生放电(漏电)，该放电是从第一电极3到形成于硅基板1内的其他电路系统，特别是到形成于内部电路系统区域10内的半导体器件，导致这些半导体器件的击穿。为了防止这种放电，内部电路系统10与第一电极3之间的长度L2需要增大，但这使得难以实现半导体器件的微型化与高度集成。
如图11所示，对于输入焊盘6置于半导体设备1100外围部分特别是毗邻角落的情形，内部电路系统区域10与第一电极3之间的长度L3需要进一步增大，使得难以实现半导体器件的微型化与高度集成。
发明内容
本发明的一般目标是提供具有保护电路的半导体设备，该半导体设备可以防止保护电路的电极与其他半导体器件之间的放电并允许设备的微型化与集成。
在下文的描述中列举了本发明的特征与优点，这些特征与优点的一部分通过该描述及附图将变得显而易见，或者可以通过实践根据该描述中提供的教导的本发明来学习这些特征与优点。通过在说明书中具体指出的半导体设备，可以实现及获得本发明的目标以及其他特征与优点，其中在说明书中使用全面、清楚、简明及精确的术语以使得本领域普通技术人员可以实施本发明。
为了实现根据本发明目的的这些及其他优点与特征，正如这里所体现以及广泛描述的，本发明提供如下。
提供了一种半导体设备，其包括具有焊盘的基板、内部电路系统区域、以及形成于基板上的保护电阻；焊盘通过导线连接到保护电阻的第一电极； 内部电路系统区域通过导线连接到保护电阻的第二电极；以及保护电阻保护内部电路系统区域免于发生静电释放；其中该焊盘置于保护电阻与内部电路系统区域之间。所述焊盘、连接所述焊盘和所述第一电极的所述导线、连接所述内部电路系统区域和所述第二电极的所述导线形成于同一层上。
在该半导体设备中，焊盘与第一电极之间的距离以及焊盘与第二电极之间的距离基本上相同。
提供了一种半导体设备，其包括具有焊盘的基板、内部电路系统区域、以及形成于基板上的保护电阻；
焊盘通过导线连接到保护电阻的第一电极；
内部电路系统区域通过导线连接到保护电阻的第二电极；以及
保护电阻保护内部电路系统区域免于发生静电释放；
其中从平面图观看第一电极与内部电路系统区域之间的距离大于第二电极与内部电路系统区域之间的距离。
在该半导体设备中，基板可设有围绕焊盘、内部电路系统区域以及保护电阻的防护环区域；以及
从矩形第一电极的两个侧边到毗邻第一电极的防护环区域的距离基本上相等。
保护电阻可包含形成于基板内的阱区；以及
从第一电极的两个侧边到毗邻第一电极的阱区的边缘部分的距离基本上相等。
从阱区的两个边缘部分到毗邻阱区的防护环区域的距离基本上相等。
焊盘可置于保护电阻上的绝缘层上。
可由杂质扩散层形成该保护电阻。
在半导体设备中，可由保护电阻以及包含在内部电路系统区域内的保护晶体管形成保护电路。
附图说明
图1为根据本发明第一实施方案的半导体设备的部分布局图；
图2为根据本发明第二实施方案的半导体设备的部分布局图；
图3为根据本发明第三实施方案的半导体设备的部分剖面视图；
图4为根据本发明第三实施方案的半导体设备的部分布局图；
图5为根据本发明第四实施方案的半导体设备的部分剖面视图；
图6为根据本发明第四实施方案的半导体设备的部分布局图；
图7为根据本发明第五实施方案的半导体设备的部分剖面视图；
图8为具有保护电路的传统半导体设备的电路图；
图9为具有图8的保护电路的传统半导体设备的部分剖面视图；
图10为图8的传统半导体设备的部分布局图；以及
图11为另一个传统半导体设备的部分布局图。
具体实施方式
在下文中，参考附图描述本发明的各实施方案。
[第一实施方案]
图1为根据本发明第一实施方案的半导体设备100的部分布局图。
半导体设备100包含硅基板1、形成于硅基板1上的内部电路系统区域10、以及形成于内部电路系统区域10周围的外围器件区域20。外围器件区域20被防护环区域30包围。布置在芯片周围的防护环区域30由扩散层形成，并连接到下文中提及的金属导线层以获得基板电势。此外，防护环区域30起着防止芯片在芯片切割时遭受损伤的作用。
外围器件区域20设有保护电阻(静电释放保护电阻)2，其包含形成于p型硅基板1内的n型阱。保护电阻2设有n+区域的第一电极3以及n+区域的第二电极4。
第一电极3经金属导线层(ME1)5连接到输入焊盘6。另一方面，第二电极4经金属导线层(ME2)7连接到形成于内部电路系统区域10内的保护晶体管与半导体器件。该电路结构类似于图8所示半导体设备1000。金属导线层5、7以及输入焊盘6例如由铝或多晶硅制成。
与图9所示半导体器件1000相似，氧化硅层(未示出)形成于硅基板1上，金属导线层5、7以及输入焊盘6形成于该氧化硅层上。由于即使该氧化硅层薄，氧化硅层也具有极高的绝缘特性，所以即使在输入焊盘6靠近内部电路系统区域10时仍可保持高的介电强度。因此，输入焊盘6与内部电路系统区域10之间的长度L1可以小于图10所示的第一电极3与内部电路系统区域10之间的长度L2。
在图1所示半导体设备100中，输入焊盘6置于内部电路系统区域10 与保护电阻2之间。由于这种配置，保护电阻2的第一电极3与内部电路系统区域10之间的距离可以保持足够长。
在半导体设备100中，在保持第一电极3与内部电路系统区域10之间的长距离的同时，与传统半导体设备1000中内部电路系统区域10与毗邻的保护电阻2之间的距离L2相比，可以缩短内部电路系统区域10与毗邻输入焊盘6之间的距离L1。
根据本发明第一实施方案的布局使得可以增大固定尺寸半导体设备中的内部电路系统区域10的面积，并可实现高度集成。但如果内部电路系统区域10的面积保持不变，则可以微型化该半导体设备并减小制造成本。
[第二实施方案]
图2为根据本发明第二实施方案的半导体设备的部分布局图。在本实施方案中，输入焊盘6置于靠近半导体设备200的角落。图2所示相同或相似参考数字表示与图1所示相同或相似的部分。
如图2所示，保护电阻2置于靠近半导体设备200的角落。保护电阻2的第一电极3与第二电极4置成与围绕外围器件区域20的防护环区域30一侧边的距离基本上相等。换而言之，保护电阻2的纵轴基本上平行于防护环区域30的一侧边。
输入焊盘6置于相对于防护环区域30上述侧边的保护电阻2的另一例边。输入焊盘6的一侧边基本上平行于内部电路系统区域10，其之间的距离为L1，与上述半导体设备100中的距离相同。
保护电阻2的第一电极3通过金属导线层5连接到输入焊盘6。金属导线层5置成与保护电阻2的纵轴垂直，并沿防护环区域30的一侧边。另一方面，保护电阻2的第二电极4通过金属导线层7连接到内部电路系统区域10。金属导线层7置成沿保护电阻2的纵轴并沿防护环30的一侧边延伸。
如图2所示，矩形的第一电极3布置成其两个侧边分别与L形的防护环区域30间隔了距离a与b。理想地使距离a与b彼此相等。通过使这两个距离相等，防护环区域30与第一电极3之间的距离相等，且因此从第一电极3到防护环区域30的放电条件相对于该两个侧边而言变得均匀。因此不存在放电特性偏差，这增大了放电电阻。
特别是在半导体设备200中，由于可以使第一电极3的侧边长度大于半导体设备100中的侧边长度，因此可以使第一电极3与防护环区域30之间 的距离a、b小于半导体设备100中的情形。
按照这种方式，通过采用根据本发明第二实施方案的布局，半导体设备200可以高度集成并微型化。
在半导体设备200中，内部电路系统区域10与防护环区域30之间的距离可制成小于半导体设备100中的情形。
在上述实施方案中，保护电阻2的纵轴平行于防护环区域30的一侧边。该纵轴可以定向成与防护环区域30的该一个侧边成任意角度，只要第一电极3与内部电路系统区域10之间的距离大于第二电极4与内部电路系统区域10之间的距离。
在上述实施方案中，第一电极3的两个侧边到防护环区域30的距离a、b设置成相同。此外，理想地还将第一电极3的两个侧边到阱区域边缘的距离设置成相同。并且，理想地还将该阱区域边缘到防护环区域30的距离设置成相同。
该结构可以避免放电特性的任何偏差并增大放电电阻。
[第三实施方案]
图3为根据本发明第三实施方案的半导体设备300的部分剖面视图。图4为半导体设备300的部分布局图。图4所示相同或相似参考数字表示与图1所示相同或相似的部分。
在半导体设备300中，类似于上述半导体设备100，保护电阻2形成于硅基板1内，保护电阻2的第二电极4经金属导线层7连接到内部电路系统10。输入焊盘6设于保护电阻2上方，并经金属导线层(未示出)连接到第一电极3。输入焊盘6与内部电路系统区域10之间的距离为L1，该距离与第一及第二实施方案相同。
如图3所示，使用氧化硅层将输入焊盘6与保护电阻2绝缘。
在图4中，为了容易理解布局而示出了实际上被输入焊盘6遮挡的保护电阻2。
在根据本发明第三实施方案的布局中，输入焊盘6设于保护电阻2上方，因此可以高度集成并微型化半导体设备300，同时确保第一电极3与内部电路系统区域10之间间隔足够的距离。
特别地，输入焊盘6与保护电阻2的重叠使得可以进一步微型化及高度集成半导体设备300。
[第四实施方案]
图5为根据本发明第四实施方案的半导体设备400的部分剖面视图。图6为半导体设备400的部分布局图。图6所示相同或相似参考数字表示与图1所示相同或相似的部分。在图6中，为了容易理解布局而示出了实际上被输入焊盘6遮挡的保护电阻2。
半导体设备400具有与半导体设备300相同的结构，除了保护电阻2长(第一电极3与第二电极4之间的距离长)并在输入焊盘6两侧向外延伸以外。在增大保护电阻2的电阻值时采用这种结构。
同样，在根据第四实施方案的布局中，可以高度集成并微型化半导体设备400，同时确保第一电极3与内部电路系统区域10之间间隔足够的距离。
[第五实施方案]
图7为根据本发明第五实施方案的半导体设备500的剖面视图。图7所示相同或相似参考数字表示与图1所示相同或相似的部分。同样，在图7中，为了容易理解布局而示出了实际上被输入焊盘6遮挡的保护电阻2。
在上述半导体设备400中，保护电阻2(介于第一电极3与第二电极4之间)的纵轴基本上平行于内部电路系统区域10的边缘。在半导体设备500中，保护电阻2的纵轴垂直于内部电路系统区域10的边缘。除了该结构之外，半导体设备400与500基本上相同。
在根据第五实施方案的布局中，通过在保护电阻2上方提供输入焊盘6，可以高度集成并微型化半导体设备500，同时确保第一电极3与内部电路系统区域10之间间隔足够的距离。
尽管在上述实施方案中使用输入焊盘用于解释本发明，本发明可以应用于输出焊盘及其他焊盘。
可以使用其他半导体基板，例如GaAs等替代硅基板。此外，可以使用氮化硅层、磷玻璃及其他绝缘材料替代氧化硅层。
本申请是基于日本优先权专利申请第2004-104136号，该专利申请于2004年3月31日向日本专利局提交，其全部内容在此引用作为参考。
Claims (6)
1.一种半导体设备，其包括具有焊盘的基板、内部电路系统区域、以及形成于基板上的保护电阻，所述半导体设备包括：
焊盘，其通过导线连接到所述保护电阻的第一电极；
内部电路系统区域，其通过导线连接到所述保护电阻的第二电极；以及
保护电阻，其保护所述内部电路系统区域免于发生静电释放；
其中所述第一电极与内部电路系统区域之间的距离大于所述第二电极与内部电路系统区域之间的距离，
其中所述基板设有围绕所述焊盘、内部电路系统区域以及保护电阻的防护环区域；以及
从矩形的所述第一电极的两个相邻的侧边到毗邻所述第一电极的防护环区域的距离相等。
2.如权利要求1所述的半导体设备，其中所述保护电阻包含形成于基板内的阱区；以及
从所述第一电极的两个侧边到毗邻所述第一电极的阱区的边缘部分的距离相等。
3.如权利要求2所述的半导体设备，其中从所述阱区的两个边缘部分到毗邻阱区的防护环区域的距离相等。
4.如权利要求1所述的半导体设备，其中所述焊盘置于所述保护电阻上的绝缘层上。
5.如权利要求1所述的半导体设备，其中由杂质扩散层形成所述保护电阻。
6.如权利要求1所述的半导体设备，其中由所述保护电阻以及包含在所述内部电路系统区域内的保护晶体管形成保护电路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004104136A JP4673569B2 (ja) | 2004-03-31 | 2004-03-31 | 半導体装置 |
| JP104136/2004 | 2004-03-31 | ||
| PCT/JP2005/006550 WO2005096370A1 (en) | 2004-03-31 | 2005-03-29 | A semiconductor apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1938844A CN1938844A (zh) | 2007-03-28 |
| CN1938844B true CN1938844B (zh) | 2012-01-11 |
Family
ID=35064074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200580009840.3A Expired - Fee Related CN1938844B (zh) | 2004-03-31 | 2005-03-29 | 半导体设备 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7709899B2 (zh) |
| EP (1) | EP1733424B1 (zh) |
| JP (1) | JP4673569B2 (zh) |
| CN (1) | CN1938844B (zh) |
| DE (1) | DE602005024528D1 (zh) |
| WO (1) | WO2005096370A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5076407B2 (ja) * | 2006-09-05 | 2012-11-21 | ミツミ電機株式会社 | 半導体装置及びその製造方法 |
| KR100911962B1 (ko) | 2007-10-22 | 2009-08-13 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 |
| TWI757837B (zh) * | 2012-11-28 | 2022-03-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4757363A (en) * | 1984-09-14 | 1988-07-12 | Harris Corporation | ESD protection network for IGFET circuits with SCR prevention guard rings |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5981045A (ja) | 1982-10-27 | 1984-05-10 | Fanuc Ltd | 多工程ならい制御方式 |
| JPS5981045U (ja) * | 1982-11-24 | 1984-05-31 | 三洋電機株式会社 | 半導体集積回路 |
| JPS60257558A (ja) * | 1984-06-04 | 1985-12-19 | Nec Corp | 半導体集積回路装置 |
| JPS61264748A (ja) | 1985-05-17 | 1986-11-22 | Ricoh Co Ltd | ウエルを用いた半導体抵抗素子 |
| JPS6468961A (en) | 1987-09-09 | 1989-03-15 | Ricoh Kk | Resistance element for semiconductor integrated circuit device |
| JPH01184819A (ja) | 1988-01-13 | 1989-07-24 | Ricoh Co Ltd | 不純物拡散装置 |
| JPH01212461A (ja) | 1988-02-20 | 1989-08-25 | Ricoh Co Ltd | 埋込み層をもつ半導体集積回路装置 |
| JPH0287674A (ja) | 1988-09-26 | 1990-03-28 | Ricoh Co Ltd | サージ保護回路 |
| JPH02278864A (ja) * | 1989-04-20 | 1990-11-15 | Nec Corp | 半導体装置の入力保護回路 |
| JPH02306663A (ja) | 1989-05-22 | 1990-12-20 | Ricoh Co Ltd | 半導体装置の製造方法 |
| US5066999A (en) * | 1989-10-23 | 1991-11-19 | Micron Technology, Inc. | Resistor under wirebond pad |
| JP2926801B2 (ja) * | 1989-12-01 | 1999-07-28 | セイコーエプソン株式会社 | 半導体集積装置 |
| JPH04218944A (ja) | 1990-06-04 | 1992-08-10 | Ricoh Co Ltd | 集積回路マスクのレイアウト方法および装置 |
| JPH04349640A (ja) | 1991-05-27 | 1992-12-04 | Ricoh Co Ltd | アナログ・デジタル混在集積回路装置実装体 |
| JPH06169061A (ja) | 1992-01-17 | 1994-06-14 | Ricoh Co Ltd | 入出力保護装置 |
| US5218222A (en) * | 1992-09-16 | 1993-06-08 | Micron Semiconductor, Inc. | Output ESD protection circuit |
| JPH06151814A (ja) | 1992-09-22 | 1994-05-31 | Ricoh Co Ltd | 半導体集積回路の製造プロセス設計方法、及び該製造プロセス設計装置、並びに半導体集積回路製造装置用制御装置 |
| JPH06188369A (ja) * | 1992-12-21 | 1994-07-08 | Nippon Motorola Ltd | 静電気破壊防止層を有する半導体回路 |
| JPH06224302A (ja) | 1993-01-27 | 1994-08-12 | Ricoh Co Ltd | 配線遅延を考慮した配線マスク製造装置 |
| JP3340535B2 (ja) | 1993-10-20 | 2002-11-05 | 株式会社リコー | 半導体特性測定システム |
| JP3271435B2 (ja) * | 1994-08-04 | 2002-04-02 | 株式会社デンソー | 半導体集積回路装置 |
| JPH0888195A (ja) | 1994-09-20 | 1996-04-02 | Ricoh Co Ltd | 半導体プロセスシミュレーション方法 |
| JPH08136482A (ja) | 1994-11-10 | 1996-05-31 | Ricoh Co Ltd | 不純物分布導出装置 |
| JPH08181219A (ja) | 1994-12-21 | 1996-07-12 | Nippondenso Co Ltd | 半導体集積回路装置 |
| JPH08241992A (ja) | 1995-03-01 | 1996-09-17 | Ricoh Co Ltd | デバイスシミュレーション用メッシュ作成装置 |
| JPH0951078A (ja) * | 1995-05-29 | 1997-02-18 | Mitsubishi Electric Corp | 半導体記憶装置および半導体装置 |
| JPH0917954A (ja) | 1995-07-03 | 1997-01-17 | Seiko Epson Corp | 半導体集積装置 |
| JPH0982938A (ja) | 1995-09-11 | 1997-03-28 | Ricoh Co Ltd | 半導体デバイスのシミュレーション方法 |
| JP3577808B2 (ja) * | 1995-10-16 | 2004-10-20 | セイコーエプソン株式会社 | 半導体集積装置 |
| JPH09232401A (ja) | 1996-02-20 | 1997-09-05 | Ricoh Co Ltd | 半導体の異常解析装置 |
| JPH09306967A (ja) | 1996-05-16 | 1997-11-28 | Ricoh Co Ltd | 半導体シミュレーション装置および半導体シミュレーション方法 |
| JPH10125914A (ja) | 1996-10-24 | 1998-05-15 | Ricoh Co Ltd | 半導体プロセスシミュレーション方法および半導体プロセスシミュレーション装置 |
| JPH11220094A (ja) * | 1998-01-30 | 1999-08-10 | Sony Corp | 入力保護回路 |
| JPH11238655A (ja) | 1998-02-20 | 1999-08-31 | Ricoh Co Ltd | 半導体プロセス決定支援装置 |
| JP3734453B2 (ja) | 2002-03-15 | 2006-01-11 | 株式会社リコー | 半導体装置の製造方法 |
| JP4175862B2 (ja) | 2002-10-24 | 2008-11-05 | 株式会社リコー | 電圧設定回路及びその設定方法、並びに電圧検出回路及び定電圧発生回路 |
| JP4499985B2 (ja) | 2002-12-13 | 2010-07-14 | 株式会社リコー | 電源用ｉｃ及びその電源用ｉｃを使用した通信装置 |
-
2004
- 2004-03-31 JP JP2004104136A patent/JP4673569B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-29 WO PCT/JP2005/006550 patent/WO2005096370A1/en not_active Application Discontinuation
- 2005-03-29 CN CN200580009840.3A patent/CN1938844B/zh not_active Expired - Fee Related
- 2005-03-29 DE DE602005024528T patent/DE602005024528D1/de active Active
- 2005-03-29 EP EP05721690A patent/EP1733424B1/en not_active Not-in-force
- 2005-03-29 US US10/594,542 patent/US7709899B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4757363A (en) * | 1984-09-14 | 1988-07-12 | Harris Corporation | ESD protection network for IGFET circuits with SCR prevention guard rings |
Non-Patent Citations (2)
| Title |
|---|
| JP特开平6-188369A 1994.07.08 |
| JP特开平8-181219A 1996.07.12 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1733424A1 (en) | 2006-12-20 |
| US20070187763A1 (en) | 2007-08-16 |
| JP4673569B2 (ja) | 2011-04-20 |
| DE602005024528D1 (de) | 2010-12-16 |
| CN1938844A (zh) | 2007-03-28 |
| JP2005294363A (ja) | 2005-10-20 |
| EP1733424A4 (en) | 2008-03-26 |
| US7709899B2 (en) | 2010-05-04 |
| EP1733424B1 (en) | 2010-11-03 |
| WO2005096370A1 (en) | 2005-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101937916B (zh) | 半导体设备 | |
| US5610790A (en) | Method and structure for providing ESD protection for silicon on insulator integrated circuits | |
| US5610426A (en) | Semiconductor integrated circuit device having excellent dual polarity overvoltage protection characteristics | |
| US8164872B2 (en) | Power supply clamp circuit | |
| US7863652B2 (en) | Semiconductor integrated circuit device | |
| US10854710B2 (en) | Semiconductor device | |
| US5886381A (en) | MOS integrated device comprising a gate protection diode | |
| US7829958B2 (en) | MOS transistor capable of withstanding significant currents | |
| CN1938844B (zh) | 半导体设备 | |
| CN1319171C (zh) | 具有改进的静电放电耐压的半导体装置 | |
| US8008687B2 (en) | Electrostatic discharge protection device | |
| US7473974B2 (en) | Semiconductor circuit device including a protection circuit | |
| KR101489003B1 (ko) | 반도체 장치 | |
| US20080203435A1 (en) | Semiconductor device having elongated electrostatic protection element along long side of semiconductor chip | |
| JP2008021852A (ja) | 半導体装置 | |
| JP3271435B2 (ja) | 半導体集積回路装置 | |
| TWI685942B (zh) | 半導體裝置 | |
| JPS63291470A (ja) | 半導体集積回路装置の保護回路 | |
| JP2023152286A (ja) | Ｅｓｄ保護回路及び半導体装置 | |
| JPS61248549A (ja) | 半導体装置 | |
| JP2020035773A (ja) | 半導体集積回路 | |
| CN112992890A (zh) | 一种高压静电防护器件和电路 | |
| JPS58178574A (ja) | 保護装置を備えた半導体装置 | |
| JPH06103747B2 (ja) | 半導体装置 | |
| KR20030089062A (ko) | 정전기방전 보호소자가 구비되는 반도체소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: RICOH MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: RICOH CO. LTD. Effective date: 20150331 |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20150331 Address after: Osaka Patentee after: Ricoh Microelectronics Co., Ltd. Address before: Tokyo, Japan, Japan Patentee before: Ricoh Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120111 Termination date: 20150329 |
|
| EXPY | Termination of patent right or utility model |