CN1930676A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1930676A
CN1930676A CNA200580007544XA CN200580007544A CN1930676A CN 1930676 A CN1930676 A CN 1930676A CN A200580007544X A CNA200580007544X A CN A200580007544XA CN 200580007544 A CN200580007544 A CN 200580007544A CN 1930676 A CN1930676 A CN 1930676A
Authority
CN
China
Prior art keywords
terminal
pad
power
esd protection
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200580007544XA
Other languages
English (en)
Other versions
CN1930676B (zh
Inventor
加藤工
原英夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1930676A publication Critical patent/CN1930676A/zh
Application granted granted Critical
Publication of CN1930676B publication Critical patent/CN1930676B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的目的在于提供一种半导体装置，对于一个电源系统的信号端子，可以防止以其他电源系统的电源(接地)端子为基准的ESD造成的破坏，并由此能够抑制芯片尺寸的增大。该半导体装置(1)包括：在第一和第二电源系统中，电源端子(10、13)或接地端子(12、15)的至少任意一方通过焊接线(26～29)连接，并在半导体基板上相互连接的各个ESD保护焊盘(36～39)；在第一和第二电源系统中，信号焊盘(31、34)与ESD保护焊盘(36～39)连接，并保护输入输出电路(43、44)的各个信号用ESD保护元件部(41a、42a)和与任意一个ESD保护焊盘连接的电源用ESD保护元件部(40a)。

Description

半导体装置
技术领域
本发明涉及一种具有多个电源系统的半导体装置。
背景技术
以往，具有多个电源系统的半导体装置、即具有多对电源端子和接地端子对，并且在各个端子对之间设有半导体元件的半导体装置，对于基于所有的电源端子和接地端子的静电放电(ESD)采取了防止对策，以使被施加在信号端子上的静电即使是经由任意的电源端子和接地端子进行放电，也不会因静电放电(ESD)而造成破坏(例如专利文献1)。
图4是表示具有数字用电源系统和模拟用电源系统2个电源系统的以往半导体装置中的各个端子的连接状态的局部电路图。该半导体装置101例如在5V的数字用电源系统中，具有电源(VCC1)端子110、接地(GND1)端子112、以及与外部进行信号的输入输出的至少1个信号(SIG1)端子111；同样地在5V模拟电源系统中具有电源(VCC2)端子113、接地(GND2)端子115、以及与外部进行信号的输入输出的至少1个信号(SIG2)端子114。这些端子通过焊接线120至125分别与VCC1焊盘130、GND1焊盘132、SIG1焊盘131、VCC2焊盘133、GND2焊盘135、SIG2焊盘134连接。
VCC1焊盘130和GND1焊盘132分别与形成在半导体基板上的VCC1布线150和GND1布线152连接。VCC1布线150和GND1布线152与数字用电源系统的至少1个输入输出电路143和内部电路145的元件连接，并且，如后述那样与信号用ESD保护元件部141连接。输入输出电路143在与SIG1焊盘131之间进行信号的输入或输出，内部电路145根据从输出电路143输入的信号进行信号处理，并将信号输出到输入输出电路143。另外，在图4中的输入输出电路143(以及后述的输入输出电路144)中，省略了输入元件的图示。
上述的信号用ESD保护元件部141，用于防止基于输入输出电路143的ESD的破坏，其由VCC1侧的保护元件、和GND1侧的保护元件构成，所述VCC1侧的保护元件用于使以VCC1端子110为基准施加在SIG1端子111的静电逃逸到VCC1端子110，所述GND1侧的保护元件用于使以GND1端子112为基准施加在SIG1端子111的静电逃逸到GND1端子112。这些保护元件具体是使用如图4所示的二极管、或场效应晶体管(将金属布线作为栅极的高阈值的MOS晶体管)等。这样，对于SIG1端子111采取了以VCC1端子110和GND1端子112为基准的ESD对策。对于其他电源系统的以VCC2端子113和GND2端子115为基准的ESD对策，将在后面说明。
另外，VCC2焊盘133和GND2焊盘135也分别与形成在半导体基板上的VCC2布线153和GND2布线155连接。VCC2布线153和GND2布线155与模拟用电源系统的至少1个输入输出电路144以及内部电路146的元件连接，并且，与信号用ESD保护元件部142连接。输入输出电路144在与SIG2焊盘134之间进行信号的输入或输出，内部电路146根据从输出电路144输入的信号进行信号处理，并将信号输出到输入输出电路144。信号用ESD保护元件部142也是用于防止输入输出电路144受到ESD的破坏，其结构和功能实质上与上述的信号用ESD保护元件部141相同。
电源用ESD保护元件部140即使在静电被施加在任意电源端子之间或接地端子之间的情况下，也能够防止输入输出电路143、144或内部电路145、146的元件受到ESD的破坏，其由以下各个元件构成，即，在VCC1端子110-GND1端子112之间的保护元件(1个二极管)、在VCC2端子113-GND1端子112之间的保护元件(1个二极管)、在VCC2端子113-GND2端子115之间的保护元件(1个二极管)、在GND2端子115-GND1端子112之间的保护元件(2个二极管)、在VCC1端子110-VCC2端子113之间的保护元件(2个二极管)、和在VCC1端子110-GND2端子115之间的保护元件(1个二极管)。在GND2端子115-GND1端子112之间的保护元件、和在VCC1端子110-VCC2端子113之间的保护元件之所以分别由2个相互反向的二极管构成，是为了提高针对ESD的保护能力。该结构能够使二极管的阳极和阴极为同电位。其他保护元件(例如在VCC1端子110-GND1端子112之间的保护元件等)通过进一步增加保护元件的面积等，来提高保护能力。
下面，对防止以其他电源系统的VCC2端子113和GND2端子115为基准的ESD针对SIG1端子111的破坏动作进行说明。以VCC2端子113为基准施加在SIG1端子111的静电，通过构成信号用ESD保护元件部141的VCC1侧的保护元件、VCC1布线150、构成电源用ESD保护元件部140的VCC1端子110-VCC2端子113之间的保护元件、VCC2布线153，逃逸到VCC2端子113。以GND2端子115为基准施加在SIG1端子111的静电也同样地，通过构成信号用ESD保护元件部141的GND1侧的保护元件、GND1布线152、构成电源用ESD保护元件部140的GND2端子115-GND1端子112之间的保护元件、GND2布线155，逃逸到GND2端子115。另外，对于以其他电源系统的VCC1端子110和GND1端子112为基准的ESD，也是同样地通过信号用ESD保护元件部142和电源用ESD保护元件部140，来防止对SIG2端子114的破坏。
这样，在具有多个电源系统的半导体装置中，对于以其他电源系统的电源端子和接地端子为基准的ESD对策，可通过信号用ESD保护元件部和电源用ESD保护元件部，来防止任意电源系统的信号端子受到破坏。另外，上述的半导体装置101是一种具有数字用电源系统和模拟用电源系统这2个电源系统作为多个电源系统的半导体装置，但不限于此，即使是具有例如5V电源系统和3V电源系统那样的电源电压不同的多个电源系统的半导体装置，通过设置电源用ESD保护元件部140，也可以防止以其他电源系统的电源端子和接地端子为基准的ESD的破坏。不过，例如在VCC1端子110为5V，VCC2端子113为3V的情况下，电源用ESD保护元件部140中的在VCC1端子110-VCC2端子113之间的保护元件，由在通常动作时成为反向偏置的1个二极管(或场效应管等)构成。
专利文献1：特开平8-148650号公报
但是，具有多个电源系统的半导体装置中的电源用ESD保护元件部，如半导体装置101的电源用ESD保护元件部140那样，由多个位于电源端子之间和接地端子之间的保护元件构成，这些保护元件分别占有大的面积。因此，半导体装置仅在未配置内部电路和输入输出电路的元件的空间配置电源用ESD保护元件是不够的，除了内部电路和输入输出电路的空间之外，还必须确保用于配置电源用ESD保护元件部的空间，因此，会导致芯片尺寸的增大。
发明内容
本发明鉴于上述的理由而提出，其目的是提供一种在具有多个电源系统的半导体装置中，针对任意电源系统的信号端子，能够防止以其他电源系统的电源端子和接地端子为基准的ESD的破坏，并可抑制芯片尺寸的增加。
为了解决上述的问题，本发明的优选实施方式的半导体装置，作为多个电源系统而至少具有第一和第二电源系统，第一和第二电源系统分别具有：形成在半导体基板上的电源焊盘、接地焊盘、至少1个信号焊盘、和与这些各个焊盘连接并在与信号焊盘之间进行信号的输入或输出的输入输出电路，第一和第二电源系统在半导体基板上分别具有：第一ESD保护焊盘；和与信号焊盘及第一ESD保护焊盘连接的信号用ESD保护元件部，第一和第二电源系统的第一ESD保护焊盘相互连接。
该半导体装置的第一和第二电源系统，根据情况还可以在半导体基板上分别具有与信号用ESD保护元件部连接的第二ESD保护焊盘，并且，第一和第二电源系统的第二ESD保护焊盘相互连接。
该半导体装置优选还具有：与第一和第二电源系统任意一个的第一ESD保护焊盘(以及根据情况，与第二ESD保护焊盘)连接的电源用ESD保护元件部。
该半导体装置，优选第一和第二电源系统分别具有：与电源焊盘连接的电源端子、与接地焊盘连接的接地端子、和与信号焊盘连接的信号端子，第一和第二电源系统分别使第一ESD保护焊盘与电源端子或接地端子的一方(以及根据情况，使第二ESD保护焊盘与电源端子或接地端子的另一方)连接。
在这些焊盘与端子的连接中，优选使用焊接线进行连接。
本发明的优选实施方式的半导体装置，在具有多个电源系统的半导体装置的各个电源系统中，除了电源焊盘和接地焊盘以外，还设有ESD保护焊盘，通过该焊盘来释放被施加在信号端子的静电。由此，对于1个电源系统的信号端子来说，可防止由以其他电源系统的电源端子和接地端子为基准的ESD造成的破坏，同时可抑制芯片尺寸的增大。
附图说明
图1是本发明的优选第一实施方式的半导体装置中的局部电路图。
图2是上图的整体设计图。
图3是本发明的优选第二实施方式的半导体装置中的局部电路图。
图4是以往的半导体装置中的局部电路图。
图中：1-第一实施方式的半导体装置；2-第二实施方式的半导体装置；10-VCC1(第一电源系统的电源)端子；11-SIG1(第一电源系统的信号)端子；12-GND1(第一电源系统的接地)端子；13-VCC2(第二电源系统的电源)端子；14-SIG2(第二电源系统的信号)端子；15-GND2(第二电源系统的接地)端子；20～29-焊接线；30-VCC1(第一电源系统的电源)焊盘；31-SIG1(第一电源系统的信号)焊盘；32-GND1(第一电源系统的接地)焊盘；33-VCC2(第二电源系统的电源)焊盘；34-SIG2(第二电源系统的信号)焊盘；35-GND2(第二电源系统的接地)焊盘；36-VCC1(第一电源系统的第二)ESD保护焊盘；37-GND1(第一电源系统的第一)ESD保护焊盘；38-VCC2(第二电源系统的第二)ESD保护焊盘；39-GND2(第二电源系统的第一)ESD保护焊盘；40a-第一实施方式的电源用ESD保护元件部；40b-第二实施方式的电源用ESD保护元件部；41a-第一实施方式的第一电源系统的信号用ESD保护元件部；42a-第一实施方式的第二电源系统的信号用ESD保护元件部；41b-第二实施方式的第一电源系统的信号用ESD保护元件部；42b-第二实施方式的第二电源系统的信号用ESD保护元件部；43-第一电源系统的输入输出电路；44-第二电源系统的输入输出电路；45-第一电源系统的内部电路；46-第二电源系统的内部电路。
具体实施方式
下面，参照附图，对本发明的最佳实施方式进行说明。图1是表示在本发明的优选第一实施方式的半导体装置中，各个端子的连接状态的局部电路图。该半导体装置1作为多个电源系统而具有5V数字用电源系统(第一电源系统)和5V模拟用电源系统(第二电源系统)这2个电源系统。
第一电源系统具有电源(VCC1)端子10、接地(GND1)端子12、以及与外部进行信号的输入输出的至少1个信号(SIG1)端子11。第二电源系统具有电源(VCC2)端子13、接地(GND2)端子15、以及与外部进行信号的输入输出的至少1个信号(SIG2)端子14。另外，第一电源系统在半导体基板上具有电源(VCC1)焊盘30、接地(GND1)焊盘32、和至少1个信号(SIG1)焊盘31。第二电源系统在半导体基板上具有电源(VCC2)焊盘33、接地(GND2)焊盘35、和至少1个信号(SIG2)焊盘34。VCC1端子10、SIG1端子11、GND1端子12、VCC2端子13、SIG2端子14、GND2端子15通过焊接线20～25，分别与VCC1焊盘30、SIG1焊盘31、GND1焊盘32、VCC2焊盘33、SIG2焊盘34、GND2焊盘35连接。
第一电源系统中，在半导体基板上，接近VCC1焊盘30设有VCC1ESD保护焊盘(第一电源系统的第二ESD保护焊盘)36、接近GND1焊盘32设有GND1ESD保护焊盘(第一电源系统的第一ESD保护焊盘)37。第二电源系统中，在半导体基板上，接近VCC2焊盘33设有VCC2ESD保护焊盘(第二电源系统的第二ESD保护焊盘)38、接近GND2焊盘35设有GND2ESD保护焊盘(第二电源系统的第一ESD保护焊盘)39。这些各个ESD保护焊盘36、37、38、39通过焊接线26～29，与VCC1端子10、GND1端子12、VCC2端子13、GND2端子15连接。另外，VCC1ESD保护焊盘36与VCC2ESD保护焊盘38相互连接，并且，GND1ESD保护焊盘37与GND2ESD保护焊盘39相互连接。
VCC1焊盘30和GND1焊盘32分别与形成在半导体基板上的VCC1布线50和GND1布线52连接。VCC1布线50和GND1布线52与第一电源系统的至少1个输入输出电路43和内部电路45的元件连接。输入输出电路43在与SIG1焊盘31之间进行信号的输入或输出，内部电路45根据从输入输出电路43输入的信号进行信号处理，或将信号输出到输入输出电路43。另外，在图1(以及后述的图3)中的输入输出电路43(以及后述的输入输出电路44)中，输入元件被省略了图示。
这里，重要的是，用于防止输入输出电路43的基于ESD的破坏的信号用ESD保护元件部41a，利用VCC1ESD保护布线56连接在SIG1焊盘31与VCC1ESD保护焊盘36之间，并且利用GND1ESD保护布线57连接在SIG1焊盘31与GND1ESD保护焊盘37之间。该信号用ESD保护元件部41a由VCC1侧保护元件、和GND1侧保护元件构成，所述VCC1侧保护元件用于使以VCC1端子10为基准施加在SIG1端子11的静电从VCC1ESD保护布线56通过VCC1ESD保护焊盘36，逃逸到VCC1端子10；所述GND1侧保护元件用于使以GND1端子12为基准施加在SIG1端子11的静电从GND1ESD保护布线57通过GND1ESD保护焊盘37，逃逸到GND1端子12。这些保护元件具体是使用二极管或场效应管(将金属布线作为栅极的高阈值MOS晶体管)等。
另外，VCC2焊盘33和GND2焊盘35分别与形成在半导体基板上的VCC2布线53和GND2布线55连接。VCC2布线53和GNC2布线55与第二电源系统的至少1个输入输出电路44和内部电路46的元件连接。该输入输出电路44也与上述的输入输出电路43同样，在与SIG2焊盘34之间进行信号的输入或输出，内部电路46根据从输入输出电路44输入的信号进行信号处理，或将信号输出到输入输出电路44。并且，用于防止输入输出电路44的基于ESD的破坏的信号用ESD保护元件部42a，也是利用VCC2ESD保护布线58连接在SIG2焊盘34与VCC2ESD保护焊盘38之间，并且利用GND2ESD保护布线59连接在SIG2焊盘34与GND2ESD保护焊盘39之间。该信号用ESD保护元件部42a由VCC2侧保护元件、和GND2侧保护元件构成，所述VCC2侧保护元件用于使以VCC2端子13为基准施加在SIG2端子14的静电从VCC2ESD保护布线58通过VCC2ESD保护焊盘38，逃逸到VCC2端子13；所述GND2侧保护元件用于使以GND2端子15为基准施加在SIG2端子14的静电从GND2ESD保护布线59通过GND2ESD保护焊盘39，逃逸到GND2端子15。
半导体装置1的电源用ESD保护元件部40a，由被连接在VCC1ESD保护焊盘36与GND1ESD保护焊盘37之间，具体是被连接在VCC1ESD保护布线56与GND1ESD保护布线57之间的保护元件(1个二极管)构成。该电源用ESD保护元件部40a用于在VCC1端子10-GND1端子12之间被施加了静电的情况下，为了使输入输出电路43或内部电路45的元件不受到破坏，而进行静电释放。而且，如上所述，VCC1ESD保护焊盘36与VCC2ESD保护焊盘38相互连接，并且，GND1ESD保护焊盘37与GND2ESD保护焊盘39相互连接。具体而言，VCC1ESD保护布线56和GND1ESD保护布线57分别与VCC2ESD保护布线58和GND2ESD保护布线59在半导体基板上相互连接。因此，即使在VCC2端子13-GND2端子15之间被施加了静电的情况下，也可以经由VCC2ESD保护布线58和GND2ESD保护布线59，通过电源用ESD保护元件部40a，即被连接在VCC1ESD保护布线56与GND1ESD保护布线57之间的保护元件进行静电释放。另外，在除此以外的所组合的电源(包括接地)端子之间被施加了静电的情况下也同样。
下面，针对1个电源系统的信号端子，对防止由以其他电源系统的电源端子和接地端子为基准的ESD的破坏的动作进行说明。以VCC2端子13为基准施加在SIG1端子11的静电，从构成信号用ESD保护元件部41a的VCC1侧的保护元件，通过VCC1ESD保护布线56、VCC2ESD保护布线58、VCC2ESD保护焊盘38、焊接线28，逃逸到VCC2端子13。以GND2端子15为基准施加在SIG1端子11的静电也同样地，从构成信号用ESD保护元件部41a的GND1侧的保护元件，通过GND1ESD保护布线57、GND2ESD保护布线59、GND2ESD保护焊盘39、焊接线29，逃逸到GND2端子115。这样，针对SIG1端子11，可防止由以其他电源系统的电源端子和接地端子为基准的ESD造成的破坏。另外，针对SIG2端子14，也同样能够防止由以其他电源系统的电源端子和接地端子，即VCC1端子10和GND1端子12为基准的ESD造成的破坏。
图2是表示了半导体装置1的整体的设计图。作为引线端子的各个端子10～15，通过焊接线20～29将其位于内侧的内部引线部与各个焊盘30～39连接。作为信号端子的SIG1端子11和SIG2端子14分别设置有多个，并针对该各个，设有焊接线21或24、SIG1焊盘31或SIG2焊盘34、信号用ESD保护元件部41a或42a、输入输出电路43或44。另外，在图2中，对SIG1焊盘31或SIG2焊盘34、信号用ESD保护元件部41a或42a等省略了符号。GND1ESD保护布线57或GND2ESD保护布线59包围各个焊盘30～39被设置在外侧，VCC1ESD保护布线56或VCC2ESD保护布线58被设置在各个焊盘30～39的内侧，VCC1布线50或VCC2布线53被设置在位于VCC1ESD保护布线56或VCC2ESD保护布线58内侧的包围输入输出电路43或44的外侧，GND1布线52或GND2布线55被设置在输入输出电路43或44的内侧。另外，构成电源用ESD保护元件部40a的保护元件，被分割配置在半导体装置1的空间(即图2中的半导体装置1的4角)。
如上所述，该半导体装置1可削减构成电源用ESD保护元件部40a的保护元件的数量，从而可抑制芯片尺寸的增大。而且，在对半导体装置进行相对ESD的破坏强度测定时，由于从原理上讲，以VCC1端子10为基准的情况与以VCC2端子13为基准的情况，破坏强度几乎没有差别，所以还能够省略以VCC2端子13为基准的测定。以GND1端子12为基准的情况与以GND2端子15为基准的情况也相同。
另外，起因于第一电源系统，即数字用电源系统的元件而叠加在电源布线上的电源噪声虽然有可能通过传导路径，即VCC1焊盘30、焊接线20、VCC1端子10、焊接线26、VCC1ESD保护焊盘36、VCC1ESD保护布线56、VCC2ESD保护布线58、VCC2ESD保护焊盘38、焊接线28、VCC2端子13、焊接线23、VCC2焊盘33的路径，从数字用电源系统的VCC1布线50传导至第二电源系统，即模拟用电源系统的VCC2布线53中，但由于其路径中的多个焊接线的阻抗高，电源噪声被衰减，而且通过阻抗比其低的VCC1端子10和VCC2端子13被吸收到外部电源，所以变得极小，不会成为问题。关于叠加在接地布线上的电源噪声也是同样。
下面，结合图3，对本发明的优选第二实施方式的半导体装置进行说明。该半导体装置2作为多个电源系统而具有电源电压不同的多个电源系统，即，具有5V的第一电源系统和3V的第二电源系统。该半导体装置2的VCC1端子10只与VCC1焊盘30连接，不具备上述半导体装置1中的VCC1ESD保护焊盘36，因此，也不具备VCC1ESD保护布线56。同样，VCC2端子13只与VCC2焊盘33连接，不具备半导体装置1中的VCC2ESD保护焊盘38，因此，也不具备VCC2ESD保护布线58。但是，具备GND1ESD保护焊盘(第一电源系统的第一ESD保护焊盘)37、和GND2ESD保护焊盘(第二电源系统的第一ESD保护焊盘)39。这些部件通过GND1ESD保护布线57和GND2ESD保护布线59在半导体基板上相互连接。而且，取代半导体装置1中的信号用ESD保护元件部41a和42a，具有使VCC1侧的保护元件、VCC2侧的保护元件与VCC1布线50、VCC2布线53连接，使GND1侧的保护元件、GND2侧的保护元件与GND1ESD保护焊盘37和GND2ESD保护焊盘39连接的信号用ESD保护元件部41b和42b。另外，取代电源用ESD保护元件部40a，具备了具有位于VCC1焊盘30-GND1ESD保护焊盘37之间的保护元件(1个二极管)、VCC2焊盘33-GND1ESD保护焊盘37之间的保护元件(1个二极管)、和VCC1焊盘30-VCC2焊盘33之间的保护元件(1个二极管)的电源用ESD保护元件部40b。
该半导体装置2中，在针对1个电源系统的信号端子，以其他电源系统的接地端子为基准的情况，即以GND2端子15为基准SIG1端子11被施加了静电的情况、和以GND1端子12为基准SIG2端子14被施加了静电的情况，能够与半导体装置1同样地防止因ESD造成的破坏。而且，在针对1个电源系统的信号端子，以其他电源系统的电源端子为基准的情况，即，以VCC2端子13为基准SIG1端子11被施加的静电的情况、和以VCC1端子10为基准SIG2端子14被施加了静电的情况下，与上述以往的半导体装置同样，能够防止因ESD造成的破坏。
半导体装置2的电源用ESD保护元件部40b与半导体装置1的电源用ESD保护元件部40a相比，虽然增加了作为构成要素的保护元件数量，但与以往的电源用ESD保护元件部相比，可削减保护元件的数量，由此，可抑制芯片尺寸的增大。
而且，根据多个电源系统的电压，也可以与半导体装置2相反地具备半导体装置1中的VCC1ESD保护焊盘36和VCC2ESD保护焊盘38，而不具备GND1ESD保护焊盘37和GND2ESD保护焊盘39。
并且，在以上说明的实施方式中，使用焊接线来连接端子和与其对应的焊盘，但使用具有一定程度的高阻抗的连接部件(例如凸台)也可以获得同样的效果。而且，在将半导体基板直接安装在印刷电路板等上的情况下，可利用印刷电路板的布线将各个ESD保护焊盘与对应的电源焊盘或接地焊盘连接。
另外，本发明不限于上述的实施方式，在本发明的权利要求范围内可进行各种设计变更。例如，在以上的实施方式中，为了便于理解权利要求的范围，分别将VCC1ESD保护焊盘36与第一电源系统的第二ESD保护焊盘对应；GND1ESD保护焊盘37与第一电源系统的第一ESD保护焊盘对应；VCC2ESD保护焊盘38与第二电源系统的第二ESD保护焊盘对应；GND2ESD保护焊盘39与第二电源系统的第一ESD保护焊盘对应进行了说明，但也可以分别将VCC1ESD保护焊盘36与第一电源系统的第一ESD保护焊盘对应；GND1ESD保护焊盘37与第一电源系统的第二ESD保护焊盘对应；VCC2ESD保护焊盘38与第二电源系统的第一ESD保护焊盘对应；GND2ESD保护焊盘39与第二电源系统的第二ESD保护焊盘对应。而且，在以上的实施方式中，说明了作为具有多个电源系统的半导体装置而具有2个电源系统的半导体装置，但很显然，具有3个以上电源系统的半导体装置的电源系统的全部或一部分也适用本发明。

Claims (8)

1.一种半导体装置，至少具有第一和第二电源系统作为多个电源系统，第一和第二电源系统分别具有：形成在半导体基板上的电源焊盘、接地焊盘、至少1个信号焊盘、和与这些各个焊盘连接并在与信号焊盘之间进行信号的输入或输出的输入输出电路，
第一和第二电源系统在半导体基板上分别具有：
第一ESD保护焊盘；和
与信号焊盘及第一ESD保护焊盘连接的信号用ESD保护元件部，
第一和第二电源系统的第一ESD保护焊盘相互连接。
2.根据权利要求1所述的半导体装置，其特征在于，
还具有与第一和第二电源系统任意一个的第一ESD保护焊盘连接的电源用ESD保护元件部。
3.根据权利要求1或2所述的半导体装置，其特征在于，
第一和第二电源系统分别具有：与电源焊盘连接的电源端子、与接地焊盘连接的接地端子、和与信号焊盘连接的信号端子，
第一和第二电源系统分别使第一ESD保护焊盘与电源端子或接地端子的一方连接。
4.根据权利要求3所述的半导体装置，其特征在于，
第一和第二电源系统分别通过焊接线，来进行电源焊盘与电源端子的连接、接地焊盘与接地端子的连接、信号焊盘与信号端子的连接、第一ESD保护焊盘与电源端子或接地端子的一方的连接。
5.根据权利要求1所述的半导体装置，其特征在于，
第一和第二电源系统在半导体基板上分别还具有：与信号用ESD保护元件部连接的第二ESD保护焊盘，
第一和第二电源系统的第二ESD保护焊盘相互连接。
6.根据权利要求5所述的半导体装置，其特征在于，
还具有与第一和第二电源系统任意一个的第一ESD保护焊盘连接，并且与任意一个第二ESD保护焊盘连接的电源用ESD保护元件部。
7.根据权利要求5或6所述的半导体装置，其特征在于，
第一和第二电源系统分别具有：与电源焊盘连接的电源端子、与接地焊盘连接的接地端子、和与信号焊盘连接的信号端子，
第一和第二电源系统分别使第一ESD保护焊盘与电源端子或接地端子的一方连接，第二ESD保护焊盘与电源端子或接地端子的另一方连接。
8.根据权利要求7所述的半导体装置，其特征在于，
第一和第二电源系统分别通过焊接线，来进行电源焊盘与电源端子的连接、接地焊盘与接地端子的连接、信号焊盘与信号端子的连接、第一ESD保护焊盘与电源端子或接地端子的一方的连接、第二ESD保护焊盘与电源端子或接地端子的另一方的连接。
CN200580007544XA 2004-03-12 2005-03-11 半导体装置 Expired - Fee Related CN1930676B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP070380/2004 2004-03-12
JP2004070380 2004-03-12
PCT/JP2005/004337 WO2005088701A1 (ja) 2004-03-12 2005-03-11 半導体装置

Publications (2)

Publication Number Publication Date
CN1930676A true CN1930676A (zh) 2007-03-14
CN1930676B CN1930676B (zh) 2010-06-16

Family

ID=34975862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580007544XA Expired - Fee Related CN1930676B (zh) 2004-03-12 2005-03-11 半导体装置

Country Status (6)

Country Link
US (1) US20070158817A1 (zh)
JP (1) JP4978998B2 (zh)
KR (1) KR20060127190A (zh)
CN (1) CN1930676B (zh)
TW (1) TW200535963A (zh)
WO (1) WO2005088701A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064794A (zh) * 2009-11-11 2011-05-18 株式会社村田制作所 高频模块
CN107431042A (zh) * 2015-04-23 2017-12-01 日立汽车系统株式会社 具有片上噪声保护电路的半导体芯片
WO2017215015A1 (zh) * 2016-06-17 2017-12-21 中国电子科技集团公司第二十四研究所 芯片esd保护电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103274A (ja) * 2008-10-23 2010-05-06 Nec Electronics Corp 半導体パッケージ
JP5703103B2 (ja) * 2011-04-13 2015-04-15 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JP6266444B2 (ja) 2014-06-20 2018-01-24 ザインエレクトロニクス株式会社 半導体装置
DE112022002544T5 (de) * 2021-07-16 2024-02-29 Rohm Co., Ltd. E/a-schaltung, halbleitervorrichtung, zellenbibliothek und verfahren zum entwerfen der schaltung einer halbleitervorrichtung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065705B2 (ja) * 1989-08-11 1994-01-19 株式会社東芝 半導体集積回路装置
US5430595A (en) * 1993-10-15 1995-07-04 Intel Corporation Electrostatic discharge protection circuit
JP2616721B2 (ja) * 1994-11-22 1997-06-04 日本電気株式会社 半導体集積回路装置
US5781388A (en) * 1996-09-03 1998-07-14 Motorola, Inc. Non-breakdown triggered electrostatic discharge protection circuit for an integrated circuit and method therefor
JP2870514B2 (ja) * 1996-12-16 1999-03-17 日本電気株式会社 半導体装置
US6078068A (en) * 1998-07-15 2000-06-20 Adaptec, Inc. Electrostatic discharge protection bus/die edge seal
US6204537B1 (en) * 1998-10-01 2001-03-20 Micron Technology, Inc. ESD protection scheme
US6445039B1 (en) * 1998-11-12 2002-09-03 Broadcom Corporation System and method for ESD Protection
JP2000208718A (ja) * 1999-01-19 2000-07-28 Matsushita Electric Ind Co Ltd 半導体装置
JP3302665B2 (ja) * 1999-10-25 2002-07-15 ローム株式会社 半導体集積回路装置
US6624998B2 (en) * 2000-01-24 2003-09-23 Medtronic, Inc. Electrostatic discharge protection scheme in low potential drop environments
JP2001298157A (ja) * 2000-04-14 2001-10-26 Nec Corp 保護回路及びこれを搭載した半導体集積回路
US6355960B1 (en) * 2000-09-18 2002-03-12 Vanguard International Semiconductor Corporation ESD protection for open drain I/O pad in integrated circuit with parasitic field FET devices
JP2002110919A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 静電破壊保護回路
TWI222208B (en) * 2002-05-29 2004-10-11 Sanyo Electric Co Semiconductor integrated circuit device
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
JP3732834B2 (ja) * 2003-04-17 2006-01-11 株式会社東芝 入力保護回路
JP3949647B2 (ja) * 2003-12-04 2007-07-25 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置
US7202114B2 (en) * 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
JP2005317830A (ja) * 2004-04-30 2005-11-10 Elpida Memory Inc 半導体装置、マルチチップパッケージ、およびワイヤボンディング方法
JP2006303110A (ja) * 2005-04-19 2006-11-02 Nec Electronics Corp 半導体装置
US7463466B2 (en) * 2005-10-24 2008-12-09 United Microelectronics Corp. Integrated circuit with ESD protection circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064794A (zh) * 2009-11-11 2011-05-18 株式会社村田制作所 高频模块
CN102064794B (zh) * 2009-11-11 2014-06-04 株式会社村田制作所 高频模块
CN107431042A (zh) * 2015-04-23 2017-12-01 日立汽车系统株式会社 具有片上噪声保护电路的半导体芯片
WO2017215015A1 (zh) * 2016-06-17 2017-12-21 中国电子科技集团公司第二十四研究所 芯片esd保护电路
US10971929B2 (en) 2016-06-17 2021-04-06 China Electronic Technology Corporation, 24Th Research Institute Chip ESD protection circuit

Also Published As

Publication number Publication date
CN1930676B (zh) 2010-06-16
JP4978998B2 (ja) 2012-07-18
KR20060127190A (ko) 2006-12-11
JPWO2005088701A1 (ja) 2008-01-31
TWI355016B (zh) 2011-12-21
US20070158817A1 (en) 2007-07-12
TW200535963A (en) 2005-11-01
WO2005088701A1 (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
CN1930676A (zh) 半导体装置
CN101673733B (zh) 集成电路芯片及集成电路芯片的封环结构
US7948772B2 (en) Memory card with electrostatic discharge protection and manufacturing method thereof
JP5341866B2 (ja) 半導体集積回路装置
JP2010535408A (ja) 静電気放電保護回路
US6624999B1 (en) Electrostatic discharge protection using inductors
US20140071567A1 (en) Semiconductor device
JP3713013B2 (ja) 半導体集積回路装置の製造方法
US8773825B2 (en) Semiconductor integrated circuit device
JP4652703B2 (ja) 半導体回路装置及びマルチ・チップ・パッケージ
US7352548B2 (en) Composite integrated semiconductor device
CN1453870A (zh) 半导体集成电路装置和安装基板装置及其布线切断方法
US7250659B2 (en) Semiconductor component with ESD protection
JP5486820B2 (ja) 混成回路の基板実装構造
JP4872877B2 (ja) 配線基板
US9524961B2 (en) Semiconductor device
JP3991772B2 (ja) 複合集積半導体装置
US7948725B2 (en) Composite integrated semiconductor device
CN111355226B (zh) 静电放电保护电路
JP5240354B2 (ja) 配線システム
KR20080005739A (ko) 수동소자를 보호하는 반도체 패키지 및 반도체 모듈
JP2007142025A (ja) 半導体集積回路
JPH07335822A (ja) 表面実装型保護回路部品
JP2004063754A (ja) 半導体集積回路装置
JP2009094243A (ja) 配線システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20170311