CN1790907A - 复位电路 - Google Patents

复位电路 Download PDF

Info

Publication number
CN1790907A
CN1790907A CNA2005101087287A CN200510108728A CN1790907A CN 1790907 A CN1790907 A CN 1790907A CN A2005101087287 A CNA2005101087287 A CN A2005101087287A CN 200510108728 A CN200510108728 A CN 200510108728A CN 1790907 A CN1790907 A CN 1790907A
Authority
CN
China
Prior art keywords
reset
circuit
output
signal
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101087287A
Other languages
English (en)
Other versions
CN1790907B (zh
Inventor
大竹久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1790907A publication Critical patent/CN1790907A/zh
Application granted granted Critical
Publication of CN1790907B publication Critical patent/CN1790907B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明的目的在于:提供一种保证电源供给开始时的复位信号的输出,防止电源电压稳定以后的基于噪声的误复位的复位电路。本发明的复位电路具有:复位电路本体,在电源电压的供给开始时,直到电源电压成为充分的值为止指示复位,然后,输出指示复位解除信号;延迟电路,以及考虑电源电压迅速上升的情况,输出使复位电路本体的输出信号中的复位解除的指示开始延迟的信号。此外,当复位电路本体的输出信号瞬间成为指示复位的信号时,最好具有除去该瞬间的信号变化的瞬间的复位指示除去电路。当具有延迟电路及瞬间的复位指示除去电路时,设置选择其任何一个输出信号的选择电路。

Description

复位电路
技术领域
本发明涉及在电源电压的供给开始时产生提供给电子电路等的复位信号的复位电路。
背景技术
作为现有的这种技术,例如,有在专利文献1中公布的技术。以下,使用图2说明现有的复位电路。
现有的复位电路,由下述部件构成:通过串联配置在电源端子1、接地端子4之间的2个电阻2及3,线性分割电源电压VDD,输出在该分割点的电压A的信号的电源分割电路10;输出参考电压B的信号的参考电压电路6;对电源分割电路10的输出电压A与参考电压电路6的参考电压B进行相互比较的比较电路5;以及输出端子8。
在这里,由于电源分割电路10的输出电压A是电阻分割电源电压VDD后的电压,如图3(a)所示,在电源供给开始时,与电源电压VDD成比例地变化。另一方面,参考电压电路6的参考电压B,在电源供给开始时,在电源电压VDD达到大于等于恒定值以后,尽管电源电压VDD变化,但参考电压B是恒定的。而且,基于在比较电路5的比较结果,一般地,在输出电压(分割电压)A小于等于参考电压B时,电源电压VDD视为规定电压V0以下,并如图3(b)所示,通过输出端子8输出复位信号(输出为“L”),另一方面,当输出电压A大于等于参考电压B时,电源电压VDD视为规定电压V0以上,并从输出端子8输出复位解除信号(输出为“H”)。
也就是说,在电源供给开始时,输出电压A的波形与参考电压B的波形,在电源电压VDD采取规定电压V0的值的位置上相互交叉形成交点,夹持该交点,切换来自该复位电路的输出C的逻辑电平。
[专利文献1]特开2002-228690号公报
参考电压电路6一般是与电源的上升沿同时输出参考电压B的信号,但是为了输出稳定的恒定的参考电压B的信号,从电源供给开始的时刻需要由参考电压电路6的电路结构(一般情况下是利用时间常数较长的电容器)规定的恒定时间。
因此,在电源电压VDD迅速上升时,电源分割电路10的输出电压A经常超过参考电压B上升,如图4(a)所示,在输出电压A的波形与参考电压B的波形之间没有形成交点,因此,如图4(b)所示,存在下述缺欠:来自比较电路5的输出C(=输出电压A-参考电压B)从电源供给开始的时刻变为正的输出,并不从输出端子8输出复位信号。
虽然上述专利文献1也提出了应对该缺点的解决办法,但按照参考电压电路6的电路结构和电源电压的上升条件等,存在不能解决上述缺点的情况。
此外,通过噪声等,在超过规定电压V0并稳定下来的电源电压VDD瞬间降低到规定电压V0以下的情况下,也存在复位电路输出复位信号,使电子电路误工作而复位的情况。
发明内容
本发明是考虑了以上各点而进行的,其目的在于:提供一种能够保证电源供给开始时的复位信号的输出的复位电路、以及能够防止基于电源电压稳定以后的噪声的误复位的复位电路。
本发明第1方面的复位电路的特征在于,具有:在电源电压的供给开始时,直到电源电压成为充分的值之前指示复位,然后,输出指示复位解除的信号的复位电路本体;以及在上述电源电压的供给开始时,输出使上述复位电路本体的输出信号中的复位解除的指示开始仅仅延迟一个与假定电源电压迅速上升的情况相对应的时间的信号、并设置在上述复位电路本体的后级上的延迟电路。
本发明第2方面的复位电路的特征在于,具有:在电源电压的供给开始时,直到电源电压成为充分的值为止指示复位,然后,输出指示复位解除的信号的复位电路本体;以及在上述电源电压上升以后,在上述复位电路本体的输出信号瞬间成为指示复位的信号时,除去该瞬间的信号变化,并设置在上述复位电路的后级上的瞬间复位指示除去电路。
本发明第3方面的复位电路的特征在于,具有:在电源电压的供给开始时,直到电源电压成为充分的值为止指示复位,然后,输出指示复位解除的信号的复位电路本体;在上述电源电压的供给开始时,输出使上述复位电路本体的输出信号中的复位解除的指示开始仅仅延迟一个与假定电源电压迅速上升的情况相对应的时间、并设置在上述复位电路本体的后级上的延迟电路;在上述电源电压上升以后,上述复位电路本体的输出信号在瞬间成为指示复位的信号时,除去该瞬间的信号变化,并设置在上述复位电路本体的后级上的瞬间复位指示除去电路;以及在上述电源电压的供给开始时,将来自上述延迟电路的输出信号作为来自该复位电路的输出,在上述电源电压上升以后,将来自上述瞬间复位指示除去电路的输出信号作为来自该复位电路的输出的选择电路。
按照本发明的第1及第3方面,能够提供可保证电源供给开始时的复位信号的输出的复位电路。
此外,按照本发明的第2及第3方面,能够提供可防止基于电源电压稳定以后的噪声的误复位的复位电路。
附图说明
图1是表示第1实施方式的复位电路的整体结构的方框图。
图2是表示现有的复位电路的整体结构的方框图。
图3是图2的复位电路的各部分的时序图(1)。
图4是图2的复位电路的各部分的时序图(2)。
图5是表示第1实施方式的上升沿延迟电路的内部结构的方框图。
图6是第1实施方式的上升沿延迟电路的各部分的时序图。
图7是第1实施方式的复位电路的各部分的时序图。
图8是表示第2实施方式的复位电路的整体结构的方框图。
图9是表示第2实施方式的下降沿延迟电路的内部结构的方框图。
图10是第2实施方式的下降沿延迟电路的各部分的时序图。
图11是第2实施方式的复位电路的各部分的时序图。
图12是表示第3实施方式的复位电路的整体结构的方框图。
图13是表示第3实施方式的选择电路的内部结构的方框图。
图14是第3实施方式的选择电路的各部分的时序图。
具体实施方式
(A)第1实施方式
以下,参照附图详细说明本发明的复位电路的第1实施方式。
(A-1)第1实施方式的结构
图1是表示第1实施方式的复位电路的方框图。在与上述图2所示的现有复位电路相同、对应的部分上标注同一符号来表示。
在图1中,第1实施方式的复位电路,除了由与现有相同的电源分割电路10、参考电压电路6及比较电路5构成的复位电路本体之外,还具有上升沿延迟电路7。上升沿延迟电路7向输出端子8输出信号D,该信号D使来自比较电路5的输出信号C的上升沿发生延迟。
上升沿延迟电路7,例如,具有图5所示的详细结构。在图5中,上升沿延迟电路7由5个倒相器21、23、25、26、28、2个电容器22、24和2输入NAND门27构成。
4个倒相器21、23、25及26级联连接,从输入端子20输入的来自比较电路5的输出信号C(在图5中用E表示)被输入到初级的倒相器21。在倒相器21及23的连接点与电源端子之间连接了电容器22。此外,在倒相器23及25的连接点与接地端子之间连接有电容器23。在2输入NAND门27上,输入倒相器26的输出H和从输入端子20输入的来自比较电路5的输出信号C。NAND门27的输出端子与倒相器28的输入端子连接,来自倒相器28的输出I施加给该上升沿延迟电路7的输出端子29。
(A-2)第1实施方式的工作
接着,参照图6及图7的时序图,详细说明第1实施方式的复位电路的工作。
在该第1实施方式的复位电路中,电源分割电路10、参考电压电路6及比较电路5的工作与现有的复位电路(图2)的情况相同(参照图3及图4)。
在第1实施方式的复位电路中,比较电路5的输出信号C不是原样地成为复位信号,而是将通过上升沿延迟电路7使该输出信号C的上升沿发生了延迟后的信号D作为复位信号(“L”)输出。即,当电源上升时,上升沿延迟电路7在恒定的延迟时间之间输出“L”,然后,按照输入信号C输出信号D。
图7的时序图是与在现有的复位电路中产生课题的电源电压VDD迅速上升的情形相对应的时序图。在电源电压VDD迅速上升时,即使在电源分割电路10的输出电压A上升并超过参考电压B时,通过上升沿延迟电路7,也在恒定的延迟时间(图7的t1~t2)的期间,从该复位电路输出“L”电平的信号(即,复位信号),然后,从该复位电路输出“H”电平的信号D(即,复位解除信号)。
即,保证复位信号(“L”电平的信号D)的输出,保证电源开启时各部分的电子电路的复位。
在图5所示的上升沿延迟电路7中,如下所述,形成使比较电路5的输出信号C的上升沿延迟的信号D。再有,图6的时序图的前半部分也是与在现有的复位电路中产生课题的电源电压VDD迅速上升的情况相对应的时序图。
在电源电压VDD上升之前中,在电容器22和24上当然不充电电荷,在电源电压VDD迅速开始上升之后,由于电容器22没有被充电,故倒相器21的输出点F的电位成为接近电源电压VDD的值,此外,比较电路5的输出电位C(输入端子20的电位E)也成为接近接地电位(GND)的电位。其结果是,虽然倒相器21发生反相动作,但当电源电压VDD迅速上升时,倒相器21的输出点F的电位上升下去。
然后,当比较电路5的输出电位C(输入端子20的电位E)大体达到“H”的时刻,电容器22和24进行充电,此外,各倒相器21、23、25、26、28和NAND门27也正常地执行规定的工作。因此,各倒相器21、23、25、26、28和NAND门27从基于比较电路5的输出电位C(输入端子20的电位E)的向自身的输入的变化,在用各元件常数确定的延迟时间后,使输出电位发生变化。
例如,如图6所示,倒相器21、23、26的输出F、G、H从比较电路5的输出电位C的上升沿开始渐渐地在延迟的时刻下降,或者上升。例如,倒相器23的输出点G的电位使倒相器23的输入点F的电位的下降沿延迟后上升。由于在NAND门27的一个输入端子上,输入比较电路5的输出电位C(输入端子20的电位E),故该输出电位C在达到“H”以后,发挥使倒相器26的输出H反相输出的倒相器的功能。即使在NAND门27反相工作时,也产生由元件常数确定的传输延迟。此外,例如,虽然倒相器28也使输入电位反相输出后施加给输出端子29,但如图6所示,在其工作时,产生由元件常数确定的传输延迟。
通过由以上那样的上升沿或者下降沿的倒相器组(包含NAND门)引起的反相的延迟传输,最后级的倒相器28的输出I(即,上升沿延迟电路7的输出D),成为使比较电路5的输出电位C的上升沿延迟了很多的上升沿。再有,该延迟量可以通过选定倒相器的级数,从而设定在规定的量。
在这里,设达到“H”电平后稳定下来的比较电路5的输出电位C(输入端子20的电位E),由于某种原因,变化到“L”电平。图6的后半部分表示这种情况的各部分的时序图。
对于这种变化,倒相器21、23、26与由自己的元件常数确定的延迟时间等相对应地依次追随。但是,由于在NAND门27的一个输入端子上,输入了输入端子20的“L”的电位E(比较电路5的输出电位C),故NAND门27与倒相器26的输出H没有关系,比较电路5的输出电位C对向“L”的下降沿,以由自己的元件常数等确定的较少的延迟时间(图6的t3~t4)追随输入电位E。
即,上升沿延迟电路7,当电源上升时,在恒定的延迟时间的期间输出“L”(复位信号),然后,输出按照输入电位E的电位,但对于其后的输入电位的下降沿,以很少的延迟时间追随输入电位E。
(A-3)第1实施方式的效果
如上所述,按照第1实施方式的复位电路,由于在比较电路5与输出端子8之间追加了上升沿延迟电路7,故即使在电源电压迅速上升的情况下,也能够实现输出正常的复位信号的复位电路。
(B)第2实施方式
接着,参照附图详细说明本发明的复位电路的第2实施方式。
(B-1)第2实施方式的结构
图8是表示第2实施方式的复位电路的结构的方框图,在与第1实施方式相同、对应的部分上标注同一符号来表示。
在图8中,第2实施方式的复位电路,除了由与第1实施方式(和现有技术)相同的电源分割电路10、参考电压电路6及比较电路5构成的复位电路本体之外,还具有下降沿延迟电路9。下降沿延迟电路9将来自比较电路5的输出信号C的上升沿延迟后的信号P输出到输出端子8。
下降沿延迟电路9,例如,具有图9所示的详细结构。在图9中,下降沿延迟电路9由5个倒相器31、33、35、36、38、2个电容器32、34、以及2输入NOR门37构成。
4个倒相器31、33、35及36级联连接,从输入端子30输入的来自比较电路5的输出信号C(在图9中用信号J表示)输入到初级倒相器31。在倒相器31及33的连接点与电源端子之间连接有电容器32。此外,在倒相器33及35的连接点与接地端子之间连接有电容器33。在2输入NOR门37上输入倒相器36的输出M和从输入端子30输入的来自比较电路5的输出信号C。NOR门37的输出端子与倒相器38的输入端子连接,来自倒相器38的输出N提供给该下降沿延迟电路9的输出端子39。
再有,由NOR门37及倒相器38构成OR电路。
(B-2)第2实施方式的工作
接着,参照图10及图11的时序图,详细说明第2实施方式的复位电路的工作。
即使在该第2实施方式的复位电路中,电源分割电路10、参考电压电路6及比较电路5的工作也与现有的复位电路(图2)的情况相同(参照图3及图4)。
如图11的前半部分所示,该第2实施方式的复位电路的下降沿延迟电路9的动作的特征在于:在比较电路5的输出C稳定在“H”以后,即使由于噪声等导致比较电路5的输出C瞬间变化到“L”,在来自该复位电路的输出P(在图9中用N表示)上也不产生“L”。
因此,在以下部分,说明下降沿延迟电路9中的上述工作。
即使通过噪声,电源电压VDD瞬间(例如50ns)下降到规定电压Vo以下,比较电路输出C输出“L”,在下降沿延迟电路9中也能够消灭上述短时间的“L”期间。
在NOR门37的前级侧的倒相器31、33、35、36中,追随比较电路输出C(向下降沿延迟电路9的输入J)的变化进行而变化,在2输入NOR门37的一个输入端子上,如图10的前半部分所示,从比较电路输出C(向下降沿延迟电路9的输入J)的变化时刻开始,在规定的延迟时间(t5~t6)后,输入来自变化的倒相器36的输出M。在该输出M变化到“L”的期间中,比较电路输出C(向下降沿延迟电路9的输入J)恢复到“H”。在2输入NOR门37的另一个输入端子上,输入上述比较电路输出C(向下降沿延迟电路9的输入J)。如上所述,用NOR门37及倒相器38构成OR电路。即使在来自倒相器36的输出M变化到“L”的期间,由于恢复到“H”的比较电路输出C(向下降沿延迟电路9的输入)被输入到NOR门37,故OR电路的输出N成为“H”。
即,下降沿延迟电路9输出削除了比较电路输出C中的短时间的“L”后的输出N。
再有,在电源电压VDD继续下降到规定电压V0以下,比较电路输出C(向下降沿延迟电路9的输入J),不是如上述那样瞬间变化的“L”,而是继续向“L”变化时,如图10或图11的后半部分所示,由于比较电路输出C(向下降沿延迟电路9的输入J)并不恢复到“H”,故从变化时刻开始经过一定时间以后,向NOR门37的2输入都成为“L”,延迟了在下降沿延迟电路9的规定的延迟量后,输出N(在图11中是p)下降。
(B-3)第2实施方式的效果
如上所述,按照第2实施方式的复位电路,即使通过噪声等,电源电压瞬间下降到规定电压Vo以下,比较电路输出C输出“L”,由于不输出复位信号,故也能够防止频繁发生复位导致整个系统的工作发生异常。
(C)第3实施方式
接着,参照附图详细说明本发明的复位电路的第3实施方式。
(C-1)第3实施方式的结构
图12是表示第3实施方式的复位电路的结构的方框图,在与第1和第2实施方式相关的图1和图8相同、对应的部分上标注同一符号表示。
在图12中,第3实施方式的复位电路,除了由与电源分割电路10、参考电压电路6及比较电路5构成的复位电路本体之外,还具有上升沿延迟电路7、下降沿延迟电路9及选择电路40。
上升沿延迟电路7是与在第1实施方式中说明过的电路相同的电路(参照图5),下降沿延迟电路9是与在第2实施方式中说明过的电路相同的电路(参照图9),选择电路40是将上升沿延迟电路7的输出Q与下降沿延迟电路9的输出R中的一者选择为来自该复位电路的输出信号S。
如上所述,上升沿延迟电路7是解决电源电压VDD供给开始时的不良情况而设置的电路,下降沿延迟电路9是解决电源电压VDD稳定以后的瞬停引起的不良情况而设置的电路,有效地发挥功能的时刻不同,选择电路40即使选择上升沿延迟电路7的输出Q与下降沿延迟电路9的输出R中的一者,也没有问题。
图13是选择电路40的具体结构例的框图。在图13中,选择电路40具有3个2输入NAND门43~45、2个倒相器46、47。
在NAND门43上输入从该选择电路40的第1输入端子41输入的上升沿延迟电路7的输出Q与倒相器46的输出W,其输出T被输入到NAND门45的一个输入端子上。在NANF门44上输入从该选择电路40的第2输入端子42输入的下降沿延迟电路9的输出R与NAND门45的输出V,其输出U被输入到NAND门45的另一个输入端子。NAND门45的输出V输入到倒相器46,同时,如上所述,输入到NAND门44。倒相器46的输出W被输入到倒相器47,同时,如上所述,输入到NAND门43。倒相器47的输出S从该选择电路40的输出端子48输出。
(C-2)第3实施方式的工作
接着,参照图14的时序图详细说明第3实施方式的复位电路的工作。
再有,由于到上升沿延迟电路7和下降沿延迟电路9形成输出Q、R为止的电源分割电路10、参考电压电路6、比较电路5、上升沿延迟电路7及下降边延迟电路9的工作,与在第1或者第2实施方式中说明的情况相同,故以下说明选择电路40的工作。
图14的时序图的前半部分表示电源电压VDD供给开始时的变化,时序图的后半部分表示虽然也有瞬停产生,但电源电压VDD较稳定的期间。
如上所述,在前者的情况下,为了解决电源电压VDD迅速上升沿时的不良情况,最好选择上升沿延迟电路7的输出Q,在后者的情况下,最好选择下降沿延迟电路9的输出R,使之在电源电压VDD的稳定期间的瞬停中不产生复位。
上升沿延迟电路7的输出Q与下降沿延迟电路9的输出R,在电源电压VDD的供给开始之后的初始值都为“L”。据此,如图14的前半部分所示,由于NAND门43及44的输出T及U成为“H”,NAND门45的输出V成为“L”,倒相器46的输出W成为“H”,倒相器47的输出S成为“L”。由于上升沿延迟电路7使上升沿延迟,虽然下降沿延迟电路9的输出R的上升沿较快,但由于NAND门45的输出V是“L”,故下降沿延迟电路9的输出R的上升沿被忽视。
然后,当上升沿延迟电路7的输出Q上升时,NAND门43的输出T变化到“L”,NAND门45的输出V成为“H”,倒相器46的输出W成为“L,”倒相器47的输出S成为“H”。
倒相器46的输出w反馈到NAND门43,NAND门45的输出U反馈到NAND门44。NAND门45的输出V与倒相器46的输出W逻辑电平基本上是相反的。通过将来自倒相器46的“L”的输出W反馈到NAND门43,从而通过上升沿延迟电路7的输出Q的上升沿,即使NAND门43的输出T变化到“L”,输出T也立刻恢复到“H”。另一方面,通过NAND门45的“H”的输出U反馈到NAND门44,从而NAND门44的输出U变化到“L”。
当NAND门43的输出T成为“H”、NAND门44的输出U成为“L”时,即使利用反馈,选择电路40也成为各输出的逻辑电平不发生变化的稳定状态。
如从图14的前半部分所了解的那样,当上升沿延迟电路7的输出Q上升时,该选择电路40的输出S发生一定延迟后上升,由于在上升后维持“H”,故在电源电压VDD供给开始的情况下,能够将上升沿延迟电路7的输出Q看作与选择电路40所选择的相同。
在上述的选择电路40进入到稳定状态的情况下,如图14的后半部分所示,例如,通过电源电压VDD的瞬停,即使在上升沿延迟电路7的输出Q中瞬间也产生“L”,由于输入上升沿延迟电路7的输出Q的NAND门43的另一个输入W已经成为“L”,故NAND门43的输出T并不发生变化,选择电路40继续处于稳定状态。这种情况下,由于忽视上升沿延迟电路7的输出Q的变化,此外,由于选择电路40的输出S与下降沿延迟电路9的输出R的逻辑电平一致,故能够看作选择了下降沿延迟电路9的输出R。
(C-3)第3实施方式的效果
如上所述,按照第3实施方式的复位电路,由于在电源上升时,将上升沿延迟电路7的输出作为复位电路的输出,在复位解除状态时,将下降沿延迟电路9的输出作为复位电路的输出,故即使在电源电压迅速上升的情况下,也能够输出正常的复位信号,而且,即使由于噪声等导致电源电压瞬间下降到规定电压V0以下,也能够实现可防止输出复位信号的复位电路。
(D)其他的实施方式
在上述第3实施方式中,表示了上升沿延迟电路7与下降沿延迟电路9是完全不同的电路,但是也可以共用一部分的结构要素。例如,也可以共用图5的倒相器21、23、25、26,电容器22、24与图9的倒相器31、33、35、36,以及电容器32、34。
此外,只要具有与第1~第3实施方式同等的功能,上升沿延迟电路、下降沿延迟电路及或者选择电路,具体的结构也可以是其他的电路方式。此外,上升沿延迟电路和下降沿延迟电路也可以通过级联连接同等的电路(7、9),或者,通过增加其内部的倒相器等的级数,从而增加延迟时间。
输入到上升沿延迟电路和下降沿延迟电路的信号的形成结构,并不限定于上述各实施方式的结构。例如,也可以是上述专利文献1所述的图2以外的结构。此外,对不使用参考电压电路方式的复位电路,也可以追加上升沿延迟电路、下降沿延迟电路及或者选择电路。例如,上升沿延迟电路也可以是使下降沿也延迟的电路。
在上述各实施方式中,在来自其复位电路的输出信号中,“L”电平是指示复位的电平,指示复位的有意义的逻辑电平也可以是相反的电平。此外,追加的先前的现有的复位电路,指示复位的有意义的逻辑电平也可以是“H”电平,这种情况下,应用下降沿延迟电路代替第1和第2实施方式的上升沿延迟电路,应用上升沿延迟电路代替第1和第3实施方式的下降沿延迟电路。

Claims (3)

1.一种复位电路,其特征在于,包括:
复位电路本体,在电源电压的供给开始时,直到电源电压成为充分的值为止指示复位,然后,输出指示复位解除的信号;以及
延迟电路,在所述电源电压的供给开始时,输出使所述复位电路本体的输出信号中的复位解除的指示开始仅仅延迟一个与假定电源电压迅速上升的情况相对应的时间的信号,并设置在所述复位电路本体的后级上。
2.一种复位电路,其特征在于,包括:
复位电路本体,在电源电压的供给开始时,直到电源电压成为充分的值为止指示复位,然后,输出指示复位解除的信号;以及
瞬间复位指示除去电路,在所述电源电压上升以后,当所述复位电路本体的输出信号瞬间成为指示复位的信号时,除去该瞬间的信号变化,并设置在所述复位电路的后级上。
3.一种复位电路,其特征在于,包括:
复位电路本体,在电源电压的供给开始时,直到电源电压成为充分的值为止指示复位,然后,输出指示复位解除的信号;
延迟电路,在所述电源电压的供给开始时,输出使所述复位电路本体的输出信号中的复位解除的指示开始仅仅延迟一个与假定电源电压迅速上升的情况相对应的时间的信号,并设置在所述复位电路本体的后级上;
瞬间复位指示除去电路,当所述电源电压上升以后,所述复位电路本体的输出信号瞬间成为指示复位的信号时,除去该瞬间的信号变化,并设置在所述复位电路本体的后级上;以及
选择电路,在所述电源电压的供给开始时,将来自所述延迟电路的输出信号作为来自该复位电路的输出,在所述电源电压上升以后,将来自所述瞬间的复位指示除去电路的输出信号作为来自该复位电路的输出。
CN2005101087287A 2004-10-28 2005-09-30 复位电路 Expired - Fee Related CN1790907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP314279/04 2004-10-28
JP2004314279A JP4660160B2 (ja) 2004-10-28 2004-10-28 リセット回路

Publications (2)

Publication Number Publication Date
CN1790907A true CN1790907A (zh) 2006-06-21
CN1790907B CN1790907B (zh) 2010-05-26

Family

ID=36261100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101087287A Expired - Fee Related CN1790907B (zh) 2004-10-28 2005-09-30 复位电路

Country Status (4)

Country Link
US (1) US7372309B2 (zh)
JP (1) JP4660160B2 (zh)
KR (1) KR20060054135A (zh)
CN (1) CN1790907B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103677189A (zh) * 2012-09-25 2014-03-26 瑞萨电子株式会社 半导体装置
CN103678012A (zh) * 2012-09-26 2014-03-26 瑞萨电子株式会社 半导体器件
CN106230411A (zh) * 2016-10-14 2016-12-14 湘潭芯力特电子科技有限公司 一种低功耗小尺寸的上电复位电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411433B2 (en) * 2003-12-18 2008-08-12 Stmicroelectronics, Inc. Reset ramp control
JP5181761B2 (ja) * 2008-03-24 2013-04-10 ミツミ電機株式会社 リセット回路および電源制御用半導体集積回路
JP4636461B2 (ja) * 2009-01-13 2011-02-23 セイコーインスツル株式会社 電源電圧監視回路、および該電源電圧監視回路を備える電子回路
KR101047001B1 (ko) * 2009-06-26 2011-07-06 주식회사 하이닉스반도체 구동제어회로 및 내부전압 생성회로
JP5727906B2 (ja) * 2011-09-16 2015-06-03 ルネサスエレクトロニクス株式会社 リセット信号生成回路及びそれを備えた半導体集積回路
DE102018202835B4 (de) * 2018-02-26 2019-10-17 Robert Bosch Gmbh Elektrische Schaltung zum Test einer Power-On-Reset-Schaltung
JP2020113813A (ja) * 2019-01-08 2020-07-27 富士電機株式会社 リセット回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61230514A (ja) * 1985-04-05 1986-10-14 Nec Ic Microcomput Syst Ltd パルス除去回路
FR2641083B1 (zh) * 1988-12-22 1991-05-10 Sgs Thomson Microelectronics
JPH03207111A (ja) * 1990-01-10 1991-09-10 Mitsubishi Electric Corp 双方向ノイズキヤンセラー
JP3277410B2 (ja) * 1993-06-25 2002-04-22 ソニー株式会社 パワーオンリセット回路
JPH0954620A (ja) * 1995-08-18 1997-02-25 Mitsubishi Electric Corp 電源監視回路
JP3650186B2 (ja) * 1995-11-28 2005-05-18 株式会社ルネサステクノロジ 半導体装置および比較回路
JPH1141074A (ja) * 1997-07-24 1999-02-12 Toshiba Corp 半導体集積回路
JP3228260B2 (ja) * 1999-02-19 2001-11-12 日本電気株式会社 半導体装置
KR100333666B1 (ko) * 1999-06-30 2002-04-24 박종섭 다양한 파워-온 신호에 대하여 리셋신호를 생성하는 파워-온리셋회로
JP2001077681A (ja) * 1999-09-02 2001-03-23 Fujitsu Ltd パワー・オン・リセット信号作成回路
JP3606814B2 (ja) * 2001-02-01 2005-01-05 松下電器産業株式会社 電源検出回路
US6683481B1 (en) * 2002-06-03 2004-01-27 Xilinx, Inc. Power on reset generator circuit providing hysteresis in a noisy power environment
KR100476927B1 (ko) * 2002-07-18 2005-03-16 삼성전자주식회사 파워-온 리셋 회로 및 파워-온 리셋 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103677189A (zh) * 2012-09-25 2014-03-26 瑞萨电子株式会社 半导体装置
US9946332B2 (en) 2012-09-25 2018-04-17 Renesas Electronics Corporation Semiconductor device with power on reset circuitry
CN103677189B (zh) * 2012-09-25 2018-08-10 瑞萨电子株式会社 半导体装置
US10331204B2 (en) 2012-09-25 2019-06-25 Renesas Electronics Corporation Semiconductor device with power on reset circuitry
CN103678012A (zh) * 2012-09-26 2014-03-26 瑞萨电子株式会社 半导体器件
CN103678012B (zh) * 2012-09-26 2018-03-02 瑞萨电子株式会社 半导体器件
CN106230411A (zh) * 2016-10-14 2016-12-14 湘潭芯力特电子科技有限公司 一种低功耗小尺寸的上电复位电路

Also Published As

Publication number Publication date
KR20060054135A (ko) 2006-05-22
CN1790907B (zh) 2010-05-26
US20060091923A1 (en) 2006-05-04
JP4660160B2 (ja) 2011-03-30
US7372309B2 (en) 2008-05-13
JP2006129049A (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
CN1790907A (zh) 复位电路
CN1144348C (zh) 栅极电路
CN1691203A (zh) 用在半导体存储器件中的工作周期校正设备及方法
CN1177369C (zh) 电荷泵电路和使用它的非易失性存储器的工作方法
CN101047378A (zh) 输出缓冲电路以及包括该输出缓冲电路的系统
CN1845412A (zh) 过功率保护装置
CN1622466A (zh) 具有锁相检测功能的锁相环电路及其检测锁相的方法
CN1694356A (zh) 多阈值电压互补金属氧化物半导体触发器及其电路及方法
CN1667928A (zh) 升压电路和具有升压电路的半导体装置
CN1913364A (zh) 数字/模拟转换器
CN1681209A (zh) 触发器
CN1241205C (zh) 地址生成电路
CN1212705C (zh) 半导体器件
CN1812262A (zh) 占空比校正器
CN1623095A (zh) 交流信号的电平检测电路
CN1870430A (zh) 占空比校正器
CN1707949A (zh) 半导体集成电路
CN1279536A (zh) 输出缓冲器电路
CN1836204A (zh) 开关充电乘法器-除法器
CN1212491A (zh) 用于低压电源的半导体装置
CN1190291A (zh) 锁相环电路
CN1360397A (zh) 从时钟信号生成脉冲信号
CN1501580A (zh) 时钟生成电路
CN1507142A (zh) 开关电源装置
CN101079572A (zh) 电荷泵的模式转换控制电路与方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20120930